CN103460343B - 晶片的永久粘合方法 - Google Patents

晶片的永久粘合方法 Download PDF

Info

Publication number
CN103460343B
CN103460343B CN201180069928.XA CN201180069928A CN103460343B CN 103460343 B CN103460343 B CN 103460343B CN 201180069928 A CN201180069928 A CN 201180069928A CN 103460343 B CN103460343 B CN 103460343B
Authority
CN
China
Prior art keywords
bank
contact
making surface
substrate
raw material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180069928.XA
Other languages
English (en)
Other versions
CN103460343A (zh
Inventor
T.普拉赫
K.欣格尔
M.温普林格
C.弗勒特根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EV Group E Thallner GmbH
Original Assignee
EV Group E Thallner GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EV Group E Thallner GmbH filed Critical EV Group E Thallner GmbH
Publication of CN103460343A publication Critical patent/CN103460343A/zh
Application granted granted Critical
Publication of CN103460343B publication Critical patent/CN103460343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Formation Of Insulating Films (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明涉及第一衬底(1)的第一接触面(3)与第二衬底(2)的第二接触面(4)的粘合方法,其中第二衬底(2)具有至少一个反应层(7),所述方法具有下列步骤,尤其是下列过程:-在第一接触面(3)上的储库形成层(6)中形成储库(5),-?用第一原料物或第一组原料物至少部分填充储库(5),-使第一接触面(3)与第二接触面(4)接触以形成预粘合连接,-减薄第二衬底(2)和-在第一和第二接触面(3,?4)之间形成永久粘合,其通过第一原料物与第二衬底(2)的反应层(7)中所含的第二原料物的反应至少部分增强。

Description

晶片的永久粘合方法
本发明涉及如权利要求1中所述的用于使第一衬底的第一接触面与第二衬底的第二接触面的粘合方法。
衬底永久性或不可逆粘合的目的是在该衬底的两接触面之间产生尽可能强的特别是不可再拆开的粘合,即产生高的粘合力。为此,在现有技术中存在各种手段和制备方法。
已知的制备方法和迄今遵循的手段常导致不可再现的或再现性差的,且特别是几乎不适用于改变的条件的结果。特别是现今所用的制备方法常利用高温,尤其是>400℃,以确保可再现的结果。
技术问题如高能耗和衬底上存在的结构的可能破坏均由至今为产生高粘合力所需的有时远高于300℃的高温造成。
其它的要求在于:
-前道工序(Front-end-of-line)的相容性。
该意指在制备电有源部件(elektrischaktivenBauteilen)时工艺的兼容性。因此必须如此设计该粘合工艺,以使结构晶片上已存在的有源部件,如晶体管在该加工过程中既不受负面影响也不受损。兼容性标准主要包括某些化学元素(主要在CMOS结构中)的纯度和机械承载能力(由热应力引起的)。
-低污染。
-不引入力。
-尽可能低的温度,特别是在具有不同热膨胀系数的材料的情况下。
粘合力的降低导致对结构晶片的更小心处理和因此降低由直接机械负荷造成的失效概率。
因此本发明的目的在于提供在同时尽可能低的温度下小心制造具有尽可能高的粘合力的永久粘合的方法。
用权利要求1的特征实现这一目的。在从属权利要求中给出本发明有利的扩展方案。说明书、权利要求和/或附图中给出的至少两个特征的所有组合也落在本发明的范围内。在给出的数值范围中,在所述界限内的数值也被视作界限值公开,并可以以任意组合要求保护。
本发明的基本思路是,至少在所述衬底之一上实现用于容纳第一原料物的储库,该第一原料物在衬底之间接触或产生暂时粘合后与存在于这两个衬底之一中的,尤其是在反应层中的第二原料物反应并由此在衬底之间形成不可逆的或永久性的粘合。在第一接触面上的储库形成层中形成储库之前或之后,大都清洗所述该一个或两个衬底,尤其是通过冲洗步骤。该清洗通常应确保表面上没有微粒,这样的微粒会产生不粘合部位。通过储库和储库中所含的原料物实现了以专门方式在产生暂时或可逆粘合后立即在接触面上引发增强永久粘合和提高粘合速度的反应(第一原料物或第一组原料物与第二原料物或第二组原料物的反应)的技术可能性,尤其通过由该反应使至少一个接触面(优选为与储库相对的接触面)变形。根据本发明,在位于对面的第二接触面上具有生长层,在该层中发生根据本发明的变形或第一原料物(或第一组)与存在于第二衬底的反应层中的第二原料物(或第二组)反应。为加速第一原料物(或第一组)与第二原料物(或第二组)之间的反应,根据本发明在衬底接触之前减薄存在于第二衬底的反应层和储库之间的生长层,因为由此减小在反应参与物之间的间距,并同时有利于根据本发明的变形/形成生长层。通过减薄至少部分地,特别是主要地,优选完全地去除该生长层。甚至经完全去除后,在第一原料物与第二原料物反应时该生长层还会生长。
根据本发明,在使接触面接触之前可以采取措施抑制生长层的生长,特别是通过钝化该第二衬底的反应层,优选通过供给N2、组合气体或惰性气氛或在真空下或通过非晶形化。在这方面,用含有组合气体,尤其主要由组合气体组成的等离子体处理经证实尤其合适。在此组合气体是指含有至少2%,更好4%,理想地10%或15%氢气的气体。该混合物的剩余部分由惰性气体,例如氮气或氩气组成。
替代或补充该措施,根据本发明有利的是,使在减薄和接触之间的时间减小到最短,特别是<2小时,优选<30分钟,还更优选<15分钟,理想是<5分钟。由此可以最大减少减薄后发生的氧化物生长。
通过该减薄的和由此至少在开始形成永久性粘合时或在开始反应时非常薄的生长层提高了原料物穿过生长层的扩散速率。这导致在相同温度下原料物的更短的输送时间。
对在衬底之间产生预粘合或可逆的粘合的预-粘合-步骤,提供了各种可能性,其目的是在衬底的接触面之间产生弱的相互作用。该预粘合强度低于永久粘合强度,至少低2至3倍,尤其低5倍,优选低15倍,还更优选低25倍。作为基准值,提及约100mJ/m2的纯的未活化的亲水化硅的预粘合强度和约200-300mJ/m2的纯的经等离子体活化的亲水化硅的预粘合强度。被分子润湿的衬底之间的预粘合主要通过不同晶片侧的分子之间的范德华相互作用实现。因此,具有永久偶极矩的分子尤其适合实现晶片之间的预粘合。作为粘合剂可示例性提及下列的化学化合物,但不限于此:
-水
-硫醇(Tiole)
-AP3000
-硅烷和/或
-硅烷醇。
适用于本发明的衬底是这类衬底,即其材料可作为原料物与加入的另一原料物反应而形成具有更高摩尔体积的产物,由此导致在衬底上形成生长层。下列的组合特别有利,其中各箭头左方列举原料物,箭头右方列举一种产物/多种产物,没有详细列举与该原料物反应所加入的原料物或副产物:
此外,作为衬底还可考虑半导体的下列混合形式:
-非线性光学:
-太阳能电池:
-导电氧化物:
根据本发明,在至少一块晶片上,更确切地说直接在各接触面上,具有该储库(或多个储库),其中可储存一定量的至少一种所加入的用于体积膨胀反应的原料物。原料物例如可以是O2、O3、H2O、N2、NH3、H2O2等。由于力求降低体系能量的反应参与物,通过膨胀,特别是由于氧化物生长产生的膨胀使接触面之间可能的间隙、孔、空腔减小到最小,并通过使衬底之间在该区域的间距靠近而相应提高了粘合力。在最可能的情况下,完全闭合所存在的间隙、孔、空腔,以致总的粘合面增大,并因此根据本发明相应提高了粘合力。
所述接触面通常表现出具有0.2nm的均方根(quadratisch)粗糙度(Rq)的粗糙度。这相当于1纳米范围的表面的峰间值。用原子力显微镜(AFM)测定这些经验值。
该本发明的反应适合在具有直径为200-300mm的圆形晶片的常规晶片面上,用单分子层(ML)水使生长层生长0.1-0.3nm。
根据本发明,因此特别提供,在储库中储存至少2ML,优选至少5ML,更优选至少10ML的流体,特别是水。
特别优选通过等离子体加载形成储库,因为通过等离子体加载此外作为协同效应导致接触面的光滑化以及亲水化。通过等离子体加载产生的表面的光滑性主要通过储库形成层和同样的反映层的材料的粘性流实现。亲水性的提高尤其通过硅羟基化合物的增加实现,优选通过表面上存在的Si-O化合物如Si-O-Si的裂解实现,特别是按下列反应:
Si-O-Si+H2O←→2SiOH
另一副效应,特别是上述效应的结果在于,改进了预-粘合-强度,特别是达到原来的2-3倍
第一衬底的第一接触面上的储库形成层(和任选第二衬底的第二接触面上的储库形成层)中的储库的形成例如通过等离子体活化已用热氧化物涂布的第一衬底实现。在真空室中进行等离子体活化以便能调节等离子体所需的条件。根据本发明,使用离子能量为0至2000eV的N2-气、O2-气或氩气用于等离子体放电,由此在处理的表面,在这种情况下为第一接触面上产生深度最多20nm,优选最多15nm,更优选最多10nm,最优选最多5nm的储库。根据本发明,可以使用适合产生储库的任何微粒类型、原子和/或分子。优选使用产生具有所需性质的储库的那些原子和/或分子。相关性质主要是孔大小、孔分布和孔密度。或者,根据本发明,可以使用气体混合物,例如空气或由95%Ar和5%H2构成的组合气体。取决于所用气体,在等离子体处理过程中在储库中尤其存在下列离子:N+、N2+、O+、O2+、Ar+。在储库的未占具的自由空间中可容纳第一原料物。储库形成层和相应储库可延伸到反应层中。
有利地,有不同类型的等离子体物类可以与反应层反应并至少部分,优选主要由第一原料物构成。只要该第二原料物是Si/Si,则Ox-等离子体物类是有利的。
基于下列考虑形成一个/多个储库:孔尺寸小于10nm,优选小于5nm,更优选小于1nm,还更优选小于0.5nm,最优选小于0.2nm。
孔密度优选直接正比于通过冲击作用产生孔的微粒的密度,最优选甚至可通过冲击物的分压改变孔密度并取决于处理时间和参数,尤其是所用等离子体系统的参数。
孔分布优选在表面下具有至少一个最大孔浓度的区域——通过改变参数将多个这样的区域叠加成一个,优选平台形的区域(见图7)。孔分布随深度增加而减少至0。在轰击过程中表面附近的区域的孔密度与接近表面的孔密度几乎相同。在等离子体处理结束后,表面上的孔密度会由于应力松驰机理而变小。相对于表面在厚度方向上的孔分布具有一个陡的侧面和相对于本体(bulk)则具有更平坦但连续递减的侧面(见图7)。
对于尺寸、孔分布和孔密度,类似的考虑适用于不使用等离子体制备的所有方法。
可以通过有针对性的应用和组合工艺参数来设计储库。图7示出通过等离子体注入的氮原子浓度与进入氧化硅层的透入深度的函数关系图。可以通过物理参数的改变制造两个廓线。第一廓线11是通过较高加速的原子更深入氧化硅中产生,与此相反,廓线12是经变更工艺参数后以较小的密度产生。这两个廓线的叠加产生表征该储库的总曲线13。注入原子和/或分子物类的浓度之间的关系是显而易见的。较高浓度代表具有较高缺陷结构的区域,即有更多空间用于容纳随后的原料物。在等离子体活化期间,连续的、特别是有针对性地受控的连续的工艺参数的改变可实现具有所引入的离子在深度上尽可能均匀分布的储库。
作为储库,代替由等离子体制成的储库,可以考虑在至少一个衬底,至少第一衬底上使用TEOS(原硅酸四乙酯)氧化物层。这种氧化物通常不如热氧化物致密,因此根据本发明,压实是有利的。为了调节给定的储库孔隙度,通过热处理进行压实。
根据本发明的一个实施方案,尤其有利地通过将储库作为涂层施加在第一衬底上,其中该涂层已包含该第一原料物,而在形成储库的同时进行储库的填充。
该储库可以是具有纳米范围内的孔隙度的多孔层或具有通道的层,该通道厚度小于10nm,更优选小于5nm,还更优选小于2nm,最优选小于1nm,最优选小于0.5nm。
对于用第一原料物或第一组原料物填充储库的步骤,根据本发明,可考虑下列的实施方案及其组合:
-使储库暴露在环境气氛下,
-尤其用去离子水冲洗,
-用含有原料物或由原料物构成的流体,尤其是H2O、H2O2、NH4OH冲洗,
-使储库暴露在任意气体气氛,尤其是原子气体、分子气体、气体混合物中,
-使储库暴露在含有水蒸汽或过氧化氢蒸汽的气氛中和
-在第一衬底上沉积已充满原料物的储库作为储库形成层。
下列化合物可作为原料物:Ox +、O2、O3、N2、NH3、H2O、H2O2和/或NH4OH。
除使用水外,上述过氧化氢蒸汽的使用被视为优选方案。过氧化氢此外具有更高的氧/氢比的优点。此外,过氧化氢在一定温度以上和/或经使用在MHz范围的高频场离解成氢和氧。
特别是在使用具有不同热膨胀系数的材料时,使用解离该上述物质的方法是有利的,其不会引起明显的或至多是局部/特定的温度升高。特别是采用至少有助于,优选造成离解的微波辐射。
根据本发明的一个有利的实施方案提供,通过第一原料物扩散到反应层中来形成生长层和增强不可逆粘合。
根据本发明的另一有利的实施方案提供,在通常小于300℃,有利地小于200℃,更优选小于150℃,还更优选小于100℃的温度下,最优选在室温下,尤其经最多12天,更优选最多1天,还更优选最多1小时,最优选最多15分钟形成不可逆粘合。另一有利的热处理方法是通过微波的介电加热。
如果所述不可逆粘合具有大于1.5J/m2,尤其大于2J/m2,优选大于2.5J/m2的粘合强度,则是特别有利的。
该粘合强度可以以特别有利的方式通过在反应时根据本发明在反应层中形成具有比第二原料物的摩尔体积更大的摩尔体积的产物来提高。这导致在第二衬底上的生长,由此通过供给本发明的化学反学可封闭接触面之间的间隙。结果减小接触面之间的间距即平均间距,并最大限度减少死区。
只要该储库是通过等离子体活化,特别是用10-600kHz的活化频率和/或0.075-0.2瓦/cm2的功率密度和/或在0.1-0.6mbar的加载压力下的等离子体活化而形成,则可产生附加的效应如接触面的光滑化以及接触面明显提高的亲水性。
除此以外,根据本发明,可通过使用以受控方式压实至一定孔隙度的四乙氧基硅烷-氧化物层作为储库形成层,实现储库的形成。
根据本发明的另一有利的实施方案提供,所述储库形成层主要,尤其基本上完全由尤其是非晶形的二氧化硅,尤其是通过热氧化制成的二氧化硅构成,且所述反应层由可氧化材料构成,尤其主要,优选基本上完全由Si、Ge、InP、GaP或GaN(或上文另外提到的另一材料)构成。通过氧化能够实现特别稳定的且尤其有效地封闭存在的间隙的反应。
在此,根据本发明提供,在第二接触面和反应层之间具有生长层,特别是主要由天然二氧化硅(或上文另外提到的另一材料)。该生长层经受通过本发明的反应所引起的增长。该生长由Si-SiO2的转化(7)开始,通过重新形成非晶形SiO2并由此造成生长层的变形,尤其是凸起,特别是在朝向反应层的界面上,也就是说特别是在第一和第二接触面之间的间隙区域中的凸起而实现。这导致两接触面之面的间距缩小或死区减少,由此提高两衬底之间的粘合强度。在此,特别有利的是200至400℃,优选约200℃至150℃,更优选150℃至100℃,最优选100℃至室温的温度。在此可将生长层分成多个生长区。该生长层同时也可以是第二衬底的储库形成层,在其中形成加速反应的另一储库。
在此,如果在形成不可逆粘合前,生长层具有0.1nm-5nm的平均厚度A,则是特别有利的。生长层越薄,则穿过生长层,特别是第一原料物通过扩散穿过生长层到达反应层的第一和第二原料物之间的反应就进行得越快和越容易。通过所述经减薄的和由此至少在开始形成永久性粘合时或在开始反应时非常薄的生长层可提高原料物穿过生长层的扩散速率。这导致原料物在相同温度下的传输时间更短。
这里所述薄化可起关键的作用,因为由此可进一步加速反应和/或进一步降低温度。该薄化特别可通过蚀刻,优选在湿气氛中进行,更优选原位进行。或者,该薄化尤其通过干蚀刻,优选原位进行。这里的原位意指薄化在实施至少一个先前的步骤和/或随后的步骤的同一室中进行。在这里所用的原位概念中包括的另一装置布置是在以受控方式可以调节的气氛中,例如使用惰性气体,但尤其在真空环境中,进行各工艺室之间的衬底传输的装置。湿蚀刻在蒸汽相中用化学试剂进行,而干蚀刻用化学试剂在液态中进行。只要该生长层由二氧化硅组成,则可用氢氟酸或稀释的氢氟酸蚀刻。只要该生长层由纯Si组成,则可用KOH蚀刻。
根据本发明的一个实施方案以有利的方式提供,在真空中形成储库。由此可以避免储库被不希望的材料或化合物污染。
在本发明的另一实施方案中有利地提供,通过一个或多个下列步骤进行储库的填充:
-使第一接触面暴露在大气中,以使储库被大气水分和/或空气中所含的氧填充。
-用尤其主要,优选几乎完全由特别是去离子H2O和/或H2O2组成的流体加载该第一接触面,
-用N2-气和/或O2-气和/或Ar-气和/或组合气,特别是由95%Ar和5%H2组成的组合气,特别是以0-2000eV范围的离子能量加载该第一接触面。
-气相沉积以使储库被任何已提到的原料物填充。
如果优选以0.1nm至25nm,更优选0.1nm至15nm,还更优选0.1nm至10nm,最优选0.1nm至5nm的厚度R形成储库,则对本发明过程是特别有效的。此外,根据本发明的一个实施方案,在临形成不可逆粘合之前储库与反应层之间的平均距离B为0.1nm至15nm,尤其是0.5nm至5nm,优选0.5nm至3nm,则是有利的。供给本发明,该间距B通过减薄来影响或产生。
根据本发明,用于实施该方法的装置由用于形成储库的室,和特别是单独提供的用于填充储库的室和特别是单独提供的用于形成预粘合的室构成,所有这些室经由真空体系直接彼此连接。
在另一实施方案中,储库的充填也可直接通过大气进行,即在可向大气敞开的室中或简单地在没有包壳但可以半自动和/或全自动操作晶片的结构上进行储库的填充。
本发明的其它优点、特征和细节由优选示例性实施方案的下列描述中以及借助附图给出。其中:。
图1a示出紧接在第一衬底与第二衬底接触之后的根据本发明的方法的第一步骤,
图1b示出紧接在第一衬底与第二衬底接触之后的根据本发明的方法的另一种第一步骤,
图2示出根据本发明的方法的在接触之前进行的一个步骤,即第二衬底的减薄,
图3a和3b示出用于形成更高粘合强度的根据本发明的方法的其它步骤,
图4示出紧接图1a或1b、图2以及图3a和图3b的步骤的本发明方法的具有与衬底接触面的接触的另一步骤,
图5示出用于形成衬底间不可逆/永久性粘合的本发明的步骤,
图6示出在根据图4和图5的步骤过程中在两个接触面上发生的化学/物理过程的放大图,
图7示出在根据图4和图5的步骤过程中在两个接触面之间的界面上发生的化学/物理过程的进一步放大图,
图8示出根据本发明制备储库的示意图。
附图中相同的或起同样作用的标志用相同标号表示。
在图1所示的情况中,仅示出第一衬底1的第一接触面3和第二衬底2的第二接触面4之间在预-粘合-步骤中或紧接预-粘合-步骤后所进行的化学反应的一个片段。该表面被极性OH基团封端并因此亲水。该第一衬底1和第二衬底2仅通过表面上存在的OH-基团与H2O分子之间以及H2O分子本身之间的氢键的吸引力固定。已在前述步骤中通过等离子体处理提高至少第一衬底1的亲水性。
特别有利的是,根据替代实施方案另外对第二衬底2或第二接触面4施以等离子体处理,尤其与第一衬底1的等离子体处理同时进行。
根据本发明,通过等离子体处理,在由热二氧化硅构成的储库形成层6中形成储库5,以及在根据图1b的另一实施方案中,在储库形成层6'中形成位于对面的第二储库5’。在储库形成层6、6'下方,各自直接邻接含有第二原料物或第二组原料物的反应层7、7'。通过用离子能量在0-2000eV范围的O2-离子进行等离子体处理,实现储库5的平均厚度R约为15nm,其中该离子在储库形成层6中形成通道或孔。
在储库形成层6和反应层7之间具有在第二衬底2上的生长层8,其可同时至少部分是储库形成层6’。相应地,可在储库形成层6’和反应层7’之间另外具有另一生长层。
同样地,在图1中所示的步骤之前和在等离子体处理之后,至少主要用H2O作为第一原料物填充储库5(和任选的储库5')。储库中还可存在等离子体法中存在的离子的还原形式,尤其是O2、N2、H2、Ar。
在形成一个/多个储库5,5'之前或之后,在任何情况下在衬底1,2接触之前,通过蚀刻(在此在形成储库5后,见图2)减薄生长层8(和任选其它生长层)。由此减小第二接触面4与反应层7之间的平均间距B。同时,第二接触面4有利地变得更平坦。
在接触后在图1a或1b所示的阶段中,接触面3,4仍具有相对宽的间距,这特别是由在接触面3,4之间存在的水造成。相应地,存在的粘合强度相对小,并约为100mJ/cm2-300mJ/cm2,特别是大于200mJ/cm2。在这方面,事前的等离子体活化,特别是由于该经活化的第一接触面3的提高的亲水性以及由等离子体活化引起的光滑效应起到决定性作用。
图1中所示的被称作预粘合的过程优选可在环境温度或最高50℃下进行。图3a和3b示出亲水粘合,其中通过-OH封端的表面随着水的裂解产生Si-O-Si桥。图3a和3b中的过程在室温下持续约300h。在50℃持续约60h。在所提及的温度下,没有出现图3b中的状态,未产生储库5(或储库5,5’)。
在接触面3,4之间形成H2O-分子,只要还有自由空间存在,该H2O-分子至少部分用于进一步填充储库5。除去多余的H2O分子。在图1的步骤中,存在OH-基团或H2O的约3-5个单层,并且从图1的步骤到图3a的步骤去除H2O的1-3个单分子层或在储库5中接纳H2O的1-3个单分子层。
在图3a中所示的步骤中,现在直接在硅氧烷-基团之间形成氢键连接,由此产生更强的粘合力。这使接触面3,4更强地互相吸引并减小了接触面3,4之间的间距。因此在接触面1,2之间仅还存在1-2个OH-基团单层。
在图3b中所示的步骤中,根据下面插入的反应分离出H2O-分子,现在在接触面3,4之间又形成硅烷醇-基团形式的共价化合物,这导致明显更强的粘合力并需要更少空间,以致接触面3,4之间的间距进一步变小,直至最后达到图3中所示的最小距离(由于接触面3,4直接互相接触):
直至阶段3,尤其由于形成储库5(和任选附加的储库5'),不必过度提高温度,而是甚至在室温下也可以进行。以此方式可以特别温和地进行根据图1a或1b至图4的工艺步骤。
在图5中所示的工艺步骤中,优选将温度升高至最多500℃,更优选最多300℃,还更优选最多200℃,最优选最多100℃,最优选不高于室温,以在第一与第二接触面之间实现不可逆的粘合或永久粘合。与现有技术不同,该相对较低的温度是可能的,因为储库5(和任选还有储库5')包含用于图6和7中所示的反应的第一原料物:
通过扩大摩尔体积和H2O-分子的扩散,尤其是在储库形成层6'与反应层7之间的界面上(和任选还在储库形成层6与反应层7'之间的界面上),以生长层8的形式增长体积,其中为了使自由吉布斯焓最小化,在接触面3,4之间存在间隙9的区域中发生强的生长。通过生长层8的体积增加闭合了间隙9。更确切地:
在上述略微提高的温度下,作为第一原料物的H2O-分子从储库5(或储库5,5')向反应层7(和任选的7')扩散。这种扩散可通过作为氧化物层形成的储库形成层6,6'与各自的反应层7,7'(或生长层8)的直接接触或通过/由存在于氧化物层之间的间隙9进行。在那里作为来自反应层7的上述反应的反应产物10形成二氧化硅,即具有比纯硅更大的摩尔体积的化学化合物。在反应层7与生长层8和/或储库形成层6,6'的界面上形成二氧化硅并由此以间隙9的方向形成尤其作为天然氧化物形成的生长层8。在此也需要来自储库的H2O分子。
由于存在纳米范围的间隙,存在生长层8凸起的可能性,由此可降低在接触面3,4上的应力。这减小了接触面3,4之间的间距,因而进一步提高了有效接触面和由此提高了粘合强度。与现有技术中部分未熔接的产物相反,如此实现的在整个晶片上形成的封合所有孔的熔接连接在根本上有助于提高粘合力。在两个相互熔接的天然氧化硅表面之间的粘合类型是共价和离子成分的混合形式。
只要第一接触面3和反应层7之间的平均间距B尽可能小,则第一原料物(H2O)与反应层7中的第二原料物(Si)的上述反应就进行得特别快或可在尽可能低的温度下进行。
因此,第一衬底1的选择以及由得自硅的反应层7和尽可能薄的作为生长层8的天然氧化物层组成的第二衬底2的选择/预处理是决定性的。出于两个原因,提供尽可能薄的天然氧化物层。生长层8非常薄,特别是通过根据本发明提供的减薄处理,由此其通过在反应层7上的新形成的反应产物10可朝向位于对面的衬底1的作为氧化物层形成的表面层6凸起,更确切地说主要在纳米-间距9的区域中。此外,尽可能短的扩散路径是希望的,以尽可能快地和在尽可能低的温度下实现所期望的效应。第一衬底1同样由硅层和在其上作为储库形成层6生成的氧化物层构成,在表面层6中至少部分或全部形成储库5。
根据本发明,在储库5(或储库5,5’)中,至少充填闭合纳米-间隙9所需量的第一原料物,由此在尽可能短的时间内和/或在尽可能低的温度下可实现生长层8的最佳生长,以闭合纳米-间隙9。
标号表
1第一衬底
2第二衬底
3第一接触面
4第二接触面
5,5'储库
6,6'储库形成层
7,7'反应层
8生长层
9纳米-间隙
10反应产物
11第一廓线
12第二廓线
13总和曲线
A平均厚度
B平均距离
R平均厚度

Claims (15)

1.第一衬底(1)的第一接触面(3)与第二衬底(2)的第二接触面(4)的粘合方法,其中第二衬底(2)具有至少一个反应层(7),所述方法具有下列步骤:
-在第一接触面(3)上的储库形成层(6)中形成适于容纳第一原料物的储库(5),
-用第一原料物或第一组原料物至少部分填充储库(5),
-减薄第二衬底(2),
-使第一接触面(3)与第二接触面(4)接触以形成预-粘合-连接,和
-在第一和第二接触面(3,4)之间形成永久粘合,其通过第一原料物与第二衬底(2)的反应层(7)中所含的第二原料物的反应至少部分增强,其中在临形成永久粘合之前将储库(5)与反应层(7)之间的平均间距(B)通过减薄制成0.1nm至15nm。
2.根据权利要求1所述的方法,其中通过蚀刻进行所述减薄。
3.根据权利要求1所述的方法,其中通过干蚀刻进行所述减薄。
4.根据权利要求1所述的方法,其中在第二衬底(2)的第二接触面(4)上的储库形成层(6’)中形成另外的储库(5’)。
5.根据权利要求1所述的方法,其中在所述反应中,在反应层(7)中形成具有比第二原料物的摩尔体积更大的摩尔体积的反应产物(10)。
6.根据权利要求1所述的方法,其中通过等离子体活化形成一个/多个储库(5,5’)。
7.根据权利要求1所述的方法,其中通过使用四乙氧基硅烷-氧化物层作为储库形成层(6)形成储库(5,5’)。
8.根据权利要求1所述的方法,其中所述储库形成层(6)主要由非晶材料构成,且反应层(7)由可氧化材料构成。
9.根据权利要求1所述的方法,其中在第二接触面(4)与反应层(7)之间具有生长层(8),其中通过减薄使所述生长层(8)至少部分除去。
10.根据权利要求9所述的方法,其中在形成永久粘合之前和在减薄后,所述生长层(8)具有1埃至10nm的平均厚度(A)。
11.根据权利要求1所述的方法,其中在真空中形成储库。
12.根据权利要求1所述的方法,其中通过一个或多个下述步骤填充储库:
-使第一接触面(3)暴露在大气中,
-用H2O和/或H2O2组成的流体加载该第一接触面(3),
-用N2-气和/或O2-气和/或Ar-气和/或组合气加载第一接触面(3)。
13.根据权利要求1所述的方法,其中以0.1nm至25nm的平均厚度(R)形成所述储库(5)。
14.根据权利要求1所述的方法,其中所述平均间距(B)为0.5nm至5nm。
15.根据权利要求1所述的方法,其中所述永久粘合具有的粘合强度为预粘合强度的2倍。
CN201180069928.XA 2011-04-08 2011-04-08 晶片的永久粘合方法 Active CN103460343B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2011/055469 WO2012136266A1 (de) 2011-04-08 2011-04-08 Verfahren zum permanenten bonden von wafern

Publications (2)

Publication Number Publication Date
CN103460343A CN103460343A (zh) 2013-12-18
CN103460343B true CN103460343B (zh) 2016-04-13

Family

ID=44625748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180069928.XA Active CN103460343B (zh) 2011-04-08 2011-04-08 晶片的永久粘合方法

Country Status (8)

Country Link
US (1) US9159717B2 (zh)
EP (1) EP2695181B1 (zh)
JP (1) JP5746790B2 (zh)
KR (1) KR101550121B1 (zh)
CN (1) CN103460343B (zh)
SG (1) SG193407A1 (zh)
TW (1) TWI536431B (zh)
WO (1) WO2012136266A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108766873B (zh) 2011-01-25 2023-04-07 Ev 集团 E·索尔纳有限责任公司 用于永久接合晶片的方法
KR101794390B1 (ko) 2011-04-08 2017-12-01 에베 그룹 에. 탈너 게엠베하 웨이퍼 영구 접합 방법
SG11201600043RA (en) * 2013-07-05 2016-02-26 Ev Group E Thallner Gmbh Method for bonding of contact surfaces
CN110010450A (zh) 2013-09-25 2019-07-12 Ev 集团 E·索尔纳有限责任公司 用于结合基板的装置及方法
DE102014112430A1 (de) 2014-08-29 2016-03-03 Ev Group E. Thallner Gmbh Verfahren zur Herstellung eines leitenden Mehrfachsubstratstapels
CN110214369A (zh) 2017-03-02 2019-09-06 Ev 集团 E·索尔纳有限责任公司 用于键合芯片的方法和装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7261793B2 (en) 2004-08-13 2007-08-28 Hewlett-Packard Development Company, L.P. System and method for low temperature plasma-enhanced bonding
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
FR2884966B1 (fr) * 2005-04-22 2007-08-17 Soitec Silicon On Insulator Procede de collage de deux tranches realisees dans des materiaux choisis parmi les materiaux semiconducteurs
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
FR2923079B1 (fr) 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
US7943414B2 (en) * 2008-08-01 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate

Also Published As

Publication number Publication date
JP2014516469A (ja) 2014-07-10
TW201250784A (en) 2012-12-16
US9159717B2 (en) 2015-10-13
US20140051231A1 (en) 2014-02-20
EP2695181B1 (de) 2015-06-24
TWI536431B (zh) 2016-06-01
EP2695181A1 (de) 2014-02-12
KR101550121B1 (ko) 2015-09-03
KR20140006045A (ko) 2014-01-15
CN103460343A (zh) 2013-12-18
JP5746790B2 (ja) 2015-07-08
WO2012136266A1 (de) 2012-10-11
SG193407A1 (en) 2013-10-30

Similar Documents

Publication Publication Date Title
CN103477420B (zh) 永久性粘合晶片的方法
CN103460343B (zh) 晶片的永久粘合方法
CN103460342B (zh) 晶片的永久粘合方法
US10083933B2 (en) Method for permanent bonding of wafers
CN107195541B (zh) 永久结合晶圆的方法及装置
CN105374667B (zh) 用于永久接合晶片的方法
CN108470679B (zh) 用于永久接合晶片的方法
JP2016027666A (ja) ウェハを恒久的にボンディングするための方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant