KR20140006045A - 웨이퍼 영구 결합 방법 - Google Patents
웨이퍼 영구 결합 방법 Download PDFInfo
- Publication number
- KR20140006045A KR20140006045A KR1020137025905A KR20137025905A KR20140006045A KR 20140006045 A KR20140006045 A KR 20140006045A KR 1020137025905 A KR1020137025905 A KR 1020137025905A KR 20137025905 A KR20137025905 A KR 20137025905A KR 20140006045 A KR20140006045 A KR 20140006045A
- Authority
- KR
- South Korea
- Prior art keywords
- reservoir
- layer
- contact surface
- substrate
- reaction
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 235000012431 wafers Nutrition 0.000 title description 10
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 238000006243 chemical reaction Methods 0.000 claims abstract description 61
- 239000000376 reactant Substances 0.000 claims abstract description 55
- 238000005304 joining Methods 0.000 claims abstract description 7
- 238000011049 filling Methods 0.000 claims abstract description 3
- 239000007789 gas Substances 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 230000002427 irreversible effect Effects 0.000 claims description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 238000000678 plasma activation Methods 0.000 claims description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000007795 chemical reaction product Substances 0.000 claims description 4
- 239000012530 fluid Substances 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000006664 bond formation reaction Methods 0.000 claims 1
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 104
- 230000008569 process Effects 0.000 description 22
- 239000011148 porous material Substances 0.000 description 17
- 230000002829 reductive effect Effects 0.000 description 9
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 238000009832 plasma treatment Methods 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- -1 Si-O-Si Chemical class 0.000 description 2
- 229910002808 Si–O–Si Inorganic materials 0.000 description 2
- 229910021486 amorphous silicon dioxide Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000004630 atomic force microscopy Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 229910018557 Si O Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052729 chemical element Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 1
- 125000005372 silanol group Chemical group 0.000 description 1
- 125000005373 siloxane group Chemical group [SiH2](O*)* 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 150000003573 thiols Chemical class 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Formation Of Insulating Films (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명은 제 1 기판(1)의 제 1 접촉 표면(3)을 제 2 기판(2)의 제 2 접촉 표면(4)에 결합하기 위한 결합 방법에 관한 것으로서, 제 2 기판(2)은 하나 이상의 반응층(7)을 가진다. 상기 결합 방법은:
- 제 1 접촉 표면(3) 위의 리저버-형성층(6)에 리저버(5)를 형성하는 단계;
- 제 1 반응물 또는 제 1 반응물 군으로 리저버(5)를 적어도 부분적으로 채우는 단계;
-사전결합 연결을 형성하기 위해 제 1 접촉 표면(3)을 제 2 접촉 표면(4)과 접촉시키는 단계;
- 제 2 기판(2)을 박판화하는 단계; 및
- 제 1 및 제 2 접촉 표면(3, 4) 사이에 영구 결합을 형성하는 단계를 포함하고, 상기 결합은 제 2 기판(2)의 반응층(7) 내에 포함된 제 2 반응물과 제 1 반응물의 반응에 의해 적어도 부분적으로 강화되는 것을 특징으로 한다.
- 제 1 접촉 표면(3) 위의 리저버-형성층(6)에 리저버(5)를 형성하는 단계;
- 제 1 반응물 또는 제 1 반응물 군으로 리저버(5)를 적어도 부분적으로 채우는 단계;
-사전결합 연결을 형성하기 위해 제 1 접촉 표면(3)을 제 2 접촉 표면(4)과 접촉시키는 단계;
- 제 2 기판(2)을 박판화하는 단계; 및
- 제 1 및 제 2 접촉 표면(3, 4) 사이에 영구 결합을 형성하는 단계를 포함하고, 상기 결합은 제 2 기판(2)의 반응층(7) 내에 포함된 제 2 반응물과 제 1 반응물의 반응에 의해 적어도 부분적으로 강화되는 것을 특징으로 한다.
Description
본 발명은 청구항 제1항에 따라 제 1 기판의 제 1 접촉 표면을 제 2 기판의 제 2 접촉 표면에 결합시키기 위한 방법에 관한 것이다.
기판을 영구 결합하거나 또는 비가역 결합하는 목적은 가능한 최대한 강력하고 특히 비가역적인 상호연결을 제공하는 데 있으며, 따라서 기판의 두 접촉 표면 사이에 높은 결합력(bond force)을 발생시키기 위한 것이다. 이를 위하여, 종래 기술에는 다양한 접근 방법 및 제조 방법이 공개되어 있다.
공지인 제조 방법 그리고 오늘날까지 이어지고 있는 접근 방법은 재생산될 수 없거나 열악하게 생산될 수 있고 그리고 특히 변경된 조건에는 적용될 수 없다. 특히, 현재 자주 사용되고 있는 방법은 재생산을 보장하기 위해, 특히 400℃ 이상의 높은 온도를 사용한다.
기술적 문제, 가령, 높은 에너지 소모 그리고 기판에 존재하는 구성이 파괴될 수 있는 가능성은 높은 결합력을 위해 오늘날에도 필요한 300℃를 훨씬 넘는 높은 온도의 결과이다.
그 외의 다른 요구 사항들은 다음과 같이 구성되는데:
- 프런트-엔드-라인 호환성(front-end-of-line compatibility).
이는 전기적으로 활성인 구성요소(component)를 제조하는 동안 공정(process)의 호환성으로 정의된다. 따라서 결합 공정은 웨이퍼 구성에 이미 존재하는 활성 구성요소(active component), 가령, 트랜지스터에 부정적인 영향을 끼치지 않고 공정 동안 손상을 입지 않도록 설계되어야 한다. 호환성 기준(compatibility criteria)은 주로 특정 화학 요소의 순도(주로 COMOS 구성에서) 및 주로 열응력(thermal streess)에 의한 기계적 하중성(mechanical loadability)을 포함한다.
- 적은 오염 가능성.
- 힘이 제공되지 않음.
- 특히 상이한 열팽창계수를 갖는 재료들에 대해 가능한 최대한 낮은 온도.
결합력을 줄이면 웨이퍼 구성을 보다 조심스럽게 처리할 수 있으며, 따라서 직접적인 기계적 하중에 의한 파손 가능성을 줄일 수 있게 된다.
따라서 본 발명의 목적은 가능한 최대한 낮은 온도에서 뿐만 아니라 이와 동시에 가능한 최대한 높은 결합력으로 조심스럽게 영구 결합을 구현하기 위한 방법을 고안하는 데 있다.
상기 목적은 청구항 제1항의 특징들로 구현된다. 본 발명의 바람직한 변형예들은 종속항에서 제공된다. 본 명세서, 청구범위, 및/또는 도면에서 제공되는 두 개 이상의 특징들의 조합은 본 발명의 범위에 속하는 것이다. 주어진 값 범위에서, 제시된 한계 내의 값들도 경계값으로 간주될 것이며 이 값들의 임의의 조합도 청구될 것이다.
본 발명의 기본적인 개념은 기판의 적어도 한 부분에서 제 1 반응물(educt)을 고정하기 위한 리저버(reservoir)를 고안하는 데 있는데, 상기 반응물은 접촉 후에 또는 기판들 사이에서 일시 결합을 형성한 후에 다른 기판에 존재하는 제 2 반응물과 반응하며 이에 따라 기판들 사이에 비가역 결합(irreversible bond) 또는 영구 결합을 형성한다. 제 1 접촉 표면 위의 한 리저버 형성층 내에 리저버를 형성하기 전에 또는 리저버를 형성한 후에, 특히 세척 단계(flushing step)에 의해 일반적으로 기판 또는 기판들이 세척된다(cleaning). 상기 세척 공정은 표면 위에는 어떠한 입자들도 없게 하여 비결합 영역이 되게 한다. 리저버와 상기 리저버 내에 포함된 반응물은 반응을 유발하는 기술적 가능성을 발생시키며(제 1 반응물 또는 제 1 군과 함께 제 2 반응물 또는 제 2 군), 특정 방식으로, 특히, 반응에 의해 접촉 표면들 중 하나 이상, 바람직하게는 리저버의 맞은편에 있는 접촉 표면을 변형시킴으로써, 일시 결합 또는 가역 결합을 형성한 후에, 접촉 표면 위에 직접 영구 결합을 강화시키고 결합 속도를 증가시킨다. 본 발명에서와 같이, 맞은편에 있는 제 2 접촉 표면에는, 청구범위에서와 같이 변형되고 제 1 반응물(또는 제 1 군)이 제 2 기판의 반응층에 존재하는 제 2 반응물(또는 제 2 군)과 반응하는 성장층이 존재한다. 제 1 반응물(또는 제 1 군)과 제 2 반응물(또는 제 2 군) 사이의 반응을 가속시키기 위하여, 청구범위에서와 같이, 리저버와 제 2 기판의 반응층 사이에 위치한 성장층은 기판들이 접촉하기 전에 박판화되는데(thinned), 그 이유는 이런 방식으로 함으로써 반응 파트너(reaction partner)들 사이의 거리가 줄어들고 이와 동시에 청구 범위에서와 같이 성장층의 변형/형성이 촉진되기 때문이다. 성장층은 박판화 공정에 의해 적어도 부분적으로, 특히 대부분, 바람직하게는 완벽하게 제거된다. 비록 완전히 제거되었다 해도 성장층은 제 1 반응물이 제 2 반응물과 반응하면 다시 성장한다.
본 발명에서와 같이, 특히, 제 2 기판의 반응층을 부동화(passivation) 시킴으로써, 바람직하게는 N2에 노출시켜, 가스 또는 불활성 대기(inert atmosphere)를 형성함으로써 또는 진공 하에 또는 비정질화(amorphization)에 의해, 접촉 표면들이 접촉하기 전에 성장층의 성장을 방지하기 위한 수단이 존재할 수 있다. 이와 관련하여, 포밍 가스(forming gas)를 포함하는, 특히 대부분 포밍 가스들로 구성된 플라즈마(plasma)로 처리하는 공정이 특히 적절한 것으로 입증되었다. 여기서 포밍 가스는 적어도 2%, 바람직하게는 4%, 이상적으로는 10% 또는 15%의 수소를 포함하는 가스로 정의된다. 이 혼합물의 나머지 부분은 불활성 가스, 가령, 질소 또는 아르곤으로 구성된다.
대안으로 또는 이 외에도, 본 발명에서와 같이, 박판화 단계와 접촉 형성 단계 사이의 시간을 최소화시키는 것이 바람직한데, 특히 2시간 이하, 바람직하게는 30분 이하, 더욱 바람직하게는 15분 이하, 이상적으로는 5분 이하로 하는 것이 바람직하다. 따라서, 박판화 단계 후에 발생되는 산화 성장(oxide growth)은 최소화될 수 있다.
성장층을 통한 반응물의 확산 속도는 박판화되고 이에 따라 반응 초기에서 또는 적어도 영구 결합이 형성되는 시작 단계에서 매우 박판화된 성장층에 의해 증가된다. 이에 따라, 동일한 온도에서 반응물의 이동 시간(transport time)이 더욱 짧아지게 된다.
사전결합 단계(prebonding step) 동안, 기판들 사이에 일시 결합 또는 가역 결합을 형성하기 위하여, 기판들의 접촉 표면들 사이에는 약한 상호작용(weak interaction)을 형성하기 위해 여러 가능성이 있다. 사전결합 강도는 영구 결합 강도보다 적어도 2 내지 3배, 특히 5배, 바람직하게는 15배, 더욱 바람직하게는 25배만큼 작다. 제시값으로서, 대략 100 mJ/m2의 순수, 비활성의(nonactivated) 친수성 실리콘 및 대략 200 - 300 mJ/m2의 순수, 플라즈마-활성의 친수성 실리콘의 사전결합 강도가 제공된다. 상기 분자-습식(molecule-wetted) 기판들 사이의 사전결합은 주로 상이한 웨이퍼 측면 분자들 사이의 반데르발스 상호작용(van-der-Waals interaction)으로 인해 발생한다. 이에 따라, 웨이퍼들 사이의 사전결합을 가능하게 하기 위해 영구 쌍극자 모멘트(permanent dipole moment)를 갖는 분자들이 적절하다. 다음의 화합물이 예로서 상호연결제로서 제공되는데, 이들에만 제한되지는 않는다:
- 물;
- 티올(thiol);
- AP3000;
- 실란(silane); 및/또는
- 실라놀(silanol).
본 발명에서와 같이, 상기 기판은 재료가 반응물로서 또 다른 공급된 반응물과 반응하여 더 높은 몰 체적(molar volume)을 가진 생성물(product)을 형성할 수 있으며 그 결과 기판 위에 성장층이 형성하게 되는 기판이다. 다음의 조합이 특히 바람직한데, 화살표의 좌측에 반응물이 기재되고 화살표의 우측에 생성물/생성물들이 기재되며, 특별히 기재된 반응물과 반응하는 반응물 또는 부산물(byproduct)은 없다:
또한, 다음의 반도체의 혼합 형태도 기판으로 사용가능하다:
본 발명에서와 같이, 웨이퍼들 중 하나 이상의 웨이퍼 위에, 각각의 접촉 표면 바로 위에 하나의 리저버(또는 리저버들)이 존재하며, 체적 팽창 반응에 대한 공급된 반응물들 중 하나 이상의 반응물의 특정양이 저장될 수 있다. 따라서 반응물은 가령 02, 03, H20, N2, NH3, H202 등일 수 있다. 시스템 에너지를 줄이려는 반응 파트너들의 경향에 따라, 특히, 산화 성장(oxide growth)으로 인한 팽창으로 인해, 접촉 표면들 사이의 가능한 틈(gap), 공극(pore), 및 공동(cavity)이 최소화되며 이들 영역에서 기판들 사이의 거리를 줄임으로써 이에 따라 결합력이 증가된다. 가장 가능한 경우에서는, 기존의 틈, 공극 및 공동들이 완전히 폐쇄되어 전체 결합 영역이 증가되고 따라서 본 발명에서와 같이 결합력이 올라간다.
접촉 표면들은 0.2nm의 2차 거칠기(quadratic roughness)(Rq)를 갖는 거칠기를 통상적으로 보여준다. 이는 1nm 범위에서 표면들의 피크-피크 값(peak-to-peak value)들에 상응한다. 이들 실험값들은 원자력현미경(Atomic Force Microscopy; AFM)을 사용하여 결정되었다.
본 발명에서의 반응은 성장층이 물의 1몰층(monolayer; ML)으로 200 내지 300mm 직경을 가진 원형 웨이퍼의 통상적인 웨이퍼 표면에 대하여 성장층이 0.1 내지 0.3 nm 성장할 수 있도록 하기에 적절하다.
따라서 본 발명에서와 같이, 특히 적어도 2 ML, 바람직하게는 적어도 5 ML, 더욱 바람직하게는 적어도 10 ML의 유체, 특히 물이 리저버에 저장될 수 있다.
플라즈마에 노출시킴으로써 리저버를 형성하는 것이 특히 바람직한데, 그 이유는 플라즈마에 노출시키면 접촉 표면이 부드럽게 되고(smoothing) 시너지 효과로서 친수적(hydrophilization)이 되기 때문이다. 표면은 리저버-형성층과, 선택적으로는, 반응층 재료의 점성유동(viscous flow)에 의해 플라즈마 활성화에 의해 부드러워진다. 친수성의 증가는, 특히 실리콘 히드록시 화합물의 증가에 의해, 바람직하게는, 특히 다음의 반응에 따라, 표면 위에 존재하는 Si-O 화합물, 가령, Si-O-Si의 크래킹(cracking)에 의해 발생된다.
또 다른 효과, 특히, 위에서 언급된 효과로 인한 또 다른 효과는 사전결합 강도가 특히 2 내지 3의 배만큼 향상된다는 점이다.
제 1 기판의 제 1 접촉 표면 위의 리저버-형성층 내의 리저버(및 선택적으로는 제 2 기판의 제 2 접촉 표면 위의 리저버-형성층 내의 리저버)는 예를 들면 특히 열처리 옥사이드(thermal oxide)로 코팅된 제 1 기판이 플라즈마 활성화됨으로써 형성된다. 플라즈마를 위해 필요한 상태들을 조절할 수 있도록 하기 위하여 진공 챔버 내에서 플라즈마 활성화 공정이 수행된다. 본 발명에서와 같이, 플라즈마 방전을 위해, 0 내지 2000 eV 사이 범위의 이온 에너지로 N2 가스, 02 가스 또는 아르곤 가스가 사용되며, 그 결과, 리저버는 처리 표면(treated surface), 이 경우에서는, 제 1 접촉 표면의 최대 20nm, 바람직하게는 최대 15nm, 보다 바람직하게는 10nm, 가장 바람직하게는 최대 5nm 깊이로 형성된다. 본 발명에서와 같이, 리저버를 형성하기 위해 적절한 임의의 입자 타입, 원자 및/또는 분자가 사용될 수 있다. 리저버가 요구 성질들로 형성되는 이들 원자 및/또는 분자가 사용되는 것이 바람직하다. 관련 특성들은 주로 공극 크기, 공극 분포 및 공극 밀도이다. 대안으로, 본 발명에 따르면, 가스 혼합물, 가령, 공기 또는 95%의 Ar 및 5%의 H2로 구성된 포밍 가스가 사용될 수 있다. 플라즈마 처리 동안 리저버에서 사용되는 가스에 따라, 다음의 이온이 존재한다: N+, N2+, 0+, 02+, Ar+. 제 1 반응물은 리저버/리저버들의 점유되지 않은 자유 공간 내에 수용될 수 있다. 리저버-형성층 따라서 리저버는 반응층 내로 연장될 수 있다.
반응층과 작용할 수 있으며 적어도 부분적으로 대부분 제 1 반응물로 구성된 상이한 타입의 플라즈마 종들이 존재하는 것이 바람직하다. 제 2 반응물은 Si/Si 이면, Ox 플라즈마 종들이 바람직할 것이다.
리저버/리저버들은 다음의 고려사항들에 따라 형성된다: 공극 크기는 10nm, 바람직하게는 5nm, 더욱 바람직하게는 1nm, 훨씬 더 바람직하게는 0.5nm, 그리고 가장 바람직하게는 0.2nm보다 작다.
공극 밀도는 타격 작용(striking action)에 의해 공극을 형성하는 입자들의 밀도에 직접 비례하는 것이 바람직하며, 타격 종(striking species)의 부분 압력에 의해 변경될 수 있고, 처리 시간 및 변수, 특히 사용된 플라즈마 시스템에 따라 변경될 수 있는 것이 가장 바람직하다.
공극 분포는 표면 밑에 공극이 가장 많이 집중되는 하나 이상의 영역을 가지는 것이 바람직하며, 쟁반(plateau) 형태의 영역 내로 중첩되는(superimposed) 몇몇 이러한 영역들의 변수들은 변경되는 것이 바람직하다(도 7 참조). 공극 분포는 깊이가 증가할수록 0으로 수렴한다. 충격(bombardment) 동안, 표면 가까이에 있는 영역은 표면 가까이의 공극 밀도와 거의 동일한 공극 밀도를 갖는다. 플라즈마 처리가 종료된 후, 표면 위의 공극 밀도는 응력 완화 메커니즘(stress relaxation mechanism) 결과로 줄어들 수 있다. 표면에 대해 두께 방향으로 형성되는 공극 분포는 하나의 가파른 플랭크(steep flank)를 가지며 벌크(bulk)에 대해서는 약간 평평하지만 점차 감소하는 플랭크를 갖는다(도 7 참조).
공극 크기, 공극 분포 및 공극 밀도에 대해서는, 이와 유사한 고려사항들이 모든 방법들에 적용되지만 플라즈마로 형성되지는 않는다.
리저버는 공정 변수들을 조합하고 용도를 조절함으로써 설계될 수 있다. 도 7은 실리콘 옥사이드 층(silicon oxide layer) 내로 침투하는 깊이에 따라 플라즈마에 의해 주입된 질소 원자 농도를 도시한다. 물리적인 변수들을 변경시켜 두 프로파일을 형성하는 것도 가능하였다. 제 1 프로파일(11)은 실리콘 옥사이드 내에서 더욱 깊이 침투된 더 많이 가속된 원자에 의해 형성되었으며, 반대로, 프로파일(12)은 저밀도에서 공정 변수들을 변경한 뒤에 형성되었다. 두 프로파일을 중첩하면, 리저버의 특징인 합 곡선(sum curve)(13)이 형성된다. 주입된 원자 및/또는 분자 종들의 밀도 간의 관계는 명백하다. 높은 밀도는 더 높은 결함 구조(defect structure)를 갖는 영역을 나타내며, 따라서 그 후의 반응물을 수용하기 위해서는 더 많은 공간이 필요하다. 플라즈마 활성화 동안, 특히 특정의 방식으로 조절된 공정 변수들이 지속적으로 변경되면, (분포가) 가능한 최대한 균일하게, 깊이에 걸쳐서 추가된 이온들이 분포되게 하는 리저버가 구현될 수 있다.
플라즈마에 의해 형성된 리저버에 대한 대안의 한 리저버로서, 기판들 중 하나 이상의 기판, 적어도 제 1 기판 위의 TEOS(테트라에틸 오르도실리케이트)-옥사이드 층을 사용하는 것도 고려할 수 있다. 이 옥사이드는 일반적으로 열처리 옥사이드보다 밀도가 적으며, 이 때문에 본 발명에서와 같이 소형화(compaction)하는 것이 바람직하다. 이러한 소형화는 리저버의 정해진 공극률(porosity)을 설정하도록 열처리에 의해 구현된다.
본 발명의 한 실시예에 따르면, 리저버는 상기 리저버가 형성되는 동시에 채워지는 것이 특히 바람직하며, 리저버는 코팅으로서 제 1 기판에 제공되고(applied), 상기 코팅은 제 1 반응물을 이미 둘러싼다.
리저버는 나노미터 범위의 공극률을 갖는 다공층(porous layer) 또는 채널 밀도가 10nm, 바람직하게 5nm, 더욱 바람직하게 2nm, 가장 바람직하게 1nm, 그리고 최고로 바람직하게 0.5nm보다 작은 채널을 갖는 층으로 고려될 수 있다.
본 발명에서와 같이, 리저버를 제 1 반응물 또는 제 1 반응물 군으로 채우는 단계를 위해, 다음 실시예들을 고려할 수 있는데, 이 실시예들을 조합하는 것도 가능하다:
- 리저버를 주변 환경(ambient atmosphere)에 노출시키고,
- 특히, 탈이온화된 물(deionized water)로 세척하며,
- 반응을 포함하거나 반응물, 특히 H20, H2O2, NH4OH로 구성된 유체로 세척하고,
- 리저버를 임의의 가스 환경, 특히 원자 가스, 분자 가스, 가스 혼합물에 노출시키며,
- 리저버를 수증기-함유 환경 또는 과산화수소 증기-함유 환경에 노출시키고,
- 제 1 기판 위의 리저버-형성층으로서 반응물로 이미 채워진 리저버를 증착시킨다(depositing).
추출물로서 화합물: Ox +, 02, O3, N2, NH3, H205 H2O2, 및/또는 NH4OH가 가능하다.
위에서 언급한 것과 같이 과산화수소 증기를 사용하는 것은 수증기를 사용하는 것 외에 바람직한 것으로 간주된다. 더욱이, 과산화수소는 더 큰 산소 대 수소 비를 갖는 이점을 가진다. 또한 과산화수소는 상기 특정 온도 이상에서 및/또는 MHz 범위의 높은 주파수 필드 사용함으로써 수소와 산소로 분리된다(dissociated).
주로, 상이한 열팽창계수를 갖는 재료를 사용할 때, 로컬/특정 온도 증가를 발생시키거나 또는 주목할 만한 온도 증가를 야기하지 않는 상기 설명한 종의 분리 방법을 사용하는 것이 바람직하다. 특히, 적어도 촉진되거나 바람직하게는 분리를 일으키게 하는 마이크로파 조사(microwave irradiation)가 존재한다.
본 발명의 또 다른 바람직한 실시예에 따르면, 성장층이 형성되고 비가역 결합은 제 1 반응물이 반응층 내로 확산됨으로써 강화된다.
본 발명의 또 다른 바람직한 실시예에 따르면, 비가역 결합은 일반적으로 300℃ 미만, 바람직하게 200℃ 미만, 더욱 바람직하게 150℃ 미만, 더욱더 바람직하게 100℃ 미만, 최고로 바람직하게는 실온에서, 특히 최대 12일 동안, 바람직하게 최대 1일 동안, 더욱 바람직하게 최대 1시간 동안, 가장 바람직하게 최대 15분 동안 형성된다. 또 다른 바람직한 가열 처리 방법은 마이크로파에 의한 유전성 가열(dielectric heating) 방법이다.
여기서, 비가역 결합이 1.5 J/m², 특히 2 J/m², 바람직하게 2.5 J/m² 이상의 결합 강도를 갖는 것이 특히 바람직하다.
본 발명에 따르면, 제 2 반응물의 몰 체적보다 더 큰 몰 체적을 갖는 생성물이 반응층 내에 형성된다는 점에서, 결합 강도는 반응 동안 증가될 수 있는 것이 특히 바람직하다. 이와 같이 하여, 제 2 기판에서의 성장이 구현되고, 그 결과, 접촉 표면들 사이의 틈들이 본 발명에서와 같이 화학 반응에 의해 폐쇄될 수 있다. 결과적으로, 접촉 표면들 사이의 거리, 따라서 평균 거리는 줄어들고 데드 공간(dead space)이 최소로 된다.
플라즈마 활성화에 의해 특히 활성화 주파수(activation frequency)가 10 내지 600 kHz 사이 및/또는 전력 밀도가 0.075 내지 0.2 와트/cm2 및/또는 압력이 0.1 내지 0.6 mbar 압력으로 압축될 때 리저버가 형성되는 경우, 추가적인 효과, 가령, 접촉 표면이 부드럽게 되고 접촉 표면의 향상된 친수성이 구현된다.
이에 대한 대안으로, 본 발명에서와 같이 리저버-형성층으로서 특정 다공도로 조절 방식으로 소형화된 테트라에톡시실란 옥사이드 층을 이용함으로써, 리저버가 형성될 수도 있다.
본 발명의 또 다른 바람직한 실시예에 따르면, 리저버-형성층은 주로, 특히 실질적으로 완전히, 특히 비결정질 실리콘 다이옥사이드, 특히 열처리 산화에 의해 생성된 비결정질 실리콘 다이옥사이드로 구성되며, 반응층은 산화 가능 재료, 특히 주로, 바람직하게는 실질적으로 완전히 Si, Ge, InP, GaP 또는 GaN(또는 위에서 대안으로 언급한 또 다른 재료)로 구성된다. 산화에 의해, 기존의 틈들을 특히 효율적으로 폐쇄하는 특히 안정적인 반응이 가능하게 된다.
여기서, 본 발명에 따르면, 제 2 접촉 표면과 반응층 사이에 특히, 주로 천연 실리콘 다이옥사이드(또는 위에서 대안으로 언급한 또 다른 재료)로 구성된 성장층이 존재한다. 상기 성장층은 본 발명에 의해 성장하게 된다. 상기 성장은 비결정질 Si02 재형성(re-formation) 및 이에 따라 발생된 변형, 특히 반응층과의 인터페이스에서, 그리고 특히 제 1 접촉 표면과 제 2 접촉 표면 사이의 틈 영역에서 성장층이 불룩해짐으로써, 전이(transition) Si-SiO2 (7)로부터 진행된다. 이에 따라 거리가 축소하게 되거나 또는 두 접촉 표면 사이의 데드 공간이 줄어들게 되고, 그 결과, 두 기판 사이의 결합 강도가 증가된다. 200℃ 내지 400℃ 사이, 바람직하게 약 200℃ 내지 150℃ 사이, 더욱 바람직하게 150℃ 내지 100℃ 사이의 온도, 가장 바람직하게 100℃ 내지 실온 사이의 온도가 특히 바람직하다. 성장층은 여러 성장 영역들로 나뉘어진다. 성장층은 동시에 제 2 기판의 리저버-형성층일 수도 있으며, 상기 제 2 기판에서 반응을 가속시키는 또 다른 리저버가 형성된다.
여기서, 성장층이 비가역 결합이 형성되기 전에 0.1 nm 내지 5 nm 사이의 평균 두께(A)를 갖는 것이 특히 바람직하다. 성장층이 얇으면 얇을수록, 성장층을 통해 특히 성장층을 통해 제 1 반응물이 반응층으로 확산됨으로써 제 1 반응물과 제 2 반응물 사이에서 더 빨리 그리고 더 용이하게 반응이 발생된다. 성장층을 통한 반응물의 확산 속도는 박판화되고 따라서 적어도 반응의 시작부에서 또는 영구 결합이 형성되는 초기에 매우 얇아진 성장층에 의해 증가된다. 이에 따라 동일한 온도에서 반응물의 운반 시간이 더욱 줄어들게 된다.
여기서, 본 발명에서와 같이, 박판화 공정은 매우 중요한 역할을 수행하는데, 그 이유는 반응이 추가로 가속화될 수 있거나 및/또는 온도가 더 낮아질 수 있기 때문이다. 박판화 공정은 특히 에칭(etching)에 의해 수행될 수 있는데, 바람직하게는 습식 환경(moist atmosphere)에서 수행되고, 보다 바람직하게는 원래 위치에서(in-situ) 수행된다. 대안으로, 박판화 공정은 특히 건식 에칭(dry etching)에 의해 바람직하게는 원래 위치에서 수행된다. 여기서 "원래 위치"라 함은 적어도 하나의 이전 단계 및/또는 다음 단계가 수행되는 챔버와 동일한 챔버에서 수행됨을 의미한다. 여기서 사용되는 "원래 위치" 개념에 포함되는 또 다른 시스템 장치는 개별 공정 챔버들 사이의 기판이 제어 방식으로, 가령, 예를 들어, 불활성 가스를 사용하지만 특히 진공 환경에서 조절될 수 있는 환경에서 이동되는 시스템이다. 습식 에칭(wet etching)은 증기 상태에서 화학 물질들로 구현되며, 건식 에칭(dry etching)은 액체 상태에서 화학 물질들로 구현된다. 성장층이 실리콘 다이옥사이드로 구성된 경우, 하이드로플루오릭 애시드(hydrofluoric acid) 또는 희석된 하이드로플루오릭 애시드로 에칭이 수행될 수 있다. 성장층이 순수한 Si인 경우에는, 에칭은 KOH로 수행될 수 있다.
본 발명의 한 실시예에 따르면, 리저버는 진공에서 형성된다. 따라서 리저버가 원하지 않은 물질 또는 화합물로 오염되는 것이 방지될 수 있다.
본 발명의 또 다른 실시예에서, 리저버는 다음의 하나 또는 그 이상의 단계에 의해 채워지는 것이 바람직하다:
- 공기 내에 포함된 산소 및/또는 대기 습도로 리저버를 채우기 위해 제 1 접촉 표면을 대기에 노출시키는 단계;
- 제 1 접촉 표면을 특히 완전하게, 바람직하게는 거의 완전하게, 탈이온화된 H2O 및/또는 H2O2로 구성된 유체에 노출시키는 단계;
- 제 1 접촉 표면을 0 내지 2000 eV의 이온 에너지로, N₂가스 및/또는 O₂가스 및/또는 Ar 가스, 특히 95%의 Ar 및 5%의 H₂로 이루어진 포밍 가스에 노출시키는 단계;
- 리저버를 이미 명명된 반응물로 채우기 위한 증기 증착 단계.
리저버가 0.1nm 내지 25nm 사이, 바람직하게는 0.1nm 내지 15 nm 사이, 특히 바람직하게는 0.1nm 내지 10nm 사이, 가장 바람직하게는 0.1nm 내지 5nm 사이의 두께(R)로 형성되면, 공정 절차(process sequence)에 특히 효과적이다. 또한 본 발명의 한 실시예에 따르면, 비가역 결합이 형성되기 바로 직전에 리저버와 반응층 사이의 평균 거리(B)가 0.1nm 내지 15nm 사이, 특히 0.5nm 내지 5 nm 사이, 바람직하게는 0.5nm 내지 3nm 사이인 것이 바람직하다. 본 발명에서와 같이, 상기 거리(B)는 박판화 공정에 의해 형성되거나 영향을 받는다.
본 발명에서와 같이 형성된 방법을 실시하기 위한 장치는 리저버를 형성하기 위한 챔버, 리저버를 채우기 위해 특히 개별적으로 제공된 챔버, 및 사전결합을 형성하기 위해 특히 개별적으로 제공된 챔버로 형성되는데, 이 챔버들은 모두 진공 시스템을 통해 서로 직접 연결된다.
또 다른 실시예에서, 리저버는 대기를 통해 직접 채워질 수 있으며, 따라서 대기에 개방될 수 있는 챔버 내에서 채워질 수 있거나 또는 자켓(jacketing)을 가지고 있지 않지만 반자동으로 및/또는 완전자동으로 웨이퍼를 처리할 수 있는 구조에서 단순히 채월질 수도 있다.
본 발명의 그 외의 다른 이점, 특징 및 세부내용들은 첨부된 도면들을 참조하여 밑에서 기술한 바람직한 대표 실시예들로부터 보다 명백하게 될 것이다.
도 1a는 제 1 기판이 제 2 기판과 접촉한 직후 본 발명에 따른 방법의 제 1 단계를 도시한 도면이고,
도 1b는 제 1 기판이 제 2 기판과 접촉한 직후 본 발명에 따른 방법의 대안의 제 1 단계를 도시한 도면이며,
도 2는 접촉전에 수행되는 본 발명에 따른 공정의 단계 특히 제 2 기판 박판화 단계를 도시한 도면이고,
도 3a 및 3b는 더 강한 결합 강도를 형성하기 위해 본 발명에 따른 방법의 다른 단계를 도시한 도면이며,
도 4는 기판 접촉 표면들이 접촉하고 있는, 도 1a 또는 1b, 도 2 및 도 3a와 3b에 따른 단계 후에 수행되는 본 발명에 따른 방법의 또 다른 단계를 도시한 도면이고,
도 5는 기판들 사이에서 비가역/영구 결합을 형성하기 위한 본 발명에 따른 방법의 단계들을 도시한 도면이며,
도 6은 도 4 및 도 5에 따른 단계 동안 두 접촉 표면에서 진행되는 화학/물리적 공정을 확대한 도면이고,
도 7은 도 4 및 도 5에 따른 단계 동안 두 접촉 표면 사이의 인터페이스에서 진행되는 화학/물리적 공정을 더 확대한 도면이며,
도 8은 본 발명에 따른 리저버 제조에 관한 도면이다.
동일하거나 균등한 구성은 도면에서 동일한 도면부호로 표시된다.
도 1a는 제 1 기판이 제 2 기판과 접촉한 직후 본 발명에 따른 방법의 제 1 단계를 도시한 도면이고,
도 1b는 제 1 기판이 제 2 기판과 접촉한 직후 본 발명에 따른 방법의 대안의 제 1 단계를 도시한 도면이며,
도 2는 접촉전에 수행되는 본 발명에 따른 공정의 단계 특히 제 2 기판 박판화 단계를 도시한 도면이고,
도 3a 및 3b는 더 강한 결합 강도를 형성하기 위해 본 발명에 따른 방법의 다른 단계를 도시한 도면이며,
도 4는 기판 접촉 표면들이 접촉하고 있는, 도 1a 또는 1b, 도 2 및 도 3a와 3b에 따른 단계 후에 수행되는 본 발명에 따른 방법의 또 다른 단계를 도시한 도면이고,
도 5는 기판들 사이에서 비가역/영구 결합을 형성하기 위한 본 발명에 따른 방법의 단계들을 도시한 도면이며,
도 6은 도 4 및 도 5에 따른 단계 동안 두 접촉 표면에서 진행되는 화학/물리적 공정을 확대한 도면이고,
도 7은 도 4 및 도 5에 따른 단계 동안 두 접촉 표면 사이의 인터페이스에서 진행되는 화학/물리적 공정을 더 확대한 도면이며,
도 8은 본 발명에 따른 리저버 제조에 관한 도면이다.
동일하거나 균등한 구성은 도면에서 동일한 도면부호로 표시된다.
도 1에서, 제 1 기판의 제 1 접촉 표면(3)과 제 2 기판(2)의 제 2 접촉 표면(4) 사이에서 사전결합 동안 또는 사전결합 직후에 진행되는 화학 반응의 한 반응물(extract)이 도시된다. 이 표면들은 극성 OH기로 끝나며, 이에 따라 친수성을 지닌다(hydraphilic). 제 1 기판(1)과 제 2 기판(2)은 상기 표면 위에 존재하는 OH기와 H2O 분자 사이와 H2O 분자들 사이의 수소 브리지(hydrogen bridge)의 인력(attraction)에 의해 고정된다. 적어도 제 1 기판(1)의 친수성은 이전 단계에서 플라즈마 처리에 의해 증가된다.
본 발명의 대안의 실시예에 따르면, 제 2 기판(2) 또는 제 2 접촉 표면(4)을 추가로 플라즈마 처리하며, 특히, 이와 동시에, 제 1 기판(1)을 플라즈마 처리하는 것이 특히 바람직하다.
열처리 실리콘 다이옥사이드(thermal silicon dioxide)로 구성된 리저버-형성층(6) 내에 있는 리저버(5) 뿐만 아니라, 도 1b에 따른 대안의 실시예에서, 리저버-형성층(6') 내에 있는 제 2 맞은편 리저버(5')가 본 발명에 따라 플라즈마 처리에 의해 형성된다. 리저버-형성층(6, 6') 밑에서, 제 2 반응물(educt) 또는 제 2 반응물 군을 포함하는 반응층(7, 7')이 직접 인접하게 된다(adjoin). 0 내지 2000 사이의 eV의 이온 에너지로, O2이온들로 플라즈마 처리하면 약 15nm의 리저버(5)의 평균 두께(R)가 형성되고, 상기 이온들은 리저버-형성층(6)에서 채널 또는 공극을 형성한다.
리저버 형성 층(6)과 반응층(7) 사이에서, 제 2 기판(2) 위에 하나의 성장 층(8)이 존재하는데, 이와 동시에 상기 성장층(8)은 적어도 부분적으로 리저버 형성 층(6')에도 존재할 수 있다. 따라서, 리저버 형성 층(6')과 반응층(7') 사이에 추가로 또 다른 성장층이 존재할 수도 있다.
이와 마찬가지로, 리저버(5)(및 선택적으로는 리저버(5'))는 도 1에 도시된 단계 이전과 플라즈마 처리 후에, 제 1 반응물로서 H2O로 적어도 대부분 채워진다. 플라즈마 처리에서 존재하는 이온의 환원 종(Reduced species) 특히 O2, N2, H2, Ar이 리저버 내에 위치될 수 있다.
기판(1, 2)이 접촉하기 전의 임의의 경우에서, 리저버/리저버들(5, 5')이 형성되기 전 또는 형성된 후에, 성장층(8)(및 선택적으로는 다른 성장층)은 에칭(etching)에 의해 박판화된다(thinned)(여기서는, 리저버(5)가 형성된 후임, 도 2 참조). 이런 방식으로, 제 2 접촉 표면(4)과 반응층(7) 사이의 평균 거리(B)는 줄어든다. 이와 동시에, 제 2 접촉 표면(4)이 바람직하게 더 평평하게 된다.
접촉 표면(3, 4)은 상대적으로 넓은 틈을 가지는데 특히 접촉 표면(3, 4) 사이에 존재하는 물에 의해 형성된 틈을 가진다. 따라서, 기존의 결합 강도는 상대적으로 낮으며 대략 100 mJ/cm2 와 300 mJ/cm2 사이, 특히 200 mJ/cm2 보다 크다. 이런 점에서 볼 때, 종래의 플라즈마 활성화(plasma activation)는 특히 플라즈마-활성화된 제 1 접촉 표면(3)의 증가 친수성으로 인해 결정적인 역할을 하며, 상기 플라즈마 활성화에 의해 발생된 스무딩(smoothing) 효과를 발생시킨다.
도 1에서 도시되고 사전결합이라 불리는 공정은 최대 50℃ 또는 주변 온도에서 진행되는 것이 바람직한다. 도 3a 및 3b는 친수성 결합(hydrophilic bond)을 도시하고, Si-O-Si 브리지가 -OH 로 끝나는 표면에 의해 물이 분리됨으로써 발생된다. 도 3a 및 도 3b에서의 공정은 실온에서 대략 300h동안 지속된다. 50℃에서 대략 60h동안 지속된다. 도 23에서의 상태는 리저버(5)(또는 리저버(5, 5'))를 제조하지 않고도 표시된 온도에서 발생한다.
접촉 표면(3, 4) 사이에서, H20 분자가 형성되며 자유 공간이 존재하는 한 적어도 부분적으로 리저버(5)를 더욱 채우도록 제공된다. 다른 H20 분자는 제거된다. 도 1에 따른 단계에서, H20 또는 OH기의 대략 3개 내지 5개의 개별층들이 존재하며, H20의 하나 내지 3개의 단일층들은 도 1에 따른 단계로부터 도 3a에 따른 단계까지 리저버(5) 내에 수용되거나 제거된다.
도 3a에서 도시된 단계에서, 수소 브리지 결합이 실록산 군(group) 사이에 직접 형성되며, 그 결과 더 강한 결합력이 발생된다. 이에 따라 접촉 표면(3, 4)이 서로 더욱 강하게 끌어 당겨져서 이들 접촉 표면(3,4) 사이 거리를 줄이도록 한다. 따라서 접촉 표면(3, 4)들 사이에는, OH 기의 1 내지 2개의 개별 층들만이 존재한다.
도 3b에 도시된 단계에서, 하기에서 설명되는 반응에 따라, H20 분자가 분리되고, 이제 실라놀(silanol) 군 형태의 공유결합 화합물(covalent compound)이 접촉 표면(3, 4) 사이에 형성되어, 결합력이 훨씬 더 강하게 되고 더 적은 공간을 필요로 하여, 접촉 표면(3, 4) 사이의 거리는 서로 직접 만나게 되는 접촉 표면(3, 4)에 따라 도 3에 도시된 최소 거리에 도달할 때까지 더욱 줄게 된다.
단계 3까지, 특히 리저버(5)(및 선택적으로는 추가적인 리저버(5'))가 형성되기 때문에, 온도를 올릴 필요가 없으며, 오히려 심지어 실온에서 처리할 수도 있다. 이와 같이 하여, 도 1a 또는 1b 내지 도 4에 따른 공정 단계가 특히 조심스럽게 수행된다.
도 5에 도시된 방법 단계에서, 제1 접촉 표면과 제 2 접촉 표면 사이에 영구결합 또는 비가역 결합을 형성하기 위하여, 온도는 최대 500℃로 증가되는 것이 바람직하며, 보다 바람직하게는 최대 300℃, 심지어 더욱 바람직하게는 최대 200℃, 가장 바람직하게는 100℃, 그리고 최대로 가장 바람직하게는 실온을 넘지 않도록 증가된다. 상기 온도들은 종래 기술에 비해 상대적으로 낮은데, 이는 리저버(5')(및 선택적으로는 추가적인 리저버(5'))가 도 6와 7에 도시된 반응에 대한 제 1 반응물을 포함하기 때문에만 가능하다.
특히 리저버-형성층(6')과 반응층(7) 사이의 인터페이스(및 선택적으로는 리저버-형성층(6)과 반응층(7') 사이의 인터페이스)에서 H20 분자를 확산시키고 몰 체적을 증가시킴으로써, 자유 깁스 엔탈피(Gibbs enthalpy)를 최소화시키기 위해, 틈(9)이 접촉 표면(3, 4) 사이에 존재하는 영역에서 향상된 성장이 발생된다. 틈(9)은 성장층(8)의 체적 증가에 의해 폐쇄된다. 더욱 정확하게는 다음과 같다:
위에서 설명된 것과 같이, 약간 증가된 온도에서, H20 분자는 리저버(5)(또는 리저버(5, 5'))로부터 반응층(7)(및 선택적으로는 반응층(7'))로 제 1 반응물로서 확산된다. 상기 확산은 각각의 반응층(7, 7')(또는 성장층(8))을 가진 옥사이드 층으로서 형성된 리저버-형성층(6, 6')의 직접 접촉을 통해 또는 옥사이드 층들 사이에 존재하는 틈(9)으로부터 혹은 틈(9)을 통해 발생될 수 있다. 여기서, 실리콘 옥사이드, 따라서, 순수 실리콘보다 더 큰 몰 체적을 가진 화학적 화합물이 위에서 기술된 반응층(7)으로부터의 반응의 반응 생성물(10)로서 형성된다. 실리콘 다이옥사이드는 리저버-형성층(6, 6') 및/또는 성장층(8)을 가진 반응층(7)의 인터페이스에서 성장하며 따라서 틈(9)의 방향으로 특히 천연 옥사이드(native oxide)로서 형성된 성장층(8)을 형성한다. 여기서 리저버로부터 H20 분자도 필요하다.
나노미터 범위의 틈이 존재하기 때문에, 성장층(8)이 불룩해 질(bulging) 가능성이 있으며, 그 결과 접촉 표면(3, 4)에서의 응력(stress)이 줄어들 수 있다. 이와 같이 하여, 접촉 표면(3, 4) 사이의 거리가 줄어들며, 그 결과, 활성 접촉 표면 및 따라서 결합 강도가 더욱 증가된다. 이와 같이 하여 발생된 용접(weld) 연결은 전체 웨이퍼에 걸쳐 형성되는 공극(pore)을 모두 폐쇄하며, 부분적으로 용접되지 않았던 종래 기술에서의 생성물에 비해 결합력을 근본적으로 증가시킨다. 서로 용접된 2개의 비결정질 실리콘 옥사이드 표면은 공유결합 및 이온결합된 부분이 혼합된 형태이다.
위에서 설명된 제 1 반응물(H20)과 제 2 반응물(Si)의 반응은, 제 1 접촉 표면(3)과 반응층(7) 사이의 평균 거리(B)가 가능한 최대한 작게 되도록 가능한 최대한 낮은 온도에서 또는 특히 빠르게 반응층(7)에서 발생된다.
따라서, 제 1 기판(1)을 사전처리(pretreatment)하고 성장층(8)으로서 가능한 최대한 얇게 천연 옥사이드 층과 실리콘의 반응층(7)으로 구성된 제 2 기판(2)을 선택하고/사전처리하는 것은 중요하다. 천연 옥사이드 층을 가능한 최대한 얇은 상태로 존재하는 데에는 두 가지 이유가 있다. 성장층(8)은 매우 얇으며, 특히 본 발명에 따라 제공되는 박판화 공정으로 인해, 이에 따라, 반응층(7) 위에 새롭게 형성된 반응 생성물(10)로 인해, 맞은편 기판(1)의 리저버-형성층(6)을 향해 불룩해 질 수 있으며, 상기 층은 주로 나노 틈(9)의 영역에서 옥사이드 층으로서 형성된다. 또한, 가능한 최대한 낮은 온도에서 가능한 신속하게 원하는 효과를 구현하기 위하여 가능한 최대한 짧은 확산 경로(diffusion path)가 요구된다. 마찬가지로 제 1 기판(1)은 리저버(5)가 적어도 부분적으로 형성되거나 완전히 형성되는 리저버-형성층(6)로서 상부에 형성된 옥사이드 층과 실리콘층으로 구성된다.
따라서 본 발명에 따라 리저버(5)(또는 리저버(5, 5'))는 적어도 나노 틈(9)을 폐쇄하기에 필요한 양의 제 1 반응물로 채워지며, 가능한 최대한 짧은 시간에 및/또는 가능한 최대한 낮은 온도에서 나노 틈(9)을 폐쇄하기 위해 성장층의 최적 성장이 발생될 수 있다.
1 : 제 1 기판 2 : 제 2 기판
3 : 제 1 접촉 표면 4 : 제 2 접촉 표면
5, 5' : 리저버 6, 6' : 리저버-형성층
7, 7' : 반응층 8 : 성장층
9 : 나노 틈 10 : 반응 생성물
11 : 제 1 프로파일 12 : 제 2 프로파일
13 : 합산 곡선 A : 평균 두께
B : 평균 거리 R : 평균 두께
3 : 제 1 접촉 표면 4 : 제 2 접촉 표면
5, 5' : 리저버 6, 6' : 리저버-형성층
7, 7' : 반응층 8 : 성장층
9 : 나노 틈 10 : 반응 생성물
11 : 제 1 프로파일 12 : 제 2 프로파일
13 : 합산 곡선 A : 평균 두께
B : 평균 거리 R : 평균 두께
Claims (15)
- 제 1 기판(1)의 제 1 접촉 표면(3)을 제 2 기판(2)의 제 2 접촉 표면(4)에 결합하기 위한 결합 방법으로서, 제 2 기판(2)은 하나 이상의 반응층(7)을 가진 결합 방법에 있어서,
상기 결합 방법은:
- 제 1 접촉 표면(3) 위의 리저버-형성층(6)에 리저버(5)를 형성하는 단계;
- 제 1 반응물 또는 제 1 반응물 군으로 상기 리저버(5)를 적어도 부분적으로 채우는 단계;
- 사전결합 연결을 형성하기 위해 제 1 접촉 표면(3)을 제 2 접촉 표면(4)과 접촉시키는 단계;
- 제 2 기판(2)을 박판화하는 단계; 및
- 제 1 및 제 2 접촉 표면(3, 4) 사이에 영구 결합을 형성하는 단계를 포함하고,
상기 결합은 제 2 기판(2)의 반응층(7) 내에 포함된 제 2 반응물과 제 1 반응물의 반응에 의해 적어도 부분적으로 강화되는 것을 특징으로 하는 결합 방법. - 제1항에 있어서,
상기 박판화 단계는 에칭에 의해 수행되는데 특히 습식 환경에 수행되며 바람직하게는 원래 위치에서(in-situ) 수행되는 것을 특징으로 하는 결합 방법. - 제1항에 있어서,
상기 박판화 단계는 건식 에칭에 의해 수행되며 특히 원래 위치에서 수행되는 것을 특징으로 하는 결합 방법. - 제1항 내지 제3항 중 어느 한 항에 있어서,
제 2 기판(2)의 제 2 접촉 표면(4) 위의 리저버-형성층(6')에 추가적인 리저버(5')가 형성되는데, 특히 제 1 리저버(5)가 형성되는 동시에 상기 추가적인 리저버(5')가 형성되는 것을 특징으로 하는 결합 방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
반응 동안, 제 2 반응물의 몰 체적보다 더 큰 몰 체적을 가진 반응 생성물(10)이 반응층(7)에 형성되는 것을 특징으로 하는 결합 방법. - 제1항 내지 제5항 중 어느 한 항에 있어서,
리저버/리저버들(5, 5')은 플라즈마 활성화(plasma activation)에 의해 형성되는 것을 특징으로 하는 결합 방법. - 제1항 내지 제6항 중 어느 한 항에 있어서,
리저버(5, 5')는 리저버-형성층(6)과 같이 특히 소형화된 테트라에톡시실란 옥사이드 층을 이용하여 형성되는 것을 특징으로 하는 결합 방법. - 제1항 내지 제7항 중 어느 한 항에 있어서,
리저버-형성층(6)은, 주로, 특히 실질적으로 완전히, 특히 비결정질 재료, 특히, 열산화(thermal oxidation)에 의해 형성된 실리콘 다이옥사이드로 구성되고, 반응층(7)은 산화성 재료, 특히, 주로, 바람직하게는 실질적으로 완전히, Si, Ge, InP, GaP 또는 GaN으로 구성되는 것을 특징으로 하는 결합 방법. - 제1항 내지 제8항 중 어느 한 항에 있어서,
제 2 접촉 표면(4)과 반응층(7) 사이에, 특히, 주로, 천연(native) 실리콘 다이옥사이드로 구성된 성장층(8)이 존재하며, 상기 성장층(8)은 박판화 단계에 의해 적어도 부분적으로, 특히, 완전히 제거되는 것을 특징으로 하는 결합 방법. - 제9항에 있어서,
영구 결합 형성 이전과 박판화 단계 후에, 성장층(8)은 1 옹스트롬 내지 10nm 사이의 평균 두께(A)를 가지는 것을 특징으로 하는 결합 방법. - 제1항 내지 제10항 중 어느 한 항에 있어서,
리저버 형성 단계는 진공에서 수행되는 것을 특징으로 하는 결합 방법. - 제1항 내지 제11항 중 어느 한 항에 있어서,
- 제 1 접촉 표면(3)을 특히 높은 산소 함량 및/또는 물 함량을 가진 환경에 노출시키는 단계;
- 제 1 접촉 표면(3)을, 특히, 주로, 바람직하게는 거의 완전하게, 특히 탈이온화된 H2O 및/또는 H2O2로 구성된 유체에 노출시키는 단계;
- 제 1 접촉 표면(3)을, 특히 0 내지 200 eV의 이온 에너지로, N₂가스 및/또는 O₂가스 및/또는 Ar 가스, 특히 95%의 Ar 및 5%의 H2로 이루어진 포밍 가스(forming gas)에 노출시키는 단계들 중 하나 또는 그 이상의 단계에 의해, 리저버가 채워지는 것을 특징으로 하는 결합 방법. - 제1항 내지 제12항 중 어느 한 항에 있어서,
리저버(5)는 0.1nm 내지 25nm 사이, 특히, 0.1nm 내지 20nm 사이의 평균 두께(R)로 형성되는 것을 특징으로 하는 결합 방법. - 제1항 내지 제13항 중 어느 한 항에 있어서,
영구 결합 형성 바로 직전에 반응층(7)과 리저버(5) 사이의 평균 거리(B)는 0.1nm 내지 15nm 사이, 특히, 0.5nm 내지 5nm 사이, 바람직하게는 0.5nm 내지 3nm 사이인 것을 특징으로 하는 결합 방법. - 제1항 내지 제14항 중 어느 한 항에 있어서,
비가역 결합(irreversible bond)은 사전결합 강도의 2배, 바람직하게는 4배, 더욱 바람직하게는 10배, 가장 바람직하게는 25배의 결합 강도를 갖는 것을 특징으로 하는 결합 방법.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/EP2011/055469 WO2012136266A1 (de) | 2011-04-08 | 2011-04-08 | Verfahren zum permanenten bonden von wafern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140006045A true KR20140006045A (ko) | 2014-01-15 |
| KR101550121B1 KR101550121B1 (ko) | 2015-09-03 |
Family
ID=44625748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137025905A KR101550121B1 (ko) | 2011-04-08 | 2011-04-08 | 웨이퍼 영구 결합 방법 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US9159717B2 (ko) |
| EP (1) | EP2695181B1 (ko) |
| JP (1) | JP5746790B2 (ko) |
| KR (1) | KR101550121B1 (ko) |
| CN (1) | CN103460343B (ko) |
| SG (1) | SG193407A1 (ko) |
| TW (1) | TWI536431B (ko) |
| WO (1) | WO2012136266A1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108766873B (zh) | 2011-01-25 | 2023-04-07 | Ev 集团 E·索尔纳有限责任公司 | 用于永久接合晶片的方法 |
| KR101794390B1 (ko) | 2011-04-08 | 2017-12-01 | 에베 그룹 에. 탈너 게엠베하 | 웨이퍼 영구 접합 방법 |
| SG11201600043RA (en) * | 2013-07-05 | 2016-02-26 | Ev Group E Thallner Gmbh | Method for bonding of contact surfaces |
| CN110010450A (zh) | 2013-09-25 | 2019-07-12 | Ev 集团 E·索尔纳有限责任公司 | 用于结合基板的装置及方法 |
| DE102014112430A1 (de) | 2014-08-29 | 2016-03-03 | Ev Group E. Thallner Gmbh | Verfahren zur Herstellung eines leitenden Mehrfachsubstratstapels |
| CN110214369A (zh) | 2017-03-02 | 2019-09-06 | Ev 集团 E·索尔纳有限责任公司 | 用于键合芯片的方法和装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7261793B2 (en) | 2004-08-13 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | System and method for low temperature plasma-enhanced bonding |
| JP2006080314A (ja) * | 2004-09-09 | 2006-03-23 | Canon Inc | 結合基板の製造方法 |
| FR2884966B1 (fr) * | 2005-04-22 | 2007-08-17 | Soitec Silicon On Insulator | Procede de collage de deux tranches realisees dans des materiaux choisis parmi les materiaux semiconducteurs |
| US7601271B2 (en) * | 2005-11-28 | 2009-10-13 | S.O.I.Tec Silicon On Insulator Technologies | Process and equipment for bonding by molecular adhesion |
| FR2923079B1 (fr) | 2007-10-26 | 2017-10-27 | S O I Tec Silicon On Insulator Tech | Substrats soi avec couche fine isolante enterree |
| US7943414B2 (en) * | 2008-08-01 | 2011-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
-
2011
- 2011-04-08 US US14/110,245 patent/US9159717B2/en active Active
- 2011-04-08 JP JP2014503002A patent/JP5746790B2/ja active Active
- 2011-04-08 CN CN201180069928.XA patent/CN103460343B/zh active Active
- 2011-04-08 WO PCT/EP2011/055469 patent/WO2012136266A1/de active Application Filing
- 2011-04-08 SG SG2013068358A patent/SG193407A1/en unknown
- 2011-04-08 KR KR1020137025905A patent/KR101550121B1/ko active IP Right Grant
- 2011-04-08 EP EP11713273.8A patent/EP2695181B1/de active Active
-
2012
- 2012-04-06 TW TW101112347A patent/TWI536431B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014516469A (ja) | 2014-07-10 |
| TW201250784A (en) | 2012-12-16 |
| US9159717B2 (en) | 2015-10-13 |
| US20140051231A1 (en) | 2014-02-20 |
| EP2695181B1 (de) | 2015-06-24 |
| TWI536431B (zh) | 2016-06-01 |
| EP2695181A1 (de) | 2014-02-12 |
| KR101550121B1 (ko) | 2015-09-03 |
| CN103460343A (zh) | 2013-12-18 |
| JP5746790B2 (ja) | 2015-07-08 |
| WO2012136266A1 (de) | 2012-10-11 |
| CN103460343B (zh) | 2016-04-13 |
| SG193407A1 (en) | 2013-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101680932B1 (ko) | 웨이퍼를 영구 접합하기 위한 방법 | |
| US20190006313A1 (en) | Method for permanent bonding of wafers | |
| KR101794390B1 (ko) | 웨이퍼 영구 접합 방법 | |
| KR101550121B1 (ko) | 웨이퍼 영구 결합 방법 | |
| JP2014510418A5 (ko) | ||
| JP2014516470A5 (ko) | ||
| JP2014516469A5 (ko) | ||
| JP7258992B2 (ja) | ウエハの永久接合方法 | |
| JP6106239B2 (ja) | ウェハを恒久的にボンディングするための方法 | |
| JP2023076653A (ja) | ウエハの永久接合方法 | |
| JP2018152619A (ja) | ウエハの永久接合方法 | |
| JP2016178340A (ja) | ウエハの永久接合方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180821 Year of fee payment: 4 |