JP2003152027A - 半導体実装体の製造装置および製造方法 - Google Patents

半導体実装体の製造装置および製造方法

Info

Publication number
JP2003152027A
JP2003152027A JP2001347463A JP2001347463A JP2003152027A JP 2003152027 A JP2003152027 A JP 2003152027A JP 2001347463 A JP2001347463 A JP 2001347463A JP 2001347463 A JP2001347463 A JP 2001347463A JP 2003152027 A JP2003152027 A JP 2003152027A
Authority
JP
Japan
Prior art keywords
semiconductor element
sheet
circuit board
semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001347463A
Other languages
English (en)
Inventor
Yoshitaka Sunakawa
義隆 砂川
Yoshitake Hayashi
林　　祥剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001347463A priority Critical patent/JP2003152027A/ja
Publication of JP2003152027A publication Critical patent/JP2003152027A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H01L2224/75102—Vacuum chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H01L2224/75501—Cooling means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 複数個の半導体素子を回路基板上に実装する
際、封止樹脂を均一に加圧加熱硬化させることを可能と
する。 【解決手段】 回路基板１の表面と裏面に少なくとも１
個の半導体素子２が実装され、回路基板と半導体素子と
の隙間に封止樹脂１５が充填された後に、封止樹脂を加
熱硬化する処理を行う装置。形状がフレキシブルに変形
するシート３と、半導体素子の上面にシートを配置した
状態で保持する手段（８，４ａ、４ｂ）と、シートを基
準にして半導体素子側とその外側とに気圧差を設けるこ
とにより、シートを介して半導体素子を加圧する手段
（６ａ、６ｂ）と、封止樹脂を加熱硬化する手段（５
ａ、５ｂ）とを備える。シートは、回路基板の表面側お
よび裏面側の双方に配置されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路基板上に半導
体素子を実装して半導体実装体を製造する装置、および
半導体実装体の製造方法に関する。
【０００２】
【従来の技術】半導体プロセスの微細化技術の進歩に伴
い、半導体パッケージの形態もＱＦＰからμＢＧＡ、Ｃ
ＳＰ（チップサイズパッケージ）、さらには、半導体ベ
アーチップを直接回路基板上に接続するフリップチップ
実装へと進歩している。
【０００３】中でもフリップチップ実装は、半導体素子
が回路基板に直接実装されているため、高速信号処理を
必要とする機器への応用展開が、今後より一層加速する
ものと思われる。フリップチップ実装を実現するために
は、実装プロセス技術が必要不可欠であり、半導体素子
と回路基板との接合を短時間で、かつ確実な信頼性が確
保できるように行う製造設備およびプロセス技術が特に
重要である。
【０００４】以下、フリップチップ実装技術を用いて実
装を行った場合の一例について、図面を参照して説明す
る。図１５は、従来の半導体実装体の製造装置を用い
て、半導体素子をＳＢＢ方式（スタッドバンプボンディ
ング）により回路基板上にフリップチップ実装した構造
体の構成と、その製造手順を説明するための断面図であ
る。図１６は、製造装置の構成を示す断面図、図１７
は、実際にシート材を配置し、圧空を供給した際に生じ
る現象を示した模式図である。尚、図１５〜図１７にお
いて、同一部分には同一符号を付している。
【０００５】図１５に示すように、半導体素子２の電極
パッド３６上にＡｕ線を溶融して２段突起形状を有する
バンプ３７を形成した後、バンプ３７の２段突起部に導
電性接着剤３８を転写する。次に、半導体素子２をフェ
ースダウンし、回路基板１にパターン形成した端子電極
３９と接合し、導電性接着剤３８を硬化させる。次に、
半導体素子２と回路基板１との隙間に液状のエポキシ系
封止樹脂１５を充填した後、図１６に示すように製造装
置内に載置する。図１６に示す製造装置は、上チャンバ
ー４ａと下チャンバー４ｂにより処理空間を形成したも
のである。上チャンバー４ａにはＡ熱源５ａが内蔵され
ており、下チャンバー４ｂには、回路基板１を取り付け
るためのベース台４０が断熱材４１を介して設けられて
いる。
【０００６】回路基板１に実装された半導体素子２の上
面に配置したシート材３に、Ａ加圧口６ａから圧空を供
給し、半導体素子２の裏面を押圧しながらＡ熱源５ａの
輻射熱で封止樹脂１５を硬化する。このように、封止樹
脂の加熱時の熱膨張により半導体素子２を突き上げる力
を作用させる。それにより、大きな荷重で半導体素子２
を押圧させながら硬化することで、接続抵抗値の増大や
接合状態の不具合を最小限に防ぐようにする方法を用い
ている。
【０００７】
【発明が解決しようとする課題】図１５に示した従来の
構成の様に、回路基板１が、厚みが大きく比較的剛性が
高く、半導体素子２に近い熱膨張係数を有し、かつ、バ
ンプ形成用電極パッド３６が半導体素子２の外側周辺だ
けに配置されたペリフェラル構成の半導体素子の場合
は、フリップチップ実装する際に特に問題はないと思わ
れる。
【０００８】一方、電極パッド３６が全領域に配置され
たエリアー構成を有する半導体素子をフリップチップ実
装する場合、図１７に示すように実際にシート材３に圧
空を供給すると、シート材３には、ａ〜ｅのような圧力
が作用する。通常、半導体素子２の形状は量産性を考慮
して正方形もしくは長方形を有しているため、回路基板
１から突出した半導体素子２のａ個所に受ける応力の影
響により、半導体素子２のコーナー部やエッジ部である
ｂ個所に応力が集中し、中央部のｃ箇所に安定した押圧
を供給することが困難となる。
【０００９】この問題を解決するために、シート材３と
して高剛性の金属シート材を用いることも考えられる
が、次のような問題を生じる。すなわち、回路基板１に
複数個の半導体素子２を搭載した場合、回路基板１の反
りや半導体素子２のロット間バラツキなどの影響によ
り、各半導体素子２に高さバラツキが生じる。この高さ
バラツキを抑制するためには金属シート材では剛性が強
すぎて、必然的に一番高い半導体素子に無理な負荷が加
わり、大きなダメージも与える。
【００１０】また、半導体プロセスの微細化技術の進化
に伴い、メモリー素子もより高容量化され、従来から使
われている磁気記録や光記録に替わり、フラッシュメモ
リーのような個体メモリーを用いたＩＣカードやデジタ
ルカメラなどのメモリーカード、さらには、セキュリテ
ィ機能を持ったＳＤ（Secure Digital）カードなどへと
展開している。このようなメモリーカードは小型で薄い
ため、この中に高容量メモリーを実際に収容するために
は、半導体素子の実装も３次元実装や両面フリップチッ
プ実装のような形態にする必要性がある。
【００１１】しかし、従来の半導体実装体の製造方法で
は、半導体素子を表面と裏面の両面に実装した後、図１
５に示すように、半導体素子２と回路基板１との隙間に
液状のエポキシ系封止樹脂１５を充填し、加熱硬化する
際、オーブン乾燥機などを用いたバッチ処理であるた
め、乾燥機投入時および搬送時になんらかのダメージを
与える恐れがある。また、封止樹脂が硬化収縮する際、
回路基板１の両面上に実装された半導体素子２を上方向
に突き上げようとする作用が生じる。特に、回路基板１
の裏面側に実装された半導体素子２は、硬化収縮の影響
をさらに受けやすいため、安定した接続状態を維持する
ことが困難である。
【００１２】本発明は、上記の従来の問題点を考慮し、
複数の半導体素子を回路基板上に実装する際、封止樹脂
を均一に加圧加熱硬化させることができる半導体実装体
の製造装置、および製造方法を提供することを目的とす
る。
【００１３】
【課題を解決するための手段】上述した課題を解決する
ため、本発明の半導体実装体の製造装置の第１の基本構
成は、回路基板の表面と裏面に少なくとも１個の半導体
素子が実装され、前記回路基板と前記半導体素子との隙
間に封止樹脂が充填された後に、前記封止樹脂を加熱硬
化する処理を行うための半導体実装体の製造装置であっ
て、形状がフレキシブルに変形するシートと、前記半導
体素子の上面に前記シートを配置した状態で両者を保持
する手段と、前記シートを基準にして前記半導体素子側
とその外側とに気圧差を設けることにより、前記シート
を介して前記半導体素子を加圧する手段と、前記封止樹
脂を加熱硬化させる手段とを備える。前記シートは、前
記回路基板の表面側および裏面側の双方に配置されてい
る。
【００１４】この構成において好ましくは、前記回路基
板の両面に搭載された前記半導体素子と対向した位置に
前記半導体素子の形状より大きい開口部が形成されたＡ
支持枠およびＢ支持枠と、前記回路基板に前記Ａ支持枠
およびＢ支持枠をそれぞれ配置した状態で保持する手段
とを備え、前記シートを介して半導体素子裏面を加圧し
ながら加熱硬化するように構成される。
【００１５】また好ましくは、前記Ａ支持枠およびＢ支
持枠は、前記回路基板と一体構造を有する中間構造体を
形成する。
【００１６】また好ましくは、前記回路基板の両面上に
実装された、前記半導体素子と対向した位置に配置され
る、前記半導体素子の形状と同等もしくは小さい形状を
有するＡ弾性体およびＢ弾性体と、前記Ａ弾性体および
Ｂ弾性体を固着させて一体構造体を形成するための金属
性のシートとを備える。
【００１７】本発明の半導体実装体の製造方法の第１の
基本構成は、回路基板の表面と裏面に少なくとも１個の
半導体素子が実装され、前記回路基板と前記半導体素子
との隙間に封止樹脂が充填された後に、前記封止樹脂を
加熱硬化する処理を行うための半導体実装体の製造方法
であって、前記回路基板の表面側と裏面側の双方に実装
された前記半導体素子の上面にそれぞれフレキシブルに
変形するシートを配置するシート配置工程と、配置され
た前記シートを基準にして前記半導体素子側とその外側
とに気圧差を設けることにより、前記シートを介して前
記半導体素子を加圧しながら、前記封止樹脂を加熱硬化
する加熱硬化工程とを備える。
【００１８】この方法において好ましくは、前記シート
配置工程において、前記シートを配置する前に、前記回
路基板の両面に、搭載された前記半導体素子と対向した
位置に前記半導体素子の形状より大きい開口部が形成さ
れたＡ支持枠およびＢ支持枠をそれぞれ配置し、その後
前記シートを前記半導体素子の上面に配置する。
【００１９】また好ましくは、前記半導体素子の電極パ
ッドにバンプを形成する工程と、前記バンプに導電性接
着剤を転写する工程と、前記半導体素子を前記回路基板
にフリップチップ実装する工程と、前記接着剤を乾燥す
る工程と、前記半導体素子と前記回路基板との隙間に封
止樹脂を充填する工程とを少なくとも含み、それらの工
程の後、前記シート配置工程、および前記加圧加熱硬化
工程を行う。
【００２０】本発明の半導体実装体の製造装置の第２の
基本構成は、回路基板上に複数個の半導体素子が実装さ
れ、前記回路基板と前記半導体素子との隙間に封止樹脂
が充填された後に、前記封止樹脂を加熱硬化する処理を
行うための半導体実装体の製造装置であって、形状がフ
レキシブルに変形するシートと、前記回路基板からの高
さが前記半導体素子より高い位置に、前記半導体素子の
形状より大きい開口部が形成されたプレートを保持する
手段と、前記半導体素子上に前記プレートを保持し、さ
らにその上面に前記シートを配置した状態で、前記シー
トを基準にして前記半導体素子側とその外側とに気圧差
を設けることにより、前記シートを介して前記半導体素
子を加圧する手段と、前記封止樹脂を加熱硬化させる手
段とを備える。
【００２１】この構成において好ましくは、前記回路基
板上に実装された、前記半導体素子と対向した位置に配
置される、前記半導体素子の形状と同等もしくは小さい
形状を有するＣ弾性体と、前記Ｃ弾性体を固着させて一
体構造体を形成するための金属性のシートとを備える。
【００２２】また好ましくは、前記回路基板から離れた
位置に、前記シートを介した押圧力と温度とを測定する
評価エリアーを備える。
【００２３】本発明の半導体実装体の製造方法の第２の
基本構成は、回路基板上に複数個の半導体素子が実装さ
れ、前記回路基板と前記半導体素子との隙間に封止樹脂
が充填された後に、前記封止樹脂を加熱硬化する処理を
行うための半導体実装体の製造方法であって、前記回路
基板からの高さが前記半導体素子より高い位置に、前記
半導体素子の形状より大きい開口部が形成されたプレー
トを保持した後、前記プレートの上面にフレキシブルに
変形するシートを配置するシート配置工程と、配置され
た前記シートを基準にして前記半導体素子側とその外側
とに気圧差を設けることにより、前記シートを介して前
記半導体素子を加圧しながら、前記封止樹脂を加熱硬化
する加熱硬化工程とを備える。
【００２４】
【発明の実施の形態】（第１の実施の形態）図１は、第
１の実施の形態における半導体実装体の製造装置の構成
を示す断面図である。この図は、半導体素子を回路基板
の両面上にフリップチップ実装した実装体の全体構成、
およびその製造手順を説明するためにも参照される。
【００２５】図１に示すように、回路基板１の表面と裏
面の両面上に、フリップチップ実装により複数個の半導
体素子２が搭載されている。回路基板１両面の半導体素
子２の上面には、フレキシブルに変形するシート材３
が、回路基板１の表面と裏面とに対向した位置関係で配
置されている。この両面に配置されたシート材３の上方
および下方にそれぞれ位置するように、上チャンバー４
ａにＡ熱源５ａとＡ加圧口６ａが内蔵されたＡ構造体７
ａと、下チャンバー４ｂにＢ熱源５ｂとＢ加圧口６ｂが
内蔵されたＢ構造体７ｂが構成されている。
【００２６】フレキシブルに変形するシート材３は、シ
ート材３の硬度が極めて低くその厚みも極薄形状を有す
る場合、必然的に引張り弾性係数も低くなるため、空気
圧を供給した際、空気圧の押圧力によりシート材３が破
損する危険性がある。従ってシート材３の硬度は、試験
法ＡＳＴＭ Ｄ−７８５ロックウェル、Ｒスケール値で
１２０以上であり、その厚みも０．０２ｍｍ〜１．０ｍ
ｍの範囲であり、引張り弾性係数が３０００ＭＰａ以上
であることが好ましい。
【００２７】保持プレート８は、回路基板１を保持する
とともに、上チャンバー４ａと下チャンバー４ｂを支持
するための部材である。上フランジ９ａおよび下フラン
ジ９ｂは、上チャンバー４ａと下チャンバー４ｂを上下
に駆動させるための油圧制御用の継ぎ手である。パッキ
ン１０はシート材３の上層と下層のリークを防ぐシール
材である。断熱板１１は、熱を遮蔽するため断熱材であ
る。高さ規制用ネジ１２は、熱源と半導体素子２と間の
距離を調整するための部材である。シャフト１３は、保
持プレート８を本体ベース台１４上に保持するものであ
る。また、図示されていないが保持プレート８には、シ
ート材３の上方と下方に差圧を生じさせるためのリーク
パスが設けられている。
【００２８】上記のように構成されたＡ構造体７ａとＢ
構造体７ｂを、油圧制御などで連動させながらシート材
３に向けて上下方向に移動させることにより、シート材
３は保持プレート８で固定されるとともに、シート材３
が各半導体素子２の上面に当接する。Ａ加圧口６ａとＢ
加圧口６ｂから、空気もしくは圧縮ガスを上チャンバー
４ａと下チャンバー４ｂに供給することで、空気圧はフ
レキシブルに変形するシート材３に伝達され、半導体素
子２が均一な圧力で押圧される。そして、Ａ熱源５ａと
Ｂ熱源５ｂをシート材３に近づけることにより、各熱源
の輻射熱がシート材３を介して封止樹脂１５に伝達され
るため、回路基板１の両面に実装された、厚みおよび形
状が異なった多数個の半導体素子２を実質的に均一に加
圧することができる。その結果、短時間に一括して加圧
加熱処理を完了することができる。
【００２９】さらに、回路基板１の裏面側に実装された
半導体素子２に対して、回路基板１との隙間に充填され
た封止樹脂１５が硬化収縮する際に生じる突き上げ力に
比べてより大きな押圧荷重を、加圧加熱硬化の工程中に
維持させるように構成されている。そのため、半導体素
子２に関する接続抵抗値の増大や接合状態の不具合を最
小限に防ぐことができる。
【００３０】回路基板１の表面側と裏面側に実装された
各半導体素子２の配置は、両面同じ位置であることが好
ましいが、表面側、裏面側いずれかの面が異なった配置
であっても構わない。
【００３１】また、半導体素子２に供給する押圧力は、
半導体素子２に形成されたバンプ３７に対して、１バン
プ当たり１．０ｇ〜１００ｇであることが好ましい。
【００３２】図２に、上記の半導体実装体の製造装置に
用いるシート材３の供給法を示す。上チャンバー４ａと
下チャンバー４ｂの両サイドの位置に、シート材３をロ
ールに巻き付けた供給リール１６と、それらを巻き取る
巻き取りリール１７がそれぞれ配置される。供給リール
１６から供給され実際に使用されたシート材３は、巻き
取りリール１７で回収されるため、絶えず新しいシート
材３を供給することができる。また、巻き取りリール１
７と連動させたモータ制御（図示せず）により、シート
材３に所定の一定の張力を維持させる構成を用いる。そ
れにより、シート材３に生じるシワや弛みの影響を最小
限に抑制するとともに、安定した架張力で半導体素子２
に押圧を与えることが可能となる。尚、供給リール１６
と巻き取りリール１７の配置は、それぞれ左右どちら側
であっても構わない。
【００３３】図３は、シート材を供給する他の方法を示
す断面図である。上チャンバー４ａの右側部にシート材
３をロールに巻き付けた供給リール１６を、下チャンバ
ー４ｂの右側部に、シート材３を巻き取る巻き取りリー
ル１７を配置する。上チャンバー４ａと下チャンバー４
ｂの左側部の中央部に、搬送用ローラー１８を設ける。
それにより、供給リール１６から供給されたシート材３
は、搬送ローラー１８を介して巻き取りリール１７へと
回収されるため、図２の構成と同様に絶えず新しいシー
ト材３が供給される。また、シート材３に生じるシワや
弛みの影響を最小限に抑制することができる。尚、供給
リール１６、巻き取りリール１７、および搬送用ローラ
ー１８は、左右どちらの側に取り付けられいても良い。
【００３４】次に、本実施の形態における装置を用いる
半導体実装体の製造方法について、図１を参照して説明
する。
【００３５】まず図１に示すように、表面と裏面の両面
上に複数個の半導体素子２をフリップチップ実装により
搭載した回路基板１を、製造装置に載置する。そして、
複数個の半導体素子２の上面に、フレキシブルに変形す
るシート材３を、回路基板１の表面と裏面とに対向した
位置関係で、両面に配置する。この両面に配置されたシ
ート材３の上方および下方にそれぞれ、上チャンバー４
ａにＡ熱源５ａとＡ加圧口６ａが内蔵されたＡ構造体７
ａと、下チャンバー４ｂにＢ熱源５ｂとＢ加圧口６ｂが
内蔵されたＢ構造体７ｂを位置させる。このＡ構造体７
ａとＢ構造体７ｂを油圧制御などで連動させながらシー
ト材３に向けて上下方向に移動させることにより、シー
ト材３を保持プレート８で固定するとともに、シート材
３を各半導体素子２の上面に当接させる。
【００３６】次に、Ａ加圧口６ａとＢ加圧口６ｂから、
空気もしくは圧縮ガスを上チャンバー４ａと下チャンバ
ー４ｂに供給する。空気圧はフレキシブルに変形するシ
ート材３に伝達され、半導体素子２が均一な圧力で押圧
される。そして、Ａ熱源５ａとＢ熱源５ｂをシート材３
に近づける。それにより、熱源の輻射熱がシート材３を
介して、封止樹脂１５に伝達されるため、回路基板１の
両面に実装された、厚みおよび形状が異なった多数個の
半導体素子２を、実質上均一に加圧することができる。
さらに、回路基板１の裏面側に実装された半導体素子２
に対して、回路基板１との隙間に充填された封止樹脂１
５が硬化収縮する際に生じる突き上げ力に比べてより大
きな押圧荷重を、加圧加熱硬化の工程中に維持する。そ
れにより、半導体素子２に関する接続抵抗値の増大や接
合状態の不具合を最小限に防ぐことができる。
【００３７】（第２の実施の形態）第２の実施の形態に
おける半導体実装体の製造装置の構成、および製造方法
について、図面を参照して説明する。尚、第２の実施の
形態の装置は、第１の実施の形態の装置と共通点が多い
ので、第２の実施の形態については相違点のみを説明す
る。
【００３８】図４は、Ａ支持枠１９ａとＢ支持枠１９ｂ
の全体構成を示す斜視図である。Ａ支持枠１９ａおよび
Ｂ支持枠１９ｂは、シート材３を支持するための部材で
あり、シート材３を半導体素子２の上面に配置する前
に、回路基板１の両面に実装された各半導体素子２の近
傍に配置される。図５は、Ａ支持枠１９ａとＢ支持枠１
９ｂの断面形状を示した図である。この図に示されるよ
うに、Ａ支持枠１９ａとＢ支持枠１９ｂの各開口部は、
各半導体素子２に対応する位置に設けられている。図６
は、Ａ支持枠１９ａとＢ支持枠１９ｂを半導体素子２の
近傍に配置させた後に、各半導体素子２の上面にシート
材３を配置し、そのシート材３で各半導体素子２を加圧
する状態を示す図である。
【００３９】図４〜図６に示すように、回路基板１の両
面上に配置されたＡ支持枠１９ａとＢ支持枠１９ｂの各
開口部は、対向する各半導体素子２より大きい。またＡ
支持枠１９ａとＢ支持枠１９ｂの厚みは、半導体素子２
の高さと同等もしくはそれ以上となるように調整されて
いる。このように形成されたＡ支持枠１９ａおよびＢ支
持枠１９ｂを、対向する半導体素子２が開口部内に収容
されるように回路基板１上に配置した上で、シート材３
を被せて加圧する。それにより、以下のように、半導体
素子２の中央部に均一な押圧を与えることが可能とな
る。
【００４０】例えば、Ａ支持枠１９ａおよびＢ支持枠１
９ｂが存在しない場合は、図５の点線部ａに示すよう
に、シート材３が半導体素子２を押さえ込もうとする力
が作用する。そのため、特に半導体素子２のコーナー部
やエッジ部に応力が集中し、半導体素子２の中央部に
は、殆ど押圧力を伝えることが困難である。これに対し
て、半導体素子２の高さｄと同等もしくは高いＡ支持枠
１９ａおよびＢ支持枠１９ｂを取り付けた場合は、シー
ト材３が半導体素子２の全体に集中した応力を作用させ
るため、半導体素子２の中央部に均一な押圧を与えるこ
とが可能となる。従って、半導体素子２の電極パッド３
１が全領域に配置されたエリアー構成のフリップチップ
実装の場合においても、安定した加圧加熱を行うことが
できる。
【００４１】また、点線部ｂに示すように、支持枠自体
の形状が矩形である場合、シート材３に無理なテンショ
ンが伝わり破損する危険性がある。これに対して、本実
施の形態によれば、Ａ支持枠１９ａおよびＢ支持枠１９
ｂの各エッジ部には、一定角度を有するｃ部の加工が施
されている。それにより、加圧時におけるシート材３の
破損および無理なテンションが抑制され、より安定した
加圧加熱が維持され、半導体素子２の接続信頼性を向上
することが可能となる。
【００４２】また、図６に示すように、回路基板１がＡ
支持枠１９ａとＢ支持枠１９ｂで支持された一体構造を
有する中間構造体を形成しているため、回路基板１に発
生した反りや歪に対して、Ａ支持枠１９ａとＢ支持枠１
９ｂによる回路基板１の支持により、それらを矯正する
ことが可能となる。
【００４３】回路基板１の反りや歪をより確実に抑制さ
せるためには、Ａ支持枠１９ａとＢ支持枠１９ｂを高剛
性にする必要性を考慮すると、Ａ支持枠１９ａとＢ支持
枠１９ｂの厚さは、通常の半導体素子２の厚み０．５ｍ
ｍ程度より必然的に厚くなる。従って、Ａ支持枠１９ａ
とＢ支持枠１９ｂの表面は、半導体素子２より高い位置
になり、シート材３による加圧を半導体素子２の全領域
に対して均一にすることができる。
【００４４】また、Ａ支持枠１９ａおよびＢ支持枠１９
ｂの材質はアルミニウム、銅、ステンレスなどの金属体
もしくは高剛性で高耐熱性を有するガラスクロスの繊維
材を介在させた樹脂のいずれであっても良い。
【００４５】回路基板１と一体構造を有する中間構造体
は、凹形状の溝加工を施した保持プレート８に摺動さ
せ、かつ規制ピンなどで保持させることにより、回路基
板１の両面に実装された実装体を搬送させることが可能
となる。それにより、従来のオーブン乾燥によるバッチ
処理に対して、一連のプロセスの流れの中で加圧加熱処
理を行うことができ、生産性を大幅に向上させることが
できる。また、搬送時における半導体素子２が受けるダ
メージを最小限に抑制できるため、接続信頼性をより向
上させることができる。
【００４６】次に、本実施の形態における装置を用いる
半導体実装体の製造方法について、図４〜図６を参照し
て説明する。
【００４７】まず、シート材３を半導体素子２の上面に
配置する前に、Ａ支持枠１９ａとＢ支持枠１９ｂを、回
路基板１の両面に実装された各半導体素子２の近傍に配
置する。すなわち、Ａ支持枠１９ａおよびＢ支持枠１９
ｂを、その開口部内に、対向する各半導体素子２が収容
されるように回路基板１上に配置する。Ａ支持枠１９ａ
とＢ支持枠１９ｂを半導体素子２の近傍に配置させた後
に、図５に示されるように、各半導体素子２の上面にシ
ート材３を配置する。
【００４８】このようにＡ支持枠１９ａおよびＢ支持枠
１９ｂを回路基板１上に配置した上でシート材３を被せ
て加圧すると、シート材３が半導体素子２の全体に集中
した応力を作用させる。従って、半導体素子２の中央部
に均一な押圧を与えることが可能となり、半導体素子２
の電極パッド２８が全領域に配置されたエリアー構成の
フリップチップ実装の場合においても、安定した加圧加
熱を行うことができる。
【００４９】また上述のとおり、Ａ支持枠１９ａおよび
Ｂ支持枠１９ｂの各エッジ部には、ある一定角度を有す
るｃ部の加工を施しておく。それにより、加圧時におけ
るシート材３の破損および無理なテンションが抑制さ
れ、より安定した加圧加熱が維持され、半導体素子２の
接続信頼性を向上することが可能となる。
【００５０】上記のとおりＡ支持枠１９ａとＢ支持枠１
９ｂを半導体素子２の近傍に配置し、各半導体素子２の
上面にシート材３を配置した後、図６に示されるよう
に、シート材３を介して各半導体素子２を加圧する。そ
の方法は、図１を参照して説明した方法と同様である。
【００５１】なお、図６に示すように、回路基板１をＡ
支持枠１９ａとＢ支持枠１９ｂで支持して一体構造を有
する中間構造体に形成することにより、回路基板１に発
生した反りや歪に対しても矯正効果を得ることができ
る。
【００５２】（第３の実施の形態）図７を参照して、第
３の実施の形態における半導体実装体の製造装置の構
成、および製造方法について説明する。この実施の形態
においては、回路基板１の両面上に実装された各半導体
素子２と対向した位置に、半導体素子２の形状と同等も
しくは、小さい形状を有するＡ弾性体２０ａおよびＢ弾
性体２０ｂを配置し、Ａ弾性体２０ａとＢ弾性体２０ｂ
に、高剛性の金属シート材２１を接着剤などで固着させ
て、一体構造体を形成する。この構成によれば、各半導
体素子２に対する押圧力は、Ａ弾性体２０ａとＢ弾性体
２０ｂを介して伝達されるため、半導体素子２の全面を
均一に、かつ安定した荷重で押圧した状態で加圧加熱硬
化することができる。さらに、弾性体の材質を封止樹脂
１５が付着されにくいシリコンやフッ素系のゴムとする
ことにより、封止樹脂１５の付着が抑制され、金属シー
ト材２１のリサイクル化を実現することができる。
【００５３】回路基板１の表面側と裏面側の両面に構成
された金属シート材２１の加圧手段は、圧縮空気もしく
は圧縮ガスであり、かつ金属シート材２１に加わる圧力
は等圧であることが好ましい。
【００５４】また、上述した実施の形態における封止樹
脂１５を加熱硬化する熱源としては、カートリッジヒー
ター、セラミックヒーター、シーズヒーター、赤外線、
ハロゲンランプ、高周波のいずれも用いることができ
る。
【００５５】この装置を用いた製造方法は以下のとおり
である。まず図７に示すように、回路基板１の両面上に
実装された各半導体素子２と対向した位置に、半導体素
子２の形状と同等もしくは、小さい形状を有するＡ弾性
体２０ａおよびＢ弾性体２０ｂを配置する。そのＡ弾性
体２０ａとＢ弾性体２０ｂに、高剛性を有する金属シー
ト材２１を接着剤などで固着させて、一体構造体を形成
する。各半導体素子２とＡ弾性体２０ａおよびＢ弾性体
２０ｂを当接させることにより、半導体素子２に対する
押圧力を弾性体を介して半導体素子２に伝達させる。そ
れにより、半導体素子２の全面を均一に、かつ安定した
荷重で加圧して、加熱硬化することができる。
【００５６】（第４の実施の形態）第４の実施の形態に
おける半導体実装体の製造方法について、図１５を参照
して説明する。この製造方法は、上記実施の形態の製造
方法を、図１５に示したＳＢＢ実装方式と組み合わせた
例である。つまり、ＳＢＢ実装方式により図１５に示し
た状態に形成した半導体素子２の上面に、図１に示すよ
うにフレキシブルに変形するシート材３を設け、半導体
素子２の裏面を加圧させながら、封止樹脂１５を一括に
加熱硬化処理することが可能である。
【００５７】また、シート材３を介した加圧効果によ
り、バンプ３７と端子電極３９は確実に接合させること
が可能となるため、２段突起形状を有するバンプ３７に
転写する導電接着剤３８の転写量も、バンプ３７全体に
転写する必要性を解消することができる。これにより、
隣接したバンプ３７への付着が抑制されるため、８０μ
ｍ以下を有する侠ピッチな半導体素子２に対しても、対
応することが可能となる。
【００５８】また、図示はしないが、回路基板１の両面
に実装された半導体素子２の実装方式が、ＡＣＦ、ＡＣ
Ｐ、ＮＣＦ、ＮＣＰなどのいずれかの熱圧接接合を用い
る場合においても、封止材を加圧加熱状態で仮硬化させ
た後、フレキシブルに変形するシート材３により半導体
素子２の裏面を加圧させながら、封止材を一括で加熱本
硬化処理することができるため、実装時間を短縮でき、
生産性を向上することができる。
【００５９】また、半導体素子２の電極パッド３６にハ
ンダバンプ、あるいは金メッキバンプを形成した工程の
後に、シート材３を用いて半導体素子２の裏面を加圧
し、ハンダバンプを溶融させることにより、前述と同様
の一括処理が可能である。
【００６０】（第５の実施の形態）第５の実施の形態に
おける半導体実装体の製造装置の構成、および製造方法
について、図８から図１０を参照して説明する。本実施
の形態は、第１の実施の形態と概ね共通する要素により
構成されるので、本実施の形態については、第１の実施
の形態との相違点のみを説明する。
【００６１】第１〜４の実施の形態においては回路基板
１の両面に半導体素子２を実装した実装体に関するもの
であるのに対して、本実施の形態においては、図８に示
すように、回路基板１の片面上にのみ半導体素子２が実
装される。すなわち、回路基板１の片面上にのみ実装さ
れた半導体素子２の上面にシート材３が配置され、その
シート材３により半導体素子２が加圧される。
【００６２】図８に示す装置においては、下チャンバー
４ｂに支持されるプレート２２が用いられる。プレート
２２は、回路基板１上に実装された半導体素子２対向し
た位置に配置され、半導体素子２より高く、かつ半導体
素子２の形状より大きい開口部を有する。プレート２２
の上面に、フレキシブルに変形するシート材３を被せる
と、初期状態は点線Ａで示すようにフラットな状態であ
る。圧空を供給すると、シート材３はプレート２２の開
口部を通して窪み、押圧力がシート材３を介して半導体
素子２に伝達される。また、プレート２２の開口部の形
状が半導体素子２より少し大き目に形成されているた
め、半導体素子２の全体に対して均一な押圧を伝えるこ
とができる。このように、圧空時の影響でプレート２２
が変形しないような高剛性のプレート２２にシート材３
を配置した簡単な構成であっても、安定した接合を得る
ことができる。
【００６３】さらに、回路基板１の下方には、回路基板
１と半導体素子２との隙間に注入した封止樹脂１５の粘
度を下げ注入を早めるために、基板用加熱源２３が設け
られており、その上方と下方には、断熱材２４が取り付
けられている。特に上方の断熱材２４の存在は、他への
熱伝導性を遮蔽するために重要である。上方の断熱材２
４が存在しない場合は、シート材３からの輻射熱が他に
吸収され、封止樹脂１５を硬化させるのに時間を要す
る。さらに、上方の断熱材２４は、一度温度上昇すると
冷却させるまでかなりの時間を要するため、水冷方式に
よるチラー（図示せず）が基板用加熱源２３の周辺に構
成されている。
【００６４】また、図９に示すように、回路基板１上に
実装された各半導体素子２と対向した位置に、半導体素
子２の形状と同等もしくは、小さい形状を有するＣ弾性
体２５を配置し、かつＣ弾性体２５に、高剛性を有する
金属シート材２１を接着剤などで固着させた一体構造体
を形成することも効果的である。この場合、金属シート
材２１に圧空を供給させると、その押圧力がＣ弾性体２
５を介して半導体素子２に伝達されるため、半導体素子
２の全面を均一に、かつ安定した荷重で加圧して加熱硬
化することができる。このように、圧空時の押圧に影響
されない程度の剛性を有する金属シート材２１に対し
て、Ｃ弾性体２５を半導体素子２と対向させた位置に設
けた簡単な構造体であっても、上述と同様の加圧加熱効
果を得ることができる。
【００６５】図１０は、回路基板から離れた位置に、押
圧力と温度を測定する評価エリアー２６を設けた例を示
す。評価エリアー２６は、図１１に示すような配置で設
けられている。評価エリアー２６内には、押圧力測定の
手段として、実際の半導体素子と同等の形状および厚み
を有するテストピース２７が配置されている。テストピ
ース２７の下側には、シート状のセンサーを横方向と縦
方向にマトリックス状に配列させたセンサーシート２８
が配置されている。その出力信号をコネクター２９を介
して読み取ることにより、実際の荷重を定量的に評価す
ることが可能となるため、生産管理が容易に行える。シ
ール３０はコネクター２９からのリークを防ぐシール材
である。押圧力測定の手段としては、図１２に示すよう
に、歪ゲージを内蔵させたロードセル３１を用いてもよ
い。ケーブル３２は、ロードセル３１からの出力ケーブ
ルである。
【００６６】温度測定の手段として、図１３および図１
４に示すように、実際の半導体素子を想定した擬似半導
体素子３３が評価エリアー２６内に配置されている。こ
の擬似半導体素子３３の裏面にはスペーサー３４が挿入
され、擬似半導体素子３１とスペーサー３４との間に形
成された空間に熱電対３５が挿入されている。熱電対３
５を内蔵させた状態で封止樹脂１５により固着させてい
るため、実際に封止樹脂１５を熱硬化させた状態により
近接した温度が測定できる。従って、温度設定条件の信
頼性を向上させることができる。さらに、熱電対３５か
らの出力信号は、コネクター２９を介して電気的にフィ
ッドバック制御を行うことができるため、安定した温度
制御を実現させることができる。
【００６７】
【発明の効果】本発明の半導体実装体の製造装置または
製造方法によれば、回路基板の両面上に搭載された複数
の半導体素子を実装する際、それら複数の半導体素子を
均一に加圧し半導体実装体を製造することができる。
【図面の簡単な説明】
【図１】 第１の実施の形態における半導体実装体の製
造装置および製造方法を示す断面図
【図２】 第１の実施の形態における半導体実装体の製
造装置に用いるシート材の供給法を示す断面図
【図３】 第１の実施の形態における半導体実装体の製
造装置に用いるシート材の他の供給法を示す断面図
【図４】 第２の実施の形態における半導体実装体の製
造装置および製造方法に用いる支持枠の斜視図
【図５】 図４の支持枠の詳細を示す断面図
【図６】 第２の実施の形態における半導体実装体の製
造装置および製造方法を示す断面図
【図７】 第３の実施の形態における半導体実装体の製
造装置および製造方法を示す断面図
【図８】 第５の実施の形態における半導体実装体の製
造装置および製造方法を示す断面図
【図９】 第５の実施の形態における半導体実装体の製
造装置および製造方法の他の例を示す断面図
【図１０】 第５の実施の形態における半導体実装体の
製造装置および製造方法において用いられるシート材の
押圧力と温度を測定する評価エリアーを示す断面図
【図１１】 第５の実施の形態における評価エリアーの
配置構成を示す平面図
【図１２】 第５の実施の形態における評価エリアーで
の押圧力測定方法を示す断面図
【図１３】 第５の実施の形態における評価エリアーで
の温度測定方法を示す断面図
【図１４】 第５の実施の形態における評価エリアーで
の温度測定に用いられる部材の構成を示す断面図
【図１５】 半導体素子を回路基板上にＳＢＢ方式によ
りフリップチップ実装した構造体の断面図
【図１６】 従来の半導体実装体の製造装置の一部を示
す断面図
【図１７】 従来の半導体実装体の製造装置を用いた場
合におけるシート材の影響を示す断面図
【符号の説明】
１ 回路基板 ２ 半導体素子 ３ シート材 ４ａ 上チャンバー ４ｂ 下チャンバー ５ａ Ａ熱源 ５ｂ Ｂ熱源 ６ａ Ａ加圧口 ６ｂ Ｂ加圧口 ７ａ Ａ構造体 ７ｂ Ｂ構造体 ８ 保持プレート ９ａ 上フランジ ９ｂ 下フランジ １０ パッキン １１ 断熱板 １２ 高さ規制ネジ １３ シャフト １４ 本体ベース台 １５ 封止樹脂 １６ 供給リール １７ 巻き取りリール １８ 搬送ローラー １９ａ Ａ支持枠 １９ｂ Ｂ支持枠 ２０ａ Ａ弾性体 ２０ｂ Ｂ弾性体 ２１ 金属シート材 ２２ プレート ２３ 基板用加熱源 ２４ 断熱材 ２５ Ｃ弾性体 ２６ 評価エリアー ２７ テストピース ２８ センサーシート ２９ コネクター ３０ シール ３１ ロードセル ３２ ケーブル ３３ 擬似半導体素子 ３４ スペーサー ３５ 熱電対 ３６ 電極パッド ３７ バンプ ３８ 導電性接着剤 ３９ 端子電極 ４０ ベース台 ４１ 断熱材

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 回路基板の表面と裏面に少なくとも１個
    の半導体素子が実装され、前記回路基板と前記半導体素
    子との隙間に封止樹脂が充填された後に、前記封止樹脂
    を加熱硬化する処理を行うための半導体実装体の製造装
    置であって、 形状がフレキシブルに変形するシートと、前記半導体素
    子の上面に前記シートを配置した状態で両者を保持する
    手段と、前記シートを基準にして前記半導体素子側とそ
    の外側とに気圧差を設けることにより、前記シートを介
    して前記半導体素子を加圧する手段と、前記封止樹脂を
    加熱硬化させる手段とを備え、前記シートは、前記回路
    基板の表面側および裏面側の双方に配置されていること
    を特徴とする半導体実装体の製造装置。
  2. 【請求項２】 前記回路基板の両面に搭載された前記半
    導体素子と対向した位置に前記半導体素子の形状より大
    きい開口部が形成されたＡ支持枠およびＢ支持枠と、前
    記回路基板に前記Ａ支持枠およびＢ支持枠をそれぞれ配
    置した状態で保持する手段とを備え、前記シートを介し
    て半導体素子裏面を加圧しながら加熱硬化するように構
    成されたことを特徴とする請求項１記載の半導体実装体
    の製造装置。
  3. 【請求項３】 前記Ａ支持枠およびＢ支持枠は、前記回
    路基板と一体構造を有する中間構造体を形成することを
    特徴とする請求項２記載の半導体実装体の製造装置。
  4. 【請求項４】 前記Ａ支持枠およびＢ支持枠の厚さは、
    前記半導体素子の厚みと同等もしくはそれ以上であるこ
    とを特徴とする請求項２または３記載の半導体実装体の
    製造装置。
  5. 【請求項５】 前記Ａ支持枠およびＢ支持枠の材質が、
    金属体もしくはガラスクロスの繊維材を介在させた樹脂
    であることを特徴とする請求項２〜４のいずれか１項に
    記載の半導体実装体の製造装置。
  6. 【請求項６】 前記回路基板もしくは前記中間構造体を
    摺動可能に保持する、凹形状の溝加工を施した保持プレ
    ートを備えたことを特徴とする請求項１〜５のいずれか
    １項に記載の半導体実装体の製造装置。
  7. 【請求項７】 前記回路基板の両面上に実装された、前
    記半導体素子と対向した位置に配置される、前記半導体
    素子の形状と同等もしくは小さい形状を有するＡ弾性体
    およびＢ弾性体と、前記Ａ弾性体およびＢ弾性体を固着
    させて一体構造体を形成するための金属性のシートとを
    備えたことを特徴とする請求項１〜６のいずれか１項に
    記載の半導体実装体の製造装置。
  8. 【請求項８】 前記回路基板の表面側と裏面側に配置さ
    れた前記シートを介して加圧する手段は、圧縮空気もし
    くは圧縮ガスであり、かつ前記シートに加わる圧力は等
    圧であることを特徴とする特許請求項１〜７のいずれか
    １項に記載の半導体実装体の製造装置。
  9. 【請求項９】 前記封止樹脂を加熱硬化する熱源とし
    て、カートリッジヒーター、セラミックヒーター、シー
    ズヒーター、赤外線、ハロゲンランプ、および高周波の
    少なくとも１種を備えたことを特徴とする請求項１〜８
    のいずれか１項に記載の半導体実装体の製造装置。
  10. 【請求項１０】 回路基板の表面と裏面に少なくとも１
    個の半導体素子が実装され、前記回路基板と前記半導体
    素子との隙間に封止樹脂が充填された後に、前記封止樹
    脂を加熱硬化する処理を行うための半導体実装体の製造
    方法であって、 前記回路基板の表面側と裏面側の双方に実装された前記
    半導体素子の上面にそれぞれフレキシブルに変形するシ
    ートを配置するシート配置工程と、配置された前記シー
    トを基準にして前記半導体素子側とその外側とに気圧差
    を設けることにより、前記シートを介して前記半導体素
    子を加圧しながら、前記封止樹脂を加熱硬化する加熱硬
    化工程とを備えたことを特徴とする半導体実装体の製造
    方法。
  11. 【請求項１１】 前記シート配置工程において、前記シ
    ートを配置する前に、前記回路基板の両面に、搭載され
    た前記半導体素子と対向した位置に前記半導体素子の形
    状より大きい開口部が形成されたＡ支持枠およびＢ支持
    枠をそれぞれ配置し、その後前記シートを前記半導体素
    子の上面に配置することを特徴とする請求項１０記載の
    半導体実装体の製造方法。
  12. 【請求項１２】 前記シート配置工程において、前記半
    導体素子と対向した位置に、前記半導体素子の形状と同
    等もしくは小さい形状を有するＡ弾性体およびＢ弾性体
    を配置し、かつ前記Ａ弾性体およびＢ弾性体を金属性の
    シートに固着させて一体構造体を形成した後、前記加熱
    硬化工程において、前記金属性のシートで加圧しなが
    ら、前記半導体素子の裏面を加圧加熱硬化することを特
    徴とする請求項１０または１１記載の半導体実装体の製
    造方法。
  13. 【請求項１３】 前記半導体素子の電極パッドにバンプ
    を形成する工程と、前記バンプに導電性接着剤を転写す
    る工程と、前記半導体素子を前記回路基板にフリップチ
    ップ実装する工程と、前記接着剤を乾燥する工程と、前
    記半導体素子と前記回路基板との隙間に封止樹脂を充填
    する工程とを少なくとも含み、それらの工程の後、前記
    シート配置工程、および前記加圧加熱硬化工程を行うこ
    とを特徴とする請求項１０〜１２のいずれか１項に記載
    の半導体実装体の製造方法。
  14. 【請求項１４】 前記回路基板の両面に半導体素子を実
    装する方式が、ＡＣＦ，ＡＣＰ，ＮＣＦ，またはＮＣＰ
    のいずれかの熱圧接接合工程を有することを特徴とする
    請求項１０〜１２のいずれか１項に記載の半導体実装体
    の製造方法。
  15. 【請求項１５】 回路基板上に複数個の半導体素子が実
    装され、前記回路基板と前記半導体素子との隙間に封止
    樹脂が充填された後に、前記封止樹脂を加熱硬化する処
    理を行うための半導体実装体の製造装置であって、 形状がフレキシブルに変形するシートと、前記回路基板
    からの高さが前記半導体素子より高い位置に、前記半導
    体素子の形状より大きい開口部が形成されたプレートを
    保持する手段と、前記半導体素子上に前記プレートを保
    持し、さらにその上面に前記シートを配置した状態で、
    前記シートを基準にして前記半導体素子側とその外側と
    に気圧差を設けることにより、前記シートを介して前記
    半導体素子を加圧する手段と、前記封止樹脂を加熱硬化
    させる手段とを備えたことを特徴とする半導体実装体の
    製造装置。
  16. 【請求項１６】 前記回路基板上に実装された、前記半
    導体素子と対向した位置に配置される、前記半導体素子
    の形状と同等もしくは小さい形状を有するＣ弾性体と、
    前記Ｃ弾性体を固着させて一体構造体を形成するための
    金属性のシートとを備えたことを特徴とする請求項１５
    記載の半導体実装体の製造装置。
  17. 【請求項１７】 前記回路基板から離れた位置に、前記
    シートを介した押圧力と温度とを測定する評価エリアー
    を備えたことを特徴とする請求項１５または１６記載の
    半導体実装体の製造装置。
  18. 【請求項１８】 前記押圧力を測定する手段として、前
    記評価エリアー内に前記半導体素子と同等の形状および
    厚みを有するテストピースが配置され、かつ前記テスト
    ピースの下側に、シート状のセンサーを横方向と縦方向
    にマトリックス状に配列させたセンサーシート、もしく
    は歪ゲージを内蔵したロードセルが設置されていること
    を特徴とする請求項１７記載の半導体実装体の製造装
    置。
  19. 【請求項１９】 前記温度を測定する手段として、前記
    半導体素子と同等の形状を有する擬似半導体素子を前記
    評価エリアー内に配置し、前記擬似半導体素子の裏面
    に、封止樹脂と熱電対を固着させたことを特徴とする請
    求項１７または１８記載の半導体実装体の製造装置。
  20. 【請求項２０】 回路基板上に複数個の半導体素子が実
    装され、前記回路基板と前記半導体素子との隙間に封止
    樹脂が充填された後に、前記封止樹脂を加熱硬化する処
    理を行うための半導体実装体の製造方法であって、 前記回路基板からの高さが前記半導体素子より高い位置
    に、前記半導体素子の形状より大きい開口部が形成され
    たプレートを保持した後、前記プレートの上面にフレキ
    シブルに変形するシートを配置するシート配置工程と、
    配置された前記シートを基準にして前記半導体素子側と
    その外側とに気圧差を設けることにより、前記シートを
    介して前記半導体素子を加圧しながら、前記封止樹脂を
    加熱硬化する加熱硬化工程とを備えたことを特徴とする
    半導体実装体の製造方法。
  21. 【請求項２１】 前記シート配置工程において、前記半
    導体素子と対向した位置に、前記半導体素子の形状と同
    等もしくは小さい形状を有するＡ弾性体およびＢ弾性体
    を配置し、かつ前記Ａ弾性体およびＢ弾性体を金属性の
    シートに固着させて一体構造体を形成した後、前記加熱
    硬化工程において、前記金属性のシートで加圧しなが
    ら、前記封止樹脂を加熱硬化させることを特徴とする請
    求項２０記載の半導体実装体の製造方法。
JP2001347463A 2001-11-13 2001-11-13 半導体実装体の製造装置および製造方法 Withdrawn JP2003152027A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001347463A JP2003152027A (ja) 2001-11-13 2001-11-13 半導体実装体の製造装置および製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001347463A JP2003152027A (ja) 2001-11-13 2001-11-13 半導体実装体の製造装置および製造方法

Publications (1)

Publication Number Publication Date
JP2003152027A true JP2003152027A (ja) 2003-05-23

Family

ID=19160461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001347463A Withdrawn JP2003152027A (ja) 2001-11-13 2001-11-13 半導体実装体の製造装置および製造方法

Country Status (1)

Country Link
JP (1) JP2003152027A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150006845A (ko) 2012-04-24 2015-01-19 본드테크 가부시키가이샤 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150006845A (ko) 2012-04-24 2015-01-19 본드테크 가부시키가이샤 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체
US9142532B2 (en) 2012-04-24 2015-09-22 Bondtech Co., Ltd. Chip-on-wafer bonding method and bonding device, and structure comprising chip and wafer

Similar Documents

Publication Publication Date Title
CN103378119A (zh) 电子组件、电子模块、其制造方法、安装构件和电子装置
TW200401381A (en) Bonding method and apparatus
US8035225B2 (en) Semiconductor chip assembly and fabrication method therefor
TW201802975A (zh) 安裝裝置及安裝方法
US6613180B2 (en) Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body
US20140332257A1 (en) Method of bonding flexible printed circuit board (fpcb), panel-fpcb assembly, and display device including the same
TW202032692A (zh) 用於半導體晶片之雷射接合裝置
JP3896017B2 (ja) 半導体実装体の製造方法、および半導体実装体の製造装置
JP3914431B2 (ja) 半導体装置の製造方法
KR101189290B1 (ko) 본딩방법 및 그 장치
KR100748558B1 (ko) 칩 사이즈 패키지 및 그 제조 방법
JPH0727924B2 (ja) 実装体の製造方法
JP2003152027A (ja) 半導体実装体の製造装置および製造方法
JP3300698B2 (ja) 半導体実装対象中間構造体及び半導体装置の製造方法
TW497187B (en) Inspection method for electric components and assembly apparatus for electric components
JP7453035B2 (ja) 圧着ヘッド、これを用いた実装装置および実装方法
US20180358320A1 (en) Electronic device, electronic device manufacturing method, and electronic apparatus
JP2003347359A (ja) ドライバｉｃ圧着装置および圧着方法
JP3872763B2 (ja) ボンディング方法
US11682650B2 (en) Heat assisted flip chip bonding apparatus
JP3267071B2 (ja) Ｔａｂ−セル圧着装置及び圧着方法
JP2001007488A (ja) 半導体装置の実装構造及びその実装方法
JPH0864927A (ja) 半導体チップの実装方法
TW558840B (en) Image sensor of tape carrier package and method for manufacturing the same
KR20100049381A (ko) 범프 형성 방법 및 장치

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050201