JPH0864927A - 半導体チップの実装方法 - Google Patents

半導体チップの実装方法

Info

Publication number
JPH0864927A
JPH0864927A JP20196994A JP20196994A JPH0864927A JP H0864927 A JPH0864927 A JP H0864927A JP 20196994 A JP20196994 A JP 20196994A JP 20196994 A JP20196994 A JP 20196994A JP H0864927 A JPH0864927 A JP H0864927A
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
mounting
bumps
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20196994A
Other languages
English (en)
Other versions
JP3608226B2 (ja
Inventor
Hidehiko Kira
秀彦 吉良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20196994A priority Critical patent/JP3608226B2/ja
Publication of JPH0864927A publication Critical patent/JPH0864927A/ja
Application granted granted Critical
Publication of JP3608226B2 publication Critical patent/JP3608226B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体チップの実装方法に関し、半導体チッ
プのフリップチップ実装において、半導体チップのバン
プと厚さが不均一な回路基板やパッド間の平面度の悪い
回路基板との接続に電気的な接続不良が生じないように
することを目的とする。 【構成】 回路基板１のパッド1aと半導体チップ２のバ
ンプ４とのボンディング接続に先立ち、回路基板の半導
体チップの実装領域に基板厚さの不均一さを補うダミー
パターン３を形成する工程を含むか、あるいは基板厚さ
の不均一さを補う高さの異なるバンプ4aを半導体チップ
に形成する工程を含むか、あるいはボンディング装置の
ボンディングステージ６に基板厚さの不均一さに倣った
載置面6aを形成する工程を含み構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体チップの実装方
法に関する。半導体チップのフリップチップ実装におい
て、実装面に形成したパッド間の高さがばらつき平面度
の悪い回路基板、とくに薄くて可撓性のある回路基板、
例えばフレキシブルプリント基板(Flexible printed ci
rcuit board,以下、ＦＰＣと略記する）では、半導体チ
ップを加熱、圧着して実装する際にバンプの接合不良が
生じる問題があり、その対策が要望されている。
【０００２】
【従来の技術】図４の要部側断面図に示すように、従来
の半導体チップの実装方法は、半導体チップ２の複数の
図示しない電極上にバンプ４をボンディング装置のキャ
ピラリ（図示略）によって一点一点ボンディングし、そ
の半導体チップ２を図示しないガラス基板に押しつけて
バンプ４の高さを均一にレベリングする。
【０００３】一方、回路基板１であるＦＰＣ11の実装面
には半導体チップ２の電極に対応するパッド1aをフォト
リソグラフィ技術により形成し、スクリーン印刷法によ
り熱硬化・絶縁性接着剤５を塗布する。
【０００４】そうして、ＦＰＣ11のパッド1aと半導体チ
ップ２のバンプ４とをボンディング装置のボンディング
ステージ６上に位置決めし、ボンディングヘッド７で半
導体チップ２を加圧、加熱することにより、パッド1aと
バンプ４とを電気的に接続するとともに熱硬化・絶縁性
接着剤５を硬化して半導体チップ２をＦＰＣ11に固着し
ている。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな上記方法によれば、ＦＰＣの厚さが均一でパッド間
の平面度が良好であれば、パッドとバンプとは確実に接
続されるが、図５の要部側断面図に示すように、厚さが
均一でないとか、実装面に形成したパッド1a間の高さが
ばらつき平面度の悪い回路基板１、中でもとくにＦＰＣ
11はポリイミドフィルム1bが内層パターン1cを挟んでプ
リプレグ接着剤1dで積層接着したものであるため、内層
パターン1cの配線状態でＦＰＣ11の厚さが不均一になり
易く、そのばらつきが50μｍを超えると実装時の加圧、
加熱による半導体チップ２側のバンプ４の変位量（縮み
量）ではそのばらつきを吸収できないため、バンプ４
が、低くなったパッド1aに接触せず電気的に接続不良
（図中、８は接続不良部）になるといった問題があっ
た。
【０００６】上記問題点に鑑み、本発明は半導体チップ
のフリップチップ実装において、半導体チップのバンプ
と厚さが不均一な回路基板やパッド間の平面度の悪い回
路基板との接続に電気的な接続不良が生じない半導体チ
ップの実装方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体チップの実装方法においては、回路
基板のパッドと半導体チップのバンプとのボンディング
工程に先立ち、基板厚さの不均一さを補うダミーパター
ンを形成する工程を含むか、あるいは基板厚さの不均一
さを補う高さの異なるバンプを付着し該バンプ間の高さ
を均一に形成する工程を含むか、あるいはボンディング
装置のボンディングステージに基板厚さの不均一さに倣
った載置面を形成する工程を含み構成する。
【０００８】
【作用】基板厚さの不均一さを補うダミーパターンを形
成した場合、回路基板の厚さをほぼ均一な厚さにできる
ため、回路基板のパッド間の平面度がよくなり、半導体
チップを実装した時の加圧、加熱によるバンプの変位量
（縮み量）で確実に電気的接続できる。
【０００９】また、基板厚さの不均一さを補う高さの異
なるバンプを形成した場合、半導体チップのバンプ間の
平面度がよくなるため、同様にパッドとバンプとを確実
に電気的接続できる。
【００１０】また、ボンディング装置のボンディングス
テージの載置面を回路基板厚さの不均一さに倣わせた場
合も、回路基板のパッド間の平面度がよくなるため、同
様にパッドとバンプとを確実に電気的接続できる。
【００１１】
【実施例】以下、図面に示した実施例に基づいて本発明
の要旨を可撓性を有する回路基板、とくにＦＰＣの場合
を例に詳細に説明する。なお、従来の図４と同じ構成部
品には同一符号を付している。
【００１２】本発明の半導体チップの実装方法における
第１の実施例は、図１の要部側断面図に示すように、回
路基板のパッドと半導体チップのバンプとのボンディン
グ工程に先立ち、半導体チップ２をフリップチップ実装
するＦＰＣ11は、半導体チップ２の実装領域の基板厚さ
が他の部分より薄くなる場合、予め薄くなった部分に内
層としてダミーパターン３を形成し、基板厚さの不均一
さを補い基板厚さを均一化しておく。
【００１３】それにより、ＦＰＣ11の厚さをほぼ均一に
できるため、ＦＰＣ11の実装面に形成したパッド1a間の
平面度がよくなり、半導体チップ２を実装した時の加
圧、加熱によるバンプ４の変位量（縮み量）内で確実に
電気的接続を行うことができる。
【００１４】つぎの第２の実施例は図２の要部側断面図
に示すように、ＦＰＣ11の厚さが不均一にできあがり、
厚さの薄い部分が半導体チップ２の実装領域にある場
合、基板厚さの不均一さを補うように高さの異なるバン
プ、即ちバンプ4a,4を複数段（図は２段重ねを示す）に
積み重ねて形成し、図示しないガラス基板に押しつける
ことですべてのバンプ4a,4間の高さを均一に揃える。
【００１５】それにより、半導体チップのバンプ間の平
面度がよくなるため、第１の実施例と同様にパッドとバ
ンプとを確実に電気的接続できる。つぎの第３の実施例
は図３の要部側断面図に示すように、ＦＰＣ11の厚さが
不均一にできあがり、その薄い部分が半導体チップ２の
実装領域にある場合、基板厚さの不均一さを補うように
ボンディング装置のボンディングステージ６にＦＰＣ11
の厚さの不均一さに倣った載置面6aを形成する。例え
ば、図示するように、基板厚さの薄い部分に対応しボン
ディングステージ６の載置面6aの高さを高くするかさ上
げ部6a-1を形成する。
【００１６】それにより、ボンディングステージの載置
面に載置したＦＰＣのパッド間の平面度がよくなるた
め、第１、第２の実施例と同様にパッドとバンプとを確
実に電気的接続できる。
【００１７】なお、上記各実施例はＦＰＣを例に説明し
たが、その他、薄くて可撓性のある回路基板にも応用で
きることは言うまでもない。
【００１８】
【発明の効果】以上、詳述したように本発明によれば、
ＦＰＣの厚さのばらつきを解消、または容認して厚さを
補うことにより、ＦＰＣのパッドと半導体チップのバン
プとを接続不良なく確実に電気的接続できるため、信頼
度の高い半導体装置を提供することができるといった産
業上極めて有用な効果を発揮する。
【図面の簡単な説明】
【図１】 本発明による第１の実施例の要部側断面図
【図２】 本発明による第２の実施例の要部側断面図
【図３】 本発明による第３の実施例の要部側断面図
【図４】 従来技術による要部側断面図
【図５】 図４のバンプの接続不良を示す要部側断面図
【符号の説明】
１ 回路基板 11 ＦＰＣ（フレキシブルプリント基板） ２ 半導体チップ ３ ダミーパターン ４,4a バンプ ６ ボンディングステージ 6a 載置面

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 回路基板のパッドと半導体チップのバン
    プとのボンディング工程に先立ち、基板厚さの不均一さ
    を補うダミーパターンを形成する工程を含むことを特徴
    とする半導体チップの実装方法。
  2. 【請求項２】 回路基板のパッドと半導体チップのバン
    プとのボンディング工程に先立ち、基板厚さの不均一さ
    を補う高さの異なるバンプを付着し該バンプ間の高さを
    均一に形成する工程を含むことを特徴とする半導体チッ
    プの実装方法。
  3. 【請求項３】 回路基板のパッドと半導体チップのバン
    プとのボンディング工程に先立ち、ボンディング装置の
    ボンディングステージに基板厚さの不均一さに倣った載
    置面を形成する工程を含むことを特徴とする半導体チッ
    プの実装方法。
JP20196994A 1994-08-26 1994-08-26 半導体チップの実装方法及び半導体装置 Expired - Fee Related JP3608226B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20196994A JP3608226B2 (ja) 1994-08-26 1994-08-26 半導体チップの実装方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20196994A JP3608226B2 (ja) 1994-08-26 1994-08-26 半導体チップの実装方法及び半導体装置

Publications (2)

Publication Number Publication Date
JPH0864927A true JPH0864927A (ja) 1996-03-08
JP3608226B2 JP3608226B2 (ja) 2005-01-05

Family

ID=16449771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20196994A Expired - Fee Related JP3608226B2 (ja) 1994-08-26 1994-08-26 半導体チップの実装方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP3608226B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0954020A2 (en) * 1998-04-21 1999-11-03 Matsushita Electric Industrial Co., Ltd. Flip chip bonding lands
JP2009054829A (ja) * 2007-08-28 2009-03-12 Murata Mfg Co Ltd 電子部品及びその製造方法
JP2020167316A (ja) * 2019-03-29 2020-10-08 大日本印刷株式会社 配線基板および素子付配線基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0954020A2 (en) * 1998-04-21 1999-11-03 Matsushita Electric Industrial Co., Ltd. Flip chip bonding lands
EP0954020A3 (en) * 1998-04-21 2000-12-27 Matsushita Electric Industrial Co., Ltd. Flip chip bonding lands
US6291775B1 (en) 1998-04-21 2001-09-18 Matsushita Electric Industrial Co., Ltd. Flip chip bonding land waving prevention pattern
JP2009054829A (ja) * 2007-08-28 2009-03-12 Murata Mfg Co Ltd 電子部品及びその製造方法
JP2020167316A (ja) * 2019-03-29 2020-10-08 大日本印刷株式会社 配線基板および素子付配線基板

Also Published As

Publication number Publication date
JP3608226B2 (ja) 2005-01-05

Similar Documents

Publication Publication Date Title
US6320691B1 (en) Electrode connection method
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
JPH1064955A (ja) 半導体素子の実装構造
JPH11307886A (ja) フリップチップ接合ランドうねり防止パターン
JP2000332055A (ja) フリップチップ実装構造及び実装方法
JP3871634B2 (ja) Ｃｏｆ半導体装置の製造方法
JPH1041694A (ja) 半導体素子の基板実装構造及びその実装方法
KR19990023646A (ko) 반도체칩의 실장구조 및 실장방법
JP4675178B2 (ja) 圧着方法
KR102221588B1 (ko) 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법
JPH0864927A (ja) 半導体チップの実装方法
JPH1022334A (ja) 半導体装置
JP2570468B2 (ja) Ｌｓｉモジュールの製造方法
JP2007281116A (ja) 半導体装置の製造方法
JP2001257437A (ja) 電子回路基板及びその製造方法
JPH10173007A (ja) ベアチップ搭載装置
JP2002341786A (ja) プリント配線基板、及びこれを用いる平面表示装置の製造方法
JP3235520B2 (ja) 半導体装置の製造方法
JP3104438B2 (ja) 部品実装装置
JPH11150155A (ja) 半導体装置の製造方法および当該方法に用いる回路基板保持具
JP3032111B2 (ja) 表示装置の実装構造
JP2001015557A (ja) 半導体装置およびその製造方法
JP2986466B2 (ja) 回路基板平坦化方法及び半導体装置の製造方法
JPH09223715A (ja) フリップチップまたはフリップチップキャリアの接続構造
JP2000174165A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040715

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041004

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071022

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101022

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101022

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111022

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111022

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121022

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees