KR19990023646A - 반도체칩의 실장구조 및 실장방법 - Google Patents

반도체칩의 실장구조 및 실장방법 Download PDF

Info

Publication number
KR19990023646A
KR19990023646A KR1019980033299A KR19980033299A KR19990023646A KR 19990023646 A KR19990023646 A KR 19990023646A KR 1019980033299 A KR1019980033299 A KR 1019980033299A KR 19980033299 A KR19980033299 A KR 19980033299A KR 19990023646 A KR19990023646 A KR 19990023646A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
bumps
bonding material
bump
Prior art date
Application number
KR1019980033299A
Other languages
English (en)
Inventor
신지 오우치
요시미 에가와
Original Assignee
사와무라 시코
오키 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사와무라 시코, 오키 덴키 고교 가부시키가이샤 filed Critical 사와무라 시코
Publication of KR19990023646A publication Critical patent/KR19990023646A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3013—Square or rectangular array
    • H01L2224/30131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명에는 반도체칩을 실장하기 위한 실장구조 및 실장방법에 개시되어 있다. 이 구조는 복수의 범프가 형성된 반도체칩과, 범프의 형성위치에 대응하도록 범프가 접합되는 동으로 이루어진 배선패턴이 형성된 기판과, 위치결정시에 반도체칩과 기판을 접합하는 양면에 접착층이 설치된 폴리이미드 테이프(8)를 구비하고 있다. 반도체칩과 기판 사이에 형성된 공간은 수지층에 의해 밀봉된다. 또한, 기판의 열팽창계수가 폴리이미드 테이프의 열팽창계수와 거의 같게 되도록 기판의 재료가 선택되어 있다. 상기 구조의 덕택으로, 범프와 회로패턴 사이의 접합력을 높여, 접촉불량이 발생할 가능성을 줄이고, 제조시의 온도변화에 의해 반도체칩의 표면에 크랙이 발생되는 것을 피할 수 있다.

Description

반도체칩의 실장구조 및 실장방법
본 발명은 LSI칩 등의 반도체칩을 회로기판에 실장하기 위한 실장구조 및 실장방법에 관한 것이다.
반도체칩을 회로기판에 실장하는 방법으로서, 표면에 복수의 돌기형의 전극(범프)이 형성된 반도체칩을, 범프의 대응 개소에 도통패턴이 형성된 내부기판에 페이스다운(facedown)으로 접속하는 방법이 사용하고 있다.
특개평 5-41404호 공보에는, 이러한 종류의 반도체칩의 실장방법이 개시되어 있다. 이 공보에 개시된 방법에서는, 반도체소자에 형성된 각 범프를 회로기판 상의 배선패턴에 합쳐서 접합할 때에, 반도체소자와 회로기판 사이에 열경화성 수지 시이트를 접착함으로써, 각 범프와 배선패턴과의 압압상태를 양호하게 유지하고 있다.
그러나, 상기의 공보에 개시된 실장방법에서는, 실장완료시에 반도체소자와 회로기판의 고정이 수지 시이트에 의한 접합력에만 의존하기 때문에, 특히 수지 시이트의 접촉면적이 작은 경우에는 접합력이 저하되어, 시간이 경과하면서 열화에 의해 범프와 회로패턴 사이의 접촉불량이 생길 가능성이 있다. 상기 공보에는, 수지 시이트 및 회로기판의 열팽창계수에 관해서 언급하고 있지 않지만, 수지 시이트와 회로기판의 열팽창계수가 서로 다른 경우에는, 가열/가압한 후에, 상온으로 복귀될 때에 반도체소자와 기판과의 열팽창계수의 차에 의해 발생하는 응력이 범프에 집중한다. 따라서, 반도체소자의 표면에 크랙(crack)이 발생할 가능성이 있다.
본 발명은 상술한 종래기술의 문제를 감안하여 이루어진 것으로, 본 발명의 제 1 목적은 범프와 회로패턴 사이의 접촉불량이 발생할 가능성을 낮게 할 수 있는 반도체칩의 실장구조 및 실장방법을 제공하는 데에 있다.
본 발명의 제 2 목적은 제조시의 온도변화에 의해 반도체칩의 표면에 크랙의 발생을 초래하는 일이 없는 반도체칩의 실장구조 및 실장방법을 제공하는 데에 있다. 본 출원에는 다양한 발명 중 전형적인 발명이 간략하게 나타나 있다. 그러나, 본 출원의 다양한 발명과 이들 발명의 특정 구조에 대해서는 아래의 설명으로부터 이해할 수 있을 것이다.
본 명세서는 본 발명과 관련된 과제를 지적하고, 명백히 주장하는 특허청구범위로 마무리를 짓지만, 본 발명의 목적, 특징 및 이점은 첨부도면에 의거하여 얻은 이하의 설명으로부터 이해할 수 있을 것이다.
도 1은 본 발명의 제 1 실시예에 따른 반도체칩의 실장구조의 단면도,
도 2는 도 1에 나타낸 반도체칩의 실장구조의 기판의 평면도,
도 3은 도 1에 나타낸 반도체칩의 실장구조를 구성하기 위한 실장방법을 나타내는 플로우챠트,
도 4는 도 3에 나타낸 실장방법을 나타내는 분해도,
도 5는 본 발명의 제 2 실시예에 따른, 반도체칩의 실장구조의 단면도,
도 6은 도 5에 나타낸 반도체칩의 실장구조의 기판의 평면도,
도 7은 도 5에 나타낸 실장구조를 구성하기 위한 실장방법을 나타내는 분해도,
도 8은 본 발명의 제 3 실시예에 따른, 반도체칩의 실장구조의 단면도,
도 9는 도 8에 나타낸 실장구조의 기판의 평면도,
도 10은 폴리이미드 테이프를 사용한 제 1 실시예의 실장구조와, 폴리이미드 테이프를 사용하지 않은 비교예의 실장구조가 가압/가열된 후에 냉각될 때에 범프에 생긴 전단응력을 시뮬레이션한 결과를 나타내는 그래프.
도면의 주요부분에 대한 부호의 설명
1 : 반도체칩 2 : 기판
3 : 범프 4 : 땜납볼
5 : 배선패턴 6 : 절연층
7 : 수지층 8 : 폴리이미드 테이프
10 : 급속경화수지
이하, 본 발명의 바람직한 실시예에 관해서 첨부도면을 참조하면서 상세히 설명한다.
도 1은 본 발명의 제 1 실시예에 따른, 반도체칩의 실장구조를 나타내는 단면도이다. 제 1 실시예에 따른 구조는 도면에 나타낸 바와 같이, 하면으로 되는 회로형성면에 복수의 범프(3)가 형성된 반도체칩(1)과, 범프(3)의 형성위치에 대응하도록 범프(3)가 접합되는 동으로 만들어진 배선패턴(5)이 형성된 기판(2)과, 양면에 접착층(9)이 설치된 폴리이미드 테이프(8)를 구비하고 있다. 반도체칩(l)과 기판(2)과의 사이의 공간은 수지층(7)으로 밀봉되어 있다.
기판(2)에는, 배선패턴(5)이 설치된 위치에 기판(2)을 관통하는 스루홀(2a)이 형성된다. 도면에 도시한 바와 같이, 기판(2)의 하측에 대응하는 이면측에는, 스루홀(2a)을 통해 배선패턴(5)에 전기적으로 접속되도록, 전극으로서 땜납볼(4)이 형성되어 있다. 또한, 반도체칩(1)이 접합측에 위치된 기판(2)의 표면에는, 범프(3)에 접합되지 않은 배선패턴(5)을 덮는 절연막(6)이 형성되어 있다. 제 1 실시예에서는, 기판(2)의 열팽창계수가 폴리이미드 테이프(8)의 열팽창계수와 거의 같도록 기판(2)의 재료가 선택되어 있다.
제 1 실시예에서는, 도 2a, 도 2b에 나타낸 바와 같이, 범프(3)에 대응하는 배선패턴(5)이 기판(2)의 주변부에 설치되어 있고, 접합재인 폴리이미드 테이프(8)는 거의 범프(3)와 동일한 두께를 갖는 기판(2)의 중앙부에 부착되어 있다. 폴리이미드 테이프(8)는 도 2a에 나타낸 바와 같이, 하나의 연속한 영역에 부착되어도 된다.
선택적으로, 도 2b에 도시된 바와 같이, 본 실시예에서의 폴리이미드 테이프(8)는 복수개소, 즉 4개소로 분리되어 배치되어 있어도 된다.
제 1 실시예에 따른 구조의 실장방법은 도 3의 플로우챠트에 나타낸 바와 같이, 접합재 배치단계 S1, 위치결정단계 S2, 가압/가열단계 S3, 수지층 밀봉단계 S4의 4단계로 이루어진다. 각 단계에 관하여 도 4의 분해도를 참조하여 설명한다. 실장전의 단계로서, 도 4에 나타낸 바와 같이, 범프(3)가 형성된 반도체칩(1), 양면에 접착층(9)이 형성된 폴리이미드 테이프(8), 및 스루홀(2a) 상에 배선패턴(5)이 형성된 기판(2)이 준비된다. 기판(2)에 설치된 배선패턴(5) 중 사용되지 않은 패턴은 절연층(6)으로 덮어져 있다.
접합재 배치단계 S1에서는, 도 4에서의 화살표 A로 표시된 바와 같이 양면에 접착층(9)이 형성된 폴리이미드 테이프(8)를 기판(2)의 중앙에서 절연층(6) 상에 배치한다. 위치결정단계 S2에서는, 범프(3)와 배선패턴(5)이 정렬되도록 반도체칩(1)과 기판(2)이 위치결정된다. 또, 도 4에서의 화살표 B로 표시된 바와 같이 반도체칩(1)을 폴리이미드 테이프(8)를 통해 기판(2)에 고정한다.
가압/가열단계 S3에서는, 기판(2)에 고정된 반도체칩(1)과 기판(2)을 가압하면서, 300℃로 가열하여, 범프(3)와 배선패턴(5)을 접합한다. 수지층 밀봉단계 S4에서는, 범프(3)와 배선패턴(5)을 접합한 후에, 상온으로 복귀하나서 반도체칩(l)과 기판(2) 사이의 공간을 수지층(7)으로 밀봉한다.
제 1 실시예의 구조 및 방법에 의하면, 반도체칩(1)과 기판(2)이 범프(3)와 배선패턴(5)과의 접합력, 폴리이미드 테이프(8)에 의한 접합력, 및 밀봉 수지층(7)에 의한 접합력의 3개의 접합력에 의해 서로 단단히 접합되기 때문에, 폴리이미드 테이프(8)의 접합면적이 작은 경우에도, 강한 접합력을 얻을 수 있어, 시간이 경과하면서 열화에 의해 접촉불량이 생길 가능성을 줄일 수 있다.
또한, 폴리이미드 테이프(8)가 범프(3)와 거의 동일한 두께로 설치되기 때문에, 가압/가열단계에서의 압력이 범프부분뿐만 아니라 접착 테이프(8)가 접착된 부분에도 분산되어, 반도체칩(1)의 범프형성부분에 크랙이 발생하는 것을 피할 수 있다.
또, 제 1 실시예에서는, 기판(2)의 열팽창계수가 폴리이미드 테이프(8)의 열팽창계수와 거의 같게 설정되어 있기 때문에, 폴리이미드 테이프(8)가 기판(2)과 같은 정도로 수축되고, 반도체칩(1)과 기판(2)과의 열팽창계수의 차에 의해 발생하는 응력을 범프(3)뿐만 아니라 폴리이미드 테이프의 부분에도 분산할 수 있다. 반도체칩(1)의 열팽창계수는 기판(2)의 열팽창계수보다 작다. 반도체기판(1)과 기판(2)을 가열한 후의 냉각시에는, 기판(2)측이 보다 크게 수축된다. 여기서, 폴리이미드 테이프(8)가 기판(2)과 같은 정도로 수축되면, 반도체칩(1)은 범프(3)뿐만 아니라 폴리이미드 테이프(8)가 부착된 부분에서도 수축에 의한 응력을 받는다. 따라서, 반도체칩(1)의 국부 상의 응력의 집중과, 반도체칩(l)에서의 크랙의 발생을 피할 수 있다. 이와 반대로, 폴리이미드 테이프(8)의 열팽창계수가 반도체칩(1)의 열팽창계수에 접근한 경우에는, 폴리이미드 테이프는 반도체칩과 같은 정도로 수축된다. 따라서, 양쪽에는 응력이 생기지 않고, 반도체칩(1)과 기판(2) 사이에 발생하는 응력이 범프의 부분에 집중하게 된다. 이것이 크랙발생의 원인으로 된다.
도 5는 본 발명의 제 2 실시예에 따른, 반도체칩의 실장구조를 나타내는 단면도이다. 제 2 실시예에서는, 접합재로서 수지층(7)을 형성하는 수지보다 빠른 경화성의 급속경화수지(quick-curing resin)(10)를 사용하고 있다. 급속경화수지(10)는 범프(3)와 거의 동일한 두께를 갖는다. 제 2 실시예의 다른 구성은 도 1에 나타낸 제 1 실시예와 동일이다. 제 2 실시예에서도, 도 6에 나타낸 바와 같이, 범프(3)에 대응하는 배선패턴(5)이 기판(2)의 주변부에 설치되고, 접합재인 급속경화수지(10)는 기판(2)의 중앙부에 도포된다.
제 2 실시예에 따른 구조의 실장 전의 단계에서, 도 7에 도시한 바와 같이, 범프(3)가 형성된 반도체칩(l), 스루홀(2a) 상에 배선패턴(5)이 형성된 기판(2)이 준비된다. 기판(2)에 설치된 배선패턴(5) 중 사용되지 않은 패턴은 절연층(6)으로 덮어져 있다. 제 2 실시예에 따른 구조의 실장방법은 도 3에 도시된 제 1 실시예에 따른 방법과 거의 동일하다. 그러나, 접합재 배치단계 S1에서는, 도 7에서의 화살표 A로 표시된 바와 같이, 급속경화수지 공급구(노즐)(11)로부터 기판(2)의 중앙에 급속경화수지(10)가 공급(도포)된다. 위치결정단계 S2에서는, 범프(3)와 배선패턴(5)이 정렬되도록 반도체칩(l)과 기판(2)이 위치결정된다. 그 후, 도 7에서의 화살표 B로 표시된 바와 같이 반도체칩(1)을 기판(2)에 고정한다. 급속경화수지(10)는 접합시에는 유동성을 갖기 때문에, 공급시에는 도 7에 도시한 바와 같이 급속경화수지(10)의 두께가 불균일하더라도, 접합시에는 도 5에 도시한 바와 같이 반도체칩(l)과 기판(2) 사이에 삽입됨으로써 균일의 두께로 연장된다. 가압/가열단계 S3 후의 냉각은 급속경화수지(10)가 경화된 후에 행해진다.
제 2 실시예에 따른 구조에서는, 반도체칩(1)과 기판(2)이 범프(3)와 배선패턴(5)과의 접합력, 급속경화수지(10)에 의한 접합력, 밀봉수지층(7)에 의한 접합력의 3개의 접합력에 의해 서로 단단히 접합된다. 또한, 접합재인 급속경화수지(10)와 기판(2)과의 열팽창계수를 거의 동일하게 설정할 때에, 제 1 실시예와 같이 가열/가열단계 후의 냉각시에 작용하는 응력이 분산된다. 반도체칩(1)에서의 크랙의 발생을 피할 수 있다.
도 8은 본 발명의 제 3 실시예에 따른, 반도체칩의 실장구조를 나타내는 단면도이다. 제 3 실시예에서는, 접합재로서 범프(3)와 거의 동일한 두께를 갖는 폴리이미드 테이프(8)를 사용하고 있다. 제 3 실시예에서는, 도 9a, 도 9b에 도시한 바와 같이, 범프(3)에 대응하는 기판(2) 상의 배선패턴(5)이 기판(2)의 중앙부에 2열로 배치되어 있다. 또한, 접합재로서 사용된 폴리이미드 테이프(8)는 그 배선패턴 주변에 배치되어 있다. 폴리이미드 테이프(8)는 도 9a에 나타낸 바와 같이 배선패턴(5)의 양측에 2개의 영역으로서 부착되어 있어도 된다. 양자 택일로, 도 9b에 도시한 바와 같이, 폴리이미드 테이프(8)는 4개소로 분리되어 그것의 양쪽에 배치되어 있다.
제 3 실시예에 따른 구조의 실장방법은 접합재 배치단계 S1에서의 폴리이미드 테이프(8)의 배치위치를 제외하고, 도 3에 나타낸 제 1 실시예와 공통이다. 제 3 실시예에 따른 구조에서는, 제 1 실시예와 같이 반도체칩(1)과 기판(2)이 범프(3)와 배선패턴(5)과의 접합력, 폴리이미드 테이프(8)에 의한 접합력, 및 밀봉수지층(7)에 의한 접합력의 3개의 접합력에 의해 서로 단단히 접합된다. 또한, 폴리이미드 테이프(8)가 범프(3)와 거의 동일한 두께로 설치되기 때문에, 가압/가열 단계에서의 압력이 범프부분뿐만 아니라 테이프(8)가 접착된 부분에도 분산되어, 반도체칩(1)의 범프형성부분에 크랙이 발생하는 것을 피할 수 있다. 또, 접합재로서 사용된 폴리이미드 테이프(8)와 기판(2)과의 열팽창계수를 거의 동일하게 설정한 경우에, 제 1 실시예와 같이 가열/가열단계 후의 냉각시에 작용하는 응력이 분산되어, 반도체칩(1)에서의 크랙의 발생을 피할 수 있다.
또, 제 3 실시예와 같이 중앙부에 범프(3)와 배선패턴(5)이 배치되어 있는 구조는 범프(3)와 배선패턴(5)이 기판(2)의 주변부에 형성되는 제 1 및 제 2 실시예의 구조와 비교하여, 수지밀봉 전의 단계에서 반도체칩(1)과 기판(2)을 서로 기울이는 힘이 작용한 경우에, 범프(3)와 배선패턴(5)의 접합이 단선할 가능성이 증가한다. 그러나, 제 3 실시예와 같이 접합재로서 폴리이미드 테이프(8)를 설치하는 것에 의해, 구조가 보강된다. 따라서, 상술한 기울기 힘이 작용하는 경우에도, 범프(3)와 배선패턴(5)과의 접합을 유지할 수 있다.
다음에, 제 1 실시예에 따른 폴리이미드 테이프(8)를 사용한 실장구조와, 폴리이미드 테이프를 사용하지 않은 비교예의 실장구조가 가압/가열단계 후에 냉각될 때에 범프(3)에 의한 전단응력을 시뮬레이션한 결과에 대해서 설명한다. 시뮬레이션은 기판(2)으로서 아래의 표1에 나타낸 바와 같이 재료정수 E, α가 서로 다른 4종류의 재료 a, b, c, d를 사용하여 행해졌다. 재료정수의 E가 325℃에서 25℃로 냉각되었을 때의 재료 내의 응력을 나타낸다. 재료정수의 α는 열팽창계수를 나타낸다.
반도체칩(1)의 주재료는 실리콘이며, 재료정수는 E, α는 13270 kg/mm2 ,2. 3×10-6/℃이다(즉, E = 13270 kg/mm2 ,, α = 2. 3×10-6/℃). 또한, 폴리이미드 테이프의 재료계수는 기판재료 a와 동일하다.
전단응력의 시뮬레이션의 결과는 도 10a, 도 10b의 그래프에 표시된다. 도 10a는 테이프가 없는 비교예를 나타내고, 도 10b는 테이프를 사용한 제 1 실시예의 값을 나타낸다. 각 그래프의 종축은 범프부에 발생하는 전단응력 τ(단위 : τ×10-5kg/mm2)을 나타내고, 그것의 횡축은 기판(2)의 열팽창계수α(단위 : α×10-6/℃)를 나타낸다. 그래프에 따르면, 표 1에 나타낸 내부응력 E를 갖는 재료의 열팽창계수α를 변화시켰을 때 얻은 전단응력이 선 그래프로 표시되어 있다. 또, 각 기판재료의 실제의 열팽창계수가 그래프 상에서는 ○으로 표시되어 있다. 내부응력 E와 열팽창계수α는 온도변화를 일정하게 유지하면 재료에서의 고유값이다. 그러나, 본 실시예에 있어서, 열팽창계수α가 실제의 기판재료 a∼d와는 다른 재료라고 가정하고, 가정된 재료에 관해서 전단응력을 결정하고 있다. 실제의 열팽창계수의 값에서의 범프부에서의 전단응력은 표 2에 나타낸 것같이 표시되어 있다.
표 2에 나타낸 바와 같이, 폴리이미드 테이프(8)를 사용한 제 1 실시예에 있어서의 범프부의 전단응력은 어느 쪽의 기판재료를 사용한 경우에도 테이프를 사용하지 않은 비교예의 값보다 작게 되고, 범프부에 인가된 응력은 폴리이미드 테이프(8)가 설정된 부분에도 분산되어 있다는 것을 이해할 수 있다. 특히, 기판재료로서 테이프와 같은 폴리이미드를 사용한 경우에는, 다른 기판재료를 사용하는 것보다 전단응력을 작게 누를 수 있다.
상술한 바와 같이, 반도체칩의 실장구조에 의하면, 반도체칩과 기판이 범프와 배선패턴과의 접합력, 접합재에 의한 접합력, 밀봉수지층에 의한 접합력의 3개의 접합력에 의해 서로 단단히 접합되기 때문에, 접합재의 접합면적이 작은 경우에도, 강한 접합력을 얻을 수 있다. 따라서, 시간이 경과하면서 열화에 의해 접촉불량이 생길 가능성을 낮출 수 수 있다.
또한, 반도체칩의 실장구조에 의하면, 기판의 열팽창계수가 접합재의 열팽창계수와 거의 같게 설정되어 있기 때문에, 반도체칩과 기판을 가열한 후에 냉각할 때에 반도체칩과 기판과의 열팽창계수의 차에 의해 발생하는 응력이 범프뿐만 아니라 접합재의 부분에도 분산된다. 따라서, 반도체칩의 국부에의 응력의 집중을 피하여, 반도체칩에서의 크랙의 발생을 피할 수 있다.
본 발명에 대해서는 예시한 실시예를 참조하여 설명했지만, 이 설명은 제한적인 의미로 해석되지 않는다. 예시한 실시예의 다양한 변형뿐만 아니라 본 발명의 그 외의 실시예는 이 설명을 참조하는 본 발명의 기술분야에 속하는 당업자에게서 더 분명해질 것이다. 따라서, 첨부된 특허청구범위는 본 발명의 참된 범위 내에 속하는 어떠한 변형 또는 실시예도 포괄할 것이다.

Claims (11)

  1. 회로형성면 상에 복수의 범프가 형성된 반도체칩과,
    상기 범프의 형성위치에 대응하도록 상기 범프가 접합되는 배선패턴이 그 위에 형성된 기판과,
    상기 범프의 형성위치를 제외하는 위치에서 상기 반도체칩과 상기 기판 사이의 일부에 배치되어 위치결정시에 양자를 서로 접합하는 접합재와,
    상기 반도체칩과 상기 기판을 서로 접합한 후에 상기 반도체칩과 상기 기판 사이에 형성된 공간을 밀봉하는 수지층을 구비한 것을 특징으로 하는 반도체칩의 실장구조.
  2. 제 1 항에 있어서,
    상기 접합재는 상기 범프와 거의 동일한 두께를 갖고, 양면에 접착층이 형성된 폴리이미드 테이프인 것을 특징으로 하는 반도체칩의 실장구조.
  3. 제 1 항에 있어서,
    상기 접합재는 상기 수지층을 형성하는 수지보다 빠른 경화성의 수지인 것을 특징으로 하는 반도체칩의 실장구조.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 범프는 상기 반도체칩의 주변부에 설치되고, 상기 접합재는 상기 반도체칩의 중앙부에서 상기 반도체칩과 상기 기판을 서로 접합하는 것을 특징으로 하는 반도체칩의 실장구조.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 범프는 상기 반도체칩의 중앙부에 설치되고, 상기 접합재는 상기 반도체칩의 주변부에서 상기 반도체칩과 상기 기판을 접합하는 것을 특징으로 하는 반도체칩의 실장구조.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 접합재의 열팽창계수는 상기 기판의 열팽창계수와 거의 동일한 것을 특징으로 하는 반도체칩의 실장구조.
  7. 회로형성면 상에 복수의 범프가 형성된 반도체칩과,
    상기 범프의 형성위치에 대응하도록 배선패턴이 형성된 기판과,
    상기 범프의 형성위치를 제외하는 위치에서 상기 반도체칩과 상기 기판 사이에 형성된 부분에 각각 배치되어 위치결정시에 양자를 서로 접합하고, 상기 기판과 거의 동일한 열팽창계수를 갖는 접합재를 구비한 것을 특징으로 하는 반도체칩의 실장구조.
  8. 제 7 항에 있어서,
    상기 반도체칩과 상기 기판을 서로 접합한 후에 상기 반도체칩과 상기 기판 사이에 형성된 공간을 밀봉하는 수지층을 더 갖는 것을 특징으로 하는 반도체칩의 실장구조.
  9. 회로형성면 상에 복수의 범프가 형성된 반도체칩을, 상기 범프의 형성위치에 대응하도록 상기 범프가 접합되는 배선패턴이 형성된 기판에 실장하는 반도체칩의 실장방법에 있어서,
    상기 반도체칩과 상기 기판과 중 어느 한편의, 상기 범프의 형성위치를 제외하는 위치에, 상기 반도체칩과 상기 기판을 서로 접합하는 접합재를 배치하는 단계와,
    상기 범프가 상기 배선패턴과 위치적으로 일치되도록 상기 반도체칩과 상기 기판을 위치결정하여 상기 접합재로 그 2개를 고정하는 단계와,
    상기 고정된 상기 반도체칩과 상기 기판을 가압, 가열하는 단계와,
    상기 가압, 가열처리된 상기 반도체칩과 상기 기판에 사이에 형성된 공간을 수지로 밀봉하는 단계를 구비하고, 상기 단계는 순차로 실행되는 것을 특징으로 하는 반도체칩의 실장방법.
  10. 제 9 항에 있어서,
    상기 접합재 배치단계에서는, 상기 범프와 거의 동일한 두께를 갖고, 양면에 접착층이 형성된 폴리이미드 테이프가 상기 기판 상에 접착되는 것을 특징으로 하는 반도체칩의 실장방법.
  11. 제 9 항에 있어서,
    상기 접합재 배치단계에서는, 상기 수지층을 형성하는 수지보다 빠른 경화성의 수지가 도포되는 것을 특징으로 하는 반도체칩의 실장방법.
KR1019980033299A 1997-08-20 1998-08-17 반도체칩의 실장구조 및 실장방법 KR19990023646A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22412097A JP3881751B2 (ja) 1997-08-20 1997-08-20 半導体チップの実装構造および実装方法
JP224120 1997-08-20

Publications (1)

Publication Number Publication Date
KR19990023646A true KR19990023646A (ko) 1999-03-25

Family

ID=16808861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980033299A KR19990023646A (ko) 1997-08-20 1998-08-17 반도체칩의 실장구조 및 실장방법

Country Status (4)

Country Link
US (1) US6130480A (ko)
EP (1) EP0898305A3 (ko)
JP (1) JP3881751B2 (ko)
KR (1) KR19990023646A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6631491B1 (en) 1997-11-10 2003-10-07 Ntt Mobile Communications Network, Inc. Interleaving method, interleaving apparatus, and recording medium in which interleave pattern generating program is recorded
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
EP1018760A1 (de) * 1999-01-07 2000-07-12 Alphasem AG Verfahren und Vorrichtung zum Verkapseln eines elektronischen Bauteils, insbesondere eines Halbleiterchips
JP3437107B2 (ja) * 1999-01-27 2003-08-18 シャープ株式会社 樹脂封止型半導体装置
DE19905055A1 (de) * 1999-02-08 2000-08-17 Siemens Ag Halbleiterbauelement mit einem Chipträger mit Öffnungen zur Kontaktierung
US6326701B1 (en) * 1999-02-24 2001-12-04 Sanyo Electric Co., Ltd. Chip size package and manufacturing method thereof
JP3784597B2 (ja) * 1999-12-27 2006-06-14 沖電気工業株式会社 封止樹脂及び樹脂封止型半導体装置
US7054161B1 (en) * 2000-04-19 2006-05-30 James Stephen L Slotted adhesive for die-attach in BOC and LOC packages
US7041533B1 (en) * 2000-06-08 2006-05-09 Micron Technology, Inc. Stereolithographic method for fabricating stabilizers for semiconductor devices
JP3613167B2 (ja) * 2000-10-12 2005-01-26 株式会社村田製作所 パッド電極の接続状態の検査方法
CN1327516C (zh) * 2001-05-30 2007-07-18 株式会社萌利克 半导体器件
JP2007521656A (ja) * 2003-06-25 2007-08-02 アドバンスド インターコネクト テクノロジーズ リミテッド 半導体パッケージのためのリード・フレーム・ルーティングされたチップ・パッド
JP5418367B2 (ja) * 2010-03-30 2014-02-19 富士通株式会社 プリント配線板ユニットおよび電子機器
CN109256352B (zh) * 2018-10-15 2021-10-08 深圳成为控股有限公司 芯片热熔、焊接封装机

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62296431A (ja) * 1986-06-17 1987-12-23 Alps Electric Co Ltd フリツプチツプの接続方法
JPH0437044A (ja) * 1990-05-31 1992-02-07 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
US5379191A (en) * 1991-02-26 1995-01-03 Microelectronics And Computer Technology Corporation Compact adapter package providing peripheral to area translation for an integrated circuit chip
KR0152901B1 (ko) * 1993-06-23 1998-10-01 문정환 플라스틱 반도체 패키지 및 그 제조방법
JP2616565B2 (ja) 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
JP3243988B2 (ja) * 1995-12-27 2002-01-07 松下電器産業株式会社 半導体装置の製造方法
JPH09260538A (ja) * 1996-03-27 1997-10-03 Miyazaki Oki Electric Co Ltd 樹脂封止型半導体装置及び製造方法とその実装構造

Also Published As

Publication number Publication date
US6130480A (en) 2000-10-10
EP0898305A3 (en) 1999-08-25
JP3881751B2 (ja) 2007-02-14
EP0898305A2 (en) 1999-02-24
JPH1167834A (ja) 1999-03-09

Similar Documents

Publication Publication Date Title
US5525545A (en) Semiconductor chip assemblies and components with pressure contact
US6046910A (en) Microelectronic assembly having slidable contacts and method for manufacturing the assembly
JP2825083B2 (ja) 半導体素子の実装構造
JP3376203B2 (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
US6232652B1 (en) Semiconductor device having a packaged semiconductor element and permanent vent and manufacturing method thereof
JP3490987B2 (ja) 半導体パッケージおよびその製造方法
KR19990023646A (ko) 반도체칩의 실장구조 및 실장방법
KR100363361B1 (ko) 기판과 반도체칩의 접속구조 및 그 제조방법
US6058021A (en) Structure of mounting a semiconductor element onto a substrate
US6184586B1 (en) Semiconductor device including a ball grid array
JP3269390B2 (ja) 半導体装置
KR100198682B1 (ko) 반도체 디바이스 제조방법
JP2570468B2 (ja) Ｌｓｉモジュールの製造方法
KR100412157B1 (ko) 반도체장치 및 그 제조방법
KR100379823B1 (ko) 반도체집적회로장치의제조방법
KR20080002501A (ko) 플립 칩 타입 반도체 패키지
JPH1174417A (ja) 半導体装置
JP3565204B2 (ja) 電子装置
US20040075990A1 (en) Packaging integrated circuits with adhesive posts
JP2004247621A (ja) 半導体装置およびその製造方法
JP2705658B2 (ja) 電子デバイス組立体およびその製造方法
KR20050045628A (ko) 언더필-리스 플립 칩 타입 반도체 패키지
JPH0864927A (ja) 半導体チップの実装方法
JPH1140607A (ja) 半導体装置の製造方法と封止部材の製造方法
JPH02280349A (ja) バンプの形成方法およびバンプの接続方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021230

Effective date: 20050331