WO2023144972A1 - 基板処理装置、及び基板処理方法 - Google Patents

基板処理装置、及び基板処理方法 Download PDF

Info

Publication number
WO2023144972A1
WO2023144972A1 PCT/JP2022/003162 JP2022003162W WO2023144972A1 WO 2023144972 A1 WO2023144972 A1 WO 2023144972A1 JP 2022003162 W JP2022003162 W JP 2022003162W WO 2023144972 A1 WO2023144972 A1 WO 2023144972A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
substrate
bonding
section
chips
Prior art date
Application number
PCT/JP2022/003162
Other languages
English (en)
French (fr)
Inventor
晋 早川
淳一 北野
賢治 関口
周平 米澤
良弘 近藤
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to PCT/JP2022/003162 priority Critical patent/WO2023144972A1/ja
Publication of WO2023144972A1 publication Critical patent/WO2023144972A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation

Definitions

  • the present disclosure relates to a substrate processing apparatus and a substrate processing method.
  • the chip mounting system described in Patent Document 1 includes a chip supply device, a bonding device, a surface treatment device, a loading/unloading section, and a transport section (paragraph [0225] of Patent Document 1).
  • the chip supply device holds a plurality of chips and individually supplies the chips to be joined.
  • the bonding device attaches the chips supplied from the chip supply device onto the substrate.
  • the surface treatment apparatus performs surface activation treatment and hydrophilization treatment on the bonding surfaces of the plurality of chips and the substrate.
  • the loading/unloading section loads a chip and a substrate to be bonded from the outside of the chip mounting system into the inside thereof, and carries out the substrate on which the chip is attached (the structure including the chip and the substrate) to the outside.
  • the transport unit transports a plurality of chips, substrates, and a structure including chips and substrates between the loading/unloading unit, the chip supply device, the bonding device, and the surface treatment device.
  • a dicing process is performed to generate a plurality of chips (paragraph [0248] of Patent Document 1).
  • a plurality of diced chips are placed on a dicing tape (paragraph [0250] of Patent Document 1).
  • One aspect of the present disclosure provides a technique for improving the quality of substrates with chips.
  • a substrate processing apparatus includes an inspection unit and a chip peeling unit.
  • the inspection unit inspects whether the bonding state of each of the plurality of chips bonded to different bonding regions on the main surface of the substrate is good or bad.
  • the chip peeling section peels off the chip, which was found to be in a defective bonding state in the inspection by the inspection section, from the substrate.
  • FIG. 1 is a plan view showing a substrate processing apparatus according to one embodiment.
  • 2A is a cross-sectional view showing an example of a substrate
  • FIG. 2B is a cross-sectional view showing an example of a chip
  • FIG. 2C is a cross-sectional view showing an example of chip pick-up
  • FIG. 2D is a cross-sectional view showing an example of a substrate with a chip.
  • FIG. 3 is a flowchart illustrating a substrate processing method according to one embodiment.
  • 4A is a plan view showing an example of the motion of the first frame transfer arm
  • FIG. 4B is a plan view showing an example of the motion of the first frame transfer arm following FIG. 4A. be.
  • FIG. 4A is a plan view showing an example of the motion of the first frame transfer arm following FIG. 4A. be.
  • FIG. 5 is a cross-sectional view showing an example of the tip cleaning section.
  • FIG. 6 is a cross-sectional view showing an example of an expanded portion.
  • FIG. 7 is a cross-sectional view showing an example of a second processing station.
  • FIG. 8 is a cross-sectional view showing an example of lamination of dummy chips.
  • FIG. 9 is a cross-sectional view showing an example of an inspection unit.
  • FIG. 10 is a cross-sectional view showing an example of the chip peeling portion.
  • FIG. 11A is a cross-sectional view showing an example of a blade
  • FIG. 11B is a cross-sectional view showing an example of a heater and a cooler.
  • FIG. 12(A) is a cross-sectional view showing an example of a seal and a nozzle
  • FIG. 12(B) is a cross-sectional view showing an example of a push-up pin
  • FIG. 13 is a cross-sectional view showing an example of a rework portion.
  • FIG. 14 is a plan view showing a substrate processing apparatus according to the first modified example.
  • FIG. 15 is a plan view showing a substrate processing apparatus according to a second modified example.
  • 16A is a cross-sectional view showing a modification of the substrate shown in FIG. 2A
  • FIG. 16B is a cross-sectional view showing an example of the second chip
  • FIG. FIG. 16D is a cross-sectional view showing an example of picking up a chip
  • FIG. 16D is a cross-sectional view showing a modification of the chip-attached substrate shown in FIG. 2D.
  • FIG. 17A is a cross-sectional view showing another modification of the substrate with chips shown in FIG. 2D
  • FIG. 17C is a cross-sectional view showing an example of post-processing following FIG. 17B
  • FIG. 17D is a cross-sectional view showing an example of post-processing following FIG. It is a sectional view showing.
  • the X-axis direction, the Y-axis direction, and the Z-axis direction are directions perpendicular to each other.
  • the X-axis direction and Y-axis direction are horizontal directions, and the Z-axis direction is vertical direction.
  • a substrate processing apparatus 1 will be described with reference to FIGS. As shown in FIGS. 2A to 2D, the substrate processing apparatus 1 bonds a plurality of chips CP1 to different bonding regions on the main surface W1c of the substrate W1, thereby forming a substrate CW1 with chips. manufacture.
  • the pasting area is set in advance.
  • a substrate CW1 with chips includes a substrate W1 and a plurality of chips CP1 bonded to the substrate W1. Although not shown, another chip may be stacked on each chip CP1.
  • a substrate W1 shown in FIG. 2(A) is loaded into the substrate processing apparatus 1.
  • the substrate W1 has an underlying substrate W1a and a plurality of devices W1b formed on the underlying substrate W1a.
  • the underlying substrate W1a is, for example, a silicon wafer, a compound semiconductor wafer, or a glass substrate.
  • Device W1b includes a semiconductor element, a circuit, a terminal, or the like.
  • the device W1b is formed on the main surface W1c.
  • a plurality of chips CP1 are adhered to a tape TP1, and the outer circumference of the tape TP1 is attached to the frame FR1.
  • a plurality of chips CP1 are arranged in the opening of the frame FR1.
  • the plurality of chips CP1 can be obtained, for example, by dicing the substrate while the substrate is adhered to the tape TP1.
  • the chip CP1 has a base substrate CP1a and a device CP1b formed on the base substrate CP1a.
  • the underlying substrate CP1a is, for example, a silicon wafer, a compound semiconductor wafer, or a glass substrate.
  • Device CP1b includes a semiconductor element, a circuit, a terminal, or the like.
  • the device CP1b is arranged on the side opposite to the tape TP1 with respect to the base substrate CP1a.
  • the pickup unit 53 separates the plurality of chips CP1 individually from the tape TP1. After that, the chip CP1 is turned upside down and then bonded to the substrate W1 as shown in FIG. 2(D). The device W1b on the substrate W1 and the device CP1b on the chip CP1 are electrically connected. Thus, a chip-equipped substrate CW1 is obtained.
  • the substrate W1 that constitutes the chip-equipped substrate CW1 may not have the device W1b. That is, the substrate W1 does not have to have an electric circuit.
  • the substrate W1 consists of only a silicon wafer, a compound semiconductor wafer, or a glass substrate.
  • the substrate W1 and the substrate W2 are bonded with the plurality of chips CP1 interposed therebetween.
  • FIG. 17C the plurality of chips CP1 and substrate W1 are separated, and finally, as shown in FIG. spliced.
  • the substrate W3 has an underlying substrate W3a and a plurality of devices W3b formed on the underlying substrate W3a.
  • the device W3b on the substrate W3 and the device CP1b on the chip CP1 are electrically connected.
  • the substrate processing apparatus 1 includes a loading/unloading station 2, a first processing station 3, an interface block 4, a second processing station 5, and a controller 9.
  • the loading/unloading station 2, the first processing station 3, the interface block 4, and the second processing station 5 are arranged in this order from the X-axis negative direction side to the X-axis positive direction side.
  • the loading/unloading station 2 includes a mounting table 20 .
  • Cassettes C1 to C4 are mounted on the mounting table 20.
  • the cassette C1 accommodates the substrate W1 shown in FIG. 2(A).
  • the cassette C2 accommodates the chip-attached substrate CW1 shown in FIG. 2(D).
  • the cassette C3 accommodates a plurality of chips CP1 together with the frame FR1 shown in FIG. 2(B).
  • a cassette C4 accommodates a used frame FR1 (not shown).
  • the used frame FR1 is the frame FR1 remaining after the plurality of chips CP1 are separated from the tape TP1.
  • a chip CP1 may remain in the used frame FR1.
  • the loading/unloading station 2 includes a transport area 21 , a third substrate transport arm 22 and a third frame transport arm 23 .
  • the transport area 21 is adjacent to the mounting table 20 .
  • the third substrate transport arm 22 holds and transports the substrate W1 in the transport area 21 .
  • the third frame transport arm 23 holds and transports the frame FR1 in the transport area 21 .
  • the third substrate transfer arm 22 and the third frame transfer arm 23 are each capable of horizontal (both X-axis and Y-axis) and vertical movement and rotation about a vertical axis.
  • the loading/unloading station 2 has a drive section (not shown) that moves or rotates the third substrate transfer arm 22 and the third frame transfer arm 23 .
  • the third substrate transfer arm 22 and the third frame transfer arm 23 may be mounted on the same Y-axis slider and moved in the Y-axis direction at the same time, or may be mounted on different Y-axis sliders and moved in the Y-axis direction independently. may be The third substrate transfer arm 22 and the third frame transfer arm 23 are stacked in the Z-axis direction when mounted on the same Y-axis slider. When the third substrate transfer arm 22 and the third frame transfer arm 23 are mounted on different Y-axis sliders, the Y-axis sliders are shifted in the Z-axis direction.
  • the third substrate transport arm 22 takes out the substrate W1 before bonding the chip CP1 from the cassette C1 and transports it to the substrate platform 24 . Further, the third substrate transport arm 22 takes out the substrate CW1 with chips from the substrate mounting portion 24 and stores it in the cassette C2.
  • the third substrate transfer arm 22 that transfers the substrate W1 before bonding the chip CP1 thereto and the third substrate transfer arm 22 that transfers the substrate CW1 with the chip may be provided separately.
  • the third frame transport arm 23 takes out the plurality of chips CP1 together with the frame FR1 from the cassette C3 and transports them to the frame mounting section 25. Also, the third frame transfer arm 23 takes out the used frame FR1 from the frame placing portion 25 and stores it in the cassette C4.
  • the third frame transfer arm 23 that transfers the plurality of chips CP1 together with the frame FR1 and the third frame transfer arm 23 that transfers the used frame FR1 may be provided separately.
  • the loading/unloading station 2 includes a substrate loading section 24 and a frame loading section 25 .
  • the substrate rest 24 and the frame rest 25 are arranged between the transport area 21 of the loading/unloading station 2 and the transport area 30 of the first processing station 3 and are adjacent to both transport areas 21 , 30 .
  • the substrate rest 24 and the frame rest 25 may be vertically stacked to reduce the footprint of the loading/unloading station 2 .
  • the substrate W1 before bonding the chip CP1 is mounted on the substrate mounting portion 24.
  • a substrate CW ⁇ b>1 with a chip may be placed on the substrate placement part 24 .
  • the substrate mounting portion 24 on which the substrate W1 before bonding the chip CP1 is mounted and the substrate mounting portion 24 on which the substrate CW1 with chips is mounted may be provided separately, or a plurality of each may be provided. may be
  • a plurality of chips CP1 are mounted on the frame mounting portion 25 together with the frame FR1.
  • a used frame FR ⁇ b>1 may be placed on the frame placement portion 25 .
  • the frame mounting portion 25 on which the plurality of chips CP1 are mounted together with the frame FR1 and the frame mounting portion 25 on which the used frames FR1 are mounted may be provided separately, or a plurality of each may be provided. good too.
  • the first processing station 3 includes a transfer area 30 , a first substrate transfer arm 31 and a first frame transfer arm 32 .
  • the transport area 30 extends in the X-axis direction.
  • the first substrate transport arm 31 holds and transports the substrate W ⁇ b>1 in the transport area 30 .
  • the first frame transport arm 32 holds and transports the frame FR1 in the transport area 30 .
  • the first substrate transfer arm 31 and the first frame transfer arm 32 are each capable of horizontal (both X-axis and Y-axis) and vertical movement and rotation about a vertical axis.
  • the first processing station 3 has a drive section (not shown) that moves or rotates the first substrate transfer arm 31 and the first frame transfer arm 32 .
  • the first substrate transfer arm 31 and the first frame transfer arm 32 may be mounted on the same X-axis slider and moved in the X-axis direction at the same time, or may be mounted on different X-axis sliders and moved in the X-axis direction independently. may be The first substrate transfer arm 31 and the first frame transfer arm 32 are stacked in the Z-axis direction when mounted on the same X-axis slider. When the first substrate transfer arm 31 and the first frame transfer arm 32 are mounted on different X-axis sliders, the plurality of X-axis sliders are shifted in the Z-axis direction.
  • the first substrate transport arm 31 takes out the substrate W1 before bonding the chip CP1 from the substrate mounting part 24, passes through the surface modification part 34 and the substrate cleaning part 35, and transfers it to the first buffer part of the interface block 4. Transport to 41.
  • the first substrate transport arm 31 also takes out the substrate CW1 with chips from the first buffer unit 41 and places it on the substrate placement unit 24 of the loading/unloading station 2 via the inspection unit 36 and the like.
  • the first substrate transfer arm 31 that transfers the substrate W1 before bonding the chip CP1 thereto and the first substrate transfer arm 31 that transfers the substrate CW1 with the chip may be provided separately.
  • the first frame transport arm 32 takes out the plurality of chips CP1 together with the frame FR1 from the frame mounting part 25 and transports them to the second buffer part 42 of the interface block 4 via the chip cleaning part 33 . Also, the first frame transfer arm 32 takes out the used frame FR1 from the second buffer section 42 and places it on the frame placement section 25 of the loading/unloading station 2 .
  • the first frame transfer arm 32 that transfers the plurality of chips CP1 together with the frame FR1 and the first frame transfer arm 32 that transfers the used frame FR1 may be provided separately.
  • the first processing station 3 includes a chip cleaning section 33 , a surface modification section 34 , a substrate cleaning section 35 , an inspection section 36 , a chip peeling section 37 , a rework section 38 and an annealing section 39 .
  • the chip cleaning section 33, the surface modification section 34, the substrate cleaning section 35, the inspection section 36, the chip peeling section 37, the rework section 38, and the annealing section 39 are adjacent to the transfer area 30, It is arranged on the Y-axis positive direction side or the Y-axis negative direction side of the transport area 30 .
  • the chip cleaning unit 33 cleans the plurality of chips CP1 in a state in which the plurality of chips CP1 are adhered to the tape TP1 and the outer periphery of the tape TP1 is attached to the frame FR1. By bonding the chip CP1 to the substrate W1 after cleaning the chip CP1, it is possible to prevent foreign matter from entering.
  • the details of the chip cleaning unit 33 will be described later.
  • the surface modification unit 34 plasma-processes the main surface W1c of the substrate W1.
  • the oxygen gas which is the processing gas
  • the processing gas is excited under reduced pressure to be plasmatized and ionized.
  • the processing gas is not limited to oxygen gas, and may be, for example, nitrogen gas.
  • the substrate cleaning section 35 cleans the main surface W1c of the substrate W1.
  • the substrate cleaning unit 35 supplies pure water (for example, deionized water) onto the substrate W1 while rotating the substrate W1 held by the spin chuck.
  • the pure water spreads over the entire main surface W1c due to centrifugal force and washes the main surface W1c.
  • Pure water imparts OH groups to the main surface W1c that has been modified in advance.
  • the substrate W1 and the chip CP1 can be bonded using hydrogen bonding between OH groups.
  • the inspection unit 36 inspects whether the bonding state of each of the plurality of chips CP1 bonded to different bonding regions of the main surface W1c of the substrate W1 is good or bad.
  • the inspection items include at least one of presence/absence of foreign matter such as air bubbles and presence/absence of misalignment. For example, if a bubble exists at the interface between the substrate W1 and the chip CP1, the bubble bursts when the chip-attached substrate CW1 is vacuum-processed. Due to the bursting of the air bubbles, even the chip CP1, which is in a good state of bonding, may cause problems, or the vacuum chamber may be contaminated.
  • the chip peeling unit 37 peels off the chip CP1, which was found to be in a defective bonding state in the inspection by the inspection unit 36, from the substrate W1. By peeling off the chip CP1, which is in a poorly bonded state, from the substrate W1, the problem caused when air bubbles or particles are present at the interface between the substrate W1 and the chip CP1 can be solved, and the quality of the substrate CW1 with the chip can be improved.
  • the chip CP1 separated from the substrate W1 may be reused or discarded. Details of the chip peeling portion 37 will be described later.
  • the rework unit 38 selectively processes the bonding region from which the chip CP1 has been peeled off by the chip peeling unit 37 on the main surface W1c of the substrate W1. This process is a process of returning the bonding region from which the chip CP1 has been peeled off to the state immediately before bonding the chip CP1.
  • the rework unit 38 selectively supplies at least one of plasma and water to the bonding region from which the chip CP1 has been removed. Details of the rework unit 38 will be described later.
  • the annealing section 39 heats the chip-equipped substrate CW1.
  • the chip CP1 and the substrate W1 are bonded by hydrogen bonding between OH groups.
  • the heat treatment causes a dehydration-condensation reaction and a covalent bond, thereby improving the bonding strength between the chip CP1 and the substrate W1.
  • the chip CP ⁇ b>1 is peeled off by the chip peeling unit 37 before the chip-attached substrate CW ⁇ b>1 is heat-treated by the annealing unit 39 .
  • the interface block 4 is adjacent to the transport area 30 of the first processing station 3 .
  • the interface block 4 includes a first buffer section 41 , a second buffer section 42 , a second substrate transfer arm 43 and a second frame transfer arm 44 .
  • the first buffer section 41 and the second buffer section 42 are adjacent to the transport area 30 of the first processing station 3 .
  • the first buffer section 41 and the second buffer section 42 may be vertically stacked to reduce the footprint of the interface block 4 .
  • the first buffer unit 41 stores the substrate W1 before bonding the chip CP1.
  • the first buffer section 41 may store the chip-equipped substrate CW1.
  • the first buffer section 41 that stores the substrate W1 before bonding the chip CP1 thereto and the first buffer section 41 that stores the substrate CW1 with the chip may be provided separately, or a plurality of each may be provided. .
  • the second buffer unit 42 stores a plurality of chips CP1 together with the frame FR1.
  • the second buffer section 42 may store the used frame FR1.
  • the second buffer section 42 that stores the plurality of chips CP1 together with the frame FR1 and the second buffer section 42 that stores the used frame FR1 may be provided separately, or a plurality of each may be provided.
  • the second substrate transport arm 43 takes out the substrate W1 before bonding the chip CP1 from the first buffer unit 41 and transports it to the substrate holding unit 51 of the second processing station 5 .
  • the second substrate transport arm 43 may transport the substrate CW1 with chips from the substrate holding section 51 to the first buffer section 41 .
  • the second substrate transfer arm 43 is capable of horizontal (both X-axis and Y-axis) and vertical movement and rotation about a vertical axis.
  • the second substrate transport arm 43 that transports the substrate W1 before bonding the chip CP1 thereto and the second substrate transport arm 43 that transports the substrate CW1 with the chip may be provided separately.
  • the second frame transport arm 44 takes out the plurality of chips CP1 together with the frame FR1 from the second buffer section 42 and transports them to the chip holding section 52 of the second processing station 5 .
  • the second frame transport arm 44 may transport the used frame FR1 from the chip holding section 52 to the second buffer section 42 .
  • the second frame transfer arm 44 is capable of horizontal (both X-axis and Y-axis) and vertical movement and rotation about a vertical axis.
  • the second frame transfer arm 44 for storing the plurality of chips CP1 together with the frame FR1 and the second frame transfer arm 44 for transferring the used frame FR1 may be provided separately.
  • the interface block 4 has a drive section (not shown) that moves or rotates the second substrate transfer arm 43 and the second frame transfer arm 44 .
  • the second substrate transfer arm 43 and the second frame transfer arm 44 may be moved simultaneously in a predetermined direction, or may be moved independently in a predetermined direction.
  • the second substrate transfer arm 43 and the second frame transfer arm 44 are not stacked in the Z-axis direction in FIGS. 1 and 2, they may be stacked in the Z-axis direction.
  • the interface block 4 stores a substrate W1 that has undergone pretreatment (for example, surface modification and cleaning) and a plurality of chips CP1 that have undergone pretreatment (for example, cleaning).
  • pretreatment for example, surface modification and cleaning
  • chips CP1 that have undergone pretreatment
  • the interface block 4 may be omitted, and the first processing station 3 and the second processing station 5 may be adjacent to each other.
  • the first substrate transport arm 31 of the first processing station 3 transports the substrate W1 before bonding the chip CP1 to the substrate holding unit 51 of the second processing station 5, and the substrate CW1 with chips is transferred to the substrate holding unit.
  • the first frame transport arm 32 of the first processing station 3 transports the plurality of chips CP1 together with the frame FR1 to the chip holding section 52 of the second processing station 5, and transfers the used frame FR1 to the chip holding section. Received from 52.
  • the second processing station 5 is arranged on the opposite side of the transfer area 30 of the first processing station 3 with respect to the interface block 4 .
  • the second processing station 5 includes a substrate holding section 51 , a chip holding section 52 , a pickup section 53 and a mounting section 54 .
  • the substrate holding part 51 holds the substrate W1.
  • the chip holding unit 52 holds the plurality of chips CP1 in a state in which the plurality of chips CP1 are attached to the frame FR1 via the tape TP1.
  • the substrate holding part 51 and the chip holding part 52 are each capable of horizontal movement (both the X-axis direction and the Y-axis direction) and rotation about the vertical axis.
  • the pickup unit 53 separates the chip CP1 held by the chip holding unit 52 from the tape TP1.
  • the mounting unit 54 mounts the chip CP1 separated from the tape TP1 by the pickup unit 53 onto the main surface W1c of the substrate W1. Details of the second processing station 5 will be described later.
  • a chip bonding section 6 is composed of the interface block 4 and the second processing station 5 .
  • the chip bonding section 6 is adjacent to the transfer area 30 of the first processing station 3 .
  • the interface block 4 may be omitted, and the chip bonding section 6 may be composed of only the second processing station 5 .
  • the control unit 9 is, for example, a computer, and includes a CPU (Central Processing Unit) 91 and a storage medium 92 such as a memory.
  • the storage medium 92 stores programs for controlling various processes executed in the substrate processing apparatus 1 .
  • the control unit 9 controls the operation of the substrate processing apparatus 1 by causing the CPU 91 to execute programs stored in the storage medium 92 .
  • FIG. 3 The processing in FIG. 3 is performed under the control of the control unit 9 .
  • the third substrate transfer arm 22 of the loading/unloading station 2 takes out the substrate W1 from the cassette C1 and transfers it to the substrate platform 24 .
  • the first substrate transport arm 31 of the first processing station 3 takes out the substrate W1 from the substrate platform 24 and transports it to the surface modification unit 34 .
  • the surface modification unit 34 plasma-processes the main surface W1c of the substrate W1 (step S101).
  • the first substrate transfer arm 31 takes out the substrate W ⁇ b>1 from the surface modification section 34 and transfers it to the substrate cleaning section 35 .
  • the substrate cleaning section 35 cleans the main surface W1c of the substrate W1 (step S102).
  • the first substrate transport arm 31 takes out the substrate W1 from the substrate cleaning section 35 and transports it to the first buffer section 41 of the interface block 4 .
  • the second substrate transfer arm 43 takes out the substrate W1 from the first buffer section 41 and transfers it to the substrate holding section 51 of the second processing station 5 .
  • the third frame transfer arm 23 of the loading/unloading station 2 takes out a plurality of chips CP1 together with the frame FR1 from the cassette C3, and transfers them to the frame mounting section 25.
  • the first frame transfer arm 32 of the first processing station 3 takes out the plurality of chips CP1 together with the frame FR1 from the frame mounting section 25 and transfers them to the chip cleaning section 33 .
  • the chip cleaning unit 33 cleans the multiple chips CP1 (step S103).
  • the first frame transport arm 32 takes out the plurality of chips CP1 together with the frame FR1 from the chip cleaning section 33 and transports them to the second buffer section 42 of the interface block 4 .
  • the second frame transport arm 44 takes out the plurality of chips CP1 together with the frame FR1 from the second buffer section 42 and transports them to the chip holding section 52 of the second processing station 5 .
  • the chip bonding section 6 bonds a plurality of chips CP1 to different bonding regions on the main surface W1c of the substrate W1 (step S104).
  • a chip-equipped substrate CW1 is obtained.
  • the second substrate transport arm 43 takes out the substrate CW1 with chips from the substrate holding section 51 and transports it to the first buffer section 41 .
  • the first substrate transfer arm 31 of the first processing station 3 takes out the chip-attached substrate CW1 from the first buffer section 41 and transfers it to the inspection section 36 .
  • the inspection unit 36 inspects whether the bonding state of each of the plurality of chips CP1 bonded to different bonding regions of the main surface W1c of the substrate W1 is good or bad (step S105).
  • the inspection unit 36 transmits inspection results to the control unit 9 .
  • the control unit 9 checks whether there is a defect (step S106).
  • the control unit 9 performs control to sort the transfer destination of the substrate CW1 with chips between the annealing unit 39 and the chip peeling unit 37 according to the inspection result by the inspection unit 36 .
  • the destination of the chip-attached substrate CW1 is the chip peeling section 37.
  • the first substrate transport arm 31 takes out the substrate CW1 with chips from the inspection section 36 and transports it to the chip peeling section 37 .
  • the chip peeling unit 37 peels off the chip CP1, which was in a defective bonding state, from the substrate W1 (step S107).
  • the first substrate transport arm 31 takes out the substrate CW1 with chips from the chip peeling section 37 and transports it to the rework section 38 .
  • the rework unit 38 selectively processes the bonding region from which the chip CP1 has been peeled off (step S108).
  • the first substrate transfer arm 31 takes out the chip-attached substrate CW1 from the rework section 38 and transfers it to the chip bonding section 6 .
  • the chip bonding unit 6 either bonds the chip CP1 again to the bonding region where the chip CP1 has been peeled off, or the dummy chip DC1 prepared separately from the chip CP1 without bonding the chip CP1 again. (see FIG. 8) are pasted together (step S109).
  • dummy chip DC1 does not have a device, that is, an electric circuit.
  • the dummy chip DC1 consists of only a silicon wafer, a compound semiconductor wafer, or a glass substrate.
  • the chip bonding unit 6 may bond neither the chip CP1 nor the dummy chip DC1, or bond anything on the bonding region from which the chip CP1 has been peeled off.
  • the device W1b on the substrate W1 may be damaged. Bonding the chip CP1 again to the damaged device W1b is a waste of the chip CP1. Waste of the chip CP1 can be prevented by not bonding the chip CP1 to the damaged device W1b. This effect is obtained even when nothing is attached to the damaged device W1b.
  • the substrate W1 does not have the device W1b as shown in FIG. 17A, it is preferable to bond the chip CP1 again to the bonding region from which the chip CP1 has been peeled off. This is because if the chip CP1 is not bonded again (including the case that the dummy chip DC1 is bonded again without bonding the chip CP1 again), the device W3b on the substrate W3 shown in FIG. 17D is wasted. .
  • the chip bonding unit 6 bonds the chip CP1 again or bonds the dummy chip DC1 to the bonding region from which the chip CP1 has been peeled off (step S109).
  • the substrate CW1 with the chip from being subjected to post-processing while leaving a space for mounting the chip CP1.
  • the quality of post-processing can be improved. Uniform processing is possible, for example when grinding or polishing.
  • step S ⁇ b>109 the first substrate transfer arm 31 of the first processing station 3 takes out the chip-attached substrate CW ⁇ b>1 from the chip bonding section 6 and transfers it to the inspection section 36 . After that, the processing after step S105 is performed again. After step S ⁇ b>109 , the first substrate transfer arm 31 may take out the chip-attached substrate CW ⁇ b>1 from the chip bonding section 6 and transfer it to the annealing section 39 . After that, the processing after step S110 is performed.
  • the annealing unit 39 is the transfer destination of the substrate CW1 with chips.
  • the first substrate transfer arm 31 takes out the chip-attached substrate CW1 from the inspection section 36 and transfers it to the annealing section 39 .
  • the annealing section 39 heats the substrate CW1 with chips (step S110). The heat treatment improves the bonding strength between the chip CP1 and the substrate W1.
  • the first substrate transfer arm 31 takes out the substrate CW1 with chips from the annealing section 39 and places it on the substrate mounting section 24 of the loading/unloading station 2 .
  • the third substrate transfer arm 22 of the loading/unloading station 2 takes out the substrate CW1 with chips from the substrate mounting section 24 and stores it in the cassette C2.
  • the chip-equipped substrate CW1 is unloaded from the substrate processing apparatus 1 while being accommodated in the cassette C2.
  • step S104 the first frame transfer arm 32 of the first processing station 3 takes out the used frame FR1 from the chip bonding section 6 and places it on the frame mounting section 25 of the loading/unloading station 2.
  • the third frame transfer arm 23 of the loading/unloading station 2 takes out the used frame FR1 from the frame mounting section 25 and stores it in the cassette C4.
  • the first frame transport arm 32 has a pair of guide rails 321 on which the frame FR1 is placed, a gripping portion 322 that grips the frame FR1, and a driving portion 323 that moves the gripping portion 322 in the longitudinal direction of the pair of guide rails 321. .
  • the third frame transfer arm 23 of the loading/unloading station 2 and the second frame transfer arm 44 of the interface block 4 may be configured similarly to the first frame transfer arm 32 of the first processing station 3. a pair of guide rails on which the frame FR1 is placed, a gripping portion that grips the frame FR1, and a driving portion that moves the gripping portion in the longitudinal direction of the pair of guide rails.
  • Each of the pair of guide rails 321 has an L-shaped cross section and includes a horizontal plate 321a and a vertical plate 321b.
  • a pair of vertical plates 321b are arranged to sandwich the frame FR1, and restrict movement of the frame FR1 in a direction perpendicular to the vertical plates 321b.
  • the frame FR1 is placed on a pair of horizontal plates 321a.
  • the first frame transfer arm 32 has a pair of guide rails 321 in addition to the grip portion 322, so that the frame FR1 can be stably supported. Further, the driving section 323 moves the gripping section 322 in the longitudinal direction of the pair of guide rails 321, so that the frame FR1 can be smoothly transferred to and from a desired device (for example, the tip cleaning section 33).
  • the tip cleaning section 33 may have a pair of guide rails 338 .
  • the pair of guide rails 338 may be horizontally and vertically movable.
  • Each of the pair of guide rails 338 has an L-shaped cross section and includes a horizontal plate 338a and a vertical plate 338b.
  • a pair of vertical plates 338b are arranged to sandwich the frame FR1 and restrict movement of the frame FR1 in a direction perpendicular to the vertical plates 338b.
  • the frame FR1 is placed on a pair of horizontal plates 338a.
  • the tip cleaning section 33 may have an internal transport section 339 . As shown in FIG. 4B, inside the chip cleaning section 33, the internal transport section 339 holds and transports the frame FR1 from above. The internal transport section 339 transports the frame FR1 between the pair of guide rails 338 and the frame holding section 332, which will be described later.
  • the internal transport section 339 has, for example, a plurality of arms 339a. When viewed from above, each of the plurality of arms 339a traverses the opening of the frame FR1, and both ends in the longitudinal direction attract and transport the frame FR1 from above.
  • the internal transport section 339 is capable of horizontal (both X-axis and Y-axis) and vertical movement.
  • the chip cleaning section 33 has, for example, a chip holding section 331 and a frame holding section 332 .
  • the chip holding part 331 horizontally holds the plurality of chips CP1 from below via the tape TP1.
  • the chip holding section 331 slidably mounts the tape TP1.
  • the chip holding portion 331 may have a vacuum chuck mechanism to fix the tape TP1.
  • the frame holding portion 332 horizontally holds the frame FR1 from below.
  • the frame holder 332 has a vacuum chuck mechanism or a mechanical chuck mechanism and fixes the frame FR1.
  • a rotation drive unit 334 which will be described later, rotates the frame holding unit 332, thereby rotating the plurality of chips CP1 together with the frame FR1.
  • the tip cleaning section 33 may have an expanding section 333 .
  • the expanding section 333 widens the interval between the adjacent chips CP1 by radially expanding the tape TP1.
  • the expanding section 333 radially expands the tape TP1 by raising the chip holding section 331 relative to the frame holding section 332 . By widening the interval between the adjacent chips CP1, the side surfaces of the chips CP1 can be efficiently cleaned.
  • the tip cleaning section 33 may have a rotary drive section 334 , a nozzle 335 and a cup 336 .
  • the rotation drive unit 334 rotates the frame holding unit 332 to rotate the plurality of chips CP1 together with the frame FR1.
  • the rotation driving section 334 rotates the chip holding section 331 together with the frame holding section 332 .
  • the nozzle 335 supplies cleaning liquid to the multiple chips CP1.
  • the cleaning liquid is a chemical liquid, a rinse liquid, or the like.
  • the rinse liquid is pure water such as DIW (deionized water).
  • the nozzle 335 may move in a direction perpendicular to the rotation centerline of the tip holder 331 or the like.
  • a cup 336 collects the cleaning fluid.
  • the tip cleaning section 33 may have a cleaning head 337 .
  • the cleaning head 337 is a brush, sponge, or the like, and scrubs and cleans the chips CP1.
  • the cleaning head 337 may apply ultrasonic waves to the liquid film formed between the plurality of chips CP1.
  • the liquid film is formed by supplying the cleaning liquid from the nozzle 335 .
  • the second processing station 5 includes a substrate holding section 51, a chip holding section 52, a pickup section 53, and a mounting section 54, as described above.
  • the substrate holding part 51 holds the substrate W1.
  • the substrate holding unit 51 holds the substrate W1 horizontally, for example, with the main surface W1c of the substrate W1 facing upward.
  • the main surface W1c of the substrate W1 may have a device W1b for each bonding region, and the substrate holding section 51 may hold the substrate W1 horizontally with the device W1b facing upward.
  • the chip holding unit 52 holds the plurality of chips CP1 in a state in which the plurality of chips CP1 are attached to the frame FR1 via the tape TP1.
  • the chip holding unit 52 horizontally holds the plurality of chips CP1, for example, with the devices CP1b of the plurality of chips CP1 facing upward.
  • the pickup unit 53 separates the plurality of chips CP1 individually from the tape TP1.
  • the pickup section 53 has a first suction head 531 .
  • the first suction head 531 sucks the chip CP1 from the side opposite to the tape TP1.
  • the first suction head 531 sucks the chip CP1 from above.
  • the first suction head 531 removes the chip CP1 from the tape TP1 by moving upward while sucking the chip CP1.
  • the first suction head 531 may be upside down. By turning the chip CP1 upside down, the chip CP1 can be mounted on the substrate W1 with the device CP1b of the chip CP1 facing the substrate W1.
  • the tip holding part 52 may have a push-up pin 532 .
  • the push-up pin 532 pushes up the chip CP1 from below via the tape TP1.
  • the first suction head 531 sucks the chip CP ⁇ b>1 pushed up by the push-up pin 532 . Thereby, it is possible to prevent the adjacent chips CP1 from rubbing against each other.
  • the pick-up section 53 may have an expanding section similar to the tip cleaning section 33 .
  • the expanding section widens the interval between adjacent chips CP1 by radially expanding the tape TP1. Thereby, it is possible to prevent the adjacent chips CP1 from rubbing against each other.
  • the mounting unit 54 mounts the chip CP1 on the main surface W1c of the substrate W1 with the device CP1b of the chip CP1 facing the substrate W1.
  • the mount section 54 has a second suction head 541 .
  • the second suction head 541 sucks the upside-down chip CP1 from above and moves downward in that state to mount the chip CP1 on the main surface W1c of the substrate W1.
  • the second suction head 541 of the mount section 54 directly receives the chip CP1 from the first suction head 531 of the pickup section 53, but it may be received via a transport section (not shown).
  • the transport unit transports the chip CP ⁇ b>1 from the pickup unit 53 to the mount unit 54 .
  • the transport section may turn the chip CP1 upside down.
  • the control section 9 may have an information acquisition section 93.
  • the information acquisition unit 93 acquires information indicating whether the state of the device W1b is good or bad for each bonding region. Whether the device W1b is in good condition or not is inspected by an external inspection device.
  • the inspection device performs, for example, an appearance inspection or an operation inspection of the device W1b, and transmits the inspection result to the control unit 9.
  • the chip bonding unit 6 bonds the chip CP1 to the device W1b in good condition, and bonds the dummy chip DC1 (see FIG. 8) to the device W1b in poor condition. match. Note that the chip bonding unit 6 may bond neither the chip CP1 nor the dummy chip DC1, or bond anything on the device W1b in the defective state.
  • Bonding the chip CP1 to the device W1b in a bad state is a waste of the chip CP1. Waste of the chip CP1 can be prevented by not bonding the chip CP1 to the device W1b in a defective state. This effect can be obtained even when nothing is attached to the device W1b which is in a bad state.
  • the space for mounting the chip CP1 remains empty.
  • the attached substrate CW1 can be prevented from being subjected to post-processing, and the quality of the post-processing can be improved.
  • the inspection unit 36 inspects whether the bonding state of each of the plurality of chips CP1 bonded to different bonding regions of the main surface W1c of the substrate W1 is good or bad.
  • the inspection items include at least one of presence/absence of foreign matter such as air bubbles and presence/absence of misalignment.
  • the inspection unit 36 has, for example, a substrate holding unit 361 and an inspection head 362 .
  • the substrate holding part 361 holds the chip-equipped substrate CW1.
  • the substrate holder 361 can move in the horizontal direction (both the X-axis direction and the Y-axis direction).
  • the substrate holder 361 may be rotatable around the vertical axis.
  • the inspection position can be changed by moving or rotating the substrate holder 361 .
  • the substrate holder 361 may be vertically movable.
  • the inspection head 362 has, for example, a CT scanner, an infrared scanner, a confocal laser scanner, an ultrasonic scanner, or the like, acquires an image of the interface between the chip CP1 and the substrate W1, and detects the presence or absence of air bubbles.
  • the inspection head 362 may have a height measuring device such as a laser displacement gauge and detect the presence or absence of air bubbles by detecting the height of the chip CP1. If there is a bubble, the height of the chip CP1 increases by the thickness of the bubble.
  • the inspection unit 36 determines whether the bonding state of each of the plurality of chips CP1 bonded to different bonding regions of the main surface W1c of the substrate W1 is good or bad. It may have a determination unit (not shown). The determination unit is composed of a computer. The determination unit may be part of the control unit 9 .
  • the chip peeling unit 37 peels off the chip CP1, which was found to be poorly bonded in the inspection by the inspection unit 36, from the substrate W1.
  • the chip peeling section 37 has, for example, a substrate holding section 371 , a peeling head 372 , and a recovery box 373 .
  • the substrate holding part 371 holds the chip-equipped substrate CW1.
  • the substrate holding part 371 can move in the horizontal direction (both the X-axis direction and the Y-axis direction).
  • the substrate holder 371 may be rotatable around the vertical axis. The peeling position can be changed by moving or rotating the substrate holder 371 .
  • the substrate holder 371 may be vertically movable.
  • the stripping head 372 includes, for example, a suction head 372a.
  • the suction head 372a sucks the chip CP1 from above and moves upward in this state to separate the chip CP1 from the substrate W1.
  • the first suction head 531 may be movable not only in the vertical direction but also in the horizontal direction.
  • the suction head 372 a drops the chips CP ⁇ b>1 separated from the substrate W ⁇ b>1 into the collection box 373 .
  • the separation head 372 may include a blade 372b in addition to the suction head 372a.
  • the blade 372b separates the chip CP1 from the substrate W1 by being inserted into the interface between the chip CP1 and the substrate W1.
  • the separation head 372 may include a heater 372c and a cooler 372d in addition to the suction head 372a.
  • the heater 372c and the cooler 372d are provided inside the suction head 372a, form a temperature gradient in the chip CP1, and separate the chip CP1 from the substrate W1 by thermal stress.
  • the cooler 372d is arranged to surround the heater 372c. This can suppress lateral leakage of heat from the heater 372c, and can suppress heating of the chip CP1, which is not to be peeled off. Note that even if the arrangement of the cooler 372d and the heater 372c is reversed, it is possible to separate the chip CP1 from the substrate W1 by thermal stress. Note that the cooler 372d may be provided in the substrate holder 371 (see FIG. 10) instead of being provided inside the suction head 372a.
  • the stripping head 372 may include a tubular seal 372e and a nozzle 372f in addition to the suction head 372a.
  • the seal 372e collects a peeling liquid that reduces the bonding strength between the chip CP1 and the substrate W1 around the chip CP1 to be peeled.
  • the nozzle 372f discharges the stripping liquid inside the seal 372e.
  • the stripper penetrates into the interface between the chip CP1 and the substrate W1 to be stripped, and reduces the bonding strength between the chip CP1 and the substrate W1.
  • the stripping liquid contains, for example, pure water such as DIW. Pure water reduces the bonding strength between the chip CP1 and the substrate W1 by hydrolysis.
  • the stripping solution may contain pure water and components other than pure water.
  • the seal 372e is pressed against the main surface W1c of the substrate W1.
  • the material of the seal 372e is, for example, resin or rubber.
  • the inner peripheral surface of the seal 372e may be a tapered surface that tapers downward. The stripping liquid can be guided inward by the tapered surface.
  • the nozzle 372f may suck up the stripping liquid accumulated inside the seal 372e before separating the seal 372e from the substrate W1.
  • the nozzle 372f for discharging the stripping liquid and the nozzle 372f for sucking the stripping liquid may be provided separately.
  • the chip peeling section 37 may have a plurality of push-up pins 374 inside the substrate holding section 371 .
  • the plurality of push-up pins 374 are raised and lowered individually. With the substrate holding part 371 sucking the substrate CW1 with chips, the push-up pins 374 locally push up the substrate W1, so that the substrate W1 is locally bent and deformed, and the chips CP1 are separated from the substrate W1.
  • the rework unit 38 selectively processes the bonding region from which the chip CP1 has been peeled off by the chip peeling unit 37 on the main surface W1c of the substrate W1.
  • the rework section 38 has, for example, a substrate holding section 381 and a processing head 382 .
  • the substrate holding part 381 holds the chip-equipped substrate CW1.
  • the substrate holder 381 can move in the horizontal direction (both the X-axis direction and the Y-axis direction).
  • the substrate holder 381 may be rotatable around the vertical axis.
  • the processing position can be changed by moving or rotating the substrate holder 381 .
  • the substrate holder 381 may be vertically movable.
  • the processing head 382 has, for example, a plasma head, and selectively supplies plasma to the bonding area where the chip CP1 is separated from the plasma head.
  • the processing head 382 may have a cover surrounding the plasma head in order to narrow the plasma supply area, and the pressure inside the cover may be reduced.
  • the processing head 382 may have a cleaning head, and selectively supplies water to the bonding region where the chip CP1 is separated from the cleaning head.
  • the cleaning head may supply water in either liquid or gaseous form, preferably in gaseous form.
  • the treatment head 382 may have a cover surrounding the cleaning head to restrict the water supply area and may also have a vacuum inside the cover.
  • the processing head 382 may be movable in the horizontal direction (both the X-axis direction and the Y-axis direction). By moving the processing head 382, the processing position can be changed.
  • the processing head 382 may be vertically movable.
  • the substrate processing apparatus 1 according to the first modified example will be described mainly about the differences from the above-described embodiment.
  • the second processing station 5 has an inspection section 36 instead of the first processing station 3 . It is also possible to simultaneously perform the bonding of the substrate W1 and the chip CP1 (step S104) and the inspection of the bonding state (step S105).
  • the second processing station 5 may also include a chip peeling section 37 in addition to the inspection section 36 instead of the first processing station 3 .
  • the substrate processing apparatus 1 attaches a second chip different from the chip CP1 to a second bonding region different from the bonding region of the main surface W1c of the substrate W1.
  • a substrate CW1 with a chip is manufactured by laminating CP2.
  • the substrate with chips CW1 includes a substrate W1, a plurality of chips CP1 bonded to the substrate W1, and a plurality of second chips CP2 bonded to the substrate W1.
  • a plurality of second chips CP2 shown in FIG. 16(B) are loaded into the substrate processing apparatus 1 .
  • a plurality of second chips CP2 are adhered to a second tape TP2, and the outer periphery of the second tape TP2 is attached to the second frame FR2.
  • a plurality of second chips CP2 are arranged in the opening of the second frame FR2. The plurality of second chips CP2 can be obtained, for example, by dicing the substrate while the substrate is adhered to the second tape TP2.
  • the second chip CP2 has a base substrate CP2a and a device CP2b formed on the base substrate CP2a.
  • the underlying substrate CP2a is, for example, a silicon wafer, a compound semiconductor wafer, or a glass substrate.
  • the device CP2b includes semiconductor elements, circuits, terminals, or the like.
  • the device CP2b is arranged on the side opposite to the second tape TP2 with respect to the base substrate CP2a.
  • the pickup unit 53 separates the plurality of second chips CP2 individually from the second tape TP2. After that, the second chip CP2 is turned upside down and then bonded to the substrate W1 as shown in FIG. 16(D).
  • the device W1b of the substrate W1, the device CP1b of the chip CP1, and the device CP2b of the second chip CP2 are electrically connected.
  • a chip-equipped substrate CW1 is obtained.
  • the interface block 4 may include a third buffer section 45.
  • the third buffer section 45 is adjacent to the transport area 30 of the first processing station 3 .
  • the first buffer section 41 , the second buffer section 42 and the third buffer section 45 may be vertically stacked to reduce the footprint of the interface block 4 .
  • the third buffer unit 45 stores a plurality of second chips CP2 together with the second frame FR2.
  • the third buffer unit 45 stores a plurality of second chips CP2 that have undergone pretreatment (for example, cleaning). As a result, the operating rate of the second processing station 5 can be improved, and the production efficiency of the substrates CW1 with chips can be improved.
  • the transportation and cleaning of the second chip CP2 are performed in the same manner as the transportation and cleaning of the chip CP1, so description thereof will be omitted.
  • the device used for transporting and cleaning the second chip CP2 and the device used for transporting and cleaning the chip CP1 may be a common device or may be separate devices.
  • the device used to pick up and mount the second chip CP2 and the device used to pick up and mount the chip CP1 may be a common device or may be separate devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

基板処理装置は、検査部と、チップ剥離部と、を備える。前記検査部は、基板の主面の異なる貼合領域に貼合された複数のチップのそれぞれの貼合状態が良好か不良かを検査する。前記チップ剥離部は、前記検査部による検査で前記貼合状態が不良であった前記チップを前記基板から剥離する。

Description

基板処理装置、及び基板処理方法
　本開示は、基板処理装置、及び基板処理方法に関する。
　特許文献１に記載のチップ実装システムは、チップ供給装置と、ボンディング装置と、表面処理装置と、搬出入部と、搬送部と、を備える（特許文献１の段落［０２２５］）。チップ供給装置は、複数のチップを保持して接合すべきチップを個別に供給する。ボンディング装置は、チップ供給装置から供給されたチップを基板上に取り付ける。表面処理装置は、複数のチップ及び基板の接合面に表面活性化処理と親水化処理を行う。搬入出部は、チップ実装システムの外部から接合すべきチップ及び基板をその内部に搬入し、チップが取り付けられた基板（チップと基板とを含む構造体）をその外部へ搬出する。搬送部は、複数のチップ、基板及びチップと基板とを含む構造体を搬出入部、チップ供給装置、ボンディング装置及び表面処理装置の間において搬送する。チップ供給装置の内部では、ダイシング処理が行われて複数のチップが生成される（特許文献１の段落［０２４８］）。また、チップ供給装置の内部では、ダイシングされた複数のチップがダイシングテープ上に載置される（特許文献１の段落［０２５０］）。
日本国特許第６３３７４００号公報
　本開示の一態様は、チップ付き基板の品質を向上する、技術を提供する。
　本開示の一態様に係る基板処理装置は、検査部と、チップ剥離部と、を備える。前記検査部は、基板の主面の異なる貼合領域に貼合された複数のチップのそれぞれの貼合状態が良好か不良かを検査する。前記チップ剥離部は、前記検査部による検査で前記貼合状態が不良であった前記チップを前記基板から剥離する。
　本開示の一態様によれば、チップ付き基板の品質を向上することができる。
図１は、一実施形態に係る基板処理装置を示す平面図である。 図２（Ａ）は基板の一例を示す断面図であり、図２（Ｂ）はチップの一例を示す断面図であり、図２（Ｃ）はチップのピックアップの一例を示す断面図であり、図２（Ｄ）はチップ付き基板の一例を示す断面図である。 図３は、一実施形態に係る基板処理方法を示すフローチャートである。 図４（Ａ）は第１フレーム搬送アームの動作の一例を示す平面図であり、図４（Ｂ）は図４（Ａ）に続いて第１フレーム搬送アームの動作の一例を示す平面図である。 図５は、チップ洗浄部の一例を示す断面図である。 図６は、エキスパンド部の一例を示す断面図である。 図７は、第２処理ステーションの一例を示す断面図である。 図８は、ダミーチップの貼合の一例を示す断面図である。 図９は、検査部の一例を示す断面図である。 図１０は、チップ剥離部の一例を示す断面図である。 図１１（Ａ）はブレードの一例を示す断面図であり、図１１（Ｂ）は加熱器と冷却器の一例を示す断面図である。 図１２（Ａ）はシールとノズルの一例を示す断面図であり、図１２（Ｂ）は突き上げピンの一例を示す断面図である。 図１３は、リワーク部の一例を示す断面図である。 図１４は、第１変形例に係る基板処理装置を示す平面図である。 図１５は、第２変形例に係る基板処理装置を示す平面図である。 図１６（Ａ）は図２（Ａ）に示す基板の変形例を示す断面図であり、図１６（Ｂ）は第２チップの一例を示す断面図であり、図１６（Ｃ）は第２チップのピックアップの一例を示す断面図であり、図１６（Ｄ）は図２（Ｄ）に示すチップ付き基板の変形例を示す断面図である。 図１７（Ａ）は図２（Ｄ）に示すチップ付き基板の別の変形例を示す断面図であり、図１７（Ｂ）は図１７（Ａ）に示すチップ付き基板に対する後処理の一例を示す断面図であり、図１７（Ｃ）は図１７（Ｂ）に続いて後処理の一例を示す断面図であり、図１７（Ｄ）は図１７（Ｃ）に続いて後処理の一例を示す断面図である。
　以下、本開示の実施形態について図面を参照して説明する。なお、各図面において同一の又は対応する構成には同一の符号を付し、説明を省略することがある。本明細書において、Ｘ軸方向、Ｙ軸方向、Ｚ軸方向は互いに垂直な方向である。Ｘ軸方向及びＹ軸方向は水平方向、Ｚ軸方向は鉛直方向である。
　図１～図２を参照して、一実施形態に係る基板処理装置１について説明する。基板処理装置１は、図２（Ａ）～図２（Ｄ）に示すように、基板Ｗ１の主面Ｗ１ｃの異なる貼合領域に複数のチップＣＰ１を貼合することで、チップ付き基板ＣＷ１を製造する。貼合領域は、予め設定されている。
　チップ付き基板ＣＷ１は、基板Ｗ１と、基板Ｗ１に貼合された複数のチップＣＰ１と、を含む。図示しないが、各チップＣＰ１の上には、さらに別のチップが積層されてもよい。
　基板処理装置１には、図２（Ａ）に示す基板Ｗ１が搬入される。基板Ｗ１は、下地基板Ｗ１ａと、下地基板Ｗ１ａの上に形成された複数のデバイスＷ１ｂと、を有する。下地基板Ｗ１ａは、例えば、シリコンウェハ、化合物半導体ウェハ、又はガラス基板である。デバイスＷ１ｂは、半導体素子、回路、又は端子などを含む。デバイスＷ１ｂは、主面Ｗ１ｃに形成されている。
　また、基板処理装置１には、図２（Ｂ）に示す複数のチップＣＰ１が搬入される。複数のチップＣＰ１はテープＴＰ１に接着されており、テープＴＰ１の外周がフレームＦＲ１に装着されている。フレームＦＲ１の開口部に、複数のチップＣＰ１が配列されている。複数のチップＣＰ１は、例えば基板をテープＴＰ１に接着した状態で基板をダイシングすることで得られる。
　チップＣＰ１は、下地基板ＣＰ１ａと、下地基板ＣＰ１ａの上に形成されたデバイスＣＰ１ｂと、を有する。下地基板ＣＰ１ａは、例えば、シリコンウェハ、化合物半導体ウェハ、又はガラス基板である。デバイスＣＰ１ｂは、半導体素子、回路、又は端子などを含む。デバイスＣＰ１ｂは、下地基板ＣＰ１ａを基準として、テープＴＰ１とは反対側に配置される。
　図２（Ｃ）に示すように、ピックアップ部５３は、複数のチップＣＰ１を個別にテープＴＰ１から剥離する。その後、チップＣＰ１は、上下反転された上で、図２（Ｄ）に示すように、基板Ｗ１に貼合される。基板Ｗ１のデバイスＷ１ｂと、チップＣＰ１のデバイスＣＰ１ｂとが電気的に接続される。これにより、チップ付き基板ＣＷ１が得られる。
　なお、図１７（Ａ）に示すように、チップ付き基板ＣＷ１を構成する基板Ｗ１は、デバイスＷ１ｂを有しなくてもよい。つまり、基板Ｗ１は、電気回路を有しなくてもよい。例えば、基板Ｗ１は、シリコンウェハ、化合物半導体ウェハ、又はガラス基板のみからなる。基板Ｗ１がデバイスＷ１ｂを有しない場合、図１７（Ｂ）に示すように、複数のチップＣＰ１を挟んで基板Ｗ１と基板Ｗ２とが接合される。次に、図１７（Ｃ）に示すように、複数のチップＣＰ１と基板Ｗ１が剥離され、最後に、図１７（Ｄ）に示すように複数のチップＣＰ１を挟んで基板Ｗ２と基板Ｗ３とが接合される。基板Ｗ３は、下地基板Ｗ３ａと、下地基板Ｗ３ａの上に形成された複数のデバイスＷ３ｂと、を有する。基板Ｗ３のデバイスＷ３ｂと、チップＣＰ１のデバイスＣＰ１ｂとが電気的に接続される。
　図１に示すように、基板処理装置１は、搬入出ステーション２と、第１処理ステーション３と、インターフェースブロック４と、第２処理ステーション５と、制御部９と、を備える。搬入出ステーション２と、第１処理ステーション３と、インターフェースブロック４と、第２処理ステーション５とは、この順番で、Ｘ軸負方向側からＸ軸正方向側に並ぶ。
　搬入出ステーション２は、載置台２０を備える。載置台２０には、カセットＣ１～Ｃ４が載置される。カセットＣ１は、図２（Ａ）に示す基板Ｗ１を収容する。カセットＣ２は、図２（Ｄ）に示すチップ付き基板ＣＷ１を収容する。カセットＣ３は、図２（Ｂ）に示すフレームＦＲ１と共に複数のチップＣＰ１を収容する。カセットＣ４は、図示しない使用済みのフレームＦＲ１を収容する。使用済みのフレームＦＲ１とは、複数のチップＣＰ１をテープＴＰ１から剥離した後に残るフレームＦＲ１のことである。使用済みのフレームＦＲ１には、チップＣＰ１が残っていてもよい。
　搬入出ステーション２は、搬送領域２１と、第３基板搬送アーム２２と、第３フレーム搬送アーム２３と、を備える。搬送領域２１は、載置台２０に隣接する。第３基板搬送アーム２２は、搬送領域２１にて基板Ｗ１を保持して搬送する。第３フレーム搬送アーム２３は、搬送領域２１にてフレームＦＲ１を保持して搬送する。第３基板搬送アーム２２と第３フレーム搬送アーム２３は、それぞれ、水平方向（Ｘ軸方向及びＹ軸方向の両方向）及び鉛直方向の移動と、鉛直軸を中心とする回転とが可能である。
　搬入出ステーション２は、第３基板搬送アーム２２と第３フレーム搬送アーム２３を移動または回転させる図示しない駆動部を有する。第３基板搬送アーム２２と第３フレーム搬送アーム２３は、同じＹ軸スライダに搭載され同時にＹ軸方向に移動させられてもよいし、異なるＹ軸スライダに搭載され独立にＹ軸方向に移動させられてもよい。第３基板搬送アーム２２と第３フレーム搬送アーム２３は、同じＹ軸スライダに搭載される場合、Ｚ軸方向に積層される。第３基板搬送アーム２２と第３フレーム搬送アーム２３が異なるＹ軸スライダに搭載される場合、複数のＹ軸スライダはＺ軸方向にずらして配置される。
　第３基板搬送アーム２２は、チップＣＰ１を貼合する前の基板Ｗ１をカセットＣ１から取り出し、基板載置部２４に搬送する。また、第３基板搬送アーム２２は、基板載置部２４からチップ付き基板ＣＷ１を取り出し、カセットＣ２に収納する。チップＣＰ１を貼合する前の基板Ｗ１を搬送する第３基板搬送アーム２２と、チップ付き基板ＣＷ１を搬送する第３基板搬送アーム２２とは、別々に設けられてもよい。
　第３フレーム搬送アーム２３は、フレームＦＲ１と共に複数のチップＣＰ１をカセットＣ３から取り出し、フレーム載置部２５に搬送する。また、第３フレーム搬送アーム２３は、フレーム載置部２５から使用済みのフレームＦＲ１を取り出し、カセットＣ４に収納する。フレームＦＲ１と共に複数のチップＣＰ１を搬送する第３フレーム搬送アーム２３と、使用済みのフレームＦＲ１を搬送する第３フレーム搬送アーム２３とは、別々に設けられてもよい。
　搬入出ステーション２は、基板載置部２４と、フレーム載置部２５と、を備える。基板載置部２４とフレーム載置部２５は、搬入出ステーション２の搬送領域２１と、第１処理ステーション３の搬送領域３０との間に配置され、両方の搬送領域２１、３０に隣接する。基板載置部２４とフレーム載置部２５とは、搬入出ステーション２のフットプリントを小さくすべく、鉛直方向に積層されてもよい。
　基板載置部２４には、チップＣＰ１を貼合する前の基板Ｗ１が載置される。基板載置部２４には、チップ付き基板ＣＷ１が載置されてもよい。チップＣＰ１を貼合する前の基板Ｗ１が載置される基板載置部２４と、チップ付き基板ＣＷ１が載置される基板載置部２４とは、別々に設けられてもよく、それぞれ複数設けられてもよい。
　フレーム載置部２５には、フレームＦＲ１と共に複数のチップＣＰ１が載置される。フレーム載置部２５には、使用済みのフレームＦＲ１が載置されてもよい。フレームＦＲ１と共に複数のチップＣＰ１が載置されるフレーム載置部２５と、使用済みのフレームＦＲ１が載置されるフレーム載置部２５とは、別々に設けられてもよく、それぞれ複数設けられてもよい。
　第１処理ステーション３は、搬送領域３０と、第１基板搬送アーム３１と、第１フレーム搬送アーム３２と、を備える。搬送領域３０は、Ｘ軸方向に延びている。第１基板搬送アーム３１は、搬送領域３０にて基板Ｗ１を保持して搬送する。第１フレーム搬送アーム３２は、搬送領域３０にてフレームＦＲ１を保持して搬送する。第１基板搬送アーム３１と第１フレーム搬送アーム３２は、それぞれ、水平方向（Ｘ軸方向及びＹ軸方向の両方向）及び鉛直方向の移動と、鉛直軸を中心とする回転とが可能である。
　第１処理ステーション３は、第１基板搬送アーム３１と第１フレーム搬送アーム３２を移動または回転させる図示しない駆動部を有する。第１基板搬送アーム３１と第１フレーム搬送アーム３２は、同じＸ軸スライダに搭載され同時にＸ軸方向に移動させられてもよいし、異なるＸ軸スライダに搭載され独立にＸ軸方向に移動させられてもよい。第１基板搬送アーム３１と第１フレーム搬送アーム３２は、同じＸ軸スライダに搭載される場合、Ｚ軸方向に積層される。第１基板搬送アーム３１と第１フレーム搬送アーム３２が異なるＸ軸スライダに搭載される場合、複数のＸ軸スライダはＺ軸方向にずらして配置される。
　第１基板搬送アーム３１は、チップＣＰ１を貼合する前の基板Ｗ１を基板載置部２４から取り出し、表面改質部３４と基板洗浄部３５を経由して、インターフェースブロック４の第１バッファ部４１に搬送する。また、第１基板搬送アーム３１は、第１バッファ部４１からチップ付き基板ＣＷ１を取り出し、検査部３６などを経由して、搬入出ステーション２の基板載置部２４に載置する。チップＣＰ１を貼合する前の基板Ｗ１を搬送する第１基板搬送アーム３１と、チップ付き基板ＣＷ１を搬送する第１基板搬送アーム３１とは、別々に設けられてもよい。
　第１フレーム搬送アーム３２は、フレーム載置部２５からフレームＦＲ１と共に複数のチップＣＰ１を取り出し、チップ洗浄部３３を経由して、インターフェースブロック４の第２バッファ部４２に搬送する。また、第１フレーム搬送アーム３２は、第２バッファ部４２から使用済みのフレームＦＲ１を取り出し、搬入出ステーション２のフレーム載置部２５に載置する。フレームＦＲ１と共に複数のチップＣＰ１を搬送する第１フレーム搬送アーム３２と、使用済みのフレームＦＲ１を搬送する第１フレーム搬送アーム３２とは、別々に設けられてもよい。
　第１処理ステーション３は、チップ洗浄部３３と、表面改質部３４と、基板洗浄部３５と、検査部３６と、チップ剥離部３７と、リワーク部３８と、アニール部３９と、を備える。チップ洗浄部３３と、表面改質部３４と、基板洗浄部３５と、検査部３６と、チップ剥離部３７と、リワーク部３８と、アニール部３９とは、搬送領域３０に隣接しており、搬送領域３０のＹ軸正方向側またはＹ軸負方向側に配置される。
　チップ洗浄部３３は、複数のチップＣＰ１がテープＴＰ１に接着され且つテープＴＰ１の外周がフレームＦＲ１に装着された状態で、複数のチップＣＰ１を洗浄する。チップＣＰ１を洗浄した後で、チップＣＰ１を基板Ｗ１に貼合することで、異物の噛み込みを抑制できる。チップ洗浄部３３の詳細は後述する。
　表面改質部３４は、基板Ｗ１の主面Ｗ１ｃをプラズマ処理する。表面改質部３４では、例えば減圧下において処理ガスである酸素ガスが励起されてプラズマ化され、イオン化される。酸素イオンが基板Ｗ１の主面Ｗ１ｃに照射されることにより、主面Ｗ１ｃが改質される。処理ガスは、酸素ガスには限定されず、例えば窒素ガスなどでもよい。
　基板洗浄部３５は、基板Ｗ１の主面Ｗ１ｃを洗浄する。例えば、基板洗浄部３５は、スピンチャックに保持されている基板Ｗ１を回転させながら、基板Ｗ１の上に純水（例えば脱イオン水）を供給する。純水は、遠心力によって主面Ｗ１ｃ全体に広がり、主面Ｗ１ｃを洗浄する。純水は、予め改質された主面Ｗ１ｃにＯＨ基を付与する。ＯＨ基同士の水素結合を利用して、基板Ｗ１とチップＣＰ１を貼合できる。
　検査部３６は、基板Ｗ１の主面Ｗ１ｃの異なる貼合領域に貼合された複数のチップＣＰ１のそれぞれの貼合状態が良好か不良かを検査する。検査項目は、気泡などの異物の有無と、位置ずれの有無と、の少なくとも１つを含む。例えば気泡が基板Ｗ１とチップＣＰ１の界面に有ると、チップ付き基板ＣＷ１が真空処理される際に、気泡が破裂する。気泡の破裂によって、貼合状態が良好なチップＣＰ１まで問題が生じたり、真空チャンバーが汚染されたりする。あるいは、気泡または粒子が基板Ｗ１とチップＣＰ１の界面に有ると、チップＣＰ１の高さが高くなり、研削または研磨時にチッピングが生じ、その衝撃で貼合状態が良好なチップＣＰ１まで問題が生じる。検査部３６の詳細は後述する。
　チップ剥離部３７は、検査部３６による検査で貼合状態が不良であったチップＣＰ１を、基板Ｗ１から剥離する。貼合状態が不良であったチップＣＰ１を基板Ｗ１から剥離することで、気泡または粒子が基板Ｗ１とチップＣＰ１の界面にある場合に生じる問題を解決でき、チップ付き基板ＣＷ１の品質を向上できる。基板Ｗ１から剥離したチップＣＰ１は、再利用されてもよいし、廃棄されてもよい。チップ剥離部３７の詳細は後述する。
　リワーク部３８は、基板Ｗ１の主面Ｗ１ｃのうち、チップ剥離部３７によってチップＣＰ１を剥離した貼合領域を選択的に処理する。その処理は、チップＣＰ１を剥離した貼合領域を、チップＣＰ１を貼合する直前の状態に戻す処理である。例えば、リワーク部３８は、チップＣＰ１を剥離した貼合領域に対して選択的に、プラズマと水の少なくとも１つを供給する。リワーク部３８の詳細は、後述する。
　アニール部３９は、チップ付き基板ＣＷ１を加熱処理する。加熱処理前に、チップＣＰ１と基板Ｗ１は、ＯＨ基同士の水素結合によって結合されている。加熱処理によって、脱水縮合反応が生じ、共有結合が生じ、チップＣＰ１と基板Ｗ１の接合強度が向上する。なお、チップ剥離部３７によるチップＣＰ１の剥離は、アニール部３９によるチップ付き基板ＣＷ１の加熱処理前に行われる。
　インターフェースブロック４は、第１処理ステーション３の搬送領域３０に隣接する。インターフェースブロック４は、第１バッファ部４１と、第２バッファ部４２と、第２基板搬送アーム４３と、第２フレーム搬送アーム４４と、を備える。第１バッファ部４１と第２バッファ部４２は、第１処理ステーション３の搬送領域３０に隣接している。第１バッファ部４１と第２バッファ部４２は、インターフェースブロック４のフットプリントを小さくすべく、鉛直方向に積層されてもよい。
　第１バッファ部４１は、チップＣＰ１を貼合する前の基板Ｗ１を保管する。第１バッファ部４１は、チップ付き基板ＣＷ１を保管してもよい。チップＣＰ１を貼合する前の基板Ｗ１を保管する第１バッファ部４１と、チップ付き基板ＣＷ１を保管する第１バッファ部４１とは、別々に設けられてもよく、それぞれ複数設けられてもよい。
　第２バッファ部４２は、フレームＦＲ１と共に複数のチップＣＰ１を保管する。第２バッファ部４２は、使用済みのフレームＦＲ１を保管してもよい。フレームＦＲ１と共に複数のチップＣＰ１を保管する第２バッファ部４２と、使用済みのフレームＦＲ１を保管する第２バッファ部４２とは、別々に設けられてもよく、それぞれ複数設けられてもよい。
　第２基板搬送アーム４３は、チップＣＰ１を貼合する前の基板Ｗ１を第１バッファ部４１から取り出し、第２処理ステーション５の基板保持部５１に搬送する。第２基板搬送アーム４３は、チップ付き基板ＣＷ１を基板保持部５１から第１バッファ部４１に搬送してもよい。第２基板搬送アーム４３は、水平方向（Ｘ軸方向及びＹ軸方向の両方向）及び鉛直方向の移動と、鉛直軸を中心とする回転とが可能である。チップＣＰ１を貼合する前の基板Ｗ１を搬送する第２基板搬送アーム４３と、チップ付き基板ＣＷ１を搬送する第２基板搬送アーム４３とは、別々に設けられてもよい。
　第２フレーム搬送アーム４４は、フレームＦＲ１と共に複数のチップＣＰ１を第２バッファ部４２から取り出し、第２処理ステーション５のチップ保持部５２に搬送する。第２フレーム搬送アーム４４は、使用済みのフレームＦＲ１をチップ保持部５２から第２バッファ部４２に搬送してもよい。第２フレーム搬送アーム４４は、水平方向（Ｘ軸方向及びＹ軸方向の両方向）及び鉛直方向の移動と、鉛直軸を中心とする回転とが可能である。フレームＦＲ１と共に複数のチップＣＰ１を保管する第２フレーム搬送アーム４４と、使用済みのフレームＦＲ１を搬送する第２フレーム搬送アーム４４とは、別々に設けられてもよい。
　インターフェースブロック４は、第２基板搬送アーム４３と第２フレーム搬送アーム４４を移動または回転させる図示しない駆動部を有する。第２基板搬送アーム４３と第２フレーム搬送アーム４４は、所定方向に同時に移動させられてもよいし、所定方向に独立に移動させられてもよい。第２基板搬送アーム４３と第２フレーム搬送アーム４４は、図１及び図２ではＺ軸方向に積層されていないが、Ｚ軸方向に積層されてもよい。
　インターフェースブロック４は、前処理（例えば表面改質と洗浄）を実施済みの基板Ｗ１と、前処理（例えば洗浄）を実施済みの複数のチップＣＰ１とを保管する。これにより、第２処理ステーション５の稼働率を向上でき、チップ付き基板ＣＷ１の生産効率を向上できる。
　なお、インターフェースブロック４は無くてもよく、第１処理ステーション３と第２処理ステーション５とが隣接していてもよい。この場合、第１処理ステーション３の第１基板搬送アーム３１が、チップＣＰ１を貼合する前の基板Ｗ１を第２処理ステーション５の基板保持部５１に搬送し、チップ付き基板ＣＷ１を基板保持部５１から受け取る。また、この場合、第１処理ステーション３の第１フレーム搬送アーム３２が、フレームＦＲ１と共に複数のチップＣＰ１を第２処理ステーション５のチップ保持部５２に搬送し、使用済みのフレームＦＲ１をチップ保持部５２から受け取る。
　第２処理ステーション５は、インターフェースブロック４を基準として第１処理ステーション３の搬送領域３０とは反対側に配置される。第２処理ステーション５は、基板保持部５１と、チップ保持部５２と、ピックアップ部５３と、マウント部５４と、を備える。基板保持部５１は、基板Ｗ１を保持する。チップ保持部５２は、複数のチップＣＰ１がテープＴＰ１を介してフレームＦＲ１に装着された状態で、複数のチップＣＰ１を保持する。基板保持部５１とチップ保持部５２は、それぞれ、水平方向（Ｘ軸方向及びＹ軸方向の両方向）の移動と、鉛直軸を中心とする回転とが可能である。ピックアップ部５３は、チップ保持部５２で保持されているチップＣＰ１をテープＴＰ１から剥離する。マウント部５４は、ピックアップ部５３でテープＴＰ１から剥離したチップＣＰ１を基板Ｗ１の主面Ｗ１ｃに実装する。第２処理ステーション５の詳細は後述する。
　インターフェースブロック４と、第２処理ステーション５とで、チップ貼合部６が構成される。チップ貼合部６は、第１処理ステーション３の搬送領域３０に隣接している。なお、既述の通り、インターフェースブロック４は無くてもよく、第２処理ステーション５のみでチップ貼合部６が構成されてもよい。
　制御部９は、例えばコンピュータであり、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）９１と、メモリなどの記憶媒体９２と、を備える。記憶媒体９２には、基板処理装置１において実行される各種の処理を制御するプログラムが格納される。制御部９は、記憶媒体９２に記憶されたプログラムをＣＰＵ９１に実行させることにより、基板処理装置１の動作を制御する。
　次に、図３を参照して、一実施形態に係る基板処理方法について説明する。図３の処理は、制御部９による制御下で実施される。
　先ず、搬入出ステーション２の第３基板搬送アーム２２が、カセットＣ１から基板Ｗ１を取り出し、基板載置部２４に搬送する。次に、第１処理ステーション３の第１基板搬送アーム３１が、基板載置部２４から基板Ｗ１を取り出し、表面改質部３４に搬送する。次に、表面改質部３４が、基板Ｗ１の主面Ｗ１ｃをプラズマ処理する（ステップＳ１０１）。その後、第１基板搬送アーム３１が、表面改質部３４から基板Ｗ１を取り出し、基板洗浄部３５に搬送する。次に、基板洗浄部３５が、基板Ｗ１の主面Ｗ１ｃを洗浄する（ステップＳ１０２）。その後、第１基板搬送アーム３１が、基板洗浄部３５から基板Ｗ１を取り出し、インターフェースブロック４の第１バッファ部４１に搬送する。次に、第２基板搬送アーム４３が、第１バッファ部４１から基板Ｗ１を取り出し、第２処理ステーション５の基板保持部５１に搬送する。
　上記の処理と並行して、下記の処理が行われる。先ず、搬入出ステーション２の第３フレーム搬送アーム２３が、カセットＣ３からフレームＦＲ１と共に複数のチップＣＰ１を取り出し、フレーム載置部２５に搬送する。次に、第１処理ステーション３の第１フレーム搬送アーム３２が、フレーム載置部２５からフレームＦＲ１と共に複数のチップＣＰ１を取り出し、チップ洗浄部３３に搬送する。次に、チップ洗浄部３３が、複数のチップＣＰ１を洗浄する（ステップＳ１０３）。その後、第１フレーム搬送アーム３２が、チップ洗浄部３３からフレームＦＲ１と共に複数のチップＣＰ１を取り出し、インターフェースブロック４の第２バッファ部４２に搬送する。次に、第２フレーム搬送アーム４４が、第２バッファ部４２からフレームＦＲ１と共に複数のチップＣＰ１を取り出し、第２処理ステーション５のチップ保持部５２に搬送する。
　次に、チップ貼合部６が、基板Ｗ１の主面Ｗ１ｃの異なる貼合領域に、複数のチップＣＰ１を貼合する（ステップＳ１０４）。これにより、チップ付き基板ＣＷ１が得られる。その後、第２基板搬送アーム４３が、基板保持部５１からチップ付き基板ＣＷ１を取り出し、第１バッファ部４１に搬送する。次に、第１処理ステーション３の第１基板搬送アーム３１が、第１バッファ部４１からチップ付き基板ＣＷ１を取り出し、検査部３６に搬送する。
　次に、検査部３６が、基板Ｗ１の主面Ｗ１ｃの異なる貼合領域に貼合された複数のチップＣＰ１のそれぞれの貼合状態が良好か不良かを検査する（ステップＳ１０５）。検査部３６は、検査結果を制御部９に送信する。制御部９は、不良の有無をチェックする（ステップＳ１０６）。制御部９は、検査部３６による検査結果に応じて、チップ付き基板ＣＷ１の搬送先を、アニール部３９とチップ剥離部３７とに振り分ける制御を行う。
　チップＣＰ１の貼合状態に不良が有る場合（ステップＳ１０６、ＮＯ）、チップ付き基板ＣＷ１の搬送先は、チップ剥離部３７になる。第１基板搬送アーム３１が、検査部３６からチップ付き基板ＣＷ１を取り出し、チップ剥離部３７に搬送する。次に、チップ剥離部３７が、貼合状態が不良であったチップＣＰ１を、基板Ｗ１から剥離する（ステップＳ１０７）。その後、第１基板搬送アーム３１が、チップ剥離部３７からチップ付き基板ＣＷ１を取り出し、リワーク部３８に搬送する。次に、リワーク部３８が、チップＣＰ１を剥離した貼合領域を選択的に処理する（ステップＳ１０８）。その後、第１基板搬送アーム３１が、リワーク部３８からチップ付き基板ＣＷ１取り出し、チップ貼合部６に搬送する。
　次に、チップ貼合部６が、チップＣＰ１を剥離した貼合領域に、チップＣＰ１を再度貼合するか、またはチップＣＰ１を再度貼合することなくチップＣＰ１とは別に用意されたダミーチップＤＣ１（図８参照）を貼合する（ステップＳ１０９）。ダミーチップＤＣ１は、チップＣＰ１とは異なり、デバイス、つまり電気回路を有しない。例えば、ダミーチップＤＣ１は、シリコンウェハ、化合物半導体ウェハ、又はガラス基板のみからなる。なお、チップ貼合部６は、チップＣＰ１を剥離した貼合領域に、チップＣＰ１もダミーチップＤＣ１も貼合しなくてもよく、何も貼合しなくてもよい。
　チップＣＰ１を基板Ｗ１から剥離した時に、基板Ｗ１のデバイスＷ１ｂが損傷してしまうことがある。損傷したデバイスＷ１ｂにチップＣＰ１を再度貼合することは、チップＣＰ１の無駄である。損傷したデバイスＷ１ｂにチップＣＰ１を貼合しなければ、チップＣＰ１の無駄を防止できる。この効果は、損傷したデバイスＷ１ｂに何も貼合しない場合にも得られる。
　なお、図１７（Ａ）に示すように基板Ｗ１がデバイスＷ１ｂを有しない場合、チップＣＰ１を剥離した貼合領域にチップＣＰ１を再度貼合することが好ましい。チップＣＰ１を再度貼合しない場合（チップＣＰ１を再度貼合することなくダミーチップＤＣ１を再度貼合する場合を含む）、図１７（Ｄ）に示す基板Ｗ３のデバイスＷ３ｂが無駄になるからである。
　チップ貼合部６は、既述の通り、チップＣＰ１を剥離した貼合領域に、チップＣＰ１を再度貼合するか、またはダミーチップＤＣ１を貼合する（ステップＳ１０９）。この場合、チップＣＰ１を剥離した貼合領域に何も貼合しない場合とは異なり、チップＣＰ１が実装されるスペースが空いたまま、チップ付き基板ＣＷ１が後処理に供されるのを防止でき、後処理の品質を向上できる。例えば研削または研磨時に、均一な処理が可能である。
　ステップＳ１０９の後、第１処理ステーション３の第１基板搬送アーム３１が、チップ貼合部６からチップ付き基板ＣＷ１を取り出し、検査部３６に搬送する。その後、ステップＳ１０５以降の処理が再度行われる。なお、ステップＳ１０９の後、第１基板搬送アーム３１が、チップ貼合部６からチップ付き基板ＣＷ１を取り出し、アニール部３９に搬送してもよい。その後、ステップＳ１１０以降の処理が行われる。
　一方、全てのチップＣＰ１の貼合状態に不良が無い場合（ステップＳ１０６、ＹＥＳ）、チップ付き基板ＣＷ１の搬送先は、アニール部３９になる。第１基板搬送アーム３１が、検査部３６からチップ付き基板ＣＷ１を取り出し、アニール部３９に搬送する。次に、アニール部３９が、チップ付き基板ＣＷ１を加熱処理する（ステップＳ１１０）。加熱処理によって、チップＣＰ１と基板Ｗ１の接合強度が向上する。
　その後、第１基板搬送アーム３１が、アニール部３９からチップ付き基板ＣＷ１を取り出し、搬入出ステーション２の基板載置部２４に載置する。最後に、搬入出ステーション２の第３基板搬送アーム２２が、基板載置部２４からチップ付き基板ＣＷ１を取り出し、カセットＣ２に収納する。チップ付き基板ＣＷ１は、カセットＣ２に収納された状態で、基板処理装置１から搬出される。
　なお、ステップＳ１０４の後、第１処理ステーション３の第１フレーム搬送アーム３２が、チップ貼合部６から使用済みのフレームＦＲ１を取り出し、搬入出ステーション２のフレーム載置部２５に載置する。次に、搬入出ステーション２の第３フレーム搬送アーム２３が、フレーム載置部２５から使用済みのフレームＦＲ１を取り出し、カセットＣ４に収納する。
　次に、図４を参照して、第１処理ステーション３の第１フレーム搬送アーム３２の一例について説明する。第１フレーム搬送アーム３２は、フレームＦＲ１を載せる一対のガイドレール３２１と、フレームＦＲ１を掴む把持部３２２と、一対のガイドレール３２１の長手方向に把持部３２２を移動させる駆動部３２３と、を有する。
　なお、搬入出ステーション２の第３フレーム搬送アーム２３と、インターフェースブロック４の第２フレーム搬送アーム４４も、第１処理ステーション３の第１フレーム搬送アーム３２と同様に構成されてもよく、フレームＦＲ１を載せる一対のガイドレールと、フレームＦＲ１を掴む把持部と、一対のガイドレールの長手方向に把持部を移動させる駆動部と、を有してもよい。
　一対のガイドレール３２１は、それぞれ、断面Ｌ字形状を有し、水平板３２１ａと鉛直板３２１ｂとを含む。上方から見たときに、一対の鉛直板３２１ｂが、フレームＦＲ１を挟んで配置され、鉛直板３２１ｂと直交する方向へのフレームＦＲ１の移動を規制する。フレームＦＲ１は、一対の水平板３２１ａの上に載置される。
　第１フレーム搬送アーム３２が、把持部３２２に加えて、一対のガイドレール３２１を有することで、フレームＦＲ１を安定的に支持できる。また、駆動部３２３が、一対のガイドレール３２１の長手方向に把持部３２２を移動させることで、所望の装置（例えばチップ洗浄部３３）との間でフレームＦＲ１を円滑に受け渡すことができる。
　図４に示すように、チップ洗浄部３３は、一対のガイドレール３３８を有してもよい。一対のガイドレール３３８と、一対のガイドレール３２１とを連続的に並べることで、フレームＦＲ１を円滑に受け渡すことができる。一対のガイドレール３３８は、水平方向及び鉛直方向に移動可能であってもよい。
　一対のガイドレール３３８は、それぞれ、断面Ｌ字形状を有し、水平板３３８ａと鉛直板３３８ｂとを含む。上方から見たときに、一対の鉛直板３３８ｂが、フレームＦＲ１を挟んで配置され、鉛直板３３８ｂと直交する方向へのフレームＦＲ１の移動を規制する。フレームＦＲ１は、一対の水平板３３８ａの上に載置される。
　チップ洗浄部３３は、内部搬送部３３９を有してもよい。図４（Ｂ）に示すように、内部搬送部３３９は、チップ洗浄部３３の内部で、フレームＦＲ１を上方から保持して搬送する。内部搬送部３３９は、一対のガイドレール３３８と、後述するフレーム保持部３３２との間で、フレームＦＲ１を搬送する。
　内部搬送部３３９は、例えば複数本のアーム３３９ａを有する。上方から見たときに、複数本のアーム３３９ａは、それぞれ、フレームＦＲ１の開口部を横切っており、長手方向両端でフレームＦＲ１を上方から吸着して搬送する。内部搬送部３３９は、水平方向（Ｘ軸方向及びＹ軸方向の両方向）及び鉛直方向の移動が可能である。
　次に、図５と図６を参照して、チップ洗浄部３３の一例について説明する。チップ洗浄部３３は、例えば、チップ保持部３３１と、フレーム保持部３３２と、を有する。チップ保持部３３１は、テープＴＰ１を介して複数のチップＣＰ１を下方から水平に保持する。後述するエキスパンド部３３３がテープＴＰ１を放射状に拡張する場合、チップ保持部３３１はテープＴＰ１を摺動自在に載せる。なお、チップ保持部３３１は、真空チャック機構を有し、テープＴＰ１を固定してもよい。
　フレーム保持部３３２は、フレームＦＲ１を下方から水平に保持する。フレーム保持部３３２は、真空チャック機構またはメカニカルチャック機構を有し、フレームＦＲ１を固定する。後述する回転駆動部３３４がフレーム保持部３３２を回転駆動させることで、フレームＦＲ１と共に複数のチップＣＰ１が回転する。
　チップ洗浄部３３は、エキスパンド部３３３を有してもよい。エキスパンド部３３３は、図６に示すように、テープＴＰ１を放射状に拡張することで、隣り合うチップＣＰ１同士の間隔を広げる。例えば、エキスパンド部３３３は、フレーム保持部３３２に対してチップ保持部３３１を相対的に上昇させることで、テープＴＰ１を放射状に拡張する。隣り合うチップＣＰ１同士の間隔を広げることで、チップＣＰ１の側面を効率よく洗浄できる。
　チップ洗浄部３３は、回転駆動部３３４と、ノズル３３５と、カップ３３６と、を有してもよい。回転駆動部３３４は、フレーム保持部３３２を回転駆動させることで、フレームＦＲ１と共に複数のチップＣＰ１を回転させる。回転駆動部３３４は、フレーム保持部３３２と共にチップ保持部３３１も回転駆動させる。ノズル３３５は、複数のチップＣＰ１に対して洗浄液を供給する。洗浄液は、薬液またはリンス液などである。リンス液は、ＤＩＷ（脱イオン水）などの純水である。ノズル３３５は、チップ保持部３３１などの回転中心線と直交する方向に移動してもよい。カップ３３６は、洗浄液を回収する。
　チップ洗浄部３３は、洗浄ヘッド３３７を有してもよい。洗浄ヘッド３３７は、ブラシまたはスポンジなどであり、複数のチップＣＰ１をスクラブ洗浄する。洗浄ヘッド３３７は、複数のチップＣＰ１との間に形成される液膜に対して超音波を付与するものであってもよい。液膜は、ノズル３３５が洗浄液を供給することで形成される。
　次に、図７を参照して、第２処理ステーション５の一例について説明する。第２処理ステーション５は、既述の通り、基板保持部５１と、チップ保持部５２と、ピックアップ部５３と、マウント部５４と、を備える。
　基板保持部５１は、基板Ｗ１を保持する。基板保持部５１は、例えば基板Ｗ１の主面Ｗ１ｃを上に向けて、基板Ｗ１を水平に保持する。基板Ｗ１の主面Ｗ１ｃが貼合領域ごとにデバイスＷ１ｂを有してもよく、基板保持部５１はデバイスＷ１ｂを上に向けて基板Ｗ１を水平に保持してもよい。
　チップ保持部５２は、複数のチップＣＰ１がテープＴＰ１を介してフレームＦＲ１に装着された状態で、複数のチップＣＰ１を保持する。チップ保持部５２は、例えば複数のチップＣＰ１のそれぞれのデバイスＣＰ１ｂを上に向けて、複数のチップＣＰ１を水平に保持する。
　ピックアップ部５３は、複数のチップＣＰ１を個別にテープＴＰ１から剥離する。ピックアップ部５３は、第１吸着ヘッド５３１を有する。第１吸着ヘッド５３１は、チップＣＰ１をテープＴＰ１とは反対側から吸着する。例えば、第１吸着ヘッド５３１は、チップＣＰ１を上方から吸着する。
　第１吸着ヘッド５３１は、チップＣＰ１を吸着した状態で、上方に移動することで、チップＣＰ１をテープＴＰ１から剥離する。第１吸着ヘッド５３１は、上下反転可能であってもよい。チップＣＰ１を上下反転することで、チップＣＰ１のデバイスＣＰ１ｂを基板Ｗ１に向けた状態でチップＣＰ１を基板Ｗ１に実装できる。
　チップ保持部５２は、突き上げピン５３２を有してもよい。突き上げピン５３２は、テープＴＰ１を介してチップＣＰ１を下方から突き上げる。第１吸着ヘッド５３１は、突き上げピン５３２で突き上げたチップＣＰ１を吸着する。これにより、隣り合うチップＣＰ１同士が擦れ合うことを抑制できる。
　図示しないが、ピックアップ部５３は、チップ洗浄部３３と同様に、エキスパンド部を有してもよい。エキスパンド部は、テープＴＰ１を放射状に拡張することで、隣り合うチップＣＰ１同士の間隔を広げる。これにより、隣り合うチップＣＰ１同士が擦れ合うことを抑制できる。
　マウント部５４は、チップＣＰ１のデバイスＣＰ１ｂを基板Ｗ１に向けた状態で、チップＣＰ１を基板Ｗ１の主面Ｗ１ｃに実装する。マウント部５４は、第２吸着ヘッド５４１を有する。第２吸着ヘッド５４１は、上下反転したチップＣＰ１を上方から吸着し、その状態で下方に移動することで、チップＣＰ１を基板Ｗ１の主面Ｗ１ｃに実装する。
　なお、本実施形態ではマウント部５４の第２吸着ヘッド５４１がピックアップ部５３の第１吸着ヘッド５３１からチップＣＰ１を直接受け取るが、図示しない搬送部を介して受け取ってもよい。搬送部は、ピックアップ部５３からマウント部５４にチップＣＰ１を搬送する。搬送部が、チップＣＰ１を上下反転してもよい。
　図７に示すように、基板Ｗ１の主面Ｗ１ｃが貼合領域ごとにデバイスＷ１ｂを有する場合、制御部９が情報取得部９３を有してもよい。情報取得部９３は、貼合領域ごとにデバイスＷ１ｂの状態が良好か不良かを示す情報を取得する。デバイスＷ１ｂの状態が良好か不良かは、外部の検査装置で検査される。検査装置は、例えばデバイスＷ１ｂの外観検査または動作検査を行い、その検査結果を制御部９に送信する。
　チップ貼合部６は、制御部９による制御下で、状態が良好であるデバイスＷ１ｂにはチップＣＰ１を貼合し、状態が不良であるデバイスＷ１ｂにはダミーチップＤＣ１（図８参照）を貼合する。なお、チップ貼合部６は、状態が不良であるデバイスＷ１ｂには、チップＣＰ１もダミーチップＤＣ１も貼合しなくてもよく、何も貼合しなくてもよい。
　状態が不良であるデバイスＷ１ｂにチップＣＰ１を貼合することは、チップＣＰ１の無駄である。状態が不良であるデバイスＷ１ｂにチップＣＰ１を貼合しないことで、チップＣＰ１の無駄を防止できる。この効果は、状態が不良であるデバイスＷ１ｂに何も貼合しない場合にも得られる。
　また、状態が不良であるデバイスＷ１ｂにチップＣＰ１を貼合することなくダミーチップＤＣ１を貼合すれば、何も貼合しない場合とは異なり、チップＣＰ１が実装されるスペースが空いたまま、チップ付き基板ＣＷ１が後処理に供されるのを防止でき、後処理の品質を向上できる。
　次に、図９を参照して、検査部３６の一例について説明する。検査部３６は、基板Ｗ１の主面Ｗ１ｃの異なる貼合領域に貼合された複数のチップＣＰ１のそれぞれの貼合状態が良好か不良かを検査する。検査項目は、気泡などの異物の有無と、位置ずれの有無と、の少なくとも１つを含む。検査部３６は、例えば、基板保持部３６１と、検査ヘッド３６２と、を有する。
　基板保持部３６１は、チップ付き基板ＣＷ１を保持する。基板保持部３６１は、水平方向（Ｘ軸方向及びＹ軸方向の両方向）の移動が可能である。基板保持部３６１は、鉛直軸を中心とする回転が可能であってもよい。基板保持部３６１の移動または回転によって、検査位置を変更できる。基板保持部３６１は、鉛直方向の移動が可能であってもよい。
　検査ヘッド３６２は、例えばＣＴスキャナ、赤外線スキャナ、共焦点レーザースキャナ、または超音波スキャナなどを有し、チップＣＰ１と基板Ｗ１の界面の画像を取得し、気泡の有無を検出する。あるいは、検査ヘッド３６２は、レーザー変位計などの高さ計測器を有し、チップＣＰ１の高さを検出することで、気泡の有無を検出してもよい。気泡が有れば、気泡の厚みの分、チップＣＰ１の高さが高くなる。
　検査部３６は、検査ヘッド３６２によって取得した情報を基に、基板Ｗ１の主面Ｗ１ｃの異なる貼合領域に貼合された複数のチップＣＰ１のそれぞれの貼合状態が良好か不良かを判断する図示しない判断部を有してもよい。判断部は、コンピュータで構成される。判断部は、制御部９の一部であってもよい。
　次に、図１０を参照して、チップ剥離部３７の一例について説明する。チップ剥離部３７は、検査部３６による検査で貼合状態が不良であったチップＣＰ１を、基板Ｗ１から剥離する。チップ剥離部３７は、例えば、基板保持部３７１と、剥離ヘッド３７２と、回収ボックス３７３と、を有する。
　基板保持部３７１は、チップ付き基板ＣＷ１を保持する。基板保持部３７１は、水平方向（Ｘ軸方向及びＹ軸方向の両方向）の移動が可能である。基板保持部３７１は、鉛直軸を中心とする回転が可能であってもよい。基板保持部３７１の移動または回転によって、剥離位置を変更できる。基板保持部３７１は、鉛直方向の移動が可能であってもよい。
　剥離ヘッド３７２は、例えば吸着ヘッド３７２ａを含む。吸着ヘッド３７２ａは、チップＣＰ１を上方から吸着し、その状態で上方に移動することで、チップＣＰ１を基板Ｗ１から剥離する。第１吸着ヘッド５３１は、鉛直方向だけではなく、水平方向の移動が可能であってよい。吸着ヘッド３７２ａは、基板Ｗ１から剥離したチップＣＰ１を回収ボックス３７３に投下する。
　次に、図１１と図１２を参照して、チップ剥離部３７の変形例について説明する。図１１（Ａ）に示すように、剥離ヘッド３７２は、吸着ヘッド３７２ａに加えて、ブレード３７２ｂを含んでもよい。ブレード３７２ｂは、チップＣＰ１と基板Ｗ１の界面に挿入されることで、チップＣＰ１を基板Ｗ１から剥離する。
　図１１（Ｂ）に示すように、剥離ヘッド３７２は、吸着ヘッド３７２ａに加えて、加熱器３７２ｃと冷却器３７２ｄを含んでもよい。加熱器３７２ｃと冷却器３７２ｄは、吸着ヘッド３７２ａの内部に設けられ、チップＣＰ１に温度勾配を形成し、熱応力によってチップＣＰ１を基板Ｗ１から剥離する。
　冷却器３７２ｄは、加熱器３７２ｃを囲むように配置される。これにより、加熱器３７２ｃの熱が横に漏れるのを抑制でき、剥離対象ではないチップＣＰ１が加熱されるのを抑制できる。なお、冷却器３７２ｄと加熱器３７２ｃの配置が逆であっても、熱応力によってチップＣＰ１を基板Ｗ１から剥離することは可能である。なお、冷却器３７２ｄは、吸着ヘッド３７２ａの内部に設けられる代わりに、基板保持部３７１（図１０参照）に設けられてもよい。
　図１２（Ａ）に示すように、剥離ヘッド３７２は、吸着ヘッド３７２ａに加えて、チューブ状のシール３７２ｅとノズル３７２ｆとを含んでもよい。シール３７２ｅは、剥離対象であるチップＣＰ１の周囲に、チップＣＰ１と基板Ｗ１の接合強度を低下させる剥離液を溜める。ノズル３７２ｆは、シール３７２ｅの内部に剥離液を吐出する。
　剥離液は、剥離対象であるチップＣＰ１と基板Ｗ１の界面に浸入し、チップＣＰ１と基板Ｗ１の接合強度を低下させる。剥離液は、例えば、ＤＩＷなどの純水を含む。純水は、加水分解によってチップＣＰ１と基板Ｗ１の接合強度を低下させる。剥離液は、純水と、純水以外の成分とを含んでもよい。
　シール３７２ｅは、基板Ｗ１の主面Ｗ１ｃに押し付けられる。シール３７２ｅの材質は、例えば樹脂またはゴムである。シール３７２ｅの内周面は、下方に向けて先細り状のテーパー面であってもよい。テーパー面によって剥離液を内側に導くことができる。
　ノズル３７２ｆは、シール３７２ｅを基板Ｗ１から離す前に、シール３７２ｅの内部に溜めた剥離液を吸い上げてもよい。剥離液を吐出するノズル３７２ｆと、剥離液を吸い上げるノズル３７２ｆとは、別々に設けられてもよい。
　図１２（Ｂ）に示すように、チップ剥離部３７は、基板保持部３７１の内部に複数の突き上げピン３７４を有してもよい。複数の突き上げピン３７４は、個別に昇降させられる。基板保持部３７１がチップ付き基板ＣＷ１を吸着した状態で、突き上げピン３７４が基板Ｗ１を局所的に付き上げることで、基板Ｗ１が局所的に曲げ変形させられ、チップＣＰ１が基板Ｗ１から剥離する。
　次に、図１３を参照して、リワーク部３８の一例について説明する。リワーク部３８は、基板Ｗ１の主面Ｗ１ｃのうち、チップ剥離部３７によってチップＣＰ１を剥離した貼合領域を選択的に処理する。リワーク部３８は、例えば、基板保持部３８１と、処理ヘッド３８２と、を有する。
　基板保持部３８１は、チップ付き基板ＣＷ１を保持する。基板保持部３８１は、水平方向（Ｘ軸方向及びＹ軸方向の両方向）の移動が可能である。基板保持部３８１は、鉛直軸を中心とする回転が可能であってもよい。基板保持部３８１の移動または回転によって、処理位置を変更できる。基板保持部３８１は、鉛直方向の移動が可能であってもよい。
　処理ヘッド３８２は、例えばプラズマヘッドを有し、プラズマヘッドからチップＣＰ１を剥離した貼合領域に選択的にプラズマを供給する。処理ヘッド３８２は、プラズマの供給領域を絞るべく、プラズマヘッドを囲むカバーを有してもよく、さらにカバーの内部を減圧してもよい。
　処理ヘッド３８２は、洗浄ヘッドを有してもよく、洗浄ヘッドからチップＣＰ１を剥離した貼合領域に選択的に水を供給する。洗浄ヘッドは、水を液体と気体のどちらの状態で供給してもよいが、好ましくは気体の状態で供給する。処理ヘッド３８２は、水の供給領域を絞るべく、洗浄ヘッドを囲むカバーを有してもよく、さらにカバーの内部を減圧してもよい。
　処理ヘッド３８２は、水平方向（Ｘ軸方向及びＹ軸方向の両方向）の移動が可能であってもよい。処理ヘッド３８２の移動によって、処理位置を変更できる。処理ヘッド３８２は、鉛直方向の移動が可能であってもよい。
　次に、図１４を参照して、第１変形例に係る基板処理装置１について、上記実施形態との相違点を主に説明する。基板処理装置１は、第１処理ステーション３の代わりに、第２処理ステーション５が検査部３６を備える。基板Ｗ１とチップＣＰ１の貼合（ステップＳ１０４）と、貼合状態の検査（ステップＳ１０５）とを同時に実施することも可能である。第２処理ステーション５は、第１処理ステーション３の代わりに、検査部３６に加えて、チップ剥離部３７も備えてもよい。
　次に、図１５と図１６を参照して、第２変形例に係る基板処理装置１について、上記実施形態及び上記第１変形例との相違点を主に説明する。基板処理装置１は、図１６（Ａ）～図１６（Ｄ）に示すように、基板Ｗ１の主面Ｗ１ｃの貼合領域とは異なる第２貼合領域に、チップＣＰ１とは異なる第２チップＣＰ２を貼合することで、チップ付き基板ＣＷ１を製造する。チップ付き基板ＣＷ１は、基板Ｗ１と、基板Ｗ１に貼合された複数のチップＣＰ１と、基板Ｗ１に貼合された複数の第２チップＣＰ２を含む。
　基板処理装置１には、図１６（Ｂ）に示す複数の第２チップＣＰ２が搬入される。複数の第２チップＣＰ２は第２テープＴＰ２に接着されており、第２テープＴＰ２の外周が第２フレームＦＲ２に装着されている。第２フレームＦＲ２の開口部に、複数の第２チップＣＰ２が配列されている。複数の第２チップＣＰ２は、例えば基板を第２テープＴＰ２に接着した状態で基板をダイシングすることで得られる。
　第２チップＣＰ２は、下地基板ＣＰ２ａと、下地基板ＣＰ２ａの上に形成されたデバイスＣＰ２ｂと、を有する。下地基板ＣＰ２ａは、例えば、シリコンウェハ、化合物半導体ウェハ、又はガラス基板である。デバイスＣＰ２ｂは、半導体素子、回路、又は端子などを含む。デバイスＣＰ２ｂは、下地基板ＣＰ２ａを基準として、第２テープＴＰ２とは反対側に配置される。
　図１６（Ｃ）に示すように、ピックアップ部５３は、複数の第２チップＣＰ２を個別に第２テープＴＰ２から剥離する。その後、第２チップＣＰ２は、上下反転された上で、図１６（Ｄ）に示すように、基板Ｗ１に貼合される。基板Ｗ１のデバイスＷ１ｂと、チップＣＰ１のデバイスＣＰ１ｂと、第２チップＣＰ２のデバイスＣＰ２ｂとが電気的に接続される。これにより、チップ付き基板ＣＷ１が得られる。
　図１５に示すように、インターフェースブロック４は、第３バッファ部４５を備えてもよい。第３バッファ部４５は、第１処理ステーション３の搬送領域３０に隣接している。第１バッファ部４１と第２バッファ部４２と第３バッファ部４５は、インターフェースブロック４のフットプリントを小さくすべく、鉛直方向に積層されてもよい。
　第３バッファ部４５は、第２フレームＦＲ２と共に複数の第２チップＣＰ２を保管する。第３バッファ部４５は、前処理（例えば洗浄）を実施済みの複数の第２チップＣＰ２を保管する。これにより、第２処理ステーション５の稼働率を向上でき、チップ付き基板ＣＷ１の生産効率を向上できる。
　なお、第２チップＣＰ２の搬送と洗浄は、チップＣＰ１の搬送と洗浄と同様に行われるので、説明を省略する。第２チップＣＰ２の搬送と洗浄に用いられる装置と、チップＣＰ１の搬送と洗浄に用いられる装置とは、共通の装置であってもよいし、別々に設けた装置であってもよい。
　また、第２チップＣＰ２のピックアップと実装は、チップＣＰ１のピックアップと実装と同様に行われるので、説明を省略する。第２チップＣＰ２のピックアップと実装に用いられる装置と、チップＣＰ１のピックアップと実装に用いられる装置とは、共通の装置であってもよいし、別々に設けた装置であってもよい。
　以上、本開示に係る基板処理装置、及び基板処理方法の実施形態等について説明したが、本開示は上記実施形態等に限定されない。特許請求の範囲に記載された範疇内において、各種の変更、修正、置換、付加、削除、及び組み合わせが可能である。それらについても当然に本開示の技術的範囲に属する。
１　　基板処理装置
３６　検査部
３７　チップ剥離部
ＣＰ１　チップ
Ｗ１　基板
Ｗ１ｃ　主面

Claims (20)

  1. 　基板の主面の異なる貼合領域に貼合された複数のチップのそれぞれの貼合状態が良好か不良かを検査する検査部と、
    　前記検査部による検査で前記貼合状態が不良であった前記チップを前記基板から剥離するチップ剥離部と、
    　を備える、基板処理装置。
  2. 　前記検査部は、気泡の有無と、位置ずれの有無との少なくとも１つを検査する、請求項１に記載の基板処理装置。
  3. 　前記基板の前記主面のうち、前記チップ剥離部によって前記チップを剥離した前記貼合領域を選択的に処理するリワーク部を備える、請求項１または２に記載の基板処理装置。
  4. 　前記リワーク部は、前記チップを剥離した前記貼合領域に対して選択的にプラズマと水の少なくとも１つを供給する、請求項３に記載の基板処理装置。
  5. 　前記基板の前記主面のうち、前記チップ剥離部によって前記チップを剥離した前記貼合領域に、前記チップを再度貼合するか、または前記チップを再度貼合しないチップ貼合部を備える、請求項１～４のいずれか１項に記載の基板処理装置。
  6. 　前記チップ貼合部は、前記基板の前記主面のうち、前記チップ剥離部によって前記チップを剥離した前記貼合領域に、前記チップを再度貼合することなく前記チップとは別に用意されたダミーチップを貼合する、請求項５に記載の基板処理装置。
  7. 　前記基板の前記主面は、前記貼合領域ごとにデバイスを有し、
    　前記貼合領域ごとに前記デバイスの状態が良好か不良かを示す情報を取得する情報取得部を備え、
    　前記チップ貼合部は、前記検査部で検査する前に、前記情報の前記状態が良好である前記デバイスには前記チップを貼合し、前記情報の前記状態が不良である前記デバイスには前記チップを貼合しない、請求項５または６に記載の基板処理装置。
  8. 　前記チップ貼合部は、前記情報の前記状態が不良である前記デバイスには前記チップを貼合することなく前記チップとは別に用意されたダミーチップを貼合する、請求項７に記載の基板処理装置。
  9. 　複数の前記チップが貼合されている前記基板を加熱処理するアニール部と、前記検査部と前記チップ剥離部と前記アニール部とに隣接する搬送領域と、前記搬送領域で前記基板を搬送する第１基板搬送アームと、前記第１基板搬送アームを制御する制御部と、を備え、
    　前記制御部は、前記検査部による検査結果に応じて、複数の前記チップが貼合されている前記基板の搬送先を、前記アニール部と前記チップ剥離部とに振り分ける制御を行う、請求項１～８のいずれか１項に記載の基板処理装置。
  10. 　前記チップ剥離部は、前記チップを吸着する吸着ヘッドと、前記チップと前記基板の界面に挿入されるブレードと、を含む、請求項１～９のいずれか１項に記載の基板処理装置。
  11. 　前記チップ剥離部は、前記チップを吸着する吸着ヘッドと、前記吸着ヘッドの内部に設けられる加熱器と、前記吸着ヘッドの内部または前記基板を保持する基板保持部に設けられる冷却器と、を含む、請求項１～８のいずれか１項に記載の基板処理装置。
  12. 　基板の主面の異なる貼合領域に貼合された複数のチップのそれぞれの貼合状態が良好か不良かを検査することと、
    　前記貼合状態が不良であった前記チップを前記基板から剥離することと、
    を有する、基板処理方法。
  13. 　前記貼合状態を検査することは、気泡の有無と、位置ずれの有無との少なくとも１つを検査することを含む、請求項１２に記載の基板処理方法。
  14. 　前記基板の前記主面のうち、前記チップを剥離した前記貼合領域を選択的に処理することを有する、請求項１２または１３に記載の基板処理方法。
  15. 　前記処理することは、前記チップを剥離した前記貼合領域に対して選択的にプラズマと水の少なくとも１つを供給することを含む、請求項１４に記載の基板処理方法。
  16. 　前記基板の前記主面のうち、前記チップを剥離した前記貼合領域に、前記チップを再度貼合するか、または前記チップを再度貼合しないことを有する、請求項１２～１５のいずれか１項に記載の基板処理方法。
  17. 　前記基板の前記主面のうち、前記チップを剥離した前記貼合領域に、前記チップを再度貼合することなく前記チップとは別に用意されたダミーチップを貼合することを有する、請求項１６に記載の基板処理方法。
  18. 　前記基板の前記主面は、前記貼合領域ごとにデバイスを有し、
    　前記基板処理方法は、前記貼合領域ごとに前記デバイスの状態が良好か不良かを示す情報を取得することと、前記検査する前に、前記情報の前記状態が良好である前記デバイスには前記チップを貼合して前記情報の前記状態が不良である前記デバイスには前記チップを貼合しないことと、を有する、請求項１２～１７のいずれか１項に記載の基板処理方法。
  19. 　前記情報の前記状態が不良である前記デバイスには、前記チップを貼合することなく前記チップとは別に用意されたダミーチップを貼合することを有する、請求項１８に記載の基板処理方法。
  20. 　前記検査した結果に応じて、複数の前記チップが貼合されている前記基板の搬送先を、複数の前記チップが貼合されている前記基板を加熱処理するアニール部と、前記貼合状態が不良であった前記チップを前記基板から剥離するチップ剥離部とに振り分けることを有する、請求項１２～１９のいずれか１項に記載の基板処理方法。
PCT/JP2022/003162 2022-01-27 2022-01-27 基板処理装置、及び基板処理方法 WO2023144972A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/003162 WO2023144972A1 (ja) 2022-01-27 2022-01-27 基板処理装置、及び基板処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/003162 WO2023144972A1 (ja) 2022-01-27 2022-01-27 基板処理装置、及び基板処理方法

Publications (1)

Publication Number Publication Date
WO2023144972A1 true WO2023144972A1 (ja) 2023-08-03

Family

ID=87470897

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/003162 WO2023144972A1 (ja) 2022-01-27 2022-01-27 基板処理装置、及び基板処理方法

Country Status (1)

Country Link
WO (1) WO2023144972A1 (ja)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04159743A (ja) * 1990-10-23 1992-06-02 Casio Comput Co Ltd 半導体チップ実装方法
JPH11102932A (ja) * 1997-07-30 1999-04-13 Seiko Epson Corp Ｉｃ実装構造、液晶装置及び電子機器
JP2000100873A (ja) * 1998-09-18 2000-04-07 Matsushita Electric Ind Co Ltd ベアチップ実装方法
JP2001291727A (ja) * 2000-04-10 2001-10-19 Matsushita Electric Ind Co Ltd ダイボンディング方法
JP2003100816A (ja) * 2001-09-26 2003-04-04 Olympus Optical Co Ltd 半導体チップ除去方法
JP2004031868A (ja) * 2002-06-28 2004-01-29 Toray Eng Co Ltd 実装方法および実装装置
JP2005166760A (ja) * 2003-11-28 2005-06-23 Optrex Corp Ｌｓｉチップの取り外し装置およびｌｓｉチップのリペア方法
JP2007103739A (ja) * 2005-10-05 2007-04-19 Toshiba Corp 半導体素子の製造方法
WO2010110165A1 (ja) * 2009-03-23 2010-09-30 東レエンジニアリング株式会社 実装装置および実装方法
JP2011071331A (ja) * 2009-09-25 2011-04-07 Nikon Corp 基板剥離方法及び基板剥離装置
JP6337400B2 (ja) * 2012-04-24 2018-06-06 須賀　唯知 チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体
JP2021110875A (ja) * 2020-01-14 2021-08-02 三星電子株式会社Samsung Electronics Co., Ltd. ディスプレイ装置の製造方法、ディスプレイ装置、およびディスプレイ装置製造用中間体

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04159743A (ja) * 1990-10-23 1992-06-02 Casio Comput Co Ltd 半導体チップ実装方法
JPH11102932A (ja) * 1997-07-30 1999-04-13 Seiko Epson Corp Ｉｃ実装構造、液晶装置及び電子機器
JP2000100873A (ja) * 1998-09-18 2000-04-07 Matsushita Electric Ind Co Ltd ベアチップ実装方法
JP2001291727A (ja) * 2000-04-10 2001-10-19 Matsushita Electric Ind Co Ltd ダイボンディング方法
JP2003100816A (ja) * 2001-09-26 2003-04-04 Olympus Optical Co Ltd 半導体チップ除去方法
JP2004031868A (ja) * 2002-06-28 2004-01-29 Toray Eng Co Ltd 実装方法および実装装置
JP2005166760A (ja) * 2003-11-28 2005-06-23 Optrex Corp Ｌｓｉチップの取り外し装置およびｌｓｉチップのリペア方法
JP2007103739A (ja) * 2005-10-05 2007-04-19 Toshiba Corp 半導体素子の製造方法
WO2010110165A1 (ja) * 2009-03-23 2010-09-30 東レエンジニアリング株式会社 実装装置および実装方法
JP2011071331A (ja) * 2009-09-25 2011-04-07 Nikon Corp 基板剥離方法及び基板剥離装置
JP6337400B2 (ja) * 2012-04-24 2018-06-06 須賀　唯知 チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体
JP2021110875A (ja) * 2020-01-14 2021-08-02 三星電子株式会社Samsung Electronics Co., Ltd. ディスプレイ装置の製造方法、ディスプレイ装置、およびディスプレイ装置製造用中間体

Similar Documents

Publication Publication Date Title
KR101922262B1 (ko) 박리 장치, 박리 시스템 및 박리 방법
KR101900113B1 (ko) 박리 장치, 박리 시스템 및 박리 방법
JP5323867B2 (ja) 基板反転装置、基板反転方法、剥離システム、プログラム及びコンピュータ記憶媒体
US20110073241A1 (en) Method and apparatus for separating protective tape
WO2013136982A1 (ja) 剥離装置、剥離システム及び剥離方法
JP5580806B2 (ja) 剥離装置、剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
JP5552462B2 (ja) 剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
JP6158721B2 (ja) 洗浄装置、剥離システム、洗浄方法、プログラム及びコンピュータ記憶媒体
JP5740550B2 (ja) 剥離装置、剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
US20140158303A1 (en) Bonding system, substrate processing system, and bonding method
KR101805964B1 (ko) 박리 시스템, 박리 방법 및 컴퓨터 기억 매체
JP5374462B2 (ja) 剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
JP7229353B2 (ja) 分離装置及び分離方法
JP2006237492A (ja) ウエハ処理装置
WO2023144972A1 (ja) 基板処理装置、及び基板処理方法
JP7365827B2 (ja) 接合システム、および接合方法
WO2023144971A1 (ja) 基板処理装置、及び基板処理方法
WO2023145558A1 (ja) 基板処理装置、及び基板処理方法
JP5777549B2 (ja) 剥離装置、剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
WO2024089907A1 (ja) 基板処理装置、及び基板処理方法
JP7308265B2 (ja) 分離装置及び分離方法
WO2023100831A1 (ja) チップ周部剥離装置、チップ供給装置、チップ供給システム、チップ接合システム、ピックアップ装置、チップ周部剥離方法、チップ供給方法、チップ接合方法およびピックアップ方法
JP2024017044A (ja) 基板処理装置、及び基板処理方法
TW202422719A (zh) 靜電載具、處理系統及處理方法
JP2015207756A (ja) 剥離装置及び剥離システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22923837

Country of ref document: EP

Kind code of ref document: A1