JP2001291727A - ダイボンディング方法 - Google Patents

ダイボンディング方法

Info

Publication number
JP2001291727A
JP2001291727A JP2000107562A JP2000107562A JP2001291727A JP 2001291727 A JP2001291727 A JP 2001291727A JP 2000107562 A JP2000107562 A JP 2000107562A JP 2000107562 A JP2000107562 A JP 2000107562A JP 2001291727 A JP2001291727 A JP 2001291727A
Authority
JP
Japan
Prior art keywords
defective
chip
mounting
mounting point
die bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000107562A
Other languages
English (en)
Inventor
幸一 ▲高▼橋
Koichi Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000107562A priority Critical patent/JP2001291727A/ja
Publication of JP2001291727A publication Critical patent/JP2001291727A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 樹脂封止の不良を防止することができるダイ
ボンディング方法を提供することを目的とする。 【解決手段】 半導体チップを基板に実装して成る電子
部品を製造する電子部品製造方法において、樹脂封止工
程に先立って半導体チップを基板の複数の実装点に搭載
してボンディングするダイボンディング工程において、
実装点を認識してバッドマークが検出されたならば不良
実装点であると判断して、この実装点には半導体チップ
のうち不良と判定された不良チップを搭載するようにし
た。これにより、樹脂封止工程においてチップ未搭載状
態のモールドキャビティの発生を排除して注入樹脂量を
均一にすることができ、樹脂量のばらつきによる注入不
良の発生を防止して樹脂封止の不良を防止することがで
きる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップを基
板に搭載してボンディングするダイボンディング方法に
関するものである。
【0002】
【従来の技術】半導体チップ(以下、本明細書中では単
に「チップ」と略称する。)は、ディスク状のウェハか
ら切り出されて基板へ実装される。一般に、チップを実
装して成る電子部品の製造過程では、1つの基板に設け
られた複数の実装点に半導体ウェハから取り出されたチ
ップをそれぞれ搭載してボンディングし、ボンディング
後にはチップを保護するための樹脂封止を基板単位で一
括して行う。そして樹脂封止後に基板は各チップごとに
分離され個片の電子部品が完成する。
【0003】ところでチップや基板の製造過程において
は、ある割合で不良の発生が避けられないため、半導体
ウェハや基板の製造過程において各チップごとに、また
各実装点ごとに良否判定のための検査が行われ、不良と
判定されたものは後工程において生産対象から除外され
る。すなわち、不良と判定された実装点に対してはチッ
プの搭載は行われず、不良と判定されたチップは搭載対
象から除外される。
【0004】このため、一般に検査工程においては後工
程において識別が可能となるように、不良であることを
示す識別マーク(バッドマーク)がチップや実装点に印
加される。そして、搭載後の樹脂封止工程においては、
不良と判定された不良実装点は未搭載のまま樹脂封止が
行われる。
【0005】
【発明が解決しようとする課題】しかしながら、この樹
脂封止工程において不良実装点が未搭載状態のまま樹脂
封止をおこなうと、以下に説明するような不具合が生じ
る。樹脂封止工程では、1つまたは複数の基板を対象と
してモールド金型が装着され、モールドプレス装置の同
一射出機構によってこれらの基板の複数の実装点に一括
して樹脂が注入される。
【0006】このとき、チップが未搭載状態の実装点が
存在すると、この実装点に対応したモールドキャビティ
にはチップの体積に相当する量だけ封止樹脂が他の実装
点よりも多く注入される。1度のモールディング動作に
おいて射出される封止樹脂の量は厳密にコントロールさ
れていることから、不良実装点に余分な封止樹脂が注入
されると他の正常な実装点に注入される樹脂量が不足す
ることとなり、この樹脂量の不足は直接樹脂封止の不良
をもたらす。
【0007】近年電子部品の小型化に伴い、樹脂封止さ
れた電子部品全体に対する半導体チップの大きさが相対
的に大きくなり、1つの電子部品の樹脂封止に用いられ
る封止樹脂の体積は相対的に減少していることから、不
良実装点の存在が樹脂封止の品質に与える影響は従来と
比較してより大きくなっている。このように、半導体チ
ップを基板に搭載し樹脂封止をおこなう電子部品の製造
においては、不良実装点の存在に起因して樹脂封止の不
良が発生するという問題点があった。
【0008】そこで本発明は、樹脂封止の不良を防止す
ることができるダイボンディング方法を提供することを
目的とする。
【0009】
【課題を解決するための手段】請求項1記載のダイボン
ディング方法は、半導体チップを基板にボンディングす
るダイボンディング方法であって、前記半導体チップを
前記基板に設けられた複数の実装点に搭載してボンディ
ングするダイボンディング工程において、前記実装点の
うち不良と判定された不良実装点に対しては前記半導体
チップのうち不良と判定された不良チップを搭載するよ
うにした。
【0010】請求項2記載のダイボンディング方法は、
請求項1記載のダイボンディング方法であって、不良チ
ップのうち割れまたは欠けのない不良チップを不良実装
点に搭載するようにした。
【0011】請求項3記載のダイボンディング方法は、
半導体チップを基板にボンディングするダイボンディン
グ方法であって、前記半導体チップを前記基板に設けら
れた複数の実装点に搭載してボンディングするダイボン
ディング工程において、前記実装点のうち正常な実装点
に対しては良品と判定された半導体チップを実装し、不
良と判定された不良実装点に対しては前記半導体チップ
と略同一体積の代用品を搭載するようにした。
【0012】請求項4記載のダイボンディング方法は、
請求項3記載のダイボンディング方法であって、代用品
に、不良と判定されかつ割れもしくは欠けのない不良チ
ップを使用するようにした。
【0013】請求項5記載のダイボンディング方法は、
請求項3記載のダイボンディング方法であって、代用品
が、良品と判定された半導体チップと略同一形状のダミ
ーチップである。
【0014】本発明によれば、半導体チップを基板に搭
載してボンディングする工程において、実装点のうち不
良と判定された不良実装点に対しては半導体チップのう
ち不良と判定された不良チップを搭載することにより、
樹脂封止工程における注入樹脂量を均一にすることがで
き、樹脂量のばらつきによる注入不良の発生を防止して
樹脂封止の不良を防止することができる。
【0015】
【発明の実施の形態】(実施の形態1)図1は本発明の
実施の形態1のダイボンディング装置の構成を示すブロ
ック図、図2は本発明の実施の形態1の基板の平面図、
図3は本発明の実施の形態1の半導体ウェハの平面図、
図4は本発明の実施の形態1のダイボンディング方法を
示すフロー図、図5は本発明の実施の形態1のダイボン
ディング方法における良品チップ検索処理のフロー図、
図6は本発明の実施の形態1のダイボンディング方法に
おける不良チップ検索処理のフロー図、図7は本発明の
実施の形態1のモールドプレス装置の部分断面図であ
る。
【0016】まず、図1を参照してチップ実装装置の構
成を説明する。図1において、チップ供給部1はXYテ
ーブル2によって水平方向に移動するウェハリング3を
備えている。ウェハリング3には多数のチップ5(半導
体チップ)が貼付されたウェハシート4が展張されてい
る。ウェハリング3の下方にはダイエジェクタ6が配設
されており、ウェハシート4を突き破ってピンを上方に
突出させることにより貼付されたチップ5を突き上げ
る。
【0017】チップ供給部1の上方には、第2のカメラ
7が配設されている。第2のカメラ7はウェハシート4
上のチップ5を撮像する。撮像により得られた画像デー
タは第2の画像認識部15に送られ、チップ5の位置が
認識されるとともに、後述するようにチップ5の良否を
示すバッドマークの有無を検出する。
【0018】ここで求められた位置情報に基づいてXY
テーブル2を駆動することにより、チップ5の中心をダ
イエジェクタ6の中心に合致させることができる。そし
てこの状態でダイエジェクタ6で突き上げられたチップ
5は搭載ヘッド9によってピックアップされ、移動テー
ブル8によって基板載置部11上に移動し、ここで搭載
ヘッド9が昇降動作を行うことにより基板12上にチッ
プ5が実装される。
【0019】搭載ヘッド9には、移動テーブル8によっ
て搭載ヘッド9とともに一体的に移動する第1のカメラ
10が設けられている。第1のカメラ10は基板載置部
11上の基板12を撮像する。撮像により得られた画像
データは第1の画像認識部14に送られる。第1の画像
認識部14は基板12に設けられた実装点(図2参照)
の位置を認識するとともに、実装点の良否を示すバッド
マークの有無を検出する。
【0020】次に制御系について説明する。機構制御部
13はダイエジェクタ6の突き上げ動作、XYテーブル
2の水平移動、移動テーブル8および搭載ヘッド9の動
作を制御する。演算部16はプログラム記憶部17に記
憶された各種プログラムや、データ記憶部18に記憶さ
れたデータに基づいて、また第1の画像認識部14およ
び第2の画像認識部15による認識結果に基づいて機構
制御部13を制御する。
【0021】データ記憶部18は、ウェハシート4上に
おけるチップ5の配列を座標データの形で記憶するほ
か、第2の画像認識部15によって検出された不良チッ
プの位置を示す不良チップデータを一時記憶する。表示
モニター19は撮像された画像の表示や、ダイボンディ
ング装置の操作時の操作画面やデータ入力時の入力画面
を表示する。
【0022】キー入力部20はキーボードやポインティ
ングデバイスであり、表示画面上での入力操作に用いら
れる。記憶媒体読取部21は、フロッピー(登録商標)
ディスクなどの記憶媒体のドライブ装置であり、外部か
らのデータ読み込みに用いられる。通信部22はネット
ワーク手段であり、前後工程の他装置や外部装置とのデ
ータ授受をおこなう。
【0023】次に図2を参照して、チップ5がボンディ
ングされる基板12について説明する。図2に示すよう
に、基板12にはチップが搭載されボンディングされる
実装点12aが格子状に複数設けられている。またこれ
らの実装点12aのうち、前工程における検査によって
不良であると判定された不良実装点12Mには、不良で
あることを示す識別マークであるバッドマークMが設け
られている。このバッドマークMを第1の画像認識部1
4で認識することにより、当該実装点が不良であること
が検出される。
【0024】次に図3を参照してダイボンディング装置
に供給されるウェハシートについて説明する。図3に示
すウェハシート4には多数のチップ5が格子状に配列さ
れた状態で貼付されている。ウェハシート4には、品質
上問題のない良品チップの他、検査により電気的な不良
が検出された不良チップやウェハの外縁部の部分的に欠
けのあるチップなど種々の形態のチップが存在する。
【0025】これらのチップのうち、外観的には搭載不
可であることが判別できない不良チップ5mには、不良
であることを示す識別マークであるバッドマークmが付
されている。このバッドマークmは第2のカメラ7によ
って撮像された各チップ5の画像データを第2の画像認
識部15によって認識することにより検出される。
【0026】このダイボンディング装置は上記のように
構成されており、以下ダイボンディング方法について図
4、図5、図6のフロー図に沿って説明する。まず図4
において、基板12を第1のカメラ10で撮像して、チ
ップ5が実装される実装点12aを認識する(ST
1)。そして当該実装点12aにバッドマークMが検出
されたか否かを判断する(ST2)。ここでバッドマー
クMが検出されないならば、当該実装点12aは良品で
あると判断し、チップ実装を行うために良品チップの検
索をおこなう(ST3)。
【0027】そして(ST3)の検査結果が良品チップ
有りか無しだったのかを判断し(ST4)、良品チップ
が存在しない場合には、ダイボンディングの終了または
ウェハシート交換のいずれかを選択する(ST5)。
(ST4)において良品チップが存在する場合には、こ
の良品チップを基板12の当該実装点に実装する(ST
6)。そしてこの実装点12aが最終実装点であるか否
かを判断し(ST7)、YESであればダイボンディン
グを終了する(ST8)。NOであれば次の実装点に移
動し、(ST1)以降の処理を反復しておこなう。
【0028】(ST2)においてバッドマークMが検出
された場合には、当該実装点12aは不良実装点12M
であるとみなし、この不良実装点12Mに不良チップ5
mを搭載するために、既検出不良チップの有無を判断す
る(ST10)。この判断はデータ記憶部18に記憶さ
れている不良チップデータに基づいて行われる。そし
て、既に不良チップ5mが検出されていれば、不良チッ
プ5mを当該不良実装点12Mに実装する(ST1
1)。すなわち不良チップデータによってウェハシート
4上の不良チップ5mの位置を特定し、この不良チップ
5mをピックアップして不良実装点12Mに実装する。
そしてこの後前述の(ST7)に移行する。
【0029】(ST10)において既検出不良チップが
存在しないと判断されたならば、不良チップ5mを新た
に検出するための検索を行う(ST12)。そして(S
T12)での検索において不良チップ有りだったかを判
断し(ST13)、不良チップ5mがある場合には(S
T11)に移行してこの不良チップ5mを不良実装点1
2Mに実装する。ここで不良チップ5mが存在しない場
合には、ダイボンディングの終了またはウェハシート4
の交換の選択を行う(ST14)。
【0030】次に、図4の(ST3)にて行われる良品
チップ検索処理について説明する。図5のフロー図にお
いて、第2のカメラ7によりウェハシート4を撮像し、
チップ5を認識する(ST21)。そして認識したチッ
プ5に外観上の欠陥、すなわち割れや欠けがないか判定
する(ST22)。外観上の不具合があれば(ST2
6)へ移行し、問題なければこのチップにバッドマーク
mがないか判定する(ST23)。ここでバッドマーク
mのない良品チップであると判断されたならば検索結果
を良品チップ有りとして良品チップ検索処理を終了し
(ST24)、図4の(ST4)に移行する。
【0031】また、バッドマークm有りと判断されたな
らば、このチップを外観上欠陥のない既検出不良チップ
としてデータ記憶部18に当該不良チップの座標を記憶
する(ST25)。そして当該チップ5の位置が最終認
識ポイントであるか否かを判断し(ST26)、YES
であれば検索結果を良品チップ無しとして良品チップ検
索処理を終了する(ST27)。NOであればウェハシ
ート4上の次の認識ポイントへ移動し(ST28)、
(ST21)以降の処理を反復する。
【0032】次に図4の(ST12)において行われる
不良チップ検索処理について説明する。この不良チップ
検索処理では割れや欠けがなく電気的に欠陥のあるチッ
プを検索する。図6において、第2のカメラ7によりウ
ェハシート4を撮像し、チップ5を認識する(ST3
1)。そして認識したチップ5に外観上の欠陥、すなわ
ち割れや欠けがないか判定する(ST32)。割れや欠
けがなければこのチップにバッドマークmがないか判定
する(ST33)。ここでバッドマークmが検出されて
不良チップ5mであると判断されたならば、検索結果を
不良チップ有りとして不良チップ検索処理を終了し(S
T34)、図4の(ST13)に移行する。
【0033】また、不良チップ5mではないと判断され
たならば、データ記憶部18に記憶されているウェハシ
ート4上のチップ5の配列データに基づいて、当該チッ
プの位置が最終認識ポイントであるか否かを判断し(S
T35)、YESであれば検索結果を不良チップ無しと
して不良チップ検索処理を終了する(ST36)。NO
であればウェハシート4上の次の認識ポイントへ移動し
(ST37)、(ST31)以降の処理を反復する。
【0034】すなわち、上記ダイボンディング工程にお
いては、基板12の実装点12aのうち不良と判定され
た不良実装点12Mに対しては、半導体チップ5のうち
不良と判定された不良チップ5mが搭載される。そして
この不良実装点12Mと不良チップ5mは、それぞれダ
イボンディング工程においてバッドマークM,mを認識
することにより検出される。
【0035】次にこのようにして、半導体チップ5がボ
ンディングされた基板12は樹脂封止工程に送られる。
図7に示すように、ダイボンディング後の基板12はモ
ールドプレス装置30のベッド31上に載置される。そ
して基板12の上面にモールド金型33を下降させるこ
とにより、基板12上の各実装点12aはモールドキャ
ビティ33aによって覆われる。このとき、右端に位置
するモールドキャビティ33’aは不良実装点12M上
に位置しており、不良実装点12Mには不良チップ5m
がボンディングされている。
【0036】この状態で、プランジャ32を上昇させる
ことにより樹脂射出用のシリンダ31a内の封止樹脂
は、モールド金型33のゲート部33bを介してモール
ドキャビティ33a内に注入される。この後、モールド
金型33を分離させて基板12を取り出し、各個片のチ
ップごとに打ち抜くことにより、チップ5を基板12の
各実装点に実装してなる電子部品が完成する。
【0037】この電子部品製造方法の樹脂封止工程にお
いて、不良実装点12Mに対しても割れや欠けのない不
良チップ5mがボンディングされていることから、各モ
ールドキャビティ33a内には規定量以上の封止樹脂が
注入されることがない。したがって、チップ5がボンデ
ィングされていない実装点が存在する状態で樹脂封止を
行った場合に従来発生していた、注入樹脂量の部分的な
不足によって生じる樹脂封止の不具合が発生しない。ま
た、不良実装点12Mに対しては不良チップ5mを用い
るようにしていることから、製品化されずに廃棄される
不良実装点12Mに対して良品チップを使用する無駄を
排除することができる。また、割れや欠けのない不良チ
ップは、その外形形状が良品チップと同一であるので、
良品チップのみを実装するように設計されたダイボンデ
ィング装置でも、装置の動作プログラムを変更するだけ
で容易に対応することができる。
【0038】(実施の形態2)図8は本発明の実施の形
態2のダイボンディング方法を示すフロー図、図9は本
発明の実施の形態2のウェハシート上における不良チッ
プのマッピングデータを示す図である。本実施の形態2
においては、図1に示すものと同様の構成のダイボンデ
ィング装置を用いてダイボンディング工程が行われる
が、データ記憶部18に記憶されるデータ内容が実施の
形態1と異なっている。
【0039】すなわち、データ記憶部18には、不良実
装点12Mの位置を示す実装点マッピングデータ、すな
わち不良実装点特定データが基板12ごとに格納されて
いる。この実装点マッピングデータは、フロッピーディ
スクなどの記憶媒体に記憶された前行程での検査結果の
データを、記憶媒体読取部21によって読み取ることに
より、また検査結果のデータを通信部22を介して前工
程装置から直接オンラインで受信することにより取得さ
れる。あるいは、このダイボンディング装置を用いて事
前に第1の画像認識部14によって基板12の全てのバ
ッドマークMが付された不良実装点12Mの位置を検出
し、この検出結果をデータ記憶部18に記憶させる方法
でも良い。
【0040】またデータ記憶部18には、チップマッピ
ングデータ、すなわちウェハシート4上におけるチップ
5の配列と各チップ5が不良チップ5mであるか否かの
区別とを関連付けして不良チップを特定する不良チップ
特定データが記憶されている。図9に示すように、チッ
プマッピングデータにおいては、ウェハシート4上にお
けるチップ5の配列状態は、格子状配列の各行・各列に
付された番号によって表される。図9においてハッチン
グを施した範囲はチップ5が存在する位置を示してお
り、各チップ5はこの座標によって特定される。そし
て、バッドマークmが付された不良チップ5mの位置も
この座標を用いて特定される。
【0041】このチップマッピングデータは、フロッピ
ーディスクなどの記憶媒体に記憶された前行程での検査
結果のデータを、記憶媒体読取部21によって読み取る
ことにより、また検査結果のデータを通信部22を介し
て前工程装置から直接オンラインで受信することにより
取得される。あるいは、このダイボンディング装置を用
いて事前に第2の画像認識部15によってウェハシート
4上のバッドマークmが付された全ての不良チップ5m
の配列位置を検出し、この検出結果をデータ記憶部18
に記憶させる方法でも良い。
【0042】次に、ダイボンディング方法について、図
8のフロー図を参照して説明する。まず図8において、
基板12を第1のカメラ10で撮像して、チップ5が実
装される実装点12aを認識する(ST41)。そして
当該実装点12aにバッドマークMが検出されたか否か
を判断する(ST42)。ここでバッドマークMが検出
されないならば、当該実装点12aは良品であると判断
してチップ実装を行うために良品チップの検索をおこな
う(ST43)。
【0043】この良品チップの検索は、データ記憶部1
8に記憶されたマッピングデータに基づいて行われる。
すなわち、図9に示すデータに基づいて良品チップの位
置を順次求める。そしてこの検索において良品チップの
有無を判断し(ST44)、良品チップが存在しない場
合には、ダイボンディングを終了する(ST45)。
【0044】(ST44)において良品チップが存在す
る場合には、この良品チップを基板12の当該実装点1
2aに実装する(ST46)。そしてこの実装点12a
が最終実装点であるか否かを判断し(ST47)、YE
Sであればダイボンディングを終了する(ST48)。
NOであれば次の実装点12aに移動し、(ST41)
以降の処理を反復しておこなう。
【0045】(ST42)においてバッドマークMが検
出された場合には、当該実装点12aは不良実装点12
Mであると判断し、この不良実装点12Mに不良チップ
5mを搭載するために不良チップ5mの検索を行う(S
T50)。この不良チップ5mの検索も、データ記憶部
18に記憶されたチップマッピングデータに基づいて行
われる。すなわち、図9に示すデータから不良チップ5
mの位置を求める。
【0046】この検索において不良チップ5mの有無を
判断し(ST51)、不良チップ5mがある場合にはこ
の不良チップ5mを不良実装点12Mに実装し(ST5
3)、この後(ST47)に移行する。ここで不良チッ
プ5mが存在しない場合には、ダイボンディングを終了
する(ST52)。
【0047】すなわち、上記ダイボンディング工程にお
いては、実施の形態1と同様に基板12の実装点12a
のうち不良と判定された不良実装点12Mに対しては、
半導体チップ5のうち不良と判定された不良チップ5m
が搭載される。そして不良チップ5mは、予め記憶され
たチップマッピングデータに基づいて検出される。
【0048】なお、実装点12が不良実装点12Mであ
るか否かの判定を予め記憶された実装点マッピングデー
タに基づいて行うようにしてもよい。このように、不良
実装点12M、不良チップ5mの検出を予め記憶された
マッピングデータに基づいて行うことにより、その都度
認識によって検索するタイムロスを排除して、実装作業
を効率化することができる。
【0049】次にこのようにして、半導体チップ5がボ
ンディングされた基板12は樹脂封止工程に送られ、実
施の形態1と同様に各実装点12a上に実装されたチッ
プ5を覆って樹脂封止が行われる。そして樹脂封止後の
基板12を取り出し、各個片のチップごとに打ち抜くこ
とにより、チップ5を基板12の各実装点12aに実装
してなる電子部品が完成する。本実施の形態2において
も不良実装点12Mには不良チップ5mがボンディング
されていることから、実施の形態1と同様に樹脂封止の
不具合を防止することができる。
【0050】(実施の形態3)図10は本発明の実施の
形態3のダイボンディング装置の構成を示すブロック
図、図11は本発明の実施の形態3のダイボンディング
方法を示すフロー図、図12は本発明の実施の形態3の
ダイボンディング方法における良品チップ検索処理のフ
ロー図である。
【0051】図10において、チップ供給部1’は、図
1に示すチップ供給部1と同様の構成のXYテーブル2
とウェハリング3を備えており、ウェハリング3に隣接
してチップ5を供給する専用トレイ23が設けられてい
る。専用トレイ23上には、検査により不良であると判
定されてウェハシート4から剥離された不良チップ5m
や、あるいは当初から製品として実装する目的でなく製
造され正規の半導体チップ5とほぼ同体積・同形状のダ
ミーチップ5’が多数載置される。これ以外の構成につ
いては、図1に示すものと同様である。
【0052】次に、図11、図12を参照してダイボン
ディング方法について説明する。まず図11において、
基板12を第1のカメラ10で撮像して、チップ5が実
装される実装点12aを認識する(ST61)。そして
当該実装点12aにバッドマークMが検出されたか否か
を判断する(ST62)。ここでバッドマークMが検出
されないならば当該実装点12aは良品であると判断し
てチップ実装を行うために良品チップの検索をおこなう
(ST63)。
【0053】そして(ST63)での検索結果が良品チ
ップ有りかどうかを判断し(ST64)、良品チップ無
しの場合には、ダイボンディングの終了またはウェハシ
ート交換のいずれかを選択する(ST65)。(ST6
4)において良品チップが有りの場合には、この良品チ
ップを基板12の当該実装点に実装する(ST66)。
そしてこの実装点12aが最終実装点であるか否かを判
断し(ST67)、YESであればダイボンディングを
終了する(ST68)。NOであれば次の実装点12a
に移動し(ST69)、(ST61)以降の処理を反復
しておこなう。
【0054】(ST62)においてバッドマークMが検
出された場合には、当該実装点12aは不良実装点12
Mであると判断し、この不良実装点12Mに専用トレイ
23に載置されている不良チップ5mまたはダミーチッ
プ5’を実装し(ST70)、この後(ST67)に移
行する。
【0055】次に、図11の(ST63)にて行われる
良品チップ検索処理について説明する。図12のフロー
図において、第2のカメラ7によりウェハシート4を撮
像し、チップ5を認識する(ST71)。そして認識し
たチップ5に外観上の欠陥、すなわち割れや欠けがない
か判定する(ST72)。外観上の不具合があれば(S
T75)へ移行し、問題なければこのチップにバッドマ
ークmがないか判定する(ST73)。ここでバッドマ
ークmのない良品チップであると判断されたならば検索
結果を良品チップ有りとして良品チップ検索処理を終了
し(ST74)、図11の(ST66)に移行して良品
チップを実装する。
【0056】また、バッドマークm有りと判断されたな
らば、当該チップ5の位置が最終認識ポイントであるか
否かを判断し(ST75)、YESであれば検索結果を
良品チップ無しとして良品チップ検索処理を終了する
(ST76)。NOであればウェハシート4上の次の認
識ポイントへ移動し(ST77)、(ST71)以降の
処理を反復する。
【0057】すなわち、上記ダイボンディング工程にお
いては、基板12の実装点12aのうち不良と判定され
た不良実装点12Mに対しては、良品の半導体チップ5
の代用品として不良と判定された不良チップ5mもしく
はダミーチップ5’が搭載される。そしてこの不良チッ
プ5mやダミーチップ5’は予め専用トレイ23に準備
されている。
【0058】次にこのようにして、半導体チップ5がボ
ンディングされた基板12は樹脂封止工程に送られ、実
施の形態1、2と同様に各実装点12a上に実装された
チップ5を覆って樹脂封止が行われる。そして樹脂封止
後の基板12を取り出し、各個片のチップごとに打ち抜
くことにより、チップ5を基板12の各実装点12aに
実装してなる電子部品が完成する。本実施の形態3にお
いても不良実装点12Mには不良チップ5mや半導体チ
ップ5と同体積のダミーチップ5’がボンディングされ
ていることから、実施の形態1、2と同様に樹脂封止の
不具合を防止することができる。また代用品として良品
の半導体チップと略同一形状のダミーチップを用いるの
で、良品チップ用の移載ヘッド9をそのままダミーチッ
プ実装用として使用することができる。
【0059】
【発明の効果】本発明によれば、半導体チップを基板に
搭載してボンディングする工程において、実装点のうち
不良と判定された不良実装点に対しては半導体チップの
うち不良と判定された不良チップを搭載することによ
り、樹脂封止工程における注入樹脂量を均一にすること
ができ、樹脂量のばらつきによる注入不良の発生を防止
して樹脂封止の不良を防止することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1のダイボンディング装置
の構成を示すブロック図
【図2】本発明の実施の形態1の基板の平面図
【図3】本発明の実施の形態1の半導体ウェハの平面図
【図4】本発明の実施の形態1のダイボンディング方法
を示すフロー図
【図5】本発明の実施の形態1のダイボンディング方法
における良品チップ検索処理のフロー図
【図6】本発明の実施の形態1のダイボンディング方法
における不良チップ検索処理のフロー図
【図7】本発明の実施の形態1のモールドプレス装置の
部分断面図
【図8】本発明の実施の形態2のダイボンディング方法
を示すフロー図
【図9】本発明の実施の形態2のウェハシート上におけ
る不良チップのマッピングデータを示す図
【図10】本発明の実施の形態3のダイボンディング装
置の構成を示すブロック図
【図11】本発明の実施の形態3のダイボンディング方
法を示すフロー図
【図12】本発明の実施の形態3のダイボンディング方
法における良品チップ検索処理のフロー図
【符号の説明】
1 チップ供給部 4 ウェハシート 5 チップ 5m 不良チップ 5’ ダミーチップ 7 第2のカメラ 10 第1のカメラ 12 基板 12a 実装点 12M 不良実装点 18 データ記憶部18 23 専用トレイ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】半導体チップを基板にボンディングするダ
    イボンディング方法であって、前記半導体チップを前記
    基板に設けられた複数の実装点に搭載してボンディング
    するダイボンディング工程において、前記実装点のうち
    不良と判定された不良実装点に対しては前記半導体チッ
    プのうち不良と判定された不良チップを搭載することを
    特徴とするダイボンディング方法。
  2. 【請求項2】不良チップのうち割れまたは欠けのない不
    良チップを不良実装点に搭載することを特徴とする請求
    項1記載のダイボンディング方法。
  3. 【請求項3】半導体チップを基板にボンディングするダ
    イボンディング方法であって、前記半導体チップを前記
    基板に設けられた複数の実装点に搭載してボンディング
    するダイボンディング工程において、前記実装点のうち
    正常な実装点に対しては良品と判定された半導体チップ
    を実装し、不良と判定された不良実装点に対しては前記
    半導体チップと略同一体積の代用品を搭載することを特
    徴とするダイボンディング方法。
  4. 【請求項4】代用品に、不良と判定されかつ割れもしく
    は欠けのない不良チップを使用することを特徴とする請
    求項3記載のダイボンディング方法。
  5. 【請求項5】代用品が、良品と判定された半導体チップ
    と略同一形状のダミーチップであることを特徴とする請
    求項3記載のダイボンディング方法。
JP2000107562A 2000-04-10 2000-04-10 ダイボンディング方法 Pending JP2001291727A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000107562A JP2001291727A (ja) 2000-04-10 2000-04-10 ダイボンディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000107562A JP2001291727A (ja) 2000-04-10 2000-04-10 ダイボンディング方法

Publications (1)

Publication Number Publication Date
JP2001291727A true JP2001291727A (ja) 2001-10-19

Family

ID=18620544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000107562A Pending JP2001291727A (ja) 2000-04-10 2000-04-10 ダイボンディング方法

Country Status (1)

Country Link
JP (1) JP2001291727A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332360A (ja) * 2005-05-26 2006-12-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2009283608A (ja) * 2008-05-21 2009-12-03 Sharp Corp 部品搭載用部材、その良否判別方法及び生産装置
JP2021019159A (ja) * 2019-07-23 2021-02-15 株式会社Fuji チップ配置装置及び半導体パッケージの製造方法
JP2021027279A (ja) * 2019-08-08 2021-02-22 新光電気工業株式会社 配線基板の製造方法及び積層構造
WO2023144972A1 (ja) * 2022-01-27 2023-08-03 東京エレクトロン株式会社 基板処理装置、及び基板処理方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332360A (ja) * 2005-05-26 2006-12-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4597771B2 (ja) * 2005-05-26 2010-12-15 三菱電機株式会社 半導体装置およびその製造方法
JP2009283608A (ja) * 2008-05-21 2009-12-03 Sharp Corp 部品搭載用部材、その良否判別方法及び生産装置
JP2021019159A (ja) * 2019-07-23 2021-02-15 株式会社Fuji チップ配置装置及び半導体パッケージの製造方法
JP7233332B2 (ja) 2019-07-23 2023-03-06 株式会社Fuji チップ配置装置及び半導体パッケージの製造方法
JP2021027279A (ja) * 2019-08-08 2021-02-22 新光電気工業株式会社 配線基板の製造方法及び積層構造
JP7249907B2 (ja) 2019-08-08 2023-03-31 新光電気工業株式会社 配線基板の製造方法及び積層構造
WO2023144972A1 (ja) * 2022-01-27 2023-08-03 東京エレクトロン株式会社 基板処理装置、及び基板処理方法

Similar Documents

Publication Publication Date Title
US10657639B2 (en) Detecting potentially defective packaged radio-frequency modules
US20030038365A1 (en) Substrate mapping
JP3279306B2 (ja) 電子部品製造方法
JP2001291727A (ja) ダイボンディング方法
CN108961275B (zh) 基于投影偏离特征向量的pcb芯片定位与字符分割方法
US20210158499A1 (en) AI-based Automatic Judgment Unit for Quality Classification of Semifinished Component Carriers of a Panel Based on Automatic Optical Inspection
TWI520239B (zh) 用於佈線結合之教導眼點的方法,以及相關之半導體程序操作
CN112509939B (zh) 芯片贴装装置及半导体器件的制造方法
US20040157368A1 (en) Die bonding method and apparatus
US6546985B2 (en) Die bonder
CN116583030A (zh) 一种多功能精密焊盘修复方法及修复设备
CN101765910B (zh) 半导体元件的选取方法、半导体器件及其制造方法
CN114972237A (zh) 晶圆检测模型构建方法及检测方法
JP2722469B2 (ja) 認識位置補正方法
JP2007090789A (ja) スクリーン印刷装置
JP3763229B2 (ja) 画像認識による位置検出方法
CN100524719C (zh) 阵列封装基板及封装体阵列的切割方式的判断方法
JP3832359B2 (ja) 電子部品のピックアップ方法
JP3124336B2 (ja) ワイヤボンディング方法
JP3395678B2 (ja) チップ実装装置およびチップの試し実装方法
CN116741688A (zh) 固晶机的取晶方法
JPS59139639A (ja) 半導体製造装置
JPH04196546A (ja) ダイボンディング装置
JP2024085338A (ja) 半導体製造装置、治工具実装方法および半導体装置の製造方法
KR100650879B1 (ko) 반도체 패키지 제조 장비의 작동 에러 치유를 위한 중앙제어 방법