TWI520239B - 用於佈線結合之教導眼點的方法，以及相關之半導體程序操作 - Google Patents

用於佈線結合之教導眼點的方法，以及相關之半導體程序操作 Download PDF

Info

Publication number
TWI520239B
TWI520239B TW097108672A TW97108672A TWI520239B TW I520239 B TWI520239 B TW I520239B TW 097108672 A TW097108672 A TW 097108672A TW 97108672 A TW97108672 A TW 97108672A TW I520239 B TWI520239 B TW I520239B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
eye point
shape
teaching
wire
Prior art date
Application number
TW097108672A
Other languages
English (en)
Other versions
TW200845255A (en
Inventor
麥可 德立
王志杰
彼得Ｍ. 利斯特
迪帕克 索迪
Original Assignee
庫力克及索發工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 庫力克及索發工業股份有限公司 filed Critical 庫力克及索發工業股份有限公司
Publication of TW200845255A publication Critical patent/TW200845255A/zh
Application granted granted Critical
Publication of TWI520239B publication Critical patent/TWI520239B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/789—Means for monitoring the connection process
    • H01L2224/78901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S228/00—Metal fusion bonding
    • Y10S228/904—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

用於佈線結合之教導眼點的方法，以及相關之半導體程序操作 相關申請的交叉引用
本申請要求享有2007年3月13日提交的PCT專利申請No.PCT/US07/063850的權益，其內容通過引用並入此處。
發明領域
本發明涉及引線鍵合系統，並且更具體地涉及用於引線鍵合系統的改善的眼點教導方法。
 發明背景
美國專利No.5,119,436和No.6,869,869涉及引線鍵合系統以及相關聯的視覺系統，它們的全部內容通過引用並入此處。
在半導體器件的加工和封裝中，經常採用使用了視覺系統的教導(teaching)操作。例如，在對一批半導體器件(例如，諸如安裝在引線框架上的半導體管芯之類的器件)執行引線鍵合操作之前，通常希望“教導”樣品器件的眼點(或多個眼點)。通過“教導”樣品器件，對涉及該樣品器件的特定物理資料進行存儲(例如，存儲在引線鍵合機的記憶體中)。例如，在加工該批器件期間，將該物理資料用作參考，以便確保要被加工(例如，要被引線鍵合)的該批半導體器件中的每一個都適當地定位或對準。
因此，在引線鍵合操作的情況下，在半導體器件處於鍵合位置之後且在鍵合引線之前(例如，在將引線鍵合在該 半導體器件與支撐該半導體器件的引線框架之間之前)，引線鍵合機使用視覺系統(例如，圖案識別系統或PRS)來查找之前已經教導的圖案(例如，眼點、基準標記，等等)，以便對準該半導體器件。傳統地，基於樣品器件在引線鍵合機上教導眼點，其中操作員利用教導視窗瞄準樣品器件上的一個區域。將特定的常規技術(例如演算法)與視覺系統結合使用，以便掃描所瞄準的眼點。
一種常規的教導技術涉及使用歸一化灰度關聯系統(即，NGCS)來掃描樣品器件(例如，樣品器件的選擇的部分)。通過這種技術，基於視覺系統檢測的目標是存在的而在每一位置分配灰度值。例如，當對半導體器件的鍵合焊盤(pad)進行掃描時，將灰度值分配給所掃描的位置。在掃描了所期望的區域之後，存儲灰度值(與對應的掃描位置相關聯)的庫。當將要對該類型的實際半導體器件進行引線鍵合時，視覺系統檢測每一所掃描位置處的灰度值並且將這些灰度值與教導過程期間存儲在所述庫中的那些灰度值進行比較。
另一常規的教導技術涉及對樣品器件(例如，樣品器件的選擇的部分)進行掃描，並在掃描區域內檢測定義的各個邊緣(即基於邊緣的圖案匹配)。通過這種技術，基於視覺系統檢測的目標是存在的而在每一位置定義值。例如，當對半導體器件的鍵合焊盤進行掃描時，將邊緣值分配給所掃描的位置。在掃描了所期望的區域之後，存儲邊緣值(與對應的掃描位置相關聯)的庫。當將要對該類型的實際半導體 器件進行引線鍵合時，視覺系統檢測每一所掃描位置處的邊緣值並且將這些值與教導過程期間存儲在所述庫中的那些值進行比較。
使用這些常規方法中的任何一種，將加權分數給予要被引線鍵合的每一個器件，其中該分數是所教導的樣品器件與要被引線鍵合的實際器件的比較結果的函數。如果該分數超過特定閾值，則該器件是可接受的，並且將被加工(例如被引線鍵合)；然而，如果該分數低於閾值，則通常不繼續執行自動操作。例如，可以向操作員報告該低分數。進一步地，可以嘗試隨後的位置或眼點，以便獲得可接受的分數。更進一步地，可以嘗試交替演算法或恢復序列。
遺憾的是，存在許多與這些常規技術中的每一種技術相關聯的問題。半導體器件的一個實際事實在於：同一批(或不同批)的不同器件可能表現出不同的視覺特性，即便它們被認為是同樣的器件並且具有相同的電氣功能特性。例如，表面顏色或紋理可能隨著器件而變化。這種差異可能是由同一器件的不同供應商使用的稍有不同的製備工藝引起的。這種差異常常導致器件在對比度和反射率方面彼此間表現出很大的不同(例如，反射率非線性變化)。這樣，常規圖案匹配技術所得出的加權分數可能因為這種差異(例如，由於在與樣品教導器件相比較時的待引線鍵合的器件的反射率的差異)而較低。因此，雖然分數通常用於避免錯誤查找，但是常規圖案匹配技術(例如，NGCS系統、基於邊緣的圖案匹配系統，等等)往往產生低於閾值的分數，即 使該器件對於下一步加工是可接受的。半導體器件之間的這種差異所帶來的另一問題可能是不期望的低援助平均間隔時間(即MTBA)，這造成了自動引線鍵合設備的生產率較低。
因此，期望提供改善的用於半導體器件加工的眼點教導方法以及使用眼點加工半導體器件的改善方法。
 發明概要
根據本發明的示例性實施例，提供了一種用於引線鍵合操作的眼點教導方法。該方法包括：(1)從半導體器件的區域中選擇一組形狀來用作眼點；以及(2)使用(a)樣品半導體器件和(b)與該半導體器件有關的預定資料中的至少一種來將所述眼點教導給引線鍵合機。例如這種預定資料可以是先驗資料(例如，CAD資料、歷史資料，等等)，或者可以是因為其是在該教導步驟之前剛剛確定而被預先確定的。該教導步驟包括定義所述形狀中的每一個形狀相對於彼此的位置。
根據本發明的另一示例性實施例，提供了一種操作引線鍵合機的方法。所述方法包括：(1)從半導體器件的區域中選擇一組形狀來用作眼點；(2)使用(a)樣品半導體器件和(b)與該半導體器件有關的預定資料中的至少一種來將所述眼點教導給所述引線鍵合機。該教導步驟包括定義所述形狀中的每一個形狀相對於彼此的位置。該方法還包括：(3)將配置為要被引線鍵合的第一半導體器件索引(index)到所 述引線鍵合機的預定位置，以及(4)使用所述引線鍵合機的視覺系統來掃描所述第一半導體器件的選擇部分，所述選擇部分對應於所述教導的眼點。
圖式簡單說明
通過在結合附圖時閱讀下面的具體說明，將最好地理解本發明。需要強調的是，根據一般慣例，附圖的各種特徵並非按比例繪製。相反，為了清楚起見，各種特徵的尺寸被任意地放大或縮小。附圖包括下列示圖：第1圖是根據本發明示例性實施例的半導體器件的一部分的頂視圖；第2圖是根據本發明示例性實施例的另一半導體器件的一部分的頂視圖；第3圖是根據本發明示例性實施例的包括眼點的另一半導體器件的一部分的頂視圖；第4圖是根據本發明示例性實施例的特定區域被掩蔽的第3圖的半導體器件的所述部分的頂視圖；第5圖是根據本發明示例性實施例的包括眼點的另一半導體器件的一部分的頂視圖；第6圖是根據本發明示例性實施例的被選為眼點的第5圖的所述半導體器件的一部分的頂視圖；第7圖是根據本發明示例性實施例的第5圖的半導體器件的眼點的校正形式；第8圖是根據本發明示例性實施例的特定區域被掩蔽的第7圖的半導體器件的所述部分的頂視圖； 第9圖是根據本發明示例性實施例的包括眼點的另一半導體器件的一部分的頂視圖；第10圖是根據本發明示例性實施例的被選為眼點的第9圖的半導體器件的一部分的頂視圖；第11圖是根據本發明示例性實施例的第9圖的半導體器件的眼點的校正形式；第12圖是根據本發明示例性實施例的特定區域被掩蔽的第11圖的半導體器件的所述部分的頂視圖；第13圖是根據本發明示例性實施例的包括眼點的另一半導體器件的一部分的頂視圖；第14圖是根據本發明示例性實施例的被選為眼點的第13圖的半導體器件的一部分的頂視圖；第15圖是根據本發明示例性實施例的第13圖的半導體器件的眼點的校正形式；第16圖是根據本發明示例性實施例的特定區域被掩蔽的第15圖的半導體器件的所述部分的頂視圖；第17圖是根據本發明示例性實施例的包括眼點的另一半導體器件的一部分的項視圖；第18圖是根據本發明示例性實施例的特定區域被掩蔽的第17圖的半導體器件的眼點部分的頂視圖；第19圖是根據本發明示例性實施例的包括兩個眼點的半導體器件的頂視圖；第20圖是根據本發明示例性實施例的鍵合到引線框架的半導體器件的一部分的頂視圖； 圖21是示出了根據本發明示例性實施例的用於引線鍵合操作的眼點教導方法的流程圖；第22圖是示出了根據本發明示例性實施例的操作引線鍵合機的方法的流程圖。
 具體實施方式
根據本發明的示例性實施例，提供了一種用於產生基於幾何特徵的圖案的方法，該基於幾何特徵的圖案用於在引線鍵合設備中定位和/或對準半導體器件。該方法定義了一種技術，該技術使用半導體管芯表面上的圖案的不變特徵來產生眼點。這種方法增強了在具有特定差異(例如，表面反射性的差異)的半導體器件上查找圖案的魯棒性。此外，可以使用綜合創建的特徵(例如，使用諸如CAD資料等先驗資料)來構造所述產生的眼點或者可以從實際的部件圖像中提取所述產生的眼點。不同於傳統的PRS系統(例如，灰度圖案匹配、幾何圖案匹配)，所提出的方法有效地捕獲了圖像內的不變特徵。與常規技術相比，使用不變特徵(以及不變特徵之間的相互關係)所創建的模型(例如，存儲在引線鍵合機的記憶體中)對於在自動化引線鍵合生產環境中應對器件差異來說更加魯棒。
可以將採用本文公開的各種示例性方法所產生的眼點用作PRS中的主眼點或備用眼點，例如，使用在眼點教導過程中所學到的焊盤資訊(或其他幾何資訊或形狀資訊)。可以通過以下方式選擇所述產生的眼點(以及半導體管芯的區 域)：(1)PRS通過在半導體器件上選擇具有良好焊盤幾何資訊的區域(例如，包括垂直的一排焊盤和水平的一排焊盤的區域)來自動選擇所述產生的眼點，和/或(2)至少部分地通過操作員來干預對具有期望的焊盤資訊的該區域的選擇，來選擇所述產生的眼點。
在PRS自動產生眼點的實例中，可以通過離線編程工具等從器件資料(例如，CAD資料)中獲得形狀(例如，任何形狀的鍵合焊盤形狀，如矩形、八邊形、圓形，等等)以及這些形狀的相對位置。或者，在觀察樣品器件之後，可以使用視覺系統自動提取這樣的形狀(和這些形狀的相對位置)。如果可以獲得半導體管芯的足夠完整的數位描述(即預定的器件資料)，則可以使用演算法來選擇包含在眼點中的合適形狀/特徵，然後可以使用該演算法將所選擇的形狀/特徵結合在一起(例如，使用這些形狀/特徵的相對位置)。使用這種方法提供了一種“無視覺教導”過程，其在引線鍵合機自身上進行很少或者不進行學習活動。當然，可能需要針對引線鍵合機上的樣品器件使用這種離線程式來確認所教導的眼點。在這種無視覺教導系統中，可以降低對引線鍵合機的光學系統的要求。這是因為引線鍵合機常常採用複雜的視覺系統，該視覺系統有時具有可變的放大倍率，以便執行教導操作；然而，如果使用先前存在的資料以無視覺方式來執行教導操作，則可以降低視覺系統的複雜性(和成本)。例如，在常規地使用兩個放大倍率(兩種光學系統，例如“高放大倍率系統”和“低放大倍率系統”)的引 線鍵合機中，可以省略引線鍵合機中的高放大倍率系統。情況可能是因為高放大倍率系統常常用於獲得教導區域的詳細視圖，例如相鄰鍵合焊盤之間的小(例如，子像素大小的)間隙。根據本發明的特定示例性實施例，使用“無視覺”教導過程可以不需要這種細節(例如，因為高放大倍率系統的成本)。
在利用操作員的干預來產生眼點的實例中，操作員可以由精確的運動系統和校準的PRS來輔助。例如，運動系統和PRS系統可以基於操作員所提供的參數來執行教活過程(例如，鍵合焊盤教導過程)。在如下情況下可以採用這種方法，例如，(1)當不能獲得半導體器件的足夠描述時，和/或(2)當要將沒有輪廓分明的幾何形狀的特徵包括在眼點中時。例如，這種教導過程可以包括：依次移動到每個所期望的形狀/特徵以及從具有所期望的形狀/特徵的圖像中獲取所期望的資料。一旦已經教導了所有的形狀/特徵，就可以使用所述教導的形狀/特徵與它們在建立的參考系內的對應位置/姿態的組合來建立眼點。
不論眼點是如何產生的，在教導過程之後，就可以在PRS系統中使用形狀資訊，例如鍵合焊盤的尺寸、鍵合焊盤的位置、形狀、極性以及其他特性。進一步地，除了單獨的形狀資訊(例如，單獨的鍵合焊盤形狀資訊)以外，也可以從運動系統中獲得這些形狀之間(例如，這些鍵合焊盤之間)的幾何關係和/或使用PRS系統來計算這些形狀之間的幾何關係。
如上文所建議的那樣，在所教導的區域(例如眼點)中，綜合創建的形狀/焊盤可以代替與實際形狀/焊盤(即基於圖像的焊盤模型)有關的資訊。更具體而言，通過使用與半導體器件相關的可用資料(例如，諸如CAD資料等先驗資料)來提供這種綜合創建的形狀/焊盤。這種綜合創建的形狀/焊盤可以更好地表示普通的形狀/焊盤，這是因為它包含了許多形狀/焊盤的所有的一般特點(並且可能沒有樣品器件的特定缺陷，而該缺陷可能被用來教導眼點)。此外，可以使用合適的掩模技術來除去半導體器件的所選擇區域的往往因器件而異的特定區域。更進一步地，可以使用相對於半導體器件的其他區域來說給該半導體器件的特定區域分配更多權重的技術，來使得眼點更加魯棒。
根據本發明的所述產生的眼點中包括的形狀例如包括：鍵合焊盤形狀、形成圖案的鍵合焊盤組、傳統的眼點形狀(例如，十字形、圓形、方形等)、具有明確形狀的電路、和/或管芯上的與其他特徵截然不同的任意表面特徵。此外，可以結合這些(或其他)示例性形狀中的兩個或更多，以便包括在所產生的眼點中。
用於建立眼點的演算法可以包括許多不同的策略，例如，(1)可以在演算法中預先確定最小數目的形狀/特徵，並且當已經教導了該預定數目的形狀/特徵時，可以將該演算法移到該過程的另一部分，例如計算所教導的形狀/特徵相對於參考系的位置和/或相對於彼此的位置；(2)在教導過程期間按照要求定義特定的形狀/特徵，使得無法定位這樣的 特徵可能導致定義眼點失敗；(3)採用加權系統，使得基於特定形狀/特徵的各自的關鍵程度或可預測性來給它們分配權重，其中這種加權系統用於定義要被加工的半導體器件的分數；(4)如果所有被選擇的包括在眼點中的所期望的形狀/特徵都在視覺系統(例如，成像照相機)的單個視場中，則可以使用單一的查找操作來定位眼點；(5)如果所期望的特徵不能在該視場中，則可以定位各個特徵(例如，眼點的各個鍵合焊盤)，其後可以通過結合單獨定位的特徵的資料來獲得完整的所述教導的圖案(例如，包括各個特徵的相對位置)；和/或(6)在教導階段期間，應用多個(可能是冗餘的)教導演算法來提高可靠性。在本發明的範圍內，可以採用這些策略(以及其他策略)的任何組合。
第1圖是半導體器件100的一部分的頂視圖(所示出的部分是從上面觀察的半導體管芯的左下方部分)。半導體器件100包括在該器件週邊的周圍設置的許多鍵合焊盤。例如，該鍵合焊盤包括鍵合焊盤100a、100b、100c、100d、100e、100f、100g、100h、100i、100j、100k、100l和100m。半導體器件100還包括電路區域102和電路區域104。如本領域技術人員所公知的那樣，半導體器件(例如，半導體管芯)上的電路區域可以包括佈線圖案、導電迹線，等等。
為了在引線鍵合機上加工半導體器件100(例如，為了在器件100的鍵合焊盤和第二鍵合位置之間鍵合線環(wire loop)，其中所述第二鍵合位置可以是其上安裝有器件100的引線框架上的引線)，期望使用先前已教導給引線鍵合機 的眼點(或多個眼點)來將半導體器件100在引線鍵合機上對準。當然，各種其他半導體加工技術也需要這種對準，例如包括接線柱球焊、管芯間引線鍵合、線凸塊(wire bump)/環的檢查等。
如上所述，半導體器件的實際事實在於不同的器件可能表現出不同的特性，即便它們被認為是同樣的器件。例如，第2圖是另一半導體器件200的一部分的頂視圖。雖然半導體器件200由與第1圖的器件100的製造商不同的製造商提供，但是從引線鍵合機的觀察來看，半導體器件200被認為是與第1圖所示的半導體器件100相同的器件。與半導體器件100的鍵合焊盤類似，半導體器件200包括許多鍵合焊盤，例如鍵合焊盤200a、200b、200c、200d、200e、200f、200g、200h、200i、200j、200k、200l和200m。此外，與半導體器件100的電路區域102和104類似，半導體器件200包括電路區域202和204。從視覺系統的視點來看，半導體器件100的電路區域102和104看起來像具有共同物理外觀的單個元件或區域；然而，由於兩個器件(即器件100和200)的表面差異，因此同一視覺系統可能將半導體器件200的電路區域202和204看作是包括許多分立的部分。例如，如第2圖所示，將電路區域202看作是包括部分202a、202b和202c(以及其他部分)。同樣地，電路區域204包括部分204a、204b和204c(以及其他部分)。
這樣，儘管半導體器件100和半導體器件200在操作上是相同的，但是因為許多潛在原因中的一種原因(例如，表 面顏色、表面紋理，等等)，所以視覺系統將它們看作有很大差異。現在，假設使用半導體器件100的包括電路區域102或104的部分來教導用於引線鍵合操作的眼點。當將要使用由半導體器件100教導的眼點來加工(例如引線鍵合)半導體器件200時，可能會產生許多潛在的問題(例如，該半導體器件200的分數低於閾值，即便器件對於進一步的加工是可接受的，例如半導體器件200等器件的不期望的低MTBA等等)。
根據本發明的特定示例性實施例，以如下目的來選擇眼點，即無論表面顏色/紋理等的差異，眼點都不會隨器件發生變化。例如，可以選擇半導體器件的一個區域的一組形狀作為眼點。當使用樣品半導體器件將眼點教導給引線鍵合機時，定義所述形狀中的每一個形狀相對於彼此的位置。
例如，第3圖示出了根據本發明示例性實施例的這種眼點選擇。第3圖示出了半導體器件300，它包括許多鍵合焊盤，例如鍵合焊盤300a、300b、300c、300d、300e、300f、300g、300h、300i、300j、300k、300l和300m。此外，分別與半導體器件100/200的電路區域102/104和202/204類似，半導體器件300包括電路區域302和304。由於電路區域302和304可能因器件的不同而不同(如通過比較器件100和200所證明的那樣)，所以將這些區域從所選擇的眼點310中去除。眼點310包括鍵合焊盤組306(一列鍵合焊盤，包括鍵合焊盤300h、300i、300j、300k、300l和300m)和鍵合焊盤組 308(一行鍵合焊盤，包括鍵合焊盤300a、300b、300c、300d、300e、300f、300g)。眼點310的特定特徵(例如，每個鍵合焊盤的輪廓形狀、鍵合焊盤相對於彼此的間隔等)往往不會因器件的不同而改變，並且同樣地，提供了一種更加魯棒的教導過程(以及隨後對要被引線鍵合的實際器件的掃描更加魯棒)。
值得注意的是，儘管在上文中將眼點稱為眼點310(其為第3圖中的虛線內的區域)，但是應該理解的是，眼點310可以僅包括該區域內的特定形狀/特徵，例如，鍵合焊盤的形狀以及區域310內的特定鍵合焊盤的對應位置。這適用於文本舉例說明和描述的本發明的各種示例性實施例。
此外，儘管示例性眼點310包括組306和308中的鍵合焊盤的鍵合焊盤形狀(並且不包括電路區域302和304的形狀)，但是電路區域302和304中的一個或二個的輪廓形狀可以包括在該眼點中。在這種眼點中，在器件之間可能存在的電路區域之間的潛在內部差異(例如，第1圖中的電路區域102與第2圖中的電路區域202之間相比較的差異)可能不會影響教導過程，這是因為僅將該電路區域的輪廓形狀包括在眼點中。
在某些應用中，半導體器件的鍵合焊盤可以包括“針痕”，其對於引線鍵合機的視覺系統是可見的。這種針痕往往不一致。例如，由於測試半導體晶片通常所採用的方式，某些針痕可能在一個方向上延伸(例如水平)，而其他的針痕可能在另一方向上延伸(例如垂直)。鍵合焊盤上的針痕的這 些差異也可以在常規眼點教導系統中產生問題(例如，低查找分數問題、MTBA問題，等等)。
根據本發明的特定示例性實施例，將鍵合焊盤的內部區域從眼點中忽略/排除，從而基本上限制了與特定差異(例如針痕)相關的問題。例如，這些區域可以被(1)掃描，但是在打分過程期間不予考慮；(2)掃描，但是在打分過程期間被分配相對小的權重；和/或(3)根本不進行掃描。這樣，顯然的是，在提及器件的特定區域(例如，如鍵合焊盤的內部等被遮蔽的區域或其他被遮蔽的區域)時，術語“排除”、“去除”、“消除”和/或“掩蔽”(或類似術語)並不一定意味著該區域被排除在掃描過程(例如，教導期間的掃描過程、要被引線鍵合的實際器件的加工期間的掃描過程，等等)之外。
因此，第4圖示出了特定選擇(例如，預定的、即時動態確定的，等等)的區域被從眼點310a(與眼點310形成對比，眼點310與眼點310a有著特定的差異，例如，眼點310沒有將鍵合焊盤的內部從眼點中去除)中去除的半導體器件300。在第4圖中，遮蔽這些所選擇的區域/利用陰影線表示這些所選擇的區域(即，可以“掩蔽”所遮蔽的區域以免於進行眼點教導過程，例如，其中(1)將演算法構建為不對這些區域掃描，和/或(2)如此構建演算法，使得“所掩蔽”區域內的邊緣/特徵的存在不影響總的分數計算)。如第4圖所示，每一鍵合焊盤的內部都被遮蔽，使得將該內部從所教導的眼點中排除。更具體地，將鍵合焊盤300a的內部300a1從眼點310a中去除。鍵合焊盤300b的內部300b1、鍵合焊盤 300c的內部300c1、鍵合焊盤300d的內部300d1、鍵合焊盤300e的內部300e1、鍵合焊盤300f的內部300f1、鍵合焊盤300g的內部300g1、鍵合焊盤300h的內部300h1、鍵合焊盤300i的內部300i1、鍵合焊盤300j的內部300j1、鍵合焊盤300k的內部300k1、鍵合焊盤300l的內部300l1和鍵合焊盤300m的內部300m1也是這樣。
對於(1)教導眼點310a的鍵合焊盤(例如，眼點310a中的鍵合焊盤的形狀和對應位置)以及(2)稍後掃描眼點310a，為了提供小的誤差容限以及提供用於定位形狀的區域，將實際的鍵合焊盤之外的區域也包括在眼點310a中。更具體而言，在鍵合焊盤列306周圍設置未遮蔽區域306a，而在鍵合焊盤行308周圍設置未遮蔽區域308a。通過設置這些周圍區域，增大了教導眼點中的每一鍵合焊盤的精確輪廓位置(以及它們相對於彼此的輪廓位置)的可能性。
第5圖示出了半導體器件500的一部分的頂視圖，該半導體器件500包括被選擇為包括根據本發明示例性實施例的眼點的區域510。半導體器件500包括許多鍵合焊盤。如第5圖所示，在半導體器件500的週邊的周圍，設置了第一組鍵合焊盤(包括鍵合焊盤500a、500b、500c、500d、500e、500f、500g、500h、500i、500j、500k、500l、500m、500n、500o、500p、500 q、500r、500s、500t、500u和500v)，而在該第一組的內部設置了第二組鍵合焊盤(包括鍵合焊盤502a、502b、502c、502d、502e、502f、502g、502h、502i、502j、502k、502l、502m、502n、502o、502p、502q、502r、 502s、502t、502u、502v、502w、502x、502y、502z和502aa)。半導體器件500還包括基準標記504。
第6圖是被選擇為包括半導體器件500的眼點的半導體器件500的區域510的詳細視圖。區域510包括鍵合焊盤500a、500b、500c、500d、500e、500f、500k、500l、500m、500n、500o、502g、502h、502i、502j、502k、502l、502m、502n、502o、502p、502q和基準標記504。注意，鍵合焊盤502n和502o包括某種類型的異常，該異常對於執行鍵合焊盤掃描的視覺系統來說可能是可見的(例如，瑕疵、變化的反射率、可見的裂紋，等等)。如果將半導體器件500(包括鍵合焊盤502n和502o的異常)用作樣品器件以便將眼點教導給引線鍵合機，那麽在將要使用由半導體器件500所教導的眼點來加工(例如，引線鍵合)實際的半導體器件時，可能產生許多潛在的問題(例如，要被加工的半導體器件的分數低於閾值，即便該器件對於進一步的加工是可接受的，例如半導體器件500等器件的不期望的低MTBA；等等)。
根據本發明的特定示例性實施例，可以使用與半導體器件有關的已知數據(例如，CAD資料、圖、圖的電腦掃描、先驗資料，等等)來輔助定義眼點。例如，這樣的資料可以用於定義眼點，否則如果使用樣品半導體器件來教導眼點則所述眼點可能包括該樣品半導體器件的特定缺陷。更具體而言，已知數據(例如，CAD資料、圖、圖的電腦掃描、先驗資料，等等)可以用於定義如第7圖所示的眼點。注意，如第7圖所示的半導體器件500的區域510不包括鍵合焊盤 502n和502o的異常。通過以第7圖所示的包括區域510的形狀的眼點(它是使用已知數據定義的，並且先於在引線鍵合機上對樣品器件500的實際教導)開始，最初將眼點510定義為沒有特定的缺陷。此後，當在引線鍵合機上實際地教導所定義的眼點510時(例如，使用樣品器件500，其例如為第6圖所示的在焊盤502n和502o中有異常的樣品器件500)，可以在教導過程期間去除特定的缺陷，這是因為在引線鍵合機上進行教導期間僅對樣品器件的一般資訊(例如，包括在眼點510中的鍵合焊盤以及基準標記的形狀和相對位置)進行確認。這樣，通過採用(1)與半導體器件有關的已知數據並結合(2)在引線鍵合機上教導的樣品器件來提供改善的眼點。
第8圖是半導體器件500的進一步改善的眼點510a的示意圖。更具體而言，將半導體器件500的所述部分中的選擇區域從眼點510a中去除。在第8圖中，將這些所選擇的區域遮蔽(即，可以“掩蔽”所遮蔽的區域，以免於進行眼點教導過程)。如第8圖所示，每一鍵合焊盤的內部都被遮蔽，使得將該內部從所教導的眼點中排除。更具體而言，將鍵合焊盤500a的內部500a1從眼點510a中去除。鍵合焊盤500b的內部500b1、鍵合焊盤500c的內部500c1、以及鍵合焊盤500d、500e、500f、500k、500l、500m、500n、500o、502g、502h、502i、502j、502k、502l、502m、502n、502o、502p和502 q中的每一個的內部也是這樣。同樣，也將基準標記504的內部504a1從眼點510a中去除。例如，其他的遮蔽區 域表示在不同器件之間可能具有不一致的紋理/反射率的區域。同樣地，要被引線鍵合的器件的分數也可以不受這樣的遮蔽區域的影響。
此外，對於(1)教導眼點510a的特徵的形狀/對應位置(例如，眼點510a的鍵合焊盤和基準標記的形狀和對應位置)以及(2)稍後掃描眼點510a，為了提供小的誤差容限以及提供用於定位形狀的區域，將實際的鍵合焊盤(以及基準標記形狀)之外的區域也包括在眼點510a中。更具體而言，在鍵合焊盤500a周圍設置未遮蔽區域500a2，而在鍵合焊盤500b周圍設置未遮蔽區域500b2。為鍵合焊盤500c、500d、500e、500f、500k、500l、500m、500n、500o、502h、502i、502j、502k、502l、502m、502n、502o、502p和502 q中的每一個設置這種未遮蔽區域(如第8圖所示)。同樣地，在基準標記504周圍設置未遮蔽區域504a2。通過設置這些周圍的區域，增大了教導眼點中的每一鍵合焊盤和基準標記的精確輪廓(以及它們相對於彼此的輪廓位置)的可能性。
第9圖示出了半導體器件600的一部分的頂視圖，該半導體器件600包括被選擇為包括根據本發明示例性實施例的眼點的區域610。半導體器件600包括許多鍵合焊盤。如第9圖所示，在半導體器件600上的第一行中，設置了第一組鍵合焊盤(包括鍵合焊盤600a、600b、600c、600d、600e、600f、600g、600h、600i、600j、600k、600l和600m)，而在第二行中設置了第二組鍵合焊盤(包括鍵合焊盤602a、602b、602c、602d、602e、602f、602g、602h、602i、602j、 602k、602l、602m、602n、602o和602p)。
第10圖是被選擇為包括半導體器件600的眼點的半導體器件600的區域610的詳細視圖。區域610包括鍵合焊盤600a、600b、600c、600d、600e、602a、602b、602c、602d和602e。注意，鍵合焊盤602c和602d包括某種類型的異常，該異常對於執行鍵合焊盤掃描的視覺系統來說可能是可見的(例如，瑕疵、變化的反射率、可見的裂紋，等等)。如果使用半導體器件600(包括鍵合焊盤602c和602d的異常)來將眼點教導給引線鍵合機，那麽當將要使用由半導體器件600所教導的眼點來加工(例如，引線鍵合)實際的半導體器件時，可能產生許多潛在的問題(例如，要被加工的半導體器件的分數低於閾值，即便該器件對於進一步的加工是可接受的；半導體器件600等器件的不期望的低MTBA；等等)。
根據本發明的特定示例性實施例，可以使用與半導體器件有關的已知數據(例如，CAD資料、圖、圖的電腦掃描、先驗資料，等等)來輔助定義眼點。例如，這樣的資料可以用於校正眼點，該眼點可能包括用於教導該眼點的樣品半導體器件的特定缺陷。更具體而言，已知數據(例如，CAD資料、圖、圖的電腦掃描、先驗資料，等等)可以用於定義如第11圖所示的眼點。注意，如第11圖所示的半導體器件600的區域610不包括鍵合焊盤602c和602d的異常。通過由第11圖中所示出的眼點610(它是使用已知數據定義的，並且先於在引線鍵合機上對樣品器件600的實際教導)開始，最初將眼點610定義為沒有特定的缺陷。此後，當在引線鍵 合機上實際地教導所定義的眼點610時(例如，使用樣品器件600，其例如為第10圖中所示的在鍵合焊盤602c和602d上有異常的樣品器件600)，可以在教導過程期間去除特定的缺陷，這是因為在引線鍵合機上進行教導期間僅對樣品器件的一般資訊(例如，包括在眼點610中的鍵合焊盤的形狀和相對位置)進行確認。這樣，通過採用(1)與半導體器件有關的已知數據並結合(2)在引線鍵合機上教導的樣品器件來提供改善的眼點。
第12圖是半導體器件600的進一步改善的眼點610a的示意圖。更具體而言，將半導體器件600的所述部分的選擇區域從眼點610a中去除。在第12圖中，將這些所選擇的區域遮蔽(即，可以“掩蔽”所遮蔽的區域，以免於進行眼點教導過程)。如第12圖所示，每一鍵合焊盤的內部都被遮蔽，使得將該內部從所教導的眼點中排除。更具體而言，將鍵合焊盤600a的內部600a1從眼點610a中去除。鍵合焊盤600b的內部600b1、鍵合焊盤600c的內部600c1、以及鍵合焊盤600d、600e、602a、602b、602c、602d和602 e中的每一個的內部也是這樣。
此外，對於(1)教導眼點610a的特徵的形狀/對應位置(例如，鍵合焊盤眼點610a的形狀和對應的位置)以及(2)稍後掃描眼點610a，為了提供小的誤差容限以及提供用於定位形狀的區域，將實際鍵合焊盤之外的區域也包括在眼點610a中。更具體而言，在鍵合焊盤600a周圍設置未遮蔽區域600a2，並且在鍵合焊盤600b周圍設置未遮蔽區域 600b2。為鍵合焊盤600c、600d、600e、602a、602b、602c、602d和602e中的每一個設置這種未遮蔽區域(如第12圖所示)。通過設置這些周圍的區域，增大了教導眼點中的每一鍵合焊盤的精確輪廓(以及它們相對於彼此的輪廓位置)的可能性。
第13圖示出了半導體器件700的一部分的頂視圖，該半導體器件700包括被選擇為包括根據本發明示例性實施例的眼點的區域710。半導體器件700包括許多鍵合焊盤。如第13圖所示，在半導體器件700的週邊的周圍，設置了第一組鍵合焊盤(包括鍵合焊盤700a、700b、700c、700d、700e、700f、700g、700h、700i、700j、700k、700l、700m、700n、700o、700p、700q、700r、700s、700t、700u和700v)，而在該第一組的內部設置了第二組鍵合焊盤(包括鍵合焊盤702a、702b、702c、702d、702e、702f、702g、702h、702i、702j、702k、702l、702m、702n、702o、702p、702q、702r、702s、702t、702u、702v、702w、702x、702y、702z和702aa)。
第14圖是被選擇為包括半導體器件700的眼點的半導體器件700的區域710的詳細視圖。區域710包括鍵合焊盤700a、700b、700c、700d、7001、700m、700n、700o、702a、702b、702c、702m、702n和702o。注意，鍵合焊盤702n和702o包括某種類型的異常，該異常對於執行鍵合焊盤掃描的視覺系統來說可能是可見的(例如，瑕疵、變化的反射率、可見的裂紋，等等)。如果使用半導體器件700(包括鍵合焊盤702n和702o的異常)來將眼點教導給引線鍵合機，那 麽當將要使用由半導體器件700所教導的眼點來加工(例如，引線鍵合)實際的半導體器件時，可能產生許多潛在的問題(例如，要被加工的半導體器件的分數低於閾值，即便該器件對於進一步的加工是可接受的，半導體器件700等器件的不期望的低MTBA等等)。
根據本發明的特定示例性實施例，可以使用與半導體器件有關的已知數據(例如，CAD資料、圖、圖的電腦掃描、先驗資料，等等)來輔助定義眼點。例如，這樣的資料可以用於校正眼點，該眼點可能包括用於教導眼點的樣品半導體器件的特定缺陷。更具體而言，已知數據(例如，CAD資料、圖、圖的電腦掃描、先驗資料，等等)可以用於定義如第15圖所示的眼點。注意，如第15圖所示的半導體器件700的區域710不包括鍵合焊盤702n和702o的異常。通過由第15圖中所示出的眼點710(它是使用已知數據定義的，並且先於在引線鍵合機上對樣品器件700的實際教導)開始，最初將眼點710定義為沒有特定的缺陷。此後，當在引線鍵合機上實際地教導所定義的眼點710時(例如，使用樣品器件700，其例如為第13圖中所示的在鍵合焊盤702n和702o上有異常的樣品器件700)，可以在教導過程期間去除特定的缺陷，這是因為在引線鍵合機上進行教導期間僅對樣品器件的一般資訊(例如，包括在眼點710中的鍵合焊盤的形狀和相對位置)進行確認。這樣，通過採用(1)與半導體器件有關的已知數據並結合(2)在引線鍵合機上教導的樣品器件來提供改善的眼點。
第16圖是半導體器件700的進一步改善的眼點710a的示意圖。更具體而言，將半導體器件700的所述部分中的選擇區域從眼點710a中去除。在第16圖中，將這些所選擇的區域遮蔽(即，可以“掩蔽”所遮蔽的區域，以免於進行眼點教導過程)。如第16圖所示，每一鍵合焊盤的內部都被遮蔽，使得將該內部從所教導的眼點中排除。更具體而言，將鍵合焊盤700a的內部700a1從眼點710a中去除。鍵合焊盤700b的內部700b1、鍵合焊盤700c的內部700c1、以及鍵合焊盤700d、700l、700m、700n、700o、702a、702b、702c、702m、702n和702o中的每一個的內部也是這樣。
此外，對於(1)教導眼點710a的特徵的形狀/對應位置(例如，鍵合焊盤眼點710a的形狀和對應的位置)以及(2)稍後掃描眼點710a，為了提供小的誤差容限以及提供用於定位形狀的區域，將實際的鍵合焊盤之外的區域也包括在眼點710a中。更具體而言，在鍵合焊盤700a周圍設置未遮蔽區域700a2，並且在鍵合焊盤700b周圍設置未遮蔽區域700b2。為鍵合焊盤700c、700d、700l、700m、700n、700o、702a、702b、702c、702m、702n和702o中的每一個設置這種未遮蔽區域(如第16圖所示)。通過設置這些周圍的區域，增大了教導眼點中的每一鍵合焊盤的精確輪廓(以及它們相對於彼此的輪廓位置)的可能性。
第17圖是半導體器件800的一部分的頂視圖，該半導體器件800包括被選擇為包括根據本發明示例性實施例的眼點的區域810。半導體器件810包括許多鍵合焊盤。如第17 圖所示，半導體器件包括鍵合焊盤800a、800b、800c、800d、800e、800f、800g、800h、800i、800j和800k。半導體器件800還包括電路元件804。
如第17圖所示，半導體器件800的區域810包括鍵合焊盤800a、800b、800c、800d、800h、800i和800j、以及電路元件804。這樣，顯然的是，可以考慮將半導體器件的除了鍵合焊盤和基準標記之外的其他部分(例如可以是佈線圖案的電路元件804、導電迹線圖案，等等)的形狀(和對應的位置)用作眼點的部分。
第18圖是半導體器件800的進一步改善的眼點810a的示意圖。更具體而言，將半導體器件800的所述部分中的選擇區域從眼點810a中去除。在第18圖中，將這些所選擇的區域遮蔽(即，可以“掩蔽”所遮蔽的區域，以免於進行眼點教導過程)。如第18圖所示，每一鍵合焊盤的內部都被遮蔽，使得將該內部從所教導的眼點中排除。更具體而言，將鍵合焊盤800a的內部800a1從眼點810a中去除。鍵合焊盤800b的內部800b1、鍵合焊盤800c的內部800c1、以及鍵合焊盤800d、800h、800i和800j中的每一個的內部、以及電路元件804a的內部部分804a1也是這樣。
此外，對於(1)教導眼點810a的特徵的形狀/對應位置(例如，眼點810a的鍵合焊盤以及電路元件804的形狀和對應的位置)以及(2)稍後掃描眼點810a，為了提供小的誤差容限以及提供用於定位形狀的區域，將實際的鍵合焊盤之外的區域以及電路元件804之外的區域也包括在眼點810a 中。更具體而言，在鍵合焊盤800a周圍設置未遮蔽區域800a2，並且在鍵合焊盤800b周圍設置未遮蔽區域800b2。為鍵合焊盤800c、800d、800h、800i和800j中的每一個以及電路元件804設置這種未遮蔽區域(如第18圖所示)。通過設置這些周圍的區域，增大了教導眼點中的每一鍵合焊盤的精確輪廓(以及電路元件804的輪廓)(以及它們相對於彼此的輪廓位置)的可能性。
第19圖是半導體器件900的頂視圖。如第19圖所示，已經定義了兩個截然不同的眼點(即，眼點910a和眼點910b)。這樣，顯然的是，通過本發明的各種示例性實施例，本文所公開的本發明的教導可以應用於採用多個眼點的引線鍵合操作。
儘管本文提供的多個附圖都單獨示出了半導體管芯，但是應該理解的是，在例如引線鍵合等加工步驟期間，該半導體管芯通常已被鍵合(例如，使用粘合劑等管芯鍵合)到諸如引線框架或基板等支撐結構。第20圖是鍵合到引線框架1050的半導體器件1000(例如，半導體管芯1000)的一部分的頂視圖。
半導體器件1000包括鍵合焊盤1000a、1000b、1000c、1000d、1000e、1000f、1000g、1000h、1000i、1000j和1000k。眼點1010被選擇為包括鍵合焊盤1000a、1000b、1000c、1000d、1000h、1000i和1000j。引線框架1050包括多條“引線”，包括引線1050a、1050b、1050c、1050d和1050e。在加工(例如引線鍵合)半導體器件期間，有時會發生將已經被 引線鍵合的器件放在引線鍵合機上的情況。例如，這可能是過失。或者，可能是該器件的一部分已經被引線鍵合，而該器件的另一部分仍需要進行引線鍵合。非常希望知道引線鍵合機上的器件是否已經被引線鍵合。例如，如果不知道器件是否已經被引線鍵合，那麽已被引線鍵合的器件還可能被意外地引線鍵合，在這種情況下，可能損壞器件或者致使該器件毫無價值。
根據本發明的示例性實施例，提供了一種用於判斷器件是否已被引線鍵合的方法。如第20圖所示，示出了許多線環1002a、1002b、1002c、1002h和1002i。更具體地，線環1002a(包括鍵合到鍵合焊盤1000a的球狀鍵合(ball bond)1002a1)提供鍵合焊盤1000a和引線1050a之間的電互連；線環1002b(包括鍵合到鍵合焊盤1000b的球狀鍵合1002b1)提供鍵合焊盤1000b和引線1050b之間的電互連；線環1002c(包括鍵合到鍵合焊盤1000c的球狀鍵合1002c1)提供鍵合焊盤1000c和引線1050c之間的電互連；線環1002h(包括鍵合到鍵合焊盤1000h的球狀鍵合1002h1)提供鍵合焊盤1000h和引線1050d之間的電互連；線環1002i(包括鍵合到鍵合焊盤1000i的球狀鍵合1002i1)提供鍵合焊盤1000i和引線1050e之間的電互連。使用圖案識別方法和/或系統，例如上文關於教導的形狀和形狀的相對位置(例如，鍵合焊盤形狀和鍵合焊盤形狀的相對位置)所描述的那些圖案識別方法和/或系統，可以識別線環的一部分的形狀。更具體地，可以構建演算法，以便搜索半導體管芯的鍵合焊盤，從而判 斷引線是否已被鍵合到其上。在第20圖所示的實例中，可以將演算法構建為搜索鍵合焊盤上的球狀鍵合的形狀(例如，圓形、橢圓形，等等)，以便觀察引線是否已被鍵合到其上。
還可以提供本發明的該方面的進一步的特徵。例如，可以將眼點(例如，第20圖所示的眼點1010)選擇為包括在引線鍵合過程期間將被首先引線鍵合的鍵合焊盤。關於第20圖，鍵合焊盤1000a可以是將要進行引線鍵合的第一鍵合焊盤。這樣，眼點1010被選擇為包括該鍵合焊盤。同樣地，在使用圖案識別來觀察引線是否已鍵合到鍵合焊盤的過程(例如，通過尋找鍵合焊盤上的球狀鍵合的形狀)期間，由於所選擇的眼點包括已被引線鍵合的第一焊盤，所以觀察到已鍵合引線(例如，線環1002a)的可能性更大。
進一步地，可以將用於判斷引線是否已鍵合到半導體器件的焊盤的方法集成到眼點教導過程中。例如，在第一步驟中，可以執行根據本發明的用於教導眼點的教導過程。在第二步驟中，可以教導一個截然不同的教導過程，以用於教導第二眼點(用於檢查已鍵合的引線的眼點)。隨後，當要被引線鍵合的器件位於機器上時，可以使用所教導的第一眼點來完成對該器件的位置和/或對準的確認。然後，一旦已經確認了器件的位置和/或對準，就可以完成第二掃描，以便觀察是否存在任何鍵合的引線。在該實施例中，可以掩蔽第一眼點中的鍵合焊盤的內部(如第4、8、12、16和18圖)，而不掩蔽第二眼點中的鍵合焊盤的內部(從而可 以針對球狀鍵合的形狀來掃描鍵合焊盤的內部)。
在另一個可選實施例中，可以教導單個眼點，並且可以完成要被引線鍵合的實際器件的單個掃描。在該實施例中，可以不將眼點中的鍵合焊盤的內部的至少一部分掩蔽，從而可以針對球狀鍵合的形狀來掃描鍵合焊盤的內部。
儘管已經結合線環(即，在鍵合焊盤和引線框架的引線之間延伸的線環)描述了(並且在第20圖的實例中示出了)用於判斷鍵合焊盤是否已被引線鍵合的方法，但是應該理解的是，被檢查的引線鍵合可以具有不同的形式，例如導電凸塊(例如，柱形凸塊等)。
第21－22圖是根據本發明特定示例性實施例的流程圖。如本領域技術人員所理解的那樣，可以省略該流程圖中所包括的特定步驟；可以添加特定的附加步驟；並且可以改變步驟的順序，以使其不同於所示出的順序。
更具體而言，第21圖是示出了根據本發明示例性實施例的用於引線鍵合操作的眼點教導方法的流程圖。在步驟2100，從半導體器件的區域中選擇一組形狀來用作眼點。例如，該組形狀可以包括鍵合焊盤形狀、基準標記形狀、電路形狀，等等。在步驟2102，使用(a)樣品半導體器件和(b)與該半導體器件有關的預定資料中的至少一種來將眼點教導給引線鍵合機。該教導步驟包括定義所述形狀中的每一個形狀相對於彼此的位置。可以將這樣的位置定義為包括該組形狀中的每一個形狀的周圍區域。可以將眼點定義為包括該組形狀，同時掩蔽該區域的預定區域(即，步驟 2104)，以便將預定區域從眼點中排除。例如，這種掩蔽可以包括使用演算法來將該區域中的預定區域的位置從眼點中排除。這種掩蔽可以包括對(1)選擇的鍵合焊盤的內部部分以及(2)鍵合焊盤之間的區域的部分中的至少一個進行掩蔽。在任選步驟2106，將第二眼點教導給引線鍵合機。第二眼點對應於半導體器件的鍵合焊盤上的線環的一部分的形狀。例如，線環的該部分的形狀可以對應於線環的球狀鍵合的形狀。
第22圖是示出了用於操作引線鍵合機的方法的流程圖。所示方法的步驟2200、2202、2204和2206對應於第21圖所示流程圖中的步驟2100、2102、2104和2106。在步驟2208，將配置為要被引線鍵合的第一半導體器件索引到引線鍵合機的預定位置(例如鍵合部位)。在步驟2210，使用引線鍵合機的視覺系統來掃描第一半導體器件的所述選擇的部分，其中所述選擇的部分對應於所述教導的眼點(例如，在步驟2202的所述教導的眼點)。在步驟2212，通過比較所述教導的眼點與第一半導體器件的所述選擇的部分，將百分數分數分配給該第一半導體器件。在步驟2212之後，可以確定在引線鍵合操作之前應該調整第一半導體器件的位置。在步驟2214，至少部分基於所述教導的眼點與第一半導體器件的所述選擇的部分的比較結果來調整第一半導體器件的位置。在步驟2216，在第一半導體器件的鍵合焊盤和另一鍵合位置之間創建(例如，引線鍵合)線環。這樣，提供了一種引線鍵合機的改善操作方法。
如本領域技術人員所理解的那樣，上述(例如，關於步驟2208、2210等描述的)第一半導體器件不一定是在教導過程之後被索引的第一個器件。術語“第一”僅用於將該器件與例如在步驟2102描述的樣品器件區分開來。應該理解，可以索引、掃描多個器件等，以便確定可接受的分數是多少以及不可接受的分數是多少。
雖然主要針對以下兩點描述了本發明：(1)在樣品器件的位置中定義/教導眼點，以及然後(2)掃描要被引線鍵合的器件的相應位置，以便確認要被引線鍵合的器件是可接受的，但是本發明不限於此。在特定應用中，可能會發生如下情況：器件(例如，在鍵合部位)已經移動，或者不知道在該鍵合部位的器件的取向。在這種情況下，可以通過掃描要被引線鍵合的器件來找到眼點(即，根據本發明的任何示例性實施例所定義/教導的眼點)。例如，如果眼點包括五個(5)鍵合焊盤，它們具有預定的形狀/尺寸，並且具有相對於彼此的預定位置(例如，通過教導過程預先確定的)，那麽可以通過對器件進行掃描並且定位與所教導的眼點相對應的特徵來確定要被引線鍵合的半導體器件的位置。當然，這種眼點的教導可以通過本文所述的任意一種示例性方法來實現，例如：(1)自動生成眼點(例如，使用先驗資料來生成)，(2)使用操作員干預的方法生成眼點，和/或(3)對包括眼點的器件的區域進行掃描(例如，使用單個視場、使用聚合的多個視場)。
雖然主要針對眼點描述了本發明，但是本發明並不僅 限於此，其中所述眼點用於在對半導體器件(例如，半導體管芯)進行引線鍵合(或其他加工，例如接線柱球焊、器件檢查，等等)之前適當地定位和/或對準器件。本文所提供的教導還可應用於為各種其他應用教導眼點。例如，在將半導體管芯引線鍵合到引線框架或其他基板上之前，通常先教導該引線框架或其他基板。此外，在某些應用中，在將半導體管芯管芯鍵合到引線框架之前，可以先教導該半導體管芯或該引線框架。這樣，本文所述的方法(例如，第21－22圖中所示出的方法的部分)也可以結合管芯鍵合操作來應用於對準。同樣地，本發明的各種實施例也可以應用於關於這些和其他應用的眼點識別。
雖然本文參考具體實施例舉例說明並描述了本發明，但並不是要將本發明限制為所示出的這些細節。此外，可以在申請專利範圍的等同物的範疇和範圍內作出各種細節上的修改，而不會脫離本發明。
100、200、300、500、600、700、800、900、1000‧‧‧半導體器件
202a、202b、202c、204a、204b、204c‧‧‧部分
100a－100m、200a－200m、300a－300m、500a－500v、502a－502aa、600a－600m、602a－602p、700a－700v、702a－702aa、800a－800k、1000a－1000k‧‧‧鍵合焊盤
306‧‧‧鍵合焊盤列
306a、308a‧‧‧未遮蔽區域
308‧‧‧鍵合焊盤行
310、310a‧‧‧眼點
504‧‧‧基準標記
510、610‧‧‧眼點的區域
300a1－300m1‧‧‧鍵合焊盤的內部
510a‧‧‧眼點
102、104、202、204、302、304‧‧‧電路區域
710、810‧‧‧半導體器件的區域
804‧‧‧電路元件
910a、910b、1010‧‧‧眼點
1050e‧‧‧引線
1002a、1002b、1002c、1002h、1002i‧‧‧線環
1002a1、1002b1、1002c1、1002h1、1002i1‧‧‧球狀鍵合
1050a、1050b、1050c、1050d、
第1圖是根據本發明示例性實施例的半導體器件的一部分的頂視圖；第2圖是根據本發明示例性實施例的另一半導體器件的一部分的頂視圖；第3圖是根據本發明示例性實施例的包括眼點的另一半導體器件的一部分的頂視圖；第4圖是根據本發明示例性實施例的特定區域被掩蔽的第3圖的半導體器件的所述部分的頂視圖； 第5圖是根據本發明示例性實施例的包括眼點的另一半導體器件的一部分的頂視圖；第6圖是根據本發明示例性實施例的被選為眼點的第5圖的所述半導體器件的一部分的頂視圖；第7圖是根據本發明示例性實施例的第5圖的半導體器件的眼點的校正形式；第8圖是根據本發明示例性實施例的特定區域被掩蔽的第7圖的半導體器件的所述部分的頂視圖；第9圖是根據本發明示例性實施例的包括眼點的另一半導體器件的一部分的頂視圖；第10圖是根據本發明示例性實施例的被選為眼點的第9圖的半導體器件的一部分的頂視圖；第11圖是根據本發明示例性實施例的第9圖的半導體器件的眼點的校正形式；第12圖是根據本發明示例性實施例的特定區域被掩蔽的第11圖的半導體器件的所述部分的頂視圖；第13圖是根據本發明示例性實施例的包括眼點的另一半導體器件的一部分的頂視圖；第14圖是根據本發明示例性實施例的被選為眼點的第13圖的半導體器件的一部分的頂視圖；第15圖是根據本發明示例性實施例的第13圖的半導體器件的眼點的校正形式；第16圖是根據本發明示例性實施例的特定區域被掩蔽的第15圖的半導體器件的所述部分的頂視圖； 第17圖是根據本發明示例性實施例的包括眼點的另一半導體器件的一部分的頂視圖；第18圖是根據本發明示例性實施例的特定區域被掩蔽的第17圖的半導體器件的眼點部分的頂視圖；第19圖是根據本發明示例性實施例的包括兩個眼點的半導體器件的頂視圖；第20圖是根據本發明示例性實施例的鍵合到引線框架的半導體器件的一部分的頂視圖；第21圖是示出了根據本發明示例性實施例的用於引線鍵合操作的眼點教導方法的流程圖；第22圖是示出了根據本發明示例性實施例的操作引線鍵合機的方法的流程圖。
500‧‧‧半導體器件
500a－500v‧‧‧第一組鍵合焊盤
502a－502aa‧‧‧第二組鍵合焊盤
504‧‧‧基準標記
510‧‧‧區域

Claims (21)

  1. 一種用於引線鍵合操作的眼點教導方法，該方法包括以下步驟：(1)從半導體器件的區域中選擇一組形狀以用來教導一眼點，該組形狀包括下列的至少一者：(a)鍵合焊盤形狀、(b)基準標記形狀、及(c)電路形狀；以及(2)使用(a)樣品半導體器件和(b)與該半導體器件有關的預定資料中的至少一種來將所述眼點教導給引線鍵合機，其中要被引線鍵合的另一半導體器件之眼點的個別一者係經組配成在一隨後的圖案識別操作期間掃描，該教導步驟包括定義所述形狀中的每一個相對於彼此的位置，該教導步驟亦包括使用一演算法來使該區域的預定區域排除在該眼點之外，使得該預定區域係在下列的至少一者中：(i)在該圖案識別操作期間掃描及不給予加權分數、(ii)在該圖案識別操作期間掃描但給予少於該眼點的加權分數、及(iii)在該圖案識別操作期間完全不掃描，該預定區域包括下列的至少一者：(1)每一個形狀的內部部分、及(2)該等形狀的形狀之間的區域的部分。
  2. 如申請專利範圍第1項所述的方法，其中該等預定區域在該圖案識別操作期間掃描及不給予加權分數。
  3. 如申請專利範圍第1項所述的方法，其中該等預定區域在該圖案識別操作期間掃描但給予少於該眼點的加權分數。
  4. 如申請專利範圍第1項所述的方法，其中該等預定區域在該圖案識別操作期間完全不掃描。
  5. 如申請專利範圍第4項所述的方法，其中，所述組形狀包括鍵合焊盤形狀，以便使得所述預定區域包括下列部分中的至少之一：(1)所述鍵合焊盤形狀的內部部分、以及(2)所述多個鍵合焊盤形狀中的鍵合焊盤形狀之間的區域的部分。
  6. 如申請專利範圍第1項所述的方法，其中，步驟(2)包括將每一個形狀的所述位置定義為包括所述形狀中的每一個形狀的周圍的區域。
  7. 如申請專利範圍第1項所述的方法，進一步包括步驟：(3)將第二眼點教導給所述引線鍵合機，所述第二眼點對應於所述半導體器件的鍵合焊盤上的線環的一部分的形狀。
  8. 如申請專利範圍第7項所述的方法，其中，所述形狀對應於所述線環的球狀鍵合的形狀。
  9. 如申請專利範圍第1項所述的方法，其中，將由所述方法教導的所述眼點配置為所述引線鍵合操作的備用眼點。
  10. 一種用於操作引線鍵合機的方法，所述方法包括以下步驟：(1)從半導體器件的區域中選擇一組形狀以用來教導一眼點，該組形狀包括下列的至少一者：(a)鍵合焊盤形狀、(b)基準標記形狀、及(c)電路形狀； (2)使用(a)樣品半導體器件和(b)與該半導體器件有關的預定資料中的至少一種來將所述眼點教導給所述引線鍵合機，其中要被引線鍵合的一第一半導體器件之眼點的個別一者係經組配成在一隨後的圖案識別操作期間掃描，該教導步驟包括定義所述形狀中的每一個相對於彼此的位置，該教導步驟亦包括使用一演算法來使該區域的預定區域排除在該眼點之外，使得該預定區域係在下列的至少一者中：(i)在該圖案識別操作期間掃描及不給予加權分數、(ii)在該圖案識別操作期間掃描但給予少於該眼點的加權分數、及(iii)在該圖案識別操作期間完全不掃描，該預定區域包括下列的至少一者：(1)每一個形狀的內部部分、及(2)該等形狀的形狀之間的區域的部分；(3)將配置為要被引線鍵合的所述第一半導體器件索引到所述引線鍵合機的預定位置；以及(4)使用所述引線鍵合機的視覺系統來掃描與該圖案識別操作關連的所述第一半導體器件的選擇的部分，所述選擇的部分對應於所述教導的眼點。
  11. 如申請專利範圍第10項所述的方法，其中該等預定區域在該圖案識別操作期間掃描及不給予加權分數。
  12. 如申請專利範圍第10項所述的方法，其中該等預定區域在該圖案識別操作期間掃描但給予少於該眼點的加權分數。
  13. 如申請專利範圍第10項所述的方法，其中該等預定區域 在該圖案識別操作期間完全不掃描。
  14. 如申請專利範圍第13項所述的方法，其中，所述組形狀包括鍵合焊盤形狀，以便使得所述預定區域包括下列部分中的至少之一：(1)所述鍵合焊盤形狀的內部部分、以及(2)所述多個鍵合焊盤形狀中的鍵合焊盤形狀之間的區域的部分。
  15. 如申請專利範圍第10項所述的方法，其中，步驟(2)包括將每一個形狀的所述位置定義為包括所述形狀中的每一個形狀的周圍的區域。
  16. 如申請專利範圍第10項所述的方法，進一步包括步驟：(5)將第二眼點教導給所述引線鍵合機，所述第二眼點對應於所述半導體器件的鍵合焊盤上的線環的一部分的形狀。
  17. 如申請專利範圍第16項所述的方法，其中，所述形狀對應於所述線環的球狀鍵合的形狀。
  18. 如申請專利範圍第10項所述的方法，其中，將在步驟(2)教導的所述眼點配置為所述引線鍵合操作的備用眼點。
  19. 如申請專利範圍第10項所述的方法，還包括步驟：(5)通過比較所述教導的眼點和所述第一半導體器件的所述選擇的部分來將百分數分數分配給所述第一半導體器件。
  20. 如申請專利範圍第10項所述的方法，還包括步驟：(5)至少部分基於所述教導的眼點與所述第一半導體器件的所述選擇的部分的比較結果來調整所述第一半導體 器件的位置。
  21. 如申請專利範圍第10項所述的方法，還包括步驟：(5)在所述第一半導體器件的鍵合焊盤和另一鍵合位置之間創建線環。
TW097108672A 2007-03-13 2008-03-12 用於佈線結合之教導眼點的方法，以及相關之半導體程序操作 TWI520239B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2007/063850 WO2008111977A1 (en) 2007-03-13 2007-03-13 Method of teaching eyepoints for wire bonding and related semiconductor processing operations

Publications (2)

Publication Number Publication Date
TW200845255A TW200845255A (en) 2008-11-16
TWI520239B true TWI520239B (zh) 2016-02-01

Family

ID=38603982

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097108672A TWI520239B (zh) 2007-03-13 2008-03-12 用於佈線結合之教導眼點的方法，以及相關之半導體程序操作

Country Status (6)

Country Link
US (2) US7931186B2 (zh)
JP (1) JP5873611B2 (zh)
KR (2) KR101136708B1 (zh)
CN (1) CN101443151B (zh)
TW (1) TWI520239B (zh)
WO (1) WO2008111977A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017109A (zh) * 2008-02-29 2011-04-13 库力索法工业公司 在线焊机上指导焊接位置并检验导线环的方法以及执行该方法的装置
TWI466260B (zh) * 2012-05-28 2014-12-21 Au Optronics Corp 對位結構
KR101970361B1 (ko) * 2012-08-20 2019-04-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조방법
JP6414141B2 (ja) * 2016-05-31 2018-10-31 日亜化学工業株式会社 発光装置
CN107511576B (zh) * 2017-08-18 2019-12-10 湖南军成科技有限公司 一种定位焊接点的方法及系统
KR20200094453A (ko) * 2019-01-30 2020-08-07 삼성에스디아이 주식회사 이차 전지

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2097209B (en) * 1981-04-22 1985-07-24 Marconi Co Ltd An amplifier for pulse width modulated signals
US4441205A (en) * 1981-05-18 1984-04-03 Kulicke & Soffa Industries, Inc. Pattern recognition system
JPS5951536A (ja) * 1982-09-14 1984-03-26 Fujitsu Ltd パタ−ン認識方法及びその装置
JPS61267340A (ja) * 1985-05-20 1986-11-26 クリキ−・アンド・ソフア−・インダストリ−ズ・インコ−ポレ−テツド リ−ド位置決め方法及び装置
US4759073A (en) * 1985-11-15 1988-07-19 Kulicke & Soffa Industries, Inc. Bonding apparatus with means and method for automatic calibration using pattern recognition
JPS6362241A (ja) 1986-09-02 1988-03-18 Toshiba Corp ワイヤボンデイング方法
US5119435A (en) * 1987-09-21 1992-06-02 Kulicke And Soffa Industries, Inc. Pattern recognition apparatus and method
US5119436A (en) * 1990-09-24 1992-06-02 Kulicke And Soffa Industries, Inc Method of centering bond positions
DE69433514T2 (de) 1993-07-16 2004-11-11 Kaijo Corp., Hamura Drahtverbinder und zugehörige Methode
US5600733A (en) * 1993-11-01 1997-02-04 Kulicke And Soffa Investments, Inc Method for locating eye points on objects subject to size variations
US5842628A (en) * 1995-04-10 1998-12-01 Fujitsu Limited Wire bonding method, semiconductor device, capillary for wire bonding and ball bump forming method
JP3504448B2 (ja) * 1996-10-17 2004-03-08 株式会社ルネサステクノロジ 半導体装置
US6577019B1 (en) * 2000-01-21 2003-06-10 Micron Technology, Inc. Alignment and orientation features for a semiconductor package
DE10011200A1 (de) * 2000-03-08 2001-09-13 Leica Microsystems Verfahren zur Bewertung von Strukturfehlern auf einer Waferoberfläche
JP2002009105A (ja) 2000-06-10 2002-01-11 Amkor Technology Korea Inc パターンの認識方法及びこのためのクランプ
JP3605009B2 (ja) * 2000-08-03 2004-12-22 三洋電機株式会社 半導体装置の製造方法
US6465898B1 (en) * 2001-07-23 2002-10-15 Texas Instruments Incorporated Bonding alignment mark for bonds over active circuits
TW531776B (en) * 2002-03-21 2003-05-11 Nanya Technology Corp Metal pad structure suitable for connection pad and inspection pad

Also Published As

Publication number Publication date
KR101267197B1 (ko) 2013-05-27
KR20090013158A (ko) 2009-02-04
CN101443151B (zh) 2014-03-12
US20110174865A1 (en) 2011-07-21
KR101136708B1 (ko) 2012-04-19
US20100181365A1 (en) 2010-07-22
US8100317B2 (en) 2012-01-24
CN101443151A (zh) 2009-05-27
TW200845255A (en) 2008-11-16
JP5873611B2 (ja) 2016-03-01
KR20120024987A (ko) 2012-03-14
WO2008111977A1 (en) 2008-09-18
JP2009524265A (ja) 2009-06-25
US7931186B2 (en) 2011-04-26

Similar Documents

Publication Publication Date Title
TWI520239B (zh) 用於佈線結合之教導眼點的方法，以及相關之半導體程序操作
JP5429872B2 (ja) 加工対象物を溶接するロボットを制御する方法および装置
US5086477A (en) Automated system for extracting design and layout information from an integrated circuit
US7496878B2 (en) Automatic wiring method and apparatus for semiconductor package and automatic identifying method and apparatus for semiconductor package
US20130263078A1 (en) Method for generating task data of a pcb and inspecting a pcb
KR20160021807A (ko) 필름 프레임으로부터의 정확한 다이 분리를 자동으로 검증하기 위한 시스템 및 방법
JP2002353280A (ja) Ｃａｄ情報に基くレイヤ合わせずれ評価方法及び装置
WO2016006076A1 (ja) 部品装着座標の作成方法および部品装着座標の作成装置
WO2012077497A1 (ja) 欠陥検査装置
US8484594B2 (en) Routing-based pin placement
CN110896038A (zh) 缺陷检查装置及缺陷检查方法
Said et al. Automated detection and classification of non-wet solder joints
CN116209957A (zh) 晶片上半导体结构的缺陷检测
EP3525566B1 (en) Substrate inspection device and substrate distortion compensating method using same
CN112802029B (zh) 焊点定位方法及装置
JP5323457B2 (ja) 観察条件決定支援装置および観察条件決定支援方法
KR102547281B1 (ko) 재봉 경로 생성 시스템 및 방법과 이를 갖는 자동 봉제기
CN103456650B (zh) 用于丝焊及相关半导体处理操作的眼点训练方法
TWI661394B (zh) 焊點影像辨識方法
JP2011085821A (ja) 欠陥修正装置および欠陥修正方法
US20120128229A1 (en) Imaging operations for a wire bonding system
JP5251742B2 (ja) 回路基板設計装置
KR100326257B1 (ko) 와이어본딩을 위한 정렬패턴의 탐색 방법
JP3721304B2 (ja) めっき引き出し線の配線方法
CN116741688A (zh) 固晶机的取晶方法