KR101267197B1 - 와이어 본딩 기계의 동작 방법 - Google Patents

와이어 본딩 기계의 동작 방법 Download PDF

Info

Publication number
KR101267197B1
KR101267197B1 KR1020127001540A KR20127001540A KR101267197B1 KR 101267197 B1 KR101267197 B1 KR 101267197B1 KR 1020127001540 A KR1020127001540 A KR 1020127001540A KR 20127001540 A KR20127001540 A KR 20127001540A KR 101267197 B1 KR101267197 B1 KR 101267197B1
Authority
KR
South Korea
Prior art keywords
eyepoint
semiconductor device
shapes
bond
wire bonding
Prior art date
Application number
KR1020127001540A
Other languages
English (en)
Other versions
KR20120024987A (ko
Inventor
마이클 티. 델레이
피터 엠. 리스터
디팍 수드
즈히지에 왕
Original Assignee
쿨리케 앤드 소파 인더스트리즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 filed Critical 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드
Publication of KR20120024987A publication Critical patent/KR20120024987A/ko
Application granted granted Critical
Publication of KR101267197B1 publication Critical patent/KR101267197B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/789—Means for monitoring the connection process
    • H01L2224/78901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S228/00—Metal fusion bonding
    • Y10S228/904—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

와이어 본딩 동작을 위한 아이포인트의 티칭 방법이 제공된다. 상기 방법은 (1) 아이포인트로서 사용하기 위하여 반도체 디바이스의 영역으로부터 모양들의 그룹을 선택하는 단계, 및 (2) (a) 샘플 반도체 디바이스 또는 (b) 반도체 디바이스에 관한 미리 결정된 데이터 중 적어도 하나를 사용하여 와이어 본딩 기계에 아이포인트를 티칭하는 단계를 포함한다. 티칭 단계는 모양들 각각의 위치들을 서로에 대하여 규정하는 것을 포함한다.

Description

와이어 본딩 기계의 동작 방법{OPERATING METHOD FOR WIRE BONDING MACHINE}
본 발명은 와이어 본딩 시스템(wire bonding system), 보다 상세하게, 와이어 본딩 시스템에서의 사용을 위한 개선된 아이포인트 티칭(eyepoint teaching) 방법에 관한 것이다.
미국 특허 번호 5,119,436 과 6,869,869 는 와이어 본딩 시스템과 연관된 비전(vision) 시스템에 관한 것으로서, 모든 개시는 여기에 참조로 포함된다.
반도체 디바이스의 프로세싱과 패키징 과정에서, 비전 시스템을 이용하는 티칭 동작이 종종 사용된다. 예를 들어, 와이어 본딩 동작이 반도체 디바이스의 묶음(batch, 예를 들어, 리드프레임(leadframe)상에 탑재된 반도체 다이(die)와 같은 디바이스들)에 수행되기 전에 샘플 디바이스의 아이포인트(또는 다중 아이포인트들)를 "티칭"하는 것이 일반적으로 요구된다. 샘플 디바이스를 "티칭" 함으로써, 샘플 디바이스에 관한 소정의 물리적 데이터가 저장된다(예를 들어, 와이어 본딩 기계의 메모리 내에). 이러한 물리적 데이터는 디바이스 묶음의 프로세싱 동안에 참조로서 이용되며, 예를 들어, 프로세스될(예를 들어, 와이어 본드될) 각각의 반도체 디바이스 묶음을 적절하게 위치 잡아주거나 정렬하게 해준다.
따라서 와이어 본딩 동작을 위하여, 와이어 본딩 기계는 본드 사이트에 위치한 후 와이어들이 본딩되기 전(예를 들어, 반도체 디바이스와 이 반도체 디바이스를 지지하는 리드프레임 사이에서 와이어들이 본딩되기 전)에, 반도체 디바이스를 정렬하기 위한 이전에 티칭된 패턴(예를 들어, 아이포인트, 기점(fiducial)등)을 찾기 위하여 비전 시스템(예를 들어, 패턴 인식 시스템(Pattern Recognition System) 즉, PRS)를 사용한다. 관례적으로 아이포인트는 샘플 디바이스를 기반으로 와이어 본딩 기계에 티칭되는데, 운전자가 상기 샘플 디바이스 위의 면적을 티칭 윈도우(teach window)로 표적(target)한다. 표적된 아이포인트를 스캔하기 위하여 비전 시스템과 함께 소정의 종래 기술들(예를 들어, 알고리즘)이 사용된다.
하나의 기존 티칭 기술은 정규화된 그레이스케일 상관 시스템(Normalized Grayscale Correlation System; NGCS)을 이용하여 샘플 디바이스(예를 들어, 샘플 디바이스의 선택된 부분)를 스캐닝하는 것과 관련한다. 그러한 기술을 통하여, 그레이스케일 값은 비전 시스템이 감지하는 각각의 위치에 존재하는 것을 바탕으로 할당된다. 예를 들어, 반도체 디바이스의 본드 패드가 스캔되면, 그레이스케일 값이 스캔된 위치에 할당된다. 요구되는 영역이 스캔된 후, 그레이스케일 값들(대응하는 스캔된 위치들에 관련함)의 라이브러리(library)가 저장된다. 이 타입의 실제 반도체 디바이스가 와이어 본드되려 할 때, 비전 시스템은 각 스캔된 위치들에서의 그레이스케일 값들을 감지하고 이 그레이스케일 값들을 티칭 과정 동안에 라이브러리에 저장된 값들과 비교한다.
다른 기존 티칭 기술은 샘플 디바이스(예를 들어, 샘플 디바이스의 선택된 부분)를 스캐닝하고, 스캔된 영역 내에서 규정된 각각의 가장자리(edge)를 감지하는 것과 관련한다(즉, 에지 기반(edge-based) 패턴 매칭). 그러한 기술을 통하여, 값들은 각각의 위치에 존재하는 비전 시스템이 감지하는 것을 바탕으로 결정된다. 예를 들어, 반도체 디바이스의 본드 패드가 스캔 되면, 에지 값이 스캔된 위치에 할당된다. 요구되는 영역이 스캔된 후, 에지 값들(대응하는 스캔된 위치들에 관련함)의 라이브러리가 저장된다. 이 타입의 실제 반도체 디바이스가 와이어 본드되려 할 때, 비전 시스템은 각 스캔된 위치들에서의 에지 값들을 감지하고, 이 값들을 티칭 과정 동안에 라이브러리에 저장된 값들과 비교한다.
상기 기존 방법들 중 하나를 사용하면, 가중된 점수(weighted score)가 와이어 본드될 각각의 디바이스에 주어지며, 상기 스코어는 티칭된 샘플 디바이스를 와이어 본드될 실제 디바이스와 비교하는 것의 함수이다. 만약 스코어가 소정의 한계 값을 초과하면, 디바이스는 수용되고 프로세스될(예를 들어, 와이어 본드됨) 것이다; 그러나, 만약 스코어가 한계 값의 미만이면, 자동적인 동작은 일반적으로 지속 되지 않는다. 예를 들어, 운전자는 낮은 스코어를 공지받을 수 있다. 또한, 후속의 위치 또는 아이포인트가 수용가능한 스코어를 얻기 위해 시도될 수 있다. 또한, 대안적인 알고리즘 또는 복구 시퀀스가 시도될 수 있다.
유감스럽게도, 이러한 기존 기술들의 각각과 관련하여 많은 문제점들이 존재한다. 반도체 디바이스의 실제적인 사실은, 같은 묶음(또는 다른 묶음들)으로부터의 상이한 디바이스들이 그들이 같은 디바이스이고 같은 전기 기능적 특성들을 가지고 있다 간주되어도 상이한 비주얼 특성들을 나타낼 수 있다는 것이다. 예를 들어, 표면 색 또는 조직(texture)은 디바이스에 따라 변할 수 있다. 그러한 편차들(variations)은 같은 디바이스의 상이한 공급자에 의해 사용된 미세하게 상이한 제조 프로세스들에 의해서 발생할 수 있다. 그러한 편차들에 의해 디바이스들은 종종 명암과 반사도(예를 들어, 반사도의 비선형(non-linear) 편차들)에서 서로 상당한 상이함을 보인다. 따라서 기존 패턴 매칭(pattern matching) 기술으로부터 도출한 가중된 점수는 그러한 편차로 인하여 더 낮을 수 있다(예를 들어, 샘플 티칭된 디바이스와 비교될 때 와이어 본드될 디바이스들의 반사도의 상이함에 기인함). 따라서 스코어들이 일반적으로 오발견들을 없애기 위하여 사용되지만, 기존 패턴 매칭 기술(예를 들어 NGCS 시스템, 에지-기반 패턴 매칭 시스템 등)은 디바이스가 추가 프로세스에 수용가능하여도 한계값 미만의 스코어를 도출하는 경향이 있다. 반도체 디바이스들 사이의 그러한 편차(예를 들어, 디바이스들 간의 표면 편차들)들로 인한 다른 문제점은 바람직하지 않게 낮은 어시스트들 간 평균 시간(Mean Time Between Assists; MTBA)이며, 이는 자동적인 와이어 본딩 장비의 더 낮은 생산성을 가져온다.
본 발명은 반도체 디바이스 프로세싱을 위한 아이포인트의 개선된 티칭 방법과 아이포인트를 사용한 반도체 디바이스의 개선된 프로세싱 방법을 제공하는데 그 목적이 있다.
본 발명의 일 실시예에 따라, 와이어 본딩 동작을 위한 아이포인트의 티칭 방법이 제공되어 있다. 상기 방법은, (1) 아이포인트로서 사용하기 위하여 반도체 디바이스의 영역으로부터 모양들의 그룹을 선택하는 단계; 및 (2) (a) 샘플 반도체 디바이스 또는 (b) 반도체 디바이스에 관한 미리 결정된 데이터 중 적어도 하나를 사용하여 와이어 본딩 기계에 아이포인트를 티칭하는 단계를 포함한다. 예를 들어, 이러한 미리 결정된 데이터는 선행(priori) 데이터(예를 들어, CAD 데이터, 이력 데이터 등)일 수 있고, 또는 티칭 단계 바로 이전에 결정되도록 미리 결정될 수 있다. 티칭 단계는 모양들 각각의 위치들을 서로에 대하여 규정하는 것을 포함한다.
본 발명의 다른 실시예에 따라, 와이어 기계를 동작시키는 방법이 제공되어 있다. 상기 방법은, (1) 아이포인트로서 사용하기 위하여 반도체 디바이스의 영역으로부터 모양들의 그룹을 선택하는 단계; 및 (2) (a) 샘플 반도체 디바이스 또는 (b) 반도체 디바이스에 관한 미리 결정된 데이터 중 적어도 하나를 사용하여 와이어 본딩 기계에 아이포인트를 티칭하는 단계를 포함한다. 티칭 단계는 모양들 각각의 위치들을 서로에 대하여 규정하는 것을 포함한다. 상기 방법은, 또한 (3) 와이어 본드되도록 설정된 제 1 반도체 디바이스를 와이어 본딩 기계의 미리 결정된 위치로 인덱싱하는 단계; 및 (4) 제 1 반도체 디바이스의 선택된 부분들을 와이어 본딩 기계의 비전 시스템을 이용하여 스캐닝하는 단계를 포함하고, 상기 선택된 부분들은 티칭된 아이포인트에 대응한다.
본 발명은 첨부한 도면을 참조하는 경우, 아래에 상세히 설명하는 바로부터 가장 잘 이해될 수 있다. 통상적인 실시에 따라, 도면의 다양한 형태들은 실제 크기대로 도시되지 않음이 강조된다. 한편, 다양한 형태들의 치수들은 명확성을 위하여 임의로 배율되거나 축소되었다. 다음 도면이 포함된다.
본 발명에 의하면 와이어 본딩 시스템에서 개선된 아이포인트 티칭의 기능을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스의 부분 상면도이다.
도 2는 본 발명의 일 실시예에 따른 다른 반도체 디바이스의 부분 상면도이다.
도 3은 본 발명의 일 실시예에 따른 아이포인트를 포함하는 다른 반도체 디바이스의 부분 상면도이다.
도 4는 본 발명의 일 실시예에 따른 소정의 마스크된 면적을 가지는 도 3의 반도체 디바이스의 부분 상면도이다.
도 5는 본 발명의 일 실시예에 따른 아이포인트를 포함하는 다른 반도체 디바이스의 부분 상면도이다.
도 6은 본 발명의 일 실시예에 따른 아이포인트로서 선택된 도 5의 반도체 디바이스의 부분 상면도이다.
도 7은 본 발명의 일 실시예에 따른 도 5의 반도체 디바이스의 아이포인트의 수정된 버전이다.
도 8은 본 발명의 일 실시예에 따른 소정의 마스크된 면적을 가지는 도 7의 반도체 디바이스의 부분 상면도이다.
도 9는 본 발명의 일 실시예에 따른 아이포인트를 포함하는 다른 반도체 디바이스의 부분 상면도이다.
도 10은 본 발명의 일 실시예에 따른 아이포인트로서 선택된 도 9의 반도체 디바이스의 부분 상면도이다.
도 11은 본 발명의 일 실시예에 따른 도 9의 반도체 디바이스의 아이포인트의 수정된 버전이다.
도 12는 본 발명의 일 실시예에 따른 소정의 마스크된 면적을 가지는 도 11의 반도체 디바이스의 부분 상면도이다.
도 13은 본 발명의 일 실시예에 따른 아이포인트를 포함하는 다른 반도체 디바이스의 부분 상면도이다.
도 14는 본 발명의 일 실시예에 따른 아이포인트로서 선택된 도 13의 반도체 디바이스의 부분 상면도이다.
도 15는 본 발명의 일 실시예에 따른 도 13의 반도체 디바이스의 아이포인트의 수정된 버전이다.
도 16은 본 발명의 일 실시예에 따른 소정의 마스크된 면적을 가지는 도 15의 반도체 디바이스의 부분 상면도이다.
도 17은 본 발명의 일 실시예에 따른 아이포인트를 포함하는 다른 반도체 디바이스의 부분 상면도이다.
도 18은 본 발명의 일 실시예에 따른 소정의 마스크된 면적을 가지는 도 17의 반도체 디바이스의 아이포인트 부분의 상면도이다.
도 19는 본 발명의 일 실시예에 따른 두 개의 아이포인트들을 포함하는 반도체 디바이스의 상면도이다.
도 20은 본 발명의 일 실시예에 따른 리드프레임에 연결된 반도체 디바이스의 부분 상면도이다.
도 21은 본 발명의 일 실시예에 따른 와이어 본딩 동작을 위한 아이포인트의 티칭 방법을 도시하는 플로우 다이어그램이다.
도 22는 본 발명의 일 실시예에 따른 와이어 본딩 기계의 동작 방법을 도시하는 폴로우 다이어그램이다.
본 발명의 일 실시예에 따라, 와이어 본딩 장비에서 반도체 디바이스를 위치시키거나/또는 정렬하는데 사용되는 기하학적 형태 기반(feature-based) 패턴을 발생시키는 방법이 제공되어 있다. 상기 방법은 반도체 다이 표면상 패턴들의 불변하는 형태들을 사용하여 아이포인트를 발생시키는 기술을 제시한다. 그러한 접근은 소정의 편차들(예를 들어, 표면 반사도에서의 편차들)을 가지는 반도체 디바이스들에서 패턴을 찾는 강건함(robustness)을 증가시킨다. 또한, 발생된 아이포인트는 합성적으로 만들어진 형태들을 사용하여(예를 들어, CAD 데이터와 같은 선행 데이터를 사용함) 구성되거나, 또는 실제의 부분 이미지로부터 추출될 수 있다. 기존의 PRS 시스템들(예들 들어, 그레이스케일 패턴 매칭, 기하학적 패턴 매칭)과 달리, 상기 제안된 방법은 이미지 안의 불변하는 형태들을 효과적으로 획득한다. 불변하는 형태들(및 불변하는 형태들의 서로에 대한 관계)을 사용하여 만들어진 모델(예를 들어, 와이어 본딩 기계의 메모리에 저장되어 있음)은 자동화된 와이어 본딩 생산 환경에서 디바이스 편차들을 다루는데에 기존의 기술들과 비교하여 더욱 강건하다.
여기에 공개된 다양한 예시적 방법들을 사용하여 발생된 아이포인트들은, 예를 들어 아이포인트 티칭 과정 동안에 학습된 패드 정보(또는 다른 기하학적 또는 모양 정보)를 사용하는 PRS에서 주 아이포인트 또는 백업(backup) 아이포인트로서 사용될 수 있다. 발생된 아이포인트(및 반도체 다이의 영역)는 (1) 자동적으로 PRS에 의해 양호한 패드 기하학적 정보를 가지는 반도체 디바이스 위의 영역(예를 들어, 패드들의 종렬과 패드들의 횡렬을 포함하는 영역)을 선택함으로써, 및/또한 (2) 바람직한 패드 정보를 가지고 이 영역을 선택할 때 적어도 부분적으로 운영자 개입을 통하여 선택될 수 있다.
PRS가 자동으로 아이포인트를 발생시키는 예에서, 모양들(예를 들어, 직사각형, 8각형, 원형 등과 같은 임의 타입의 본드 패드 모양들)과 모양들의 상대적인 위치들이 오프라인(off-line) 프로그래밍 툴 등을 통하여 디바이스 데이터(예를 들어, CAD 데이터)로부터 얻어질 수 있다. 대안적으로, 그러한 모양들(및 모양들의 상대적인 위치들)은 비전 시스템을 이용하여 샘플 디바이스를 관찰한 후 자동으로 추출될 수 있다. 만약 반도체 다이의 충분히 완전한 디지털 서술(즉, 미리 결정된 디바이스 데이터)이 사용 가능하다면, 아이포인트에 포함되는 적합한 모양들과 형태들을 선택하기 위하여 알고리즘이 사용될 수 있고, 그리고나서 상기 알고리즘은 선택된 모양들/형태들을 함께 묶기 위하여(예를 들어, 모양들/형태들의 상대적인 위치들을 이용함) 사용될 수 있다. 그러한 방법을 사용하여 "비전레스 티칭(visionless teach)" 프로세스(즉, 오프라인 프로그래밍 방법)가 제공되며 그 프로세스는 와이어 본더에서 학습 활동을 사용하지 않거나 거의 사용하지 않는다. 물론, 와이어 본딩 기계 위의 샘플 디바이스와 함께 그러한 오프라인 프로그램을 사용하여 티칭된 아이포인트를 확인하는 것이 요구될 것이다. 그러한 비전레스 티칭 시스템에서는, 와이어 본딩 기계의 광학적 시스템의 요건들을 줄일 수 있을 것이다. 이것은 와이어 본딩 기계들이 종종 티칭 동작을 수행하기 위해 가변 배율 레벨들을 갖는 복잡한 비전 시스템들을 종종 채택하기 때문이다. 그러나, 만약 티칭 동작이 이미 존재하는 데이터를 사용하는 비전레스 방식으로 수행된다면, 비전 시스템의 복잡성(및 비용)은 감소될 것이다. 예를 들어, 기존에 두 가지의 배율 레벨들("높은 배율 시스템(high magnification system)" 및 "낮은 배율 시스템(low magnification system)"과 같은 두 가지의 광학적 시스템들)을 사용하는 와이어 본딩 기계에서, 높은 배율 시스템이 와이어 본딩 기계로부터 제거될 수 있을 것이다. 이것은 높은 배율 시스템이 종종, 인접한 본드 패드들 간의 작은(예를 들어, 서브-픽셀 사이즈(sub-pixel sized)) 갭들과 같은, 티칭된 면적의 자세한 조망들을 위해 사용되기 때문에 가능하다. 본 발명의 소정의 실시예들에 따라, "비전레스" 티칭 프로세스를 사용하면 그러한 세부는 요구되지 않을 것이다(예를 들어, 높은 배율 시스템의 비용 때문에).
운전자 개입이 아이포인트를 발생시키는데 사용되는 예에서, 운전자는 정확한 모션 시스템(motion system)과 교정된 PRS에 의하여 도움을 받을 수 있다. 예들 들어, 모션 시스템과 PRS 시스템은 운전자에 의해 제공되는 파라미터들에 기반하여 티칭 과정(예를 들어, 본드 패드 티칭 과정)을 수행할 것이다. 그러한 방법은, 예를 들어 (1) 반도체 디바이스의 어떠한 적합한 서술도 사용 가능하지 않을 때, 및/또는 (2) 잘 규정된 기하가 없는 형태들이 아이포인트에 포함되려 할 때 사용될 수 있다. 그러한 티칭 프로세스는, 예를 들어 소망되는 모양들/형태들 각각으로 순차로 움직이는 단계와, 소망되는 모양/형태의 이미지로부터 소망되는 데이터를 획득하는 단계를 포함할 것이다. 모든 모양들/형태들이 일단 티칭되면, 아이포인트는 티칭된 모양들/형태들과 확립된 참조 프레임내 그들 각자의 장소들/위치들의 조합을 사용하여 확립될 수 있다.
어떻게 아이포인트가 발생되는지와 관계없이, 티칭 프로세스 후에, 본드 패드 사이즈, 본드 패드 장소, 모양, 극성 그리고 다른 특성들과 같은 모양 정보가 PRS 시스템 안에서 사용 가능해진다. 또한, 개별 모양 정보(예를 들어, 개별 본드 패드 모양 정보) 이외에, 그러한 모양들 간의(예를 들어, 그러한 본드 패드들 간의) 기하학적 관계가 또한 모션 시스템으로부터 얻어지거나 및/또는 PRS 시스템을 이용하여 계산될 수 있다.
상기에 제안되었듯이, 티칭된 영역(예를 들어, 아이포인트)에서, 합성적으로 만들어진 모양들/패드들은 실제의 모양들/패드들에 관한 정보를 대체할 수 있다(즉, 이미지 바탕 패드 모델들(image based pad models)). 보다 상세하게, 그러한 합성적으로 만들어진 모양들/패드들은 반도체 디바이스와 관련하여 사용 가능한 데이터(예를 들어, CAD 데이터와 같은 선행 데이터)를 사용함으로써 제공된다. 그러한 합성적으로 만들어진 모양들/패드들은 평균의 모양/패드의 더 나은 표현을 제공할 수 있는데, 이는 그것이 많은 모양들/패드들의 모든 일반화된 특성들을 포함하기 때문이다(또한 아이포인트를 티칭하기 위하여 사용될 수 있었던 샘플 디바이스의 일부 결함이 없기 때문일 수 있음). 또한, 적합한 마스킹 기술들이 디바이스 마다 달라지는 반도체 디바이스의 선택된 영역의 소정의 면적들을 제거하기 위하여 사용될 수 있다. 또한, 반도체 디바이스의 소정의 영역(예를 들어, 다이의 주변 패드 면적)에, 디바이스의 다른 면적들에 반하여 더 큰 가중치를 주는 기술이 아이포인트를 더욱 강건하게 만드는데 사용될 수 있다.
본 발명에 따라 발생된 아이포인트들에 포함되는 모양들은, 예를 들어, 본드 패드 모양들, 패턴을 형성하는 본드 패드들의 그룹들, 기존의 아이포인트 모양들(예를 들어, 십자형, 원형, 사각형 등), 규정된 모양을 가지는 회로 및/또는 다이 위의 서로 구별되는 임의의 표면 형태들을 특히 포함한다. 또한, 둘 이상의 이러한(또는 다른)예의 모양들은 발생된 아이포인트에 포함되기 위하여 조합될 수 있다.
아이포인트를 확립하기 위하여 사용되는 알고리즘은 많은 상이한 전략들을 포함하는데, 예를 들어, (1) 모양들/형태들의 최소의 수가 알고리즘에서 미리 결정될 수 있고, 이렇게 미리 결정된 수의 모양들/형태들이 티칭되면, 알고리즘은 참조 프레임에 대하여 및/또는 서로에 대하여, 티칭된 모양들/형태들의 장소를 계산하는 단계와 같은 프로세스의 다른 부분으로 이동할 수 있다; (2) 티칭 과정 동안에 요구되는 소정의 모양들/형태들을, 그러한 형태들의 찾기 실패가 아이포인트의 규정 실패를 초래하도록 규정한다; (3) 소정의 모양들/형태들에 그들 각각의 임계성들(criticalities) 또는 계측성들(predectabilities)을 기반으로 웨이트가 주어지는 웨이팅 시스템 - 그러한 웨이팅 시스템은 프로세스 될 반도체 디바이스의 스코어를 규정하는 데에 사용됨 - 을 채택한다; (4) 만약 아이포인트에 포함되기 위하여 선택된 모든 요구되는 모양들/형태들이 비전 시스템(예를 들어, 이미징 카메라)의 단일 시야에 적합하다면, 그러면 단일 발견 동작(single find operation)이 아이포인트의 소재를 파악하는데 사용될 수 있다; (5) 만약 요구되는 형태들이 상기 시야에 적합하지 않다면, 개별 형태들(예를 들어, 아이포인트의 개별 본드 패드들)의 소재가 파악된 후, 개별적으로 소재가 파악된 형태들의 데이터를 조합함으로써 완전히 티칭된 패턴(예를 들어, 개별 형태들의 상대적인 위치들을 포함)이 얻어질 수 있다; 및/또는 (6) 티칭 페이즈(phase) 동안에 신뢰성을 증가시키기 위하여 다중의(그리고 아마도 여분의) 티칭 알고리즘들을 적용한다. 특히 이러한 전략들의 임의의 조합도 본 발명의 범위 내에서 채택될 수 있다.
도 1은 반도체 디바이스(100)의 부분(도시된 부분은 위로부터 보았을 때 반도체 다이의 좌하부임)의 상면도이다. 반도체 디바이스(100)는 디바이스의 주변에 배열된 많은 본드 패드들을 포함한다. 예를 들어, 그러한 본드 패드들은 본드 패드들(100a, 100b, 100c, 100d, 100e, 100f, 100g, 100h, 100i, 100j, 100k, 100l, 100m)을 포함한다. 반도체 디바이스(100)는 또한 회로 영역(102)과 회로 영역(104)을 포함한다. 당업자라면 알 수 있는 바와 같이, 반도체 디바이스(예를 들어, 반도체 다이)상의 회로 영역은 와이어링 패턴들, 전도성의 트레이스들(conductive traces), 그리고 이와 유사한 것을 포함할 수 있다.
와이어 본딩 기계상의 반도체 디바이스(100)를 프로세스하기 위해서(예를 들어, 디바이스(100)의 본드 패드들과, 디바이스(100)가 탑재된 리드프레임 위의 리드들일 수 있는, 제 2 본딩 위치 간에 와이어 루프들을 본드하기 위하여), 반도체 디바이스(100)를 와이어 본딩 기계 위에, 와이어 본딩 기계에 미리 티칭된 아이포인트(들)를 사용하여 정렬시키는 것이 요구된다. 물론, 그러한 정렬은 예를 들어, 스터드 범핑(stud bumping), 다이간 와이어 본딩(die to die wire bonding), 와이어 범프들/루프들의 검사 등을 포함하는 다양한 다른 반도체 프로세싱 기술에 요구될 수 있다.
상기에 논의된 바와 같이, 반도체 디바이스의 실제적인 사실은, 상이한 디바이스들이 그들이 같은 디바이스라 간주되어도 상이한 특성들을 나타낼 수 있다는 것이다. 예를 들어, 도 2는 다른 반도체 디바이스(200) 부분의 상면도이다. 반도체 디바이스(200)는 도 1의 디바이스(100)와 상이한 제조자에 의하여 제공되지만, 도 1에 도시된 반도체 디바이스(100)와 와이어 본딩 기계의 관점에서 같은 디바이스라고 간주된다. 반도체 디바이스(100)의 본드 패드들과 유사하게, 반도체 디바이스(200)는 본드 패드들(200a, 200b, 200c, 200d, 200e, 200f, 200g, 200h, 200i, 200j, 200k, 200l, 200m)과 같은 많은 본드 패드들을 포함한다. 또한, 반도체 디바이스(100)의 회로 영역들(102, 104)과 유사하게, 반도체 디바이스(200)는 회로 영역들(202, 204)을 포함한다. 비전 시스템의 견지에서, 반도체 디바이스(100)의 회로 영역들(102, 104)은 공통의 물리적인 외관을 가지는 단일의 요소들 또는 영역들로 보인다. 그러나, 두 디바이스들(즉, 디바이스 100과 200)의 표면에서의 편차들 때문에 같은 비전 시스템은 반도체 디바이스(200)의 회로 영역들(202, 204)을 많은 이산 부분들을 포함하는 것으로 볼 수 있다. 예를 들어, 도 2에 보여지는 바와 같이, 회로 영역(202)은 특히 부분들(202a, 202b, 202c)을 포함하는 것으로 보여진다. 유사하게, 회로 영역(204)은 특히 부분들(204a, 204b, 204c)을 포함한다.
따라서, 반도체 디바이스(100)와 반도체 디바이스(200)가 동작적으로는 같지만, 많은 잠재적 이유들(예를 들어, 표면 색, 표면 조직 등)중 하나 때문에, 비전 시스템은 그들을 상당히 상이하게 본다. 이제, 와이어 본딩 동작을 위한 아이포인트가 회로 영역(102, 104)을 포함한 반도체 디바이스(100)의 부분을 사용하여 티칭된다고 가정하자. 반도체 디바이스(200)를 반도체 디바이스(100)로부터 티칭된 아이포인트를 이용하여 프로세스(예를 들어, 와이어 본드)하려 할 때, 많은 잠재적 문제들이 발생할 것이다(예를 들어, 디바이스(200)가 추가적 프로세싱에 수용가능함에도 불구하고 반도체 디바이스의 스코어가 한계값(threshold value) 미만인 문제, 반도체 디바이스(200)와 같은 디바이스들에 대한 바람직하지 않게 낮은 MTBA 문제 등).
본 발명의 소정의 실시예들에 따라, 아이포인트는, 표면 색/조직 및 이와 유사한 것들에서의 상이함에 상관없이, 디바이스에 따라 변하지 않도록 의도되어 선택된다. 예를 들어, 반도체 디바이스의 영역으로부터 모양들의 그룹은 아이포인트로서 사용되기 위하여 선택될 수 있다. 아이포인트를 와이어 본딩 기계에 샘플 반도체 디바이스를 사용하여 티칭할 때에, 서로에 대한 모양들 각각의 위치들이 규정된다.
예를 들어, 도 3은 본 발명의 일 실시예에 따른 그러한 아이포인트 선택을 도시한다. 도 3은 본드 패드들(300a, 300b, 300c, 300d, 300e, 300f, 300g, 300h, 300i, 300j, 300k, 300l, 300m)과 같은 많은 본드 패드들을 포함하는 반도체 디바이스(300)를 도시한다. 또한, 반도체 디바이스(100/200)들 각각의 회로 영역들(102/104, 202/204)과 유사하게, 반도체 디바이스(300)는 회로 영역들(302, 304)을 포함한다. 회로 영역들(302, 304)이 디바이스마다 달라지는(디바이스 (100)과 (200)을 비교함으로써 입증되는) 가능성 때문에, 이러한 영역들은 선택된 아이포인트(310)로부터 제거된다. 아이포인트(310)는 본드 패드 그룹(306; 본드 패드들(300h, 300i, 300j, 300k, 300l, 300m)을 포함하는 본드 패드들의 종렬)과 본드 패드 그룹(308; 본드 패드들(300a, 300b, 300c, 300d, 300e, 300f, 300g)을 포함하는 본드 패드들의 횡열)을 포함한다. 아이포인트(310)의 소정 형태들(예를 들어, 본드 패드들 각각의 윤곽 모양, 서로에 대한 본드 패드들의 간격 등)은 디바이스마다 변하지 않는 경향이 있고, 그럼으로써 더욱 강건한 티칭 프로세스(및 와이어 본드될 실제 디바이스들의 더욱 강건한 후속 스캔)가 제공된다.
아이포인트가 아이포인트(310; 도 3의 점선 안의 영역)로서 상기에 참조되었지만, 아이포인트(310)가 본드 패드 모양들과 같은 영역 내의 소정의 모양들/형태들과 영역(310) 내의 소정 본드 패드들 각각의 위치들만을 포함할 수 있다는 것을 아는 것은 주목할만하다. 이것은 여기에 도시되고 서술된 본 발명의 다양한 실시예들에 대하여 사실이다.
또한, 실시예의 아이포인트(310)가 그룹들(306, 308)내 본드 패드들의 본드 패드 모양들을 포함하고 있지만(그리고 회로 영역들(302, 304)의 모양들을 제외함), 적어도 하나의 회로 영역들(302, 304)의 윤곽 모양은 아이포인트에 포함될 수 있다. 그러한 아이포인트에서, 디바이스마다 존재할 수 있는 회로 영역들 간의 잠재적 내부 차이들(예를 들어, 도 1의 회로 영역(102)과 도 2의 회로 영역(202)간 차이들)은 티칭 프로세스(및 후속 발견 프로세스)에 영향을 주지 않을 수 있는데, 그것은 회로 영역의 윤곽 모양만이 아이포인트에 포함되기 때문이다.
일부 어플리케이션(application)들에서, 반도체 디바이스 본드 패드들은 와이어 본딩 기계의 비전 시스템에 보이는 "프로브 마크들(probe marks)"을 포함할 수 있다. 그러한 프로브 마크들은 균일하지는 않다. 예를 들어, 반도체 웨이퍼들이 일반적으로 테스트 되는 방식 때문에, 일부 프로브 마크들은 일 방향(예를 들어, 수평)으로 확장할 수 있고, 다른 프로브 마크들은 다른 방향(예를 들어, 수직)으로 확장할 수 있다. 본드 패드들상 프로브 마크들의 이러한 편차들은 또한 기존의 아이포인트 티칭 시스템들에서 문제들(예를 들어, 낮은 찾기 스코어(low find score) 문제들, MTBA 문제들 등)을 발생시킬 수 있다.
본 발명의 소정의 실시예들에 따르면, 본드 패드들의 내부 영역은 아이포인트로부터 무시되며/제외되어, 소정의 편차들(예를 들어, 프로브 마크들)과 연관된 문제들은 실질적으로 제한된다. 예를 들어, 그러한 영역들은 (1) 스캔되지만 스코어링 프로세스 동안에는 고려되지 않거나, (2) 스캔되지만 스코어링 프로세스 동안에 상대적으로 작은 가중치가 주어지거나, 및/또는 (3) 스캔이 전혀 되지 않을 수 있다. 따라서, 용어들 "제외된", "제거된", "배제된", 및/또는 "마스크된"(또는 유사한 용어들)이 디바이스의 소정의 면적들(예를 들어, 본드 패드들의 내부와 같은 음영(shaded) 부분들 또는 다른 음영 영역들)에 언급될 때, 상기 면적들이 스캐닝 프로세스(예를 들어, 티칭동안의 스캐닝 프로세스, 와이어 본드될 실제 디바이스의 프로세싱 동안의 스캐닝 프로세스 등)으로부터 제외된다는 것을 반드시 의미하지는 않는다는 것이 명백하다.
따라서, 도 4는 아이포인트(310a)로부터 제거된 소정의 선택된(예를 들어, 미리 결정된, 실시간으로 동적으로 결정된 등) 영역들을 갖는 반도체 디바이스(300)를 도시하며, 아이포인트(310a)는 아이포인트(310)에 대비되는데, 아이포인트(310)는 본드 패드의 내부를 아이포인트로부터 생략하지 않는다는 것과 같은 아이포인트(310a)와의 차이점을 갖는다. 이러한 선택된 영역들은 도 4에서 음영되어/해치되어 있다(즉, 음영된 영역들은 예를 들어, (1) 알고리즘이 이러한 영역들을 스캔하지 않도록 구성되거나, 및/또는 (2) 알고리즘이 "마스크된" 영역 내의 에지들/형태들의 존재가 전체의 스코어 계산에 기여하지 않도록 구성된 아이포인트 티칭 프로세스로부터 "마스크된" 것일 수 있다. 도 4에서 보여지는 바와 같이, 본드 패드들 각각의 내부는 티칭된 아이포인트로부터 제외되도록 음영되어 있다. 보다 상세하게, 본드 패드(300a)의 내부(300a1)는 아이포인트(310a)로부터 제거되어 있다. 본드 패드(300b)의 내부(300b1), 본드 패드(300c)의 내부(300c1), 본드 패드(300d)의 내부(300d1), 본드 패드(300e)의 내부(300e1), 본드 패드(300f)의 내부(300f1), 본드 패드(300g)의 내부(300g1), 본드 패드(300h)의 내부(300h1), 본드 패드(300i)의 내부(300i1), 본드 패드(300j)의 내부(300j1), 본드 패드(300k)의 내부(300k1), 본드 패드(300l)의 내부(300l1), 그리고 본드 패드(300m)의 내부(300m1)도 아이포인트로부터 제거되어 있다.
작은 오차의 마진(margin) 및 모양들을 위치시키는 면적을 제공하도록, (1) 아이포인트(310a)의 본드 패드들(예를 들어, 아이포인트(310a)의 본드 패드들의 모양들과 각각의 위치들)을 티칭하고, (2) 후에 아이포인트(310a)를 스캐닝하기 위하여, 실제의 본드 패드들을 넘는 영역이 또한 아이포인트(310a)에 포함된다. 보다 상세하게, 본드 패드 종렬(306)을 둘러싸는 비음영 영역(306a)이 제공되고, 본드 패드 종열(308)을 둘러싸는 비음영 영역(308a)이 제공된다, 이러한 둘러싸는 영역들을 제공함으로써, 아이포인트에서 본드 패드들 각각의 정확한 윤곽 위치(및 서로에 대한 그들의 윤곽 위치)를 티칭할 가능성이 증가된다.
도 5는 본 발명의 일 실시예에 따라 아이포인트를 포함하기 위해 선택된 영역(510)을 포함하는 반도체 디바이스(500)의 부분 상면도이다. 반도체 디바이스(500)는 많은 본드 패드들을 포함한다. 도 5에 도시되어 있는 바와 같이, 본드 패드들의 제 1 그룹(본드 패드들 500a, 500b, 500c, 500d, 500e, 500f, 500g, 500h, 500i, 500j, 500k, 500l, 500m, 500n, 500o, 500p, 500q, 500r, 500s, 500t, 500u, 500v 를 포함)은 반도체 디바이스(500)의 주변에 대하여 제공되며, 반면에 본드 패드들의 제 2 그룹(본드 패드들 502a, 502b, 502c, 502d, 502e, 502f, 502g, 502h, 502i, 502j, 502k, 502l, 502m, 502n, 502o, 502p, 502q, 502r, 502s, 502t, 502u, 502v, 502w, 502x, 502y, 502z, 502aa 를 포함)은 제 1 그룹의 안쪽에 제공된다. 반도체 디바이스(500)는 또한 기점(504)을 포함한다.
도6은 반도체 디바이스(500)의 아이포인트를 포함하기 위해 선택된 반도체 디바이스(500)의 영역(510)의 상세도이다. 영역(510)은 본드 패드들(500a, 500b, 500c, 500d, 500e, 500f, 500k, 500l, 500m, 500o, 502g, 502h, 502i, 502j, 502k, 502l, 502m, 502n, 502o, 502p, 502q)과 기점(504)을 포함한다. 본드 패드들(502n, 502o)은 본드 패드의 스캔을 수행하는 비전 시스템에 보여질 수 있는 일부 종류의 변형을 포함한다(예를 들어, 손상(blemish), 변화하는 반사도, 보이는 틈(visible flaw) 등). 반도체 디바이스(500; 본드 패드들의 변형들(502n, 502o)을 포함)가 와이어 본딩 기계에 아이포인트를 티칭하기 위한 샘플 디바이스로서 사용된다면, 반도체 디바이스(500)로부터 티칭된 아이포인트를 이용하여 실제의 반도체 디바이스를 프로세스(예를 들어, 와이어 본드)하려 할 때, 많은 잠재적 문제들이 발생할 것이다(예를 들어, 프로세스될 디바이스가 추가 프로세싱에 수용가능함에도 불구하고 프로세스될 반도체 디바이스의 스코어는 한계값 미만이거나, 반도체 디바이스(500)와 같은 디바이스들에 대한 MTBA가 바람직하지 않게 낮은 등의 문제).
본 발명의 소정의 실시예들에 따르면, 반도체 디바이스에 대하여 알려진 데이터(예를 들어, CAD 데이터, 도면, 도면의 컴퓨터 스캔, 선행 데이터 등)는 아이포인트를 규정하는데 보조하기 위하여 사용될 수 있다. 예를 들어, 그러한 데이터는 아이포인트를 규정하기 위하여 사용될 수 있는데, 그러한 데이터가 사용되지 않는 경우, 샘플 디바이스가 아이포인트를 티칭하는데 사용되면 아이포인트는 샘플 반도체 디바이스의 소정의 결함들을 포함할 수 있었다. 보다 상세하게, 알려진 데이터(예를 들어, CAD 데이터, 도면, 도면의 컴퓨터 스캔, 선행 데이터 등)는 도 7에 보여지는 바와 같은 아이포인트를 규정하기 위하여 사용될 수 있다. 도 7에 보여지는 바와 같은 반도체 디바이스(500)의 영역(510)은 본드 패드들(502n, 502o)의 변형들을 포함하지 않음을 주목한다. 도 7에 도시된 영역(510)의 모양들을 포함하는 아이포인트(이 아이포인트는 알려진 데이터를 이용하여 규정되며, 와이어 본딩 기계상에 샘플 디바이스(500)의 실제적 티칭 이전에 규정됨)로 시작함으로써, 아이포인트(510)는 소정의 결함들이 없이 초기에 규정된다. 그 후에, 규정된 아이포인트(510)가 와이어 본딩 기계상에 실제로 티칭될 때에(예를 들어, 도 6에서 보여지는 바와 같이 패드들(502n, 502o)에서 변형들을 가지는 샘플 디바이스(500)를 사용하여), 소정의 결함들은 티칭 프로세스 동안에 제거될 수 있는데, 이는 샘플 디바이스의 단지 일반적인 정보(예를 들어, 아이포인트(510)에 포함된 기점, 본드 패드들의 모양 및 상대적인 위치)만이 와이어 본딩 기계상에 티칭하는 동안에 확인되기 때문이다. 따라서, 개선된 아이포인트는 (1) 반도체 디바이스에 대한 알려진 데이터와 (2) 와이어 본딩 기계상에 티칭되는 샘플 디바이스를 함께 사용함으로써 제공된다.
도 8은 반도체 디바이스(500)에 대한 보다 개선된 아이포인트(510a)의 도시이다. 보다 상세하게, 반도체 디바이스(500) 부분의 선택된 영역들이 아이포인트(510a)로부터 제거된다. 이러한 선택된 영역들은 도 8에서 음영되어(즉, 음영된 영역들은 아이포인트 티칭 과정으로부터 "마스크된" 것일 수 있음) 있다. 도 8에서 보여지는 바와 같이, 본드 패드들 각각의 내부는 티칭된 아이포인트로부터 제외되도록 음영되어 있다. 보다 상세하게, 본드 패드(500a)의 내부(500a1)는 아이포인트(510a)로부터 제거되어 있다. 본드 패드(500b)의 내부(500b1), 본드 패드(500c)의 내부(500c1) 뿐만 아니라 각각의 본드 패드들(500d, 500e, 500f, 500k, 500l, 500m, 500n, 500o, 502g, 502h, 502i, 502j, 502k, 502l, 502m, 502n, 502o, 502p, 502q)의 내부도 아이포인트(510a)로부터 제거되어 있다. 유사하게, 기점(504)의 내부(504a1)도 또한 아이포인트(510a)로부터 제거된다. 다른 음영된 영역들은, 예를 들어, 디바이스마다 일정하지 않은 조직들/반사도들을 가지는 영역들을 나타내다. 그럼으로써, 와이어 본드될 디바이스의 스코어는 그러한 음영된 면적들에 의해서 영향을 받지 않을 것이다.
또한, 작은 오차의 마진 및 모양들을 위치시키는 면적을 제공하도록 (1) 아이포인트(510a) 형태들의 모양들/각각의 위치들(예를 들어, 아이포인트(510a)의 기점 및 본드 패드들의 모양들과 각각의 위치들)을 티칭하고 (2) 후에 아이포인트(510a)를 스캐닝하기 위하여, 실제의 본드 패드들(및 기점 모양)을 넘는 영역이 또한 아이포인트(510a)에 포함된다. 보다 상세하게, 본드 패드(500a)를 둘러싸는 비음영 영역(500a2)이 제공되고, 본드 패드(500b)를 둘러싸는 비음영 영역(500b2)이 제공된다. 그러한 비음영 영역은 각각의 본드 패드들(500c, 500d, 500e, 500f, 500k, 500l, 500m, 500n, 500o, 502h, 502i, 502j, 502k, 502l, 502m, 502n, 502o, 502p, 502q)에 대하여 제공된다(또한 도 8에 도시되어 있음). 유사하게 기점(504)을 둘러싸는 비음영 영역(504a2)이 제공된다. 이러한 둘러싸는 영역들을 제공함으로써, 아이포인트에서 본드 패드들 각각과 기점의 정확한 윤곽(및 서로에 대한 그들의 윤곽 위치)을 티칭할 가능성이 증가된다.
도 9는 본 발명의 일 실시예에 따라 아이포인트를 포함하기 위하여 선택된 영역(610)을 포함하는 반도체 디바이스(600) 부분의 상면도이다. 반도체 디바이스(600)는 많은 본드 패드들을 포함한다. 도 9에 도시된 바와 같이, 본드 패드들의 제 1 그룹(본드 패드들 600a, 600b, 600c, 600d, 600e, 600f, 600g, 600h, 600i, 600j, 600k, 600l, 600m 을 포함)은 반도체 디바이스(600)의 제 1 열에서 제공되며, 본드 패드들의 제 2 그룹(본드 패드들 602a, 602b, 602c, 602d, 602e, 602f, 602g, 602h, 602i, 602j, 602k, 602l, 602m, 602n, 602o, 602p 를 포함)은 제 2 열에서 제공된다.
도 10은 반도체 디바이스(600)의 아이포인트를 포함하기 위해 선택된 반도체 디바이스(600)의 영역(610)의 상세도이다. 영역(610)은 본드 패드들(600a, 600b, 600c, 600d, 600e, 602a, 602b, 602c, 602d, 602e)을 포함한다. 본드 패드들(602c과 602d)은 본드 패드의 스캔을 수행하는 비전 시스템에 보여질 수 있는 일부 종류의 변형을 포함한다(예를 들어, 손상, 변화하는 반사도, 보이는 틈 등). 반도체 디바이스(600; 본드 패드들의 변형들(602c, 602d)을 포함)가 와이어 본딩 기계에 아이포인트를 티칭하기 위하여 사용된다면, 반도체 디바이스(600)로부터 티칭된 아이포인트를 이용하여 실제의 반도체 디바이스를 프로세스(예를 들어, 와이어 본드)하려 할 때, 많은 잠재적 문제들이 발생할 것이다(예를 들어, 프로세스될 디바이스가 추가 프로세싱에 수용가능함에도 불구하고 프로세스될 반도체 디바이스의 스코어는 한계값 미만이거나, 반도체 디바이스(600)와 같은 디바이스들에 대한 MTBA가 바람직하지 않게 낮은 문제 등).
본 발명의 소정의 실시예들에 따르면, 반도체 디바이스에 대하여 알려진 데이터(예를 들어, CAD 데이터, 도면, 도면의 컴퓨터 스캔, 선행 데이터 등)는 아이포인트를 규정하는데 보조하기 위하여 사용될 수 있다. 예를 들어, 그러한 데이터는 아이포인트를 수정하기 위하여 사용될 수 있는데, 이러한 아이포인트는 아이포인트를 티칭하기 위해 사용되는 샘플 반도체 디바이스의 소정의 결함들을 포함할 수 있다. 보다 상세하게, 알려진 데이터(예를 들어, CAD 데이터, 도면, 도면의 컴퓨터 스캔, 선행 데이터 등)는 도 11에 보여지는 바와 같은 아이포인트를 규정하기 위하여 사용될 수 있다. 도 11에 보여지는 바와 같은 반도체 디바이스(600)의 영역(610)은 본드 패드들(602c, 602d)의 변형들을 포함하지 않음을 주목한다. 도 11에 도시된 아이포인트(610; 이 아이포인트는 알려진 데이터를 이용하여 규정되며, 와이어 본딩 기계상에 샘플 디바이스(600)의 실제적 티칭 이전에 규정됨)로 시작함으로써, 아이포인트(610)는 소정의 결함들이 없이 초기에 규정된다. 그 후에, 규정된 아이포인트(610)가 와이어 본딩 기계상에 실제로 티칭될 때에(예를 들어, 도 10에서 보여지는 바와 같이 본드 패드들(602c, 602d)에서 변형들을 가지는 샘플 디바이스(600)를 사용하여), 소정의 결함들은 티칭 프로세스 동안에 제거될 수 있는데, 이는 샘플 디바이스의 단지 일반적인 정보(예를 들어, 아이포인트(610)에 포함된 본드 패드들의 모양 및 상대적인 위치)만이 와이어 본딩 기계상에 티칭하는 동안에 확인되기 때문이다. 따라서, 개선된 아이포인트는 (1) 반도체 디바이스에 대한 알려진 데이터와 (2) 와이어 본딩 기계상에 티칭되는 샘플 디바이스를 함께 사용함으로써 제공된다.
도 12는 반도체 디바이스(600)에 대한 보다 개선된 아이포인트(610a)의 도시이다. 보다 상세하게, 반도체 디바이스(600) 부분의 선택된 영역들이 아이포인트(610a)로부터 제거된다. 이러한 선택된 영역들은 도 12에서 음영되어(즉, 음영된 영역들은 아이포인트 티칭 과정으로부터 "마스크된" 것일 수 있음) 있다. 도 12에서 보여지는 바와 같이, 본드 패드들 각각의 내부는 티칭된 아이포인트로부터 제외되도록 음영되어 있다. 보다 상세하게, 본드 패드(600a)의 내부(600a1)는 아이포인트(610a)로부터 제거되어 있다. 본드 패드(600b)의 내부(600b1), 본드 패드(600c)의 내부(600c1) 뿐만 아니라 각각의 본드 패드들(600d, 600e ,602a, 602b, 602c, 602d, 602e)의 내부도 아이포인트(610a)로부터 제거되어 있다.
또한, 작은 오차의 마진 및 모양들을 위치시키는 면적을 제공하도록 (1) 아이포인트(610a) 형태들의 모양들/각각의 위치들(예를 들어, 아이포인트(610a)에서 본드 패드들의 모양들과 각각의 위치들)을 티칭하고, (2) 후에 아이포인트(610a)를 스캐닝하기 위하여, 실제의 본드 패드들을 넘는 영역이 또한 아이포인트(610a)에 포함된다. 보다 상세하게, 본드 패드(600a)를 둘러싸는 비음영 영역(600a2)이 제공되고, 본드 패드(600b)를 둘러싸는 비음영 영역(600b2)이 제공된다. 그러한 비음영 영역은 각각의 본드 패드들(600c, 600d, 600e, 602a, 602b, 602c, 602d, 602e)에 대하여 제공된다(또한 도 12에 도시되어 있음). 이러한 둘러싸는 영역들을 제공함으로써, 아이포인트에서 본드 패드들 각각의 정확한 윤곽(및 서로에 대한 그들의 윤곽 위치)을 티칭할 가능성이 증가된다.
도 13는 본 발명의 일 실시예에 따라 아이포인트를 포함하기 위하여 선택된 영역(710)을 포함하는 반도체 디바이스(700) 부분의 상면도이다. 반도체 디바이스(700)는 많은 본드 패드들을 포함한다. 도 13에 도시된 바와 같이, 본드 패드들의 제 1 그룹(본드 패드들 700a, 700b, 700c, 700d, 700e, 700f, 700g, 700h, 700i, 700j, 700k, 700l, 700m, 700n, 700o, 700p, 700q, 700r, 700s, 700t, 700u, 700v 를 포함)은 반도체 디바이스(700)의 주변에 제공되며, 본드 패드들의 제 2 그룹(본드 패드들 702a, 702b, 702c, 702d, 702e, 702f, 702g, 702h, 702i, 702j, 702k, 702l, 702m, 702n, 702o, 702p, 702q, 702r, 702s, 702t, 702u, 702v, 702w, 702x, 702y, 702z, 702aa 를 포함)은 제 1 그룹의 안쪽으로 제공된다.
도 14는 반도체 디바이스(700)의 아이포인트를 포함하기 위해 선택된 반도체 디바이스(700)의 영역(710)의 상세도이다. 영역(710)은 본드 패드들(700a, 700b, 700c, 700d, 700l, 700m, 700n, 700o, 702a, 702b, 702c, 702m, 702n, 702o)을 포함한다. 본드 패드들(702n, 702o)은 본드 패드의 스캔을 수행하는 비전 시스템에 보여질 수 있는 일부 종류의 변형을 포함한다(예를 들어, 손상, 변화하는 반사도, 보이는 틈 등). 반도체 디바이스(700; 본드 패드들의 변형들(702n, 702o)을 포함)가 와이어 본딩 기계에 아이포인트를 티칭하기 위하여 사용된다면, 반도체 디바이스(700)로부터 티칭된 아이포인트를 이용하여 실제의 반도체 디바이스를 프로세스(예를 들어, 와이어 본드)하려 할 때, 많은 잠재적 문제들이 발생할 것이다(예를 들어, 프로세스될 디바이스가 추가 프로세싱에 수용가능함에도 불구하고 프로세스될 반도체 디바이스의 스코어는 한계값 미만이거나, 반도체 디바이스(700)와 같은 디바이스들에 대한 MTBA가 바람직하지 않게 낮은 문제 등).
본 발명의 소정의 실시예들에 따르면, 반도체 디바이스에 대하여 알려진 데이터(예를 들어, CAD 데이터, 도면, 도면의 컴퓨터 스캔, 선행 데이터 등)는 아이포인트를 규정하는데 보조하기 위하여 사용될 수 있다. 예를 들어, 그러한 데이터는 아이포인트를 수정하기 위하여 사용될 수 있는데, 이러한 아이포인트는 아이포인트를 티칭하기 위해 사용되는 샘플 반도체 디바이스의 소정의 결함들을 포함할 수 있다. 보다 상세하게, 알려진 데이터(예를 들어, CAD 데이터, 도면, 도면의 컴퓨터 스캔, 선행 데이터 등)는 도 15에 보여지는 바와 같은 아이포인트를 규정하기 위하여 사용될 수 있다. 도 15에 보여지는 바와 같은 반도체 디바이스(700)의 영역(710)은 본드 패드들(702n, 702o)의 변형들을 포함하지 않음을 주목한다. 도 15에 도시된 아이포인트(710; 이 아이포인트는 알려진 데이터를 이용하여 규정되며, 와이어 본딩 기계상에 샘플 디바이스(700)의 실제적 티칭 이전에 규정됨)로 시작함으로써, 아이포인트(710)는 소정의 결함들이 없이 초기에 규정된다. 그 후에, 규정된 아이포인트(710)가 와이어 본딩 기계상에 실제로 티칭될 때에(예를 들어, 도 13에서 보여지는 바와 같이 본드 패드들(702n, 702o)에서 변형들을 가지는 샘플 디바이스(700)를 사용하여), 소정의 결함들은 티칭 프로세스 동안에 제거될 수 있는데, 이는 샘플 디바이스의 단지 일반적인 정보(예를 들어, 아이포인트(710)에 포함된 본드 패드들의 모양 및 상대적인 위치)만이 와이어 본딩 기계상에 티칭하는 동안에 확인되기 때문이다. 따라서, 개선된 아이포인트는 (1) 반도체 디바이스에 대한 알려진 데이터와 (2) 와이어 본딩 기계상에 티칭되는 샘플 디바이스를 함께 사용함으로써 제공된다.
도 16은 반도체 디바이스(700)에 대한 보다 개선된 아이포인트(710a)의 도시이다. 보다 상세하게, 반도체 디바이스(700) 부분의 선택된 영역들이 아이포인트(710a)로부터 제거된다. 이러한 선택된 영역들은 도 16에서 음영되어(즉, 음영된 영역들은 아이포인트 티칭 과정으로부터 "마스크된" 것일 수 있음) 있다. 도 16에서 보여지는 바와 같이, 본드 패드들 각각의 내부는 티칭된 아이포인트로부터 제외되도록 음영되어 있다. 보다 상세하게, 본드 패드(700a)의 내부(700a1)는 아이포인트(710a)로부터 제거되어 있다. 본드 패드(700b)의 내부(700b1), 본드 패드(700c)의 내부(700c1) 뿐만 아니라 각각의 본드 패드들(700d, 700l ,700m, 700n, 700o, 702a, 702b, 702c, 702m, 702n, 702o)의 내부도 아이포인트(710a)로부터 제거되어 있다.
또한, 작은 오차의 마진 및 모양들을 위치시키는 면적을 제공하도록, (1) 아이포인트(710a) 형태들의 모양들/각각의 위치들(예를 들어, 아이포인트(710a)에서 본드 패드들의 모양들과 각각의 위치들)을 티칭하고, (2) 후에 아이포인트(710a)를 스캐닝하기 위하여, 실제의 본드 패드들을 넘는 영역이 또한 아이포인트(710a)에 포함된다. 보다 상세하게, 본드 패드(700a)를 둘러싸는 비음영 영역(700a2)이 제공되고, 본드 패드(700b)를 둘러싸는 비음영 영역(700b2)이 제공된다. 그러한 비음영 영역은 각각의 본드 패드들(700c, 700d, 700l, 700m, 700n, 700o, 702a, 702b, 702c, 702m, 702n, 702o)에 대하여 제공된다(또한 도 16에 도시되어 있음). 이러한 둘러싸는 영역들을 제공함으로써, 아이포인트에서 본드 패드들 각각의 정확한 윤곽(및 서로에 대한 그들의 윤곽 위치)을 티칭할 가능성이 증가된다.
도 17는 본 발명의 일 실시예에 따라 아이포인트를 포함하기 위하여 선택된 영역(810)을 포함하는 반도체 디바이스(800) 부분의 상면도이다. 반도체 디바이스(800)는 많은 본드 패드들을 포함한다. 도 17에 도시된 바와 같이, 반도체 디바이스는 본드 패드들(800a, 800b, 800c, 800d, 800e, 800f, 800g, 800h, 800i, 800j, 800k)을 포함한다. 반도체 디바이스(800)는 또한 회로 요소(804)를 포함한다.
도 17에 요약 도시된 바와 같이, 반도체 디바이스(800)의 영역(810)은 본드 패드들(800a, 800b, 800c, 800d, 800h, 800i, 800j) 뿐만 아니라 회로 요소(804)를 포함한다. 따라서, 본드 패드들과 기점들 이외에 반도체 디바이스들의 부분들(와이어링 패턴, 전도성의 트레이스 패턴, 및/또는 그와 유사한 것이 될 수 있는 회로 요소(804)와 같은)의 모양들(및 각각의 위치들)이 또한 아이포인트의 부분으로서 사용하기 위하여 고려되어야 함이 명백하다.
도 18은 반도체 디바이스(800)에 대한 보다 개선된 아이포인트(810a)의 도시이다. 보다 상세하게, 반도체 디바이스(800) 부분의 선택된 영역들이 아이포인트(810a)로부터 제거된다. 이러한 선택된 영역들은 도 18에서 음영되어(즉, 음영된 영역들은 아이포인트 티칭 과정으로부터 "마스크된" 것일 수 있음) 있다. 도 18에서 보여지는 바와 같이, 본드 패드들 각각의 내부는 티칭된 아이포인트로부터 제외되도록 음영되어 있다. 보다 상세하게, 본드 패드(800a)의 내부(800a1)는 아이포인트(810a)로부터 제거되어 있다. 본드 패드(800b)의 내부(800b1), 본드 패드(800c)의 내부(800c1) 뿐만 아니라 각각의 본드 패드들(800d, 800h ,800i, 800j)의 내부 및 회로 요소(804a)의 내부 부분(804a1)도 아이포인트(810a)로부터 제거되어 있다.
또한, 작은 오차의 마진 및 모양들을 위치시키는 면적을 제공하도록 (1) 아이포인트(810a) 형태들의 모양들/각각의 위치들(예를 들어, 아이포인트(810a)의 본드 패드들과 회로 요소(804)의 모양들 및 각각의 위치들)을 티칭하고, (2) 후에 아이포인트(810a)를 스캐닝하기 위하여, 실제의 본드 패드들을 넘고, 회로 요소(804)를 넘는 영역이 또한 아이포인트(810a)에 포함된다. 보다 상세하게, 본드 패드(800a)를 둘러싸는 비음영 영역(800a2)이 제공되고, 본드 패드(800b)를 둘러싸는 비음영 영역(800b2)이 제공된다. 그러한 비음영 영역은 또한 각각의 본드 패드들(800c, 800d, 800h, 800i, 800j)과 회로 요소(804)에 대하여 제공된다(또한 도 18에 도시되어 있음). 이러한 둘러싸는 영역들을 제공함으로써, 아이포인트에서 본드 패드들 각각의 정확한 윤곽(및 서로에 대한 그들의 윤곽 위치와 회로 요소(804)의 윤곽)을 티칭할 가능성이 증가된다.
도 19는 반도체 디바이스(900)의 상면도이다. 도 19에서 보여지는 바와 같이, 두 개의 별개의 아이포인트들(즉, 아이포인트(910a)와 아이포인트(910b))이 규정되어 있다. 따라서, 여기에 공개된 본 발명의 개시들은 그것의 다양한 실시예들을 통하여, 다중(multiple) 아이포인트들을 사용한 와이어 본딩 동작들에 적용 가능함이 명백하다.
여기에 제공된 다양한 도면들은 반도체 다이 하나만을 예시하고 있지만, 와이어 본딩과 같은 프로세싱의 단계들 동안에 반도체 다이는 리드프레임 또는 기판과 같은 지지 구조에 일반적으로 본드(예를 들어, 접착제 또는 이와 유사한 것을 이용한 다이-본드)된다는 것을 알 수 있다. 도 20은 리드프레임(1050)에 본드된 반도체 디바이스(1000; 예를 들어, 반도체 다이(1000)) 부분의 상면도이다.
반도체 디바이스(1000)는 본드 패드들(1000a, 1000b, 1000c, 1000d, 1000e, 1000f, 1000g, 1000h, 1000i, 1000j, 1000k)을 포함한다. 아이포인트(1010)는 본드 패드들(1000a, 1000b, 1000c, 1000d, 1000h, 1000i, 1000j)을 포함하기 위하여 선택된다. 리드프레임(1050)은 리드들(1050a, 1050b, 1050c, 1050d, 1050e)을 포함하는 다수의 "리드들"을 포함한다. 반도체 디바이스들의 프로세싱(예를 들어, 와이어 본딩) 동안에, 이미 와이어 본드된 디바이스가 와이어 본딩 기계 위에 놓여 있는 경우가 종종 발생한다. 예를 들어, 이것은 오류일 것이다. 대안적으로, 디바이스의 일 부분이 와이어 본드되었지만, 디바이스의 다른 부분은 계속 와이어 본드되기를 요구할 수 있다. 와이어 본딩 기계 위의 디바이스가 와이어 본드되었는지의 여부를 아는 것은 매우 바람직하다. 예를 들어, 이것이 알려지지 않으면, 이미 와이어 본드된 디바이스가 그 이상의 의도하지 않은 와이어 본딩될 수 있으며, 이러한 경우 디바이스가 손상되거나 아니면 가치없게 될 수 있다.
본 발명의 일 실시예에 따라, 디바이스가 와이어 본드되었는지를 결정하는 방법이 제공된다. 도 20에서 보여지는 바와 같이 많은 와이어 루프들(1002a, 1002b, 1002c, 1002h, 1002i)이 도시되어 있다. 보다 상세하게, 와이어 루프(1002a; 본드 패드(1000a)에 본드된 볼 본드(1002a1)를 포함)는 본드 패드(1000a)와 리드(1050a) 간의 전기적인 연결을 제공한다; 와이어 루프(1002b; 본드 패드(1000b)에 본드된 볼 본드(1002b1)를 포함)는 본드 패드(1000b)와 리드(1050b) 간의 전기적인 연결을 제공한다; 와이어 루프(1002c; 본드 패드(1000c)에 본드된 볼 본드(1002c1)를 포함)는 본드 패드(1000c)와 리드(1050c) 간의 전기적인 연결을 제공한다; 와이어 루프(1002h; 본드 패드(1000h)에 본드된 볼 본드(1002h1)를 포함)는 본드 패드(1000h)와 리드(1050d) 간의 전기적인 연결을 제공한다; 와이어 루프(1002i; 본드 패드(1000i)에 본드된 볼 본드(1002i1)를 포함)는 본드 패드(1000i)와 리드(1050e) 간의 전기적인 연결을 제공한다. 패턴 인식 방법, 및/또는 모양들과 모양들의 상대적인 위치들(예를 들어, 본드 패드 모양들과 본드 패드 모양들의 상대적인 위치들)을 티칭하는 것과 관련하여 상기에 기술된 바와 같은 시스템을 사용하여, 와이어 루프 부분의 모양이 인식될 수 있다. 보다 상세하게, 와이어가 본드 패드에 본드되었는지를 결정하기 위하여 반도체 다이의 본드 패드들을 탐색하는 알고리즘이 형성될 수 있다. 도 20에 도시된 예에서, 와이어가 본드 패드에 본드되었는지를 알기 위해 본드 패드 위의 볼 본드의 모양(예를 들어, 원형, 타원형 등)을 탐색하는 알고리즘이 형성될 수 있다.
본 발명의 이러한 면의 또 다른 특징들이 또한 제공될 수 있다. 예를 들어 아이포인트(예를 들어, 도 20에 도시된 아이포인트(1010))는 와이어 본딩 과정 동안에 우선적으로 와이어 본드되는 본드 패드들을 포함하기 위하여 선택될 수 있다. 도 20에 관하여, 본드 패드(1000a)는 와이어 본드될 첫 번째 본드 패드일 것이다. 따라서, 아이포인트(1010)는 이러한 본드 패드를 포함하기 위하여 선택된다. 그럼으로써, 와이어가 본드 패드에 본드되었는지를 알기 위한 패턴 인식을 사용하는 프로세스 동안에는(예를 들어, 본드 패드 위의 볼 본드 모양을 찾음으로써), 본드된 와이어(예를 들어, 와이어 루프(1002a))를 찾을 가능성이 더욱 높은데, 이는 선택된 아이포인트가 와이어 본드 된 첫 번째 패드를 포함하기 때문이다.
또한, 와이어가 반도체 디바이스의 패드에 본드 되었는지를 결정하는 방법은 아이포인트를 티칭하는 프로세스에 통합될 수 있다. 예를 들어, 제 1 단계에서는 본 발명에 따른 아이포인트를 티칭하는 티칭 과정이 수행될 것이다. 제 2 단계에서는, 제 2 아이포인트(본드 된 와이어들을 체크하기 위한 아이포인트)를 티칭하는 별개의 티칭 프로세스가 수행될 것이다. 그 후에, 와이어본드될 디바이스가 기계 위에 있을 때, 디바이스의 위치 및/또는 정렬의 확인이 제 1 티칭된 아이포인트를 사용하여 이루어질 수 있다. 그 다음으로, 디바이스의 위치 및/또는 정렬이 일단 확인되면, 임의의 본드된 와이어가 존재하는지를 알기 위하여 제 2 스캔이 완료될 것이다. 그러한 일 실시 형태에서, 제 1 아이포인트는 마스크 된(도 4, 8, 12, 16, 18 에서와 같은) 본드 패드들의 내부를 가지는 반면, 제 2 아이포인트는 마스크 된 본드 패드들의 내부를 가지지 않을 것이다(본드 패드들의 내부가 볼 본드 모양들을 위하여 스캔될 수 있도록 하기 위함).
다른 대안적인 실시 형태에서는, 단일 아이포인트가 티칭되고, 와이어 본드될 실제 디바이스의 단일 스캔이 완료될 수 있다. 그러한 일 실시 형태에서는, 아이포인트내 본드 패드들 내부들의 적어도 일 부분이 마스크되지 않아 본드 패드들의 내부가 볼 본드 모양들을 위하여 스캔될 수 있다.
본드 패드들이 와이어 본드되었는지를 결정하는 방법들이 와이어 루프들(즉, 본드 패드와 리드 프레임의 리드 사이에 확장되어있는 와이어 루프들)과 연관되어 기술되어 있지만(또한 도 20의 예에 도시되어 있음), 검사되는 와이어 본드들이 전도성의 범프들(예를 들어, 스터드 범프들 또는 그와 유사한 것)과 같은 다른 형태들을 가질 수 있음을 알 수 있다.
도 21 ~ 22는 본 발명의 소정의 실시예들에 따른 플로우 다이어그램이다. 당업자라면 이해할 수 있는 바와 같이, 플로우 다이어그램들에 포함되는 소정의 단계들은 제거될 수 있다; 소정의 부가적인 단계들이 덧붙여질 수 있다; 또한 단계들의 순서가 도시된 순서로부터 변경될 수도 있다.
보다 상세하게, 도 21은 본 발명의 일 실시예에 따른 와이어 본딩 동작을 위한 아이포인트를 티칭하는 방법을 도시하는 플로우 다이어그램이다. 단계(2100)에서, 모양들의 그룹이 아이포인트로서 사용되기 위하여 반도체 디바이스의 영역으로부터 선택된다. 예를 들어, 모양들의 그룹은 본드 패드 모양들, 기점 모양들, 회로 모양들을 특히 포함할 수 있다. 단계(2102)에서, 아이포인트는 (a) 샘플 반도체 디바이스 또는 (b) 반도체 디바이스에 관한 미리 결정된 데이터 중 적어도 하나를 사용하여 와이어 본딩 기계에 티칭된다. 이러한 티칭 단계는 서로에 대한 모양들 각각의 위치들을 규정하는 것을 포함한다. 그러한 위치들은 모양들의 그룹 각각을 둘러싸는 면적을 포함하도록 규정될 수 있다. 아이포인트는 모양들의 그룹을 포함하기 위하여 규정될 수 있는데, 이때 미리 결정된 면적들이 아이포인트로부터 제외되도록 영역의 미리 결정된 면적들은 마스킹된다(즉, 단계(2104)). 예를 들어, 그러한 마스킹은 영역의 미리 결정된 면적들의 위치를 아이포인트로부터 제외시키는 알고리즘을 사용하는 것을 포함할 수 있다. 그러한 마스킹은 (1) 선택된 본드 패드들의 내부 부분들 및 (2) 본드 패드들 간의 영역의 부분들 중 적어도 하나를 마스킹 하는 것을 포함할 것이다. 선택적인 단계(2106)에서는 제 2 아이포인트가 와이어 본딩 기계에 티칭된다. 제 2 아이포인트는 반도체 디바이스의 본드 패드 위의 와이어 루프 부분의 모양에 대응한다. 예를 들어, 와이어 루프 부분의 모양은 와이어 루프의 볼 본드의 모양에 대응할 수 있다.
도 22는 와이어 본딩 기계를 동작시키는 방법을 도시하는 플로우 다이어그램이다. 도시된 방법의 스텝들(2200, 2202, 2204, 2206)은 도 21에 도시된 플로우 다이어그램의 스텝들(2100, 2102, 2104, 2106)에 대응한다. 단계(2208)에서는, 와이어 본드 되도록 형성된 제 1 반도체 디바이스가 와이어 본딩 기계의 미리 결정된 위치(예를 들어, 본드 지점)로 인덱스된다(indexed). 단계(2210)에서는, 제 1 반도체 디바이스의 선택된 부분들이 와이어 본딩 기계의 비전 시스템을 사용하여 스캔되고, 선택된 부분들은 티칭된 아이포인트(예를 들어, 단계(2202)에서 티칭된 아이포인트)에 대응한다. 단계(2212)에서는, 티칭된 아이포인트를 제 1 반도체 디바이스의 선택된 부분들에 비교함으로써 비율(percentage) 스코어가 제 1 반도체 디바이스에 할당된다. 단계(2212) 후에, 제 1 반도체 디바이스의 위치가 와이어 본딩 동작 전에 조정되어야 하는지 결정될 수 있다. 단계(2214)에서, 제 1 반도체 디바이스의 위치가 조정될 수 있는데, 이는 티칭된 아이포인트를 제 1 반도체 디바이스의 선택된 부분에 비교한 결과에 적어도 부분적으로 기반한다. 단계(2216)에서는, 와이어 루프들이 제 1 반도체의 본드 패드들과 다른 본딩 위치 사이에서 만들어진다. 따라서, 와이어 본딩 기계의 개선된 동작이 제공된다.
당업자라면 이해할 수 있는 바와 같이, 상기에 기술된(예를 들어, 단계들(2208, 2210 등)에 관하여 기술된) 제 1 반도체 디바이스는 티칭 프로세스 후에 반드시 첫 번째로 인덱스되는 디바이스는 아니다. "제 1" 이라는 용어는 단순히 상기 디바이스를 기술된 샘플 디바이스로부터 구별하기 위하여, 예를 들어, 단계(2102)에서 사용된다. 다수의 디바이스들이, 수용될 수 있는 스코어는 무엇이고 수용될 수 없는 스코어는 무엇인지 결정하기 위하여, 인덱스와 스캔 등이 될 수 있음을 알 수 있다.
본 발명이 주요하게 (1) 샘플 디바이스의 위치에서 아이포인트를 규정/티칭하고, 그 다음 (2) 와이어 본드될 디바이스가 수용될만한지를 확인하기 위하여 와이어 본드될 디바이스의 대응하는 위치를 스캐닝하는 것에 관하여 기술되어 있지만, 본 발명은 이것에 한정되지 않는다. 소정의 어플리케이션들에서는, 디바이스가(예를 들어, 본드 지점에서) 움직여지고, 또는 본드 지점에서 디바이스의 배향(orientation)이 알려지지 않는 일이 발생할 수 있다. 그러한 상황에서, 아이포인트(즉, 본 발명의 임의의 실시예에 따라 규정된/티칭된)는 와이어 본드될 디바이스를 스캐닝함으로써 발견될 수 있다. 예를 들어, 아이포인트가 미리 결정된 모양들/사이즈들 및 서로에 대한 미리 결정된 위치들을 가지는 다섯(5)개의 본드 패드들을 포함한다면(예를 들어, 티칭 과정을 통하여 미리 결정됨), 와이어 본드될 반도체 디바이스의 위치는 디바이스를 스캐닝하고 티칭된 아이포인트에 대응하는 형태들을 찾음으로써 결정될 수 있다. 물론, 그러한 아이포인트를 티칭하는 것은 여기에 기술된 다음과 같은 임의의 예시적 방법들을 통하여 수행될 수 있다: (1) 아이포인트를 자동으로 발생시킴(예를 들어, 선행 데이터를 이동하여 발생됨), (2) 운전자 개입를 통하여 아이포인트를 발생시킴, 및/또는 (3) 아이포인트를 포함하는 디바이스의 영역을 스캐닝함(예를 들어, 단일 시야나 집합적인 다중 시야 등을 사용함).
본 발명이 주로 반도체 디바이스(예를 들어, 반도체 다이)를 와이어 본딩(또는 스터드 범핑, 디바이스 검사 등과 같은 다른 프로세싱)하기 이전에, 반도체 디바이스를 적당하게 위치시키고/또는 정렬하기 위하여 사용되는 아이포인트들에 관하여 기술되어 있지만, 본 발명은 이것에 한정되지 않는다. 여기에서 제공된 개시들은 또한 다양한 다른 어플리케이션들용 아이포인트들을 티칭하기에도 적합하다. 예를 들어, 반도체 다이를 리드 프레임이나 다른 기판에 와이어 본딩하기 전에 이러한 리드 프레임이나 다른 기판을 티칭하는 것이 일반적이다. 또한, 일부 어플리케이션들에서는, 반도체 다이가 리프프레임에 다이-본드되기 이전에 반도체 다이 또는 리드 프레임이 티칭될 수 있다. 따라서, 여기에 기술된 방법들(예를 들어, 도 21 ~ 22에 도시된 방법들의 부분들)은 다이 본딩 동작과 연관되어 시행되는 정렬에 또한 적용될 수 있다. 그럼으로써, 본 발명의 다양한 실시예들은 이러한 그리고 다른 어플리케이션들에 관한 아이포인트 인식에 적용될 수 있다.
발명이 여기에서 세부적인 실시 형태를 참조하여 도시되고 기술되었지만, 발명은 설명된 상세들에 제한되도록 의도되지 않는다. 오히려, 다양한 변형들이 청구항의 범위와 동일함 범위 내에서 그리고 발명을 일탈하지 않고, 자세하게 만들어질 수 있다.

Claims (45)

  1. 컴퓨터에 의해 구현되는, 와이어 본딩 기계의 동작 방법으로서,
    (1) 아이포인트로서 사용하기 위한 모양들의 그룹을 반도체 디바이스의 영역으로부터 선택하는 단계;
    (2) (a) 샘플 반도체 디바이스, 또는 (b) 상기 반도체 디바이스에 관한 미리 결정된 데이터 중 적어도 하나를 사용하여 상기 와이어 본딩 기계에 상기 아이포인트를 티칭하는 단계로서, 모양들 각각의 위치들을 서로에 대하여 규정하는 단계를 포함하는 상기 티칭 단계;
    (3) 와이어 본드 되도록 설정된 제 1 반도체 디바이스를 와이어 본딩 기계의 미리 결정된 위치로 인덱싱하는 단계;
    (4) 상기 제 1 반도체 디바이스의 선택된 부분들을 상기 와이어 본딩 기계의 비전 시스템을 이용하여 스캐닝하는 단계로서, 상기 선택된 부분들은 티칭된 아이포인트에 대응하는 상기 스캐닝 단계; 및
    (5) 상기 영역의 미리 결정된 면적들이 상기 아이포인트로부터 제외되도록 상기 미리 결정된 면적들을 마스킹하면서 상기 모양들의 그룹을 포함하도록 상기 아이포인트를 규정하는 단계를 포함하는 와이어 본딩 기계의 동작 방법.
  2. 청구항 1에서,
    단계 (1)은 다수의 본드 패드 모양들을 포함하도록 상기 모양들의 그룹을 선택하는 단계를 포함하는 와이어 본딩 기계의 동작 방법.
  3. 청구항 1에서,
    단계 (1)은 다수의 본드 패드 모양들 및 적어도 하나의 기점 모양을 포함하도록 상기 모양들의 그룹을 선택하는 단계를 포함하는 와이어 본딩 기계의 동작 방법.
  4. 삭제
  5. 청구항 1에 있어서,
    상기 마스킹하는 단계는 (1) 선택된 본드 패드들의 내부 부분들, 및 (2) 본드 패드들 사이 영역의 부분들 중 적어도 하나를 마스킹하는 단계를 포함하는 와이어 본딩 기계의 동작 방법.
  6. 청구항 1에 있어서,
    단계 (2)는 상기 모양들의 그룹 각각을 둘러싸는 면적을 포함하도록 상기 위치들을 규정하는 단계를 포함하는 와이어 본딩 기계의 동작 방법.
  7. 청구항 1에 있어서,
    (6) 상기 반도체 디바이스의 본드 패드 위의 와이어 루프 부분의 모양에 대응하는 제 2 아이포인트를 상기 와이어 본딩 기계에 티칭하는 단계를 추가로 포함하는 와이어 본딩 기계의 동작 방법.
  8. 청구항 7에 있어서,
    상기 모양은 상기 와이어 루프의 볼 본드의 모양에 대응하는 와이어 본딩 기계의 동작 방법.
  9. 청구항 1에 있어서,
    단계 (2)에서 티칭된 상기 아이포인트는 백업 아이포인트가 되도록 구성되는 와이어 본딩 기계의 동작 방법.
  10. 청구항 1에 있어서,
    (6) 티칭된 아이포인트를 상기 제 1 반도체 디바이스의 상기 선택된 부분들에 비교함으로써 상기 제 1 반도체 디바이스에 비율 스코어(percentage score)를 할당하는 단계를 추가로 포함하는 와이어 본딩 기계의 동작 방법.
  11. 청구항 1에 있어서,
    (6) 상기 티칭된 아이포인트를 상기 제 1 반도체 디바이스의 상기 선택된 부분들에 비교한 결과에 적어도 부분적으로 기반하여 상기 제 1 반도체 디바이스의 위치를 조정하는 단계를 추가로 포함하는 와이어 본딩 기계의 동작 방법.
  12. 청구항 1에 있어서,
    (6) 상기 제 1 반도체의 본드 패드들과 다른 본딩 위치 사이에 와이어 루프들을 생성하는 단계를 추가로 포함하는 와이어 본딩 기계의 동작 방법.
  13. 컴퓨터에 의해 구현되는, 와이어 본딩 기계의 동작 방법으로서,
    (1) 아이포인트로서 사용하기 위한 모양들의 그룹을 반도체 디바이스의 영역으로부터 선택하는 단계;
    (2) (a) 샘플 반도체 디바이스, 또는 (b) 상기 반도체 디바이스에 관한 미리 결정된 데이터 중 적어도 하나를 사용하여 상기 와이어 본딩 기계에 상기 아이포인트를 티칭하는 단계로서, 모양들 각각의 위치들을 서로에 대하여 규정하는 단계를 포함하는 상기 티칭 단계;
    (3) 와이어 본드 되도록 설정된 제 1 반도체 디바이스를 와이어 본딩 기계의 미리 결정된 위치로 인덱싱하는 단계; 및
    (4) 상기 제 1 반도체 디바이스의 선택된 부분들을 상기 와이어 본딩 기계의 비전 시스템을 이용하여 스캐닝하는 단계로서, 상기 선택된 부분들은 티칭된 아이포인트에 대응하는 상기 스캐닝 단계를 포함하고,
    상기 단계 (2)는 상기 모양들의 그룹 각각을 둘러싸는 면적을 포함하도록 상기 위치들을 규정하는 단계를 포함하는 와이어 본딩 기계의 동작 방법.
  14. 청구항 13에서,
    단계 (1)은 다수의 본드 패드 모양들을 포함하도록 상기 모양들의 그룹을 선택하는 단계를 포함하는 와이어 본딩 기계의 동작 방법.
  15. 청구항 13에서,
    단계 (1)은 다수의 본드 패드 모양들 및 적어도 하나의 기점 모양을 포함하도록 상기 모양들의 그룹을 선택하는 단계를 포함하는 와이어 본딩 기계의 동작 방법.
  16. 청구항 13에 있어서,
    (5) 상기 영역의 미리 결정된 면적들이 상기 아이포인트로부터 제외되도록 상기 미리 결정된 면적들을 마스킹하면서 상기 모양들의 그룹을 포함하도록 상기 아이포인트를 규정하는 단계를 추가로 포함하는 와이어 본딩 기계의 동작 방법.
  17. 청구항 16에 있어서,
    상기 마스킹하는 단계는 (1) 선택된 본드 패드들의 내부 부분들, 및 (2) 본드 패드들 사이 영역의 부분들 중 적어도 하나를 마스킹하는 단계를 포함하는 와이어 본딩 기계의 동작 방법.
  18. 청구항 13에 있어서,
    (5) 상기 반도체 디바이스의 본드 패드 위의 와이어 루프 부분의 모양에 대응하는 제 2 아이포인트를 상기 와이어 본딩 기계에 티칭하는 단계를 추가로 포함하는 와이어 본딩 기계의 동작 방법.
  19. 청구항 18에 있어서,
    상기 모양은 상기 와이어 루프의 볼 본드의 모양에 대응하는 와이어 본딩 기계의 동작 방법.
  20. 청구항 13에 있어서,
    단계 (2)에서 티칭된 상기 아이포인트는 백업 아이포인트가 되도록 구성되는 와이어 본딩 기계의 동작 방법.
  21. 청구항 13에 있어서,
    (5) 티칭된 아이포인트를 상기 제 1 반도체 디바이스의 상기 선택된 부분들에 비교함으로써 상기 제 1 반도체 디바이스에 비율 스코어(percentage score)를 할당하는 단계를 추가로 포함하는 와이어 본딩 기계의 동작 방법.
  22. 청구항 13에 있어서,
    (5) 상기 티칭된 아이포인트를 상기 제 1 반도체 디바이스의 상기 선택된 부분들에 비교한 결과에 적어도 부분적으로 기반하여 상기 제 1 반도체 디바이스의 위치를 조정하는 단계를 추가로 포함하는 와이어 본딩 기계의 동작 방법.
  23. 청구항 13에 있어서,
    (5) 상기 제 1 반도체의 본드 패드들과 다른 본딩 위치 사이에 와이어 루프들을 생성하는 단계를 추가로 포함하는 와이어 본딩 기계의 동작 방법.
  24. 컴퓨터에 의해 구현되는, 와이어 본딩 기계의 동작 방법으로서,
    (1) 아이포인트로서 사용하기 위한 모양들의 그룹을 반도체 디바이스의 영역으로부터 선택하는 단계;
    (2) (a) 샘플 반도체 디바이스, 또는 (b) 상기 반도체 디바이스에 관한 미리 결정된 데이터 중 적어도 하나를 사용하여 상기 와이어 본딩 기계에 상기 아이포인트를 티칭하는 단계로서, 모양들 각각의 위치들을 서로에 대하여 규정하는 단계를 포함하는 상기 티칭 단계;
    (3) 와이어 본드 되도록 설정된 제 1 반도체 디바이스를 와이어 본딩 기계의 미리 결정된 위치로 인덱싱하는 단계;
    (4) 상기 제 1 반도체 디바이스의 선택된 부분들을 상기 와이어 본딩 기계의 비전 시스템을 이용하여 스캐닝하는 단계로서, 상기 선택된 부분들은 티칭된 아이포인트에 대응하는 상기 스캐닝 단계; 및
    (5) 상기 반도체 디바이스의 본드 패드 위의 와이어 루프 부분의 모양에 대응하는 제 2 아이포인트를 상기 와이어 본딩 기계에 티칭하는 단계를 포함하는 와이어 본딩 기계의 동작 방법.
  25. 청구항 24에서,
    단계 (1)은 다수의 본드 패드 모양들을 포함하도록 상기 모양들의 그룹을 선택하는 단계를 포함하는 와이어 본딩 기계의 동작 방법.
  26. 청구항 24에서,
    단계 (1)은 다수의 본드 패드 모양들 및 적어도 하나의 기점 모양을 포함하도록 상기 모양들의 그룹을 선택하는 단계를 포함하는 와이어 본딩 기계의 동작 방법.
  27. 청구항 24에 있어서,
    (6) 상기 영역의 미리 결정된 면적들이 상기 아이포인트로부터 제외되도록 상기 미리 결정된 면적들을 마스킹하면서 상기 모양들의 그룹을 포함하도록 상기 아이포인트를 규정하는 단계를 추가로 포함하는 와이어 본딩 기계의 동작 방법.
  28. 청구항 27에 있어서,
    상기 마스킹하는 단계는 (1) 선택된 본드 패드들의 내부 부분들, 및 (2) 본드 패드들 사이 영역의 부분들 중 적어도 하나를 마스킹하는 단계를 포함하는 와이어 본딩 기계의 동작 방법.
  29. 청구항 24에 있어서,
    단계 (2)는 상기 모양들의 그룹 각각을 둘러싸는 면적을 포함하도록 상기 위치들을 규정하는 단계를 포함하는 와이어 본딩 기계의 동작 방법.
  30. 청구항 24에 있어서,
    상기 모양은 상기 와이어 루프의 볼 본드의 모양에 대응하는 와이어 본딩 기계의 동작 방법.
  31. 청구항 24에 있어서,
    단계 (2)에서 티칭된 상기 아이포인트는 백업 아이포인트가 되도록 구성되는 와이어 본딩 기계의 동작 방법.
  32. 청구항 24에 있어서,
    (6) 티칭된 아이포인트를 상기 제 1 반도체 디바이스의 상기 선택된 부분들에 비교함으로써 상기 제 1 반도체 디바이스에 비율 스코어(percentage score)를 할당하는 단계를 추가로 포함하는 와이어 본딩 기계의 동작 방법.
  33. 청구항 24에 있어서,
    (6) 상기 티칭된 아이포인트를 상기 제 1 반도체 디바이스의 상기 선택된 부분들에 비교한 결과에 적어도 부분적으로 기반하여 상기 제 1 반도체 디바이스의 위치를 조정하는 단계를 추가로 포함하는 와이어 본딩 기계의 동작 방법.
  34. 청구항 24에 있어서,
    (6) 상기 제 1 반도체의 본드 패드들과 다른 본딩 위치 사이에 와이어 루프들을 생성하는 단계를 추가로 포함하는 와이어 본딩 기계의 동작 방법.
  35. 컴퓨터에 의해 구현되는, 와이어 본딩 기계의 동작 방법으로서,
    (1) 아이포인트로서 사용하기 위한 모양들의 그룹을 반도체 디바이스의 영역으로부터 선택하는 단계;
    (2) (a) 샘플 반도체 디바이스, 또는 (b) 상기 반도체 디바이스에 관한 미리 결정된 데이터 중 적어도 하나를 사용하여 상기 와이어 본딩 기계에 상기 아이포인트를 티칭하는 단계로서, 모양들 각각의 위치들을 서로에 대하여 규정하는 단계를 포함하는 상기 티칭 단계;
    (3) 와이어 본드 되도록 설정된 제 1 반도체 디바이스를 와이어 본딩 기계의 미리 결정된 위치로 인덱싱하는 단계;
    (4) 상기 제 1 반도체 디바이스의 선택된 부분들을 상기 와이어 본딩 기계의 비전 시스템을 이용하여 스캐닝하는 단계로서, 상기 선택된 부분들은 티칭된 아이포인트에 대응하는 상기 스캐닝 단계; 및
    (5) 티칭된 아이포인트를 상기 제 1 반도체 디바이스의 상기 선택된 부분들에 비교함으로써 상기 제 1 반도체 디바이스에 비율 스코어(percentage score)를 할당하는 단계를 포함하는 와이어 본딩 기계의 동작 방법.
  36. 청구항 35에서,
    단계 (1)은 다수의 본드 패드 모양들을 포함하도록 상기 모양들의 그룹을 선택하는 단계를 포함하는 와이어 본딩 기계의 동작 방법.
  37. 청구항 35에서,
    단계 (1)은 다수의 본드 패드 모양들 및 적어도 하나의 기점 모양을 포함하도록 상기 모양들의 그룹을 선택하는 단계를 포함하는 와이어 본딩 기계의 동작 방법.
  38. 청구항 35에 있어서,
    (6) 상기 영역의 미리 결정된 면적들이 상기 아이포인트로부터 제외되도록 상기 미리 결정된 면적들을 마스킹하면서 상기 모양들의 그룹을 포함하도록 상기 아이포인트를 규정하는 단계를 추가로 포함하는 와이어 본딩 기계의 동작 방법.
  39. 청구항 38에 있어서,
    상기 마스킹하는 단계는 (1) 선택된 본드 패드들의 내부 부분들, 및 (2) 본드 패드들 사이 영역의 부분들 중 적어도 하나를 마스킹하는 단계를 포함하는 와이어 본딩 기계의 동작 방법.
  40. 청구항 35에 있어서,
    단계 (2)는 상기 모양들의 그룹 각각을 둘러싸는 면적을 포함하도록 상기 위치들을 규정하는 단계를 포함하는 와이어 본딩 기계의 동작 방법.
  41. 청구항 35에 있어서,
    (6) 상기 반도체 디바이스의 본드 패드 위의 와이어 루프 부분의 모양에 대응하는 제 2 아이포인트를 상기 와이어 본딩 기계에 티칭하는 단계를 추가로 포함하는 와이어 본딩 기계의 동작 방법.
  42. 청구항 41에 있어서,
    상기 모양은 상기 와이어 루프의 볼 본드의 모양에 대응하는 와이어 본딩 기계의 동작 방법.
  43. 청구항 35에 있어서,
    단계 (2)에서 티칭된 상기 아이포인트는 백업 아이포인트가 되도록 구성되는 와이어 본딩 기계의 동작 방법.
  44. 청구항 35에 있어서,
    (6) 상기 티칭된 아이포인트를 상기 제 1 반도체 디바이스의 상기 선택된 부분들에 비교한 결과에 적어도 부분적으로 기반하여 상기 제 1 반도체 디바이스의 위치를 조정하는 단계를 추가로 포함하는 와이어 본딩 기계의 동작 방법.
  45. 청구항 35에 있어서,
    (6) 상기 제 1 반도체의 본드 패드들과 다른 본딩 위치 사이에 와이어 루프들을 생성하는 단계를 추가로 포함하는 와이어 본딩 기계의 동작 방법.
KR1020127001540A 2007-03-13 2007-03-13 와이어 본딩 기계의 동작 방법 KR101267197B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2007/063850 WO2008111977A1 (en) 2007-03-13 2007-03-13 Method of teaching eyepoints for wire bonding and related semiconductor processing operations

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020087014053A Division KR101136708B1 (ko) 2007-03-13 2007-03-13 와이어 본딩을 위한 아이포인트의 티칭 방법과 관련 반도체프로세싱 동작

Publications (2)

Publication Number Publication Date
KR20120024987A KR20120024987A (ko) 2012-03-14
KR101267197B1 true KR101267197B1 (ko) 2013-05-27

Family

ID=38603982

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020087014053A KR101136708B1 (ko) 2007-03-13 2007-03-13 와이어 본딩을 위한 아이포인트의 티칭 방법과 관련 반도체프로세싱 동작
KR1020127001540A KR101267197B1 (ko) 2007-03-13 2007-03-13 와이어 본딩 기계의 동작 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020087014053A KR101136708B1 (ko) 2007-03-13 2007-03-13 와이어 본딩을 위한 아이포인트의 티칭 방법과 관련 반도체프로세싱 동작

Country Status (6)

Country Link
US (2) US7931186B2 (ko)
JP (1) JP5873611B2 (ko)
KR (2) KR101136708B1 (ko)
CN (1) CN101443151B (ko)
TW (1) TWI520239B (ko)
WO (1) WO2008111977A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009108202A1 (en) * 2008-02-29 2009-09-03 Kulicke And Soffa Industries, Inc. Methods of teaching bonding locations and inspecting wire loops on a wire bonding machine, and apparatuses for performing the same
TWI466260B (zh) * 2012-05-28 2014-12-21 Au Optronics Corp 對位結構
KR101970361B1 (ko) * 2012-08-20 2019-04-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조방법
JP6414141B2 (ja) * 2016-05-31 2018-10-31 日亜化学工業株式会社 発光装置
CN107511576B (zh) * 2017-08-18 2019-12-10 湖南军成科技有限公司 一种定位焊接点的方法及系统
KR20200094453A (ko) * 2019-01-30 2020-08-07 삼성에스디아이 주식회사 이차 전지

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2097209B (en) * 1981-04-22 1985-07-24 Marconi Co Ltd An amplifier for pulse width modulated signals
US4441205A (en) * 1981-05-18 1984-04-03 Kulicke & Soffa Industries, Inc. Pattern recognition system
JPS5951536A (ja) * 1982-09-14 1984-03-26 Fujitsu Ltd パタ−ン認識方法及びその装置
JPS61267340A (ja) 1985-05-20 1986-11-26 クリキ−・アンド・ソフア−・インダストリ−ズ・インコ−ポレ−テツド リ−ド位置決め方法及び装置
US4759073A (en) * 1985-11-15 1988-07-19 Kulicke & Soffa Industries, Inc. Bonding apparatus with means and method for automatic calibration using pattern recognition
JPS6362241A (ja) * 1986-09-02 1988-03-18 Toshiba Corp ワイヤボンデイング方法
US5119435A (en) 1987-09-21 1992-06-02 Kulicke And Soffa Industries, Inc. Pattern recognition apparatus and method
US5119436A (en) 1990-09-24 1992-06-02 Kulicke And Soffa Industries, Inc Method of centering bond positions
EP0634791B1 (en) * 1993-07-16 2004-01-28 Kaijo Corporation Wire bonder and wire bonding method
US5600733A (en) * 1993-11-01 1997-02-04 Kulicke And Soffa Investments, Inc Method for locating eye points on objects subject to size variations
US5842628A (en) * 1995-04-10 1998-12-01 Fujitsu Limited Wire bonding method, semiconductor device, capillary for wire bonding and ball bump forming method
JP3504448B2 (ja) * 1996-10-17 2004-03-08 株式会社ルネサステクノロジ 半導体装置
US6577019B1 (en) 2000-01-21 2003-06-10 Micron Technology, Inc. Alignment and orientation features for a semiconductor package
DE10011200A1 (de) 2000-03-08 2001-09-13 Leica Microsystems Verfahren zur Bewertung von Strukturfehlern auf einer Waferoberfläche
JP2002009105A (ja) * 2000-06-10 2002-01-11 Amkor Technology Korea Inc パターンの認識方法及びこのためのクランプ
JP3605009B2 (ja) * 2000-08-03 2004-12-22 三洋電機株式会社 半導体装置の製造方法
US6465898B1 (en) * 2001-07-23 2002-10-15 Texas Instruments Incorporated Bonding alignment mark for bonds over active circuits
TW531776B (en) * 2002-03-21 2003-05-11 Nanya Technology Corp Metal pad structure suitable for connection pad and inspection pad

Also Published As

Publication number Publication date
CN101443151B (zh) 2014-03-12
WO2008111977A1 (en) 2008-09-18
US20110174865A1 (en) 2011-07-21
US20100181365A1 (en) 2010-07-22
TW200845255A (en) 2008-11-16
TWI520239B (zh) 2016-02-01
KR20120024987A (ko) 2012-03-14
JP5873611B2 (ja) 2016-03-01
US8100317B2 (en) 2012-01-24
CN101443151A (zh) 2009-05-27
KR20090013158A (ko) 2009-02-04
US7931186B2 (en) 2011-04-26
JP2009524265A (ja) 2009-06-25
KR101136708B1 (ko) 2012-04-19

Similar Documents

Publication Publication Date Title
KR101267197B1 (ko) 와이어 본딩 기계의 동작 방법
JP5429872B2 (ja) 加工対象物を溶接するロボットを制御する方法および装置
US7496878B2 (en) Automatic wiring method and apparatus for semiconductor package and automatic identifying method and apparatus for semiconductor package
JP2002353280A (ja) Ｃａｄ情報に基くレイヤ合わせずれ評価方法及び装置
WO2012077497A1 (ja) 欠陥検査装置
TWI400759B (zh) 使用參考腳墊來校正黏結座標之方法
US5870489A (en) Ball detection method and apparatus for wire-bonded parts
CN103456650B (zh) 用于丝焊及相关半导体处理操作的眼点训练方法
JP2002158255A (ja) ワイヤボンドの特徴を測定してボンディング・プロセスの品質を管理する方法
KR102547281B1 (ko) 재봉 경로 생성 시스템 및 방법과 이를 갖는 자동 봉제기
US20120128229A1 (en) Imaging operations for a wire bonding system
US7631795B2 (en) System and method for automated wire bonding
JP3356569B2 (ja) 半導体生産管理システム
JP2002299396A (ja) 半導体装置の製造プロセス評価方法
KR20170089538A (ko) 부품 자동 인식 방법
US20070146404A1 (en) Method for generating a jetting program
US20230260960A1 (en) Methods of determining a sequence for creating a plurality of wire loops in connection with a workpiece
JPH07263499A (ja) 半導体ウェハのウェハマップ作成方法及び作成装置
US11119465B2 (en) Method for inspecting defects of machining path
JP3721304B2 (ja) めっき引き出し線の配線方法
CN104077376B (zh) 全自动铝丝压焊机压焊目标识别定位方法及系统
JPS60179885A (ja) パタ−ン処理方式
JPH04359527A (ja) ワイヤボンディング方法
JPH04359526A (ja) ワイヤボンディング方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 7