CN101443151A - 用于丝焊及相关半导体处理操作的眼点训练方法 - Google Patents

用于丝焊及相关半导体处理操作的眼点训练方法 Download PDF

Info

Publication number
CN101443151A
CN101443151A CNA2007800016385A CN200780001638A CN101443151A CN 101443151 A CN101443151 A CN 101443151A CN A2007800016385 A CNA2007800016385 A CN A2007800016385A CN 200780001638 A CN200780001638 A CN 200780001638A CN 101443151 A CN101443151 A CN 101443151A
Authority
CN
China
Prior art keywords
eyespot
pad
semiconductor devices
shape
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800016385A
Other languages
English (en)
Other versions
CN101443151B (zh
Inventor
M·T·迪莱
王志杰
P·M·利斯特
D·索德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kulicke and Soffa Investments Inc
Original Assignee
Kulicke and Soffa Investments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kulicke and Soffa Investments Inc filed Critical Kulicke and Soffa Investments Inc
Priority to CN201310305538.9A priority Critical patent/CN103456650B/zh
Publication of CN101443151A publication Critical patent/CN101443151A/zh
Application granted granted Critical
Publication of CN101443151B publication Critical patent/CN101443151B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/789—Means for monitoring the connection process
    • H01L2224/78901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S228/00—Metal fusion bonding
    • Y10S228/904—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

提供一种为线焊操作训练眼点的方法。该方法包括：(1)从半导体器件的一个区域中选择一组形状用作眼点，和(2)使用以下至少之一为线焊机训练该眼点：(a)样本半导体器件，或(b)与该半导体器件有关的预定数据。该训练步骤包括定义每个形状相对于另一个的位置。

Description

用于丝焊及相关半导体处理操作的眼点训练方法
对相关申请的交叉引用
[0001]本申请是2007年3月13日递交的申请号为PCT/US2007/063850的PCT申请的中国国家阶段申请，在这里将该国际申请引入作为参考。
技术领域
[0002]本发明涉及丝焊系统，更具体地说，涉及用于丝焊系统中的改进的眼点(eyepoint)训练方法。
背景技术
[0003]美国专利No.5,119,436和No.6,869,869涉及丝焊系统和相关视觉系统，这里通过参考并入其全部内容。
[0004]在半导体器件的处理和封装过程中，常常使用利用视觉系统的训练操作。例如，在一批半导体器件(例如，象安装在焊接框架上的半导体芯片这种器件)上进行丝焊操作之前，通常需要“训练”样本器件的眼点(或多个眼点)。通过“训练”所述样本器件，将与该样本器件相关的某些物理数据储存起来(例如，在丝焊机的存储器中)。在处理成批器件的过程中将这些物理数据作为基准，例如，以确保被处理(例如，被丝焊)的成批半导体器件中每一个器件正确定位或对准。
[0005]因此，在丝焊操作环境中，丝焊机使用视觉系统(例如，模式识别系统或PRS)来寻找先前训练的图案(例如，眼点、参考点等)，以便在将半导体器件放置在焊接位置处之后并且焊接线丝之前(例如，在半导体器件和支撑该半导体器件的焊接框架之间焊接线丝之前)对准半导体器件。传统方式是在丝焊机上基于样本器件来训练眼点，其中操作人员利用训练窗瞄准样本器件上的目标区域。使用某些常规技术(例如算法)结合视觉系统来扫描目标眼点。
[0006]一种常规训练技术利用标准化灰度级相关系统(NGCS)来扫描样本器件(例如，样本器件的选定部分)。通过这种技术，在每个位置处，基于视觉系统检测出的内容来分配灰度值。例如，扫描半导体器件的焊接盘时，将灰度值分配给被扫描位置。在所期望的区域扫描完成之后，存储灰度值库(与相应的扫描位置相关联)。当对这种类型的实际半导体器件进行丝焊时，视觉系统检测每个被扫描位置的灰度值，并将这些灰度值与那些在训练过程中存储在库中的灰度值进行比较。
[0007]另一种常规训练技术涉及扫描样本器件(例如，样本器件的选定部分)，并检测在被扫描区域内定义的各个边缘(即，基于边缘的图案匹配)。通过这种技术，基于每个位置处视觉系统所检测出的内容，对数值进行定义。例如，当扫描半导体器件的焊接盘时，将边缘值分配给被扫描位置。在所期望的区域扫描完成之后，存储边缘值库(与相应的扫描位置相关联)。对这种类型的实际半导体器件进行丝焊时，视觉系统检测每个被扫描位置的边缘值，并将这些数值与训练过程中存储在库中的那些值进行比较。
[0008]使用这些常规方法中的任意一种，为要丝焊的每个器件给出加权分，其中的分数是被训练样本器件与要丝焊的实际器件相比较的函数。如果这个分数超过某个门限值，那么这个器件是可以接受的，并将被处理(例如丝焊)；但是如果这个分数低于所述门限值，通常就不继续进行自动操作。例如，可以将这个较低分数告诉操作人员。此外，可以尝试后续位置或眼点来获得可以接受的分数。更进一步，还可以尝试替代算法或恢复序列。
[0009]可惜，这些常规技术中的每一项技术都存在很多问题。半导体器件的实际情况是来自同一批次(或不同批次)的不同器件会具有不同的视觉属性，即使它们是相同的器件并具有相同的电气功能特性。例如，器件与器件的表面颜色或纹理可能不同。这种变化可能源自同一器件不同供应商所用制造工艺的细微变化。这些变化常常导致器件在对比度和反射率方面表现迥异(例如反射率的非线性变化)。因此，由于这些变化(例如，由于要丝焊机件的反射率与训练样本器件之间的差别)，利用传统模式匹配技术得到的加权分会较低。因此，尽管通常利用分数来忽略错误的寻找结果，但是常规模式匹配技术(例如NGCS系统、基于边缘的模式匹配系统等)都会导致分数低于门限值，即使对于进一步处理，这一器件是可以接受的。由半导体器件之间的这种变化(例如，器件之间的表面不同)带来的另一个问题是，人工介入之间的平均时间(即MTBA)很短，导致自动丝焊设备的生产率较低。
[00010]因此，需要改进用于半导体器件处理的眼点训练方法，以及使用这种眼点处理半导体器件的方法。
发明内容
[00011]根据本发明的示例性实施例，提供用于丝焊操作的一种训练眼点的方法。这一方法包括：(1)从半导体器件的一个区域中选择一组形状，用作眼点，和(2)使用(a)样本半导体器件或(b)与这一半导体器件有关的预定数据中的至少一个，为丝焊机训练这一眼点。例如，这些预定数据可以是现有数据(例如CAD数据、历史数据等)，也可以是这一训练步骤之前确定的预定数据。这一训练步骤包括定义每个形状相对于另一个的位置。
[00012]根据本发明的另一个示例性实施例，提供一种操作丝焊机的方法。这一方法包括：(1)从半导体器件的一个区域中选择一组形状，用作眼点，和(2)使用(a)样本半导体器件或(b)与这一半导体器件有关的预定数据中的至少一个，为丝焊机训练这一眼点。这一训练步骤包括定义每个形状相对于另一个的位置。这一方法还包括：(3)将要被丝焊的第一半导体器件引导到所述丝焊机的预定位置，和(4)使用这一丝焊机的视觉系统扫描这一第一半导体器件的所选部分，所选部分对应于被训练眼点。
附图说明
[00013]通过结合附图阅读下面的具体描述，能够最好的理解本发明。应当强调，根据惯例，图中不同的部分是不成比例的。相反，为清楚起见，不同部分的尺寸被任意放大或缩小。这些附图包括：
图1是本发明的示例性实施例中半导体器件一部分的顶视图；
图2是本发明的示例性实施例中另一半导体器件一部分的顶视图；
图3是本发明的示例性实施例中包括眼点的另一半导体器件一部分的顶视图；
图4是本发明的示例性实施例中特定区域被遮盖的图3所示半导体器件那一部分的顶视图；
图5是本发明的示例性实施例中包括眼点的另一半导体器件一部分的顶视图；
图6是本发明的示例性实施例中被选作眼点的图5所示半导体器件一部分的顶视图；
图7是本发明的示例性实施例中图5所示半导体器件的眼点的修正版本；
图8是本发明的示例性实施例中特定区域被遮盖的图7所示半导体器件那一部分的顶视图；
图9是本发明的示例性实施例中包括眼点的另一半导体器件一部分的顶视图；
图10是本发明的示例性实施例中被选作眼点的图9所示半导体器件一部分的顶视图；
图11是本发明的示例性实施例中图9所示半导体器件眼点的修正版本；
图12是本发明的示例性实施例中特定区域被遮盖的图11所示半导体器件那一部分的顶视图；
图13是本发明的示例性实施例中包括眼点的另一半导体器件一部分的顶视图；
图14是本发明的示例性实施例中被选作眼点的图13所示半导体器件一部分的顶视图；
图15是本发明的示例性实施例中图13所示半导体器件的眼点的修正版本；
图16是本发明的示例性实施例中特定区域被遮盖的图15所示半导体器件那一部分的顶视图；
图17是本发明的示例性实施例中包括眼点的另一半导体器件一部分的顶视图；
图18是本发明的示例性实施例中特定区域被遮盖的图17所示半导体器件眼点部分的顶视图；
图19是本发明的示例性实施例中包括两个眼点的半导体器件的顶视图；
图20是本发明的示例性实施例中焊接到焊接框架的半导体器件一部分的顶视图；
图21是本发明的示例性实施例中为丝焊操作训练眼点的方法的流程图；以及
图22是本发明的示例性实施例中丝焊机工作方法的流程图。
具体实施方式
[00014]根据本发明的示例性实施例，提供一种方法，用于生成基于几何特征的图案，这种图案用于在丝焊设备中定位和/或对准半导体器件。该方法定义一种技术，用于利用半导体芯片表面上图案的不变特征生成眼点。这种方法能够提高在具有某种变化(例如表面反射率的变化)的半导体器件上寻找所述图案的鲁棒性。此外，可以用合成图案(例如使用如CAD数据这种现有数据)来构建所生成的眼点，也可以从实际的部分图像中提取所生成的眼点。不同于传统的PRS系统(例如灰度级图案匹配、几何图案匹配)，本发明所提出的方法能够有效地捕获图像内的不变特征。与常规技术相比，用于对付自动丝焊生产环境中器件的变化，使用这种不变特征(以及这些不变特征之间的相互关系)建立的模型(例如存储在丝焊机的存储器中)更加鲁棒。
[00015]使用本文所公开的不同示例性方法生成的眼点，可以用作PRS中的主眼点或备用眼点，例如，使用在眼点训练过程中获得的焊盘信息(或者其它几何信息或形状信息)。可以按照下列方式选择所生成的眼点(以及半导体芯片的区域)：(1)通过在具有良好焊盘几何信息的半导体器件上选择一个区域(例如包括焊盘垂直行和焊盘水平行的区域)，由PRS自动选择；和/或(2)在选择具有所期望的焊盘信息的这个区域时至少部分地通过操作人员的干预来选择。
[00016]在PRS自动生成眼点的实例中，可以通过离线编程工具等从所述器件数据(例如CAD数据)得到形状(例如，任意类型的焊盘形状，如矩形、八边形、圆形等)和形状的相对位置。也可以在观察样本器件之后，使用视觉系统，自动地提取这些形状(以及这些形状的相对位置)。如果能够获得所述器件芯片足够完整的数字描述(即预定器件数据)，就可以使用一种算法来选择用于包含到所述眼点中的适当形状/特征，然后用所述算法将选择的形状/特征绑定在一起(例如，使用所述形状/特征的相对位置)。使用该方法，能够提供“无视觉训练”处理(即离线编程方法)，这种处理较少需要或者不需要丝焊机自学习。当然，可能需要使用这种离线程序和丝焊机上的样本器件来确认训练出来的眼点。在这种无视觉训练系统中，能够减少对丝焊机光学系统的需求。这是因为丝焊机常常采用复杂的视觉系统，有时放大倍数会发生变化，来进行训练；然而，如果使用预先存在的数据，以无视觉方式来进行训练，就能够降低这种视觉系统的复杂程度(和成本)。例如，在使用两个放大倍数(两个光学系统，如“高倍放大系统”和“低倍放大系统”)的常规丝焊机中，能够从丝焊机中省去高倍放大系统。这是因为高倍放大系统通常用于获得被训练区域的图像细节，例如相邻焊盘之间较小的(例如，尺寸相当于子像素的)间隙。根据本发明的某些示例性实施例，使用“无视觉”训练方法可以不需要这些细节(例如由于高倍放大系统的成本原因)。
[00017]在利用操作人员干预生成眼点的实例中，可以通过准确的运动系统和已校准PRS来协助操作人员。例如，运动系统和PRS系统可以基于由操作人员提供的参数，执行训练处理(例如焊盘训练处理)。例如，(1)无法获得半导体器件的合适描述时，和/或(2)当眼点中包括没有较好定义的几何特征时，可以采用这种方法。这种训练处理可能需要，例如，依次移动到每个需要的形状/特征，并从需要的形状/特征的图像中获得需要的数据。一旦完成对全部形状/特征的训练，就可以利用所训练的形状/特征的组合，以及它们分别在已建立的基准框架内的区域/位置，来建立眼点。
[00018]不论眼点是如何生成的，在训练处理之后，在PRS系统内部可以获得形状信息，例如焊盘尺寸、焊盘位置、形状、极性以及其它属性。此外，除所述单个形状信息(例如单个焊盘形状信息)外，从所述运动系统和/或使用所述PRS系统所进行的计算中，还可以获得这些形状之间(例如这些焊盘之间)的几何关系。
[00019]如上文所述，在训练区域中(例如眼点)，合成创建的形状/盘可以取代有关真实形状/盘的信息(也就是基于盘模型的图像)。更具体地说，通过使用能够获得的涉及半导体器件的数据(例如现有数据，如CAD数据)，提供这种合成创建的形状/盘。这种合成创建的形状/盘可以给出平均形状/盘的更好的表示，因为它包括多个形状/盘的全部共有特征(并且可能没有样本器件的某些缺陷，否则就可以利用这些缺陷来训练眼点)。此外，可以使用适当的遮盖技术，以去除半导体器件所选范围的某些区域，对于不同的器件，这些区域不同。此外，还可以使用一种技术，相对于器件的其它区域，这种技术给予半导体器件的特定区域(例如芯片的周边焊盘区域)以更多的权，以使眼点更加鲁棒。
[00020]包括在根据本发明生成的眼点中的形状包括，例如，焊盘形状、构成图案的焊盘组、传统眼点形状(例如十字、圆形、方形等)、具有定义形状的电路和/或不同芯片上的任意表面特征等。此外，还可以将两个或更多这些(或其它)示例性形状进行组合，以包括在所生成的眼点中。
[00021]用于建立眼点的算法可以包括很多不同的方案，例如：(1)可以预先确定算法中最少数量的形状/特征，并且对该预定数量的形状/特征完成训练时，算法可以转移到过程的另一部分，例如计算被训练的形状/特征相对于基准框架和/或相互的位置；(2)定义在训练过程中需要的特定形状/特征，从而如果这一特征定位失败，会导致定义眼点失败；(3)采用加权系统，这样基于其各自的重要性或可预测性，为特定形状/特征给出权，这种加权系统用于定义将被处理半导体器件的分值；(4)如果选择的要包括在眼点中的需要的全部形状/特征，能够在视觉系统(例如图像摄像机)的单个视场内，则可以使用单个寻找操作来定位眼点；(5)如果需要的特征不能全部在视场内，可以定位各个特征(例如眼点的各个焊盘)，之后，通过组合各个已定位特征的数据，能够得到整个训练图案(例如包括各个特征的相对位置)；和/或(6)在训练阶段，应用多种(可能是冗余的)训练算法，以提高可靠性。在本发明的范围内，可以采用这些方案(等等)的任意组合。
[00022]图1是半导体器件100一部分的顶视图(图示部分是从上往下看，半导体芯片的左下方)。半导体器件100包括排列在器件周围的多个焊盘。例如这些焊盘包括焊盘100a、100b、100c、100d、100e、100f、100g、100h、100i、100j、100k、100l和100m。半导体器件100还包括电路区域102和电路区域104。如本领域技术人员所知，半导体器件上的电路区域(例如半导体芯片)可以包括布线图、导线等。
[00023]为在丝焊机上处理半导体器件100(例如为焊接器件100的焊盘和第二焊接位置之间的线环，其中第二焊接位置可以是安装器件100的焊接框架上的引线)，需要使用之前为丝焊机训练的眼点，在丝焊机上对准半导体器件100。当然，这种对准需要应用各种其它半导体处理技术，包括例如短柱凸点、片到片丝焊、线头/线环检查等。
[00024]如上所述，实际半导体器件中不同器件会呈现出不同特性，即使它们是相同的器件。例如图2是另一个半导体器件200一部分的顶视图。尽管是由与图1所示器件100不同的制造商提供的，但是从丝焊机的角度，半导体器件200仍然是与图1所示半导体器件100相同的器件。与半导体器件100的焊盘相似，半导体器件200包括多个焊盘，例如焊盘200a、200b、200c、200d、200e、200f、200g、200h、200i、200j、200k、200l和200m。此外，与半导体器件100的电路区域102和104相似，半导体器件200包括电路区域202和204。从视觉系统的角度看，半导体器件100的电路区域102和104看起来是具有共有物理表象的单个组件或区域；然而，由于两个器件(也就是器件100和器件200)的表面不同，同一视觉系统会将半导体器件200的电路区域202和204看作为包括许多独立部分。例如如图2所示，将电路区域202看成包括部分202a、202b和202c等等。同样，电路区域204包括部分204a、204b和204c等等。
[00025]因此，当对半导体器件100和半导体器件200进行同样的操作时，由于多个潜在的原因之一(例如表面颜色、表面纹理等)，视觉系统会将它们看作是完全不同的。现在，假设使用包括电路区域102或104的部分半导体器件100，对丝焊操作的眼点进行训练。使用由半导体器件100训练的眼点处理(例如丝焊)半导体器件200时，会导致很多问题(例如半导体器件200的分数低于门限值，即使能够接受这个器件进行进一步处理；半导体器件200这种器件的MTBA不希望地低等等)。
[00026]根据本发明的某些示例性实施例，以眼点在器件之间不会发生变化为目的选择眼点，而不考虑表面颜色/纹理等差别。例如可以从半导体器件的一个区域选择一组形状用作眼点。当使用样本半导体器件为丝焊机训练眼点时，定义每个形状相对于另一个的位置。
[00027]例如图3示出根据本发明的示例性实施例的眼点选择。图3说明半导体器件30，包括多个焊盘，例如焊盘300a、300b、300c、300d、300e、300f、300g、300h、300i、300j、300k、300l和300m。此外，分别与半导体器件100/200的电路区域102/104和202/204类似，半导体器件300包括电路区域302和304。由于不同器件的电路区域302和304可能发生变化(如通过比较器件100和200所证实的)，因此，在所选择的眼点310中忽略这些区域。眼点310包括焊盘组306(一列焊盘，包括焊盘300h、300i、300j、300k、300l和300m)和焊盘组308(一行焊盘，包括焊盘300a、300b、300c、300d、300e、300f、300g)。眼点310的某些特征(例如每个焊盘的轮廓形状，焊盘与另一个之间的间隔等)不会在器件之间变化，因此，能够提供更加鲁棒的训练处理(和对要丝焊的实际器件更加鲁棒的后续扫描)。
[00028]值得注意的是，尽管上文以眼点310(图3中虚线内的区域)为例描述眼点，但是应当理解，眼点310可以仅包括区域内的某些形状/特征，例如焊盘形状和某些焊盘在区域310内的相应位置。本文所示出和描述的本发明的多个示例性实施例就是这样的。
[00029]此外，尽管示例性眼点310包括组306和308中的焊盘的焊盘形状(而不包括电路区域302和304的形状)，但是在眼点中可以包括电路区域302和304之一或两者的轮廓形状。在这种眼点中，器件与器件之间可能存在的电路区域之间的潜在的内部差别(例如图1中电路区域102相比图2中电路区域202之间的不同)，不会影响训练处理(以及后续寻找处理)，因为在该眼点中仅包括所述电路区域的轮廓形状。
[00030]在一些应用中，半导体器件焊盘可以包括“探针标记”，它们对于丝焊机的视觉系统是可见的。这种探针标记不是统一的。例如由于典型的半导体晶片测试方式，部分探针标记可能沿一个方向(例如水平方向)延伸，而其它探针标记可能沿另一方向(例如垂直方向)延伸。焊盘上探针标记的这些变化，也会导致常规眼点训练系统出现问题(例如寻找分数较低的问题、MBTA问题等)。
[00031]根据本发明的某些示例性实施例，从眼点中忽略/排除焊盘的内部区域，这样能够充分消除与某些变化(例如探针标记)相关的问题。例如这些区域可以(1)扫描，但是在记分处理过程中不予考虑，(2)扫描，但是在记分处理过程中给予较低的权，和/或(3)根本不扫描。因此，很清楚，当提及器件的某些区域(例如阴影区域，如焊盘内部或其它阴影区域)时，“不包括”、“忽略”、“排除”和/或“遮盖”的说法(或类似说法)，不必意味着从扫描处理中(例如训练过程中的扫描处理，处理将被丝焊的实际器件过程中的扫描处理)排除所述区域。
[00032]因此，图4示出了将某些被选(例如预定的、实时动态确定的等)区域从眼点310a(相比眼点310，与眼点310a相比，眼点310具有某些区别，例如眼点310没有从眼点中忽略焊盘的内部部分)中忽略掉的半导体器件300。这些被选区域在图4中为阴影/斜线(也就是从眼点训练处理中将阴影区域“遮盖”，例如其中(1)将算法配置为不扫描这些区域，和/或(2)对算法进行配置，以至“遮盖”区域内部存在的边缘/特征不影响总分数计算)。如图4所示，每个焊盘的内部被标记为阴影，以至所述内部不包括在训练眼点中。更具体地说，从眼点310a中忽略焊盘300a的内部300a1。对于焊盘300b的内部300b1，焊盘300c的内部300c1，焊盘300d的内部300d1，焊盘300e的内部300e1，焊盘300f的内部300f1，焊盘300g的内部300g1，焊盘300h的内部300h1，焊盘300i的内部300i1，焊盘300j的内部300j1，焊盘300k的内部300k1，焊盘300l的内部300l1和焊盘300m的内部300m1，也是这样。
[00033]在眼点310a中还包括实际焊盘之外的区域，以便为(1)训练眼点310a的焊盘(例如眼点310a中焊盘的形状和各自的位置)，和(2)后续扫描眼点310a，减小误差，并提供定位这些形状的区域。更具体地说，在焊盘列306周围提供非阴影区域306a，在焊盘行308周围提供非阴影区域308a。通过提供这些周围的区域，能够增加训练眼点中每个焊盘的准确轮廓位置(和它们相互间的轮廓位置)的可能性。
[00034]图5是本发明的示例性实施例中半导体器件500一部分的顶视图，半导体器件500包括所选择的要包括眼点的区域510。半导体器件500包括多个焊盘。如图5所示，在半导体器件500的周围，提供第一组焊盘(包括焊盘500a、500b、500c、500d、500e、500f、500g、500h、500i、500j、500k、500l、500m、500n、500o、500p、500q、500r、500s、500t、500u和500v)，同时在第一组内部提供第二组焊盘(包括焊盘502a、502b、502c、502d、502e、502f、502g、502h、502i、502j、502k、502l、502m、502n、502o、502p、502q、502r、502s、502t、502u、502v、502w、502x、502y、502z和502aa)。半导体器件500还包括参考点504。
[00035]图6是所选择的要包括半导体器件500的眼点的，半导体器件500的区域510的详细视图。区域510包括焊盘500a、500b、500c、500d、500e、500f、500k、500l、500m、500o、502g、502h、502i、502j、502k、502l、502m、502n、502o、502p、502q和参考点504。应当注意，焊盘502n和502o包括对于进行焊盘扫描的视觉系统可见的某种失常(例如污点、不同的反射率、可见的瑕疵等)。如果半导体器件500(包括焊盘502n和502o的失常)被用作样本器件，以训练丝焊机的眼点，那么使用由半导体器件500训练的眼点处理(例如丝焊)实际半导体器件时，会导致很多问题(例如将被处理的半导体器件的分数低于门限值，即使可以接受这一器件进行进一步处理；器件例如半导体器件500的MTBA不希望地低等)。
[00036]根据本发明的某些示例性实施例，可以将关于半导体器件的已知数据(例如CAD数据、绘图、绘图的计算机扫描、现有数据等)用于辅助定义眼点。例如可以用这些数据来定义眼点，否则，如果使用样本器件来训练该眼点，则该眼点可能包括样本半导体器件的某些缺陷。更具体地说，已知数据(例如CAD数据、绘图、绘图的计算机扫描、现有数据等)可以用于定义如图7所示的眼点。应当注意，如图7所示的半导体器件500的区域510不包括焊盘502n和502o的失常。通过以包括图7所示的区域510的形状的眼点开始(所述眼点使用已知数据进行定义，并且在丝焊机上实际训练样本器件500之前)，眼点510被初始定义为没有某些缺陷。此后，当在丝焊机上对所定义的眼点510进行实际训练时(例如使用如图6所示的在焊盘502n和502o中具有失常的样本器件500)，在训练处理中可以忽略某些缺陷，因为在丝焊机上的训练过程中，仅确认样本器件的共有信息(例如眼点510中包括的焊盘和参考点的形状和相对位置)。因此，通过利用(1)关于半导体器件的已知数据，结合(2)在丝焊机上训练的样本器件，可以提供改进的眼点。
[00037]图8说明半导体器件500的进一步改进的眼点510a。更具体地说，从眼点510a中忽略半导体器件500的该部分的被选区域。这些被选区域在图8中被标记为阴影(也就是可以从眼点训练处理中“遮盖”所述阴影区域)。如图8所示，每个焊盘的内部被标记为阴影，以至所述内部不包括在被训练的眼点中。更具体地说，从眼点510a中忽略焊盘500a的内部500a1。对于焊盘500b的内部500b1、焊盘500c的内部500c1，以及每个焊盘500d、500e、500f、500k、500l、500m、500n、500o、502g、502h、502i、502j、502k、502l、502m、502n、502o、502p和502q的内部，也同样。同样，参考点504的内部504a1也被从眼点510a中忽略掉。其它阴影区域表示，例如器件与器件间具有不一致纹理/反射率的区域。因此，所述阴影区域不会影响将被丝焊的器件的分数。
[00038]此外，在眼点510a中还包括实际焊盘(和参考点形状)之外的区域，以便为(1)训练眼点510a的特征的形状/相应位置(例如眼点510a的焊盘和参考点的形状和各自的位置)，和(2)后续扫描眼点510a，减小误差，并提供定位所述形状的区域。更具体地说，在焊盘500a周围提供非阴影区域500a2，在焊盘500b周围提供非阴影区域500b2。为每个焊盘500c、500d、500e、500f、500k、500l、500m、500n、500o、502h、502i、502j、502k、502l、502m、502n、502o、502p和502q提供(在图8中所示)这种非阴影区域。同样，在参考点504周围提供非阴影区域504a2。通过提供这些周围的区域，能够增加训练眼点中每个焊盘和参考点的准确轮廓(和它们相互间的轮廓位置)的可能性。
[00039]图9是本发明的示例性实施例中半导体器件600一部分的顶视图，半导体器件600包括所选择的包括眼点的区域610。半导体器件600包括多个焊盘。如图9所示，在半导体器件600上的第一行中，提供第一组焊盘(包括焊盘600a、600b、600c、600d、600e、600f、600g、600h、600i、600j、600k、600l和600m)，同时在第二行中提供第二组焊盘(包括焊盘602a、602b、602c、602d、602e、602f、602g、602h、602i、602j、602k、602l、602m、602n、602o和602p)。
[00040]图10是所选择的包括半导体器件600的眼点的，半导体器件600的区域610的详细视图。区域610包括焊盘600a、600b、600c、600d、600e、602a、602b、602c、602d和602e。应当注意，焊盘602c和602d包括某种失常(例如污点、不同的反射率、可见的瑕疵等)，该失常对执行该焊盘扫描的视觉系统是可见的。如果半导体器件600(包括焊盘602c和602d的失常)被用作样本器件以训练丝焊机的眼点，当使用由半导体器件600训练的眼点处理(例如丝焊)实际半导体器件时，会导致很多问题(例如将被处理的半导体器件的分数低于门限值，即使能够接受这一器件进行进一步处理；例如半导体器件600这种器件的MTBA不希望地低等)。
[00041]根据本发明的某些示例性实施例，关于半导体器件的已知数据(例如CAD数据、绘图、绘图的计算机扫描、现有数据等)可以用于辅助定义眼点。例如这些数据可以用于校正包括用于训练眼点的样本半导体器件的某些缺陷的眼点。更具体地说，所述已知数据(例如CAD数据、绘图、绘图的计算机扫描、现有数据等)可以用于定义如图11所示的眼点。应当注意，如图11所示的半导体器件600的区域610不包括所述焊盘602c和602d的失常。通过以图11所示眼点610开始(所述眼点使用已知数据进行定义，并且在丝焊机上实际训练样本器件600之前)，眼点610被初始定义为没有某些缺陷。此后，当在丝焊机上对所定义的眼点610进行实际训练时(例如使用如图10所示的在焊盘602c和602d处具有失常的样本器件600)，在训练处理中可以忽略某些缺陷，因为在丝焊机上训练的过程中，仅确认样本器件的共有信息(例如眼点610中包括的焊盘的形状和相对位置)。因此，通过利用(1)关于半导体器件的已知数据，结合(2)在丝焊机上训练的样本器件，可以提供改进的眼点。
[00042]图12是半导体器件600的进一步改进的眼点610a的示意图。更具体地说，从眼点610a中忽略半导体器件600的该部分的被选区域。这些被选区域在图12中被标记为阴影(也就是可以从眼点训练处理中“遮盖”所述阴影区域)。如图12所示，每个焊盘的内部被标记为阴影，以至所述内部不包括在被训练的眼点中。更具体地说，从眼点610a中忽略焊盘600a的内部600a1。对于焊盘600b的内部600b1，焊盘600c的内部600c1，以及每个焊盘600d、600e、602a、602b、602c、602d和602e的内部，也是这样。
[00043]此外，在眼点610a中还包括实际焊盘之外的区域，以便为(1)训练眼点610a的特征的形状/相应位置(例如眼点610a的焊盘的形状和各自的位置)，和(2)后续扫描眼点610a，减小误差，并提供用于定位所述形状的区域。更具体地说，在焊盘600a周围提供非阴影区域600a2，以及在焊盘600b周围提供非阴影区域600b2。为每个焊盘600c、600d、600e、602a、602b、602c、602d和602e提供(在图12中所示)非阴影区域。通过提供这些周围的区域，能够增加训练眼点中每个焊盘的准确轮廓(和它们相互间的轮廓位置)的可能性。
[00044]图13是本发明的示例性实施例中半导体器件700一部分的顶视图，该半导体器件700包括所选择的包括眼点的区域710。半导体器件700包括多个焊盘。如图13所示，在半导体器件700的周围，提供第一组焊盘(包括焊盘700a、700b、700c、700d、700e、700f、700g、700h、700i、700j、700k、700l、700m、700n、700o、700p、700q、700r、700s、700t、700u和700v)，同时在第一组内部提供第二组焊盘(包括焊盘702a、702b、702c、702d、702e、702f、702g、702h、702i、702j、702k、702l、702m、702n、702o、702p、702q、702r、702s、702t、702u、702v、702w、702x、702y、702z和702aa)。
[00045]图14是所选择的包括半导体器件700的眼点的，半导体器件700的区域710的详细视图。区域710包括焊盘700a、700b、700c、700d、700l、700m、700o、702a、702b、702c、702m、702n和702o。应当注意，焊盘702n和702o包括某种失常(例如污点、不同的反射率、可见的瑕疵等)，该失常对执行该焊盘扫描的视觉系统是可见的。如果半导体器件700(包括焊盘702n和702o的失常)被用于训练丝焊机的眼点，当使用由半导体器件700训练的眼点处理(例如丝焊)实际半导体器件时，会导致很多问题(例如将被处理的半导体器件的分数低于门限值，即使能够接受这一器件进行进一步处理；半导体器件700这种器件的MTBA不希望地低等)。
[00046]根据本发明的某些示例性实施例，关于半导体器件的已知数据(例如CAD数据、绘图、绘图的计算机扫描、现有数据等)可以用于辅助定义眼点。例如这些数据可以用于修正眼点，所述眼点包括用于训练该眼点的样本半导体器件的某些缺陷。更具体地说，所述已知数据(例如CAD数据、绘图、绘图的计算机扫描、现有数据等)可以用于定义如图15所示的眼点。应当注意，如图15所示的半导体器件700的区域710不包括所述焊盘702n和702o的失常。通过以包括图15所示的眼点710开始(所述眼点使用已知数据进行定义，并且在丝焊机上实际训练样本器件700之前)，眼点710被初始定义为没有某些缺陷。此后，当在丝焊机上对所定义的眼点710进行实际训练时(例如使用如图13所示的在焊盘702n和702o处具有失常的样本器件700)，在训练处理中可以忽略某些缺陷，因为在丝焊机上训练的过程中，仅确认所述样本器件的共有信息(例如眼点710中包括的焊盘的形状和相对位置)。因此，通过利用(1)关于半导体器件的已知数据，结合(2)在丝焊机上训练的样本器件，可以提供改进的眼点。
[00047]图16是半导体器件700的进一步改进的眼点710a的示意图。更具体地说，从眼点710a中忽略半导体器件700的该部分的被选区域。这些被选区域在图16中被标记为阴影(也就是可以从眼点训练处理中“遮盖”所述阴影区域)。如图16所示，每个焊盘的内部被标记为阴影，以至所述内部不包括在被训练的眼点中。更具体地说，从眼点710a中忽略焊盘700a的内部700a1。对于焊盘700b的内部700b1，焊盘700c的内部700c1，以及每个焊盘700d、700l、700m、700n、700o、702a、702b、702c、702m、702n和702o的内部，也是这样。
[00048]此外，在眼点710a中还包括实际焊盘之外的区域，以便为(1)训练眼点710a的特征的形状/相应位置(例如眼点710a的焊盘的形状和各自的位置)，和(2)后续扫描眼点710a，减小误差，并提供定位所述形状的区域。更具体地说，在焊盘700a周围提供非阴影区域700a2，以及在焊盘700b周围提供非阴影区域700b2。为每个焊盘700c、700d、700l、700m、700n、700o、702a、702b、702c、702m、702n和702o提供(在图16中所示)所述非阴影区域。通过提供这些周围的区域，能够增加训练眼点中每个焊盘的准确轮廓(和它们相互间的轮廓位置)的可能性。
[00049]图17是本发明的示例性实施例中半导体器件800一部分的顶视图，半导体器件800包括所选择的包括眼点的区域810。半导体器件800包括多个焊盘。如图17所示，半导体器件包括焊盘800a、800b、800c、800d、800e、800f、800g、800h、800i、800j和800k。半导体器件800还包括电路元件804。
[00050]如图17中的虚框线所示，半导体器件800的区域810包括焊盘800a、800b、800c、800d、800h、800i和800j，以及电路元件804。因此，应当清楚，除焊盘和参考点(如电路元件804，它可以是布线图、导线图等)外，可以考虑将半导体器件的部分的形状(和各自的位置)用作眼点的一部分。
[00051]图18是半导体器件800的进一步改进的眼点810a的示意图。更具体地说，从眼点810a中忽略半导体器件800的该部分的被选区域。这些被选区域在图18中被标记为阴影(也就是可以从眼点训练处理中“遮盖”所述阴影区域)。如图18所示，每个焊盘的内部被标记为阴影，以至所述内部不包括在被训练的眼点中。更具体地说，从眼点810a中忽略焊盘800a的内部800a1。对于焊盘800b的内部800b1，焊盘800c的内部800c1，以及每个焊盘800d、800h、800i和800j的内部，以及电路元件804a的内部804a1，也是这样。
[00052]此外，在眼点810a中还包括实际焊盘之外和电路元件804之外的区域，以便为(1)训练眼点810a的特征的形状/相应位置(例如眼点810a的焊盘和电路元件804的形状和各自的位置)，和(2)后续扫描眼点810a，减小误差，并提供定位所述形状的区域。更具体地说，在焊盘800a周围提供非阴影区域800a2，以及在焊盘800b周围提供非阴影区域800b2。为每个焊盘800c、800d、800h、800i和800j，以及为电路元件804提供(在图18中所示)这种非阴影区域。通过提供这些周围的区域，能够增加训练眼点中每个焊盘(和电路元件804的轮廓)的准确轮廓(和它们相互间的轮廓位置)的可能性。
[00053]图19是半导体器件900的顶视图。如图19所示，定义了两个不同的眼点(也就是眼点910a和眼点910b)。因此，应当清楚，本文所公开的本发明的所述训练，通过其多个示例性实施例，是能够以使用多个眼点的方式，应用到丝焊操作中的。
[00054]尽管本文所提供的多个附图只是单独示出了半导体芯片，但是应当明白，在丝焊这种处理过程中，半导体芯片通常已经焊接到支撑结构，如焊接(例如利用粘合剂之类的芯片焊接)框架或衬底。图20是焊接到焊接框架1050的半导体器件1000(例如半导体芯片1000)一部分的顶视图。
[00055]半导体器件1000包括焊盘1000a、1000b、1000c、1000d、1000e、1000f、1000g、1000h、1000i、1000j和1000k。将眼点1010选择为包括焊盘1000a、1000b、1000c、1000d、1000h、1000i和1000j。焊接框架1050包括多个“引线”，所述“引线”包括引线1050a、1050b、1050c、1050d和1050e。在处理半导体器件(例如丝焊)的过程中，有时会发生将已经完成丝焊的器件放置在丝焊机上的情况。例如这可能是一种失误。也有可能是该器件的一部分已经完成丝焊，但是该器件的另一部分仍需要进行丝焊。非常需要知道丝焊机上的器件是否已经完成丝焊。例如如果不知道，则可能使已经完成丝焊的器件再次遭受不期望的丝焊，在这种情况下，可能会损坏该器件，或者造成无用处理。
[00056]根据本发明的示例性实施例，提供一种确定器件是否已经完成丝焊的方法。如图20所示，示出了多个线环1002a、1002b、1002c、1002h和1002i。更具体地说，线环1002a(包括被焊接到焊盘1000a上的球形焊键1002a1)在焊盘1000a和引线1050a之间提供电气连接；线环1002b(包括被焊接到焊盘1000b上的球形焊键1002b1)在焊盘1000b和引线1050b之间提供电气连接；线环1002c(包括被焊接到焊盘1000c上的球形焊键1002c1)在焊盘1000c和引线1050c之间提供电气连接；线环1002h(包括被焊接到焊盘1000h上的球形焊键1002h1)在焊盘1000h和引线1050d之间提供电气连接；以及线环1002i(包括被焊接到焊盘1000i上的球形焊键1002i1)在焊盘1000i和引线1050e之间提供电气连接。使用模式识别方法和/或系统，例如上文关于训练形状和训练形状的相对位置(例如焊盘形状和焊盘形状的相对位置)时描述的，可以识别出线环的一部分的形状。更具体地说，可以将算法配置为搜寻半导体芯片的焊盘，以确定是否已经将线丝焊接到所述焊盘上。在图20示出的实例中，可以将算法配置为在焊盘上搜寻球形焊键的形状(例如圆形、椭圆形等)，以便获知线丝是否已经被焊接到所述焊盘上。
[00057]此外，还提供本发明该方面的其它特征。例如可以选择眼点(例如图20所示的眼点1010)，以包括在丝焊处理过程中，将被第一次丝焊的焊盘。参照图20，焊盘1000a可以是将被丝焊的第一个焊盘。因此，将眼点1010选择为包括该焊盘。同样，在使用模式识别，以获知线丝是否已经被焊接到焊盘(例如通过在焊盘上寻找球形焊键的形状)的处理过程中，因为所选择的眼点包括可能已经完成丝焊的第一焊盘，所以发现已焊接的线丝(例如线环1002a)的可能性很大。
[00058]此外，可以将确定线丝是否已经被焊接到半导体器件的焊盘上的方法，集成到训练眼点的处理中。例如在第一步骤中可以实现用于训练根据本发明的眼点的训练处理。在第二步骤中，可以训练用于训练第二眼点(用于检查已焊线丝的眼点)的不同训练处理。接下来，当将被丝焊的器件在所述机器上时，使用第一训练眼点可以完成位置确认和/或器件对准。然后，一旦完成确认器件的位置和/或对准，则可以完成第二扫描，以查看是否存在已焊线丝。在该实施例中，所述第一眼点可以将所述焊盘内部遮盖(如图4、8、12、16和18所示)，同时，所述第二眼点不将所述焊盘内部遮盖(以至可以扫描所述焊盘的内部，以得到球形焊键形状)。
[00059]在另一可选实施例中，可以训练单个眼点，以及完成对将被丝焊的实际器件的单次扫描。在该实施例中，眼点中所述焊盘内部至少一部分可以不被遮盖，以至可以扫描所述焊盘的内部，以得到球形焊键形状。
[00060]尽管结合线环，对确定焊盘是否已经完成丝焊的方法进行了描述，但是应当理解，被检查的丝焊可以具有不同的形式，例如导电凸点(例如短柱凸点等)。
[00061]图21～22是根据本发明某些示例性实施例的流程图。正如本领域技术人员所理解的，可以忽略在所述流程图中包括的某些步骤；可以增加某些附加步骤；以及可以根据所示顺序，改变所述步骤的顺序。
[00062]更具体地说，图21的流程图示出了本发明的示例性实施例中，训练用于丝焊操作的眼点的方法。在步骤2100处，从半导体器件的一个区域中选择用作眼点的一组形状。例如所述形状组可以包括焊盘形状、参考点形状、电路形状等。在步骤2102处，使用(A)样本半导体器件、或者(B)与该半导体器件有关的预定数据中的至少一个，来为丝焊机训练所述眼点。该训练步骤包括定义每个所述形状相对于另一个形状的位置。可以将所述位置定义为包括该组形状中每一个的周围的区域。可以将所述眼点定义为包括所述形状组，同时遮盖所述区域的预定范围(也就是步骤2104)，以至从所述眼点中去除所述预定范围。例如所述遮盖步骤可以包括使用一种算法，以从所述眼点中去除所述区域的预定范围的位置。所述遮盖步骤可以包括遮盖(1)所选择焊盘的内部部分，和(2)焊盘之间的区域的部分中的至少一个。在可选步骤2106处，为丝焊机训练第二眼点。该第二眼点对应所述半导体器件的焊盘上的线环的一部分的形状。例如所述线环的一部分的形状可以对应所述线环的球形焊键的形状。
[00063]图22的流程图示出了一种操作丝焊机的方法。所示方法的步骤2200、2202、2204和2206对应图21中所示的流程图的步骤2100、2102、2104和2106。在步骤2208处，被配置为将被丝焊的第一半导体器件，被引导到丝焊机的预定位置(例如焊点)。在步骤2210处，使用丝焊机的视觉系统扫描所述第一半导体器件的所选部分，其中所选部分对应所述已被训练的眼点(例如在步骤2202处训练的眼点)。在步骤2212处，通过将所述已训练眼点与所述第一半导体器件的所选择部分相比较，为所述第一半导体器件指定一个百分数。在步骤2212之后，在丝焊操作之前，可以确定应当调整所述第一半导体器件的位置。在步骤2214处，至少部分地基于将所述已训练眼点与所述第一半导体器件的所选择部分相比较的结果，调整所述第一半导体器件的位置。在步骤2216处，在所述第一半导体焊盘和另一焊接位置之间，创建(例如丝焊)线环。从而，提供一种丝焊机的改进的操作。
[00064]正如本领域技术人员所理解的，上文所描述的第一半导体器件不一定是在训练处理之后标记的第一个器件。使用术语“第一”，仅是为将该器件与所述样本器件相区分，例如在步骤2102处。应当理解，多个器件可以被标记、扫描等，以便确定可以接受的分数，以及不可以接受的分数。
[00065]尽管主要关于(1)定义/训练样本器件的一个位置中的眼点，并且然后(2)扫描将被丝焊的器件相应的位置，以确认该将被丝焊的器件是可以被接受的，对本发明进行了描述，但并不局限于此。在某些应用中，可以出现，器件(例如在焊点处)发生移动，或者在焊点处器件的方向是未知的。在这种情况中，通过扫描将被丝焊的器件，可以发现眼点(也就是根据本发明的任一示例性实施例所定义/训练的眼点)。例如如果眼点包括五个(5个)焊盘，所述焊盘具有预定形状/尺寸以及预定的相对于另一个的位置(例如通过训练处理所预定的)，则通过扫描该器件并定位对应所训练眼点的特征，可以确定将被丝焊的半导体器件的位置。当然，训练该眼点可以通过本文所描述的任一示例性方法来完成，例如：(1)自动生成该眼点(例如使用现有数据生成的)，(2)利用操作人员干预来生成该眼点，和/或(3)扫描器件包括该眼点的区域(例如使用单一的查看范围，使用多个查看范围的集合等)。
[00066]尽管主要关于眼点能够用来在器件丝焊(或其它处理，如短柱凸头、器件检查等)之前，适当地定位和/或对准半导体器件，对本发明进行描述，但并不局限于此。本文所提供的训练也可以应用到训练用于多种其它应用的眼点。例如典型地，在将半导体芯片丝焊到焊接框架或其它衬底之前，训练该焊接框架或衬底。此外，在一些应用中，可以在将半导体芯片片接到焊接框架之间，训练该半导体芯片或焊接框架。因此，本文所描述的方法(例如图21～22所示出的部分方法)，也可以应用到在芯片接着操作中所做的对准。同样，本发明的多个示例性实施例也可以应用到关于所述和其它应用的眼点。
[00067]尽管在本文中针对具体实施例对本发明进行示例和描述，但是本发明并不旨在局限于所示出的细节。而且，在不偏离本发明的情况下，在所述权利要求和等效的范围内，可以在细节上进行多种修改。

Claims (21)

1.一种为丝焊操作训练眼点的方法，所述方法包括以下步骤：
(1)从半导体器件的一个区域中选择一组形状用作眼点；以及
(2)使用至少如下之一为丝焊机训练所述眼点：(a)样本半导体器件，或(b)与所述半导体器件有关的预定数据；该训练步骤包括定义所述形状中每一个相对于另一个的位置。
2.如权利要求1所述的方法，其中步骤(1)包括选择所述组形状，以使其包括多个焊盘形状。
3.如权利要求1所述的方法，其中步骤(1)包括选择所述组形状，以使其包括多个焊盘形状和至少一个参考点形状。
4.如权利要求1所述的方法，还包括如下步骤：
(3)将所述眼点定义为包括所述组形状，同时遮盖所述区域的预定范围，以至将所述预定范围从所述眼点中去除。
5.如权利要求4所述的方法，其中所述遮盖步骤包括遮盖至少下列之一：(1)所选焊盘的内部部分，和(2)焊盘之间的区域的一些部分。
6.如权利要求1所述的方法，其中步骤(2)包括将所述位置定义为包括所述组形状中每一个的周围的范围。
7.如权利要求1所述的方法，还包括步骤：
(3)为所述丝焊机训练第二眼点，所述第二眼点对应于所述半导体器件的焊盘上的线环的一部分的形状。
8.如权利要求7所述的方法，其中所述形状对应于所述线环的球形焊键的形状。
9.如权利要求1所述的方法，其中通过所述方法所训练的眼点被配置为丝焊操作的备用眼点。
10.一种操作丝焊机的方法，所述方法包括步骤：
(1)从半导体器件的一个区域中选择一组形状用作眼点；
(2)使用至少如下之一为所述丝焊机训练所述眼点：(a)样本半导体器件，或(b)与所述半导体器件有关的预定数据；该训练步骤包括定义所述形状中每一个相对于另一个的位置；
(3)将要被丝焊的第一半导体器件引导到所述丝焊机的预定位置；以及
(4)使用所述丝焊机的视觉系统扫描所述第一半导体器件的所选部分，所选部分对应于被训练的所述眼点。
11.如权利要求10所述的方法，其中步骤(1)包括选择所述组形状，以使其包括多个焊盘形状。
12.如权利要求10所述的方法，其中步骤(1)包括选择所述组形状，以使其包括多个焊盘形状和至少一个参考点形状。
13.如权利要求10所述的方法，还包括如下步骤：
(3)将所述眼点定义为包括所述组形状，同时遮盖所述区域的预定范围，以至将所述预定范围从所述眼点中去除。
14.如权利要求13所述的方法，其中所述遮盖步骤包括，遮盖至少下列之一：(1)所选焊盘的内部部分，和(2)焊盘之间的所述区域的一些部分。
15.如权利要求10所述的方法，其中步骤(2)包括将所述位置定义为包括所述组形状中每一个周围的区域。
16.如权利要求10所述的方法，还包括如下步骤：
(5)为所述丝焊机训练第二眼点，所述第二眼点对应于所述半导体器件的焊盘上的线环的一部分的形状。
17.如权利要求16所述的方法，其中所述形状对应于所述线环的球形焊键的形状。
18.如权利要求10所述的方法，其中在步骤(2)中训练的所述眼点被配置为丝焊操作的备用眼点。
19.如权利要求10所述的方法，还包括如下步骤：
(5)通过将所述被训练眼点与所述第一半导体器件的所选择部分相比较，为所述第一半导体器件分配一个百分数。
20.如权利要求10所述的方法，还包括如下步骤：
(5)至少部分地基于将所述被训练眼点与所述第一半导体器件的所选部分相比较的结果，调整所述第一半导体器件的位置。
21.如权利要求10所述的方法，还包括如下步骤：
(5)在所述第一半导体的焊盘和另一焊接位置之间创建线环。
CN200780001638.5A 2007-03-13 2007-03-13 用于丝焊及相关半导体处理操作的眼点训练方法 Active CN101443151B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310305538.9A CN103456650B (zh) 2007-03-13 2007-03-13 用于丝焊及相关半导体处理操作的眼点训练方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2007/063850 WO2008111977A1 (en) 2007-03-13 2007-03-13 Method of teaching eyepoints for wire bonding and related semiconductor processing operations

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310305538.9A Division CN103456650B (zh) 2007-03-13 2007-03-13 用于丝焊及相关半导体处理操作的眼点训练方法

Publications (2)

Publication Number Publication Date
CN101443151A true CN101443151A (zh) 2009-05-27
CN101443151B CN101443151B (zh) 2014-03-12

Family

ID=38603982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780001638.5A Active CN101443151B (zh) 2007-03-13 2007-03-13 用于丝焊及相关半导体处理操作的眼点训练方法

Country Status (6)

Country Link
US (2) US7931186B2 (zh)
JP (1) JP5873611B2 (zh)
KR (2) KR101267197B1 (zh)
CN (1) CN101443151B (zh)
TW (1) TWI520239B (zh)
WO (1) WO2008111977A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800657A (zh) * 2012-05-28 2012-11-28 友达光电股份有限公司 对位结构
CN113678294A (zh) * 2019-01-30 2021-11-19 三星Sdi株式会社 二次电池

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009108202A1 (en) * 2008-02-29 2009-09-03 Kulicke And Soffa Industries, Inc. Methods of teaching bonding locations and inspecting wire loops on a wire bonding machine, and apparatuses for performing the same
KR101970361B1 (ko) * 2012-08-20 2019-04-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조방법
JP6414141B2 (ja) * 2016-05-31 2018-10-31 日亜化学工業株式会社 発光装置
CN107511576B (zh) * 2017-08-18 2019-12-10 湖南军成科技有限公司 一种定位焊接点的方法及系统

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2097209B (en) * 1981-04-22 1985-07-24 Marconi Co Ltd An amplifier for pulse width modulated signals
US4441205A (en) * 1981-05-18 1984-04-03 Kulicke & Soffa Industries, Inc. Pattern recognition system
JPS5951536A (ja) * 1982-09-14 1984-03-26 Fujitsu Ltd パタ−ン認識方法及びその装置
JPS61267340A (ja) 1985-05-20 1986-11-26 クリキ−・アンド・ソフア−・インダストリ−ズ・インコ−ポレ−テツド リ−ド位置決め方法及び装置
US4759073A (en) * 1985-11-15 1988-07-19 Kulicke & Soffa Industries, Inc. Bonding apparatus with means and method for automatic calibration using pattern recognition
JPS6362241A (ja) * 1986-09-02 1988-03-18 Toshiba Corp ワイヤボンデイング方法
US5119435A (en) 1987-09-21 1992-06-02 Kulicke And Soffa Industries, Inc. Pattern recognition apparatus and method
US5119436A (en) 1990-09-24 1992-06-02 Kulicke And Soffa Industries, Inc Method of centering bond positions
EP0634791B1 (en) * 1993-07-16 2004-01-28 Kaijo Corporation Wire bonder and wire bonding method
US5600733A (en) * 1993-11-01 1997-02-04 Kulicke And Soffa Investments, Inc Method for locating eye points on objects subject to size variations
US5842628A (en) * 1995-04-10 1998-12-01 Fujitsu Limited Wire bonding method, semiconductor device, capillary for wire bonding and ball bump forming method
JP3504448B2 (ja) * 1996-10-17 2004-03-08 株式会社ルネサステクノロジ 半導体装置
US6577019B1 (en) 2000-01-21 2003-06-10 Micron Technology, Inc. Alignment and orientation features for a semiconductor package
DE10011200A1 (de) * 2000-03-08 2001-09-13 Leica Microsystems Verfahren zur Bewertung von Strukturfehlern auf einer Waferoberfläche
JP2002009105A (ja) * 2000-06-10 2002-01-11 Amkor Technology Korea Inc パターンの認識方法及びこのためのクランプ
JP3605009B2 (ja) 2000-08-03 2004-12-22 三洋電機株式会社 半導体装置の製造方法
US6465898B1 (en) * 2001-07-23 2002-10-15 Texas Instruments Incorporated Bonding alignment mark for bonds over active circuits
TW531776B (en) * 2002-03-21 2003-05-11 Nanya Technology Corp Metal pad structure suitable for connection pad and inspection pad

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800657A (zh) * 2012-05-28 2012-11-28 友达光电股份有限公司 对位结构
CN113678294A (zh) * 2019-01-30 2021-11-19 三星Sdi株式会社 二次电池

Also Published As

Publication number Publication date
KR101267197B1 (ko) 2013-05-27
US7931186B2 (en) 2011-04-26
JP5873611B2 (ja) 2016-03-01
US20100181365A1 (en) 2010-07-22
WO2008111977A1 (en) 2008-09-18
KR20090013158A (ko) 2009-02-04
JP2009524265A (ja) 2009-06-25
KR20120024987A (ko) 2012-03-14
TW200845255A (en) 2008-11-16
CN101443151B (zh) 2014-03-12
KR101136708B1 (ko) 2012-04-19
US8100317B2 (en) 2012-01-24
TWI520239B (zh) 2016-02-01
US20110174865A1 (en) 2011-07-21

Similar Documents

Publication Publication Date Title
CN101443151B (zh) 用于丝焊及相关半导体处理操作的眼点训练方法
US11719650B2 (en) Method for performing smart semiconductor wafer defect calibration
JP5411211B2 (ja) 欠陥分析器
US7231079B2 (en) Method and system for inspecting electronic circuit pattern
CN110046284A (zh) 芯片管理方法和系统
US7496878B2 (en) Automatic wiring method and apparatus for semiconductor package and automatic identifying method and apparatus for semiconductor package
JP5223790B2 (ja) プリント回路板設計支援プログラム、プリント回路板設計支援方法、およびプリント回路板設計支援装置
CN103456650A (zh) 用于丝焊及相关半导体处理操作的眼点训练方法
WO2006044399A1 (en) Die-level traceability mechanism for semiconductor assembly and test facility
JP7414797B2 (ja) 製造管理方法
Perng et al. Automated bonding position inspection on multi-layered wire IC using machine vision
US8472696B2 (en) Observation condition determination support device and observation condition determination support method
CN112285525B (zh) 一种晶圆测试方法、系统及计算机可读存储介质
KR20010100971A (ko) 집적 회로 본더의 본드 프로그램 오류를 감소시키는시스템 및 방법
US11894278B2 (en) GIS-based method for producing spatial wafer map, and method for providing wafer test results using same
US20120128229A1 (en) Imaging operations for a wire bonding system
JP2008084897A (ja) 半導体パッケージの設計・製造システムおよびプログラム
US6363293B1 (en) Video wire bonded system and method of operation
CN101780457B (zh) 分选机处理半导体片体的方法、系统及装置
CN116124164A (zh) 一种适用于室内导航目标点可行性检测的方法
JP2007035755A (ja) 位置情報算出方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant