CN102800657A - 对位结构 - Google Patents
对位结构 Download PDFInfo
- Publication number
- CN102800657A CN102800657A CN201210270313XA CN201210270313A CN102800657A CN 102800657 A CN102800657 A CN 102800657A CN 201210270313X A CN201210270313X A CN 201210270313XA CN 201210270313 A CN201210270313 A CN 201210270313A CN 102800657 A CN102800657 A CN 102800657A
- Authority
- CN
- China
- Prior art keywords
- palisade
- layer
- dielectric layer
- those
- inner metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 159
- 239000002184 metal Substances 0.000 claims abstract description 159
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000010410 layer Substances 0.000 claims description 182
- 238000000034 method Methods 0.000 claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 239000011241 protective layer Substances 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 description 18
- 239000011521 glass Substances 0.000 description 11
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002650 habitual effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Aerials With Secondary Devices (AREA)
Abstract
本发明公开了一种对位结构位于基板上，其中对位结构包含内金属介电层与栅状结构。内金属介电层位于基板上。栅状结构包含栅状金属层与栅状抗反射层。栅状金属层位于内金属介电层上。栅状抗反射层位于栅状金属层上，且栅状抗反射层与栅状金属层围绕的区域内形成有一对位部。
Description
技术领域
本发明是有关一种对位结构，且特别有关一种具有栅状结构的对位结构。
背景技术
一般而言，在玻璃覆晶基板(Chip On Glass；COG)的制程中，芯片与玻璃基板各具有一对位记号，且二对位记号的形状大致相同。当芯片与玻璃基板结合时，需先藉由电子校准设备将芯片上的对位记号与玻璃基板上的对位记号对齐，之后才加以组装。也就是说，对位记号可确保芯片与玻璃基板的相对位置，使芯片能准确地设置于玻璃基板上。
习知芯片上的对位记号是以金属(例如铝)形成一特定形状于芯片基板的内金属介电层(Inter-Metal Dielectric；IMD)上。其中，对位记号的形状例如十字形或T字形。然而，在芯片的对位记号形成后，芯片的后续制程还包含镀上抗反射层(例如氮化钛；TiN)与保护层(例如氮化硅；SiN)，因此对位记号上也会同时被抗反射层覆盖。当电子校准设备辨识芯片的对位记号时，对位记号上的抗反射层会造成对位记号的反差比不明显，因此会降低电子校准设备判读对位记号的准确性。
此外，位于芯片的对位记号上的抗反射层虽可藉由图案化的光阻与蚀刻液移除，并使反差比变强，但增加一光罩来移除对位记号上的抗反射层不仅会增加制程的时间，还会增加材料的成本。
发明内容
本发明的一技术态样为一种对位结构位于一基板上。
根据本发明一实施方式，一种对位结构包含内金属介电层与栅状结构。内金属介电层位于基板上。栅状结构包含栅状金属层与栅状抗反射层。栅状金属层位于内金属介电层上。栅状抗反射层位于栅状金属层上，且栅状抗反射层与栅状金属层围绕的区域内形成有一对位部。
在本发明一实施方式中，其中上述栅状金属层包含多个第一条状结构位于内金属介电层上，且第一条状结构彼此平行，使第一条状结构之间形成有多个间隙。
在本发明一实施方式中，其中上述内金属介电层露出于间隙与对位部。
在本发明一实施方式中，其中上述栅状金属层更包含多个第二条状结构位于内金属介电层上。第二条状结构彼此平行且分别交错于第一条状结构，使第二条状结构与第一条状结构之间形成有多个孔洞。
在本发明一实施方式中，其中上述内金属介电层露出于孔洞与对位部。
在本发明一实施方式中，其中上述对位结构更包含保护层位于内金属介电层与栅状结构上。
本发明的一技术态样为一种对位结构位于一基板上。
根据本发明一实施方式，一种对位结构包含内金属介电层、多个金属层、多个抗反射层与保护层。内金属介电层位于基板上且具有对位部，其中对位部形成有多个填充槽且填充槽呈栅状排列。金属层分别位于填充槽中。抗反射层分别位于金属层上，使金属层与抗反射层形成一栅状结构。保护层位于内金属介电层与栅状结构上。
在本发明一实施方式中，其中上述每一抗反射层与每一金属层的高度之和大于每一填充槽的高度，使每一抗反射层凸出于内金属介电层。
本发明的一技术态样为一种对位结构的制作方法。
根据本发明一实施方式，一种对位结构的制作方法包含下列步骤：
（a）形成内金属介电层于基板上。
（b）形成金属层于内金属介电层上。
（c）形成抗反射层于金属层上。
（d）形成光阻层覆盖于抗反射层上。
（e）图案化光阻层，使光阻层为栅状且围绕的区域内具有一镂空部。
（f）使用蚀刻液去除未被光阻层覆盖的抗反射层与金属层，使金属层形成为一栅状金属层，且抗反射层形成为一栅状抗反射层，其中栅状金属层与栅状抗反射层围绕的区域内形成一对位部对应栅状光阻层的镂空部的位置。
（g）形成保护层于内金属介电层、栅状金属层与栅状抗反射层上。
本发明的一技术态样为一种对位结构的制作方法。
根据本发明一实施方式，一种对位结构的制作方法包含下列步骤：
（a）形成内金属介电层于基板上，其中内金属介电层具有一对位部。
（b）形成光阻层覆盖于对位部上。
（c）图案化光阻层，使光阻层为栅状。
（d）使用蚀刻液去除未被光阻层覆盖的对位部，使对位部形成有多个填充槽，且填充槽呈栅状排列。
（e）形成多个金属层于填充槽中。
（f）形成多个抗反射层于金属层上，使金属层与抗反射层形成一栅状结构。
（g）形成保护层于内金属介电层与抗反射层上。
在本发明上述实施方式中，此对位结构是利用内金属介电层与栅状结构的抗反射层与来产生反差比(或对比)，不需增加额外的光罩经过曝光、显影与蚀刻制程来移除对位结构上的抗反射层。也就是说，对位结构因具有反差比(或对比)，因此可节省一道光罩的制程时间与材料成本。
附图说明
图1绘示根据本发明一实施方式的对位结构使用时的示意图；
图2绘示图1的对位结构沿线段2-2’的剖面图；
图3绘示图1的对位结构沿线段3-3’的剖面图；
图4绘示根据本发明一实施方式的图1的对位结构沿线段2-2’的剖面图；
图5绘示根据本发明一实施方式的图1的对位结构沿线段3-3’的剖面图；
图6绘示根据本发明一实施方式的对位结构的剖面图；
图7绘示根据本发明一实施方式的图1的对位结构沿线段2-2’的剖面图；
图8绘示根据本发明一实施方式的图1的对位结构沿线段3-3’的剖面图；
图9绘示根据本发明一实施方式的对位结构的剖面图；
图10绘示根据本发明一实施方式的对位结构的制作方法流程图；
图11绘示根据本发明一实施方式的对位结构的制作方法流程图。
【主要组件符号说明】
100：基板 110：对位记号
200：基板 210：对位结构
220：内金属介电层 230：栅状结构
231：第一条状结构 232：栅状金属层
233：第二条状结构 234：栅状抗反射层
235：孔洞 236：对位部
237：间隙 240：保护层
300：基板 310：对位结构
320：内金属介电层 322：对位部
324：填充槽 330：栅状结构
332：金属层 334：抗反射层
340：保护层 2-2’：线段
3-3’：线段 H1：高度
H2：高度之和 S1：步骤
S2：步骤 S3：步骤
S4：步骤 S5：步骤
S6：步骤 S7：步骤
具体实施方式
以下将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些习知惯用的结构与组件在图式中将以简单示意的方式绘示之。
图1绘示根据本发明一实施方式的对位结构210使用时的示意图。如图所示，对位结构210位于一基板200上，且对位记号110位于另一基板100上。其中，对位结构210与对位记号110的形状大致相同。基板200的材质可以包含硅，例如芯片基材(wafer)。基板100的材质可以包含玻璃，例如显示面板的玻璃基板。当基板200结合于基板100上时，可先藉由电子校准设备将基板200上的对位结构210与基板100上的对位记号110对齐，之后才将基板200组装固定于基板100上，以确保基板200与基板100的相对位置。
在本实施方式中，对位结构210应用于玻璃覆晶基板(Chip On Glass；COG)的制程，且对位结构210设置于芯片基材上。然而在其它实施方式中，对位结构210也可应用于其它制程或设置于其它种类的基板上，并不以限制本发明。在以下叙述中，将详细说明对位结构210包含的组件与组件间的连接关系。
图2绘示图1的对位结构210沿线段2-2’的剖面图。图3绘示图1的对位结构210沿线段3-3’的剖面图。同时参阅图2与图3，上述实施例的对位结构210包含内金属介电层220(Inter-Metal Dielectric；IMD)与栅状结构230。其中，内金属介电层220位于基板200上。栅状结构230包含栅状金属层232与栅状抗反射层234。栅状金属层232位于内金属介电层220上。栅状抗反射层234位于栅状金属层232上，且栅状抗反射层234与栅状金属层232围绕的区域内形成有一对位部236。
此外，栅状金属层232包含多个第一条状结构231与多个第二条状结构233。对位结构210还可包含保护层240位于内金属介电层220与栅状结构230上。在本实施方式中，第一条状结构231与第二条状结构233皆位于同一水平面。应了解在图3中，由于图2的第二条状结构233会被图3的保护层240所遮蔽，且图1线段3-3’并不会剖到第二条状结构233，因此仅图3绘示栅状金属层232的第一条状结构231。
第一条状结构231与第二条状结构233位于内金属介电层220上，且第一条状结构231彼此平行，第二条状结构233彼此平行。第二条状结构233分别交错于第一条状结构231，使第二条状结构233与第一条状结构231之间形成有多个孔洞235。如此一来，内金属介电层220会露出于孔洞235与对位部236。再者，保护层240可防止内金属介电层220、栅状金属层232与栅状抗反射层234接触水气与氧气而氧化。
在本实施方式中，内金属介电层220的材质可以包含SiO2，且可利用化学气相沉积法(Chemical Vapor Deposition；CVD)形成于基板200上。栅状金属层232的材质可以包含铝或铜，栅状抗反射层234的材质可以包含氮化钛(TiN)。栅状金属层232与栅状抗反射层234可以先采用物理气相沉积(PhysicalVapor Deposition；PVD)法依序形成于内金属介电层220上，之后再经过曝光、显影与蚀刻等制程形成对位部236与孔洞235。此外，保护层240的材质可以包含氮化硅(SiN)，因此不易被氧气与水气所渗透。保护层240可藉由化学气相沉积法形成于内金属介电层220与栅状结构230上。然而，内金属介电层220、栅状金属层232、栅状抗反射层234与保护层240的材质与形成方式并不以上述为限。
具体而言，对位结构210可藉由露出于对位部236的内金属介电层220与栅状结构230的栅状抗反射层234来产生反差比(或对比)，不需增加额外的光罩经过曝光、显影与蚀刻制程来移除习知对位结构上的抗反射层。也就是说，此对位结构210因具有反差比(或对比)，因此可节省一道光罩的制程时间与材料成本。
在本实施方式中，对位部236的形状为十字形用以与对位记号110(见图1)对齐。然而在其它实施方式中，对位部236的形状也可以包含T字形、圆形、椭圆形、矩形或N边形，其中N为大于或等于3的自然数。设计者可将栅状结构230围绕的区域设计成对应对位记号110(见图1)的形状，使对位部236的形状与对位记号110(见图1)的形状相同便可。
应了解到，已经在上述实施方式中叙述过的组件连接关系与材质将不再重复赘述。在以下叙述中，仅说明不同排列方式的栅状结构230与不同形状的对位部236，合先叙明。
图4绘示根据本发明一实施方式的图1的对位结构210沿线段2-2’的剖面图。图5绘示根据本发明一实施方式的图1的对位结构210沿线段3-3’的剖面图。同时参阅图4与图5，对位结构210包含内金属介电层220与栅状结构230。与上述实施方式不同的地方在于栅状金属层232仅包含第一条状结构231(见图2)而不包含第二条状结构233(见图2)。第一条状结构231位于内金属介电层220上，且第一条状结构231彼此平行，使第一条状结构231之间形成有多个间隙237。
如此一来，内金属介电层220可露出于间隙237与对位部236。对位结构210仍可藉由露出于对位部236的内金属介电层220与栅状结构230的栅状抗反射层234来产生反差比(或对比)。
图6绘示根据本发明一实施方式的对位结构210的剖面图。如图所示，对位结构210包含内金属介电层220与栅状结构230。与上述实施方式不同的地方在于对位部236的形状为圆形，内金属介电层220仍可露出于间隙237与对位部236，使内金属介电层220与栅状结构230的栅状抗反射层(未绘示于图)产生反差比(或对比)。
图7绘示根据本发明一实施方式的图1的对位结构210沿线段2-2’的剖面图。图8绘示根据本发明一实施方式的图1的对位结构210沿线段3-3’的剖面图。在以下叙述中，对位结构210将改用对位结构310来作说明，合先叙明。同时参阅图7与图8，对位结构310位于基板300上。对位结构310包含内金属介电层320、多个金属层332与多个抗反射层334。其中，内金属介电层320位于基板300上且具有对位部322。对位部322形成有多个呈栅状排列的填充槽324。金属层332分别位于填充槽324中。抗反射层334分别位于金属层332上，使金属层332与抗反射层334形成一栅状结构330。
此外，对位结构310还可包含保护层340位于内金属介电层320与栅状结构330上。对位部322的形状为十字形用以与对位记号110(见图1)对齐。然而，对位部322的形状也可以包含T字形、圆形、椭圆形、矩形或N边形，依照设计者实际需求而定。其中，N为大于或等于3的自然数。
在本实施方式中，内金属介电层320的材质可以包含SiO2，且可利用化学气相沉积法(Chemical Vapor Deposition；CVD)形成于基板300上，之后再藉由曝光、显影与蚀刻制程于内金属介电层320的对位部322中形成填充槽324。金属层332的材质可以包含钨，抗反射层334的材质可以包含氮化钛(TiN)。金属层332与抗反射层334可以先采用物理气相沉积(Physical VaporDeposition；PVD)法形成于内金属介电层320上，之后再经过曝光、显影与蚀刻等制程保留填充槽324上的金属层332与抗反射层334。同样地，保护层340的材质可以包含氮化硅(SiN)，因此不易被氧气与水气所渗透。保护层340可藉由化学气相沉积法形成于内金属介电层320与栅状结构330上。然而，内金属介电层320、金属层332、抗反射层334与保护层340的材质与形成方式并不以上述为限。
具体而言，对位结构310可藉由对位部322四周的内金属介电层320与位于对位部322中的抗反射层334来产生反差比(或对比)，不需增加额外的光罩经过曝光、显影与蚀刻制程来移除习知对位结构上的抗反射层。在本实施方式中，每一抗反射层334与每一金属层332的高度之和H2大于每一填充槽324的高度H1，使每一抗反射层334可凸出于内金属介电层320，以增加抗反射层334与内金属介电层320之间的反差比(或对比)。由于对位结构310具有反差比(或对比)，因此仍可节省一道光罩的制程时间与材料成本。
图9绘示根据本发明一实施方式的对位结构310的剖面图。对位结构310包含内金属介电层320与栅状结构330。与上述实施方式不同的地方在于对位部322的形状为矩形，内金属介电层320与栅状结构330的抗反射层(未绘示于图)仍可产生反差比(或对比)。
图10绘示根据本发明一实施方式的对位结构的制作方法流程图。首先在步骤S1中，形成内金属介电层于基板上。接着在步骤S2中，形成金属层于内金属介电层上。之后在步骤S3中，形成抗反射层于金属层上。接着在步骤S4中，形成光阻层覆盖于抗反射层上。之后在步骤S5中，图案化光阻层，使光阻层为栅状且围绕的区域内具有一镂空部。接着在步骤S6中，使用蚀刻液去除未被光阻层覆盖的抗反射层与金属层，使金属层形成为一栅状金属层，且抗反射层形成为一栅状抗反射层，其中栅状金属层与栅状抗反射层围绕的区域内形成一对位部对应栅状光阻层的镂空部的位置。最后在步骤S7中，形成保护层于内金属介电层、栅状金属层与栅状抗反射层上。
图11绘示根据本发明一实施方式的对位结构的制作方法流程图。首先在步骤S1中，形成内金属介电层于基板上，其中内金属介电层具有一对位部。接着在步骤S2中，形成光阻层覆盖于对位部上。之后在步骤S3中，图案化光阻层，使光阻层为栅状。接着在步骤S4中，使用蚀刻液去除未被光阻层覆盖的对位部，使对位部形成有多个填充槽，且填充槽呈栅状排列。之后在步骤S5中，形成多个金属层于填充槽中。接着在步骤S6中，形成多个抗反射层于金属层上，使金属层与反射层形成一栅状结构。最后在步骤S7中，形成保护层于内金属介电层与抗反射层上。
本发明上述实施方式与先前技术相较，此对位结构系利用内金属介电层与栅状结构的抗反射层与来产生反差比，不需增加额外的光罩经过曝光、显影与蚀刻制程来移除对位结构上的抗反射层。也就是说，对位结构因具有反差比，因此可节省一道光罩的制程时间与材料成本。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (10)
1.一种对位结构，位于一基板上，该对位结构包含：
一内金属介电层，位于该基板上；以及
一栅状结构，包含：
一栅状金属层，位于该内金属介电层上；以及
一栅状抗反射层，位于该栅状金属层上，且该栅状抗反射层与该栅状金属层围绕的区域内形成有一对位部。
2.如权利要求1所述的对位结构，其特征在于，该栅状金属层包含：
多个第一条状结构，位于该内金属介电层上，且该些第一条状结构彼此平行，使该些第一条状结构之间形成有多个间隙。
3.如权利要求2所述的对位结构，其特征在于，该内金属介电层露出于该些间隙与该对位部。
4.如权利要求2所述的对位结构，其特征在于，该栅状金属层更包含：
多个第二条状结构，位于该内金属介电层上，该些第二条状结构彼此平行且分别交错于该些第一条状结构，使该些第二条状结构与该些第一条状结构之间形成有多个孔洞。
5.如权利要求4所述的对位结构，其特征在于，该内金属介电层露出于该些孔洞与该对位部。
6.如权利要求1所述的对位结构，其特征在于，更包含：一保护层，位于该内金属介电层与该栅状结构上。
7.一种对位结构，位于一基板上，该对位结构包含：
一内金属介电层，位于该基板上且具有一对位部，其中该对位部形成有多个填充槽，且该些填充槽呈栅状排列；
多个金属层，分别位于该填充槽中；
多个抗反射层，分别位于该些金属层上，使该些金属层与该些抗反射层形成一栅状结构；以及
一保护层，位于该内金属介电层与该栅状结构上。
8.如权利要求7所述的对位结构，其特征在于，每一该抗反射层与每一该金属层的高度之和大于每一该填充槽的高度，使每一该抗反射层凸出于该内金属介电层。
9.一种对位结构的制作方法，其特征在于，包含下列步骤：
（a）形成一内金属介电层于一基板上；
（b）形成一金属层于该内金属介电层上；
（c）形成一抗反射层于该金属层上；
（d）形成一光阻层覆盖于该抗反射层上；
（e）图案化该光阻层，使该光阻层为栅状且围绕的区域内具有一镂空部；
（f）使用一蚀刻液去除未被光阻层覆盖的该抗反射层与该金属层，使该金属层形成为一栅状金属层，且该抗反射层形成为一栅状抗反射层，其中该栅状金属层与该栅状抗反射层围绕的区域内形成一对位部对应该栅状光阻层的该镂空部的位置；以及
（g）形成一保护层于该内金属介电层、该栅状金属层与该栅状抗反射层上。
10.一种对位结构的制作方法，其特征在于，包含下列步骤：
（a）形成一内金属介电层于一基板上，其中该内金属介电层具有一对位部；
（b）形成一光阻层覆盖于该对位部上；
（c）图案化该光阻层，使该光阻层为栅状；
（d）使用一蚀刻液去除未被光阻层覆盖的该对位部，使该对位部形成有多个填充槽，且该些填充槽呈栅状排列；
（e）形成多个金属层于该些填充槽中；
（f）形成多个抗反射层于该些金属层上，使该些金属层与该些抗反射层形成一栅状结构；以及
（g）形成一保护层于该内金属介电层与该些抗反射层上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101118968A TWI466260B (zh) | 2012-05-28 | 2012-05-28 | 對位結構 |
| TW101118968 | 2012-05-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102800657A true CN102800657A (zh) | 2012-11-28 |
Family
ID=47199720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210270313XA Pending CN102800657A (zh) | 2012-05-28 | 2012-07-31 | 对位结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102800657A (zh) |
| TW (1) | TWI466260B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI742339B (zh) * | 2019-01-28 | 2021-10-11 | 友達光電股份有限公司 | 顯示面板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101192596A (zh) * | 2006-11-28 | 2008-06-04 | 恩益禧电子股份有限公司 | 具有对准标记的半导体器件以及显示设备 |
| CN101443151A (zh) * | 2007-03-13 | 2009-05-27 | 库利克和索夫工业公司 | 用于丝焊及相关半导体处理操作的眼点训练方法 |
| CN101452912A (zh) * | 2007-12-06 | 2009-06-10 | 台湾积体电路制造股份有限公司 | 在背面表面形成对准标记的装置与方法 |
| US20100167064A1 (en) * | 2008-12-31 | 2010-07-01 | Lee Hyun-Chul | Reference wafer for calibration and method for fabricating the same |
| CN102254900A (zh) * | 2010-05-21 | 2011-11-23 | 台湾积体电路制造股份有限公司 | 集成电路装置及其制造方法 |
| TW201318104A (zh) * | 2011-10-26 | 2013-05-01 | Ili Technology Corp | 晶片 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI267159B (en) * | 2006-03-01 | 2006-11-21 | Au Optronics Corp | Alignment mark and inspection method using the same |
| TWI307406B (en) * | 2006-07-06 | 2009-03-11 | Au Optronics Corp | Misalignment detection devices |
-
2012
- 2012-05-28 TW TW101118968A patent/TWI466260B/zh not_active IP Right Cessation
- 2012-07-31 CN CN201210270313XA patent/CN102800657A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101192596A (zh) * | 2006-11-28 | 2008-06-04 | 恩益禧电子股份有限公司 | 具有对准标记的半导体器件以及显示设备 |
| CN101443151A (zh) * | 2007-03-13 | 2009-05-27 | 库利克和索夫工业公司 | 用于丝焊及相关半导体处理操作的眼点训练方法 |
| CN101452912A (zh) * | 2007-12-06 | 2009-06-10 | 台湾积体电路制造股份有限公司 | 在背面表面形成对准标记的装置与方法 |
| US20100167064A1 (en) * | 2008-12-31 | 2010-07-01 | Lee Hyun-Chul | Reference wafer for calibration and method for fabricating the same |
| CN102254900A (zh) * | 2010-05-21 | 2011-11-23 | 台湾积体电路制造股份有限公司 | 集成电路装置及其制造方法 |
| TW201318104A (zh) * | 2011-10-26 | 2013-05-01 | Ili Technology Corp | 晶片 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI466260B (zh) | 2014-12-21 |
| TW201349433A (zh) | 2013-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108807317A (zh) | 半导体装置的制造方法 | |
| CN1971903A (zh) | 具有对准标记层的半导体器件及其制造方法 | |
| CN103309150B (zh) | 版图数据的处理方法 | |
| JP2007273871A (ja) | 設計データ作成方法、設計データ作成プログラム、及び半導体装置の製造方法 | |
| CN106684032A (zh) | 互连结构的形成方法和曝光对准系统 | |
| CN104950568A (zh) | 光学邻近校正方法及双重图形曝光方法 | |
| US7669153B2 (en) | Method for correcting photomask pattern | |
| CN103033997A (zh) | 显示装置及其制造方法 | |
| KR20170123701A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| CN102800657A (zh) | 对位结构 | |
| CN104716066B (zh) | 一种侦测图形底部光刻胶残留的缺陷检测方法 | |
| CN103839769B (zh) | 形成图案的方法 | |
| CN105740540A (zh) | 掩膜版设计中版图的特征图形的查找方法 | |
| US10921715B2 (en) | Semiconductor structure for optical validation | |
| US8977988B2 (en) | Method of optical proximity correction for modifying line patterns and integrated circuits with line patterns modified by the same | |
| CN103578921A (zh) | 图案化工艺 | |
| CN103186031A (zh) | 修正布局图案的方法以及制作光掩膜的方法 | |
| US20130200535A1 (en) | Overlay mark for multiple pre-layers and currently layer | |
| CN105826329A (zh) | 一种阵列基板的制作方法、阵列基板及液晶面板 | |
| CN101211804B (zh) | 检测方法及检测系统 | |
| KR102218891B1 (ko) | 디바이스를 위치시키는 방법 | |
| WO2018063336A1 (en) | Vias and gaps in semiconductor interconnects | |
| US10679940B2 (en) | Mask and metal wiring of a semiconductor device formed using the same | |
| CN104460223A (zh) | 掩模板、套刻对准方法及制备脊形波导激光器的方法 | |
| JP2008283188A (ja) | 半導体素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121128 |