CN101452912A - 在背面表面形成对准标记的装置与方法 - Google Patents

在背面表面形成对准标记的装置与方法 Download PDF

Info

Publication number
CN101452912A
CN101452912A CNA2008101814590A CN200810181459A CN101452912A CN 101452912 A CN101452912 A CN 101452912A CN A2008101814590 A CNA2008101814590 A CN A2008101814590A CN 200810181459 A CN200810181459 A CN 200810181459A CN 101452912 A CN101452912 A CN 101452912A
Authority
CN
China
Prior art keywords
substrate
groove
alignment mark
layer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101814590A
Other languages
English (en)
Other versions
CN101452912B (zh
Inventor
刘人诚
杨敦年
伍寿国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101452912A publication Critical patent/CN101452912A/zh
Application granted granted Critical
Publication of CN101452912B publication Critical patent/CN101452912B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

本发明涉及一种在背面表面形成对准标记的装置，包含一集成电路和一对准标记。集成电路位于一基板的一第一区域，其中此基板有一第一表面和一第二表面，且第一表面和第二表面为此基板的两个相对的主要的表面。对准标记位于基板的一第二区域，且该对准标记穿透该基板，并延伸在该第一表面和该第二表面之间。另外，对准标记延伸而突出于第一表面和(或)第二表面，和(或)此对准标记包含多个相似的对准标志。第二区域位在第一区域和基板的边缘之间，且第二区域包含一划线区。本发明亦揭露一种在背面表面形成对准标记的方法。

Description

在背面表面形成对准标记的装置与方法
技术领域
本发明涉及一种对准的装置和方法，且特别是有关于一种在背面表面形成对准标记的装置和方法。
背景技术
在制造一集成电路时，把每一被图刻的层(patterned layer)与先前形成的层对准是很重要的，且其对准的精确度至少得在某种可接受的误差之内。举例来说，把上面涂有光刻胶(photoresist)的一基板放在一光刻室(如步进机或扫描仪)以图刻各不同层。然后，用一光掩膜(mask)图刻此光刻胶。由于被图刻的光刻胶极度要求放在下面被蚀刻的电路层的位置，因此需要把电路层的位置对准的非常精确。
又例如，为了使得基板与光掩膜对准，于是用光学分析设备对光掩膜上某种结构的影像和基板上的某种结构作比对。如果比对之后，发现此基板需要作对准时，可以用光学分析设备来对此基板作横向移动和(或)旋转移动。这类对准经常需要比对基板边缘上大量的位置，也就是说需要比对基板上多个对准标记。
虽然可以用所要制造的电路的一部分来作为对准结构，但是通常还是得形成一个电路以外的特定结构来作对准。一般称此特定结构为对准标记。这类对准标记一般不会形成在晶片上有源集成电路区域(active integrate circuit area)内，而是形成在基板上为了封装而在稍后会划上线或格子的区域。
然而，这类对准标记会在稍后的处理步骤中被不透明的材料所覆盖，因而使得这类对准标记难以被光学分析设备所侦测到。因此，先前技术使用背面对准标记来作对准，其中形成此种背面对准标记的表面与形成有源电路用的表面相反。然而，先前技术却忽略了保护基板上形成有源电路用的光滑正面。此外，先前技术的背面对准标记需要在处理基板正面的电路之前，对基板作额外的处理(如形成保护层、沉积光刻胶(photoresist deposition)、图刻(patterning)、蚀刻和移除这些额外增加的层)。
发明内容
本发明所要解决的技术问题在于提供一种在背面表面形成对准标记的装置与方法，使光学分析设备容易侦测到该对准标记。
为实现上述目的，本发明提供一种在背面表面形成对准标记的装置。此装置包含一集成电路和一对准标记。集成电路配置在一基板的第一区域，且此集成电路有一第一表面和一第二表面，其中第一表面和第二表面是两相对的主要表面。对准标记配置在基板的第二区域并穿透此基板以延伸出第一表面和第二表面。
本发明亦揭露一在背面表面形成对准标记的方法。此方法包含在第一基板形成一凹槽，其中此第一基板包含两相对的主要表面：第一表面和第二表面。其中，在第一表面的一第一区域配置多个晶体管，且在第一表面的一第二区域形成此凹槽。然后，在凹槽填入一材料，并把此填入在凹槽内的材料平坦化。接下来，耦合第一基板和第二基板，使得第一基板的第一表面比第二表面更接近一第二基板。然后，利用平坦化第二表面使第一基板薄化到至少暴露出凹槽内的材料。
本发明亦揭露另一在背面表面形成对准标记的方法。此方法包含以下步骤：在一第一基板上沉积一第一层。在此第一层上形成一第一孔。透过第一孔蚀刻第一基板，以在第一基板上形成有一第一深度之一第一凹槽。在第一层形成一第二孔，并透过第二孔蚀刻第一基板，以在第一基板形成有一第二深度之一第二凹槽，其中第二深度略浅于第一深度。把一材料填入第一凹槽与第二凹槽。平坦化第一凹槽与第二凹槽内的材料。在第一凹槽和第二凹槽内被平坦化的材料上，沉积一第二层。耦合第一基板和一第二基板，并用第二层的至少一个区域隔离第一基板和第二基板。利用平坦化第一基板的一背面表面把第一基板至少薄化到暴露出第一凹槽中的材料。
通过本发明的在背面表面形成对准标记的装置与方法，可以使得对准标记容易被光学分析设备所侦测到，并可在像素阵列制造过程中被精确地对准，有助于减少覆盖误差(overlay tolerance)，使得覆盖误差减少40nm到数百nm。此对准标记和(或)工艺亦可明显的增进像素表现。
附图说明
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，附图的详细说明如下：
图1A是依照本发明一较佳实施例的一种方法的部分流程图；
图1B是依照本发明一较佳实施例的一种方法的部分流程图；
图2A是在制造流程的中间步骤中，依照本发明一较佳实施例的装置的一部分的剖视图；
图2B是图2A中的装置在接下来的制造流程中的一剖示图；
图2C是图2B中的装置在接下来的制造流程中的一剖示图；
图3A是在制造流程的中间步骤中，依照本发明一较佳实施例的装置的一部分的剖视图；
图3B是图3A中的装置在接下来的制造流程中的一剖示图；
图3C是图3B中的装置在接下来的制造流程中的一剖示图；
图3D是图3C中的装置在接下来的制造流程中的一剖示图；
图3E是图3D中的装置在接下来的制造流程中的一剖示图；
图3F是图3E中的装置在接下来的制造流程中的一剖示图；
图3G是图3F中的装置在接下来的制造流程中的一剖示图；
图3H是图3G中的装置在接下来的制造流程中的一剖示图；
图4是依照本发明一较佳实施例的装置的一部分的剖视图；
图5是依照本发明一较佳实施例的装置的一部分的剖视图；
图6A是在制造流程的中间步骤中，依照本发明一较佳实施例的装置的一部分的剖视图；
图6B是图6A中的装置在接下来的制造流程中的一剖示图。
【主要元件符号说明】
100：方法                  385：运送晶片
102～112：步骤             390：粘合层
115：方法                  395：背面表面
120～138：步骤             400：装置
200：装置                  400a：电路区域
200a：电路区域                 400b：对准标记区域
200b：对准标记区域             400c：像素区域
205：基板                      410：像素阵列
210～230：介电层               415：背面表面
235、240：导电通道             420：基板
245、250：导电连接层           425：额外层
255：对准标记                  430：玻璃基板
257：末端                      435：对准标记
260：导电元件                  500：装置
265：绝缘层                    500a：电路区域
270：顶层                      500b：对准标记区域
275：运输晶片                  500c：像素区域
280：背面表面                  510：像素阵列
300：装置                      515：背面表面
300a：电路区域                 520：基板
300b：对准标记区域             525：额外层
305：基板                      530：玻璃基板
307：前表面                    535：对准标记
310、315：层                   600：装置
320：对准标记凹槽              600a：电路区域
325：层                        600b：对准标记区域
330：浅沟槽隔离凹槽            600c：像素区域
335：绝缘层                    615：背面表面
340：浅沟槽隔离特征            620：基板
345：对准标记                  630：保护层
347：末端                      635：对准标记
350：装置                      637：末端
355：连接结构                  640：光刻层
360：栅极电极                  D：突出的高度
365：源极/漏极接点             D1：浅沟槽隔离凹槽的深度
370：导电通道                    D2：对准标记凹槽的深度
375：介电层                      D3：突出的高度
380：顶层                        D4：突出的高度
具体实施方式
接下来的揭露提供了数个不同的实施方式，或实施出各种不同实施方式的特征的例子来。以下简要的将本揭露用几个较佳的实施例作叙述。这些仅仅只是一些较佳的例子，并非用来限定本揭露的范围。此外，本揭露会在各例子中重复的使用某些编号或名词。重复使用的目的是了使描述更加简单且清楚，并不代表着各实施例或设定之间有着紧密的相关性。此外，一第二特征采纳了一第一特征上的某些叙述可能表示着第一与第二特征有着共通点，但也可能在某些实施例中，因为在第二特征中加入了额外的特征使得其与第一特征有着极大的差别。
参照图1A，其是依照本发明一较佳实施例的一种方法100的部分流程图。此方法100为本发明中一种形成对准标记方法的其中一部分，且此方法100可与本揭露中绘示在其它附图的方法结合。此方法100亦可结合稍后提到的线末端(back-end-of-the-line，BEOL)工艺。
方法100中的步骤102包含在一硅基板和(或)其它半导体晶片上形成一个或多个凹槽。此基板包含第一表面和第二表面，其中此第一和第二表面为基板上两相对的主要表面。一个或多个晶体管配置于第一表面的一第一区域，而步骤102所形成的凹槽被形成在第一表面的一第二区域。举例来说，第一区域为一可配置有源电路(active circuitry)的区域，而第二区域则完全没有配置此类的有源电路。且部分的第二区域至少配置此基板或晶片的一划线区或方格区。
步骤102所形成的这些凹槽的形状分别可以是一圆形、三角形、细长状或其它形状或图形，且这些凹槽可被聚集形成格子、阵列(array)、圆形、三角形、细长状或其它规则或不规则的形状或图形。当不只一个凹槽被形成在一特定的区域里时，凹槽的数量可为4个、6个或任何其它数量。
步骤104为方法100中非必要的步骤。步骤104包含用一绝缘材料在凹槽的内层形成内衬。步骤104可以用来把形成在凹槽内的对准标记与周围的电路绝缘，防止对准标记之间的扩散，使得对准标记紧粘在凹槽内，和(或)其它目的。然后，方法100的步骤106中包含用一填入材料来填满有内衬或无内衬的凹槽。此填入材料包含钨、其它导电的材料和(或)其它材料。
接下来，在步骤108中，用一平坦化工艺流程来移除超出填入范围的填入材料。举例来说，步骤108包含化学机械研磨法(chemical-mechanicalplanarization，CMP)、湿蚀刻工艺流程、干蚀刻、和其它工艺流程中的其中一个或多个工艺流程。此平坦化工艺可利用先前的沉积层来当平坦化工艺的停止点，另外亦可选择性或额外的利用时间和(或)其它操作参数(或特征)来当作停止平坦化工艺的依据。
方法100的步骤110中，用晶片粘合和(或)一个或多个其它工艺流程把基板与一额外的基板或晶片(如一运送晶片)作耦合。举例来说，翻转原先的基板，以把对准标记凹槽所在的表面与此额外的基板作粘合。基板上对准标记凹槽所在的表面会直接与此额外的基板粘合，或至少在其中一个基板上，形成一个或多个粘合层用以耦合此两个基板。
接下来的步骤112中，利用平坦化基板的背面表面，以把形成对准标记的基板薄化到至少暴露出凹槽中的对准标记材料。其中，薄化基板的步骤可由化学机械研磨法、研磨工艺、湿或干蚀刻处理和(或)其它工艺流程中的一个或多个处理方法来完成。此薄化处理不仅可以使对准标记暴露出来，也可以使得对准标记延伸而突出被薄化之后的基板背面表面。例如，透过此薄化处理使得对准标记延伸而突出背面表面约5nm到约2000nm之间，而使对准标记的光学侦测特征更容易被侦测到。在此实施例中，形成对准标记用的填入材料对于化学机械研磨法、蚀刻或其它平坦化工艺的阻抗比该第一基板和该第二基板的至少其中之一的一大部分区域对于化学机械研磨法、蚀刻或其它平坦化工艺的阻抗高。但是，此薄化工艺可以用来使得对准标记所暴露出的表面与此基板被薄化的背面表面大体上在同一个平面上。
参照图1B，其是依照本发明一较佳实施例的一种方法115的流程图。此方法115为本发明的一种形成对准标记方法的其中一部分，且此方法115可与本揭露中的绘示在其它附图的方法结合。此方法115与图1A中的方法100有部分相似。实际上，本揭露中的数个实施例是由图1A中的方法100和图1B中的方法115的其中数个步骤结合而成。此方法115亦可结合稍后提到的线前端(front-end-of-the-line，FEOL)工艺。
方法115中的步骤120包含用沉积或其它方法以在一硅基板或其它半导体晶片上形成一层。此层为一牺牲层(sacrificial layer)，仅仅只是为了工艺流程而暂时形成，在稍后的工艺步骤中即会把此层完全的移除。
接下来的步骤122中，形成一对准标记图形在步骤120所形成的层之上。举例来说，此对准标记图形可包含一个或多个洞，且每个洞皆穿透步骤120所形成的层而使得下层基板的表面暴露出来。每个洞皆为圆形以使得每个洞在步骤120所形成的层里面形成一圆柱状的空间。另外，每个洞亦可为其它形状或图形，如三角形、细长状或其它非圆形的形状或图形。当对准标记为多个孔所组合而成的，这些孔可被聚集而形成格子、直线、圆形、或其它图形。
方法115亦包含一步骤124，其中此步骤124包含透过步骤122所形成的一个或多个孔来蚀刻此基板，以形成一个或多个延伸入此基板的对准标记凹槽。举例来说，此包含对准标记图形的层会被用来作为光掩膜，以使得此层上的一个或多个孔被转换成基板上的一个或多个相对应的对准标记凹槽。
在接下来的步骤126中，形成一浅沟槽隔离(Shallow Trench Isolation，STI)图形在步骤120所形成的层上。举例来说，浅沟槽隔离图形包含一或多个洞，其中每个洞皆延伸穿透步骤120所形成的层而使得下层基板的表面暴露出来。每一个洞可个别为圆形、三角形或其它形状或图形。
步骤115亦包含步骤128，其中此步骤128包含透过一个或多个步骤126所形成的洞来蚀刻此基板，以形成一个或多个延伸入基板的浅沟槽隔离凹槽。举例来说，包含浅沟槽隔离图形(和对准标记图形)的层会被用来当作光掩膜，以使得此层上的一个或多个孔被转换成基板上的一个或多个相对应的浅沟槽隔离凹槽。或者是，移除或填满用来形成对准标记凹槽的光掩膜的层，然后形成一额外的层，并对此额外形成的层加以图刻，以作为形成浅沟槽隔离凹槽用的光掩膜，使得此额外形成的层上的一个或多个孔被转换成基板上的一个或多个相对应的浅沟槽隔离凹槽。其中，步骤124所形成的对准标记凹槽的深度为一第一深度，而上述步骤128的任一实施例所形成的浅沟槽隔离凹槽的深度为一第二深度，其中第二深度略浅于第一深度。举例来说，对准标记凹槽的深度是浅沟槽隔离凹槽深度的两倍、三倍、五倍、十倍或更多。浅沟槽隔离凹槽的深度依据浅沟槽隔离特征的需求去设定的。相较之下，对准标记凹槽的深度会比浅沟槽隔离凹槽的深度深很多。
步骤122到步骤124中的图刻所形成的对准标记凹槽被形成在基板的第二区域，而步骤126到128所形成的浅沟槽隔离凹槽被形成在基板的第一区域。举例来说，第一区域为一可配置有源电路的区域，而第二区域则完全没有配置此类的有源电路。部分的第二区域至少配置此基板或晶片的一划线区或方格区。
接下来的步骤130中，把一材料填入到步骤124所形成的对准标记凹槽和步骤128所形成的浅沟槽隔离凹槽中。此材料包含一个或多个介电质，如二氧化硅或其它介电值。在把一材料填入到步骤124所形成的对准标记凹槽和在步骤128所形成的浅沟槽隔离凹槽之前，方法115亦包含一非必要步骤，用以在步骤124所形成的对准标记凹槽和在步骤128所形成的浅沟槽隔离凹槽的内层形成一或多层内衬。举例来说，此种内衬的材料可以用来改善凹槽与填入材料的粘合、防止填入材料在基板上扩散、调整对准标记或浅沟槽隔离特征的导电率或电阻率、和(或)本揭露范围内的其它目的。
然后，步骤132中，平坦化对准标记凹槽和(或)浅沟槽隔离凹槽内的填入材料，以移除上述凹槽中或形成凹槽的基板的表面上多余的填入材料。此平坦化处理包含化学机械研磨法、研磨、湿或干蚀刻处理和(或)其它移除材料工艺中的一个或多个处理方法。然后，即可完成电路制造(步骤134)。
方法115还包含数个接下来的步骤134，用以完成基板上的电路制造，如在浅沟槽隔离特征之间形成一个或多个晶体管或其它有源或无源电路元件。举例来说，随着当时科技技术，可以用传统或未来发展出来的互补式金属-氧化层-半导体和连接结构工艺(complementary metal-oxide-semiconductor，CMOS)形成一集成电路，其中在浅沟槽隔离特征之间的单元包含p型金属氧化物半导体(p-channel metal-oxide-semiconductor，PMOS)和n型金属氧化物半导体(n-channel metal-oxide-semiconductor，NMOS)的晶体管装置。
然后，在接下来的步骤136中，用晶片粘合和(或)一个或多个其它工艺，把基板与一额外的基板或晶片(如一运送晶片)粘合或耦合。举例来说，原先的基板会被翻转，以使得形成对准标记和浅沟槽隔离的凹槽的表面与此额外的基板作粘合。基板上用来形成对准标记凹槽和浅沟槽隔离特征凹槽的表面会直接与此额外的基板粘合，或至少在其中一个基板上，形成一个或多个粘合层以耦合此两个基板。
在接下来的步骤138中，利用平坦化基板的背面表面，以把形成对准标记、浅沟槽隔离特征和电路的基板薄化到至少暴露出凹槽中的对准标记材料。其中，薄化基板的步骤可由化学机械研磨法、研磨工艺、湿或干蚀刻处理和(或)其它工艺中的一个或多个处理方法来完成。此薄化处理不仅可以使对准标记暴露出来，也可以使得对准标记延伸而突出被薄化之后的基板背面表面。例如，透过此薄化处理使得对准标记延伸而突出背面表面约5nm到约2000nm之间，而使对准标记的光学侦测特征更容易被侦测到。在此实施例中，化学机械研磨法、蚀刻或其它平坦化流程中，形成对准标记用的填入材料对于化学机械研磨法、蚀刻或其它平坦化工艺的阻抗比该第一基板和该第二基板的至少其中之一的一大部分区域对于化学机械研磨法、蚀刻或其它平坦化工艺的阻抗高。但是，此薄化工艺可以用来使得对准标记所暴露出的表面与此基板被薄化的背面表面大体上在同一个平面上。
如上述，步骤120所形成的层包含暂时形成以作为形成对准标记和(或)浅沟槽隔离凹槽所需的光掩膜用的一或多个牺牲层(sacrificial layer)。因此，方法115还包含移除此一或多个牺牲层的步骤。其中移除此一或多个牺牲层的步骤可以在形成一额外的层(如用来晶片粘合的层)在对准标记和(或)浅沟槽隔离特征上、耦合两基板、或薄化有集成电路的基板背面表面以上任一步骤之前。
在移除一或多个牺牲层之后，在每一对准标记凹槽和浅沟槽隔离凹槽内的材料(如对准标记和浅沟槽隔离特征)从基板往一第一方向延伸突出，而对准标记凹槽内的材料亦会从基板往一第二方向延伸突出，其中第一方向和第二方向大体上是相反的。举例来说，对准标记延伸突出基板的背面表面，同时对准标记和浅沟槽隔离特征往一相反的方向(也就是基板的前表面)延伸突出。或者是，不管对准标记是否延伸突出基板的背面表面，仅有浅沟槽隔离特征从基板的前表面延伸突出，或是仅有对准标记从基板的前表面延伸突出。
图2A是在制造流程的中间步骤中，依照本发明一较佳实施例的装置200的一部分的剖视图。图2B和图2C是图2A中的装置200在制造流程的接下来的步骤中的剖视图。装置200是由图1A的方法100和(或)图1B的方法115中的一和(或)数个步骤结合而成的制造方法所形成。
装置200包含一个或多个电路区域200a和一个或多个对准标记区域200b。电路区域200a分别或结合起来包含一个或多个集成电路，其中集成电路包含多个晶体管、其它有源电路元件、和(或)无源电路元件(如电阻元件)，且这些晶体管、其它有源电路元件、和(或)无源电路元件以一连接结构连接着。这些电路可以为传统电路或未来发展出来的电路。对准标记区域200b可以包含或不包含上述的电路或电路元件，但是每个对准标记区域200b皆包含一或多个对准或覆盖在对准标记区域200b上的标记(在此为了简化而统称为对准标记，而非限定本揭露的范围)。一或多个对准标记区域200b至少包含数个划线区，其中在封装之前，形成在这些对准标记区域200b的特征会在划线工艺(用以与电路区域200a作分隔的工艺)时被摧毁。
在图2A中的制造步骤中，一或多个集成电路已经被部分的形成在基板205的电路区域200a上。举例来说，源极/漏极区域、渗入井、和(或)其它电路元件已经被用传统或未来发展出的制造流程定义在基板205上。此类的元件亦已经被用传统或未来发展出的制造流程的一连接结构部分或完全的做好连接。亦或，全部或部分连接结构可以在对准标记和(或)以下所述其它特征形成的同时或之后形成。如此一来，图2A到图2C是对准标记制造方法可以适用于线末端(back-end-of-the-line，BEOL)工艺。图2A到图2C中的装置200a是依据图1A中的方法100而整合入现存的线末端工艺的实施例。
参照图2A。装置200包含数个介电层210、215、220、225、230，数个导电通道235、240，数个导电连接层245、250，一对准标记255，和导电元件260。介电层包含硅介电质、氟硅酸盐玻璃(fluorosilicate glass，FSG)、磷硅酸盐玻璃(phosphosilicate glass，PSG)、低介电值介电质材料(low-k dielectricmaterials)、其它传统金属层间介电质(inter-metal dielectric，IMD)材料和(或)其它介电质材料，且此介电层可由化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapor deposition，PVD)、高密度等离子(highdensity plasma，HDP)沉积、等离子增强化学气相沉积(plasma-enhanced CVD，PECVD)和(或)其它工艺沉积而成。一或多层抗反射涂层(antireflectivecoating，ARC)和(或)底部抗反射层(bottom-ARC，BARC)会被形成在介电层210、215、220、225、230的相邻各层之间(未示于图2A)。
导电通道235、240和导电连接层245、250皆包含钨、铜和(或)其它导电金属，且可用化学气相沉积把导电通道235、240和导电连接层245、250沉积到介电层210、215、220、225、230中相对应的凹槽或孔。在形成一或多个导电通道235、240和导电连接层245、250之前，会先形成一或多个包含钛(titanium)、一氮化钛(titanium nitride)和(或)其它材料的层，用以改善导电通道235、240和导电连接层245、250与周围的介电层210、215、220、225、230之间的粘合。
对准标记255和导电元件260与导电通道235、240和导电连接层245、250的制造方法与组成成份大致相同。然而，如图2A所示，形成对准标记255的步骤还包含在填入钨和(或)其它金属的步骤之前，沉积形成一绝缘内衬265。绝缘内衬265包含钛、一氮化钛、氮氧化硅和(或)其它材料，且用化学气相沉积、物理气相沉积和(或)其它工艺来沉积形成绝缘内衬265。
在此实施例中，图2A的各特征形成的顺序为：(1)在基板205上形成介电层210，然后图刻此介电层210，以在电路区域210a和对准标记区域200b上形成数个孔；(2)在对准标记区域200b的介电层210的孔内，加入绝缘内衬265；(3)在对准标记区域200b的介电层210的已加入绝缘内衬的孔和在电路区域200a的介电层210的孔内，填入导电材料以形成对准标记255和导电通道235；(4)平坦化导电通道235和对准标记255(以及介电层210的上表面)；(5)形成介电层215，并图刻此介电层215以在电路区域200a和对准标记区域200b上形成数个孔，然后把导电材料填入所形成的孔，以形成导电连接层245和导电元件260；(6)形成介电层215，并图刻此介电层215，以在电路区域200a和对准标记区域200b上形成数个孔，然后把导电材料填入所形成的孔，以形成导电通道240；(7)形成介电层225，并图刻此介电层225，以在电路区域200a上形成孔，然后把导电材料填入所形成的孔，以形成导电连接层250；(8)形成介电层230。
装置200亦包含一顶层270，其中此顶层包含氧化物和(或)其它材料。此顶层270用来协助接下来的晶片粘合的步骤。此顶层270亦可取代介电层230。
图2B是图2A中的装置200在接下来的制造流程中的一剖示图。在图2B所示的制造阶段中，装置200已经被翻转(相对于页面来说，此装置200被垂直翻转)且与一运送晶片(carrier wafer)275耦合。此类的耦合是透过一或多个传统或未来发展出的晶片粘合工艺和(或)其它耦合方法而完成的，此耦合方法包含粘合、化学粘合、热活化、固化、超音波粘合和(或)其它可用来耦合的方法。
图2C是图2B中的装置200在接下来的制造流程中的一剖示图。在图2C所示的制造阶段中，基板205的背面表面280被薄化到暴露出先前填入的对准标记255的一末端257。此薄化处理可以透过化学机械研磨法、研磨、湿蚀刻、干蚀刻处理和(或)其它移除材料工艺中的一个或多个处理方法来完成。此薄化处理把对准标记255的末端257暴露出来，以使得末端257与基板205的背面表面280在同一个平面上。然而，如图2C中的实施例所示，可以用薄化处理，使得末端257以一高度D延伸而突出基板205的背面表面280之上。此突出的高度D的范围为约5nm到约2000nm，然而其它的值亦在本发明的范围内。
图3A是依照本发明一较佳实施例在制造流程的中间步骤中，装置300的至少一部分的一剖视图。图3B到图3H是图3A中的装置300在制造流程的接下来的步骤中的剖面图。装置300是由图1A的方法100和(或)图1B的方法115中的一和(或)数个步骤结合而成的制造方法所形成。
装置300包含一个或多过电路区域300a和一个或多个对准标记区域300b。电路区域300a分别或结合起来包含一个或多个集成电路，其中集成电路包含多个晶体管、其它有源电路元件、和(或)无源电路元件(如电阻元件)，且这些晶体管、其它有源电路元件、和(或)无源电路元件以一连接结构连接着。这些电路可以为传统电路或未来发展出来的电路。对准标记区域300b可以包含或不包含上述的电路或电路元件，但是每个对准标记区域300b皆包含一或多个对准或覆盖在对准标记区域300b上的标记(在此为了简化而统称为对准标记，而非限定本揭露的范围)。一或多个对准标记区域300b至少包含数个划线区，其中在封装之前，形成在这些对准标记区域300b的特征会在划线工艺(用以与电路区域300a作分隔的工艺)时被摧毁。
在图3A所示的制造阶段中，电路区域300a的其中一个或数个集成电路还未被形成。举例来说，基板305上的源极/漏极、渗入井、和(或)其它电路元件还未被定义。如此一来，绘示在图3A到图3H的对准标记制造方法可以用于线前端(front-end-of-the-line，FEOL)工艺。在本揭露中，绘示在图3A到图3H的装置300a为图1B的方法115的一实施例。因此，在图3A到图3H所示的制造步骤和(或)参考到上述图1B的方法115的实施例可以被整合入现存在其它半导体装置工艺的线前端的处理。
参照图3A，装置300包含形成在基板305之上的层310和315。基板305的组成成份和制造方法与上述基板205大致相同。层310和315包含光刻胶、二氧化硅、氟硅酸盐玻璃、磷硅酸盐玻璃、低介电值介电质材料、其它传统金属层间介电质材料和(或)其它介电质材料，且此介电层可由化学气相沉积、物理气相沉积、高密度等离子沉积、等离子增强化学气相沉积和(或)其它工艺沉积而成。层310的组成成份和制造方法与绘示在图2A到图2C中的介电层大致相同。然而，在此实施例中，层315是一光刻层或其它光掩膜，用以在基板305上形成对准标记凹槽320。层310用来当为了制造流程而暂时形成，并会在稍后移除的一牺牲层。一或多层抗反射涂层和(或)底部抗反射层会被形成在层310和315的至少其中之一的上面或下面(未示于图3A)。
在图3A中，对层315图刻以形成多个孔，然后图刻穿透层310，使得孔的图样转换到基板305上，以在基板305上形成对准标记凹槽320。举例来说，此类的图刻和图刻转换是透过等向性蚀刻(isotropic etching)和(或)非等向性蚀刻(anisotropic etching)。对准标记凹槽320的内层的一头逐渐尖细(如图3A)。然而在其它实施例中，对准标记凹槽320的内层大致上垂直于基板的前表面和(或)层310、315的表面。
图3B是图3A中的装置300在接下来的制造流程中的一剖示图。在图3B所示的制造阶段中，装置300中的层315被移除，在层310之上形成另一层325，并在基板305上形成数个浅沟槽隔离凹槽330。其中，层325可为一介电层或光刻层，且层325的组成成份与制造方法与图3A中的层315大致相同。对层325作图刻而形成数个孔，然后透过层310上的孔对基板305作图刻，使得孔的图样转换到基板305上，以在基板305上形成浅沟槽隔离凹槽330。举例来说，此类的图刻和图刻转换是透过等向性蚀刻(isotropic etching)和(或)非等向性蚀刻(anisotropic etching)。浅沟槽隔离凹槽330的内层的一头逐渐尖细(如图3A)。然而在其它实施例中，浅沟槽隔离凹槽330的内层大致上垂直于基板的前表面和(或)层310、325的表面。
如图3B所示，浅沟槽隔离凹槽330的深度D1略浅于对准标记沟槽320的深度D2。举例来说，深度D2会是深度D1的两倍、三倍、五倍、十倍或甚至更多。然而，深度D1和D2之间的关是并不只限于本揭露。在一实施例中，对准标记凹槽320的深度D2为一既定的深度，或可以使稍后薄化以暴露出此对准标记凹槽所需的最小深度。然而，浅沟槽隔离凹槽330的深度D1必须够浅，以使得浅沟槽隔离凹槽330不会因为薄化而从基板305的背面表面暴露出来。在一实施例中，浅沟槽隔离凹槽的深度D1仅仅足够隔离电路区域300a内相邻的有源电路。然而，其它的深度亦包含在本揭露的范围之内。
图3C是图3B中的装置300在接下来的制造流程中的一剖示图。在图3C所示的制造阶段中，装置300中的层325被移除，并在对准标记凹槽320和浅沟槽隔离凹槽330上(也可以说是在层310之上)形成一绝缘层335。绝缘层335包含二氧化硅、氟硅酸盐玻璃、磷硅酸盐玻璃、低介电值介电质材料、其它传统金属层间介电质材料和(或)其它介电质材料，且此介电层可由化学气相沉积、物理气相沉积、高密度等离子沉积、等离子增强化学气相沉积和(或)其它工艺沉积而成。绝缘层335的组成成份和制造方法与绘示在图2A到图2C中的介电层大致相同。绝缘层335是依据层310的上表面、对准标记凹槽320和浅沟槽隔离凹槽330的需求而形成的。一或多层抗反射涂层和(或)底部抗反射层会被形成在绝缘层335的上面或下面(未示于图3B)。
图3D是图3C中的装置300在接下来的制造流程中的一剖示图。在图3D所示的制造阶段中，绝缘层335被平坦化，用以形成浅沟槽隔离特征340和对准标记345。此平坦化处理是通过化学机械研磨法、研磨、湿或干蚀刻处理和(或)其它移除材料工艺中的一个或多个处理方法完成。此平坦化处理移除了多余的绝缘层335，使得所形成的浅沟槽隔离特征340和对准标记345与层310的上表面在同一个平面上。在此实施例中，尽可能减少层310在平坦化时被移除的材料，或仅仅移除一定量的材料(如层310的某一特定区域)。
图3E是图3D中的装置300在接下来的制造流程中的一剖示图。参照图3E，层310被移除。此移除处理是通过化学机械研磨法、研磨、湿或干蚀刻处理和(或)其它移除材料工艺中的一个或多个处理方法完成。在绘示于图3E的实施例中，把层310移除会使得浅沟槽隔离特征340的上层部分和(或)对准标记345的上层部分从基板305的前表面307延伸出来。举例来说，浅沟槽隔离特征340和(或)对准标记345以一高度D3延伸而突出于基板305的前表面307上。此突出的高度D3的范围在约5nm到约2000nm，但是其它的距离值亦在本发明的范围内。
图3F是图3E中的装置300在接下来的制造流程中的一剖示图。在图3F所示的制造阶段中，使用多个步骤以完成电路区域300a的一或多个装置350和(或)数个连接结构355。举例来说，一或多个装置350包含一栅极电极360、源极/漏极接点365以及其它可能的特征。连接结构355包含导电通道370，其中此导电通道370嵌在数个介电层375之内。装置300的一或多个顶层380包含氧化物和(或)其它有助于接下来晶片粘合处理的材料。
图3G是图3F中的装置300在接下来的制造流程中的一剖示图。在图3G所示的制造阶段中，装置300已经被翻转(相对于页面来说，此装置300被垂直翻转)且与一运送晶片385耦合。此类的耦合是透过一或多个传统或未来发展出的晶片粘合工艺和(或)其它耦合方法而完成的，此耦合方法包含粘合(adhesive)、化学粘合(chemical bond)、热活化(thermal activation)、固化(curing)、超音波粘合(ultrasonic bond)和(或)其它可用来耦合的方法。举例来说，在装置300的前表面和(或)运送晶片385上，形成一或多个有助于晶片粘合的粘合层390(其中一个粘合层被绘示在图3G中的实施例)。
图3H是图3G中的装置300在接下来的制造流程中的一剖示图。在图3H所示的制造阶段中，基板305的背面表面被薄化到暴露出先前填入的对准标记345的一末端347。此类的薄化处理可以透过化学机械研磨法、研磨、湿蚀刻、干蚀刻处理和(或)其它移除材料工艺中的一个或多个处理方法来完成。此薄化处理把对准标记345的末端347暴露出来，以使得末端347与基板305的背面表面395在同一个平面上。然而，如图3H中的实施例所示，可以用薄化处理，使得末端347以一高度D4延伸而突出于基板305的背面表面395上。此延伸突出的高度D4的范围在约5nm到约2000nm，但是其它的距离值亦在本发明的范围内。
图4是依照本发明一较佳实施例的装置400一剖视图。参照图4，此装置400包含图2C所示的实施例的一装置200。因此，装置400所包含的一电路区域400a与图2C中的电路区域200a的组成成份与制造方法大体上相同。而且装置400所包含的一对准标记区域400b与图2C中的对准标记区域200b的组成成份与制造方法大体上相同。装置400还包含一像素区域400c。其中，一显微透镜(microlens)和彩色滤光片所组成的像素阵列410被形成在装置400的基板420的背面表面415的此像素区域400c上。装置400还包含一或多个额外层425，用以插入在基板420的一背面表面415和一玻璃基板430之间。
图5是依照本发明一较佳实施例的装置500一剖视图。参照图5，此装置500包含图3H所示的实施例的一装置300。因此，装置500所包含的一电路区域500a与图3H中的电路区域300a的组成成份与制造方法大体上相同。而且装置500所包含的一对准标记区域500b与图3H中的对准标记区域300b的组成成份与制造方法大体上相同。装置500还包含一像素区域500c。其中，一显微透镜(microlens)和彩色滤光片所组成的像素阵列510被形成在装置500的基板520的背面表面515的此像素区域500c上。装置500还包含一或多个额外层525，用以插入在基板520的一背面表面515和一玻璃基板530之间。
图4中的像素阵列410可利用对准标记区域400b中的对准标记来作一或多个对准标记435来制造。图5中的像素阵列510可利用对准标记区域500b中的对准标记来作一或多个对准标记535来制造。另外，图4中的像素阵列410和(或)图5中的像素阵列510亦可以依据图1A中的方法100、图1B中的方法115、图2A到2C中的装置200的制造方法、和(或)图3A到3H中的装置300的制造方法的一或多个步骤来制造。举例来说，此对准标记和(或)工艺有助于减少覆盖误差(overlay tolerance)，使得覆盖误差减少40nm到数百nm。此对准标记和(或)工艺亦可明显的增进像素表现。
图6A是依照本发明一较佳实施例在制造流程的中间步骤中的一装置600的剖视图。图6A所示的制造阶段中，此装置600包含图3H所示的实施例的一装置300。因此，装置600所包含的一电路区域600a与图3H中的电路区域300a的组成成份与制造方法大体上相同。而且装置600所包含的一对准标记区域600b与图3H中的对准标记区域300b的组成成份与制造方法大体上相同。装置600还包含一像素区域600c。其中，一显微透镜(microlens)和彩色滤光片阵列被形成在装置600的基板620的背面表面615的此像素区域600c上。
在图6A所示的制造阶段中，一保护层630被沉积在基板620的背面表面615之上。保护层635是依据基板620的背面表面615和从背面表面615延伸而出的对准标记635的暴露出的末端637的需求沉积而成的。如果在形成像素阵列时，使用传统背面照明传感器来进行一或多个对准步骤，光学感测装置所发出的光无法透过保护层630，造成对准无法精确。然而，根据本发明的一或多个实施例，从基板620的背面表面615延伸出来的对准标记635，使得覆盖在暴露出来的末端637上面的保护层630相对在背面表面615有高度差，而因此可以被光学感测装置所侦测到。图6B是图6A中的装置600在接下来的制造流程中的一剖示图。在图6B所绘示的制造阶段中，可使得图6A中被图刻的光阻层640因此可以在制造像素列阵的过程中被精确的对准。
由以上各图可知，本发明是一装置。此装置包含一集成电路和一对准标记。集成电路配置在一基板的第一区域，且此集成电路有一第一表面和一第二表面，其中第一表面和第二表面是两相对的主要表面。对准标记配置在基板的第二区域并穿透此基板以延伸出第一表面和第二表面。此对准标记会延伸出第一表面和第二表面的其中之一，或此对准标记亦可延伸出第一表面和第二表面。此对准标记包含多个对准标志，其中各对准标志皆穿透基板以延伸出第一表面和第二表面。第二区域插入在第一区域和基板的一边缘之间。且第二区域包含一划线区。
本发明亦揭露一在背面表面形成对准标记的方法。此方法包含在第一基板形成一凹槽，其中此第一基板包含两相对的主要表面：第一表面和第二表面。在第一表面的一第一区域配置多个晶体管。另外，形成一凹槽的步骤包含在一第二区域形成此凹槽。然后在凹槽填入一材料，并把此填入在凹槽内的材料平坦化。其中，凹槽内填入的材料包含金属成份，且填入的材料对于化学机械研磨法的阻抗比该第一基板和该第二基板的至少其中之一的一大部分区域对于化学机械研磨法的阻抗高。在凹槽填入材料之前，此方法还包含沉积一绝缘层。此方法还包含耦合第一基板和第二基板，使得第一基板的第一表面比第二表面更接近一第二基板。接下来利用平坦化第二表面使第一基板薄化到至少暴露出凹槽内的材料。形成凹槽的步骤包含在第二区域形成多个凹槽。在凹槽内填入一材料的步骤包含在每个凹槽内填入此材料。把凹槽内的材料平坦化的步骤包含把每个凹槽内的材料平坦化。薄化第一基板的步骤包含利用平坦化第一基板的第二表面把第一基板至少薄化到暴露出每一凹槽内的材料。第二区域包含一划线区。
本发明亦揭露一在背面表面形成对准标记的方法。此方法包含在一第一基板上沉积一第一层、在此第一层上形成一第一孔、并透过第一孔蚀刻第一基板，以在第一基板上形成有一第一深度的一第一凹槽。此方法还包含在第一层形成一第二孔，并透过第二孔蚀刻第一基板，以在第一基板形成有一第二深度的一第二凹槽，其中第二深度略浅于第一深度。此方法还包含把一材料填入第一凹槽与第二凹槽、平坦化第一凹槽与第二凹槽内的材料、把第一基板与一第二基板耦合，且利用平坦化第一基板的一背面表面使第一基板薄化到暴露出第一凹槽内的材料。耦合第一基板与第二基板的步骤包含对第一基板与第二基板作晶片黏合。薄化第一基板的步骤包含研磨第一基板的背面表面。薄化第一基板的步骤亦包含用一湿式蚀刻工艺以蚀刻第一基板的背面表面，且其中湿式蚀刻工艺蚀刻第一基板的背面表面的速率比湿式蚀刻工艺蚀刻凹槽内的材料的速率快。薄化第一基板的步骤亦包含利用平坦化第一基板的背面表面使第一基板薄化到第一凹槽内的材料突出在背面表面，其中第一凹槽内的材料突出的范围在约5nm到约2000nm之间。形成第一孔的步骤包含在第一基板的一第一区域形成第一孔，且形成第二孔的步骤包含在第一基板的一第二区域形成第二孔，其中第一区域包含一划线区。此方法还包含在以下步骤之前，移除第一层：沉积第二层、把第一基板与第二基板耦合、和薄化第一基板。在第一层被移除之后，在每一个第一与第二凹槽内的材料皆以一第一方向延伸出第一基板，且在每一个第一凹槽内的材料亦会以一第二方向延伸出第一基板，其中第一方向大致上与第二方向相反。此填入的材料包含一介电材料。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此技术的人员，在不脱离本发明之精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (14)

1、一种在背面表面形成对准标记的装置，其特征在于，包含：
一集成电路，位于一基板的一第一区域，其中该基板有一第一表面和一第二表面，且该第一表面和该第二表面为该基板的两个相对的主要的表面；以及
一对准标记，位于该基板的一第二区域，且该对准标记穿透该基板，并延伸在该第一表面和该第二表面之间。
2、根据权利要求1所述的装置，其特征在于，该对准标记延伸而突出于该第一表面和该第二表面的其中之一。
3、根据权利要求1所述的装置，其特征在于，该对准标记包含多个对准标志，且每一该多个对准标志穿透该基板，并延伸在该第一表面和该第二表面之间。
4、根据权利要求1所述的装置，其特征在于，该第二区域位于该第一区域和该基板的一边缘之间。
5、一种形成一对准标记的方法，其特征在于，该方法包含以下步骤：
在一第一基板形成一凹槽，其中该第一基板包含一第一表面和一第二表面，且该第一表面和该第二表面为该基板的两个相对的主要的表面，其中多个晶体管位于该第一表面的一第一区域，且其中形成该凹槽包含在该第一表面的一第二区域形成该凹槽；
用一材料填满该凹槽；
平坦化该凹槽内的该材料；
耦合该第一基板和一第二基板，使得该第一基板的该第一表面比该第一基板的该第二表面更接近该第二基板；以及
利用平坦化该第一基板的该第二表面把该第一基板至少薄化到该凹槽中的该材料暴露出来。
6、根据权利要求5所述的方法，其特征在于，该材料包含一金属成份，且其中该方法在用该材料填满该凹槽的步骤前还包含在该凹槽沉积一绝缘层。
7、根据权利要求5所述的方法，其特征在于，该材料对于化学机械研磨法的阻抗比该第一基板和该第二基板的至少其中之一的一大部分区域对于化学机械研磨法的阻抗高。
8、根据权利要求5所述的方法，其特征在于，其中：
形成该凹槽的步骤包含在该第二区域形成多个凹槽；
填满该凹槽的步骤包含用该材料填满每一该多个凹槽；
平坦化该材料包含平坦化每一该多个凹槽内的该材料；以及
把该第一基板薄化的步骤包含利用平坦化该第一基板的该第二表面至少薄化到每一该多个凹槽中的该材料暴露出来。
9、一种形成一对准标记的方法，其特征在于，该方法包含：
在一第一基板上沉积一第一层；
在该第一层形成一第一孔；
从该第一孔对该第一基板蚀刻以形成一第一凹槽，其中该第一凹槽延伸入该第一基板至一第一深度；
在该第一层形成一第二孔；
从该第二孔对该第一基板蚀刻以形成一第二凹槽，其中该第二凹槽延伸入该第一基板至一第二深度，且该第二深度比该第一深度浅；
用一材料填满该第一凹槽和该第二凹槽；
平坦化该第一凹槽和该第二凹槽内的材料；
在该第一凹槽和该第二凹槽内被平坦化的材料上，沉积一第二层；
耦合该第一基板和一第二基板，并用该第二层的至少一个区域隔离该第一基板和该第二基板；以及
利用平坦化该第一基板的一背面表面把该第一基板至少薄化到暴露出该第一凹槽中的该材料。
10、根据权利要求9所述的方法，其特征在于，薄化该第一基板的步骤包含至少用一湿式蚀刻工艺以蚀刻该第一基板的该背面表面，且其中该湿式蚀刻工艺蚀刻该第一基板的该背面表面的速率比该湿式蚀刻工艺蚀刻该材料的速率快。
11、根据权利要求9所述的方法，其特征在于，薄化该第一基板的步骤包含把该第一基板的该背面表面平坦化至该凹槽中的该材料从背面表面延伸出5nm到2000nm之间。
12、根据权利要求9所述的方法，其特征在于，形成该第一孔的步骤包含在该第一基板的一第一区域形成该第一孔，形成该第二孔的步骤包含在该第一基板的一第二区域形成该第二孔，且该第一区域包含一划线区域。
13、根据权利要求9所述的方法，其特征在于，还包含移除该第一层，其中在以下步骤之一之前执行移除该第一层的步骤：
沉积该第二层；
耦合该第一基板和该第二基板；以及
薄化该第一基板。
14、根据权利要求13所述的方法，其特征在于，在该第一层被移除的步骤后，在该第一凹槽与该第二凹槽内的该材料皆分别从该第一基板往一第一方向延伸出来，且在该第一凹槽中的该材料从该第一基板往一第二方向延伸出来，该第二方向与该第一方向为相反方向。
CN2008101814590A 2007-12-06 2008-11-14 在背面表面形成有对准标记的装置及形成对准标记的方法 Expired - Fee Related CN101452912B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/951,916 2007-12-06
US11/951,916 US7588993B2 (en) 2007-12-06 2007-12-06 Alignment for backside illumination sensor

Publications (2)

Publication Number Publication Date
CN101452912A true CN101452912A (zh) 2009-06-10
CN101452912B CN101452912B (zh) 2010-06-09

Family

ID=40720805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101814590A Expired - Fee Related CN101452912B (zh) 2007-12-06 2008-11-14 在背面表面形成有对准标记的装置及形成对准标记的方法

Country Status (2)

Country Link
US (4) US7588993B2 (zh)
CN (1) CN101452912B (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280367A (zh) * 2010-06-08 2011-12-14 旺宏电子股份有限公司 保护对准标记的方法及以此方法形成的半导体元件
CN102800657A (zh) * 2012-05-28 2012-11-28 友达光电股份有限公司 对位结构
US8324743B2 (en) 2010-06-11 2012-12-04 Macronix International Co., Ltd. Semiconductor device with a structure to protect alignment marks from damage in a planarization process
CN103035518A (zh) * 2012-05-09 2013-04-10 上海华虹Nec电子有限公司 一种绝缘栅双极型晶体管晶片制作方法
CN103050480A (zh) * 2012-08-14 2013-04-17 上海华虹Nec电子有限公司 硅片的背面图形化的工艺方法
CN103246152A (zh) * 2012-02-07 2013-08-14 台湾积体电路制造股份有限公司 确定覆盖误差的方法和动态控制中间掩模位置的控制系统
CN103811407A (zh) * 2012-11-06 2014-05-21 上海华虹宏力半导体制造有限公司 硅片的背面图形化的工艺方法
CN104022060A (zh) * 2013-03-01 2014-09-03 中芯国际集成电路制造(上海)有限公司 晶圆背面对准的方法
CN106298554A (zh) * 2015-05-21 2017-01-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
CN106800273A (zh) * 2015-11-26 2017-06-06 上海新微技术研发中心有限公司 一种在基片背面形成标记的方法
CN107195618A (zh) * 2016-03-15 2017-09-22 台湾积体电路制造股份有限公司 重布线路结构
CN108873673A (zh) * 2018-06-19 2018-11-23 业成科技（成都）有限公司 显示装置、组装方法、组装准确度的判断方法及盖板组件
CN109932872A (zh) * 2019-02-14 2019-06-25 长江存储科技有限责任公司 一种标记的处理方法、套刻精度的量测方法以及标记
CN110310923A (zh) * 2019-07-01 2019-10-08 李怡慧 功率元件的制造方法及其结构
CN104053105B (zh) * 2013-03-14 2019-11-22 英飞凌科技股份有限公司 半导体器件的形成方法
CN112510016A (zh) * 2020-12-08 2021-03-16 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314024B2 (en) 2008-12-19 2012-11-20 Unity Semiconductor Corporation Device fabrication
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US7588993B2 (en) * 2007-12-06 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment for backside illumination sensor
US7888763B2 (en) * 2008-02-08 2011-02-15 Omnivision Technologies, Inc. Backside illuminated imaging sensor with improved infrared sensitivity
US20100013039A1 (en) * 2008-07-21 2010-01-21 Omnivision Technologies, Inc. Backside-illuminated imaging sensor including backside passivation
JP5269527B2 (ja) * 2008-08-29 2013-08-21 株式会社東芝 半導体装置
US7875948B2 (en) * 2008-10-21 2011-01-25 Jaroslav Hynecek Backside illuminated image sensor
JP5268618B2 (ja) * 2008-12-18 2013-08-21 株式会社東芝 半導体装置
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US8531565B2 (en) * 2009-02-24 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside illuminated image sensor
JP5568969B2 (ja) * 2009-11-30 2014-08-13 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
TWI416613B (zh) * 2010-05-24 2013-11-21 Macronix Int Co Ltd 保護對準標記的方法及以此方法形成的半導體元件
US8535544B2 (en) 2010-07-26 2013-09-17 International Business Machines Corporation Structure and method to form nanopore
US8440532B2 (en) 2010-07-27 2013-05-14 International Business Machines Corporation Structure and method for making metal semiconductor field effect transistor (MOSFET) with isolation last process
US8546961B2 (en) 2011-01-10 2013-10-01 International Business Machines Corporation Alignment marks to enable 3D integration
US8664736B2 (en) * 2011-05-20 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad structure for a backside illuminated image sensor device and method of manufacturing the same
US8846494B2 (en) * 2011-07-07 2014-09-30 Aptina Imaging Corporation Alignment marks and alignment methods for aligning backside components to frontside components in integrated circuits
JP5950514B2 (ja) * 2011-08-12 2016-07-13 キヤノン株式会社 光電変換装置の製造方法
US9640487B2 (en) * 2012-03-28 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment mark scheme
US20130258339A1 (en) * 2012-03-28 2013-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment mark scheme
US8884390B2 (en) * 2013-01-30 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illumination image sensor chips and methods for forming the same
KR20150044646A (ko) * 2013-10-17 2015-04-27 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
TWI549235B (zh) * 2014-07-03 2016-09-11 矽品精密工業股份有限公司 封裝結構及其製法與定位構形
KR20160015094A (ko) 2014-07-30 2016-02-12 삼성전자주식회사 오버레이 마크, 오버레이 마크를 형성하는 방법 및 오버레이 마크를 이용하여 반도체 소자를 제조하는 방법
CN105845544B (zh) 2015-01-14 2021-02-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
DE102016109720B4 (de) * 2016-05-25 2023-06-22 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelement
CN209572247U (zh) * 2017-02-23 2019-11-01 株式会社村田制作所 电子部件及电子设备
KR102409885B1 (ko) 2018-10-11 2022-06-16 삼성전자주식회사 웨이퍼 정렬 방법, 이러한 정렬 방법을 이용한 웨이퍼 본딩 방법, 및 이러한 정렬 방법을 수행하기 위한 장치
CN112018082B (zh) * 2019-05-31 2022-06-24 芯恩（青岛）集成电路有限公司 套刻对准标记的制备方法及其结构
US11430909B2 (en) * 2019-07-31 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. BSI chip with backside alignment mark
CN113764258A (zh) * 2020-06-05 2021-12-07 联华电子股份有限公司 半导体装置及其制造方法
US20230296994A1 (en) * 2022-03-21 2023-09-21 Infineon Technologies Ag Back Side to Front Side Alignment on a Semiconductor Wafer with Special Structures

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211239A (ja) 1991-09-12 1993-08-20 Texas Instr Inc <Ti> 集積回路相互接続構造とそれを形成する方法
DE4314907C1 (de) 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
US5391917A (en) 1993-05-10 1995-02-21 International Business Machines Corporation Multiprocessor module packaging
JP3202460B2 (ja) * 1993-12-21 2001-08-27 株式会社東芝 半導体装置およびその製造方法
US5904563A (en) * 1996-05-20 1999-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for metal alignment mark generation
WO1998019337A1 (en) 1996-10-29 1998-05-07 Trusi Technologies, Llc Integrated circuits and methods for their fabrication
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6303460B1 (en) * 2000-02-07 2001-10-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
US5909050A (en) * 1997-09-15 1999-06-01 Microchip Technology Incorporated Combination inductive coil and integrated circuit semiconductor chip in a single lead frame package and method therefor
US6037822A (en) 1997-09-30 2000-03-14 Intel Corporation Method and apparatus for distributing a clock on the silicon backside of an integrated circuit
US5998292A (en) 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
TW395015B (en) * 1998-08-18 2000-06-21 United Microelectronics Corp Method for aligning shallow trench isolation
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6444576B1 (en) 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
US6440816B1 (en) * 2001-01-30 2002-08-27 Agere Systems Guardian Corp. Alignment mark fabrication process to limit accumulation of errors in level to level overlay
US6869861B1 (en) * 2001-03-08 2005-03-22 Amkor Technology, Inc. Back-side wafer singulation method
US6614102B1 (en) * 2001-05-04 2003-09-02 Amkor Technology, Inc. Shielded semiconductor leadframe package
US6599778B2 (en) 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
EP1472730A4 (en) 2002-01-16 2010-04-14 Mann Alfred E Found Scient Res HOUSING FOR ELECTRONIC CIRCUITS WITH REDUCED SIZE
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US7227240B2 (en) * 2002-09-10 2007-06-05 Semiconductor Components Industries, L.L.C. Semiconductor device with wire bond inductor and method
US7030481B2 (en) 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US7111149B2 (en) 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
TWI251313B (en) 2003-09-26 2006-03-11 Seiko Epson Corp Intermediate chip module, semiconductor device, circuit board, and electronic device
US7335972B2 (en) 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
US7060601B2 (en) 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP4467318B2 (ja) 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
DE102004014676B4 (de) * 2004-03-25 2009-05-14 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung
US7262495B2 (en) 2004-10-07 2007-08-28 Hewlett-Packard Development Company, L.P. 3D interconnect with protruding contacts
US7297574B2 (en) 2005-06-17 2007-11-20 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
US7588993B2 (en) 2007-12-06 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment for backside illumination sensor

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280367B (zh) * 2010-06-08 2013-09-25 旺宏电子股份有限公司 保护对准标记的方法及以此方法形成的半导体元件
CN102280367A (zh) * 2010-06-08 2011-12-14 旺宏电子股份有限公司 保护对准标记的方法及以此方法形成的半导体元件
US8324743B2 (en) 2010-06-11 2012-12-04 Macronix International Co., Ltd. Semiconductor device with a structure to protect alignment marks from damage in a planarization process
CN103246152B (zh) * 2012-02-07 2015-07-01 台湾积体电路制造股份有限公司 确定覆盖误差的方法和动态控制中间掩模位置的控制系统
CN103246152A (zh) * 2012-02-07 2013-08-14 台湾积体电路制造股份有限公司 确定覆盖误差的方法和动态控制中间掩模位置的控制系统
CN103035518A (zh) * 2012-05-09 2013-04-10 上海华虹Nec电子有限公司 一种绝缘栅双极型晶体管晶片制作方法
CN102800657A (zh) * 2012-05-28 2012-11-28 友达光电股份有限公司 对位结构
CN103050480A (zh) * 2012-08-14 2013-04-17 上海华虹Nec电子有限公司 硅片的背面图形化的工艺方法
CN103050480B (zh) * 2012-08-14 2015-08-19 上海华虹宏力半导体制造有限公司 硅片的背面图形化的工艺方法
CN103811407A (zh) * 2012-11-06 2014-05-21 上海华虹宏力半导体制造有限公司 硅片的背面图形化的工艺方法
CN103811407B (zh) * 2012-11-06 2016-04-13 上海华虹宏力半导体制造有限公司 硅片的背面图形化的工艺方法
CN104022060A (zh) * 2013-03-01 2014-09-03 中芯国际集成电路制造(上海)有限公司 晶圆背面对准的方法
CN104053105B (zh) * 2013-03-14 2019-11-22 英飞凌科技股份有限公司 半导体器件的形成方法
CN106298554A (zh) * 2015-05-21 2017-01-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
CN106298554B (zh) * 2015-05-21 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
CN106800273A (zh) * 2015-11-26 2017-06-06 上海新微技术研发中心有限公司 一种在基片背面形成标记的方法
CN107195618A (zh) * 2016-03-15 2017-09-22 台湾积体电路制造股份有限公司 重布线路结构
CN107195618B (zh) * 2016-03-15 2020-08-04 台湾积体电路制造股份有限公司 重布线路结构
CN108873673A (zh) * 2018-06-19 2018-11-23 业成科技（成都）有限公司 显示装置、组装方法、组装准确度的判断方法及盖板组件
CN109932872A (zh) * 2019-02-14 2019-06-25 长江存储科技有限责任公司 一种标记的处理方法、套刻精度的量测方法以及标记
CN109932872B (zh) * 2019-02-14 2021-02-26 长江存储科技有限责任公司 一种标记的处理方法、套刻精度的量测方法以及标记
CN110310923A (zh) * 2019-07-01 2019-10-08 李怡慧 功率元件的制造方法及其结构
CN110310923B (zh) * 2019-07-01 2022-02-15 李怡慧 功率元件的制造方法及其结构
CN112510016A (zh) * 2020-12-08 2021-03-16 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US7588993B2 (en) 2009-09-15
US20090146325A1 (en) 2009-06-11
US20090321888A1 (en) 2009-12-31
US8558351B2 (en) 2013-10-15
US8227899B2 (en) 2012-07-24
CN101452912B (zh) 2010-06-09
US20120280351A1 (en) 2012-11-08
US20140094016A1 (en) 2014-04-03
US8900966B2 (en) 2014-12-02

Similar Documents

Publication Publication Date Title
CN101452912B (zh) 在背面表面形成有对准标记的装置及形成对准标记的方法
JP4046069B2 (ja) 固体撮像素子及び固体撮像素子の製造方法
TWI520189B (zh) 具有電介質帽蓋於接觸件上之半導體設備之相關的製造方法
US7511328B2 (en) Semiconductor device having raised cell landing pad and method of fabricating the same
KR20090128899A (ko) 후면 조사 이미지 센서 및 그 제조방법
US7582504B2 (en) CMOS image sensor and method for manufacturing the same
US7939445B1 (en) High density via and metal interconnect structures, and methods of forming the same
US20140159201A1 (en) Single pattern high precision capacitor
CN101211849B (zh) 半导体器件电容制备方法
US6828222B2 (en) Method for manufacturing multilayer wiring structure semiconductor device
US20070018341A1 (en) Contact etching utilizing partially recessed hard mask
JPH09223656A (ja) 半導体装置の製造方法
US7115928B2 (en) Dual-damascene bit line structures for microelectronic devices and methods of fabricating microelectronic devices
CN109216268B (zh) 制造半导体装置的方法
KR100849358B1 (ko) 반도체 소자의 정렬키 제조방법
KR100938951B1 (ko) 후면 조사 이미지 센서 및 그 제조방법
KR101038807B1 (ko) 이미지센서 및 그 제조방법
US6589852B1 (en) Method of replicating alignment marks for semiconductor wafer photolithography
TWI762798B (zh) 半導體結構以及其製備方法
US20080054387A1 (en) Image Sensor and Method for Manufacturing the Same
JP2001284204A (ja) 半導体装置及びその製造方法
KR100938723B1 (ko) 후면 조사 이미지 센서 및 그 제조방법
KR100910510B1 (ko) 하드 마스크 제거 방법
KR100660339B1 (ko) 반도체 소자 및 그의 제조 방법
JP2005129816A (ja) Ｍｉｍ容量素子を備えた半導体装置とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

CF01 Termination of patent right due to non-payment of annual fee