CN106298554B - 一种半导体器件的制造方法和电子装置 - Google Patents

Abstract

本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。包括：提供第一衬底，从第一衬底的第一表面在第一衬底内形成具有第一深度的浅沟槽隔离，其中第一深度为浅沟槽隔离的底部至第一表面的距离；形成覆盖第一衬底的第一表面的介电盖帽层；提供承载衬底，将第一衬底的形成有介电盖帽层的一侧与承载衬底相接合；从与第一表面相对的第二表面对第一衬底进行减薄处理至第二深度；以减薄处理后的第一衬底作为器件层进行半导体器件的制作。本发明实施例的方法，由于包括在第一衬底上接合承载衬底并对第一衬底进行减薄处理的步骤，第一衬底可以采用普通的体硅衬底作为基本的器件层衬底，可以降低成本。

Description

一种半导体器件的制造方法和电子装置

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法和电子装置。

背景技术

在半导体技术领域中，通常需要使用薄膜绝缘体上硅(TF SOI)衬底来完成某些半导体器件(例如射频前端器件与模组)的制造。

然而，由于薄膜绝缘体上硅衬底的成本比较高，直接制约了其在半导体产业的应用。相应地，使用薄膜绝缘体上硅衬底的半导体器件(例如射频前端器件)，往往成本比较高。

因此，有必要提出一种半导体器件的制造方法，以在不使用薄膜绝缘体上硅衬底的情况下完成上述半导体器件的制造，从而降低半导体器件的成本。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明实施例一提供一种半导体器件的制造方法，所述方法包括：

步骤S201：提供第一衬底(100)，从所述第一衬底(100)的第一表面(1001)在所述第一衬底(100)内形成具有第一深度的浅沟槽隔离(103)，其中所述第一深度为所述浅沟槽隔离(103)的底部至所述第一表面(1001)的距离；

步骤S202：形成覆盖所述第一衬底(100)的所述第一表面(1001)的介电盖帽层(104)；

步骤S203：提供承载衬底(200)，将所述第一衬底(100)的形成有所述介电盖帽层(104)的一侧与所述承载衬底(200)相接合；

步骤S204：从与所述第一表面(1001)相对的第二表面(1002)对所述第一衬底(100)进行减薄处理至第二深度，其中所述第二深度为减薄处理后所述第二表面至所述第一表面(1001)的距离；

步骤S205：以所述减薄处理后的所述第一衬底(100)作为器件层进行半导体器件的制作。

可选地，在所述步骤S201中，所述第一衬底包括具有第三深度的掺杂外延层，其中，所述第三深度为所述掺杂外延层至所述第一表面的距离，所述第三深度大于等于所述第一深度。

可选地，在所述步骤S201与所述步骤S202之间还包括以下步骤：

从所述第一衬底的所述第一表面进行离子注入以在所述第一衬底内形成具有第四深度的注入掺杂层，其中所述注入掺杂层作为刻蚀停止层，所述第四深度为所述刻蚀停止层至所述第一表面的距离。

可选地，所述第二深度小于等于所述第一深度。

可选地，所述第二深度小于等于所述第三深度。

可选地，所述第二深度小于等于所述第四深度。

可选地，在所述步骤S204中，所述减薄处理包括：

步骤S2041：对所述第一衬底进行背面研磨处理；

步骤S2042：对所述第一衬底进行CMP并使所述CMP停止于所述浅沟槽隔离的底部；

步骤S2043：对所述第一衬底进行湿法刻蚀至所述第二深度。

可选地，在所述步骤S2041与所述步骤S2042之间还包括对所述第一衬底进行湿法刻蚀的步骤。

可选地，所述第一衬底包括体硅衬底。

可选地，所述介电盖帽层的材料为氧化硅。

可选地，在所述接合步骤之前还包括以下步骤：在所述第一衬底的形成有所述介电盖帽层的一侧的表面上以及所述承载衬底用于所述接合的表面上分别形成键合盖帽层。

可选地，所述键合盖帽层的材料为氧化硅。

可选地，所述接合为氧化物熔融键合。

本发明实施例二提供一种电子装置，包括电子组件以及与该电子组件相连的半导体器件，其中所述半导体器件的制造方法包括：

步骤S201：提供第一衬底，从所述第一衬底的第一表面在所述第一衬底内形成具有第一深度的浅沟槽隔离，其中所述第一深度为所述浅沟槽隔离的底部至所述第一表面的距离；

步骤S202：形成覆盖所述第一衬底的所述第一表面的介电盖帽层；

步骤S203：提供承载衬底，将所述第一衬底的形成有所述介电盖帽层的一侧与所述承载衬底相接合；

步骤S204：从与所述第一表面相对的第二表面对所述第一衬底进行减薄处理至第二深度，其中所述第二深度为减薄处理后所述第二表面至所述第一表面的距离；

步骤S205：以所述减薄处理后的所述第一衬底作为器件层进行半导体器件的制作。

本发明实施例的方法，由于包括在第一衬底上接合承载衬底并对第一衬底进行减薄处理的步骤，因此，第一衬底可以采用普通的体硅(bulk Si)衬底作为基本的器件层衬底，因而可以降低成本。本发明的电子装置，包括采用该方法制造的半导体器件，因而同样具有上述优点。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A、图1B、图1C和图1D为本发明的一个实施例的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；

图2为本发明的一个实施例的一种半导体器件的制造方法的示意性流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

下面，参照图1A至图1D和图2来描述本发明的一个实施例提出的一种半导体器件的制造方法。其中，图1A至图1D为本发明的一个实施例的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；图2为本发明的一个实施例的一种半导体器件的制造方法的示意性流程图。

示例性地，本发明的一个实施例的半导体器件的制造方法，包括如下步骤：

首先，如图1A所示，提供第一衬底100，其中该第一衬底100包括具有第三深度D3的掺杂外延层101；从第一衬底100的第一表面(也称上表面)1001进行离子注入以在第一衬底100内形成具有第四深度D4的第一注入掺杂层102，其中第一注入掺杂层102作为刻蚀停止层；然后，从第一衬底100的第一表面1001在第一衬底100内形成具有第一深度D1的浅沟槽隔离(STI)103。

其中，与第一衬底100的第一表面(也称上表面)1001相对的表面称作第二表面(也称下表面)1002，如图1A所示。

在本实施例中，如无特殊说明，“深度”一词(例如第三深度D3)是指相应的部件(例如掺杂外延层101)到第一衬底100的第一表面1001的距离。

其中，掺杂外延层101的掺杂浓度与第一衬底100的其他区域不同。

示例性地，浅沟槽隔离103包括衬垫层1031和主体结构层1032。其中，衬垫层1031可以作为后续的CMP工艺的停止层。衬垫层1031可以包括数种衬垫材料的任何一种，包括但不限于：氧化硅衬垫材料和氮化硅衬垫材料，本实施例中，衬垫层1031较佳地选择为包括氮化硅衬垫材料。示例性地，主体结构层1032的材料为氧化硅。

在第一衬底100中形成浅沟槽隔离103的方法可采用本领域技术人员熟知的任何方法，示例性地，形成所述浅沟槽隔离103的步骤包括：在第一衬底的第一表面上形成氧化硅层和氮化层；刻蚀所述氧化硅层、氮化层和部分深度的第一衬底，该部分深度等于第一深度D1，以在所述有源区之间形成浅沟槽；在所述浅沟槽内依次形成衬垫层和主体结构材料层；平整化衬垫层和主体结构材料层，以暴露覆盖所述有源区的氮化层；去除所述氮化层，形成最终的浅沟槽隔离103。

其中，第一衬底100可以为体硅(bulk Si)衬底或其他各种合适的衬底。而不需如现有技术一样，采用薄膜绝缘体上硅衬底(TF SOI)或高阻衬底(high-resistancesubstrate)。

示例性地，第三深度D3大于等于第四深度D4，第四深度D4大于等于第一深度D1。

其中，第一衬底100也可以不包括该具有第三深度D3的掺杂外延层101。

示例性地，本步骤中进行离子注入形成第一注入掺杂层的步骤中，可使用碳离子、氮离子等作为注入离子，形成的第一注入掺杂层102作为之后刻蚀时的刻蚀停止层，其相对所述第一衬底具有高的蚀刻选择比。并且本步骤中也可以省略从第一衬底100的第一表面(也称上表面)1001进行离子注入以在第一衬底100内形成具有第四深度D4的第一注入掺杂层102的步骤。

接着，如图1B所示，形成覆盖所述第一衬底100的所述第一表面1001的介电盖帽层104；提供承载衬底200，将第一衬底100的形成有介电盖帽层104的一侧与承载衬底200相接合。

介电盖帽层104可以包括数种电介质材料的任何一种。非限制性实例包括氧化物、氮化物和氮氧化物，尤其是，硅的氧化物、氮化物和氮氧化物，但不包括其他元素的氧化物、氮化物和氮氧化物。介电盖帽层104可以包括晶体或非晶体电介质材料。通常高度优选晶体电介质材料。可以采用数种方法中的任何一种形成介电盖帽层104。非限制性实例包括化学汽相沉积方法和物理汽相沉积方法。通常，介电盖帽层104具有从大约50到大约200埃的厚度。

在一个示例中，在将第一衬底100的形成有介电盖帽层104的一侧与承载衬底200相接合之前，先在第一衬底100的形成有介电盖帽层104的一侧的表面上以及承载衬底200相应的表面上分别形成键合盖帽层300，如图1B所示。示例性地，键合盖帽层300的材料可以为氧化硅或其他合适的材料。

示例性地，将第一衬底100与承载衬底200相接合的方法可以为熔融键合(fusionbonding)或其他合适的方法。本实施例中，较佳地为氧化物熔融键合。

其中，承载衬底200可以为硅衬底或其他合适的衬底。在一个示例中，承载衬底200与第一衬底100具有相同的形状和尺寸。

其中，承载衬底200可以在后续对第一衬底100进行减薄处理的过程中对第一衬底100提供支撑。

接着，如图1C和1D所示，从与第一表面1001相对的第二表面1002对第一衬底100进行减薄处理，所述减薄处理包括：对第一衬底100进行背面研磨(backside grinding)至第六深度D6(图中未示出)，然后对第一衬底100进行湿法刻蚀至第五深度D5，如图1D所示。

其中，第六深度D6大于第五深度D5。

其中，所采用的背面研磨方法可以为CMP(化学机械研磨)或其他合适的工艺。所述湿法刻蚀可以采用各种可行的刻蚀液，例如TMAH等，在此并不进行限定。示例性地，在所述第一衬底中形成有离子注入层时，该离子注入层作为刻蚀停止层，湿法刻蚀停止于该离子注入层内。

其中，在本步骤中，在对第一衬底100进行湿法刻蚀至第五深度D5之后，还可以包括对第一衬底100(包括承载衬底200)进行低温退火的步骤。

继续从与第一表面1001相对的第二表面1002对第一衬底100进行减薄处理，包括：对第一衬底100进行CMP并使所述CMP停止于浅沟槽隔离103的底部(示例性地，衬垫层1031作为该CMP的停止层)，然后对第一衬底100进行湿法刻蚀至第二深度D2。经过该步骤，形成的结构如图1D所示。

其中，该CMP可以采用各种可行的CMP工艺。该湿法刻蚀可以使用各种可行的刻蚀液，例如TMAH等。

其中，在本步骤中，浅沟槽隔离103的衬垫层1031可以作为该CMP的停止层。

经过上述步骤实现从第二表面1002对第一衬底100进行减薄处理的过程。经过减薄后由承载衬底和第一衬底以及其之间的介电盖帽层、浅沟槽隔离等组成了基本等同于普通SOI衬底的衬底结构，其中经过减薄处理后的第一衬底同时被浅沟槽隔离所隔离定义出有源区，因此可直接在有源区内进行各种半导体器件的制作。

最后，以减薄处理后的第一衬底100作为器件层进行半导体器件的制作。

示例性地，以所述浅沟槽隔离103两侧的所述第一衬底100作为有源区AA进行半导体器件的制作。

其中该半导体器件可以为半导体领域的任何适合的器件结构，例如MOS晶体管等，还可以为其他器件，例如二极管、电阻、电容等，在此并不进行限定。其半导体器件的制作工艺可以采用与普通SOI衬底上进行半导体器件制作的工艺基本相同的工艺。

本发明实施例的方法，由于包括在第一衬底上接合承载衬底并对第一衬底进行减薄处理的步骤，因此，第一衬底可以采用普通的体硅(bulk Si)衬底作为基本的器件层衬底，而不必采用薄膜绝缘体上硅衬底(TF SOI)或高阻衬底(high-resistance substrate)，因此可以降低成本。

并且，本实施例的方法通过同时使用背面研磨、CMP、湿法刻蚀等方法(通过多个停止层相配合)进行减薄处理，可以对第一衬底进行精确减薄处理至希望的厚度，并保证所希望的均一性。

此外，由于硅衬底之间的键合工艺已经越来越成熟，本实施例的方法在降低成本的同时，也可以保证制得的半导体器件的良率。

图2示出了本发明实施例提出的一种半导体器件的制造方法的一种示意性流程图，用于简要示出上述方法的典型流程。具体包括：

在步骤S201中，提供第一衬底，从所述第一衬底的第一表面在所述第一衬底内形成具有第一深度的浅沟槽隔离，其中所述第一深度为所述浅沟槽隔离的底部至所述第一表面的距离；

在步骤S202中，形成覆盖所述第一衬底的所述第一表面的介电盖帽层；

在步骤S203中，提供承载衬底，将所述第一衬底的形成有所述介电盖帽层的一侧与所述承载衬底相接合；

在步骤S204中，从与所述第一表面相对的第二表面对所述第一衬底进行减薄处理至第二深度，其中所述第二深度为减薄处理后所述第二表面至所述第一表面的距离；

在步骤S205中，以所述减薄处理后的所述第一衬底作为器件层进行半导体器件的制作。

实施例二

本发明的另一个实施例提供一种电子装置，其包括电子组件以及与该电子组件相连的半导体器件。其中，该半导体器件为根据如上所述的半导体器件的制造方法所制得的半导体器件。该电子组件可以为任何合适的组件。

示例性地，该半导体器件的制造方法包括：步骤S201：提供第一衬底，从所述第一衬底的第一表面在所述第一衬底内形成具有第一深度的浅沟槽隔离，其中所述第一深度为所述浅沟槽隔离的底部至所述第一表面的距离；

步骤S202：形成覆盖所述第一衬底的所述第一表面的介电盖帽层；

步骤S203：提供承载衬底，将所述第一衬底的形成有所述介电盖帽层的一侧与所述承载衬底相接合；

步骤S204：从与所述第一表面相对的第二表面对所述第一衬底进行减薄处理至第二深度，其中所述第二深度为减薄处理后所述第二表面至所述第一表面的距离；

步骤S205：以所述减薄处理后的所述第一衬底作为器件层进行半导体器件的制作。

本实施例的半导体器件，不仅用于降低薄膜SOI的制造成本，也可以用于作为其他需要衬底减薄的半导体器件如背照光图像传感器、衬底减薄鳍式场效晶体管(Fin Field-Effect Transistor)以及高压\大功率半导体器件。

这类的衬底减薄的半导体器件，可以广泛用于设计和制作各种不同类型的系统电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，尤其是利用其低功耗的特点，设计和制作各种穿戴式电子产品。

本发明实施例的电子装置，由于使用了根据上述方法制得的半导体器件，因而同样具有上述优点。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (14)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

步骤S201：提供第一衬底(100)，从所述第一衬底(100)的第一表面(1001)在所述第一衬底(100)内形成具有第一深度的浅沟槽隔离(103)，其中所述第一深度为所述浅沟槽隔离(103)的底部至所述第一表面(1001)的距离；

步骤S202：形成覆盖所述第一衬底(100)的所述第一表面(1001)和所述浅沟槽隔离的介电盖帽层(104)，其中，所述介电盖帽层的材料包括氧化物、氮化物和氮氧化物中的一种；

步骤S203：提供承载衬底(200)，将所述第一衬底(100)的形成有所述介电盖帽层(104)的一侧与所述承载衬底(200)相接合；

步骤S204：从与所述第一表面(1001)相对的第二表面(1002)对所述第一衬底(100)进行减薄处理至第二深度，其中所述第二深度为减薄处理后所述第二表面至所述第一表面(1001)的距离；

步骤S205：以所述减薄处理后的所述第一衬底(100)作为器件层进行半导体器件的制作。

2.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S201中，所述第一衬底包括具有第三深度的掺杂外延层，其中，所述第三深度为所述掺杂外延层至所述第一表面的距离，所述第三深度大于或等于所述第一深度。

3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S201与所述步骤S202之间还包括以下步骤：

从所述第一衬底的所述第一表面进行离子注入以在所述第一衬底内形成具有第四深度的注入掺杂层，其中所述注入掺杂层作为刻蚀停止层，所述第四深度为所述刻蚀停止层至所述第一表面的距离。

4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第二深度小于或等于所述第一深度。

5.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第二深度小于或等于所述第三深度。

6.如权利要求3所述的半导体器件的制造方法，其特征在于，所述第二深度小于或等于所述第四深度。

7.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S204中，所述减薄处理包括：

步骤S2041：对所述第一衬底进行背面研磨处理；

步骤S2042：对所述第一衬底进行CMP并使所述CMP停止于所述浅沟槽隔离的底部；

步骤S2043：对所述第一衬底进行湿法刻蚀至所述第二深度。

8.如权利要求7所述的半导体器件的制造方法，其特征在于，在所述步骤S2041与所述步骤S2042之间还包括对所述第一衬底进行湿法刻蚀的步骤。

9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一衬底包括体硅衬底。

10.如权利要求1所述的半导体器件的制造方法，其特征在于，所述介电盖帽层的材料为氧化硅。

11.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述接合步骤之前还包括以下步骤：在所述第一衬底的形成有所述介电盖帽层的一侧的表面上以及所述承载衬底用于所述接合的表面上分别形成键合盖帽层。

12.如权利要求11所述的半导体器件的制造方法，其特征在于，所述键合盖帽层的材料为氧化硅。

13.如权利要求12所述的半导体器件的制造方法，其特征在于，所述接合为氧化物熔融键合。

14.一种电子装置，其特征在于，包括电子组件以及与该电子组件相连的半导体器件，其中所述半导体器件的制造方法包括：

步骤S201：提供第一衬底，从所述第一衬底的第一表面在所述第一衬底内形成具有第一深度的浅沟槽隔离，其中所述第一深度为所述浅沟槽隔离的底部至所述第一表面的距离；

步骤S202：形成覆盖所述第一衬底的所述第一表面和所述浅沟槽隔离的介电盖帽层，其中，所述介电盖帽层的材料包括氧化物、氮化物和氮氧化物中的一种；

步骤S203：提供承载衬底，将所述第一衬底的形成有所述介电盖帽层的一侧与所述承载衬底相接合；

步骤S204：从与所述第一表面相对的第二表面对所述第一衬底进行减薄处理至第二深度，其中所述第二深度为减薄处理后所述第二表面至所述第一表面的距离；

步骤S205：以所述减薄处理后的所述第一衬底作为器件层进行半导体器件的制作。