TWI697109B - 在虛擬基板上形成絕緣體上矽（ｓｏｉ）裝置的技術以及關聯的結構 - Google Patents
在虛擬基板上形成絕緣體上矽（ｓｏｉ）裝置的技術以及關聯的結構 Download PDFInfo
- Publication number
- TWI697109B TWI697109B TW105124791A TW105124791A TWI697109B TW I697109 B TWI697109 B TW I697109B TW 105124791 A TW105124791 A TW 105124791A TW 105124791 A TW105124791 A TW 105124791A TW I697109 B TWI697109 B TW I697109B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- layer
- device stack
- bonding
- thin film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 230000015572 biosynthetic process Effects 0.000 title abstract description 3
- 239000012212 insulator Substances 0.000 claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 70
- 239000000758 substrate Substances 0.000 claims description 62
- 239000010409 thin film Substances 0.000 claims description 41
- 230000008569 process Effects 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 12
- 239000002861 polymer material Substances 0.000 claims description 9
- 229910052594 sapphire Inorganic materials 0.000 claims description 9
- 239000010980 sapphire Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000919 ceramic Substances 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005459 micromachining Methods 0.000 claims description 6
- -1 nitride compound Chemical class 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 238000005304 joining Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 96
- 238000004891 communication Methods 0.000 description 18
- 239000002184 metal Substances 0.000 description 8
- 230000004927 fusion Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910017414 LaAl Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910006249 ZrSi Inorganic materials 0.000 description 1
- XWCMFHPRATWWFO-UHFFFAOYSA-N [O-2].[Ta+5].[Sc+3].[O-2].[O-2].[O-2] Chemical compound [O-2].[Ta+5].[Sc+3].[O-2].[O-2].[O-2] XWCMFHPRATWWFO-UHFFFAOYSA-N 0.000 description 1
- FAUIDPFKEVQLLR-UHFFFAOYSA-N [O-2].[Zr+4].[Si+4].[O-2].[O-2].[O-2] Chemical compound [O-2].[Zr+4].[Si+4].[O-2].[O-2].[O-2] FAUIDPFKEVQLLR-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- NSXCBNDGHHHVKT-UHFFFAOYSA-N [Ti].[Sr].[Ba] Chemical compound [Ti].[Sr].[Ba] NSXCBNDGHHHVKT-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 1
- BOIGHUSRADNYQR-UHFFFAOYSA-N aluminum;lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Al+3].[La+3] BOIGHUSRADNYQR-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- VKJLWXGJGDEGSO-UHFFFAOYSA-N barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Ba+2] VKJLWXGJGDEGSO-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- JQJCSZOEVBFDKO-UHFFFAOYSA-N lead zinc Chemical compound [Zn].[Pb] JQJCSZOEVBFDKO-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 210000002568 pbsc Anatomy 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- XRFHCHCLSRSSPQ-UHFFFAOYSA-N strontium;oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Sr+2] XRFHCHCLSRSSPQ-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本發明之實施例描述用於在積體電路(IC)裝置中形成絕緣體上矽(SOI)裝置的技術及關聯的結構。一種製造SOI結構之方法可包含在塊狀晶圓上形成用於IC裝置之裝置堆疊、將該塊狀晶圓從該裝置堆疊之第一側移除，以及將該裝置堆疊之該第一側與載體晶圓上之絕緣體層相接合。亦描述及/或主張其他實施例。
Description
本發明之實施例整體而言係關於積體電路之領域，且詳言之係關於在積體電路裝置中形成絕緣體上矽(SOI)裝置的技術以及關聯的結構。
對於某些應用，SOI結構可提供超越由塊狀矽所製成之傳統裝置之優點，諸如減少在裝置內部之漏電。當前之SOI結構係通常由SOI晶圓所製成。在先進的半導體製造工廠中，處理條件對於來料係非常的敏感。為了處理SOI晶圓，必須開發以及使用與塊狀晶圓流程不同的專用的SOI流程。由於並非所有的應用皆需要SOI結構，此可能導致用於SOI結構以及塊狀結構之程序開發之重複，增加開發時間以及成本。
10‧‧‧晶圓形式
100‧‧‧單切形式
102‧‧‧晶粒
103a‧‧‧晶粒
103b‧‧‧晶粒
104‧‧‧電晶體結構
200‧‧‧IC封裝總成
202‧‧‧晶粒
204a‧‧‧互連層
204b‧‧‧裝置層
204c‧‧‧載體基板層
206‧‧‧晶粒級互連結構
210‧‧‧封裝基板
212‧‧‧封裝互連
300‧‧‧程序
302‧‧‧方塊
304‧‧‧方塊
306‧‧‧方塊
308‧‧‧方塊
310‧‧‧方塊
312‧‧‧方塊
314‧‧‧方塊
400‧‧‧電路結構
402‧‧‧裝置堆疊
404‧‧‧基板
406‧‧‧裝置層
408‧‧‧電晶體結構
410‧‧‧接合層
412‧‧‧暫時載體晶圓
414‧‧‧絕緣體層
416‧‧‧載體晶圓
500‧‧‧程序
502‧‧‧方塊
504‧‧‧方塊
506‧‧‧方塊
508‧‧‧方塊
510‧‧‧方塊
512‧‧‧方塊
514‧‧‧方塊
600‧‧‧電路結構
602‧‧‧裝置堆疊
604‧‧‧模板基板
605‧‧‧磊晶薄膜材料層
606‧‧‧裝置層
608‧‧‧電晶體結構
610‧‧‧接合層
612‧‧‧暫時載體晶圓
613‧‧‧第一表面
614‧‧‧絕緣體層
616‧‧‧載體晶圓
700‧‧‧計算裝置
702‧‧‧母板
704‧‧‧處理器
706‧‧‧通信晶片
708‧‧‧外殼
S1‧‧‧第一側
S2‧‧‧第二側
實施例將藉由以下與附圖配合之詳細說明而容易瞭解。為了便於描述，相同的元件符號表示相同的結構元件。實施例係以舉例方式而非以限制方式繪示於附圖之圖式中。
圖1係概要地繪示依照一些實施例以晶圓形式且以單切形式之實例晶粒之俯視圖。
圖2係概要地繪示依照一些實施例之積體電路(IC)總成之橫截面側視圖。
圖3係繪示依照一些實施例用於製造一IC裝置之絕緣體上矽(SOI)結構之程序之流程圖。
圖4A至4F係概要地繪示依照一些實施例在製造圖3之該SOI結構之不同階段期間之一IC裝置之橫截面側視圖。
圖5係繪示依照一些實施例用於製造具有包含一薄膜磊晶材料層之模板基板之IC裝置之SOI結構之程序之流程圖。
圖6A至6F係概要地繪示依照一些實施例在製造圖5之該SOI結構之不同階段期間之一IC裝置之橫截面側視圖。
圖7係概要地繪示依照一些實施例可包含如在本文中所述之IC裝置之實例系統。
本發明之實施例係描述在虛擬基板上形成SOI裝置之
技術以及關聯的結構。一種製造SOI結構之方法可包含在塊狀晶圓上形成用於IC裝置之裝置堆疊、將該塊狀晶圓從該裝置堆疊之第一側移除，以及將該裝置堆疊之該第一側與在載體晶圓上之絕緣體層相接合。
在以下的詳細說明中，係參照形成本文之一部分之該附圖，其中相同的符號通篇表示相同的部分，且其中係藉由其中可以實施本發明之該標的之例示性實施例之方式來展示。應瞭解可以利用其他實施例，且在不偏離本發明之範圍之情況下可以進行結構或邏輯之變更。因此，以下之詳細說明不應被認為具有限制意義，且實施例之範圍係由隨附之申請專利範圍及其等效件來界定。
針對本發明之目的，用語「A及/或B」可表示(A)、(B)或(A及B)。針對本發明之目的，用語「A、B及/或C」可表示(A)、(B)、(C)、(A及B)、(A及C)、(B及C)或(A、B及C)。
本說明可以使用基於透視的描述，諸如頂部/底部、側邊、之上/之下等等。此種描述僅被使用於便於該討論而非旨在將本文中所述之實施例之應用限制於任何特定之定向。
本說明可以使用用語「在一實施例中」或「在實施例中」，其可以各自指相同或不同之實施例之一或多者。再者，如關於本發明之實施例所使用的，術語「包括」、「包含」、「具有」等等係同義的。
術語「與...耦合」連同其之衍生文，可能被使用在本文
中。「耦合」可以表示以下之一或多者。「耦合」可以表示兩個或更多個元件係直接地實體或電接觸。然而，「耦合」亦可以表示兩個或更多個元件間接地彼此接觸，但是還仍然與彼此協作或交互作用，且可以表示一或多個其他元件被耦合或連接在所述的待彼此耦合之元件之間。該術語「直接地耦合」可以表示兩個或更多個元件係直接地接觸。
在各種實施例中，用語「第一特徵被形成、沈積或以其他方式被安置在第二特徵上」可以表示該第一特徵被形成、沈積或安置於該第二特徵之上，且該第一特徵之至少一部分可以與該第二特徵之至少一部分直接地接觸(例如，直接地實體及/或電接觸)或間接地接觸(例如，在該第一特徵與該第二特徵之間具有一或多個其他特徵)。
如在本文中所使用的，術語「模組」可以指、以下部分的或包含執行一或多個軟體或韌體程式、組合的邏輯電路及/或提供該所描述之功能性之其他合適的組件之特殊應用積體電路(Application Specific Integrated Circuit)(ASIC)、電子電路、處理器(共享的、專用的或群組)及/或記憶體(共享的、專用的或群組)。
圖1係概要地繪示依照一些實施例以晶圓形式10且以單切形式100之實例晶粒102之俯視圖。在某些實施例中，晶粒102可以係由半導體材料(諸如，例如，矽或其他合適的材料)所組成之晶圓11之複數個晶粒之一者(例如，晶粒102、103a、103b)。該複數個晶粒可以被
形成在晶圓11之表面上。該晶粒之各者可以係包含一或多個IC裝置之半導體產品之重複單元，該IC裝置可包含關於圖4A至4F所描述之電路結構400及/或關於圖6A至6F所描述之電路結構600。
例如，晶粒102可包含具有電晶體結構104之電路，諸如，例如，提供通道路徑給一或多個電晶體裝置或源極/汲極區域之移動電荷載子之一或多個通道本體(例如，鰭部結構、奈米線、平面體等等)。電互連結構(諸如，例如，電晶體電極組件(例如，端子接點))可以被形成在該一或多個電晶體結構104上且與該一或多個電晶體結構104耦合以將電能量路由進或出電晶體結構104。例如，端子接點可以與通道本體電耦合以提供用於臨限電壓及/或源極/汲極電流之傳送之閘極電極而用以提供用於電晶體裝置之操作之移動電荷載子。儘管為了簡單起見電晶體結構104被描繪為成排地橫越在圖1中之晶粒102之主要部分，但是應瞭解，在其他的實施例中電晶體結構104可以被組構成在晶粒102上之各式各樣之其他合適的配置之任一者中，包含例如具有比所描繪的更小的多的尺寸之垂直以及水平特徵。
在完成被實施於該晶粒中之半導體產品之製程之後，晶圓11可以經歷單切程序，其中該晶粒(例如，晶粒102)之各者被彼此分離以提供該半導體產品之獨立的「晶片」。晶圓11可以係多種尺寸之任一者。在某些實施例中，晶圓11可具有的直徑範圍從大約25.4毫米到大約
450毫米。在其他實施例中，晶圓11可包含其他尺寸及/或其他形狀。根據各種實施例，電晶體結構104可以晶圓形式10或單切形式100被安置在半導體基板上。在本文中所述之電晶體結構104可被併入晶粒102中以用於邏輯或記憶體或其之組合。在某些實施例中，電晶體結構104可以係系統單晶片(SoC)總成之一部分。
圖2係概要地繪示依照一些實施例之IC封裝總成200之實例橫截面側視圖。IC封裝總成200係根據各種實施例表示晶粒202之實例結構。晶粒202可對應於圖1之晶粒102。
在各種實施例中，晶粒202可包含第一側S1以及與第一側S1相對之第二側S2。在某些實施例中，第二側S2可以被稱之為晶粒202之「前側」，而第一側S1可以被稱之為晶粒202之「後側」，儘管在其他實施例中，第二側S2可以為後側而第一側S1可以為前側。晶粒202之後側可以係在晶粒202之製造期間在半導體載體基板上之絕緣體層被安置於其上之晶粒202之側。
在某些實施例中，晶粒202通常可以包含被安置在晶粒202之第二側S2上之一或多個裝置層(以下簡稱「裝置層204b」)、一或多個互連層(以下簡稱「互連層204a」)，以及被安置在晶粒202之第一側S1上之載體基板層204c。絕緣體層204d可以被安置在載體基板層204c與裝置層204b之間。裝置層204b可以表示其中主動裝置(諸如電晶體裝置)被形成在該半導體基板上的一區域。裝置
層204b可包含例如電晶體結構(諸如電晶體裝置之通道本體及/或源極/汲極區域)。互連層204a可包含互連結構(例如，電極終端)，該互連結構被組構成用以將電信號路由進或出在裝置層204b中之主動裝置。例如，互連層204a可包含水平線(例如，溝槽)及/或垂直插塞(例如，通孔)或其他用以提供電路由及/或接點之合適之特徵。互連層204a可以額外地或替代地包含從晶粒202之第二側S2延伸至第一側S1之一或多個貫穿通孔(有時稱之為在包含矽基板之裝置中之穿矽通孔(TSV))，以路由在另一個可能存在於某些結構(諸如堆疊晶粒結構)中之晶粒(未圖示)以及封裝基板210之間之信號。
晶粒202可以表示使用半導體製造技術(諸如與形成互補金屬氧化物半導體(CMOS)裝置接合所使用之薄膜沈積、微影、蝕刻等等)而由半導體材料(例如，矽)所製成之獨立的產品。在某些實施例中，晶粒202可以包含處理器、記憶體、系統單晶片(SoC)或特殊應用IC(ASIC)或係其之一部分。在某些實施例中，電絕緣材料(諸如，例如，模製化合物或底部填充材料(未圖示))可以封裝晶粒202之至少一部分及/或複數個晶粒級互連結構206。
在某些實施例中，晶粒202可包含處理器或記憶體。晶粒202在其他實施例中可以被組構成用以執行其他功能。例如，在某些實施例中，晶粒202可以被組構成用以作用為記憶體、特殊應用積體電路(ASIC)、處理器或
其之組合。
在該所描繪之結構中，晶粒202與封裝基板210被耦合在覆晶結構中。IC封裝總成200不被限制於在圖2中所描繪之該結構且可包含在其他實施例中的各式各樣的其他合適的結構。例如，在某些實施例中，額外的晶粒可以係在晶粒202上之堆疊及/或晶粒202可以與封裝基板210以外的組件耦合。在某些實施例中，IC封裝總成200可包含，例如，覆晶與導線接合技術之組合、中介層、包含SoC之多晶片封裝結構及/或封裝上封裝(PoP)結構以路由電信號。
在某些實施例中，IC封裝總成200可包含被組構成用以路由在晶粒202之間之電信號之封裝互連212以及IC封裝總成200外部的其他電組件，包含例如電路板(諸如母板(例如，圖7之母板702))。根據各種實施例，封裝基板210可以由聚合物、陶瓷、玻璃或具有在其中所形成之用以電耦合晶粒級互連206與封裝互連212之電路由特徵之半導體材料所組成。該電路由特徵可包含例如安置在封裝基板210之一或多個表面上之焊墊或跡線(未圖示)及/或內部路由特徵(未圖示)，諸如例如用以將電信號路由通過封裝基板210之溝槽、通孔或其他互連結構。例如，在某些實施例中，封裝基板210可包含被組構成用以接收晶粒202之各個晶粒級互連206之電路由特徵(諸如焊墊(未圖示))。
互連件206、212可包含各式各樣的合適的結構及/或
材料之任一者，包含例如使用金屬、合金、可焊接材料或其之組合所形成的凸塊、柱或球。在其他實施例中，互連件206、212可包含其他合適的結構及/或材料。互連件206可以與互連層204a電耦合而用以路由在晶粒202與其他電裝置(例如，經由封裝基板210)之間的電信號。該電信號可包含例如輸入/輸出(I/O)信號及/或與晶粒202之操作配合使用之電力/接地信號。
圖3係依照各種實施例用於製造一IC裝置之SOI結構之程序300之繪示性流程圖。在某些實施例中，一些或全部的程序300可以在包含複數個被安置於其上之IC裝置之半導體晶圓上被執行。
圖4A、4B、4C、4D、4E以及4F係概要地繪示依照各種實施例在程序300之不同階段之電路結構400之橫截面側視圖。因此，以下將參照圖4A至4F來描述程序300。電路結構400可以對應於在晶粒(諸如晶粒202)上之IC裝置，其具有亦可以連同電路結構400(為了清楚起見而未圖示)而被形成在晶圓上之其他電路結構、IC裝置及/或晶粒。
參照圖4A，電路結構400可包含形成在基板404上之裝置堆疊402。裝置堆疊402可包含與基板404耦合之第一側。在各種實施例中，基板404可以係可為晶圓之半導體基板。在某些實施例中，基板404可以係塊狀半導體材料，諸如例如矽。可替代地，或額外地，基板404可以由其他的材料所組成。裝置堆疊402可包含裝置層406，
裝置層406係對應於其中主動裝置(諸如電晶體結構408)被形成在基板404上之區域。裝置層406可包含例如電晶體結構(諸如通道本體及/或電晶體裝置之閘極/源極/汲極區域)。在各種實施例中，可替代地，或額外地，裝置層406可包含其他組件。在方塊302處，程序300可包含形成裝置堆疊(諸如裝置堆疊402)，用於在塊狀基板上(諸如塊狀基板404)之可包含具有複數個電晶體之電路結構之IC裝置。形成該裝置堆疊可包含形成該裝置層、形成路由層、形成介電質層、形成通孔、形成金屬層及/或形成任何其他合適的層。
在方塊304處，程序300可包含在與該裝置堆疊之該第一側相對之該裝置堆疊之該第二側上沈積一接合層。此被繪示在圖4B中，其中接合層410被展示沈積在該裝置堆疊402之第二側上。在各種實施例中，接合層410可以由氧化矽或聚合物材料所形成。在某些實施例中，接合層410可以由其他材料所形成。在方塊306處，接合層可以被平坦化使得其將係足夠平滑而可與另一個暫時層接合。該整個堆疊(包含裝置堆疊402、接合層410以及基板404)可以接著被翻轉。在方塊308處，程序300可包含將該接合層接合至一暫時晶圓。
圖4C係繪示在接合層410已經與暫時載體晶圓412相接合之後之電路結構400。在各種實施例中，接合層410可以藉由氧化物熔合接合、金屬接合、黏合劑接合或另一個接合的方法而與暫時載體晶圓412接合。暫時載體
晶圓412可以係任何適當的材料，諸如矽、玻璃、及/或其他材料。在方塊310處，程序300可包含從該裝置堆疊之該第一側(例如，後側)移除該塊狀晶圓。圖4D係繪示在基板404已經被至少部分地移除之後之電路結構400。在各種實施例中，基板404可以被完全地移除以曝露該裝置堆疊之該第一側。在各種實施例中，移除基板404可包含藉由微加工程序之混和來薄化基板404，該微加工程序諸如乾式蝕刻、濕式蝕刻、晶圓研磨以及化學機械研磨(CMP)。在某些實施例中，該薄化程序可以繼續進行一路向下到裝置堆疊402之淺溝槽隔離(STI)層以隔離個別裝置及/或可以繼續進行以充分地薄化基板404使得該裝置通道係充分地被薄化以完全地耗盡電荷載子之通道。在各種實施例中，該薄化可包含該已薄化表面之平坦化以準備與在載體晶圓上之絕緣體層相接合。在各種實施例中，電路結構400可以在與載體晶圓上之絕緣體層相接合之前被翻轉。
在方塊312處，程序300可包含將該裝置堆疊之該第一側與載體晶圓上之絕緣體層相接合。在各種實施例中，可以使用氧化物熔合接合及/或另一個合適的接合方法以將該裝置堆疊之該第一側與該絕緣體層相接合。在某些實施例中，接合層可以在與該載體晶圓上之該絕緣體層相接合之前被沈積在該裝置堆疊之該第一側上。在各種實施例中，該載體晶圓本身可以係絕緣體，使得在該載體晶圓上之單獨的絕緣體層可以不存在。
圖4E係繪示在裝置堆疊402之該第一側已經與在載體晶圓416上之絕緣體層414相接合之後之電路結構400。在各種實施例中，電晶體結構408可以係被安置於絕緣體層414上之完全耗盡裝置。在各種實施例中，絕緣體層414可以係二氧化矽。在某些實施例中，絕緣體層414可以由另一個材料(諸如藍寶石)所形成。在各種實施例中，載體晶圓416可以由諸如矽、石英、玻璃或藍寶石之材料所形成。在某些實施例中，載體晶圓416可以由另一個材料(諸如可以係多孔之陶瓷)或無法承受一般的裝置製造溫度之相對低溫材料(諸如塑性聚合物材料、金屬或玻璃)所形成。在各種實施例中，絕緣體層414可以被構造為埋入氧化物(BOX)層。
在方塊314處，程序300可包含移除該暫時晶圓。圖4F係繪示在暫時載體晶圓412已經被移除之後之電路結構400。在某些實施例中，暫時載體晶圓412可以藉由微加工程序(諸如乾式蝕刻、濕式蝕刻、晶圓研磨以及CMP)之混和而被移除。在其他實施例中，暫時載體晶圓412可以藉由另一個方法(諸如剝離)而被移除。在移除暫時載體晶圓412之後，電路結構400可以係像SOI之結構。在各種實施例中，裝置層406可以對應於圖2之裝置層204b，載體晶圓416可以對應於載體基板層204c，及/或絕緣體層414可以對應於絕緣體層214d。
圖5係依照各種實施例而用於製造具有包含一薄膜磊晶材料層之模板基板之IC裝置之SOI結構之程序500之
繪示性流程圖。在某些實施例中，一些或全部的程序500可以在包含複數個被安置於其上之IC裝置之半導體晶圓上被執行。
圖6A、6B、6C、6D、6E及6F係概要地繪示依照各種實施例在程序500之不同階段之電路結構600之橫截面側視圖。因此，以下將參照圖6A至6F來描述程序500。電路結構600可以對應於在晶粒(諸如晶粒202)上之IC裝置，具有亦可以連同電路結構600(為了清楚起見而未圖示)而被形成在晶圓上之其他電路結構、IC裝置及/或晶粒。
參照圖6A，電路結構600可包含在具有磊晶薄膜材料層605之模板基板604上所完成之裝置堆疊602。裝置堆疊602可包含與磊晶薄膜材料層605耦合之第一側。在各種實施例中，磊晶薄膜材料層605可以係任何適當的材料，諸如III-V族半導體、III族氮化物半導體、鍺(Ge)或碳化矽(SiC)。在各種實施例中，磊晶薄膜材料層605可以具有幾百奈米之厚度(例如，大約200奈米至大約600奈米)。在某些實施例中，磊晶薄膜材料層605可以係更厚或更薄。在某些實施例中，磊晶薄膜材料層605可包含與磊晶程序相關聯之緩衝及/或過渡層。在各種實施例中，模板基板604可以係可為晶圓之半導體基板。在某些實施例中，模板基板604可以係塊狀半導體材料，諸如例如矽。在各種實施例中，模板基板604可以由其他的材料所組成。
裝置堆疊602可包含裝置層606，裝置層606係對應於其中主動裝置(諸如電晶體結構608)被形成至少在靠近磊晶薄膜材料層605之部分中之區域。裝置層606可以對應於其中主動裝置(諸如電晶體裝置)被形成在磊晶薄膜材料層605上之區域。裝置層606可包含例如電晶體結構(諸如電晶體裝置之通道本體及/或閘極/源極/汲極區域)。在各種實施例中，可替代地，或額外地，裝置層606可包含其他組件。在方塊502處，程序500可包含形成裝置堆疊(諸如裝置堆疊502)，用於在具有模板基板層以及磊晶薄膜材料層(諸如模板基板604以及磊晶薄膜材料層605)之晶圓上之可包含具有複數個電晶體之電路結構之IC裝置。形成該裝置堆疊可包含形成該裝置層、形成路由層、形成介電質層、形成通孔、形成金屬層及/或形成任何其他合適的層。
在方塊504處，程序500可包含在與該裝置堆疊之該第一側相對之該裝置堆疊之第二側上沈積一接合層。此被繪示在圖6B中，其中接合層610被展示沈積在該裝置堆疊602之第二側上。在各種實施例中，接合層610可以由氧化矽或聚合物材料所形成。在某些實施例中，接合層610可以由其他材料所形成。在方塊506處，該接合層可以被平坦化使得其可足夠平滑而與另一個暫時層接合(例如，暫時載體晶圓，如以下進一步所描述的)。該整個堆疊(包含裝置堆疊602、接合層610、模板基板604以及磊晶薄膜材料層605)接著可以被翻轉。
在方塊508處，程序500可包含將該接合層接合至一暫時晶圓。圖6C係繪示在接合層610已經與暫時載體晶圓612相接合之後之電路結構600。在各種實施例中，接合層610可以藉由氧化物熔合接合、金屬接合、黏合劑接合或另一個接合的方法而與暫時載體晶圓612相接合。在各種實施例中，暫時載體晶圓612可以係矽或玻璃。在某些實施例中，暫時載體晶圓612可以由另一個材料所形成。
在方塊510處，程序500可包含移除該模板基板層及該磊晶薄膜材料層之至少一部分以顯露該磊晶薄膜材料層之第一表面或裝置堆疊。圖6D係繪示在已經移除該模板基板層604及該磊晶薄膜材料層605之至少一部分以顯露裝置堆疊602之第一表面613之後之電路結構600。在某些實施例中，磊晶薄膜材料層605的一部分可以繼續保留(未圖示)，使得第一表面613可以係磊晶薄膜材料層605之表面。在某些實施例中，電晶體結構608係至少部分由磊晶薄膜材料層605所形成，且在磊晶薄膜材料層605已經被部分地或完全地移除之後，電晶體結構608係繼續保留。在各種實施例中，磊晶薄膜材料層605可以被完全地移除。
在各種實施例中，移除模板基板604以及磊晶薄膜材料層605之至少一部分可包含藉由微加工程序之混和來薄化模板基板604以及磊晶薄膜材料層605，該微加工程序諸如乾式蝕刻、濕式蝕刻、晶圓研磨以及化學機械研磨
(CMP)。在某些實施例中，該薄化程序可以繼續進行一路向下到淺溝槽隔離(STI)層以隔離個別裝置及/或可以繼續進行以充分地薄化磊晶薄膜材料層605使得該裝置通道被完全地耗盡。在各種實施例中，該薄化之最終步驟可以係將該已薄化之表面平坦化以準備與在載體晶圓上之絕緣體層相接合。在各種實施例中，電路結構600可以在與該載體晶圓上之絕緣體層接合之前被翻轉。
在方塊512處，程序500可包含將該第一表面與載體晶圓上之絕緣體層相接合。在各種實施例中，氧化物熔合接合可以被使用以將該第一表面與該絕緣體層相接合。在某些實施例中，可以使用不同的接合方法。在某些實施例中，接合層可以在與該載體晶圓上之該絕緣體層相接合之前被沈積在該第一表面上。在各種實施例中，該載體晶圓本身可以係絕緣體，使得在該載體晶圓上之單獨的絕緣體層可以不存在。圖6E係繪示在第一表面613已經與在載體晶圓616上之絕緣體層614相接合之後之電路結構600。在各種實施例中，電晶體結構608可以係安置於絕緣體層614上之完全耗盡裝置。在各種實施例中，絕緣體層614可以係二氧化矽。在某些實施例中，絕緣體層614可以由另一個材料(諸如藍寶石)所形成。在各種實施例中，載體晶圓616可以由諸如矽、石英、玻璃或藍寶石之材料所形成。在某些實施例中，載體晶圓616可以由另一個材料(諸如可以係多孔之陶瓷)或無法承受一般的裝置製造溫度之相對低溫材料(諸如塑性聚合物材料、金屬或
玻璃)所形成。在各種實施例中，絕緣體層614可以被構造為BOX層。
在方塊514處，程序500可包含從該電路結構移除該暫時晶圓。圖6F係繪示在暫時載體晶圓612已經被移除之後之電路結構600。在某些實施例中，暫時載體晶圓612可以藉由微加工程序(諸如乾式蝕刻、濕式蝕刻、晶圓研磨以及CMP)之混和而被移除。在其他實施例中，暫時載體晶圓612可以藉由另一個方法(諸如剝離)而被移除。在移除暫時載體晶圓612之後，電路結構600可以係類似SOI之結構。在各種實施例中，電路結構600可包含用以使用於標準SOI裝置製程中而非商購可得的或用以使用在標準SOI裝置製程中而難以準備的材料(諸如III-V族半導體或III族氮化物半導體)。在各種實施例中，裝置層606可以對應於圖2之裝置層204b，載體晶圓616可以對應於載體基板層204c，及/或絕緣體層614可以對應於絕緣體層214d。
在各種實施例中，可包含晶粒(諸如晶粒202)及/或電路結構400或電路結構600之IC裝置可包含一或多個鰭部、一或多個電晶體結構及/或隔離氧化物。在各種實施例中，該IC裝置可以係一個在高電阻率載體上的射頻(RF)或類比裝置、在可撓性載體上的高性能裝置，或另一種類型的裝置。該隔離氧化物可以係任何適當的氧化物，諸如氧化矽(SiO2)、氮氧化矽(SiOxNy)、氮化矽(SixNy)、氧化鋁(Al2O3)、氧化鉿(HfO2)、氧化鉿
鋁(HfAlxOy)、氧化鉿矽(HfSixOy)、氧化鋯(ZrO2)、氧化鋯矽(ZrSixOy)、氧化鑭(La2O3)、氧化釔(Y2O3)、氧化鑭鋁(LaAlxOy)、氧化鉭(Ta2O5)、氧化鈦(TiO2)、氧化鋇鍶鈦(BaSrTixOy)、氧化鋇鈦(BaTixOy)、氧化鍶鈦(SrTixOy)、氧化鉛鈧鉭(PbScxTayOz)或鈮酸鉛鋅(PbZnxNbyOz)、摻雜碳之氧化物(CDO)或其之組合，其中x、y以及z表示該各自元素之適當的數量。
該電晶體結構可包含形成一或多個具有該鰭部之電晶體之複數個電晶體層。例如，該鰭部可以形成該電晶體之通道區域，且該電晶體結構可以形成該通道區域之另一部分及/或該電晶體之閘極/源極/汲極區域。應瞭解，該電晶體結構可包含用以形成具有該鰭部之電晶體之任何適當的材料層。例如，該電晶體結構可包含一或多個半導體層、氧化物層、介電質層、絕緣體層及/或金屬層。在某些實施例中，該隔離氧化物可以大致上圍繞該電晶體結構。一或多個通孔可以被安置在該隔離氧化物中，以將該電晶體結構之一或多者電連接至其他組件。在某些實施例中，一或多個互連層可以被形成在該IC裝置上。
各種操作將以多個獨立之操作，依序地以一種最能幫助瞭解申請專利範圍之標的之方式來進行描述。然而，所描述之順序不應被解釋為暗示與這些操作是必然順序相關的。本發明之實施例可以被實施成一個使用任何適當的硬體及/或軟體以視需要來配置的系統。
圖7係概要地繪示依照一些實施例而可包含如在本文中所述之IC裝置(例如，包含晶粒202、電路結構400及/或電路結構600之IC裝置)之實例系統(例如，計算裝置700)。計算裝置700之組件可以被裝納在一個外殼(例如，外殼708)中。一母板702可包含若干之組件，包含(但不限於)處理器704以及至少一個通信晶片706。處理器704可以被實體地且電耦合至母板702。在某些實施方案中，該至少一個通信晶片706亦可以被實體地且電耦合至母板702。在進一步之實施方案中，通信晶片706可以係處理器704之一部分。
取決於其應用，計算裝置700可包含可或可不被實體地且電耦合至母板702之其他組件。這些其他組件可包含(但不限於)揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位信號處理器、加密處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、視訊編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、蓋格計數器、加速計、陀螺儀、揚聲器、相機以及大量儲存裝置(諸如硬碟機、光碟(CD)、數位多功能光碟(IDVD)等等)。
通信晶片706可致能用於轉移往返計算裝置700之資料之無線通信。該術語「無線」及其衍生詞可以被使用以描述其可以透過使用通過非固態介質之調變電磁輻射來通信資料之電路、裝置、系統、方法、技術、通信通道等等。
該術語未暗示該相關聯之裝置不含有任何導線，儘管在某些實施例中其可能沒有。通信晶片706可以實施任何數量之無線標準或協定，包含(但不限於)電機電子工程師學會(IEEE)標準，包含Wi-Fi(IEEE 802.11系列)、IEEE 802.16標準(例如，2005年修訂之IEEE 802.16)、連同任何被修訂、更新及/或修正(例如，先進的LTE計畫、超行動寬帶(UMB)計畫(亦被稱之為「3GPP2」)，等等)之長期演進(LTE)計畫。IEEE 802.16相容寬帶無線存取(BWA)網路通常被稱之為WiMAX網路，其代表全球微波存取互通(Worldwide Interoperability for Microwave Access)之縮寫，其係用於通過針對該IEEE 802.16之標準之一致性以及互通性測試之產品之認證標誌。通信晶片706可以根據全球移動通訊系統(GSM)、通用封包無線服務(GPRS)、通用移動電信系統(UMTS)、高速封包存取(HSPA)、演進型HSPA(EHSPA)，或LTE網路來操作。通信晶片706可以根據GSM增強數據演進(EDGE)、GSM EDGE無線存取網路(GERAN)、通用陸地無線存取網路(UTRAN)，或演進型UTRAN(E-UTRAN)來操作。通信晶片706可以根據分碼多重存取(CDMA)、分時多重存取(TDMA)、數位增強無線電信(DECT)、演進數據最優化(EV-DO)、其之衍生物，以及任何其他的被指稱為3G、4G、5G以及更先進的無線協定來操作。在其他實施例中，通信晶片706可以根據其他無線協定來操作。
計算裝置700可包含複數個通信晶片706。例如，第一通信晶片706可以專用於較短距離之無線通信(諸如Wi-Fi與藍芽)，而第二通信晶片706片可以專用於較長距離之無線通信(諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO以及其他)。
計算裝置700之處理器704可包含晶粒(例如，圖1之晶粒102或圖2之晶粒202)，該晶粒具有如在本文中所述之IC裝置(例如，包含電路結構400或電路結構600之IC裝置)。例如，圖2之晶粒202可以被安裝在封裝總成(例如，封裝總成200)中，該封裝總成係被安裝在電路板(諸如母板702)上。該術語「處理器」可指稱處理來自暫存器及/或記憶體之電子資料以將該電子資料轉換成其他可以被儲存在暫存器及/或記憶體中之電子資料之任何裝置或裝置之部分。
通信晶片706亦可以包含晶粒(例如，圖1之晶粒102或圖2之晶粒202)，該晶粒具有如在本文中所述之IC裝置(例如，包含電路結構400或電路結構600之IC裝置)。在進一步之實施方案中，被裝納在計算裝置700中之另一個組件(例如，記憶體裝置或其他積體電路裝置)可以含有晶粒(例如，圖1之晶粒102或圖2之晶粒202)，該晶粒具有如在本文中所述之IC裝置(例如，包含晶粒202、電路結構400及/或電路結構600之IC裝置)。
在各種實施方案中，計算裝置700可以係行動計算裝
置、膝上型電腦、小型筆記型電腦、筆記型電腦、超輕薄筆記型電腦、智慧型電話、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或數位視訊記錄器。在進一步之實施方案中，計算裝置700可以係任何其他的處理資料的電子裝置。
以下提供一些非限制性之實例。
實例1可包含一種製造絕緣體上矽(SOI)結構之方法，包括：在塊狀晶圓上形成用於積體電路裝置之裝置堆疊；將該塊狀晶圓從該裝置堆疊之第一側移除；及將該裝置堆疊之該第一側與載體晶圓上之絕緣體層相接合。
實例2可包含實例1之標的，其中，該絕緣體層係由二氧化矽或藍寶石所形成。
實例3可包含實例1之標的，其進一步包括在移除該塊狀晶圓之前將該裝置堆疊與暫時晶圓相接合。
實例4可包含實例3之標的，其中，將該裝置堆疊與該暫時晶圓相接合包含在該裝置堆疊之第二側上沈積接合層、平坦化該接合層以及將該接合層接合至該暫時晶圓。
實例5可包含實例3之標的，其進一步包括在將該裝置堆疊之該第一側與該絕緣體層相接合之後移除該暫時晶圓。
實例6可包含實例1至5中任一項之標的，其中，移除該塊狀晶圓包含將該塊狀晶圓薄化至該裝置堆疊之淺溝
槽隔離。
實例7可包含實例1至5中任一項之標的，其中，移除該塊狀晶圓包含執行微加工程序。
實例8可包含實例1至5中任一項之標的，其中，該塊狀晶圓係矽晶圓。
實例9可包含實例1至5中任一項之標的，其中，該載體晶圓係由矽所形成。
實例10可包含實例1至5中任一項之標的，其中，該載體晶圓係由玻璃所形成。
實例11可包含實例1至5中任一項之標的，其中，該載體晶圓係由陶瓷、金屬或聚合物材料所形成。
實例12可包含一種製造絕緣體上矽(SOI)結構之方法，包括：在晶圓上形成用於積體電路裝置之裝置堆疊，該晶圓具有模板基板層及磊晶薄膜材料層，且該裝置堆疊具有被耦合至該磊晶薄膜材料層之第一側；移除該模板基板層及該磊晶薄膜材料層之至少一部分以顯露該磊晶薄膜材料層之第一表面或裝置堆疊；且將該第一表面與被安置在載體晶圓上之絕緣體層相接合。
實例13可包含實例12之標的，其中，該磊晶薄膜材料層係由鍺(Ge)、碳化矽(SiC)、III-V族半導體或III族氮化物化合物半導體所形成。
實例14可包含實例12之標的，其進一步包括在移除該模板基板層及該磊晶薄膜材料層之至少一部分之前將該裝置堆疊與暫時晶圓相接合。
實例15可包含實例14之標的，其中，將該裝置堆疊與該暫時晶圓相接合包含在該裝置堆疊之與該第一側相對之第二側上沈積接合層、平坦化該接合層以及將該接合層接合至該暫時晶圓。
實例16可包含實例14之標的，其進一步包括在將該第一表面與該絕緣體層相接合之後移除該暫時晶圓。
實例17可包含實例12至16中任一項之標的，其中，該移除該模板基板層及該磊晶薄膜材料層之至少一部分係留下該磊晶薄膜材料層之一部分耦合至該裝置堆疊以形成具有該裝置堆疊之電晶體。
實例18可包含實例12至16中任一項之標的，其中，該絕緣體層係由二氧化矽或藍寶石所形成。
實例19可包含實例18之標的，其中，該載體晶圓係由矽或玻璃所形成。
實例20可包含實例12至16中任一項之標的，其中，該載體晶圓係由陶瓷、金屬或聚合物材料所形成。
實例21可包含一種積體電路裝置，包括：具有電晶體之裝置堆疊，該電晶體包含被安置在該裝置堆疊之第一側上之III-V族半導體或III族氮化物化合物半導體材料；載體基板；及絕緣體層，其被安置在該載體基板上且被接合至在該裝置堆疊之該第一側上的該電晶體。
實例22可包含實例21之標的，其中該絕緣體層係由二氧化矽或藍寶石所形成。
實例23可包含實例21至22中任一項之標的，其
中，該載體基板係由矽所形成。
實例24可包含實例21至22中任一項之標的，其中，該載體基板係由玻璃所形成。
實例25可包含實例21至22中任一項之標的，其中，該載體基板係由陶瓷、金屬或聚合物材料所形成。
各種實施例可包含任何適當的以上所描述之實施例之組合，以上所描述之實施例包含以上以連接詞形式(及(and))(例如，「及」可以係「及/或」)來描述之實施例之替代(或)實施例。再者，某些實施例可包含一或多個製造之物品(例如，非暫時性電腦可讀取媒體)，其具有被儲存於其上之指令，當該指令被執行時可導致以上所描述之實施例之任一者之動作。再者，某些實施例可包含具有用於執行以上所描述之實施例之各種操作之任何適當工具之裝置或系統。
以上所繪示之實施方案之描述，包含在摘要中所描述的，其非旨在窮舉或將本發明之該實施例限制於所揭示之精確形式。儘管在本文中所述之具體實施方案以及實例係為了繪示性之目的，但是如熟習相關技術者將可瞭解，各種在本發明之範圍內之等效修改係可能的。
這些針對本發明之實施例之修改可以鑑於以上之詳細說明來進行。在以下申請專利範圍中所使用之術語，不應被解釋為限制本發明之實施例於說明書與申請專利範圍中所揭示之具體實施方案。相反地，該範圍係完全地由以下之申請專利範圍所決定，其係依照申請專利範圍釋義之確
立原則來進行解釋。
Claims (20)
- 一種製造絕緣體上矽(SOI)結構之方法，包括：在塊狀晶圓上形成用於積體電路裝置之裝置堆疊；將該塊狀晶圓從該裝置堆疊之第一側移除；及將該裝置堆疊之該第一側與載體晶圓上之絕緣體層相接合。
- 如申請專利範圍第1項之方法，其中，該絕緣體層係由二氧化矽或藍寶石形成。
- 如申請專利範圍第1項之方法，其進一步包括在移除該塊狀晶圓之前將該裝置堆疊與暫時晶圓相接合。
- 如申請專利範圍第3項之方法，其中，將該裝置堆疊與該暫時晶圓相接合包含在該裝置堆疊之第二側上沈積接合層、平坦化該接合層以及將該接合層接合至該暫時晶圓。
- 如申請專利範圍第3項之方法，其進一步包括在將該裝置堆疊之該第一側與該絕緣體層相接合之後移除該暫時晶圓。
- 如申請專利範圍第1項之方法，其中，移除該塊狀晶圓包含將該塊狀晶圓薄化至該裝置堆疊之淺溝槽隔離。
- 如申請專利範圍第1項之方法，其中，移除該塊狀晶圓包含執行微加工程序。
- 如申請專利範圍第1項之方法，其中，該塊狀晶圓係矽晶圓。
- 如申請專利範圍第1項之方法，其中，該載體晶圓 係由矽形成。
- 如申請專利範圍第1項之方法，其中，該載體晶圓係由玻璃形成。
- 如申請專利範圍第1項之方法，其中，該載體晶圓係由陶瓷、金屬或聚合物材料形成。
- 一種製造絕緣體上矽(SOI)結構之方法，包括：在晶圓上形成用於積體電路裝置之裝置堆疊，該晶圓具有模板基板層及磊晶薄膜材料層，且該裝置堆疊具有被耦合至該磊晶薄膜材料層之第一側；移除該模板基板層及該磊晶薄膜材料層之至少一部分以顯露該磊晶薄膜材料層之第一表面或裝置堆疊；及將該第一表面與被安置在載體晶圓上之絕緣體層相接合。
- 如申請專利範圍第12項之方法，其中，該磊晶薄膜材料層係由鍺(Ge)、碳化矽(SiC)、III-V族半導體或III族氮化物化合物半導體形成。
- 如申請專利範圍第12項之方法，其進一步包括在移除該模板基板層及該磊晶薄膜材料層之至少一部分之前將該裝置堆疊與暫時晶圓相接合。
- 如申請專利範圍第14項之方法，其中，將該裝置堆疊與該暫時晶圓相接合包含在該裝置堆疊之與該第一側相對之第二側上沈積接合層、平坦化該接合層以及將該接合層接合至該暫時晶圓。
- 如申請專利範圍第14項之方法，其進一步包括在 將該第一表面與該絕緣體層相接合之後移除該暫時晶圓。
- 如申請專利範圍第12項之方法，其中，該移除該模板基板層及該磊晶薄膜材料層之至少一部分係留下該磊晶薄膜材料層之一部分耦合至該裝置堆疊以形成具有該裝置堆疊之電晶體。
- 如申請專利範圍第12項之方法，其中，該絕緣體層係由二氧化矽或藍寶石形成。
- 如申請專利範圍第18項之方法，其中，該載體晶圓係由矽或玻璃形成。
- 如申請專利範圍第12項之方法，其中，該載體晶圓係由陶瓷、金屬或聚合物材料形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2015/051994 WO2017052557A1 (en) | 2015-09-24 | 2015-09-24 | Techniques for soi device formation on a virtual substrate, and associated configurations |
| WOPCT/US15/51994 | 2015-09-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201721846A TW201721846A (zh) | 2017-06-16 |
| TWI697109B true TWI697109B (zh) | 2020-06-21 |
Family
ID=58386672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105124791A TWI697109B (zh) | 2015-09-24 | 2016-08-04 | 在虛擬基板上形成絕緣體上矽（ｓｏｉ）裝置的技術以及關聯的結構 |
Country Status (2)
| Country | Link |
|---|---|
| TW (1) | TWI697109B (zh) |
| WO (1) | WO2017052557A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI260746B (en) * | 2002-09-25 | 2006-08-21 | Sharp Kk | Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device |
| US8558313B2 (en) * | 2010-01-07 | 2013-10-15 | International Business Machines Corporation | Bulk substrate FET integrated on CMOS SOI |
| US8796811B2 (en) * | 2011-08-09 | 2014-08-05 | Oracle International Corporation | Hybrid substrateless device with enhanced tuning efficiency |
| TW201533862A (zh) * | 2014-02-13 | 2015-09-01 | Taiwan Semiconductor Mfg Co Ltd | 封裝的半導體元件、層疊封裝元件以及封裝半導體元件的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5497019A (en) * | 1994-09-22 | 1996-03-05 | The Aerospace Corporation | Silicon-on-insulator gate-all-around MOSFET devices and fabrication methods |
| KR100257068B1 (ko) * | 1997-05-30 | 2000-05-15 | 김영환 | 반도체소자및그의제조방법 |
| JP2000077548A (ja) * | 1998-08-28 | 2000-03-14 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN100429784C (zh) * | 2002-11-20 | 2008-10-29 | 皇家飞利浦电子股份有限公司 | 辐射发射半导体器件和制造该器件的方法 |
| SG11201403688RA (en) * | 2012-01-18 | 2014-10-30 | Skorpios Technologies Inc | Vertical integration of cmos electronics with photonic devices |
-
2015
- 2015-09-24 WO PCT/US2015/051994 patent/WO2017052557A1/en active Application Filing
-
2016
- 2016-08-04 TW TW105124791A patent/TWI697109B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI260746B (en) * | 2002-09-25 | 2006-08-21 | Sharp Kk | Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device |
| US8558313B2 (en) * | 2010-01-07 | 2013-10-15 | International Business Machines Corporation | Bulk substrate FET integrated on CMOS SOI |
| US8796811B2 (en) * | 2011-08-09 | 2014-08-05 | Oracle International Corporation | Hybrid substrateless device with enhanced tuning efficiency |
| TW201533862A (zh) * | 2014-02-13 | 2015-09-01 | Taiwan Semiconductor Mfg Co Ltd | 封裝的半導體元件、層疊封裝元件以及封裝半導體元件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017052557A1 (en) | 2017-03-30 |
| TW201721846A (zh) | 2017-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI757900B (zh) | 形成背側自對準通孔的方法及所形成的結構 | |
| TWI600160B (zh) | 高電壓電晶體與低電壓非平面電晶體的單體集成 | |
| TWI647856B (zh) | 用於積體電路之元件和方法、以及計算裝置 | |
| TWI666771B (zh) | 多閘高電子遷移率電晶體及製造方法 | |
| TWI698020B (zh) | 背側接觸結構及製造用於裝置兩側上的金屬 | |
| TWI616927B (zh) | 晶圓接合的表面封裝 | |
| TWI713636B (zh) | 具有堆疊之電晶體裝置的積體電路 | |
| TWI729035B (zh) | 在閘極下具有子鰭介電區的電晶體、半導體裝置及製造其之程序以及運算裝置 | |
| CN106575620A (zh) | 具有集成高电压器件的硅管芯 | |
| TW201620053A (zh) | 用於填充高深寬比之技術，具有多層金屬層之窄結構及相關聯組態 | |
| US11594452B2 (en) | Techniques for revealing a backside of an integrated circuit device, and associated configurations | |
| TWI697109B (zh) | 在虛擬基板上形成絕緣體上矽（ｓｏｉ）裝置的技術以及關聯的結構 | |
| TW201810613A (zh) | 用於積體電路的基板 | |
| TWI576998B (zh) | 多裝置可撓電子系統單晶片（ｓｏｃ）的製程整合技術 | |
| TWI626728B (zh) | 鰭式半導體裝置及方法 | |
| TW201737489A (zh) | 用於電壓調節的矽ｐ型金屬氧化物半導體（ｐｍｏｓ）與氮化鎵ｎ型金屬氧化物半導體（ｎｍｏｓ） | |
| TWI715665B (zh) | 積體電路的背側隔離 | |
| TW201807757A (zh) | 改善熱和ｒｆ性能之具有底部填充氮化鋁的氮化鎵電晶體 | |
| WO2018004633A1 (en) | Fuse array for integrated circuit |