TWI576998B - 多裝置可撓電子系統單晶片（ｓｏｃ）的製程整合技術 - Google Patents

多裝置可撓電子系統單晶片（ｓｏｃ）的製程整合技術 Download PDF

Info

Publication number
TWI576998B
TWI576998B TW104104779A TW104104779A TWI576998B TW I576998 B TWI576998 B TW I576998B TW 104104779 A TW104104779 A TW 104104779A TW 104104779 A TW104104779 A TW 104104779A TW I576998 B TWI576998 B TW I576998B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
circuit device
semiconductor material
layer
semiconductor
Prior art date
Application number
TW104104779A
Other languages
English (en)
Other versions
TW201545319A (zh
Inventor
拉維 皮拉瑞斯提
山薩塔克 達斯古塔
尼洛依 穆可吉
布萊恩 道爾
馬可 拉多撒福傑維克
漢威 陳
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201545319A publication Critical patent/TW201545319A/zh
Application granted granted Critical
Publication of TWI576998B publication Critical patent/TWI576998B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

多裝置可撓電子系統單晶片(SOC)的製程整合技術
一般言之，本發明的實施例與積體電路的領域有關，更特定地說是與多裝置可撓系統單晶片裝置及製造此等裝置之方法的領域有關。
一般言之，可撓積體電路(IC)封裝總成涉及IC裝置之分開製造，並隨後個別地固定到可撓基板上。在這樣的系統中，通常，不同的IC裝置在相同的平面中被橫向地分隔開。該等裝置之間的連接也是形成在該等裝置所在平面之各裝置之間的面積中。
100‧‧‧系統
110‧‧‧可撓基板
112‧‧‧積體電路裝置
114‧‧‧積體電路裝置
116‧‧‧積體電路裝置
122‧‧‧接線
124‧‧‧接線
200‧‧‧多層堆疊
202‧‧‧可彎曲的基板
204‧‧‧第一層間介電質
206‧‧‧第一半導體材料層
208‧‧‧第二層間介電質
210‧‧‧第二半導體材料層
212‧‧‧第三層間介電質
214‧‧‧第三半導體材料層
300‧‧‧多裝置可撓系統單晶片
302‧‧‧可彎曲的基板
304‧‧‧層間介電質層
306‧‧‧顯示裝置
308‧‧‧層間介電質層
310‧‧‧矽邏輯裝置
312‧‧‧層間介電質層
314‧‧‧氮化鎵無線電裝置
322‧‧‧射極接點
324‧‧‧基極接點
326‧‧‧集極接點
332‧‧‧射極接點
334‧‧‧基極接點
336‧‧‧集極接點
342‧‧‧射極接點
344‧‧‧基極接點
346‧‧‧集極接點
500‧‧‧計算裝置
502‧‧‧主機板
504‧‧‧處理器
506‧‧‧通訊晶片
508‧‧‧無線電
經由以上的詳細描述並配合附圖將可很容易地瞭解各實施例。為便於描述，相同的參考數字指示相同的結構元素。實施例係藉由例子而非藉由所附各圖中的限制來說明。
圖1概示說明按照傳統技術之可撓IC裝置的橫斷面側視圖。
圖2概示說明按照某些實施例之多層堆疊在處理之前的橫斷面側視圖。
圖3概示說明按照某些實施例之多裝置系統單晶片(SOC)的橫斷面側視圖。
圖4以流程圖概示說明按照某些實施例之多裝置SOC的製造方法。
圖5概示說明按照某些實施例之包括本文所描述之多裝置SOC的計算裝置。
【發明內容及實施方式】
本發明的實施例包括多裝置SOC及製造多裝置SOC的方法。藉由順序地處理不同的半導體層，其可做到多裝置SOC中的所有裝置都形成在同一晶片上。此可允許不同裝置之間更直接的連接，且可允許各不同裝置的接點共同地位在相同的平面上。如此一來，所有裝置的電晶體連接可共用共同的背板。
在以下的描述中，將使用此領域之習知技藝者所共同使用的詞彙來描述例示之實施的各式態樣，以將他們工作的實質內容傳達給該領域的其它習知技藝者。不過，此領域之習知技藝者應明瞭，僅以所描述的某些態樣即可實行本發明的實施例。基於解釋之目的，為了提供對例示之實施的徹底瞭解，陳述了特定的數量、材料、及組構。不 過，此領域之習知技藝者應明瞭，沒有這些特定的細節，仍可實行本發明的各實施例。在其它例中，為了避免模糊了例示之實施，習知的特徵將予省略或簡化。
在以下的詳細描述中，將參考構成本說明書之一部分的附圖，其中，全文中相同的數字指示相同的部件，且其中，藉由可實行本發明之主題的說明實施例來顯示。須瞭解，也可利用其它的實施例，且結構與邏輯的改變不會偏離本發明的範圍。因此，以下的詳細描述並無限制之意，且實施例之範圍係由所附申請專利範圍及其相等物來界定。
基於本發明之目的，片語“A及/或B”意指(A)、(B)、或(A與B)。基於本發明之目的，片語“A、B、及/或C”意指(A)、(B)、(C)、(A與B)、(A與C)、(B與C)、或(A、B、與C)。
本文之描述使用透視式的描述，諸如頂/底、內/外、之上/之下等。使用此等描述僅為便於討論，並無意將本文所描述之實施例的應用限制在任何特定的方向。
本描述會使用“在實施例中”、“在各實施例中”、或“在某些實施例中”等片語，其每一片語都意指一或多個相同或不同的實施例。此外，關於本發明之實施例所使用的“包含”、“包括”、“具有”、等名詞係同意字。
本文會使用名詞“耦接於”與其衍生詞。“耦接”可具有以下一或多種意義。“耦接”可意指兩或多個單元直接物理或電接觸。不過，“耦接”也意指兩或多個單元彼此間接接 觸，但仍彼此合作或互動，且意指有一或多個其它單元被耦接或連接於該彼此被耦接的單元之間。名詞“直接耦接”可意指兩或多個單元被直接接觸。
在各不同實施例中，片語“第一特徵形成、沉積、或以其它方式配置在第二特徵上”意指第一特徵係被形成、沉積、或以其它方式配置在第二特徵之上，且至少部分的第一特徵與至少部分的第二特徵直接接觸(例如，直接物理及/或電接觸)或間接接觸(例如，第一特徵與第二特徵之間具有一或多個其它特徵)。
如本文所使用的名詞“模組”，意指包括特殊用途積體電路(ASIC)、電子電路、系統單晶片(SOC)、執行一或多個軟體或韌體程式的處理器(共用、專用、或群組)及/或記憶體(共用、專用、或群組)、組合邏輯電路、及/或提供所描述之功能的其它適合組件或該等之一部分。
圖1說明按照傳統組裝技術的可撓多裝置系統100。系統100包括3個積體電路(IC)裝置112、114、及116。IC裝置可包括任何類型的IC裝置，且可包括矽(Si)邏輯裝置、氧化銦鎵鋅(IGZO)顯示裝置、及氮化鎵(GaN)無線電裝置中的每一個。每一個IC裝置可包括一或多個電晶體。在系統100所示的配置中，裝置112、114、及116係按照習知技術分開製造。
在製造後，將裝置112、114、及116轉移並附接到可撓基板110以形成可撓多裝置系統100。接線122與124可形成在裝置112、114、及116之間，以將各裝置互 相耦接。在系統100的配置中，通常，裝置112、114、及116是在同一平面中橫向地間隔開，連同形成在各裝置之間的接線122與124也在同一平面中。
圖2說明按照某些實施例在裝置製造之前的多層堆疊200。堆疊200包括可彎曲的基板202。可彎曲的基板可以是可撓的玻璃材料、聚合物材料、或其它適合的可撓基板材料。在某些實施例中，堆疊可在傳統的基於矽板上處理，並在裝置被形成了之後接著轉移到可撓基板上。可在基板202上沉積第一層間介電質(ILD)材料層204。可在第一ILD材料層204上沉積第一半導體層206。在某些實施例中，第一半導體材料可以是用來形成顯示裝置的氧化銦鎵鋅(IGZO)。
堆疊200也可包括沉積在第一半導體材料層206上的第二ILD材料層208。可在第二ILD材料層208上沉積第二半導體材料層210。第二半導體材料層210可包括用於形成邏輯裝置的矽(Si)層。
堆疊200可進一步包括沉積在第二半導體材料層210上的第三ILD材料層212。可在第三ILD材料層212上沉積第三半導體材料層214。第三半導體材料層可包括用來形成無線電裝置的氮化鎵層。在某些實施例中，第三半導體材料層可包括其它III-V半導體材料而非氮化鎵。
雖然是以3層半導體材料206、210、及214來顯示，但根據所要形成的裝置，堆疊中可使用任何數量的半導體材料層，如以下之討論。在某些實施例中，半導體材 料層206、210、及214可按最大處理溫度的順序配置。如以下之討論，堆疊中允許使用其它的材料層來遮蔽與處理較上層(那些離基板較遠的層)相關聯之升高的處理溫度，以保護較下的層(那些較靠近基板的層)。此可允許按最大處理溫度之次序順序地處理各層以形成複數個IC裝置，同時防止損害到堆疊中的其它層。此外，在某些實施例中，堆疊200可包括多層相同的半導體材料。在某些實施例中，堆疊200可包括一或多層的非晶矽(Si)。例如，基板202與IGZO層206之間或IGZO層206與矽層210之間可包括非晶矽層。此非晶矽層可藉由一或多層的層間介電質材料與其它的半導體層隔開。此層可被處理以形成太陽電池或電池，可用其提供電力給其它IC裝置。此等層類似於其它半導體層，可按照與製造太陽電池及/或電池或其它供電裝置相關聯之處理溫度配置在堆疊200中。
圖3說明按照某些實施例的多裝置SOC 300。SOC 300可藉由處理多層堆疊200來形成。SOC 300可包括基於氮化鎵的無線電裝置314。氮化鎵無線電裝置314可按照習知的處理技術藉由處理堆疊200的半導體層214來形成。氮化鎵無線電裝置314可按照許多通訊協定來提供無線電功能，如以下參考圖5之更詳細之討論。雖然以氮化鎵無線電裝置314來顯示，但氮化鎵層也可用來形成其它的裝置，且層214中也可使用氮化鎵以外的材料及後續的裝置314。與形成氮化鎵無線電裝置314相關聯的最大處理溫度可高於與形成後續裝置相關聯的最大處理溫度。 GaN無線電314可先於矽邏輯裝置310與IGZO顯示裝置306形成。
SOC 300可包括用於包括在GaN無線電裝置314內之電晶體的電接點。這些接點可包括射極接點322、基極接點324、與集極接點326。雖然每個接點只顯示了單一個例子(為了能清晰表示)，但其可包括任何數量的接點，視GaN無線電314的結構而定。如以下之討論，每一個IC裝置的接點可經由共同製造設計來形成，且位在SOC的共同背板上。
SOC 300可包括將GaN無線電314與矽邏輯裝置310分隔開的ILD層312。矽邏輯裝置310可形成自堆疊200的半導體層210。矽邏輯裝置310可按照習知的技術來形成。當形成矽邏輯裝置310時，先前形成的GaN無線電裝置314會被遮蓋住。形成矽邏輯裝置310可包括使用遮罩來圖案化GaN無線電的部分。形成矽邏輯裝置310包括去除部分的GaN層214與ILD層212以露出矽層210。在某些實施例中，矽邏輯裝置310可包括處理器、記憶體、或處理器與記憶體的組合。ILD層308將矽邏輯裝置310與IGZO顯示裝置306分隔開。與製造矽邏輯裝置310相關聯的最高處理溫度可低於與形成GaN無線電裝置314相關聯的最高溫度，但高於與形成IGZO顯示裝置306相關聯的最高溫度。
與GaN無線電314類似，矽邏輯裝置310可包括電接點，諸如射極接點332、基極接點334、與集極接點 336。雖然僅顯示了每個接點的單一個例(為了能清晰表示)，但視矽邏輯裝置310之結構而定，可包括任何數量的接點。
SOC 300也可包括IGZO顯示裝置306。與矽邏輯裝置310類似，IGZO顯示裝置306可藉由處理IGZO的習知操作來形成。IGZO顯示裝置306之形成可包括遮蓋GaN無線電314及/或矽邏輯裝置310的部分。在某些實施例中，在形成IGZO顯示裝置306中會去除部分的GaN層及/或矽層。與形成IGZO顯示裝置306相關聯的最高溫度可低於與形成GaN無線電314或矽邏輯裝置310相關聯的最高溫度。SOC 300可包括將IGZO顯示裝置306與基板302分隔開的ILD層304。
與以上討論的裝置類似，IGZO顯示裝置306可包括電接點，諸如射極接點342、基極接點344、與集極接點346。雖然僅顯示了每個接點的單一個例(為了能清晰表示)，但視IGZO顯示裝置306之結構而定，可包括任何數量的接點。
在某些實施例中，SOC 300可直接形成在可彎曲的基板302上。在其它實施例中，各種裝置314、310、306可在多層堆疊200附著於較硬基板(諸如基於矽板)時形成，並在製造後轉移到可彎曲基板302上。雖然是以3個不同的IC裝置來顯示，但SOC 300可具有更多或較少的IC裝置。SOC可包括一個以上之單一類型的裝置。此可藉由在單層材料中形成多裝置(例如，在矽層210中形成多個處 理器)，或藉由包括多層相同材料並分開處理以形成獨立的裝置來實現。
因此，SOC 300可提供多層裝置，其中，所有的IC裝置(306、310、314)都位在共用的晶片上。按此方式，所有裝置的連接都可在一共同的處理中形成，以使得形成多裝置的接點僅需要單一次的金屬化操作。此外，所有裝置的接點可位在SOC 300之共用的背板中。
在某些實施例中，可彎曲的基板302可以是紡織材料，以便SOC 300可結合到衣服或其它型式的可穿戴裝置內。在某些實施例中，可彎曲的基板302可附接到紡織材料，以便將SOC 300結合到衣服或是其它型式的可穿戴裝置內。
在某些實施例中，SOC 300可進一步包括電池、太陽電池、或其它電源。電源可耦接至各種IC裝置以提供其電力。在某些實施例中，電源可形成為裝置的一層，如前文參考堆疊200之討論，諸如從非晶矽層形成。
圖4說明按照某些實施例之製造多裝置SOC的方法400。方法400從402開始，在基板上沉積第一半導體材料。此項操作可使用任何適合的技術來實施。此可包括直接在基板上沉積第一半導體材料，或在基板與半導體材料之間的層(諸如ILD材料層)上沉積第一半導體。
方法400接著於404在第一半導體材料上沉積介電材料層。此項操作可使用任何適合的技術來實施。此可包括直接在半導體材料上沉積介電材料，或可包括在與半導體 材料直接或間接接觸的層上沉積介電材料。
方法400接著於406在介電材料層上沉積第二半導體材料。此項操作可使用任何適合的技術來實施。此可包括直接在介電層上沉積第二半導體材料，或在第二半導體材料與介電層之間的層上沉積第二半導體材料。
一般來說，操作402到406可視為堆疊製造操作，且包括形成供未來處理的多層堆疊。此對應於形成圖2中之堆疊，諸如堆疊200。雖然僅只討論了兩個半導體材料層，但可使用任何數量的層(例如，如圖2中所顯示的3層半導體層)。操作404與406可重複以形成具有額外半導體層的堆疊。在某些實施例中，半導體層的數量可對應於所要製造之IC裝置的數量。在某些實施例中，可在單層的半導體材料中製造多個IC裝置。
方法400接著於408藉由處理第二半導體材料以形成第一IC裝置。任何適合的技術都可用來形成第一IC裝置。此操作可包括與製造IC裝置相關聯的複數個子操作。特定的子操作視所要處理的半導體材料與所要形成之IC裝置的類型而有所不同。通常，各層係從下往上沉積，建立堆疊，並接著從上往下順序地處理。以這種方式，所沉積的最後一層可為所處理的第一層。在某些實施例中，各層可配置成使得與較高處理溫度(諸如最大處理溫度)相關聯的處理操作，可在與較低處理溫度相關聯的處理操作之前完成。按此方式，最上的半導體層(離基板最遠)與最高處理溫度相關聯，而最下的半導體層(最靠近 基板)與最低的處理溫度相關聯。中介層可遮蔽較低的半導體層(與較低的處理溫度相關聯)免受損於與處理較上半導體層相關聯之高的處理溫度。
方法400接著在410藉由處理第一半導體材料以形成第二IC裝置。任何適合的技術都可用來形成第二IC裝置。此操作可包括與IC裝置之製造相關聯的複數個子操作。特定的子操作視所要處理的半導體材料及所要形成之IC裝置的類型而有所不同。如前所提及，與操作410相關聯的最大處理溫度可低於與操作408相關聯的最大處理溫度。
雖然僅顯示了兩個處理操作408、410，但可使用任何數量的處理操作。如前文之討論，可使用2層以上的半導體材料。在某些實施例中，每一半導體層與至少一項用以在其上形成IC裝置的處理操作相關聯。在某些實施例中，超過一個處理操作可關聯於單一半導體層，藉以在單一層內形成多個IC裝置。在某些實施例中，其可以在單層中經由單次處理操作同時形成多個IC裝置，而非實施不同的處理操作來形成不同的IC裝置。
在所有的IC裝置都形成之後，可使用金屬化處理來形成各不同IC裝置的電連接。此可包括形成接點，諸如先前參考圖3所討論的那些接點。按此方式，可以使用單次的金屬化處理來為所有的IC裝置形成接點。此也允許所有的接點都位在SOC的共用背板中。
本發明的實施例也可實施成按需要使用任何適合之硬 體及/或軟體所組構成的系統。按照某些實施例，圖5的概示圖說明包括如本文所描述之SOC總成(例如，圖3之SOC 300)的計算裝置500。計算裝置500包括外殼，用以容納諸如主機板502的機板。主機板502可包括若干組件，包括但不限於處理器504與至少一個通訊晶片506。處理器504可實體並電耦接於主機板502。在某些實施中，至少一個通訊晶片506也實體並電耦接於主機板502。在另些實施中，通訊晶片506可以是處理器504的一部分。在某些實施例中，計算裝置500的各部分可包含不同的可撓SOC。在某些實施例中，所有組件可結合到單個可撓SOC內。就此而論，在某些實施例中，主機板502可以是可撓裝置。如圖所示，除了通訊晶片506，計算裝置500可包括無線電508。如圖所示，無線電508與處理器504可形成為SOC，諸如SOC 300。
視其應用而定，計算裝置500可包括其它的組件，這些組件可以也可以不與主機板502實體及電耦接。這些其它的組件包括但不限於揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位信號處理器、加密處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、蓋格計數器、加速儀、陀螺儀、喇叭、照相機、及大量儲存裝置(諸如硬式磁碟機、光碟(CD)、數位式多用途光碟(DVD)、等)。
通訊晶片506或無線電508能夠無線通訊，用以在計算裝置500之間往來傳送資料。名詞“無線”及其衍生字可用來描述電路、裝置、系統、方法、技術、通訊通道等，其使用經調變的電磁輻射經由非固態媒體傳遞資料。雖然在某些實施例中的確沒有導線，但此名詞並非暗示相關聯的裝置不包含任何導線。通訊晶片506可實施許多無線標準或協定，包括但不限於電子電機工程師學會(IEEE)標準，包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16標準(例如，IEEE 802.16-2005修正)、長程演進(LTE)計畫連同它的任何修正、更新、及/或修訂(例如，先進LTE計畫、超行動寬頻(UMB)計畫(也稱為“3GPP2”等)。IEEE 802.16相容的BWA網路通稱為WiMAX(全球互通微波存取(Worldwide Interoperability for Microwave Access)的縮寫)網路，其為通過IEEE 802.16標準之一致性與互動性測試之產品的合格標記。通訊晶片506或無線電508可依照全球行動通訊系統(GSM)、通用封包無線電服務(General Packet Radio Service；GPRS)、通用行動電信系統(Universal Mobile Telecommunications System；UMTS)、高速封包存取(High Speed Packet Access；HSPA)、演進HSPA(E-HSPA)、或LTE網路來操作。通訊晶片506可依照GSM增強數據率演進(Enhanced Data for GSM Evolution；EDGE)、GSM EDGE無線電存取網路(GERAN)、全球地面無線電存取網路(UTRAN)、或演進UTRAN(E-UTRAN)來操作。通訊晶片506與無線電508之 操作可依照分碼多工存取(Code Division Multiple Access；CDMA)、分時多工存取(Time Division Multiple Access；TDMA)、數位增強無線通訊(Digital Enhanced Cordless Telecommunications；DECT)、資料優化演進(Evolution-Data Optimized；EV-DO)、及以上的衍生，以及名為3G、4G、5G或以上之任何其它的無線協定。在其它實施例中，通訊晶片506與無線電508可依照其它的無線協定操作。
計算裝置500可包括複數個通訊晶片506。例如，第一通訊晶片506可專用於較短程無線通訊，諸如Wi-Fi與藍牙，及第二通訊晶片506可專用於較長程無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO、及其它。如圖所示，計算裝置500可包括一或多個通訊晶片506以及一或多個無線電508。
計算裝置500的處理器504可封裝在SOC內(例如本文所描述的SOC 300)。例如，處理器504可與矽邏輯裝置310結合。可使用封裝級的互連將SOC與主機板502耦接在一起，諸如BGA球或其它的互連結構。在某些實施例中，主機板502可以是可撓裝置。名詞“處理器”意指任何裝置或部分的裝置，其處理來自暫存器及/或記憶體的電子資料，將該電子資料轉換成可以儲存在暫存器及/或記憶體中的其它電子資料。
通訊晶片506與無線電508也可以是如本文所描述之SOC(例如SOC 300)的一部分。在另些實施中，安裝在計 算裝置500內的其它組件(例如記憶體裝置或其它的積體電路裝置)可以是如本文所描述之SOC(例如SOC 300)的一部分。在一實施中，所有的IC裝置都可以是用以形成可撓計算裝置之一或多個SOC的一部分。
在各種實施中，計算裝置500可以是膝上型電腦、連網小筆電、筆記型電腦、超輕薄筆電、智慧型手機、平板電臘、個人數位助理(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、印表機、掃瞄器、監視器、機上盒、娛樂控制單元、數位式相機、隨身聽、數位式錄影機。在另些實施中，計算裝置500可以是處理資料的任何其它電子裝置。在另些實施中，計算裝置500可與衣服或其它形式的可穿戴裝置結合。
描述了多種不同的操作，如多個依次分開的操作，對於瞭解所主張之主題有極大的幫助。不過，不能將所描述的順序解釋成暗示這些操作必需與順序相關。
實例
以下提供一些非限制性的例子。
例1包括可撓積體電路(IC)設備，該設備包含：可撓基板；第一IC裝置，包含配置在可撓基板上的第一半導體材料；配置在第一IC裝置上的第一介電材料層；以及，第二IC裝置，包含配置在第一介電材料層上的第二半導體材料。
例2包括例1的設備，進一步包含：配置在第二IC 裝置上的第二介電材料層；以及，第三IC裝置，配置在第二介電材料層上。
例3包括例2的設備，其中，第三IC裝置包括射頻裝置。
例4包括例1的設備，進一步包含：第一接點，電耦接至與第一IC裝置相關聯的電晶體；以及，第二接點，電耦接至與第二IC裝置相關聯的電晶體；其中，第一接點與第二接點係位在實質相同的平面內。
例5包括例1-4之任一例的設備，其中，第二IC裝置包括基於矽的邏輯裝置。
例6包括例1-4之任一例的設備，其中，第一IC裝置包括顯示裝置。
例7包括例1-4之任一例的設備，其中，第一IC裝置係基於氧化銦鎵鋅的裝置。
例8包括例1-4之任一例的設備，其中，可撓基板係係織物材料。
例9包括例1-4之任一例的設備，進一步包含：耦接至第一IC裝置的非晶矽層。
例10包括製造可撓裝置的方法，該方法包含：在基板上沉積第一半導體材料層；在第一半導體材料上沉積第一介電材料層；在第一介電材料層上沉積第二半導體材料層；處理第二半導體材料以形成第一IC裝置；處理第一半導體材料以形成第二IC裝置；其中，第一與第二半導體材料具有不同的化學成分。
例11包括例10的方法，進一步包含：在第二半導體材料上沉積第二介電材料層；在第二介電材料層上沉積第三半導體材料層；以及，處理第三半導體材料以形成第三IC裝置。
例12包括例11的方法，其中，第三IC裝置係在第一IC裝置之前形成。
例13包括例12的方法，其中，與形成第三IC裝置相關聯的最高處理溫度高於與形成第一IC裝置相關聯的最高處理溫度。
例14包括例11的方法，其中，第三半導體材料具有與第一及第二半導體材料不同的化學成分。
例15包括例10-14之任一例的方法，其中，第一IC裝置係在第二IC裝置之前形成。
例16包括例15的方法，其中，與形成第一IC裝置相關聯的最大處理溫度高於與形成第二IC裝置相關聯的最大處理溫度。
例17包括例10-14之任一例的方法，進一步包含：形成與第一及第二IC裝置相關聯之電晶體的電連接，以使得與第一及第二IC裝置相關聯的接點係位在實質的同一平面中。
例18包括例10-14之任一例的方法，進一步包含：將複數個層轉移到可撓基板。
例19包括例10的方法，其中，第一與第二半導體材料兩者係選自下列：矽(Si)、氧化銦鎵鋅(IGZO)、氮化鎵 (GaN)。
例20包括例10-14之任一例的方法，其中，處理第一半導體材料以形成第二IC裝置包括使用遮罩處理來圖案化第一IC裝置。
例21包括可撓計算裝置，該裝置包含：可撓基板；配置在可撓基板上的第一IC裝置；配置在第一IC裝置上的第一介電材料層；第二IC裝置，配置在第一介電材料層上；以及，耦接至第一及第二IC裝置的電源。
例22包括例21的計算裝置，其中，可撓基板界定裝置的第一側，且裝置進一步包括配置在位於第一側對面之裝置之第二側上的複數個接點。
例23包括例21的計算裝置，其中，計算裝置係結合到衣服內。
例24包括例21的計算裝置，其中，第一IC裝置包括顯示器，及第二IC裝置包括基於矽的邏輯或基於氮化鎵的無線電裝置其中之一
例25包括例21-24之任一例的計算裝置，其中：計算裝置係行動計算裝置，包括與基板耦接的天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、蓋格計數器、加速儀、陀螺儀、喇叭、或照相機其中一或多個。
各不同的實施例可包括以上所描述之各實施例之任何適合的組合，包括以上所描述之結合之形式(及，例如， “及”可以是“及/或”)之實施例的替代(或)實施例。此外，某些實施例可包括一或多個製造的物件(例如，非暫時性電腦可讀取媒體)，其上儲存有指令，當被執行時，產生上述任何實施例的動作。此外，某些實施例可包括用以實行上述實施例之各種操作之任何適合之機構的設備或系統，以上所描述的說明性實施，包括摘要中之描述，並無意窮舉本發明的實施例或將其限制在與揭示完全相同的形式。雖然本文基於說明之目的而描述了特定的實施與例子，但如熟悉相關技藝之人士所認知的各種相等之修改也在本發明的範圍內。
按照以上的實施方式，可對本發明之實施例做出這些修改。以下申請專利範圍中所使用的名詞，不能被解釋成將本發明的各實施例限制在本說明書與申請專利範圍中所揭示的特定實施。反之，本發明之範圍係完全由以下申請專利範圍來決定，其按照申請專利範圍闡述所建立的原則來解釋。

Claims (22)

  1. 一種可撓積體電路(IC)設備，包含：可撓基板；第一積體電路裝置，包含配置在該可撓基板上的第一半導體材料；第一介電材料層，配置在該第一積體電路裝置上；第二積體電路裝置，包含配置在該第一介電材料層上的第二半導體材料；第一接點，電耦接至與該第一積體電路裝置相關聯的電晶體；以及第二接點，電耦接至與該第二積體電路裝置相關聯的電晶體，其中，該第一接點與該第二接點係位在實質相同的平面內，以及其中，該第一與該第二半導體材料具有不同的化學成分。
  2. 如申請專利範圍第1項之設備，進一步包含：第二介電材料層，配置在該第二積體電路裝置上；以及第三積體電路裝置，配置在該第二介電材料層上。
  3. 如申請專利範圍第2項之設備，其中，該第三積體電路裝置包括射頻裝置。
  4. 如申請專利範圍第1項之設備，其中，該第二積體電路裝置包括基於矽的邏輯裝置。
  5. 如申請專利範圍第1項之設備，其中，該第一積體電路裝置包括顯示裝置。
  6. 如申請專利範圍第1項之設備，其中，該第一積體電路裝置係基於氧化銦鎵鋅的裝置。
  7. 如申請專利範圍第1項之設備，其中，該可撓基板係係織物材料。
  8. 如申請專利範圍第1項之設備，進一步包含耦接至該第一積體電路裝置的非晶矽層。
  9. 一種可撓裝置的製造方法，該方法包含：在基板上沉積第一半導體材料層；在該第一半導體材料上沉積第一介電材料層；在該第一介電材料層上沉積第二半導體材料層；處理該第二半導體材料以形成第一積體電路裝置；處理該第一半導體材料以形成第二積體電路裝置；形成與該第一積體電路裝置及該第二積體電路裝置相關聯之電晶體的電連接，以使得與該第一積體電路裝置及該第二積體電路裝置相關聯的接點係位在實質的同一平面中，其中，該第一與該第二半導體材料具有不同的化學成分。
  10. 如申請專利範圍第9項之方法，進一步包含：在該第二半導體材料上沉積第二介電材料層；在該第二介電材料層上沉積第三半導體材料層；以及處理該第三半導體材料以形成第三積體電路裝置。
  11. 如申請專利範圍第10項之方法，其中，該第三積體電路裝置係在該第一積體電路裝置之前形成。
  12. 如申請專利範圍第11項之方法，其中，與形成該第三積體電路裝置相關聯的最高處理溫度高於與形成該第一積體電路裝置相關聯的最高處理溫度。
  13. 如申請專利範圍第10項之方法，其中，該第三半導體材料具有與該第一及該第二半導體材料不同的化學成分。
  14. 如申請專利範圍第9項之方法，其中，該第一積體電路裝置係在該第二積體電路裝置之前形成。
  15. 如申請專利範圍第14項之方法，其中，與形成該第一積體電路裝置相關聯的最大處理溫度高於與形成該第二積體電路裝置相關聯的最大處理溫度。
  16. 如申請專利範圍第9項之方法，進一步包含：將複數個層轉移到可撓基板。
  17. 如申請專利範圍第9項之方法，其中，該第一半導體材料及該第二半導體材料兩者係選自下列：矽(Si)、氧化銦鎵鋅(IGZO)、氮化鎵(GaN)。
  18. 如申請專利範圍第9項之方法，其中，處理該第一半導體材料以形成該第二積體電路裝置包括使用遮罩處理來圖案化該第一積體電路裝置。
  19. 一種可撓式計算裝置，包含：可撓基板；第一積體電路裝置，包含配置在該可撓基板上的第一 半導體材料；第一介電材料層，配置在該第一積體電路裝置上；第二積體電路裝置，包含配置在該第一介電材料層上的第二半導體材料；第一接點，電耦接至與該第一積體電路裝置相關聯的電晶體；第二接點，電耦接至與該第二積體電路裝置相關聯的電晶體，以及電源，耦接至該第一及該第二積體電路裝置，其中，該第一接點與該第二接點係位在實質相同的平面內，以及其中，該第一與該第二半導體材料具有不同的化學成分。
  20. 如申請專利範圍第19項之計算裝置，其中，該計算裝置係結合到衣服內。
  21. 如申請專利範圍第19項之計算裝置，其中，該第一積體電路裝置包括顯示器，及該第二積體電路裝置包括基於矽邏輯或基於氮化鎵的無線電裝置其中之一。
  22. 如申請專利範圍第19項之計算裝置，其中，該計算裝置係行動計算裝置，包括與該基板耦接的天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統裝置、羅盤、蓋格計數器、加速儀、陀螺儀、喇叭、或照相機其中一或多個。
TW104104779A 2014-03-27 2015-02-12 多裝置可撓電子系統單晶片（ｓｏｃ）的製程整合技術 TWI576998B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/032037 WO2015147835A1 (en) 2014-03-27 2014-03-27 Multi-device flexible electronics system on a chip (soc) process integration

Publications (2)

Publication Number Publication Date
TW201545319A TW201545319A (zh) 2015-12-01
TWI576998B true TWI576998B (zh) 2017-04-01

Family

ID=54196152

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104104779A TWI576998B (zh) 2014-03-27 2015-02-12 多裝置可撓電子系統單晶片（ｓｏｃ）的製程整合技術

Country Status (7)

Country Link
US (1) US10050015B2 (zh)
EP (1) EP3123507A4 (zh)
JP (1) JP6381004B2 (zh)
KR (1) KR102153466B1 (zh)
CN (1) CN106030787B (zh)
TW (1) TWI576998B (zh)
WO (1) WO2015147835A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020245695A1 (zh) 2019-06-07 2020-12-10
WO2021074737A1 (ja) 2019-10-17 2021-04-22 株式会社半導体エネルギー研究所 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130168706A1 (en) * 2011-09-08 2013-07-04 Agency For Science, Technology And Research Printed light emitting devices and method for fabrication therof
US20130220408A1 (en) * 2012-02-28 2013-08-29 International Business Machines Corporation High Efficiency Flexible Solar Cells For Consumer Electronics

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5901041A (en) * 1997-12-02 1999-05-04 Northern Telecom Limited Flexible integrated circuit package
US6455398B1 (en) * 1999-07-16 2002-09-24 Massachusetts Institute Of Technology Silicon on III-V semiconductor bonding for monolithic optoelectronic integration
WO2004017410A1 (ja) * 2002-08-19 2004-02-26 Seiko Epson Corporation 強誘電体メモリおよびその製造方法
US7453129B2 (en) * 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
US9153645B2 (en) * 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7535089B2 (en) * 2005-11-01 2009-05-19 Massachusetts Institute Of Technology Monolithically integrated light emitting devices
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009164160A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体デバイス積層体および実装方法
US20090168374A1 (en) * 2008-01-02 2009-07-02 Clayton James E Thin multi-chip flex module
FR2933232B1 (fr) * 2008-06-30 2010-10-29 Soitec Silicon On Insulator Procede de fabrication de dispositifs semi-conducteurs,et structure semi-conductrice obtenue par un tel procede
US8399889B2 (en) * 2009-11-09 2013-03-19 Solarmer Energy, Inc. Organic light emitting diode and organic solar cell stack
SG2014013833A (en) * 2011-06-24 2014-10-30 Sharp Kk Display device and method for manufacturing same
CN103518262B (zh) * 2011-07-06 2016-07-06 松下电器产业株式会社 挠性器件的制造方法及挠性器件
KR102481056B1 (ko) * 2012-08-10 2022-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 장치
JP2014049527A (ja) * 2012-08-30 2014-03-17 Seiko Epson Corp 光電変換素子、光電変換素子の製造方法、及び電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130168706A1 (en) * 2011-09-08 2013-07-04 Agency For Science, Technology And Research Printed light emitting devices and method for fabrication therof
US20130220408A1 (en) * 2012-02-28 2013-08-29 International Business Machines Corporation High Efficiency Flexible Solar Cells For Consumer Electronics

Also Published As

Publication number Publication date
TW201545319A (zh) 2015-12-01
KR20160136293A (ko) 2016-11-29
CN106030787B (zh) 2019-11-08
CN106030787A (zh) 2016-10-12
JP2017510979A (ja) 2017-04-13
US20170069596A1 (en) 2017-03-09
EP3123507A1 (en) 2017-02-01
KR102153466B1 (ko) 2020-09-08
JP6381004B2 (ja) 2018-08-29
WO2015147835A1 (en) 2015-10-01
EP3123507A4 (en) 2017-12-06
US10050015B2 (en) 2018-08-14

Similar Documents

Publication Publication Date Title
JP6399417B2 (ja) 金属相互接続のシーム修復
TWI657557B (zh) 具有打線結合的多晶粒堆疊的積體電路封裝
TWI647856B (zh) 用於積體電路之元件和方法、以及計算裝置
TWI572574B (zh) 硫族玻璃組成物及硫族開關裝置
US20150001713A1 (en) Multiple level redistribution layer for multiple chip integration
KR102245667B1 (ko) 집적 회로 디바이스의 금속들 간의 선택적 확산 장벽
TWI713636B (zh) 具有堆疊之電晶體裝置的積體電路
TWI706468B (zh) 摻雜半導體鰭結構的子鰭區的方法及含該結構之裝置
JP6428788B2 (ja) ウェハ接合のための表面封入
US20230360973A1 (en) Techniques and configurations to reduce transistor gate short defects
US20190057950A1 (en) Permanent functional carrier systems and methods
TWI576998B (zh) 多裝置可撓電子系統單晶片（ｓｏｃ）的製程整合技術
KR102367994B1 (ko) 고체상 접착제 및 선택적 이송에 의한 초박형 기능 블록의 이종 집적
TWI770582B (zh) 顯現積體電路裝置背側的技術與相關架構
TWI697109B (zh) 在虛擬基板上形成絕緣體上矽（ｓｏｉ）裝置的技術以及關聯的結構
TWI715665B (zh) 積體電路的背側隔離
TWI761321B (zh) 用於含有鍺的通道的介電質金屬氧化物蓋帽