CN106030787B - 多器件的柔性电子片上系统(soc)过程集成 - Google Patents

多器件的柔性电子片上系统(soc)过程集成 Download PDF

Info

Publication number
CN106030787B
CN106030787B CN201480076422.5A CN201480076422A CN106030787B CN 106030787 B CN106030787 B CN 106030787B CN 201480076422 A CN201480076422 A CN 201480076422A CN 106030787 B CN106030787 B CN 106030787B
Authority
CN
China
Prior art keywords
circuit device
integrated circuit
layer
semiconductor material
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480076422.5A
Other languages
English (en)
Other versions
CN106030787A (zh
Inventor
R·皮拉里塞泰
S·达斯古普塔
N·慕克吉
B·S·多伊尔
M·拉多萨夫列维奇
H·W·田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106030787A publication Critical patent/CN106030787A/zh
Application granted granted Critical
Publication of CN106030787B publication Critical patent/CN106030787B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本公开内容的实施例描述了多器件的柔性片上系统(SOC)和用于制造这样的SOC的方法。可以对多材料的叠置体进行连续地处理以在单个柔性SOC中形成多个集成电路(IC)器件。通过由单个叠置体形成IC器件，可以通过单个金属化过程形成多个器件的接触部，并且那些接触部位于SOC的公共底板中。可以根据处理温度对叠置体层进行排序和处理，以使得较早地执行较高的温度过程。以这种方式，叠置体的中间层可以保护一些叠置体层免受与处理叠置体的上层相关联的升高的处理温度。可以描述和/或要求保护其它实施例。

Description

多器件的柔性电子片上系统(SOC)过程集成
技术领域
本公开内容的实施例总体上涉及集成电路的领域，并且更具体而言涉及多器件的柔性片上系统器件以及用于制造这样的器件的方法。
背景技术
通常，柔性集成电路(IC)封装组件涉及IC器件的单独制造，IC器件随后单独地被固定到柔性衬底。在这样的系统中，不同的IC器件通常在同一平面中横向间隔开。在器件之间的连接也可以在器件所位于的平面中的器件之间的区域中形成。
附图说明
结合附图通过以下具体实施方式将容易地理解实施例。为了便于描述，相同的附图标记指示相同的结构元件。在附图的图中，通过示例的方式并且不是通过限制性的方式示出了实施例。
图1示意性地示出了根据传统技术的柔性IC器件的截面侧视图。
图2示意性地示出了根据一些实施例的在处理之前的多层叠置体的截面侧视图。
图3示意性地示出了根据一些实施例的多器件的片上系统(SOC)的截面侧视图。
图4示意性地示出了根据一些实施例的制造多器件的SOC的方法的流程图。
图5示意性地示出了根据一些实施例的包括如本文中所述的多器件的SOC的计算设备。
具体实施方式
本公开内容的实施例包括多器件的SOC和制造多器件的SOC的方法。通过按顺序地处理不同的半导体层，可以制造多器件的SOC，其中所有的器件形成在同一芯片上。这可以允许在不同器件之间的更直接的连接，并可以允许各种器件的接触部一般位于同一平面上。如此，所有器件的晶体管连接可以共享公共底板。
在以下描述中，一般使用由本领域中的技术人员利用来将他们的工作的实质传达给本领域中的其他技术人员的术语来描述说明性实施方式的各种方面。然而，对于本领域的技术人员将显而易见的，可以在只有所述方面中的一些方面的情况下实践本公开内容的实施例。出于解释的目的，阐述了具体的数量、材料、和构造以便于提供对说明性实施方式的透彻理解。然而，对于本领域的技术人员将显而易见的，可以在没有具体细节的情况下实践本公开内容的实施例。在其它实例中，省略或简化了公知的特征，以免使说明性实施方式难以理解。
在以下具体实施方式中，参考形成了本说明书的一部分的附图，其中，相同的附图标记指示相同的部分，并且其中，通过说明性实施例的方式示出，在所述说明性实施例中可以实践本公开内容的主题。要理解的是，可以利用其它实施例，并且可以在不脱离本公开内容的范围的情况下作出结构或逻辑变化。因此，不应以限制性意义考虑以下具体实施方式，并且实施例的范围由所附权利要求及其等同物限定。
出于本公开内容的目的，短语“A和/或B”表示(A)、(B)、或(A和B)。出于本公开内容的目的，短语“A、B、和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B和C)。
本说明书可以使用基于视角的描述，例如顶/底、中/外、之上/之下等等。这样的描述仅用于便于讨论并且不旨在将本文中所描述的实施例的应用限制为任何特定的取向。
本说明书可以使用短语“在实施例中”或“在一些实施例中”，这些短语指的是相同或不同实施例中一个或多个实施例。此外，如关于本公开内容的实施例所使用的术语“包括”、“具有”等是同义的。
在本文中可以使用术语“与……耦合”连同其派生词。“耦合”可以意指以下情况中的一个或多个。“耦合”可以意指两个或多个元件直接物理或电接触。然而，“耦合”也可以意指两个或多个元件彼此间接接触，但还仍然彼此协作或交互作用，并且可以意指一个或多个其它元件耦合或连接在被认为彼此耦合的元件之间。术语“直接耦合”可以意指两个或多个元件直接接触。
在各种实施方式中，短语“第一特征形成、沉积、或以其它方式设置在第二特征上”可以意指第一特征形成、沉积、或设置在第二特征之上，并且第一特征的至少一部分可以与第二特征的至少一部分直接接触(例如，直接物理和/或电接触)或间接接触(例如，具有在第一和第二特征之间的一个或多个其它特征)。
如本文中所使用的，术语“模块”可以指代以下项、以下项的部分、或包括以下项：专用集成电路(ASIC)、电子电路、片上系统(SOC)、处理器(共享的、专用的、或组)和/或执行一个或多个软件或固件程序的存储器(共享的、专用的、或组)、组合逻辑电路、和/或提供所述功能的其它适当部件。
图1示出了根据传统组件技术的柔性多器件的系统100。系统100可以包括三个集成电路(IC)器件112、114、和116。IC器件可以包括任何类型的IC器件，并且可以包括硅(Si)逻辑器件、氧化铟镓锌(IGZO)显示器件、以及氮化镓(GaN)无线电器件中的每一个器件。每个IC器件可以包括一个或多个晶体管。在系统100中所示的布置中，根据已知的处理技术单独地制造器件112、114、和116。
在制造之后，器件112、114、和116可以被转移并且附接到柔性衬底110以形成柔性多器件的系统100。连接122和124可以形成在器件112、114、116之间以将器件彼此电耦合。在系统100的布置中，器件112、114、和116通常在同一平面中横向间隔开，形成在器件之间的连接122、124也位于同一平面中。
图2示出了根据一些实施例的在器件制造之前的多层叠置体200。叠置体200可以包括可弯曲的衬底202。可弯曲的衬底可以是柔性玻璃材料、聚合物材料、或另一种适当的柔性衬底材料。在一些实施例中，叠置体可以在传统硅衬底上进行处理并且随后在形成器件之后被转移到柔性衬底。层间电介质(ILD)材料204的第一层可以沉积在衬底202上。第一半导体层206可以沉积在ILD材料204的第一层上。在一些实施例中，第一半导体材料可以是在形成显示器件中所使用的氧化铟镓锌(IGZO)。
叠置体200还可以包括沉积在第一层的半导体材料206上的第二层的ILD材料208。第二层的半导体材料210可以沉积在第二层的ILD材料208上。第二层的半导体材料210可以包括在形成逻辑器件中所使用的硅(Si)层。
叠置体200还可以包括沉积在第二层的半导体材料210上的第三层的ILD材料212。第三层的半导体材料214可以沉积在第三层的ILD材料212上。第三层的半导体材料可以包括在形成无线电器件中所使用的GaN层。在一些实施例中，第三层的半导体材料可以包括除了GaN以外的其它Ⅲ-Ⅴ半导体材料。
尽管示出有三层的半导体材料206、210和214，但可以在基于如下所讨论的而形成的器件的叠置体中使用任何数量的层的半导体材料。在一些实施例中，可按最大处理温度的顺序布置半导体材料的层206、210和214。如以下所讨论的，这可以允许叠置体中的其它材料的层保护下层(更靠近衬底的那些层)免受与上层(更远离衬底的那些层)的处理相关联的升高的处理温度。这可以允许以最大处理温度的顺序对层进行按顺序的处理以形成多个IC器件，同时防止对叠置体中的其它层的损坏。另外，在一些实施例中，叠置体200可以包括多层的相同半导体材料。在一些实施例中，叠置体200还可以包括一层或多层的非晶硅(Si)。例如，一层的非晶Si可以被包括在衬底202与IGZO层206之间或IGZO层206与Si层210之间。这样的非晶Si层可以通过一层或多层的层间电介质材料与其它半导体层分隔开。可以处理这些层以形成可以用于向其它IC器件提供电力的太阳能电池或电池组。类似于其它半导体层，这样的层可以根据与制造太阳能电池和/或电池组或其它电力供应设备相关联的处理温度而布置在叠置体200中。
图3示出了根据一些实施例的多器件的SOC 300。可以通过处理多层的叠置体200来形成SOC 300。SOC 300可以包括基于GaN的无线电器件314。通过根据已知的处理技术处理叠置体200的半导体层214来形成GaN无线电器件314。GaN无线电器件314可以根据如下关于图5更详细讨论的任何数量的通信协议来提供无线电功能。尽管被示出为GaN无线电器件314，但其它器件可以由GaN层形成，并且可以在层214和随后在器件314中使用除了GaN以外的材料。与形成GaN无线电314相关联的最大处理温度可以大于与形成随后的器件相关联的最大处理温度。可以在形成Si逻辑器件310和IGZO显示器件306之前形成GaN无线电314。
SOC 300可以包括被包括在GaN无线电器件314中的晶体管的电接触部。这些电接触部可以包括发射极接触部322、基极接触部324、以及集电极接触部326。尽管示出了每个接触部的单个实例(为了清楚起见)，根据GaN无线电314的结构，可以包括任何数量的接触部。如以下所讨论的，每个IC器件的接触部可以通过公共制造方案而形成并且位于SOC的公共底板中。
SOC 300可以包括使GaN无线电314与Si逻辑器件310分隔开的ILD层312。Si逻辑器件310可以由叠置体200的半导体层210形成。可以根据已知的技术来形成Si逻辑器件310。当形成Si逻辑器件310时，可以掩蔽先前所形成的GaN无线电器件314。形成Si逻辑器件310可以包括使用掩模来将GaN无线电的部分图案化。形成Si逻辑器件310可以包括去除GaN层214和ILD层212的部分以暴露Si层210。在一些实施例中，Si逻辑器件310可以包括处理器、存储器或处理器和存储器的组合。ILD层308可以使Si逻辑器件310与IGZO显示器件306分隔开。与制造Si逻辑器件310相关联的最大处理温度可以小于与形成GaN无线电器件314相关联的最大温度，但大于与形成IGZO显示器件306相关联的最大处理温度。
类似于GaN无线电314，Si逻辑器件310可以包括电接触部，例如发射极接触部322、基极接触部324、以及集电极接触部326。尽管示出了每个接触部的单个实例(为了清楚起见)，根据Si逻辑器件310的结构，可以包括任何数量的接触部。
SOC 300还可以包括IGZO显示器件306。类似于Si逻辑器件310，可以通过用于处理IGZO的已知操作来形成IGZO显示器件306。IGZO显示器件306的形成可以包括掩蔽GaN无线电314和/或Si逻辑器件310的部分。在一些实施例中，在形成IGZO显示器件306中可以去除GaN层和/或Si层的部分。与形成IGZO显示器件306相关联的最大处理温度可以小于与形成GaN无线电器件314或Si逻辑器件310相关联的最大温度。SOC 300可以包括使IGZO显示器件306与衬底302分隔开的IGZO。
类似于以上所讨论的器件，IGZO显示器件306可以包括电接触部，例如发射极接触部342、基极接触部344、以及集电极接触部346。尽管示出了每个接触部的单个实例(为了清楚起见)，根据IGZO显示器件306的结构，可以包括任何数量的接触部。
在一些实施例中，SOC 300可以直接在可弯曲的衬底302上形成。在其它实施例中，各种器件314、310、306可以形成，同时多层叠置体200附接到相对刚性的衬底(例如，Si衬底)并且随后在制造之后转移到可弯曲的衬底302上。尽管示出有三个不同的IC器件，但SOC300可以具有更多或更少的IC器件。SOC还可以包括多于一个单一类型的器件。这可以通过在单层材料中形成多个器件(例如，在Si层210内形成多个处理器)或通过包括多层的相同材料并且单独地地处理它们以形成单独的器件来完成。
SOC 300因此可以提供多层的器件，其中的所有IC器件(306、310、314)位于公共芯片上。以这种方式，所有器件的连接可以在公共过程中形成，以使得只需要单个金属化操作来形成多个器件的接触部。此外，所有器件的接触部可以位于SOC 300的公共底板中。
在一些实施例中，可弯曲的衬底302可以是纺织材料，以使得SOC 300可以并入到一件衣服或另一种形式的可穿戴式器件中。在一些实施例中，可弯曲的衬底302可以附接到纺织材料，以便于将SOC 300并入到一件衣服或另一种形式的可穿戴式器件中。
在一些实施例中，SOC 300还可以包括电池、太阳能电池、或另一种电源。电源可以耦合到各种IC器件以向其提供电力。在一些实施例中，电源可以例如由如先前关于叠置体200所讨论的一层非晶硅形成为一层器件。
图4示出了根据一些实施例的制造多器件SOC的方法400。方法400可以在402开始以将第一半导体材料沉积在衬底上。任何适当的技术可以用于执行这个操作。这可以包括将第一半导体材料直接沉积在衬底上或将第一半导体材料沉积在半导体材料与衬底之间的层(例如，一层ILD材料)上。
方法400可以在404继续以将一层电介质材料沉积在第一半导体材料上。任何适当的技术可以用于执行这个操作。这可以包括将电介质材料直接沉积在半导体材料上，或者其可以包括将电介质材料沉积在与半导体材料直接或间接接触的层上。
方法400可以在406继续以将第二半导体材料沉积在电介质材料上。任何适当的技术可以用于执行这个操作。这可以包括将第二半导体材料直接沉积在电介质层上或介于第二半导体材料与电介质层之间的层上。
一般而言，操作402到406可以被认为是叠置体制造操作并且涉及用于未来处理的多层叠置体。这可以对应于形成叠置体，例如图2中的叠置体200。尽管只讨论了两个半导体材料层，但可使用任何数量(例如，在图2中示出了三个半导体层)。可以重复操作404和406以形成具有额外的半导体层的叠置体。在一些实施例中，半导体层的数量可以对应于要制造的IC器件的数量。在一些实施例中，可以在单层的半导体材料内制造多个IC器件。
当通过处理第二半导体材料来形成第一IC器件时，方法400可以在408继续。任何适当的技术可以用于形成第一IC器件。这个操作可以包括与IC器件制造相关联的多个子操作。具体的子操作将根据要进行处理的半导体材料和要形成的IC器件的类型而变化。一般而言，层自底向上沉积，从而堆积叠置体，并且接着随后自顶向下对其进行处理。以这种方式，所沉积的最后一层可以是所处理的第一层。在一些实施例中，可以布置层以使得可以在与较低的处理温度相关联的处理操作之前完成与较高的处理温度(例如，最大处理温度)相关联的处理操作。以这种方式，最上面的半导体层(离衬底最远)可以与最高处理温度相关联，而最下面的半导体层(最靠近衬底)可以与最低处理温度相关联。中间层可以保护下面的半导体层(与较低的处理温度相关联)免受与处理上面的半导体层相关联的高处理温度。
当通过处理第一半导体材料来形成第二IC器件时，方法400可以在410继续。任何适当的技术可以用于形成第二IC器件。这个操作可以包括与IC器件制造相关联的多个子操作。具体的子操作将根据要进行处理的半导体材料和要形成的IC器件的类型而变化。如以上所提及的，与操作410相关联的最大处理温度可以小于与操作408相关联的最大处理温度。
虽然只示出了两个处理操作408、410，但可以使用任何数量的处理操作。如以上讨论的，可以使用多于两层的半导体材料。在一些实施例中，至少一个处理操作可以与每个半导体层相关联以由其形成IC器件。在一些实施例中，多于一个的处理操作可以与单个半导体层相关联，以便于在单层内形成多个IC器件。在一些实施例中，可以通过单个处理操作而不是执行不同的处理操作以形成不同的IC器件来在单层中同时形成多个IC器件。
在形成了所有的IC器件之后，金属化过程可以用于形成到不同IC器件的电连接。这可以包括形成接触部，例如先前关于图3所讨论的那些接触部。以这种方式，单个金属化过程可以用于形成所有IC器件的接触部。这还可以允许所有的接触部位于SOC的公共底板中。
可以使用按照期望所配置的任何适当的硬件和/或软件来将本公开内容的实施例实现成系统。图5示意性地示出了根据一些实施例的包括如本文中所述的SOC组件(例如，图3的SOC 300)的计算设备500。计算设备500可以包括用于容纳诸如母板502之类的板的壳体。母板502可以包括多个部件，包括但不限于处理器504和至少一个通信芯片506。处理器504可以物理地和电气地耦合到母板502。在一些实施方式中，至少一个通信芯片506也可以物理地和电气地耦合到母板502。在其它的实施方式中，通信芯片506可以是处理器504的部分。在一些实施例中，计算设备500的部分可以包含不同的柔性SOC。在一些实施例中，所有部件可以并入到单个柔性SOC中。如此，在一些实施例中，母板502可以是柔性器件。如图所示，除了通信芯片506以外，计算设备500还可以包括无线电508。如图所示，无线电508和处理器504可以被形成为SOC，例如SOC 300。
根据其应用，计算设备500可以包括可以或可以不物理地和电气地耦合到母板502的一个或多个其它部件。这些其它部件可以包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、照相机、以及大容量存储设备(例如，硬盘驱动器、光盘(CD)、数字通用盘(DVD)等)。
通信芯片506或无线电508可以实现用于往返于计算设备500的数据传输的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制电磁辐射来经由非固体介质的传递数据的电路、设备、系统、方法、技术、通信通道等。该术语并不暗示相关联的设备不包含任何导电，虽然在一些实施例中它们可以不包含导线。通信芯片506可以实现多种无线标准或协议中的任何无线标准或协议，包括但不限于电气与电子工程师协会(IEEE)标准，其包括Wi-Fi(IEEE 802.11族)、IEEE 802.16标准(例如，IEEE 802.16-2005修订)、长期演进(LTE)项目连同任何修订、更新和/或修正(例如，高级LTE项目、超移动宽带(UMB)项目(也被称为“3GPP2”)等)。与IEEE 802.16兼容的BWA网络通常被称为WiMAX网络，即代表全球微波接入互操作性的首字母缩写，所述WiMAX网络是通过IEEE 802.16标准的合格和互操作性测试的产品的认证标志。通信芯片506可以根据全球移动通信系统(GSM)、通用分组无线服务(GPRS)、通用移动通信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络来进行操作。通信芯片506可以根据GSM演进的增强数据(EDGE)、GSM EDGE无线接入网络(GERAN)、通用地面无线接入网络(UTRAN)、或演进UTRAN(E-UTRAN)来进行操作。通信芯片506和无线电508可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、演进数据优化(EV-DO)、其派生物以及被指定为3G、4G、5G和更高代的任何其它无线协议来进行操作。在其它实施例中，通信芯片506和无线电508可以根据其它无线协议来进行操作。
计算设备500可以包括多个通信芯片506。例如，第一通信芯片506可以专用于较短距离无线通信，例如Wi-Fi和蓝牙；并且第二通信芯片506可以专用于较长距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。如图所示，计算设备500可以包括一个或多个通信芯片506以及一个或多个无线电508。
计算设备500的处理器504可以封装在SOC(例如，如本文中所述的SOC 300)中。例如，处理器504可以与Si逻辑器件310相对应。SOC和母板502可以使用封装级互连件(例如，BGA球或其它互连结构)来耦合在一起。在一些实施例中，母板502可以是柔性器件。术语“处理器”可以指代对例如来自寄存器和/或存储器的电子数据进行处理以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的部分。
通信芯片506或无线电508还可以是如本文中所述的SOC(例如，SOC 300)的一部分。在其它的实施方式中，容纳在计算设备500内的另一种部件(例如，存储器器件或其它集成电路器件)可以是如本文中所述的SOC(例如，SOC 300)的一部分。在一个实施方式中，所有的IC器件可以是一个或多个SOC的部分以形成柔性计算设备。
在各种实施方式中，计算设备500可以是膝上型计算机、上网本、笔记本、超级本TM、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器、或数字视频记录器。在其它的实施方式中，计算设备500可以是处理数据的任何其它电子设备。在其它的实施方式中，计算设备500可以并入到一件衣服或另一种形式的可穿戴式器件中。
各种操作以最有助于理解所要求保护的主题的方式依次被描述为多个分立的操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。
示例
以下提供了一些非限制性示例。
示例1包括柔性集成电路(IC)装置，其包括：柔性衬底；包括设置在柔性衬底上的第一半导体材料的第一IC器件；设置在第一IC器件上的第一层的电介质材料；以及包括设置在第一层的电介质材料上的第二半导体材料的第二IC器件。
示例2包括示例1的装置，还包括：设置在第二IC器件上的第二层的电介质材料；以及设置在第二层的电介质材料上的第三IC器件。
示例3包括示例2的装置，其中，所述第三IC器件包括射频器件。
示例4包括示例1的装置，还包括：电耦合到与第一IC器件相关联的晶体管的第一接触部；以及电耦合到与第二IC器件相关联的晶体管的第二接触部；其中，第一接触部和第二接触部位于实质上相同的平面中。
示例5包括示例1-4中的任一项的装置，其中，第二IC器件包括基于硅的逻辑器件。
示例6包括示例1-4中的任一项的装置，其中，第一IC器件包括显示器件。
示例7包括示例1-4中的任一项的装置，其中，第一IC器件是基于氧化铟镓锌的器件。
示例8包括示例1-4中的任一项的装置，其中，柔性衬底是纺织材料。
示例9包括示例1-4中的任一项的装置，还包括耦合到第一IC器件的非晶硅层。
示例10包括用于制造柔性器件的方法，该方法包括：在衬底上沉积一层第一半导体材料；在第一半导体材料上沉积第一层的电介质材料；在第一层的电介质材料上沉积一层第二半导体材料；处理第二半导体材料以形成第一集成电路(IC)器件；处理第一半导体材料以形成第二IC器件；其中，第一和第二半导体材料具有不同的化学成分。
示例11包括示例10的方法，还包括：在第二半导体材料上沉积第二层的电介质材料；在第二层的电介质材料上沉积一层第三半导体材料；以及处理第三半导体材料以形成第三IC器件。
示例12包括示例11的方法，其中，在形成第一IC器件之前形成第三IC器件。
示例13包括示例12的方法，其中，与形成第三IC器件相关联的最大处理温度大于与形成第一IC器件相关联的最大处理温度。
示例14包括示例11的方法，其中，第三半导体材料具有不同于第一和第二半导体材料的化学成分。
示例15包括示例10-14中的任一项的方法，其中，在形成第二IC器件之前形成第一IC器件。
示例16包括示例15的方法，其中，与形成第一IC器件相关联的最大处理温度大于与形成第二IC器件相关联的最大处理温度。
示例17包括示例10-14中的任一项的方法，还包括形成到与第一和第二IC器件相关联的晶体管的电连接，以使得与第一和第二IC器件相关联的接触部实质上位于相同的平面中。
示例18包括示例10-14中的任一项的方法，还包括：将多个层转移到柔性衬底。
示例19包括示例10的方法，其中，第一和第二半导体材料两者都选自于包括以下项的列表：硅(Si)、氧化铟镓锌(IGZO)、和氮化镓(GaN)。
示例20包括示例10-14中的任一项的方法，其中，处理第一半导体材料以形成第二IC器件包括使用掩蔽过程来将第一IC器件图案化。
示例21包括柔性计算设备，其包括：柔性衬底；设置在柔性衬底上的第一IC器件；设置在第一IC器件上的第一层的电介质材料；设置在第一层的电介质材料上的第二IC器件；以及耦合到第一和第二IC器件两者的电源。
示例22包括示例21的计算设备，其中，柔性衬底界定设备的第一侧，并且设备还包括设置在与第一侧相对设置的设备的第二侧上的多个接触部。
示例23包括示例21的计算设备，其中，计算设备并入在一件衣服中。
示例24包括示例21的计算设备，其中，第一IC器件包括显示器，并且第二IC器件包括基于硅的逻辑单元或基于氮化镓的无线电器件的其中之一。
示例25包括示例21-24中的任一项的计算设备，其中：计算设备是包括与衬底耦合的天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、或照相机中的一项或多项的移动计算设备。
各种实施例可以包括以上所述的实施例的任何适当组合，以上所述的实施例包括以结合形式(和)上文中(例如，“和”可以是“和/或”)所描述的实施例的替代物(或)实施例。此外，一些实施例可以包括一个或多个制作的物品(例如，非暂态计算机可读介质)，其具有存储在其上的指令，在执行指令在时产生上述实施例中的任何实施例的动作。此外，一些实施例可以包括具有用于实行以上所述的实施例的各种操作的任何适当模块的装置或系统。
对所例示的实施方式的以上描述(包括在摘要中所述的内容)并非旨在是详尽的或者将本公开内容局限于所公开的精确形式。如相关领域中的技术人员将认识到的，虽然出于说明性目的在本文中描述了具体的实施方式和示例，但在本公开内容的范围内的各种等效修改是可能的。
鉴于以上的具体实施方式，可以对本公开内容的实施例做出这些修改。在所附权利要求中所使用的术语不应被解释为将本公开内容的各种实施例局限于说明书和权利要求书中所公开的具体的实施方式。相反，范围要完全由根据权利要求诠释的建立的原则所解释的所附权利要求来确定。

Claims (26)

1.一种柔性集成电路(IC)装置，包括：
柔性衬底；
第一集成电路器件，其包括设置在所述柔性衬底上的第一半导体材料；
第一层的电介质材料，其设置在所述第一集成电路器件上；以及
第二集成电路器件，其包括设置在所述第一层的电介质材料上的第二半导体材料，
其中，在形成所述第一集成电路器件之前形成所述第二集成电路器件。
2.根据权利要求1所述的柔性集成电路装置，还包括：
第二层的电介质材料，其设置在所述第二集成电路器件上；以及
第三集成电路器件，其设置在所述第二层的电介质材料上。
3.根据权利要求2所述的柔性集成电路装置，其中，所述第三集成电路器件包括基于GaN的射频器件。
4.根据权利要求1所述的柔性集成电路装置，还包括：
第一接触部，其电耦合到与所述第一集成电路器件相关联的晶体管；以及
第二接触部，其电耦合到与所述第二集成电路器件相关联的晶体管；
其中，所述第一接触部和所述第二接触部位于实质上相同的平面中。
5.根据权利要求1-4中的任一项所述的柔性集成电路装置，其中，所述第二集成电路器件包括基于硅的逻辑器件。
6.根据权利要求1-4中的任一项所述的柔性集成电路装置，其中，所述第一集成电路器件包括显示器件。
7.根据权利要求1-4中的任一项所述的柔性集成电路装置，其中，所述第一集成电路器件是基于氧化铟镓锌的器件。
8.根据权利要求1-4中的任一项所述的柔性集成电路装置，其中，所述柔性衬底是纺织材料。
9.根据权利要求1-4中的任一项所述的柔性集成电路装置，还包括耦合到所述第一集成电路器件的非晶硅层。
10.一种用于制造柔性器件的方法，所述方法包括：
在衬底上沉积一层第一半导体材料；
在所述第一半导体材料上沉积第一层的电介质材料；
在所述第一层的电介质材料上沉积一层第二半导体材料；
处理所述第二半导体材料以形成第一集成电路(IC)器件；
处理所述第一半导体材料以形成第二集成电路器件；
其中，所述第一半导体材料和所述第二半导体材料具有不同的化学成分，并且在形成所述第二集成电路器件之前形成所述第一集成电路器件。
11.根据权利要求10所述的方法，还包括：
在所述第二半导体材料上沉积第二层的电介质材料；
在所述第二层的电介质材料上沉积一层第三半导体材料；以及
处理所述第三半导体材料以形成第三集成电路器件。
12.根据权利要求11所述的方法，其中，在形成所述第一集成电路器件之前形成所述第三集成电路器件。
13.根据权利要求12所述的方法，其中，与形成所述第三集成电路器件相关联的最大处理温度大于与形成所述第一集成电路器件相关联的最大处理温度。
14.根据权利要求11所述的方法，其中，所述第三半导体材料具有不同于所述第一半导体材料和所述第二半导体材料的化学成分。
15.根据权利要求11-14中的任一项所述的方法，其中，所述第三集成电路器件包括基于GaN的射频器件。
16.根据权利要求15所述的方法，其中，与形成所述第一集成电路器件相关联的最大处理温度大于与形成所述第二集成电路器件相关联的最大处理温度。
17.根据权利要求10-14中的任一项所述的方法，还包括形成到与所述第一集成电路器件和所述第二集成电路器件相关联的晶体管的电连接，以使得与所述第一集成电路器件和所述第二集成电路器件相关联的接触部实质上位于相同的平面中。
18.根据权利要求10-14中的任一项所述的方法，还包括：
将多个所述层转移到柔性衬底。
19.根据权利要求10所述的方法，其中，所述第一半导体材料和所述第二半导体材料两者都选自于包括以下项的列表：硅(Si)、氧化铟镓锌(IGZO)、和氮化镓(GaN)。
20.根据权利要求10-14中的任一项所述的方法，其中，处理所述第一半导体材料以形成所述第二集成电路器件包括使用掩蔽过程来将所述第一集成电路器件图案化。
21.一种柔性计算设备，包括：
柔性衬底；
第一IC器件，其设置在所述柔性衬底上；
第一层的电介质材料，其设置在所述第一IC器件上；
第二IC器件，其设置在所述第一层的电介质材料上；以及
电源，其耦合到所述第一IC器件和所述第二IC器件，
其中，在形成所述第一IC器件之前形成所述第二IC器件。
22.根据权利要求21所述的计算设备，其中，所述柔性衬底界定所述设备的第一侧，并且所述设备还包括设置在所述设备的第二侧上的多个接触部，所述第二侧是与所述第一侧相对设置的。
23.根据权利要求21所述的计算设备，其中，所述计算设备并入到一件衣服中。
24.根据权利要求21所述的计算设备，其中，所述第一IC器件包括显示器，并且所述第二IC器件包括基于硅的逻辑单元或基于氮化镓的无线电器件的其中之一。
25.根据权利要求21-24中的任一项所述的计算设备，其中：
所述计算设备是包括与所述衬底耦合的天线、显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、盖革计数器、加速度计、陀螺仪、扬声器、或照相机中的一项或多项的移动计算设备。
26.根据权利要求25所述的计算设备，其中：
所述显示器包括触摸屏显示器。
CN201480076422.5A 2014-03-27 2014-03-27 多器件的柔性电子片上系统(soc)过程集成 Expired - Fee Related CN106030787B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/032037 WO2015147835A1 (en) 2014-03-27 2014-03-27 Multi-device flexible electronics system on a chip (soc) process integration

Publications (2)

Publication Number Publication Date
CN106030787A CN106030787A (zh) 2016-10-12
CN106030787B true CN106030787B (zh) 2019-11-08

Family

ID=54196152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480076422.5A Expired - Fee Related CN106030787B (zh) 2014-03-27 2014-03-27 多器件的柔性电子片上系统(soc)过程集成

Country Status (7)

Country Link
US (1) US10050015B2 (zh)
EP (1) EP3123507A4 (zh)
JP (1) JP6381004B2 (zh)
KR (1) KR102153466B1 (zh)
CN (1) CN106030787B (zh)
TW (1) TWI576998B (zh)
WO (1) WO2015147835A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220238525A1 (en) 2019-06-07 2022-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN114568037A (zh) 2019-10-17 2022-05-31 株式会社半导体能源研究所 半导体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5901041A (en) * 1997-12-02 1999-05-04 Northern Telecom Limited Flexible integrated circuit package
US6455398B1 (en) * 1999-07-16 2002-09-24 Massachusetts Institute Of Technology Silicon on III-V semiconductor bonding for monolithic optoelectronic integration
EP1548833A4 (en) * 2002-08-19 2007-03-21 Seiko Epson Corp FERROELECTRIC STORAGE AND METHOD FOR THE PRODUCTION THEREOF
US7453129B2 (en) * 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
US9153645B2 (en) * 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8120060B2 (en) * 2005-11-01 2012-02-21 Massachusetts Institute Of Technology Monolithically integrated silicon and III-V electronics
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009164160A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体デバイス積層体および実装方法
US20090168374A1 (en) * 2008-01-02 2009-07-02 Clayton James E Thin multi-chip flex module
FR2933232B1 (fr) * 2008-06-30 2010-10-29 Soitec Silicon On Insulator Procede de fabrication de dispositifs semi-conducteurs,et structure semi-conductrice obtenue par un tel procede
US8399889B2 (en) * 2009-11-09 2013-03-19 Solarmer Energy, Inc. Organic light emitting diode and organic solar cell stack
CA2845768A1 (en) * 2011-06-24 2012-12-27 Sharp Kabushiki Kaisha Display device and method for manufacturing same
US9093397B2 (en) * 2011-07-06 2015-07-28 Panasonic Corporation Flexible device manufacturing method and flexible device
US20130168706A1 (en) * 2011-09-08 2013-07-04 Agency For Science, Technology And Research Printed light emitting devices and method for fabrication therof
US9136402B2 (en) * 2012-02-28 2015-09-15 International Business Machines Corporation High efficiency flexible solar cells for consumer electronics
KR102481056B1 (ko) * 2012-08-10 2022-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 장치
JP2014049527A (ja) * 2012-08-30 2014-03-17 Seiko Epson Corp 光電変換素子、光電変換素子の製造方法、及び電子機器

Also Published As

Publication number Publication date
JP6381004B2 (ja) 2018-08-29
JP2017510979A (ja) 2017-04-13
EP3123507A4 (en) 2017-12-06
EP3123507A1 (en) 2017-02-01
WO2015147835A1 (en) 2015-10-01
US10050015B2 (en) 2018-08-14
US20170069596A1 (en) 2017-03-09
TWI576998B (zh) 2017-04-01
TW201545319A (zh) 2015-12-01
KR20160136293A (ko) 2016-11-29
KR102153466B1 (ko) 2020-09-08
CN106030787A (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
JP6938621B2 (ja) 量子コンピューティングアセンブリ
TWI770072B (zh) 具有用於扇出縮放的柱和通孔連接之高密度互連層的封裝基板
US10910347B2 (en) Method, apparatus and system to interconnect packaged integrated circuit dies
CN110176455A (zh) 量子点器件中的栅极布置
CN109791629A (zh) 量子点器件
CN111108604A (zh) 量子点器件的量子阱堆叠
CN110176532A (zh) 用于量子位器件的具有顶部超导体层的封装衬底
CN110176491A (zh) 量子点器件中的栅极布置
CN106463358A (zh) 金属互连件的接缝愈合
CN107112301A (zh) 半导体芯片的背侧上的电子元件集成
CN109716509A (zh) 内插器封装上的嵌入式管芯
CN108807200A (zh) 具有引线键合的多管芯堆叠的集成电路封装
TW202004974A (zh) 晶粒鋪設技術
CN107924949A (zh) 与磁感应器集成的晶体管的两侧上的金属
CN106030787B (zh) 多器件的柔性电子片上系统(soc)过程集成
US11901274B2 (en) Packaged integrated circuit device with recess structure
CN105990222B (zh) 半导体器件制作方法、半导体器件及电子装置
TW202247369A (zh) 包括配置用於可共享功率資源的集成裝置的封裝
US20220336306A1 (en) Fan out package with integrated peripheral devices and methods
US20190043747A1 (en) Flexible circuit interconnect structure and method of making same
WO2017172035A1 (en) Shell structure for insulation of a through-substrate interconnect
US9147658B2 (en) Stacked power supplies for integrated circuit devices and methods of making the same
Iacopi et al. More-than-Moore Devices and Integration for Semiconductors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191108

Termination date: 20210327

CF01 Termination of patent right due to non-payment of annual fee