CN110176532A - 用于量子位器件的具有顶部超导体层的封装衬底 - Google Patents

Abstract

用于量子位器件的具有顶部超导体层的封装衬底。一种示例性超导量子位器件封装，其包括：量子位管芯，该量子位管芯容纳超导量子位器件，该超导量子位器件包括至少一个谐振器；以及封装衬底，每个封装衬底具有第一面和相对的第二面。谐振器被布置在量子位管芯的第一面上。量子位管芯的第一面面向封装衬底的第二面并且通过第一级互连被附接到封装衬底的第二面。封装衬底的第二面包括面向谐振器的至少部分的超导体。这样的封装架构可以有利地允许降低设计复杂性和不期望的耦合，使得能够在封装的量子位管芯中包括更大数量的量子位器件，减少被用在封装衬底中的材料对谐振器性能的潜在负面影响，并且限制量子位退相干的一些源。

Description

用于量子位器件的具有顶部超导体层的封装衬底

技术领域

本公开一般地涉及量子计算的领域，以及更具体地，涉及用于与量子电路/量子位器件一起使用的封装衬底。

背景技术

量子计算指代与使用量子力学现象来操纵数据的计算系统有关的研究的领域。这些量子力学现象（诸如叠加（其中量子变量可以同时存在于多个不同状态中）和纠缠（其中多个量子变量具有与空间或时间上它们之间的距离无关的相关状态））在经典计算的世界中不具有类似物，并且因此不能够利用经典计算器件来实现。

量子计算机使用所谓的量子比特，其被称为量子位（术语“比特”和“量子位”两者通常可互换地指代它们保持的值以及指代存储该值的实际器件）。类似于经典计算机的比特，在任何给定时间，量子位可以是0或1。然而，与经典计算机的比特相比，量子位也可以同时是0和1，这是量子态的叠加——独特的量子力学现象的结果。纠缠也对量子位的独特性质做贡献，因为对量子处理器的输入数据可以在纠缠的量子位当中散开，从而也允许对该数据的操纵被散开：向一个量子位提供输入数据导致该数据被共享到第一量子位与之纠缠的其他量子位。

设计和制造量子电路是非常重要（non-trivia）的任务，因为在这样的电路中的独特的量子力学现象导致了独特的考虑因素，这些考虑因素在经典的非量子电路中从不必处理，该独特的考虑因素诸如例如在保护量子位免于退相干（decoherence）时采取预防措施，使得它们可以保持在它们的信息保持状态中足够长时间以执行必要的计算并且读出结果，并且能够在低温度下操作。这就是为什么与良好建立的且透彻研究的经典计算机相比，量子计算仍处于其起步阶段，其中固态量子处理器中的量子位的最高数量当前低于100，并且其中当前的制造方法远非可以被用在大规模制造中的那些方法。随着需要量子电路的应用的增长，对具有改进性能的量子电路组装件的需要也在增长。

附图说明

通过以下详细描述结合附图将容易地理解实施例。为了便于本描述，相同的参考标号表示相同的结构元件。通过示例的方式而非通过限制的方式在附图的各图中图示实施例。

图1提供了根据本公开的一些实施例的实现超导量子位的示例性量子电路的示意图。

图2提供了根据本公开的一些实施例的实现超导量子位的量子电路的示例性物理布局的示意图。

图3提供了根据本公开的一个实施例的将具有一个或多个量子位器件的管芯耦合到封装衬底的示例性量子位器件封装的示意图。

图4提供了根据本公开的另一实施例的将具有一个或多个量子位器件的管芯耦合到封装衬底的示例性量子位器件封装的示意图。

图5是根据本公开的各种实施例的制造量子位器件封装的示例性方法的流程图。

图6A-6E图示了根据本公开的各种实施例的使用图5中示出的方法来制造量子位器件封装组装件中的各种示例性阶段。

图7A和7B是根据本公开的各种实施例的可以包括本文中公开的量子位器件中的任何量子位器件的晶片和管芯的俯视图。

图8是根据本公开的各种实施例的可以包括本文中公开的量子位器件封装中的任何量子位器件封装的器件组装件的横截面侧视图。

图9是根据本公开的各种实施例的可以包括本文中公开的量子位器件封装中的任何量子位器件封装的示例量子计算器件的框图。

具体实施方式

概览

如上文简要描述的，量子计算或量子信息处理指代与使用量子力学现象来操纵数据的计算系统有关的研究的领域。量子力学现象的一个示例是量子叠加的原理，其断言任何两个或更多个量子态可以被加在一起（即叠加）以产生另一个有效量子态，并且任何量子态可以被表示为两个或更多个其他不同状态的和。量子纠缠是量子力学现象的另一示例。纠缠指代以下述这样的方式来产生或相互作用的粒子的群：一个粒子的状态变得与其他粒子的状态缠绕在一起。此外，不能独立地描述每个颗粒的量子态。代之以，针对作为整体的纠缠粒子的群给出量子态。量子力学现象的又一示例有时被描述为“坍塌”，因为其声称当我们观察（测量）粒子时，我们不可避免地改变它们的性质，因为一旦被观察到，粒子就不再处于叠加或纠缠的状态中（即，通过试图确定关于粒子的任何事物，我们使它们的状态坍塌）。

简而言之，叠加假定的是，给定的粒子可以同时处于两种状态中，纠缠假定的是，两个粒子可以是相关的，因为它们能够立即协调它们的状态而不管它们之间在空间和时间上的距离，并且坍塌假定的是，当人们观察粒子时，人们不可避免地改变粒子的状态以及该粒子与其他粒子的纠缠。这些独特的现象使得操纵量子计算机中的数据与操纵经典计算机（即，使用经典物理的现象的计算机）中的数据显著不同并且显著更有挑战的。此外，如上面简要描述的那样，保护量子位免于退相干也仍然是挑战。由于该原因，被用于构建量子电路的材料、结构和制造方法持续聚焦于减少伪（即，无意和不期望的）两级系统（TLS），其被认为是量子位退相干的主要源，其中，一般而言，如在量子力学中使用的，两级（也被称为“两态”）系统是可以存在于两个独立且物理上可区分的量子态的任何量子叠加中的系统。

如前面图示的，用于操纵和读出量子态的能力、使量子力学现象可见且可追踪、以及用于处理和改善量子位的量子态的脆弱性的能力呈现了在经典计算机中没有发现的独特挑战。这些挑战解释了为何工业和学术界如此多的当前努力继续聚焦于寻找新的和改进的物理系统，该物理系统的功能可以接近理论上设计的量子位的所预期的功能。迄今为止已经探索的用于实现量子位的物理系统包括例如超导量子位、单俘获离子量子位、硅（Si）量子点量子位、光子极化量子位等。

在上面列出的量子位的各种物理实现中，超导量子位是用于构建量子计算机的有前途的候选者。超导量子位基于约瑟夫森效应来操作，约瑟夫森效应指代超电流的宏观量子现象，即，由于零电阻而在没有施加任何电压的情况下跨被称为约瑟夫森结的器件无限长时间地流动的电流。约瑟夫森结是采用超导量子位器件从而形成量子电路元件的基础的量子电路中不可或缺的构建块，该量子电路元件可以近似理论设计的量子位的功能。

超导量子位器件中的另一种类型的不可或缺的构建块是被用来将量子位耦合在一起并且读出量子位的状态的谐振器。一般而言，量子电路的谐振器是传输线，通常是微波传输线，其被有意设计成在某些条件下支持线内的谐振振荡（即，谐振），即谐振器可以被视为谐振传输线。

对实现超导量子位的量子器件进行封装，即，布置量子位管芯，该量子位管芯容纳具有一个或多个超导量子位器件的量子电路，该超导量子位器件具有封装衬底，该封装衬底旨在提供机械支撑以便防止量子位管芯的物理损坏和腐蚀、并且支持量子位管芯与另外的组件（例如，电路板或外部控制电子器件）的电连接，这不是容易的任务。特别地，必须非常小心地将量子位退相干的各种源最小化，并且将各种元件之间的无意耦合最小化，该无意耦合可能影响栅保真度并且进一步影响相干性。常规地，已经使用引线接合封装来封装超导量子位器件。在引线接合封装中，量子位被放置在背离封装衬底的量子位管芯上，并且使用管芯的外围处的引线接合来完成去往量子位管芯和来自量子位管芯的电连接。虽然，有利地，这样的方法具有对量子位的最小影响，因为量子位相对远离封装衬底，但是电信号必须被路由到管芯的边缘，这导致更复杂的设计并且经常导致不期望的耦合。此外，对于更大数量的量子位，管芯周长以及因此管芯大小必须显著增长，以允许具有良好隔离的足够连接，这与针对量子计算器件的未来所设想的大规模制造是不兼容的。此外，利用标准引线接合技术，由于管芯和封装外壳所引起的寄生谐振是主要挑战。

本公开的实施例描述了新颖的超导量子位器件封装，以及相关的计算器件和方法。在一个实施例中，示例性超导量子位器件封装包括量子位管芯（即，第一衬底）和封装衬底（即，第二衬底）。量子位管芯容纳超导量子位器件（该器件也可以被称为“量子电路”或“量子电路组装件”），该超导量子位器件包括：至少一个超导量子位，但是通常是多个超导量子位；以及至少一个谐振器，但是通常是多个谐振器，该（一个或多个）谐振器被布置在量子位管芯的第一面处。封装衬底的表面包括在其上提供的图案化的超导体的层。量子位管芯被附接到封装衬底，使得谐振器中的至少一个谐振器的一个或多个部分面向超导体面的一个或多个部分，即，封装可以被称为“倒装芯片”封装，因为量子位管芯被“翻转”颠倒，使得谐振器面向着封装衬底。这样的封装可以具有优于常规封装方法的多个优点。使用倒装芯片封装架构可以消除或至少减少对上文描述的引线接合封装的需要，因此降低了设计复杂性和不期望的耦合，并且使得能够在封装的量子位管芯上包括更大数量的量子位。为封装衬底提供面向量子位器件谐振器的至少部分的超导体的层有利地减少了在封装衬底中使用的材料对谐振器性能的潜在负面影响，并且限制了量子位退相干的一些源。

为了提供去往量子位、来自量子位以及在量子位之间的基本上无损的连接，本文中描述的各种量子电路元件（例如，本文中描述的谐振器）的导电部分可以由一个或多个超导体制成。然而，这些导电部分中的一些或全部导电部分可以由非超导的导电材料制成。在下文中，除非另外指定，对量子电路的导电材料或导电电路元件的引用暗示可以使用但是不必须使用超导体。此外，在本文中被描述为“超导体”（其可以被可互换地描述为“超导的材料/超导材料”）的材料可以指代下述材料，该材料包括在典型的量子位操作条件下表现出超导行为的材料的合金，例如，在量子位通常操作所处的非常低的温度下表现出超导行为，但是在例如室温下不一定表现出这样的行为的材料。可以被用作本文中所描述的超导体的材料的一些示例包括：铝（Al）、铌（Ni）、锡（Sn）、钛（Ti）、锇（Os）、锌（Zn）、钼（Mo）、钽（Ta）、钒（V）、这样的材料的复合物或合金（例如，铌-钛、铌-铝或铌-锡），或这样的材料的氮化物（例如，氮化铌（NbN）、氮化钛（TiN）、氮化铌钛（NbTiN）），全部这些都是在量子位操作温度下的特殊类型的超导体，以及这些材料中的任何材料的任何组合。

尽管参考超导量子位、特别是传子（transmon）（特殊种类的超导量子位）提供了本公开的各种实施例的一些描述，但是本公开的至少一些教导可以适用于实现其他类型的量子位的量子电路，该其他类型的量子位例如除传子之外的超导量子位和/或除超导量子位之外的量子位，其可以与如在本文中所描述的封装衬底一起封装，全部这样的实现都在本公开的范围内。例如，本文中描述的量子位器件封装可以被用来封装混合半导体-超导量子电路的至少部分。

在以下详细描述中，对形成其一部分的附图进行参考，并且其中通过说明的方式示出了可以被实施的实施例。要理解的是，可以利用其他实施例，并且在不脱离本公开的范围的情况下，可以进行结构或逻辑改变。因此，以下详细描述不以限制的意义来理解。附图不一定按比例绘制。

可以以最有助于理解所要求保护的主题的方式将各种操作描述为依次的多个分立的动作或操作。然而，描述的次序不应当被解释为暗示这些操作必然是次序相关的。特别地，可以不以呈现的次序来执行这些操作。可以以与所描述的实施例不同的次序来执行所描述的操作。可以执行各种附加的操作，和/或可以在附加的实施例中省略所描述的操作。

出于本公开的目的，短语“A和/或B”意指（A）、（B）或（A和B）。出于本公开的目的，短语“A、B和/或C”意指（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。术语“在……之间”当关于测量范围而被使用时，包括测量范围的端点。如本文中使用的，符号“A/B/C”意指（A）、（B）和/或（C）。

该描述使用短语“在一个实施例中”或“在实施例中”，其可以各自指代相同或不同实施例中的一个或多个。此外，如关于本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。本公开可以使用基于视角的描述，诸如“在……上面”、“在……下面”、“顶部”、“底部”和“侧面”；使用这样的描述以便于讨论，并且这样的描述不旨在限制所公开的实施例的应用。除非另外指定，用以描述共同对象的序数形容词“第一”、“第二”和“第三”等的使用仅仅指示正被指代的相同对象的不同实例，并且不旨在暗示如此描述的对象必须处于时间上、空间上、以排序方式或以任何其他方式的给定的顺序中。

可以使用由本领域技术人员共同采用的术语来描述说明性实现的各种方面，以将他们的工作的实质传达给本领域其他技术人员。例如，术语“氧化物”、“碳化物”、“氮化物”等指代分别包含氧、碳、氮等的化合物。术语“基本上”、“靠近”、“近似”、“接近”和“约”通常指代在基于如在本文中所描述的或如本领域中已知的特定值的上下文的目标值的+/-20％内。此外，如本文中所使用的，指示了什么可以被认为是理想化行为的术语（诸如例如，“超导”或“无损耗”）旨在覆盖可能不是完全理想的但是处于对于给定应用而言的可接受余量内的功能。例如，就非零电阻或者非零的量的伪TLS而言，一定程度的损耗可能是可接受的，使得所得到的材料和结构仍可以由这些“理想化”术语指代。与可接受的损失的水平相关联的特定值预期随着时间而改变，因为制造精度将改善，并且如容错方案可能变得对更高损耗更容忍，全部这些都在本公开的范围内。

更进一步，虽然本公开可以包括对微波信号的引用，但这仅因为当前量子位被设计成与这样的信号一起工作，因为微波范围内的能量高于量子位在通常以其操作的温度下的热激发。另外，用于控制和测量微波的技术是众所周知的。出于这些原因，量子位的典型频率在1-10 GHz中（例如在5-10 GHz范围中），以便高于热激发，但是足够低以易于微波工程。然而，有利地，因为量子位的激发能量可以由电路元件控制，所以可以将量子位设计成具有任何频率。因此，一般而言，量子位可以被设计成与处于电磁频谱的其他范围中的信号一起操作，并且可以相应地修改本公开的实施例。全部这些替代的实现都在本公开的范围内。

示例性量子电路

为了突出新颖的由具有封装衬底的量子位器件封装所提供的优点，该封装衬底具有在其上提供的图案化的超导体层，如本文中描述的那样，首先描述可以被包括在量子位管芯中的量子电路的各种实现将是有帮助的。

图1提供了根据本公开的一些实施例的示例性量子电路100的示意图。示例性量子电路100可以表示被实现在量子位管芯上以与如本文中所描述的封装衬底一起封装的超导量子位器件中的任何超导量子位器件。

如在图1中示出的，示例性量子电路100可以包括两个或更多个量子位102（诸如例如量子位102-1和102-2之类的跟随在划线（dash）之后的参考标号指示相同或类似元件的不同实例）。在量子电路100实现超导量子位（即，量子位102是超导量子位）的情况下，超导量子位102中的每个可以包括电连接到一个或多个其他电路元件106的一个或多个约瑟夫森结104，与（一个或多个）约瑟夫森结104组合的该其他电路元件106形成了提供多级量子系统的非线性振荡器电路，其中前两个到三个级定义了在正常操作下的量子位。对于超导量子电路100的示例，电路元件106可以是例如并联电容器、超导量子干涉器件（SQUID）的超导环、用于设定量子位的总电容的电极、或/和用于将量子位电容性地耦合到读出谐振器、耦合谐振器和直接微波驱动线中的一个或多个或者将量子位电磁耦合到通量偏置线的端口。

通常，当量子位仅采用一个约瑟夫森结时，量子位的频率不能被基本上改变而超出由设计所限定的频率，除非量子位电容性元件中的一个是可调谐的。采用两个或更多个约瑟夫森结（例如，被布置在所谓的超导量子干涉器件（SQUID）中）允许控制量子位的频率，这进而允许更好地控制关于量子位是否以及何时与量子电路的其他组件（例如，与其他量子位）相互作用。一般而言，具有超导量子位的SQUID包括：一对约瑟夫森结和连接一对约瑟夫森结的导电的环（通常是超导材料（即，超导环））。将某个取向上的净磁场施加于具有超导量子位的SQUID环允许控制量子位的频率。特别地，向超导量子位的SQUID区域施加磁场通常被称为量子位的“通量控制”，并且通过提供穿过通常被称为“通量偏置线”（也被称为“通量线”或“通量线圈线”）的导电或超导线的直流（DC）或电流的脉冲来生成磁场。通过提供足够靠近SQUID的通量偏置线，由于穿过通量偏置线的电流而生成的磁场延伸到SQUID，从而调谐量子位频率。

微波驱动线（也被称为“微波线”或“驱动线”）通常被用来通过提供量子位频率下的微波脉冲来控制量子位的状态，这进而刺激（即，触发）量子位的0与1状态之间的跃迁。通过改变该脉冲的长度，可以刺激部分跃迁，从而给出量子位的0和1状态的叠加。

如在图1中示出的，示例性量子电路100通常包括多个非谐振传输线108和多个谐振器110，例如耦合和读出谐振器。

非谐振传输线108通常被用于将微波信号传送到不同量子电路元件和组件/传送来自不同量子电路元件和组件的信号，该量子电路元件和组件诸如例如用于各种量子位的各种控制线。例如，对于超导量子位，非谐振传输线108的示例包括通量偏置线、微波馈送线和直接驱动线。

一般而言，量子电路的谐振器110与非谐振微波传输线108的不同之处在于谐振器是被有意设计成在某些条件下支持线内的谐振振荡（即，谐振）的传输线。相比之下，非谐振传输线可以类似于常规的微波传输线，因为它们被设计成避免谐振，尤其是在靠近于这样的非谐振线的附近的任何谐振器的谐振频率/波长的频率/波长处的谐振。一旦制造了非谐振传输线，它们中的一些可能无意地支持一些谐振，但是，在其设计期间，采取努力来尽可能地将谐振、驻波和反射信号最小化，使得全部的信号都可以被传输通过这些线而没有谐振或具有尽可能小的谐振。例如，非谐振传输线的末端可以被设计成具有特定阻抗（例如，基本上是50欧姆），以将对线被连接到的其他电路元件的阻抗失配最小化，以便将在过渡（例如，从芯片到封装、从封装到连接器的过渡等）处的反射信号的量最小化。

可以制造具有固定边界条件的谐振器，并且这些边界条件可以控制将在被用来实现谐振器的给定的传输线结构内谐振的频率/波长。为了满足谐振的边界条件，实现谐振器的传输线的每个末端可以是：节点，如果传输线的每个末端短接到地（例如，通过被电连接到实现谐振器的传输线结构的接地平面，或者被电连接到任何其他地电位）；或者腹点（antinode），如果传输线的每个末端电容性地或电感性地耦合到另一个量子电路元件。因此，谐振器110与非谐振微波传输线108的不同之处在于如何终止这些线。用于在衬底上路由信号的线（即，非谐振传输线108中的一个）通常从特定源（例如，接合焊盘或与源的另一种类型的电连接）延伸到特定负载（例如，接近于量子点器件的短路或另一个接合焊盘，或与负载的另一电连接）。换句话说，非谐振传输线108以与源、接地槽和/或负载的直接电连接终止。另一方面，传输线谐振器通常由一条传输线组成，该传输线以两个开路（在半波长谐振器的情况下）或者开路和短路（在四分之一波长谐振器的情况下）终止。在该情况下，对于期望的谐振频率，传输线长度可以例如分别是微波波长除以2或除以4的倍数。然而，其他终止也是可能的，例如电容性的或电感性的终止，并且在该情况下，支持谐振所需要的线长度将不同于上面所限定的线长度。例如，电容性终止可以被用于通过电容性相互作用被耦合到量子位、被耦合到馈线、线或另一个谐振器的谐振器。

除了通过电容性或电感性耦合或短路的线终止之外，为了支持谐振振荡，谐振器110的传输线段需要具有可以支持这样的振荡的特定长度。这就是为什么通常谐振器110可以被布局在比实际距离将需要的更长的衬底上（即，通常将以可能的最紧凑的方式来布局非谐振传输线以覆盖距离，例如，没有任何曲线、扭动或多余的长度，而谐振器可能需要具有曲线、扭动，并且长于谐振器应该耦合的两个元件之间的最短距离以便足够长以支持谐振）。

与超导量子位一起使用的一种类型的谐振器110是所谓的耦合谐振器（也被称为“总线谐振器”），其提供一种用于将不同的量子位耦合在一起以便实现量子逻辑门的方式。与超导量子位一起使用的另一种类型的谐振器110是所谓的“读出谐振器”，其可以被用来读取量子位的（一个或多个）状态。这两种类型的谐振器在概念上是类似的，并且除了耦合或“总线”谐振器仅涉及两个或更多个量子位之间的电容性耦合，而读出谐振器涉及两个或更多个量子位与馈线之间的电容性耦合之外，具有与读出谐振器类似的基础物理。耦合谐振器可以被实现为微波传输线段，其包括在两侧上接地的电容性或电感性连接（例如，半波长谐振器），这导致了传输线内的振荡（谐振）。虽然耦合谐振器的末端具有对地的开路，但是耦合谐振器的每侧通过处于适当的位置中并且足够接近于量子位而被电容性地或者电感性地耦合到相应的（即，不同的）量子位。因为耦合谐振器的不同区域具有与相应的不同量子位的耦合，所以两个量子位通过耦合谐振器被耦合在一起。因此，可以采用耦合谐振器以用于实现逻辑门。

转向读出谐振器，类似于总线/耦合谐振器的读出谐振器是传输线段。在一个末端上，它可以具有与地的开路连接以及与其他量子元件或非谐振微波馈线的任何电容性或者电感性耦合的连接。另一方面，读出谐振器可以具有与地的电容性连接（对于半波长谐振器而言）或者可以具有对地的短路（对于四分之一波长谐振器而言），这也导致了传输线内的振荡，其中振荡的谐振频率靠近于量子位的频率。在一些实施例中，可以针对每个量子位提供对应的读出谐振器。再次通过电容性或电感性耦合，通过处于适当的位置中并且足够接近于量子位，将读出谐振器耦合到量子位。由于读出谐振器与量子位之间的耦合，量子位的状态中的变化导致读出谐振器的谐振频率的变化。进而，读出谐振器的谐振频率中的变化可以经由连接被外部地读取，该连接通往外部电子器件，例如导线或焊料接合焊盘。

对于非谐振传输线108，上面提供了通量偏置线的一些描述，并且为了简洁起见，这里不再重复。一般而言，使例如从引线接合焊盘或任何其他连接元件提供的电流穿过通量偏置线允许调谐（即，改变）对应量子位102的频率，给定的通量偏置线被连接到所述对应量子位102。由于在给定的通量偏置线中运行电流，在线周围产生了磁场。如果这样的磁场足够接近于给定的量子位102，例如，通过紧接（足够靠近）于量子位102提供的通量偏置线的一部分，则磁场耦合到量子位，由此改变量子位的能级之间的间隔。进而，这改变了量子位的频率，因为频率经由方程E=hν（普朗克方程）与能级之间的间隔直接相关，其中E是能量（在该情况下是量子位的能级之间的能量差），h是普朗克常数，并且ν是频率（在该情况下是量子位的频率）。如该方程说明的那样，如果E改变，则v改变。可以沿着通量线中的每个向下发送不同的电流和电流的脉冲，从而允许独立调谐各种量子位。

通常，可以控制量子位频率以便使频率更靠近于或更远离另一个谐振项，例如，耦合谐振器或所耦合的邻近量子位，以实现多量子位相互作用，如在特定的环境（setting）中可能期望的那样。

例如，如果第一量子位102-1和第二量子位102-2经由连接这些量子位的耦合谐振器（即，谐振器110的示例）相互作用是期望的，则两个量子位102可能需要被调谐成处于几乎相同的频率或等于或几乎等于非谐度的失谐。这样的两个量子位可以以其来相互作用的一种方式是，如果第一量子位102-1的频率被调谐得非常靠近于耦合谐振器的谐振频率，则第一量子位在处于激发态时可以通过发射光子向下弛豫（relax）回到基态（类似于被激发的原子将如何弛豫），这将在耦合谐振器内谐振。如果第二量子位102-2也处于该能量处（即，如果第二量子位的频率也被调谐得非常靠近于耦合谐振器的谐振频率），则它可以经由耦合了这两个量子位的耦合谐振器吸收从第一量子位发射的光子，并且从其基态被激发到激发态。因此，两个量子位相互作用或被纠缠，因为一个量子位的状态由另一个量子位的状态控制。在其他情况中，两个量子位可以经由虚光子的交换相互作用，其中量子位不必被调谐成彼此处于相同的频率处。一般而言，两个或更多个量子位可以被配置成通过将它们的频率调谐到特定值或范围来彼此相互作用。

另一方面，有时可能期望的是，由耦合谐振器耦合的两个量子位不相互作用，即，量子位是独立的。在该情况下，通过借助于控制在适当的通量偏置线中的电流将磁通量施加到一个量子位，可能导致量子位的频率足够地变化，使得它可以发射的光子不再具有合适的频率来通过总线经由虚光子传递在耦合谐振器上或者在邻近的量子位上谐振。如果对于这样的频率失谐光子而言无处可去，则量子位将更好地与其周围环境隔离，并且将在其当前状态中生存更久。因此，一般而言，两个或更多个量子位可以被配置成通过将它们的频率调谐到特定值或范围来减少彼此的相互作用。

每个量子位102的（一个或多个）状态可以通过谐振器110的其对应的读出谐振器来读取。如下面解释的，量子位102的状态引起相关联的读出谐振器中的谐振频率中的偏移。然后，可以使用其与馈线的耦合来读出谐振频率中的该偏移。为了该目的，可以针对每个量子位提供各个读出谐振器。如上文描述的，读出谐振器可以是传输线段，其包括在一侧上与地的电容性连接，并且在另一侧或者与地短路（对于四分之一波长谐振器）或者具有与地的电容性连接（对于半波长谐振器），这导致传输线内的振荡（谐振），该振荡取决于近端量子位的状态。读出谐振器可以通过处于适当的位置中并且足够接近于量子位、更具体地当量子位被实现为传子时，处于适当的位置中并且足够接近于电容性地耦合到读出谐振器的量子位102的第一元件（或“岛”）来耦合到其对应的量子位102。由于读出谐振器与量子位之间的耦合，量子位的状态中的变化导致读出谐振器的谐振频率中的变化。进而，通过确保读出谐振器是足够接近于对应的微波馈线的，读出谐振器的谐振频率中的变化引起微波馈线的传输系数中的变化，这可以被外部地检测。

耦合谐振器，或更一般地，耦合组件允许将不同的量子位耦合在一起，例如如上文描述的，以便实现量子逻辑门。耦合组件可以包括邻近量子位上的耦合组件、集总元件电容器、集总元件谐振器或传输线段。耦合传输线段（例如，耦合谐振器或总线谐振器）与读出谐振器类似，因为它是包括与两侧上的各种对象（例如，量子位、地等）的电容性连接的传输线段（即，半波长谐振器），这也导致在耦合谐振器内的振荡。耦合组件的每侧/末端通过处于适当的位置中并且足够接近于量子位、即在量子位被实现为传子时足够接近于电容性地耦合到耦合组件的量子位的第一元件（或“岛”）而被耦合（再次，电容性地或电感性地）到相应的量子位。因为给定的耦合组件的每侧具有与相应的不同量子位的耦合，所以两个量子位通过耦合组件被耦合在一起。因此，可以采用耦合组件以便实现多量子位相互作用。

在一些实现中，微波线不仅可以被用来读出量子位的状态，如上文描述的那样，还可以被用来控制量子位的状态。当单个微波线被用于该目的时，线以半双工模式操作，其中在某些时候，它被配置成读出量子位的状态，并且在其他时候，它被配置成控制量子位的状态。在其他实现中，微波线可以被用来仅读出量子位的状态，如上文描述的那样，而单独的驱动线可以被用来控制量子位的状态。在这样的实现中，被用于读出的微波线可以被称为读出线，而被用于控制量子位的状态的微波线可以被称为驱动线。驱动线可以通过向量子位提供以量子位频率的微波脉冲来控制它们的相应量子位102的状态，该微波脉冲进而刺激（即，触发）量子位的状态之间的跃迁。通过改变该脉冲的长度，可以刺激部分跃迁，从而给出量子位的状态的叠加。

电路元件106、非谐振传输线108和谐振器110可以被广义地认为是用于量子位102或/和约瑟夫森结104（在量子位102是超导量子位的情况下）的“支持电路”。可以在以电路元件106的形式的“量子位支持电路”与以非谐振传输线108和谐振器110的形式的“芯片支持电路”之间进行进一步的区分。此外，用于向量子电路100的不同电路元件和组件提供微波或其他电信号的任何其他连接（诸如例如各种电路组件的电极之间的连接，或者用于均衡地线/平面上的静电电位的特定传输线的地线/平面之间的连接）可以被认为是在“支持电路”的一般类别内。更进一步，术语“支持电路”还可以被用来指代提供去往量子电路元件/组件和非量子电路元件/来自量子电路元件/组件和非量子电路元件/在量子电路元件/组件和非量子电路元件之间的电互连（其也可以在量子电路中提供）的元件，以及指代在量子电路中提供的各种非量子电路元件之间的电互连。可以在量子电路中提供的非量子电路元件的示例可以包括各种模拟和/或数字系统，例如，模拟到数字转换器、混合器、多路复用器、放大器等。

在其中量子电路100实现除超导量子位之外的量子位的实施例中，除了量子位102将不包括约瑟夫森结104并且电路元件106可能与上文描述的那些不同之外，如上文提供的描述仍然是适用的。

量子电路100的量子位102、非谐振传输线108和谐振器110可以在衬底/管芯上、在其之上提供或被至少部分地嵌入在衬底/管芯中（在图1中未示出）。衬底可以是适合于实现本文中所描述的量子电路组装件的任何衬底。在一个实现中，衬底可以是晶体衬底，诸如但不限于硅衬底或蓝宝石衬底，并且可以作为晶片或其一部分来提供。在其他实现中，衬底可以是非晶体的。一般而言，提供了优于可能的缺点（例如，伪TLS的负面影响）的足够优势（例如，足够好的电隔离和/或应用已知制造和处理技术的能力）和可以用作在其上可以构建量子电路的基础的任何材料落入本公开的精神和范围内。衬底的附加示例包括绝缘体上硅（SOI）衬底、III-V衬底和石英衬底。

在各种实施例中，量子电路（诸如图1中示出的量子电路）可以被用于实现与量子集成电路（IC）相关联的组件。这样的组件可以包括安装在量子IC上或嵌入在量子IC中的那些组件，或者连接到量子IC的那些组件。量子IC可以是模拟的或数字的，并且可以在量子系统内或与量子系统相关联的许多应用中使用，诸如例如，量子处理器、量子放大器、量子传感器等，这取决于与IC相关联的组件。可以采用IC作为芯片组的部分，以用于在量子系统中执行一个或多个相关功能。

容纳量子电路100使得谐振器110中的至少一些在管芯的第一面上提供的量子位管芯可以与封装衬底一起被封装，使得在量子位管芯的第一面上的谐振器110的至少部分面向在封装衬底的表面之上提供的超导体层的一个或多个部分，如本文中描述的那样。

图2提供了根据本公开的一些实施例的实现超导量子位202的量子电路200的示例性物理布局的示意图。

与图1类似，示例性量子电路200可以表示被实现在量子位管芯上以与如本文中描述的封装衬底一起封装的超导量子位器件中的任何超导量子位器件。特别地，量子电路200可以被视为图示了图1中示出的量子电路100的示例性布局，其中量子位102（在图2中示出为量子位202）被实现为传子，即一种特定种类的超导量子位，其特征在于使用电容器作为“电路元件106”。传子（其是具有是“传输线并联等离子体振荡量子位”的缩写的名称的一种类型的电荷量子位）对于构建量子电路和量子计算器件而言是特别有前途的，因为它们对电荷噪声表现出降低的敏感性。在图2中通过图示在图2中示出的两个量子位202中的每个包括交叉电容器206（标记图2中示出的两个量子位202中的仅一个，以便不使附图混乱）和SQUID环204（图2中示出的小方块，也标记图2中示出的两个量子位202中的仅一个）示出了传子的使用。图2中示出的电容器206可以被视为图1中示出的电路元件106的示例，而图2中示出的SQUID环204的约瑟夫森结（在图2中未具体示出约瑟夫森结）可以被视为图1中示出的约瑟夫森结104的示例。在其他实施例中，电容器206可以是任何其他类型的电容器，不一定是如图2中示出的交叉电容器。

与图1类似，图2图示了两个量子位202。另外，图2图示了读出谐振器210（每个量子位202一个读出谐振器210）、耦合两个量子位202的耦合谐振器212、通量偏置线214（每个量子位202一个通量偏置线214）、微波馈线216（被图示为单个微波馈线216，尽管在其他实施例中各个微波馈线可以被用于量子位202中的每个）和驱动线218的示例性布局。读出和耦合谐振器210、212可以被视为图1中示出的谐振器110的示例。通量偏置线214、微波馈线216和驱动线218可以被视为图1中示出的非谐振传输线108的示例。参考图1，上文描述了这些元件中的每个的功能，并且因此，为了简洁起见，这里不再重复。

在各种实施例中，图2中示出的各种导电电路元件（例如，被包括在量子电路200中的谐振器或各种非谐振传输线）可以具有不同的形状和布局，并且与图2的示例中示出的内容相比，可以相对于彼此被放置在不同的位置处。一般而言，如例如在本文中在谐振或非谐振传输线或例如这样的传输线的信号线的上下文中使用的术语“线”并不暗示直线，除非特别地这样陈述。例如，一些谐振器或非谐振传输线或其部分（例如，谐振器或非谐振传输线的导体条，该导体条也可以被称为“信号线”）可以包括更多曲线、扭动和匝（turn），而其他谐振或非谐振传输线或其部分可以包括较少的曲线、扭动和匝，并且一些谐振器或非谐振传输线或其部分可以包括基本上直线。在一些实施例中，各种谐振器或非谐振传输线可以以使得它们不进行电连接的这样的方式彼此交叉，这可以通过使用例如将一个互连桥接在另一个之上的桥接器来完成。只要这些谐振器和非谐振传输线根据如本领域中已知的这些结构的使用来操作，上文描述了针对这些结构的一些示例性原理，具有与图2中图示的那些量子电路元件不同的形状和布局的这些量子电路元件的量子电路全部都在本公开的范围内。

图2进一步图示了量子电路200包括图2中分别被示出为白色和黑色圆圈的各种导电触点220、222。白色圆圈（图2中将其中的仅3个标记有参考标号220，以便不使附图混乱）图示了在要被连接到封装衬底的相对面的量子位管芯的面处的接地导电触点220（即，在器件的操作期间要被连接到地电位的触点）（例如导电凸块）的示例性位置。如本领域中已知的，这样的接地触点通常在管芯支持微波信号的传播时使用，以便例如抑制微波平行板模式、电路块之间的交叉耦合以及衬底谐振模式。一般而言，提供接地通路可以改善信号质量、使得能够实现快速脉冲激发、抑制辐射损耗和不期望的谐振器模式，并且改善不同线之间的隔离。黑色圆圈（图2中将其中的仅2个标记有参考标号222，以便不使附图混乱）图示了在要被连接到封装衬底的相对面的量子位管芯的面处的信号传导触点222（即，在器件的操作期间要被连接到信号源的触点）（例如导电凸块）的示例性位置。信号传导触点222可以被用于量子位的编程、调谐和读出，例如，如上文描述的那样。在其上提供这些导电触点220、222和量子电路的其余部分的管芯可以包括多个导电层，该导电层可以通过绝缘材料彼此电隔离，该绝缘材料可以包括任何合适的材料，诸如层间电介质（ILD）。绝缘材料的示例可以包括氧化硅、氮化硅、氧化铝、碳掺杂氧化物和/或氮氧化硅。

图2中的接地触点220和信号触点222的位置和数量的图示是纯说明性的，并且在各种实施例中，触点220、222可以在不同的位置处提供，如微波工程中已知的那样。此外，尽管图1和图2图示了包括仅两个量子位的量子电路的示例，但是具有任何更大数量的量子位的实施例是可能的并且在本公开的范围内。

带有具有顶部超导体层的封装衬底的量子位管芯的倒装芯片封装

在一些实施例中，量子电路100（例如，如利用图2中示出的物理布局来图示的）可以被包括在管芯中/上，并且被耦合到封装衬底以形成超导量子位器件封装。图3和图4提供了根据本公开的不同实施例的将具有一个或多个量子位器件的量子位管芯304耦合到封装衬底314的示例性量子位器件封装300的示意图。在图3和图4的描述中利用参考标号引用的多个元件在图3和图4中利用不同图案来指示，其中在图3和图4的底部处提供示出了参考标号与图案之间的对应关系的图例，并且在图3和4中未用指向它们的箭头进行标记，以便不使附图混乱。例如，图例图示了图3和图4使用不同的图案来示出谐振器310、超导体320等。

图3和图4图示了量子位管芯304可以具有第一面306和第二面308，并且封装衬底314可以具有第一面316和第二面318。在量子位管芯304中实现的一个或多个量子位器件可以包括一个或多个量子电路100、200、如上文描述的这些电路的任何组合或任何另外的变型。在图3和图4中没有示出这些电路的细节以便不使附图混乱，但是两个示例性谐振器被示出为谐振器310，所述谐振器310可以接近于量子位管芯304的第一面306或在量子位管芯304的第一面306上被提供。在量子位管芯304上实现的（一个或多个）量子电路的元件的其余部分可以被实现在第一面306上或附近、第二面308上或附近、或其间的任何地方。一般而言，任何数量的量子位102/202、读出谐振器210、耦合谐振器212、通量偏置线214、微波线216、驱动线218、导电触点220、222和本文中参考超导量子电路100和200所讨论的其他组件可以被包括在量子位管芯304中。导电通路可以延伸并且被耦合在被实现在量子位管芯304上的量子电路的各种元件之间，在图3和图4中未具体示出这样的导电通路，因为在这些图中未具体示出量子电路的细节。

图3和图4进一步图示了将量子位管芯304的第一面306耦合到封装衬底314的第二面318的第一级互连312。尽管未在图3和4中具体示出以便不使附图混乱，但是在一些实施例中，可以在量子位管芯304的第一面306上以及在封装衬底314的第二面318上提供导电触点，使得每个第一级互连312将量子位管芯304的第一面上的导电触点与封装衬底314的第二面上的对应的导电触点耦合。量子位管芯304的第一面上的这样的导电触点可以包括如图2中示出的导电触点220和222。此外，图3和图4使用与图2中使用的白色和黑色圆圈类似的白色和黑色圆圈的符号，从而图示了一些第一级互连312可以被用来提供与地电位的连接性（在图3和图4中被示出为白色圆圈的第一级互连312），而其他第一级互连312可以被用来提供与信号源/负载的连接性（在图3和图4中被示出为黑色圆圈的第一级互连312）。因此，如果在图3和图4中示出了来自图2的导电触点220、222，则在图3和图4中被示出为白色圆圈的第一级互连312将被电连接到接地导电触点220，而在图3和图4中被示出为黑色圆圈的第一级互连312将被电连接到信号传导触点222。

在量子位管芯304的第一面306处的导电触点以及因此对应的第一级互连312可以被连接到被实现在量子位管芯304上的量子电路的任何合适的元件，例如，上文描述的量子电路100、200中的任何量子电路。例如，在一些实施例中，在量子位管芯304的第一面306处的导电触点中的至少一些导电触点以及因此对应的第一级互连312可以被电连接到超导量子位器件的一条或多条通量偏置线，该超导量子位器件由量子位管芯304的量子电路实现。在这样的实施例中，第一级互连312和封装衬底314可以被配置成使得能够从量子位管芯304的外部的控制逻辑向量子位管芯304的一条或多条通量偏置线提供电流，例如用于调谐超导量子位器件的一个或多个超导量子位的谐振频率，如上文描述的那样。在另一示例中，在一些实施例中，在量子位管芯304的第一面306处的导电触点中的至少一些导电触点以及因此对应的第一级互连312可以被电连接到超导量子位器件的一条或多条驱动线，该超导量子位器件由量子位管芯304的量子电路实现。在这样的实施例中，第一级互连312和封装衬底314可以被配置成使得能够从量子位管芯的外部的控制逻辑向量子位管芯的一条或多条驱动线提供电流，用于控制超导量子位器件的一个或多个超导量子位的量子态，如上文描述的那样。在又一示例中，在一些实施例中，在量子位管芯304的第一面306处的导电触点中的至少一些导电触点以及因此对应的第一级互连312可以被电连接到被耦合到至少一个谐振器310的一条或多条读出线，该谐振器310由量子位管芯304的量子电路实现。在这样的实施例中，第一级互连312和封装衬底314可以被配置成使得量子位管芯的外部的控制逻辑能够检测一条或多条读出线中的电流，用于检测超导量子位器件的一个或多个超导量子位的量子态，如上文描述的那样。

一般而言，互连结构可以被布置在超导量子电路内，该超导量子电路被实现在量子位管芯304中以及被实现在封装衬底314中，以根据各种各样的设计来路由电信号（特别地，该布置不限于图3-4或其他附图中的任何附图中描绘的互连结构的特定的配置，并且可以包括更多或更少的互连结构）。在被实现在量子位管芯304中的超导量子电路100、200的操作期间，可以通过由量子位管芯304和封装衬底314的导电触点和导电通路所提供的互连来将电信号（诸如例如电源、输入/输出（I/O）信号，包括用于量子位102、202的外部和内部控制的各种控制信号）路由到超导量子电路100、200的量子位102、202和/或路由来自超导量子电路100、200的量子位102、202的电信号。

在各种实施例中，在量子位管芯304上和在封装衬底314上的导电触点可以由任何合适的导电材料（例如，超导材料）形成。例如，在一些实施例中，在量子位管芯304上和/或在封装衬底314上的导电触点可以包括铝，并且第一级互连312和/或第二级互连326可以包括铟基焊料。在一些实施例中，在量子位管芯304上和/或在封装衬底314上的导电触点可以包括可以被选择以用于不同的目的的多层的材料。在一些实施例中，这样的导电触点可以由铝形成，并且可以包括在铝与相邻的互连之间的金的层（例如，具有小于1微米的厚度），以限制触点的表面的氧化并且改善与相邻焊料的粘附。在一些实施例中，导电触点可以由铝形成，并且可以包括诸如镍之类的垒金属的层，以及金的层，其中垒金属的层被布置在铝与金的层之间，并且金的层被布置在垒金属与相邻互连之间。在这样的实施例中，金可以保护垒金属表面免于在组装之前氧化，并且垒金属可以限制焊料从相邻互连扩散到铝中。在一些实施例中，在量子位管芯304上和/或在封装衬底314上的导电触点可以采用焊料接合焊盘的形式，但是可以使用其他第一级互连结构（例如，导电环氧树脂、各向异性导电膜、铜对铜接合柱）以将电信号路由到量子位管芯304/路由来自量子位管芯304的信号，如下文讨论的那样。

封装衬底314可以包括在第一面316与第二面318之间的各种部分处延伸的绝缘材料322。绝缘材料322可以是电介质材料（例如，ILD、填充二氧化硅的树脂、积层（build up）聚合物、玻璃布增强树脂或陶瓷复合材料），并且可以采用本文中公开的绝缘材料的实施例中的任何实施例的形式，例如任何合适的聚合物、陶瓷、聚合物复合材料、氧化物或氮化物材料。导电通路324可以延伸通过封装衬底314的第一面316与第二面318之间的封装衬底314的绝缘材料322，以任何期望的方式将在第二面318处的导电触点中的各种导电触点电耦合到在第一面316处的导电触点中的各种导电触点。例如，导电通路324可以包括一个或多个导电通孔、一条或多条导电线或导电通孔与导电线的组合。在图3和图4中的封装衬底314中的导电通路324的位置、类型和数量的图示纯粹是说明性的，并且在各种实施例中，导电通路324可以被不同地实现，如针对封装衬底已知的那样。在一些实施例中，量子位管芯304和封装衬底314的导电线可以延伸到附图的平面中以及从附图的平面延伸出来，从而提供用于将电信号路由到量子位管芯304中的各种元件和/或路由来自量子位管芯304中的各种元件的电信号的导电通路。

可以使用任何合适的技术来形成导电通孔/导电线，该导电通孔/导电线在量子位管芯304中/上和/或在封装衬底314中/上提供导电通路。这样的技术的示例可以包括减法制造技术、加法或半加法制造技术、单镶嵌制造技术、双镶嵌制造技术或任何其他合适的技术。在一些实施例中，绝缘体材料（诸如例如氧化物材料或氮化物材料，例如，绝缘材料322）的层可以将导电通路中的各种结构与接近的结构绝缘；和/或可以用作制造期间的蚀刻停止。在一些实施例中，附加层（诸如例如扩散垒层或/和粘附层）可以被布置在导电材料与接近的绝缘材料之间。扩散垒层可以减少导电材料扩散到绝缘材料中。粘附层可以改善导电材料与绝缘材料之间的机械粘附。

在一些实施例中，导电通路324可以被布置在如在图3和图4中示出的“层”中，图3和图4图示了实现互连线和沟槽的金属层328-1、328-2、328-3、328-4和328-5，其中第一金属层328-1是最靠近于量子位管芯304的一个金属层并且被连接到地电位。不同平面中的金属层328被绝缘材料322分离，因此除了不同的金属层需要进行电接触以实现必要的布线的地方之外，金属层328和其间的绝缘材料322的层一起被称为封装衬底314的“叠层（stack-up）”。例如，图3和图4图示了每对相邻的金属层的部分通过绝缘材料322分离，例如第一金属层328-1通过绝缘材料322与第二金属层328-2分离，第二金属层328-2与第三金属层328-3分离等等。除了需要在它们之间进行电接触的地方之外，不同平面中的金属层328被绝缘材料分离，该接触可以使用连接不同平面的金属层的通孔来实现，如例如利用从连接到第一金属层328-1的信号第一层互连312（即，黑色电路）延伸到第二金属层328-2的两个通孔示出的那样。金属层中的任何金属层也可以被直接连接到在封装衬底314的第一面316或第二面318处的导电触点，如例如利用例如使用通孔结构被连接到第二级互连326的第二金属层328-2示出的那样。在其他实施例中，可以使用图3和图4中示出的数量的金属层之外的任何其他数量的金属层328，并且层328可以根据实现任何特定的布线方案的需要以任何其他配置来布置。

在一些实施例中，封装衬底314可以是硅中介层或者可以另外包括硅中介层，并且导电通路324中的一些的至少部分可以是穿硅通孔。与可以被用于绝缘材料322的其他电介质材料相比较，硅可以具有期望地低的热膨胀的系数，并且因此可以限制封装衬底314在温度改变期间相对于这样的其他材料（例如，具有较高的热膨胀的系数的聚合物）的膨胀和收缩到其的程度。硅中介层还可以帮助封装衬底314实现期望小的线宽并且维持对量子位管芯304的高连接密度。

在超导量子位器件封装300被制造（并且暴露于较高温度）以及在冷却的环境（并且暴露于较低温度，例如低温度）中使用时，限制差别的膨胀和收缩可以帮助保持超导量子位器件封装300的机械和电气完整性。在一些实施例中，可以通过维持封装衬底314中的导电材料的近似均匀的密度（使得封装衬底314的不同部分均匀地膨胀和收缩）、使用增强电介质材料作为绝缘材料322（例如，具有二氧化硅填料的电介质材料）或者利用更硬的材料作为绝缘材料322（例如，包括玻璃布纤维的预浸材料）来管理封装衬底314中的热膨胀和收缩。

在一些实施例中，封装衬底314的绝缘材料322被选择为与超导量子位管芯304的绝缘材料相同。在一个实现中，量子位管芯304和封装衬底314可以是晶体衬底，诸如但不限于硅或蓝宝石衬底，并且可以作为晶片或其一部分来提供。在其他实现中，衬底可以是非晶体的。一般而言，提供了优于可能的缺点（例如，各种缺陷的负面影响）的足够优势（例如，足够好的电隔离和/或应用已知制造和处理技术的能力）和可以用作在其上可以构建量子电路的基础的任何材料落入本公开的精神和范围内。衬底的附加示例包括绝缘体上硅（SOI）衬底、III-V衬底和石英衬底。

将用于超导量子位管芯304和封装衬底314的衬底选择为具有相同材料可以帮助确保对于这两个衬底而言热膨胀/收缩的系数是相同或基本上相同的，这进而允许非常小的间距互连、归因于互连上的较小应力的更高的机械可靠性、以及更简单的用于制造的设计（因为降低了高温组装期间的热膨胀中的差异）。此外，降低管芯中的超导膜上的应力可以帮助改善器件的电性能和寿命。

转回到图3和图4中示出的第一级互连312，其中白色圆圈用于指示接地连接，并且黑色圆圈用于指示信号连接，挑选以示出第一级互连312的圆形表示，在一些实施例中，第一级互连312可以包括焊料凸块或焊球，例如，第一级互连312可以是最初被布置在量子位管芯304上或在封装衬底314上的倒装芯片（或受控坍塌芯片连接，C4）凸块。在各种实施例中，第一级互连312的焊料可以包括铟、铜、金、铋、银或镓。

在一些实施例中，如果量子电路被暴露于常规的集成电路处理中常见的高温（例如，大于100摄氏度，或者大于200摄氏度），则量子位管芯304中实现的量子电路/器件中的结构和材料可能被损坏。因此，在其中第一级互连312包括焊料的一些实施例中，焊料可以是低温焊料（例如，具有低于180摄氏度的熔点的焊料，优选地甚至低于100摄氏度）使得其可以被熔融以耦合量子位管芯304的第一面上的导电触点和在封装衬底314的第二面处的导电触点，而不必将量子位管芯304暴露于损坏其上实现的量子电路的较高温度和风险。可能是合适的焊料的示例包括铟基焊料（例如，包括铟合金的焊料）。然而，当使用低温焊料时，这些焊料在量子器件封装300的处置期间（例如，在室温或者室温与100摄氏度之间的温度下）可能不是完全固体的，并且因此第一级互连312的焊料单独可能不可靠地机械地耦合量子位管芯304和封装衬底314（并且因此可能不可靠地电耦合量子位管芯304和封装衬底314）。在一些这样的实施例中，量子器件封装300可以进一步包括机械稳定器（在图3和图4中未具体示出），诸如例如合适的底部填充材料，例如基于环氧树脂的材料，以即使在第一级互连312的焊料不是固体时也维持量子位管芯304与封装衬底314之间的机械耦合。

第二级互连326（例如，射频（RF）连接器、焊球或其他类型的互连）可以将在封装衬底314的第一面316上的导电触点（图3和图4中未具体示出）耦合到另一个组件，诸如电路板（图3和图4中未具体示出）。下面关于图8讨论可以包括超导量子位器件封装300的实施例的电子封装的布置的示例。例如，可以使用取和放装置使量子位管芯304与封装衬底314接触，并且回流或热压缩接合操作可以被用来经由第一级互连312将量子位管芯304耦合到封装衬底314。

使第一级互连312被布置在量子位管芯304的第一面306与封装衬底314的第二面318之间（例如，使用焊料凸块作为倒装芯片封装技术的部分）可以使得超导量子位器件封装300能够实现比使用常规引线接合技术（其中量子位管芯304与封装衬底314之间的导电触点将被约束为位于量子位管芯304的外围上）可以实现的更小的占位面积和更高的管芯到封装衬底连接密度。此外，在一些应用中，引线接合互连可能产生不可接受的热量或RF辐射，其可能损坏或以其他方式干扰在量子位器件304上实现的超导量子电路的性能。使用焊料凸块作为第一级互连312可以使得超导量子位器件封装300能够具有相对于使用引线接合来耦合量子位管芯304和封装衬底314的低得多的寄生电感，这可以导致针对在量子位管芯304与封装衬底314之间传送的高速信号的信号完整性方面的改进。

通过在区域中封装衬底314的第一面318之上提供图案化的超导体320的层，使得谐振器310中的一个或多个的至少部分面向超导体320的至少部分（优选地全部的谐振器310面向超导体320），使得能够实现可以通过如例如图3或图4中示出的超导量子位器件封装300实现的另外的优点。在谐振器310的前面的这样的超导体320的层可以充当电磁屏蔽，使得从谐振器310延伸的电磁场将遇到超导体320，这将减少封装衬底314的潜在有损耗材料（例如，绝缘材料322的和/或导电通路324的非超导导电材料的）对谐振器310的性能的影响。可以使用任何合适的超导体材料（例如铝或铌）来实现超导体320。

图3和图4图示了不同的实施例，在于在图3中，超导体320直接在封装衬底314的第一金属层328-1之上提供并且与第一金属层328-1电接触。另一方面，图4图示了其中当第一级互连312被实现为焊料凸块或焊球时，封装衬底314的表面可以涂覆有未被焊料材料润湿的材料的实施例。该材料通常被称为焊料掩模，并且可以采用任何适当的形式，诸如氮化硅、氧化铝和氧化硅。在一些实施例中，焊料掩模可以是聚亚酰胺或类似的材料，或者任何其他适当类型的封装阻焊材料。在一些实施例中，阻焊材料可以是包括可光成像聚合物或可光成像硅填充聚合物的液体或干膜材料。在一些实施例中，阻焊材料可以是非可光成像的。该焊料掩模材料的存在使得能够实现焊料掩模限定的触点。焊料掩模在图4中被示出为具有参考标号330的黑线。如在图4中示出的，焊料掩模330可以在第一金属层328-1的一些部分之上提供，并且超导体320在焊料掩模330的一些或全部部分之上提供。因此，在图4的实施例中，焊料掩模330在第一金属层328-1的部分与超导体320的部分之间提供。在这样的实施例中，超导体320的其他部分仍然与第一金属层328-1的其他部分接触，从而确保超导体320与地电位的电连接，因为第一金属层328-1被连接到地电位。在图3的实施例中，超导体320的至少部分或全部与第一金属层328-1接触，还确保超导体320与地电位的电连接。在超导体320连接到地电位的情况下覆盖封装衬底314的顶部表面的至少部分提供了基本连续的接地平面，因为在谐振器310下方的封装衬底314的接地平面中不存在空隙，这可以改善封装的接地性能并且可以帮助抑制不期望的耦合槽线模式中的一些。

由于第一金属层328-1和超导体320被连接到地电位，所以来自封装衬底314的上表面318的第一层（其中来自信号第一级互连312的信号可以被路由）是第二金属层328-2。因此，至少一个第一级互连312可以被耦合到处于下述平面中的金属层，该至少一个第一级互连312将在量子位管芯304中实现的超导量子位器件的传输线的信号导体（例如，谐振器310之一的信号导体，或在量子位管芯304中实现的量子电路的非谐振传输线之一的信号导体，例如，通量偏置线、微波馈线等）耦合到封装衬底314的第二面318处的相关联的导电触点，该平面最靠近于与量子位管芯最靠近的金属层的平面（即，被耦合到从最靠近于量子位管芯304的金属化堆叠的表面的第二的金属层328-2）。因此，提供超导体320有利地允许将超导量子位器件的传输线的信号导体布线为与封装衬底的第二金属层328-2一样靠近于封装衬底314的表面。

可以基于以下考虑来选择超导体320的厚度。一般而言，优选的是使超导体320足够厚以避免第一金属层328-1的非超导金属（例如，铜）与超导体320的超导金属之间的邻近效应。此外，增加超导体320的厚度可以帮助在制造工艺的冷却和加热循环期间以及在操作期间避免超导层中的裂缝。邻近效应可以解释如下。在两种材料之间的界面处，存在其中存在正常电子和超导电子的过渡区域。如果超导体320太薄，则行为将由第一金属层328-1的正常金属支配。因此，超导体320可以被形成为足够厚以允许超导层存在于面向量子位管芯304的封装衬底314的表面上。如果焊料掩模材料330存在于超导体320与第一金属层328-1的正常封装金属之间，则该要求可能稍微减轻。例如，在图3的实施例中（即，不具有焊料掩模330），超导体320可以具有约10与2000纳米之间的厚度，包括其中的所有值和范围，例如，在约200与800纳米之间，或者在约200与400纳米之间。另一方面，在图4的实施例中（即，具有焊料掩模330），超导体320可以具有约10与1000纳米之间的厚度，包括其中的所有值和范围，例如，在约50与500纳米之间，或者在约100与300纳米之间。

当在没有焊料掩模的情况下使用超导体320时，即图3的实施例，如果超导体320也可以充当焊料掩模，即，如果超导体320将与可以被用在第一级互连312中的熔融焊料具有足够大的接触角（即，如果超导体320未被焊料润湿），则这将是有利的。一般而言，对于诸如TiN、NbN、NbTiN之类的复合超导体以及对于形成诸如Al或Ti之类的薄表面氧化物的超导体而言是这种情况。在其中超导体与金属化堆叠的第一金属层的非超导层之间不存在单独的焊料掩模的实施例中，这样的超导体可以有效地充当焊料掩模。

如本文中描述的那样，在封装衬底314的第二面318的至少部分之上提供超导体320可以提供以下优点中的一个或多个。使超导体320位于谐振器310的前面允许将谐振器310放置得非常靠近于封装表面，这具有对它们的损耗性能的最小影响。因此，可以放宽第一级互连312足够高以增加谐振器310与封装衬底314之间的距离的要求，即可以使第一级互连312更小，这将使得能够实现量子位管芯304的每单位面积的这样的互连的更高密度。另一个优点是简化的设计，因为封装300可以被设计用于改善的RF性能，而不需要没有布线（即，没有金属线）的区域以及在谐振器310和量子位周围的焊料掩模。例如，提供超导体320允许将第一金属层328-1的金属线留在封装衬底314的面向（即，相对）谐振器310的区域中。另外，在封装衬底之上提供超导体的层使得任何类型的封装衬底能够被使用，即，它放松了对封装的要求。例如，可以使用具有厚金属层的有机封装来将损耗最小化。替代地，也可以使用具有较低热膨胀的系数（CTE）的陶瓷封装来改善封装的热机械可靠性。

在一些实现中，封装衬底314可以被用来将量子位管芯304耦合到另外的管芯（在图3和图4中未具体示出）。在一些实施例中，这样的另外的管芯还可以是类似于量子位管芯304的量子位管芯，即，实现如本文中描述的一个或多个量子电路/器件的管芯。在其他实施例中，这样的另外的管芯可以包括一个或多个非量子电路，例如，管芯可以包括用于控制在量子位管芯304上提供的超导量子电路的操作的控制逻辑，从而提供与在相同芯片或相同的封装衬底314上的超导量子位管芯304集成的控制逻辑。在一些实施例中，控制逻辑可以提供外围逻辑以支持在量子位管芯304上提供的超导量子电路的操作。例如，控制逻辑可以控制读取操作的执行、控制写入操作的执行、控制量子比特的清除等。控制逻辑还可以执行常规的计算功能以补充可以由在量子位管芯304上提供的超导量子电路提供的计算功能。例如，控制逻辑可以以常规方式与量子计算器件（诸如例如下面所描述的量子计算器件2000）的其他组件中的一个或多个对接，并且可以用作在量子位管芯304上提供的超导量子电路与常规组件之间的接口。在一些实施例中，控制逻辑可以实现在下面参考图9描述的非量子处理器件2028中或者可以被用来实现下面参考图9描述的非量子处理器件2028。在各种实施例中，控制逻辑以其来控制在量子位管芯304上提供的超导量子电路的操作的机制可以采用完全硬件实施例、完全软件实施例（包括固件、驻留软件、微代码等）或组合了软件和硬件方面的实施例的形式。例如，控制逻辑可以实现由一个或多个计算机的一个或多个处理单元（例如，一个或多个微处理器）执行的算法。控制逻辑将对在量子位管芯304上提供的超导量子电路的操作上进行的控制将取决于量子电路组件使用的量子位的类型。例如，如果量子电路组件使用超导量子位，则控制逻辑可以被配置成在通量偏置线、微波线和/或驱动线中的任何线中提供适当的电流，以便初始化和操纵超导点，例如，如本文中描述的那样。在超导量子位的一些实施例中，控制逻辑可以被配置成检测（一条或多条）微波线中的（一个或多个）电流，并且基于检测到的（一个或多个）电流来控制在量子位管芯304上提供的超导量子电路的操作。通过检测微波线中的电流，控制逻辑可能能够评估/检测线被耦合到其的对应的（一个或多个）量子位的状态。在一些另外的实施例中，控制逻辑可以进一步被配置成还控制（一条或多条）微波线中的（一个或多个）电流。通过控制微波线中的电流，控制逻辑可以被配置成控制（例如，改变）线被耦合到其的对应的（一个或多个）量子位的状态。在这样的另外的实施例中，控制逻辑可以被配置成在控制微波线中的电流以控制（一个或多个）量子位的状态与检测微波线中的电流以检测（一个或多个）量子位的状态之间切换微波线的操作。因此，控制逻辑可以以半双工模式来操作微波线，其中微波线被用于读出或者被用于设置对应的量子位的（一个或多个）状态。在超导量子位的一些实施例中，控制逻辑可以被配置成控制一条或多条驱动线中的（一个或多个）电流。通过控制驱动线中的电流，控制逻辑被配置成控制（例如，改变）线被耦合到其的对应的（一个或多个）量子位的状态。当使用驱动线时，控制逻辑可以使用微波线以用于读出对应的量子位的（一个或多个）状态，并且使用驱动线以用于设置量子位的（一个或多个）状态，这将是对上文描述的半双工模式实现的替代方式。例如，控制逻辑可以被配置成通过确保提供以一个或多个量子位的频率的电流的一个或多个脉冲来控制一条或多条驱动线中的电流。以该方式，控制逻辑可以提供以量子位频率的微波脉冲，该微波脉冲进而刺激（即，触发）对应的量子位的状态之间的跃迁。在一些实施例中，控制逻辑可以被配置成控制这些脉冲的持续时间。通过改变（一个或多个）脉冲的长度/持续时间，控制逻辑可以刺激对应的量子位的状态之间的部分跃迁，从而给出量子位的状态的叠加。在一些实施例中，控制逻辑可以被配置成确定被施加到在量子位管芯304上提供的超导量子电路的元件的控制信号的值。

在一些实施例中，量子位管芯304可以经由封装衬底314被耦合到其的另外的管芯可以进一步包括执行与上文描述的控制逻辑附加的或不同的功能的电路。例如，这样的另外的管芯可以包括无线通信器件的组件，诸如例如放大器、射频（RF）接收器、RF发射器等，以便使得能够实现超导量子位管芯304与各种外部器件之间的无线通信。

如本文中公开的在面向量子位管芯的封装衬底的面之上的具有超导体层的量子位器件封装可以使用任何合适的技术来制造。例如，图5是根据本公开的一些实施例的制造这样的封装的示例方法500的流程图。尽管每个一次并且以特定次序图示了方法500的操作，但是可以以任何合适的次序执行并且根据需要重复该操作。例如，可以并行执行一个或多个操作以基本上同时制造多个量子位器件封装。在另一示例中，可以以不同的次序执行操作以反映量子位器件封装的结构，其中将包括如在本文中描述的具有顶部半导体层的封装衬底。此外，制造方法500可以包括在图5中未具体示出的其他操作，诸如例如如本领域中已知的各种清洁操作。例如，在一些实施例中，可以在本文中描述的方法500的工艺中的任何工艺之前、期间和/或之后清洁该结构或组装件，例如以去除表面结合的有机和金属污染物，以及表面下污染。在一些实施例中，可以使用例如化学溶液（诸如有机溶剂或专用清洁剂）执行清洁，而可以使用酸溶液（例如，盐酸）去除金属氧化物。在另一示例中，方法500可以进一步包括与量子位器件封装的其他组件的制造有关的其他制造操作，其也未在图5中具体示出。图6A-6E图示了使用图5中示出的被示出用于图3中图示的本公开的示例性实施例的方法来制造量子位器件封装组装件的各种示例性阶段。

在502处，可以提供具有合适的金属化堆叠的封装衬底。在502处提供的封装衬底可以采用例如本文中公开的封装衬底314的实施例中的任何实施例的形式（例如，本文中参考封装300讨论的实施例中的任何实施例）。图6A图示了示出实现工艺502的结果的组装件602。

在504处，在封装衬底的金属化堆叠之上提供图案化的超导体的层，使得超导体的一个或多个部分将面向量子位管芯的一个或多个谐振器的至少部分。在504处提供的图案化的超导体的层可以采用例如本文中公开的超导体320的实施例中的任何实施例的形式（例如，本文中参考封装300讨论的实施例中的任何实施例）。在各种实施例中，可以使用任何合适的工艺在504处提供图案化的超导体，其中的一些在图6B-6D中图示。图6B图示了组装件604，其示出了通过在封装衬底314之上沉积光致抗蚀剂或任何其他类似的牺牲材料并且将其图案化以形成光致抗蚀剂结构614（在图6B中标记其中的仅一个以便不使附图混乱）来实现工艺504的结果，该光致抗蚀剂结构614限定了其中在最终封装中不存在超导体320的区域。可以使用如本领域中已知的任何合适的沉积和图案化技术来实现组装件604。图6C图示了组装件606，其示出了通过在光致抗蚀剂结构614之上沉积超导体材料的层来实现工艺504的结果，该超导体材料的层之后将用作本文中描述的超导体320。可以使用如本领域中已知的任何合适的沉积技术来实现组装件606，例如物理气相沉积（PVD）（诸如溅射）、原子层沉积（ALD）或化学气相沉积（CVD）。图6D图示了组装件608，其示出了通过去除其上沉积有超导体材料的层的光致抗蚀剂结构614（例如使用如本领域中已知的合适的剥离工艺）以产生具有开口616的图案化的超导体320（在图6D中仅标记了它以便不使附图混乱）来实现工艺504的结果，这些开口之后将用作用于容纳封装衬底314的导电触点并且提供封装衬底314的金属化堆叠的金属层328与第一级互连312之间的电连接。

在506处，量子位管芯可以被耦合到其上提供有图案化的超导体层的封装衬底，使得超导体的一个或多个部分面向量子位管芯的一个或多个谐振器的一个或多个部分，如本文中描述的那样。在506处，量子位管芯和被用来将量子位管芯耦合到封装衬底的互连可以采用例如本文中公开的量子位管芯304和第一级互连312的实施例中的任何实施例的形式（例如，本文中参考封装300讨论的实施例中的任何实施例）。图6E图示了示出实现工艺506的结果的组装件610，其示出了如图3中示出的封装300。图6A-6E中示出的各种元件没有用参考标号具体标记以便不使附图混乱，但它们类似于图3中示出的以及上文描述的元件。为了简洁起见，不针对图6A-6E重复那些描述。

总之，已经描述了超导量子位器件封装的各种实施例，该超导量子位器件封装包括容纳超导量子位器件的量子位管芯，该超导量子位器件包括至少一个谐振器，以及封装衬底，每个封装衬底具有第一面和相对的第二面。谐振器被布置在量子位管芯的第一面上。量子位管芯的第一面面向第二面并且通过第一级互连被附接到封装衬底的第二面。封装衬底的第二面包括面向谐振器的至少部分的超导体。这样的封装架构可以有利地允许降低设计复杂性和不期望的耦合，使得能够在封装的量子位管芯中包括更大数量的量子位器件、减少被用在封装衬底中的材料对谐振器性能的潜在负面影响并且限制量子位退相干的一些源。

以精确的直角和直线在图中示出了如本文中描述的量子电路和量子位器件封装的不同视图，这并不反映示例现实世界工艺限制，当使用例如扫描电子显微镜（SEM）图像或透射电子显微镜（TEM）图像检查上文描述的结构中的任何结构时，该工艺限制可能使得特征看起来不那么理想。在真实结构的这样的图像中，可能的处理缺陷可能也是可见的，诸如例如晶体区域内的锥形通孔、偶然的螺旋、边缘或组合位错、偶然的单个原子或原子的簇的位错缺陷。

示例性量子位器件

如上文描述的量子电路组装件、结构和封装可以被包括在任何种类的量子位器件或量子处理器件/结构中。在图7A-7B、8和9中图示了这样的器件/结构的一些示例。

图7A-7B是根据本公开的一些实施例的晶片1100和可以由晶片1100形成的管芯1102的俯视图。管芯1102可以包括本文中公开的量子位器件中的任何量子位器件，例如，量子电路100或200的量子位器件、那些电路的任何组合，或者如上文描述的那些电路的任何另外的变型。晶片1100可以包括半导体材料，并且可以包括一个或多个管芯1102，该管芯1102具有形成在晶片1100的表面上的常规元件和量子电路器件元件。管芯1102中的每个可以是半导体产品的重复单元，其包括任何适合的常规器件和/或量子电路量子位器件。在完成半导体产品的制造之后，晶片1100可以经历单颗化工艺，在该工艺中管芯1102中的每个彼此分离，以提供半导体产品的分立的“芯片”。管芯1102可以包括一个或多个量子电路100或200或那些电路的任何另外的变型或组合，包括用以在量子电路内路由电信号的任何支持导电电路，以及任何其他IC组件。在一些实施例中，晶片1100或管芯1102可以包括存储器器件（例如，静态随机存取存储器（SRAM）器件）、逻辑器件（例如，AND、OR、NAND或NOR门）或任何其他合适的电路元件。这些器件中的多个器件可以被组合在单个管芯1102上。例如，由多个存储器器件形成的存储器阵列可以被形成在与处理器件（例如，图9的处理器件2002）或被配置成将信息存储在存储器器件中或执行被存储在存储器阵列中的指令的其他逻辑相同的管芯1102上。

图8是可以包括在本文中公开的量子位器件封装中的任何量子位器件封装的器件组装件1200的横截面侧视图。器件组装件1200包括被布置在电路板1202上的多个组件。器件组装件1200可以包括被布置在电路板1202的第一面1240和电路板1202的相对的第二面1242上的组件；一般地，组件可以被布置在一个或两个面1240和1242上。

在一些实施例中，电路板1202可以是印刷电路板（PCB），该印刷电路板包括由电介质材料的层彼此分离并且由导电通孔互连的多个金属层。可以以期望的电路图案形成金属层中的任何一个或多个以在耦合到电路板1202的组件之间路由电信号（可选地结合其他金属层）。在其他实施例中，电路板1202可以是封装衬底或柔性板。

图8中图示的IC器件组装件1200可以包括由耦合组件1216耦合到电路板1202的第一面1240的中介层上封装结构1236。耦合组件1216可以将中介层上封装结构1236电地且机械地耦合到电路板1202，并且可以包括焊球（如在图8中示出的那样）、插座的凸形和凹形部分、粘附剂、底部填充材料和/或任何其他合适的电和/或机械耦合结构。

中介层上封装结构1236可以包括由耦合组件1218耦合到中介层1204的封装1220。耦合组件1218可以采用用于应用的任何合适的形式，诸如上文参考耦合组件1216讨论的形式。尽管在图8中示出了单个封装1220，但是多个封装可以被耦合到中介层1204；实际上，附加的中介层可以被耦合到中介层1204。中介层1204可以提供被用来桥接电路板1202和封装1220的介于中间的衬底。封装1220可以是如本文中描述的量子电路器件封装，例如，包括本文中公开的量子位器件中的任何量子位器件的封装，例如，量子电路100或200的量子位器件、那些电路的任何组合，或者如上文描述的那些电路的任何另外的变型，或者例如可以是常规的IC封装。一般地，中介层1204可以将连接伸展成更宽的间距或者将连接重新路由到不同连接。例如，中介层1204可以将封装1220（例如，管芯）耦合到耦合组件1216的球栅阵列（BGA）以用于耦合到电路板1202。在图8中图示的实施例中，封装1220和电路板1202被附接到中介层1204的相对侧；在其他实施例中，封装1220和电路板1202可以被附接到中介层1204的相同侧。在一些实施例中，三个或更多个组件可以通过中介层1204来互连。

中介层1204可以由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或者诸如聚酰亚胺之类的聚合物材料形成。在一些实施例中，中介层1204可以由交替的刚性或柔性材料形成，该刚性或柔性材料可以包括用于在半导体衬底中使用的上文描述的相同材料，诸如硅、锗以及其他III-V族和IV族材料。中介层1204可以包括金属互连1208和通孔1210，该通孔1210包括但不限于穿硅通孔（TSV）1206。中介层1204可以进一步包括嵌入式器件1214，该嵌入式器件1214包括无源和有源器件两者。这样的器件可以包括但不限于电容器、解耦电容器、电阻器、电感器、保险丝、二极管、变压器、传感器、静电放电（ESD）器件以及存储器器件。诸如RF器件、功率放大器、功率管理器件、天线、阵列、传感器和微机电系统（MEMS）器件之类的更复杂的器件也可以形成在中阶层1204上。中阶层上封装结构1236可以采用本领域中已知的中介层上封装结构中的任何中介层上封装结构的形式。

器件组装件1200可以包括通过耦合组件1222耦合到电路板1202的第一面1240的封装1224。耦合组件1222可以采用上文参考耦合组件1216讨论的实施例中的任何实施例的形式，并且封装1224可以采用上文参考封装1220讨论的实施例中的任何实施例的形式。封装1224可以是包括具有如本文中所描述的量子位的一个或多个量子电路的封装，或者可以是例如常规的IC封装。在一些实施例中，封装1224可以采用具有本文中公开的量子位器件中的任何量子位器件的封装的实施例中的任何实施例的形式，例如量子电路100或200的量子位器件、那些电路的任何组合，或者如上文描述的那些电路的任何另外的变型。

图8中图示的器件组装件1200包括：通过耦合组件1228耦合到电路板1202的第二面1242的封装上封装结构1234。封装上封装结构1234可以包括通过耦合组件1230耦合在一起使得封装1226被布置在电路板1202与封装1232之间的封装1226和封装1232。耦合组件1228和1230可以采用上文所讨论的耦合组件1216的实施例中的任何实施例的形式，并且封装1226和1232可以采用上文所讨论的封装1220的实施例中的任何实施例的形式。封装1226和1232中的每个可以是如本文中所描述的量子位器件封装或者可以是例如常规的IC封装。在一些实施例中，封装1226和1232中的一个或两个可以采用具有本文中公开的量子位器件中的任何量子位器件的封装的实施例中的任何实施例的形式，例如，量子电路100或200的量子位器件、那些电路的任何组合或如上文描述的那些电路的任何另外的变型。

在一些实施例中，封装1220、1224、1226或1232中的任何一个可以包括本文中描述的量子位器件封装300中的任何量子位器件封装。在其他实施例中，封装1220、1224、1226或1232中的任何一个可以仅包括如本文中描述的量子位管芯304并且使用如本文中描述的互连（例如，第一级互连312）被耦合到对应的封装衬底，该封装衬底可以被实现为本文中描述的封装衬底314。例如，在封装1220中实现的量子位管芯304可以被耦合到表示本文中描述的封装衬底314的中介层1204，其中耦合组件1218类似于本文中描述的第一级互连312。在另一个示例中，在封装1224中实现的量子位管芯304可以被耦合到表示本文中描述的封装衬底314的电路板1202，其中耦合组件1222类似于本文中描述的第一级互连312。在又一示例中，在封装1232中实现的量子位管芯304可以被耦合到表示本文中描述的封装衬底314的封装1226，其中耦合组件1230类似于本文中描述的第一级互连312。

图9是可以包括本文中公开的量子位器件封装中的任何量子位器件封装的示例性量子计算器件2000的框图。多个组件在图9中被图示为被包括在量子计算器件2000中，但是可以省略或复制这些组件中的任何一个或多个以适合于该应用。在一些实施例中，被包括在量子计算器件2000中的组件中的一些或全部可以被附接到一个或多个PCB（例如，主板），并且可以被包括在量子电路中的任何量子电路中或包括量子电路中的任何量子电路，该量子电路具有本文中描述的量子电路组装件中的任何量子电路组装件。在一些实施例中，这些组件中的各种组件可以被制造到单个片上系统（SoC）管芯上。此外，在各种实施例中，量子计算器件2000可以不包括图9中图示的组件中的一个或多个，但是量子计算器件2000可以包括用于耦合到一个或多个组件的接口电路。例如，量子计算器件2000可以不包括显示器件2006，但是可以包括显示器件2006可以被耦合到其的显示器件接口电路（例如，连接器和驱动器电路）。在示例的另一集合中，量子计算器件2000可以不包括音频输入器件2018或音频输出器件2008，但是可以包括音频输入器件2018或音频输出器件2008可以被耦合到其的音频输入或输出器件接口电路（例如，连接器和支持电路）。

量子计算器件2000可以包括处理器件2002（例如，一个或多个处理器件）。如本文中使用的，术语“处理器件”或“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以被存储在寄存器和/或存储器中的其他电子数据的任何器件或器件的部分。处理器件2002可以包括量子处理器件2026（例如，一个或多个量子处理器件），和非量子器件2028（例如，一个或多个非量子处理器件）。量子处理器件2026可以包括量子位器件封装中的一个或多个，该量子位器件封装具有如本文中公开的具有顶部超导体层的封装衬底，例如本文中描述的封装300中的任何封装，并且可以通过对量子位执行操作来执行数据处理，该量子位可以在这样的封装的量子位管芯中（例如，在量子位管芯304中）实现的量子电路中生成，并且监视那些操作的结果。例如，如上文讨论的，可以允许不同量子位相互作用，不同量子位的量子态可以被设定或变换，并且不同量子位的量子态可以被读取。量子处理器件2026可以是通用量子处理器或被配置成运行一个或多个特定量子算法的专用量子处理器。在一些实施例中，量子处理器件2026可以执行特别适合于量子计算机的算法，诸如利用质因数分解、加密/解密的密码算法、用以优化化学反应的算法、用以对蛋白质折叠进行建模的算法等。量子处理器件2026可以还包括支持电路以支持量子处理器件2026的处理能力，诸如输入/输出通道、多路复用器、信号混合器、量子放大器和模拟到数字转换器。

如上文指出的，处理器件2002可以包括非量子处理器件2028。在一些实施例中，非量子处理器件2028可以提供外围逻辑以支持量子处理器件2026的操作。例如，非量子处理器件2028可以控制读取操作的执行、控制写入操作的执行、控制量子比特的清除等。非量子处理器件2028还可以执行常规的计算功能以补充由量子处理器件2026提供的计算功能。例如，非量子处理器件2028可以以常规的方式与量子计算器件2000中的其他组件中的一个或多个（例如，下文所讨论的通信芯片2012、下文所讨论的显示器件2006等）对接，并且可以用作量子处理器件2026与常规组件之间的接口。非量子处理器件2028可以包括一个或多个数字信号处理器（DSP）、专用IC（ASIC）、中央处理单元（CPU）、图形处理单元（GPU）、加密处理器（在硬件内执行加密算法的专用处理器）、服务器处理器或任何其他合适的处理器件。

量子计算器件2000可以包括存储器2004，该存储器2004可以本身包括一个或多个存储器器件，诸如易失性存储器（例如，动态随机存取存储器（DRAM））、非易失性存储器（例如，只读存储器（ROM））、闪存、固态存储器和/或硬盘驱动器。在一些实施例中，量子处理器件2026中的量子位的状态可以被读取和存储在存储器2004中。在一些实施例中，存储器2004可以包括与非量子处理器件2028共享管芯的存储器。该存储器可以被用作高速缓存存储器，并且可以包括嵌入式动态随机存取存储器（eDRAM）或自旋转移力矩磁性随机存取存储器（STT-MRAM）。

量子计算器件2000可以包括冷却装置2024。冷却装置2024可以在操作期间将量子处理器件2026（特别是如本文中描述的量子电路）维持在预先确定的低温下，以避免量子位退相干并且减少量子处理器件2026中的散射的效应。该预先确定的低温可以根据设置而变化；在一些实施例中，温度可以是5开氏度或更低。在一些实施例中，非量子处理器件2028（以及量子计算器件2000的各种其他组件）可以不被冷却装置2030冷却，并且代之以可以在室温下操作。冷却装置2024可以是例如稀释制冷机、氦-3制冷机或液氦制冷机。

在一些实施例中，量子计算器件2000可以包括通信芯片2012（例如，一个或多个通信芯片）。例如，通信芯片2012可以被配置用于管理无线通信，以用于向量子计算器件2000传输数据和从量子计算器件2000传输数据。术语“无线”及其派生词可以被用来描述电路、器件、系统、方法、技术、通信信道等，其可以通过使用通过非固体介质的调制电磁辐射来传送数据。该术语不暗示相关联的器件不包含任何电线，尽管在一些实施例中它们可能不包含电线。

通信芯片2012可以实现多个无线标准或协议中的任何标准或协议，该标准或协议包括但不限于，包括Wi-Fi（IEEE 802.11系列）、IEEE 802.16标准（例如，IEEE 802.16-2005修正）的电子与电气工程师协会（IEEE）标准、长程演进（LTE）项目以及任何修正、更新和/或修订（例如，高级LTE项目、超移动宽带（UMB）项目（也被称为“3GPP2”）等）。IEEE 802.16兼容的宽带无线接入（BWA）网络一般被称为WiMAX网络，其是代表全球微波接入互操作性的首字母缩略词，其是针对通过了针对IEEE 802.16标准的一致性和互操作性测试的产品的认证标记。通信芯片2012可以根据全球移动通信系统（GSM）、通用分组无线电服务（GPRS）、通用移动电信系统（UMTS）、高速分组接入（HSPA）、演进HSPA（E-HSPA）或LTE网络来操作。通信芯片2012可以根据GSM演进增强数据（EDGE）、GSM EDGE无线电接入网络（GERAN）、通用陆地无线电接入网络（UTRAN）或演进UTRAN（E-UTRAN）来操作。通信芯片2012可以根据码分多址（CDMA）、时分多址（TDMA）、数字增强无绳电信（DECT）、数据优化演进（EV-DO）及其衍生物以及被指定为3G、4G、5G及以上的任何其他无线协议来操作。在其他实施例中，通信芯片2012可以根据其他无线协议来操作。量子计算器件2000可以包括天线2022，以促进无线通信和/或接收其他无线通信（诸如，AM或FM无线电传输）。

在一些实施例中，通信芯片2012可以管理有线通信，诸如电、光或任何其他合适的通信协议（例如，以太网）。如上文指出的，通信芯片2012可以包括多个通信芯片。例如，第一通信芯片2012可以专用于较短程无线通信（诸如Wi-Fi或蓝牙），并且第二通信芯片2012可以专用于较长程无线通信（诸如全球定位系统（GPS）、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其他）。在一些实施例中，第一通信芯片2012可以专用于无线通信，并且第二通信芯片2012可以专用于有线通信。

量子计算器件2000可以包括电池/电源电路2014。电池/电源电路2014可以包括一个或多个能量存储器件（例如，电池或电容器）和/或用于将量子计算器件2000的组件耦合到与量子计算器件2000分离的能源（例如，AC线电源）的电路。

量子计算器件2000可以包括显示器件2006（或者对应的接口电路，如上文讨论的那样）。显示器件2006可以包括任何视觉指示器，例如诸如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器（LCD）、发光二极管显示器或平板显示器。

量子计算器件2000可以包括音频输出器件2008（或者对应的接口电路，如上文讨论的那样）。音频输出器件2008可以包括生成可听指示符的任何器件，例如诸如扬声器、耳机或耳塞。

量子计算器件2000可以包括音频输入器件2018（或者对应的接口电路，如上文讨论的那样）。音频输入器件2018可以包括生成表示声音的信号的任何器件，诸如麦克风、传麦克风阵列或数字乐器（例如，具有乐器数字接口（MIDI）输出的乐器）。

量子计算器件2000可以包括GPS器件2016（或者对应的接口电路，如上文讨论的那样）。GPS器件2016可以与基于卫星的系统通信，并且可以接收量子计算器件2000的位置，如本领域中已知的那样。

量子计算器件2000可以包括其他输出器件2010（或者对应的接口电路，如上文讨论的那样）。其他输出器件2010的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他器件提供信息的有线或无线发射器或附加的存储器件。

量子计算器件2000可以包括其他输入器件2020（或者对应的接口电路，如上文讨论的那样）。其他输入器件2020的示例可以包括加速度计、陀螺仪、指南针、图像捕获器件、键盘、光标控制器件（诸如鼠标）、触控笔、触摸板、条形码读取器、快速响应（QR）代码读取器、任何传感器或者射频识别（RFID）读取器。

量子计算器件2000或其组件的子集可以具有任何适当的形状因子，诸如手持式或移动计算器件（例如，蜂窝电话、智能电话、移动互联网器件、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理（PDA）、超移动个人计算机等）、台式计算器件、服务器或其他联网的计算组件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数字相机、数字录像机或可穿戴计算器件。

选择示例

下面的段落提供了本文中公开的实施例的各种实施例的一些选择示例。

示例1提供了一种超导量子位器件封装，其包括量子位管芯、封装衬底和第一级互连。量子位管芯可以具有第一面和相对的第二面，并且可以包括超导量子位器件，该超导量子位器件包括被布置在管芯的第一面上和/或第二面上的一个或多个超导量子位以及被布置在量子位管芯的第一面处的至少一个谐振器。封装衬底也可以具有第一面和相对的第二面。第一级互连（例如，焊料凸块）可以被布置在量子位管芯的第一面与封装衬底的第二面之间，将在量子位管芯的第一面处的导电触点与在封装衬底的第二面处的相关联的导电触点电耦合。封装衬底的第二面可以包括面向至少一个谐振器的至少一部分的超导体。换句话说，封装衬底的与至少一个谐振器相对的区域的至少一部分可以利用超导体来覆盖。

示例2提供了根据示例1的超导量子位器件封装，其中封装衬底包括金属化堆叠，该金属化堆叠具有在封装衬底内的不同平面中的多个金属层，相邻的平面中的每对金属层由绝缘层分离。

示例3提供了根据示例2的超导量子位器件封装，进一步包括在超导体的部分与和超导体相对的金属化堆叠的第一金属层的部分之间的焊料掩模，第一金属层是最靠近于量子位管芯的金属化堆叠的金属层。换句话说，在一些实施例中，焊料掩模可以存在于超导体与封装衬底的第一金属层的非超导金属之间，至少在其中超导体与第一金属层的非超导金属相对的部分中。

示例4提供了根据示例3的超导量子位器件封装，其中超导体具有约10与1000纳米之间的厚度，包括其中的所有值和范围，例如，在约50与500纳米之间，或者在约100与300纳米之间。

实施例5提供了根据示例3-8中的任一项的超导量子位器件封装，其中第一金属层的所述部分（即，第一金属层的与超导体接触或通过焊料掩模与超导体分离的部分）被连接到地电位。因此，在封装衬底的第二面处提供的超导体可以充当超导量子位器件的连续接地平面，该连续接地平面在谐振器下面不具有空隙。这可以改善第一级互连的接地性能并且有助于抑制不期望的耦合的槽线模式中的一些。

示例6提供了根据示例2的超导量子位器件封装，其中超导体与金属化堆叠的第一金属层的部分接触，第一金属层是最靠近于量子位管芯的金属化堆叠的金属层。换句话说，在替代示例3的实施例的实施例中，可以不存在焊料掩模，并且超导体和封装衬底的第一金属层的非超导金属可以彼此接触，第一金属层是最靠近于量子位管芯的金属化堆叠的金属层。

示例7提供了根据示例6的超导量子位器件封装，其中超导体包括基本上不被焊料润湿的一种或多种超导材料。

示例8提供了根据示例6或7的超导量子位器件封装，其中超导体具有约10与2000纳米之间的厚度，包括其中的所有值和范围，例如，在约200与800纳米之间，或者在约200与400纳米之间。

示例9提供了根据示例2-8中的任一个的超导量子位器件封装，其中至少一个第一级互连被耦合到金属层，该至少一个第一级互连将超导量子位器件的传输线（即，在量子位管芯上、在量子位管芯之上或至少部分地在量子位管芯中的传输线）的信号导体耦合到在封装衬底的第二面处的相关联的导电触点，该金属层位于最靠近于与量子位管芯最靠近的金属层平面（即，被耦合到从最靠近于量子位管芯的金属化堆叠的表面的第二的金属化堆叠的金属层，即从封装衬底的第二面的第二）的平面中。因此，超导量子位器件的传输线的信号导体可以与封装衬底的第二金属层一样靠近于封装衬底的表面来布线。

示例10提供了根据示例2-9中的任一个的超导量子位器件封装，其中超导量子位器件的一条或多条传输线的至少一个接地导体（即，位于量子位管芯上、量子位管芯上方或至少部分地位于量子位管芯中的传输线）经由金属化堆叠的金属层中的一条或多条金属线被连接到地电位，该金属化堆叠的金属层最靠近于量子位管芯（即，在第一金属层中），并且一条或多条传输线的至少一个信号导体经由金属化堆叠的金属层中的一条或多条金属线被连接到信号电位，该金属化堆叠的金属层最靠近于最靠近于量子位线的金属层并且与最靠近于量子位线的金属层在不同的平面中。

示例11提供了根据示例2-10中的任一个的超导量子位器件封装，其中封装衬底的与至少一个谐振器相对的区域包括最靠近于量子位管芯的金属化堆叠的金属层（即，在第一金属层中）的一条或多条金属线。

示例12提供了根据示例11的超导量子位器件封装，其中超导体在所述区域中的一条或多条金属线上或在所述区域中的一条或多条金属线之上提供。因此，当在这样的部分之上提供超导体时，在与谐振器相对的封装衬底的区域中的金属化堆叠的第一金属层的部分不必是空的。

示例13提供了根据示例1-12中的任一个的超导量子位器件封装，其中量子位管芯的第一面处的导电触点被电连接到超导量子位器件的一条或多条通量偏置线。

示例14提供了根据示例13的超导量子位器件封装，其中第一级互连和封装衬底被配置成使得能够从量子位管芯的外部的控制逻辑向量子位管芯的一条或多条通量偏置线提供电流，以用于调谐超导量子位器件的一个或多个超导量子位的谐振频率。

示例15提供了根据示例1-12中的任一个的超导量子位器件封装，其中量子位管芯的第一面处的导电触点被电连接到超导量子位器件的一条或多条驱动线。

示例16提供了根据示例15的超导量子位器件封装，其中第一级互连和封装衬底被配置成使得能够从量子位管芯的外部的控制逻辑向量子位管芯的一条或多条驱动线提供电流，以用于控制超导量子位器件的一个或多个超导量子位的量子态。

示例17提供了根据示例1-12中的任一个的超导量子位器件封装，其中量子位管芯的第一面处的导电触点被电连接到耦合到至少一个谐振器的一条或多条读出线。

示例18提供了根据示例17的超导量子位器件封装，其中第一级互连和封装衬底被配置成使得量子位管芯的外部的控制逻辑能够检测一条或多条读出线中的电流，以用于检测超导量子位器件的一个或多个超导量子位的量子态。

示例19提供了根据前述示例中的任一个的超导量子位器件封装，其中封装衬底是中介层。

示例20提供了根据示例1-19中的任一个的超导量子位器件封装，其中第一级互连包括焊料，并且焊料包括铟。

示例21提供了根据示例1-19中的任一个的超导量子位器件封装，其中第一级互连包括焊料，并且焊料包括铋、银或镓。

示例22提供了根据示例1-19中的任一个的超导量子位器件封装，其中第一级互连包括具有小于180摄氏度的熔点的焊料。

示例23提供了一种制造SC量子位器件封装的方法，该方法包括：在具有第一面和相对的第二面的封装衬底的金属化堆叠之上提供超导体层，该超导体层被图案化以包括用于将在封装衬底的第二面处的导电触点电耦合到在量子位管芯的第一面处的相关联的导电触点的开口，其中量子位管芯包括超导量子位器件，该超导量子位器件包括被布置在管芯的第一面处的一个或多个超导量子位和被布置在量子位管芯的第一面处的至少一个谐振器；以及使用超导体层中的开口中的第一级互连将量子位管芯耦合到封装衬底，使得超导体层的一部分面向至少一个谐振器的至少一部分，并且第一级互连将在量子位管芯的第一面处的导电触点与在封装衬底的第二面处的相关联的导电触点耦合。

示例24提供了根据示例23的方法，其中提供图案化的超导体层包括：在指定用于开口的区域中在封装衬底的金属化堆叠之上沉积光致抗蚀剂，在具有光致抗蚀剂的封装衬底之上沉积超导体的层，以及去除光致抗蚀剂以在超导体层中形成开口。

在各种另外的示例中，根据示例23或24的制造超导量子位器件封装的方法可以进一步包括用于制造具有根据前述示例中的任一个（例如，示例1-22中的任何一个）的特征的超导量子位器件封装的工艺。

示例25提供了一种量子计算器件，其包括：量子处理器件，该量子处理器件包括超导量子位器件封装，该超导量子位器件封装包括具有多个超导量子位和多个谐振器的量子位管芯，并且进一步包括经由第一级互连附接到量子位管芯的封装衬底；以及存储器器件，其被配置成在量子处理器件的操作期间存储由多个超导量子位生成的数据。在量子处理器件中，封装衬底的表面可以包括超导体的层，多个谐振器可以被布置在量子位管芯的表面上，并且封装衬底可以被附接到量子位管芯，使得超导体的一个或多个部分面向多个谐振器中的至少一个的一个或多个部分。

示例26提供了根据示例25的量子计算器件，进一步包括冷却装置，该冷却装置被配置成将量子处理器件的至少部分的温度维持在5开氏度以下。

示例27提供了根据示例25或26的量子计算器件，其中存储器器件被配置成存储要被量子处理器件执行的针对量子计算算法的指令。

示例28提供了根据示例25-27中的任一个的量子计算器件，进一步包括耦合到量子处理器件的非量子处理器件。

示例29提供了根据示例28的量子计算器件，其中非量子处理器件至少部分地经由封装衬底被耦合到量子处理器件，并且被配置成控制被施加到多个超导量子位或/和多个谐振器的信号。

在各种另外的示例中，根据示例25-29中的任一个的量子计算器件的量子处理器件的超导量子位器件封装可以被实现为根据前述示例中的任一个（例如，示例1-22中的任一个）的超导量子位器件封装。

本申请提供了如下的技术方案：

1. 一种超导量子位器件封装，包括：

具有第一面和相对的第二面的量子位管芯，其中量子位管芯包括超导量子位器件，所述超导量子位器件包括在量子位管芯的第一面处的至少一个谐振器；

具有第一面和相对的第二面的封装衬底；以及

第一级互连，其将在量子位管芯的第一面处的导电触点与在封装衬底的第二面处的相关联的导电触点耦合，

其中封装衬底的第二面包括面向至少一个谐振器的至少一部分的超导体。

根据技术方案1所述的超导量子位器件封装，其中封装衬底包括：金属化堆叠，所述金属化堆叠具有在封装衬底内的不同平面中的多个金属层，相邻的平面中的每对金属层由绝缘层分离。

根据技术方案2所述的超导量子位器件封装，进一步包括在超导体的部分与金属化堆叠的第一金属层的部分之间的焊料掩模。

根据技术方案3所述的超导量子位器件封装，其中超导体具有10与1000纳米之间的厚度。

根据技术方案3所述的超导量子位器件封装，其中所述第一金属层的所述部分被连接到地电位。

根据技术方案2所述的超导量子位器件封装，其中超导体与金属化堆叠的第一金属层的部分接触。

根据技术方案6所述的超导量子位器件封装，其中超导体包括基本上不被焊料润湿的一种或多种超导材料。

根据技术方案6所述的超导量子位器件封装，其中超导体具有10与2000纳米之间的厚度。

根据技术方案2所述的超导量子位器件封装，其中至少一个第一级互连被耦合到金属层，所述至少一个第一级互连将超导量子位器件的传输线的信号导体耦合到在封装衬底的第二面处的相关联的导电触点，所述金属层位于最靠近于金属层的平面的平面中，所述金属层的平面最靠近于量子位管芯。

根据技术方案2所述的超导量子位器件封装，其中超导量子位器件的一条或多条传输线的至少一个接地导体经由最靠近于量子位管芯的金属化堆叠的金属层中的一条或多条金属线被连接到地电位，并且一条或多条传输线的至少一个信号导体经由金属化堆叠的金属层中的一条或多条金属线被连接到信号电位，所述金属化堆叠的金属层最靠近于与量子位线最靠近的金属层并且和与量子位线最靠近的金属层在不同的平面中。

根据技术方案2所述的超导量子位器件封装，其中封装衬底的与至少一个谐振器相对的区域包括最靠近于量子位管芯的金属化堆叠的金属层的一条或多条金属线。

根据技术方案11所述的超导量子位器件封装，其中超导体在所述区域中的一条或多条金属线之上或在所述区域中的一条或多条金属线上。

根据技术方案1所述的超导量子位器件封装，其中在量子位管芯的第一面处的导电触点被连接到超导量子位器件的一条或多条通量偏置线。

根据技术方案13所述的超导量子位器件封装，其中第一级互连和封装衬底被配置成使得能够从控制逻辑向量子位管芯的一条或多条通量偏置线提供电流，以用于调谐超导量子位器件的一个或多个超导量子位的谐振频率。

根据技术方案1所述的超导量子位器件封装，其中在量子位管芯的第一面处的导电触点被连接到超导量子位器件的一条或多条驱动线。

根据技术方案15所述的超导量子位器件封装，其中第一级互连和封装衬底被配置成使得能够从控制逻辑向量子位管芯的一条或多条驱动线提供电流，以用于控制超导量子位器件的一个或多个超导量子位的量子态。

根据技术方案1所述的超导量子位器件封装，其中在量子位管芯的第一面处的导电触点被连接到被耦合到至少一个谐振器的一条或多条读出线。

根据技术方案17所述的超导量子位器件封装，其中第一级互连和封装衬底被配置成使得控制逻辑能够检测在一条或多条读出线中的电流，以用于检测超导量子位器件的一个或多个超导量子位的量子态。

根据技术方案1所述的超导量子位器件封装，其中封装衬底是中介层。

根据技术方案1所述的超导量子位器件封装，其中第一级互连包括焊料，并且焊料包括铟、铋、银或镓。

根据技术方案1所述的超导量子位器件封装，其中第一级互连包括具有小于180摄氏度的熔点的焊料。

一种制造超导量子位器件封装的方法，所述方法包括：

在具有第一面和相对的第二面的封装衬底的金属化堆叠之上提供超导体层，所述超导体层被图案化以包括用于将在封装衬底的第二面处的导电触点电耦合到在量子位管芯的第一面处的相关联的导电触点的开口，其中量子位管芯包括超导量子位器件，所述超导量子位器件包括被布置在量子位管芯的第一面处的至少一个谐振器；

使用超导体层中的开口中的第一级互连将量子位管芯耦合到封装衬底，使得超导体层的一部分面向至少一个谐振器的至少一部分，并且第一级互连将在量子位管芯的第一面处的导电触点与在封装衬底的第二面处的相关联的导电触点耦合。

根据技术方案22所述的方法，其中提供图案化的超导体层包括：

在指定用于开口的区域中在封装衬底的金属化堆叠之上沉积光致抗蚀剂，

在具有光致抗蚀剂的封装衬底之上沉积超导体的层，

以及去除光致抗蚀剂以在超导体层中形成开口。

一种量子计算器件，包括：

量子处理器件，其包括超导量子位器件封装，所述超导量子位器件封装包括具有多个超导量子位和多个谐振器的量子位管芯，并且进一步包括经由第一级互连附接到量子位管芯的封装衬底；以及

存储器器件，其被配置成在量子处理器件的操作期间存储由多个超导量子位生成的数据，

其中：

封装衬底的表面包括超导体的层，

多个谐振器被布置在量子位管芯的表面上，并且

封装衬底被附接到量子位管芯，使得超导体的一个或多个部分面向多个谐振器中的至少一个的一个或多个部分。

根据技术方案24所述的量子计算器件，进一步包括冷却装置，所述冷却装置被配置成将量子处理器件的至少部分的温度维持在5开氏度以下。

本公开的说明性实现的以上描述，包括在摘要中描述的内容，不旨在是穷尽的或将本公开限于所公开的精确形式。尽管出于说明的目的，在本文中描述了本公开的具体实现和针对本公开的示例，但是如相关领域中的技术人员将认识到的那样，在本公开的范围内，各种等同修改是可能的。鉴于上面的详细描述，可以对本公开做出这些修改。

Claims (25)

1.一种超导量子位器件封装，包括：

具有第一面和相对的第二面的量子位管芯，其中量子位管芯包括超导量子位器件，所述超导量子位器件包括在量子位管芯的第一面处的至少一个谐振器；

具有第一面和相对的第二面的封装衬底；以及

第一级互连，其将在量子位管芯的第一面处的导电触点与在封装衬底的第二面处的相关联的导电触点耦合，

其中封装衬底的第二面包括面向至少一个谐振器的至少一部分的超导体。

2.根据权利要求1所述的超导量子位器件封装，其中封装衬底包括：金属化堆叠，所述金属化堆叠具有在封装衬底内的不同平面中的多个金属层，相邻的平面中的每对金属层由绝缘层分离。

3.根据权利要求2所述的超导量子位器件封装，进一步包括在超导体的部分与金属化堆叠的第一金属层的部分之间的焊料掩模。

4.根据权利要求3所述的超导量子位器件封装，其中超导体具有10与1000纳米之间的厚度。

5.根据权利要求3或4所述的超导量子位器件封装，其中所述第一金属层的所述部分被连接到地电位。

6.根据权利要求2所述的超导量子位器件封装，其中超导体与金属化堆叠的第一金属层的部分接触。

7.根据权利要求6所述的超导量子位器件封装，其中超导体包括基本上不被焊料润湿的一种或多种超导材料。

8.根据权利要求6或7所述的超导量子位器件封装，其中超导体具有10与2000纳米之间的厚度。

9.根据权利要求2-8中的任一项所述的超导量子位器件封装，其中至少一个第一级互连被耦合到金属层，所述至少一个第一级互连将超导量子位器件的传输线的信号导体耦合到在封装衬底的第二面处的相关联的导电触点，所述金属层位于最靠近于金属层的平面的平面中，所述金属层的平面最靠近于量子位管芯。

10.根据权利要求2-9中的任一项所述的超导量子位器件封装，其中超导量子位器件的一条或多条传输线的至少一个接地导体经由最靠近于量子位管芯的金属化堆叠的金属层中的一条或多条金属线被连接到地电位，并且一条或多条传输线的至少一个信号导体经由金属化堆叠的金属层中的一条或多条金属线被连接到信号电位，所述金属化堆叠的金属层最靠近于与量子位线最靠近的金属层并且和与量子位线最靠近的金属层在不同的平面中。

11.根据权利要求2-10中的任一项所述的超导量子位器件封装，其中封装衬底的与至少一个谐振器相对的区域包括最靠近于量子位管芯的金属化堆叠的金属层的一条或多条金属线。

12.根据权利要求11所述的超导量子位器件封装，其中超导体在所述区域中的一条或多条金属线之上或在所述区域中的一条或多条金属线上。

13.根据权利要求1-12中的任一项所述的超导量子位器件封装，其中在量子位管芯的第一面处的导电触点被连接到超导量子位器件的一条或多条通量偏置线。

14.根据权利要求13所述的超导量子位器件封装，其中第一级互连和封装衬底被配置成使得能够从控制逻辑向量子位管芯的一条或多条通量偏置线提供电流，以用于调谐超导量子位器件的一个或多个超导量子位的谐振频率。

15.根据权利要求1-12中的任一项所述的超导量子位器件封装，其中在量子位管芯的第一面处的导电触点被连接到超导量子位器件的一条或多条驱动线。

16.根据权利要求15所述的超导量子位器件封装，其中第一级互连和封装衬底被配置成使得能够从控制逻辑向量子位管芯的一条或多条驱动线提供电流，以用于控制超导量子位器件的一个或多个超导量子位的量子态。

17.根据权利要求1-12中的任一项所述的超导量子位器件封装，其中在量子位管芯的第一面处的导电触点被连接到被耦合到至少一个谐振器的一条或多条读出线。

18.根据权利要求17所述的超导量子位器件封装，其中第一级互连和封装衬底被配置成使得控制逻辑能够检测在一条或多条读出线中的电流，以用于检测超导量子位器件的一个或多个超导量子位的量子态。

19.根据前述权利要求中的任一项所述的超导量子位器件封装，其中封装衬底是中介层。

20.根据权利要求1-19中的任一项所述的超导量子位器件封装，其中第一级互连包括焊料，并且焊料包括铟、铋、银或镓。

21.根据权利要求1-19中的任一项所述的超导量子位器件封装，其中第一级互连包括具有小于180摄氏度的熔点的焊料。

22.一种制造超导量子位器件封装的方法，所述方法包括：

在具有第一面和相对的第二面的封装衬底的金属化堆叠之上提供超导体层，所述超导体层被图案化以包括用于将在封装衬底的第二面处的导电触点电耦合到在量子位管芯的第一面处的相关联的导电触点的开口，其中量子位管芯包括超导量子位器件，所述超导量子位器件包括被布置在量子位管芯的第一面处的至少一个谐振器；

使用超导体层中的开口中的第一级互连将量子位管芯耦合到封装衬底，使得超导体层的一部分面向至少一个谐振器的至少一部分，并且第一级互连将在量子位管芯的第一面处的导电触点与在封装衬底的第二面处的相关联的导电触点耦合。

23.根据权利要求22所述的方法，其中提供图案化的超导体层包括：

在指定用于开口的区域中在封装衬底的金属化堆叠之上沉积光致抗蚀剂，

在具有光致抗蚀剂的封装衬底之上沉积超导体的层，

以及去除光致抗蚀剂以在超导体层中形成开口。

24.一种量子计算器件，包括：

量子处理器件，其包括超导量子位器件封装，所述超导量子位器件封装包括具有多个超导量子位和多个谐振器的量子位管芯，并且进一步包括经由第一级互连附接到量子位管芯的封装衬底；以及

存储器器件，其被配置成在量子处理器件的操作期间存储由多个超导量子位生成的数据，

其中：

封装衬底的表面包括超导体的层，

多个谐振器被布置在量子位管芯的表面上，并且

封装衬底被附接到量子位管芯，使得超导体的一个或多个部分面向多个谐振器中的至少一个的一个或多个部分。

25.根据权利要求24所述的量子计算器件，进一步包括冷却装置，所述冷却装置被配置成将量子处理器件的至少部分的温度维持在5开氏度以下。