CN111328432A - 用于超导量子位电路的低损耗架构 - Google Patents

用于超导量子位电路的低损耗架构 Download PDF

Info

Publication number
CN111328432A
CN111328432A CN201780096729.5A CN201780096729A CN111328432A CN 111328432 A CN111328432 A CN 111328432A CN 201780096729 A CN201780096729 A CN 201780096729A CN 111328432 A CN111328432 A CN 111328432A
Authority
CN
China
Prior art keywords
resonator
qubit
plane
readout
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780096729.5A
Other languages
English (en)
Other versions
CN111328432B (zh
Inventor
J.加姆贝塔
A.科科尔斯-冈萨雷斯
F.索尔冈
S.罗森布拉特
M.布林克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN111328432A publication Critical patent/CN111328432A/zh
Application granted granted Critical
Publication of CN111328432B publication Critical patent/CN111328432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20354—Non-comb or non-interdigital filters
    • H01P1/20381—Special shape resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H01P3/082—Multilayer dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H01P7/082—Microstripline resonators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0128—Manufacture or treatment of composite superconductor filaments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0156—Manufacture or treatment of devices comprising Nb or an alloy of Nb with one or more of the elements of group IVB, e.g. titanium, zirconium or hafnium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0241—Manufacture or treatment of devices comprising nitrides or carbonitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

一种涉及结构的技术。第一表面包括谐振器的电感性元件。第二表面包括谐振器的电容性元件的第一部分和至少一个量子位。谐振器的电容性元件的第二部分在第一表面上。

Description

用于超导量子位电路的低损耗架构
背景技术
本发明总体上涉及超导结构，并且更具体地涉及用于超导量子位电路的低损耗架构。
超导量子计算是在超导电子电路中的量子计算机的一种实现方式。量子计算研究了量子现象在信息处理和通信中的应用。这种量子计算机的基本构件是量子比特或量子位。一般而言，量子位与经典的位的相似之处在于，它是两个离散状态的系统，这两个离散状态可以是处于离散量子状态|1>和|2>，以及任意的叠加状态。这些离散量子状态可以是两个量子力学水平的任意集合，例如电子自旋或核自旋，或者原子、离子或分子中的一对能级。类似于通用逻辑运算，还存在一组通用的量子门，使得门的组合可以实现复杂的量子算法。量子门是逻辑门的一般化。然而，量子门描述了一个或多个量子位(给定它们的初始状态)在门被施加到它们上之后将经历的变换。
与量子位相关联的电磁能可以被存储在所谓的约瑟夫逊结中以及被存储在用于形成量子位的电容和电感性元件中。在一个示例中，为了读出量子位状态，将微波信号施加到在腔频率下耦合到量子位的微波读出腔。发射(或反射)的微波信号经过多个热隔离级和低噪声放大器，这些热隔离级和低噪声放大器需要阻挡或降低噪声并提高信噪比。在室温下测量微波信号。返回/输出微波信号的幅度和/或相位携带关于量子位状态的信息，例如量子位是处于基态、激发态还是这两种状态的叠加。
发明内容
本发明的实施例涉及一种结构。该结构的非限制性示例包括具有谐振器的电感性元件的第一表面。该结构包括具有谐振器的电容性元件的第一部分和至少一个量子位的第二表面，其中谐振器的电容性元件的第二部分在第一表面上。
本发明的实施例涉及一种形成结构的方法。形成结构的方法的非限制性示例包括将谐振器的电感性元件设置在第一表面上，并且将所述谐振器的电容性元件的第一部分和至少一个量子位设置在第二表面上，其中谐振器的电容性元件的第二部分在第一表面上。
本发明的实施例涉及一种结构。该结构的非限制性示例包括具有谐振器的电感性元件和谐振器的电容性元件的第一部分的第一表面。该结构包括具有通过总线谐振器耦合的至少两个量子位的第二表面。第二表面包括谐振器的电容性元件的第二部分。
本发明的实施例涉及一种形成结构的方法。形成该结构的方法的非限制性示例包括将谐振器的电感性元件和谐振器的电容性元件的第一部分设置在第一表面上。该方法包括在第二表面上设置通过总线谐振器耦合的至少两个量子位。第二表面包括谐振器的电容性元件的第二部分。
本发明的实施例涉及一种超导量子位电路。该超导量子位电路的一个非限制性实例包括被配置成分别耦合到量子位的读出谐振器、被配置成将量子位中的至少两个耦联在一起的一个或多个总线谐振器、包括读出谐振器的电感性元件的第一表面、以及具有量子位的第二表面。第一和第二表面是不同的电路平面。
通过本发明的技术实现了额外的技术特征和益处。本发明的各实施例和各方面在本文中得到详细描述，并且被认为是所要求保护的主题的一部分。为了更好地理解，参考详细描述和附图。
附图说明
在说明书的结尾处的权利要求中特别指出并清楚地主张了本文描述的专有权的细节。从下面结合附图的详细描述中，本发明的实施例的前述和其它特征和优点将变得显而易见，其中：
图1描绘了根据本发明的实施例的具有单独读出的两个耦合量子位的示意性电路图；
图2描绘了根据本发明实施例的量子位平面的一部分的顶视图；
图3描绘了根据本发明实施例的读出平面的一部分的顶视图；
图4描绘了根据本发明实施例的读出平面和量子位平面的一部分的截面图；
图5描绘了根据本发明实施例的读出平面和量子位平面的一部分的截面图；
图6描绘了根据本发明的实施例的耦合到读出谐振器和总线谐振器的量子位的示例布局；
图7描绘了根据本发明实施例的形成结构的方法的流程图；
图8描绘了根据本发明实施例的形成结构的方法的流程图；
图9描绘了根据本发明实施例的形成结构的方法的流程图；
图10描绘了根据本发明实施例的示例谐振器的顶视图的简化版本；
图11描绘了根据本发明实施例的图10中的谐振器的截面图；
图12描绘了根据本发明实施例的示例谐振器的顶视图的简化版本；
图13描绘了根据本发明实施例的图12中的谐振器的截面图；
图14描绘了根据本发明实施例的示例谐振器的顶视图的简化版本；
图15描绘了根据本发明实施例的图14中的示例性谐振器的截面图；
图16描绘了根据本发明实施例的示例谐振器的顶视图的简化版本；
图17描绘了根据本发明实施例的图16中的谐振器的截面图；
图18描绘了根据本发明实施例的示例谐振器的顶视图的简化版本；
图19描绘了根据本发明实施例的图18中的谐振器的截面图；
图20描绘了根据本发明实施例的示例谐振器的顶视图的简化版本；
图21描绘了根据本发明实施例的图20中的谐振器的截面图；
图22描绘了根据本发明实施例的示例谐振器的顶视图的简化版本；
图23描绘了根据本发明实施例的图22中的谐振器的截面图；
图24描绘了根据本发明实施例的示例谐振器的顶视图的简化版本；
图25描绘了根据本发明实施例的图22中的谐振器的截面图；
图26描绘了根据本发明实施例的形成结构的方法的流程图；
图27描绘了根据本发明实施例的形成结构的方法的流程图；以及
图28描绘了根据本发明的实施例的形成超导量子位电路的流程图。
这里描绘的图是说明性的。在不脱离本发明的精神的情况下，可以对其中描绘的图或操作进行许多变化。例如，可以以不同的顺序执行动作，或者可以添加、删除或修改动作。此外，术语“耦合”及其变型描述了在两个元件之间具有通信路径，并且不暗示元件之间的直接连接而在它们之间没有中间元件/连接。所有这些变化都被认为是说明书的一部分。
在附图和以下对所公开的实施例的详细描述中，附图中所示的各种元件具有两位或三位参考数字。除了次要的例外，每个参考数字的最左边的数字对应于其中首先示出其元件的示图。
具体实施方式
为了简洁起见，在此可以详细描述或不详细描述与半导体和/或超导器件以及集成电路(IC)制造相关的常规技术。此外，本文所述的各种任务和过程步骤可并入具有本文未详细描述的额外步骤或功能性的更综合程序或过程中。特别地，半导体和/或超导器件和基于半导体/超导体的IC的制造中的各个步骤是公知的，因此为了简洁起见，许多常规步骤将在此仅简要提及或将被完全省略而不提供公知的工艺细节。
现在转向与本发明的各方面更具体相关的技术的概述，需要“突破平面(breakthe plane)”的技术来以可扩展的方式按比例放大用于更大的量子位处理器的超导量子计算硬件，例如，在距离-三表面代码布局(a distance-three surface code layout)中的17个量子位或更大。目前技术水平的研究人员正在开发使用超导材料的倒装芯片技术和/或硅通孔(TSV)以实现该目标。这导致引入有损材料和/或连接，如果在过渡/连接区域的电磁场分布没有被很好地控制/设计，则有损材料和/或连接可能耦合到量子位并且限制量子位相干时间。连接超导量子位芯片内的不同电路的凸块和/或硅通孔的典型使用包括通量控制或信号传递。由于传输量子位，一种流行的超导量子位，是电磁电路，在它们的环境中存在许多可以降低它们的性能的因素，如耦合到量子位的波动以及材料和/或连接中的损耗。量子位误差可以被分类为弛豫和移相。
现在对本发明的各方面进行概述，本发明的一个或多个实施例通过提供新颖的谐振器结构来解决现有技术的上述缺点。更具体地说，本发明的上述方面通过提供跨越两个超导电路平面的紧凑(集总元件)谐振器结构解决了现有技术的缺点，并且该紧凑谐振器结构保持存储在一个平面上的大部分电容能量和存储在另一个平面上的大部分感应能量。在量子位电路的背景下，这种紧凑的谐振器结构允许保持电流离开量子位平面并且在读出路径上。
倒装芯片的实现需要超出制造超导量子比特(量子位)所必需的制造步骤。每个新的制造步骤可以引入新的损耗路径，这可能对量子相干和/或量子位操作有害。在广义方面，与在量子位附近引入有损部件或在量子位之间的互连中引入有损部件相比，在读出路径上保持更经典地表现的有损部件是更期望的，这些有损部件需要表现得更量子力学。量子电路中所需谐振结构的小占用面积有利于如本文所讨论的缩放。根据本发明的实施例，紧凑型谐振器的过渡/连接区域处的电磁场被良好地控制/设计以避免量子位耦合到系统的损耗部分，因为集总元件谐振器具有聚焦在芯片的明确定义的区域中的磁场。
现在对本发明实施例进行更详细的描述，图1描绘了根据本发明实施例的具有单独读出的两个耦合的量子位的示意性电路图100。该电路图是本领域技术人员所理解的量子/量子位电路。电路图100示出了通过总线谐振器104耦合的两个量子位102。两个量子位102各自被耦合到其自己的读出谐振器106。存在四个耦合电容器180、181、182和183。在这个示例中，从左侧，量子位102(例如，也称为量子位#1)经由耦合电容器182被耦合到总线谐振器104(例如，也称为量子位间耦合总线)并且经由耦合电容器183被耦合到读出谐振器106(例如，也称为读出谐振器#1)。类似地，从右侧，量子位102(例如，也称为量子位#2)经由耦合电容器181耦合到总线谐振器104(例如，量子位间耦合总线)并且经由耦合电容器180耦合到读出谐振器106(例如，也称为读出谐振器#2)。每个量子位102由约瑟夫逊结160以及电容器162形成。如本领域技术人员所理解的，每个读出谐振器106由电感器130和电容器150形成。总线谐振器104由电感器140和电容器142形成，如本领域技术人员所理解的。
为了说明而不是限制的目的，图1显示了超导量子位电路的一个示例。本发明的实施例可以用于如本领域技术人员所理解的任何类型的超导量子位电路中，并且不意味着限于图1中的确切元件或元件的确切配置。虽然示出了两个量子位102通过一个总线谐振器104耦合并且每个量子位102被耦合到其自己的读出谐振器106，但是应当认识到，多个量子位102(具有它们各自的读出谐振器106)在多种配置中可以使用多个总线谐振器104来耦合。本发明的实施例不意味着限于特定数量的量子位102、总线谐振器104、以及读出谐振器106。
如本领域技术人员所理解的，量子位系统典型地连接到50欧姆(Ω)的环境。为了完整性而非限制，图1示出了系统190和系统192，每个表示连接到50Ω环境。系统190代表50Ω电阻器和电压源(V1)，并且电压源V1可以用于在量子位102(例如，量子位#1)的谐振频率下产生量子位驱动信号并且在读出谐振器106(例如，读出谐振器#1)的谐振频率下产生读出信号。类似地，系统192表示50Ω电阻器和电压源(V2)，并且电压源V2可以用于在量子位102(例如，量子位#2)的谐振频率下生成量子位驱动信号并且在读出谐振器106(例如，读出谐振器#2)的谐振频率下生成读出信号。
根据本发明的实施例，读出谐振器106连同诸如总线谐振器104的任何谐振器一起可以被实现为紧凑(集总元件)谐振器结构，如本文进一步讨论的。紧凑的谐振器结构也可以称为凸起的谐振器结构。
图2描绘了根据本发明实施例的量子位平面202的一部分的顶视图。在图2中，量子位平面202示出了电路100中的读出谐振器106的一部分。
量子位平面202包括与互连件210直接接触的电容器焊盘204。互连件210被示为虚线，因为互连件210在电容器焊盘204下面。互连件210可以是焊料连接，例如焊料凸块和/或硅通孔。在此示图中，电容器焊盘204被描绘为类似正方形的形状。应该理解，电容器焊盘204可以是其它形状，例如矩形、圆形、多边形、三角形等。电容器焊盘204被电介质材料220包围。电介质材料220可以是非导电的，例如绝缘体。电介质材料220可以是空气，例如，空的空间或真空。接地面206围绕电介质材料220，以便将限制在电介质材料220内的电容器焊盘204与电介质材料220外的接地面206分开。接地面206可位于电容器焊盘204的一侧、两侧、三侧和/或所有侧上。量子位102形成在量子位平面202上，但是为了简明起见在图2中没有示出。在量子位平面202上，紧凑集总元件谐振器106(即，读出谐振器)的一部分是电容器焊盘204。互连件210的一端物理地和电气地附接到电容器焊盘204，使得互连件210和电容器焊盘204等电位，即，相对于地或相对于电压源(诸如V1或V2)处于相同的电势或相同的电压，尤其是在使用谐振器106的低温温度下，因为互连件210和电容器焊盘204的材料在这样的温度下是超导的。此外，电容器焊盘204、互连件210和电容器焊盘304(图3中所示)具有等电势，即，相对于地或相对于电压源(例如V1或V2)具有相同的电势或相同的电压，尤其是在使用谐振器的低温温度下，因为互连件210、电容器焊盘204和电容器焊盘304的材料在这样的温度下是超导的。在一些实施方式中，电容器焊盘204的至少一部分、互连件210的至少一部分、以及电容器焊盘304(图3中所示)的至少一部分具有等电势。
图3示出了根据本发明实施例的读出平面302的一部分的顶视图。在图3中，读出平面302示出了电路100中的读出谐振器106的另一部分。
读出平面302还可以被称为控制平面，因为用于驱动量子位102(每个量子位可以具有其自己的谐振频率)和读出谐振器106(每个读出谐振器可以具有其自己的谐振频率)的传输信号可以进入和离开读出平面302。读出平面302包括与互连件210直接接触的电容器焊盘304。电容器焊盘304和电容器焊盘204被附接到互连件210的相对端/部分。如上所述，互连件210被示为虚线，因为互连件210在电容器焊盘304下方。注意，互连件210是在电容器焊盘204还是电容器焊盘304下面(还是上面)是基于量子位平面202是在顶部还是读出平面302在顶部。例如，如果具有电容器焊盘204的量子位平面202在顶部上并且读出平面302在底部上，则互连件210在电容器焊盘204下方，但是在读出平面302的电容器焊盘304上方。相反，如果具有电容器焊盘304的读出平面302在顶部上并且量子位平面202在底部上，则互连件210在电容器焊盘304下方，但是在量子位平面202的电容器焊盘204上方。在一些情况下，量子位平面202和读出平面302可以在侧面(例如，左侧和右侧)，并且不一定在顶部和底部。
读出平面302包括电感器130。电感器130由围绕电容器焊盘304蜿蜒的螺旋线圈332形成。在电容器焊盘304周围形成螺旋线圈332是一个示例。螺旋线圈332是读出谐振器106的电感性部分，但是读出谐振器106不限于螺旋线圈332作为电感性部分，并且可以利用其他结构。形成电感器的螺旋线圈332的另一示例、结构和/或形状可以包括曲折传输线、动态电感器(具有高动态电感材料)、约瑟夫逊结和/或约瑟夫逊结的串联阵列，如图10-28中进一步讨论的。
动态电感源于对电流流动有贡献的每个电子所需的动能。动态电感是在交变电场中的移动电荷载流子(例如，电子)的惯性质量作为等效串联电感的表现。在高载流子迁移率导体(例如超导体)中和在非常高的频率下观察到动态电感。高动态电感器基于材料的几何形状，并且是在超导温度(例如，低温)下具有高电感的超导体材料。一种用于动态电感器的高动态电感材料，可以包括氮化铌(NbN)、氮化铌钛(NbTiN)和/或氮化钛(TiN)。氮化铌具有比单独的铌更高的电感。高动态电感器可以形成为线，并且不需要像螺旋线圈332那样盘绕。如本领域技术人员所理解的，约瑟夫逊结也是电感性元件，并且可以利用一个或多个约瑟夫逊结(例如，串联)来代替螺旋线圈332作为读出谐振器106中的电感性元件。
在图3中，螺旋线圈332的一端在连接件328处被附接到电容器焊盘304，并且螺旋线圈332的另一端在连接件326处被分流到接地面306。接地面306围绕电容器焊盘304和螺旋线圈332。在一些实现方式中，接地面306可以在电容器焊盘304的一侧、两侧、三侧和/或所有侧上。应该理解，电容器焊盘304可以是其它形状，例如矩形、圆形、多边形、三角形等。
电介质材料320可围绕电容器垫304，除了在连接件328处且在螺旋线圈332的导线(即，线)之间以外。电介质材料320与220在一些实施方案中可相同。在其它实施方案中，电介质材料320与220可为不同材料。如上文所述，电介质材料320可为非导电材料，例如绝缘体，且电介质材料可为例如空气或真空的空的空间。
电感器130的螺旋线圈332耦合(例如，大部分感应耦合)到传输线322。在一些实施方案中，螺旋线圈332可感应耦合到传输线322。例如，传输线322将电感器130连接到发射焊盘(1aunch pad)，所述发射焊盘提供到读出谐振器106(经由电感器130)和到量子位102的外部连接。
读出谐振器106具有在量子位平面202和读出平面302两者中的部分。例如，读出谐振器106的电容器150由量子位平面电容器焊盘204、互连件210和读出平面电容器焊盘304形成，而电感器130由螺旋线圈332形成。读出谐振器106的电容性部分(在图1中示为150)在量子位平面202和读出平面302两者上。通过独特的结构，应当认识到，被示为由螺旋线圈332形成的电感器130的电感性部分仅在读出平面302上，而不在量子位平面202上。通过图4和图5中描绘的截面图可以理解读出谐振器106的进一步描述。
图4描述了根据本发明实施例的量子位平面和读出平面的一部分的截面图。图4示出了集总元件读出谐振器106的另一图示。图4示出了一个示例，其中互连件210是附接到电容器焊盘204和电容器焊盘304的焊料凸块。焊料凸块将量子位平面202物理地和电气地连接到读出平面302。如图4所示，读出谐振器106由电感器130的螺旋线圈332和电容器焊盘204、电容器焊盘304以及电容器150的互连件210(例如，焊料凸块)形成。由螺旋线圈332制成的电感器130仅在读出平面302上，使得量子位平面202没有读出谐振器106的电感性元件(例如，螺旋线圈332)。通过将读出平面302上的电感器130与量子位平面202隔离，量子位102与由流过电感器130的螺旋线圈332的电流产生的磁场隔离。读出谐振器106的电感器130的磁场可以引起量子位102的退相干。电容器150具有两个极板，其中一个极板是量子位平面202中的电容器焊盘204，另一个极板是读出平面302中的电容器焊盘304。
作为一个示例性实施方式，图4描绘了在基板402上形成的量子位平面202以及在基板404上形成的读出平面302。基板402和404可以是任何合适的材料。基板402和404可以是相同的材料，也可以不是相同的材料。基板402和404可以是硅基板、蓝宝石基板、绝缘体上硅基板和/或其任何组合。基板402可以是一个晶片，基板404可以是另一个晶片。形成在基板402上的量子位平面202可以是一个芯片，并且形成在基板404上的读出平面302可以是另一个芯片。虽然为了简单起见没有示出，但是量子位平面202的接地面206可以通过多个互连件被电和物理地连接到读出平面302的接地面306，使得接地面206和306被维持在相同的电位(或几乎相同的电位)。
注意，互连件210，即焊料凸块，可以使用倒装芯片技术形成和沉积。虽然读出平面302被描绘为在量子位平面202的顶部，但是顶部和底部平面的选择是任意的。图1-6中的电路元件可以通过光刻、电镀等形成，并且相应地进行图案化，如本领域技术人员所理解的。更具体地说，约瑟夫逊结可以通过阴影蒸发技术等形成。在图4中，读出平面302和量子位平面202的电路可以分开形成。随后，可以利用倒装芯片技术来沉积焊料凸块作为任何一个平面上的互连件210，并且另一平面然后可以经由焊料凸块连接到另一平面。尽管为了简明起见未示出，但是如本领域技术人员所理解的，可以在电容器焊盘204和/或电容器焊盘304上利用凸块下金属化(UBM)以分别形成到焊料凸块的良好连接。如在此进一步讨论的，量子位平面202和读出平面302中的电路元件的材料连同互连件210一起是超导材料。
图5示出了根据本发明实施例的量子位平面和读出平面的一部分的截面图。图5示出了集总元件读出谐振器106的另一示图。特别地，图5示出了互连件210是附接到电容器焊盘204和电容器焊盘304的硅通孔的示例。硅通孔将量子位平面202物理和电地连接到读出平面302。与焊料凸块互连件不同，穿过晶片502形成硅通孔，从而连接量子位平面和读出平面202和302。代替图4中面对读出平面302的量子位平面202，量子位平面和读出平面202和302形成在晶片502的相对侧/表面上。在一些实施方式中，在量子位平面202和晶片502之间可以存在一个或多个材料层，和/或在读出平面302和晶片502之间可以存在一个或多个材料层。晶片502可以包括与上述用于基板402和/或404的材料相同的材料。虽然为了简单起见没有示出，但是量子位平面202的接地面206可以通过多个互连件被电和物理地连接到读出平面302的接地面306，使得接地面206和306被维持在相同的电位(或几乎相同的电位)。
如上所述，由螺旋线圈332制成的电感器130仅在读出平面302上，使得量子位平面202没有读出谐振器106的电感性元件(例如，螺旋线圈332)。电容器150具有两个极板，其中一个极板是量子位平面202中的电容器焊盘204，另一个极板是读出平面302中的电容器焊盘304。如图5中可见，读出谐振器106由电感器130的螺旋线圈332和电容器焊盘204、电容器焊盘304以及电容器150的互连件210(例如，TSV)形成。在图5中，量子位平面202的电路可以形成在晶片502的一个表面上，硅通孔形成为与量子位平面202的电容器焊盘204连接，并且读出平面302的电路形成在晶片502的相对表面上，使得电容器焊盘304与硅通孔(即，互连件210)直接连接。
图6描绘了根据本发明的实施例的耦合到读出谐振器和总线谐振器的量子位的示例布局。在上面，图2示出了集中于读出谐振器106的一部分的量子位平面202的一部分。图6显示了一示例，该示例示出了量子位102经由耦合电容器180电容性地耦合到读出谐振器106的电容器焊盘204。量子位102示出了由量子位电容器焊盘602A和602B形成的电容器162，这些电容器焊盘被电介质材料220(可以是空气或真空)分开。量子位102包括连接到量子位电容器焊盘602A和602B的约瑟夫逊结160。电容器焊盘602A和602B是超导材料。约瑟夫逊结160包括由以下中的任何项分开的两种超导材料：电介质材料、短长度的正常(非超导)金属或超导体的收缩。量子位102经由耦合电容器181电容性地耦合到总线谐振器104。在该示例中，总线谐振器104未被示出。在本发明的一些实施例中，总线谐振器104可以以与针对读出谐振器106所讨论的相同的方式形成，使得总线谐振器104是紧凑的集总元件谐振器(使用焊料凸块和/或硅通孔互连件210)。在本发明的一些实施例中，总线谐振器104可以使用本领域技术人员所理解的现有技术来形成，并且总线谐振器104未在图6中示出以不使图模糊。
技术益处和优点包括跨越两个超导电路平面的紧凑(集总元件)谐振器结构(例如，读出谐振器106)，并且紧凑谐振器结构保持存储在量子位平面202上的大部分电容能量和存储在读出平面302上的大部分电感能量。这种紧凑的谐振器结构保持电流离开包含量子位102的量子位平面202并且在读出平面302上的读出路径上。良好地控制/设计在过渡/连接区域(例如，在互连件210和电容器焊盘204的连接处、在互连(紧凑)读出谐振器106的连接处、和/或在电容器焊盘304和螺旋线圈332的连接328处)处的电磁场，以避免量子位耦合到系统的损耗部分(即，具有螺旋线圈332的电感器130)，因为集总元件谐振器106具有聚焦在芯片的明确限定的区域(例如，电感性部分，其是读出平面302上的螺旋线圈332)中的磁场。
为了便于理解，电感器被分类为三个不同的类别，以更好地理解相对于量子位平面202和读出平面302的位置，特别是当其涉及电容器(C)和电感器(L)的放置时：
1)约瑟夫逊结是非线性、无损、集总电感器。约瑟夫逊结提供量子位LC谐振器的电感性部分。如术语无损所暗示的，从损耗的角度来看，约瑟夫逊结没有问题。此外，约瑟夫逊结中的(电感)能量被局部地存储，并且量子位102中的结与外部电路(量子位平面202和/或读出平面302上的电路的其他部分)感应地相互作用非常小。约瑟夫逊结或约瑟夫逊结的串联阵列也可以用作螺旋线圈332的替代。
2)LC谐振器，其仅被虚拟地激励，而不被光子占据。量子位之间的总线谐振器104属于LC谐振器的这个类别。通过虚拟激励，总线谐振器104使得能够/便于传输频率不同于其谐振频率或其谐波的频率的光子。由于谐振器的模式(即谐振频率及其谐波)不被激励，因此这些总线谐振器(及其电感性部分)的损耗不是问题。此外，实际上，这些总线谐振器被制成为具有非常高的品质因数(Q因数)，即非常低的损耗。
3)LC谐振器填充有(一些)光子，LC谐振器的模式被直接激励(在它们的谐振频率或者潜在地还有谐波)。在本文讨论的示例量子电路中，读出谐振器106落入该类别中。读出谐振器106还耦合/连接到外部(片外)电路(一直到室温电子器件)。实验者关注由读出谐振器106产生的损耗，并且损耗在其电感性部分中更强，并且本发明的实施例提供了如本文所讨论的将读出谐振器106的电感性部分移动远离(敏感)量子位的技术和结构。
量子/量子位电路100、量子位平面202和读出平面302的电路元件可以由超导材料制成。各个谐振器、电感器、电容器、互连件(例如，焊料凸块和TSV)、传输线、量子位、接地面、螺旋线圈等由超导材料制成。超导材料的例子(在低温下，例如大约10-100毫开尔文(mK)或大约4K)包括铌、铝、钽等。例如，约瑟夫逊结由超导材料制成，并且它们的隧道结可以由薄隧道势垒制成，例如氧化物。电容器可以由被低损耗电介质材料、空气等分隔的超导材料制成。连接各种元件的传输线(即，导线)由超导材料制成。
图7示出了根据本发明实施例的形成结构(例如谐振器106)的方法的流程图700。在框702处，将电感性部分(例如，电感器130)设置在第一表面(例如，读出平面302)上。在框704处，将电容性部分布置在第一表面(例如，读出平面302)和第二表面(例如，量子位平面202)上。在框706处，互连结构(例如，互连件210)被耦合/连接在第一表面与第二表面之间(例如，在读出平面302与量子位平面202之间)。
电容性部分包括互连结构。例如，电容器150包括电容器焊盘204、电容器焊盘304和互连件210。电感性部分(例如，电感器130)选自由螺旋线圈、螺旋状线圈、曲折线/传输线、(直的)动态电感器(具有高动态电感材料)、约瑟夫逊结和/或约瑟夫逊结的串联阵列构成的组。图3中描绘了可以是任何曲折的线状形状的示例性螺旋线圈332。电感性部分被分流到地。例如，螺旋线圈332在连接件326处被分流到接地面306。
电容性部分选自由平板电容器和/或叉指式电容器构成的组。例如，电容器焊盘204和电容器焊盘304可以形成为平板电容器和/或叉指式/交叉式电容器(即，指状电容器)，互连件210在它们之间。
互连结构是焊料凸块，如图4所示。互连结构是硅通孔，如图5所示。
至少一个信号传送线被耦合到谐振器106的电感性部分。例如，传输线322(即，信号传送线)被耦合到螺旋线圈332，如图3所示。在一些实施方式中，传输线322可被感应地耦合到螺旋线圈332。至少一个信号传送线被耦合到谐振器的电容性部分。例如，像是传输线322的传输线可以电容(或电感)耦合到图2中的电容器焊盘204，尽管未示出。
至少一个超导量子位102被耦合到谐振器的电容性部分。例如，量子位102被电容地耦合到读出谐振器106的电容器焊盘204，如图1、2和6中所描绘的。作为另一个选择，至少一个超导量子位102被耦合到谐振器106的电感性部分。例如，虽然未示出，但是如果量子位102被放置在具有螺旋线圈332的读出平面302上，量子位102可以被耦合到螺旋线圈332。
电感性部分和电容性部分(包括互连结构210)由超导金属制成。电容性部分和互连结构是等电位的，即具有相同的电压或电位。第一表面(例如，读出平面302)与第二表面(例如，量子位平面202)相对。
图8示出了根据本发明实施例的形成结构(例如，读出谐振器106)的方法的流程图800。在框802处，形成电容性部分(例如，电容器150)，其具有在第一表面(例如，读出平面302)上的第一部分(例如，电容器焊盘304)和在第二表面(例如，量子位平面202)上的第二部分(例如，电容器焊盘204)，其中第一和第二部分具有等电位。
在框804处，在第一和第二表面中的一个上形成电感性部分(例如，电感器130)，并且在第一和第二表面中的另一个上形成空隙/缺失。如图3、4和5所示，电感性部分130被描绘在读出平面302上。然而，电感性部分130可以在量子位平面202上。
互连结构210连接第一和第二部分(例如，电容器焊盘204和304)，从而具有等电位。
图9示出了根据本发明的实施例的形成谐振器(例如，读出谐振器106)的方法的流程图900。在方框902，电容器150由通过超导互连件210连接的第一超导材料(例如，电容器焊盘204)和第二超导材料(例如，电容器焊盘304)形成，其中该第一和第二超导材料是在不同的表面上(例如，量子位平面202和读出平面302)。在框904处，电感器130被布置在不同表面中的一个表面(例如，量子位平面202和读出平面302中的一个，但不是两个)上。例如，电感器130被布置在量子位平面202或读出平面302上。
上面已经使用焊料凸块和硅通孔讨论了具有电感性元件和电容性元件的集总紧凑型谐振器的示例，其中电感性元件在隔离平面上。在图10-25中描述了具有用于电感性元件的各种类型的结构的集总谐振器的另外的示例。
图10示出了根据本发明实施例的示例谐振器的顶视图的简化版本。谐振器可以是例如读出谐振器106。在图10中，读出谐振器106具有顶部电容器焊盘304和底部电容器焊盘204，它们形成电容器150。顶部电容器焊盘304连接到电感性元件130。电感性元件130被描绘为曲折的传输线。
图11是根据本发明实施例的图10中的谐振器的横截面图。图11仅展示了超导量子位电路100的示例部分，并且可以理解的是存在其他电路元件。图11示出了量子位平面202上的底部电容器焊盘204(其中未示出量子位)和读出平面302上的顶部电容器焊盘304，由此形成电容器150。
电感性元件130(仅)在读出平面302上，并且连接到顶部电容器焊盘304。如图10和11所示，根据本发明的实施例，电感性元件130不限于螺旋线圈332，而可以是其它形状和/或设计。量子位平面202(电路平面)和底部基板402一起形成底部芯片，并且读出平面302(电路平面)和顶部基板404一起形成顶部芯片。
除了读出谐振器106以外，焊料凸块1110被示出为连接量子位平面202和读出平面302。一个或多个焊料凸块1110可以用于将例如量子位平面202上的接地面连接到读出平面302和/或根据需要将其他电路元件连接在量子位和读出平面之间。焊料凸块1110可以连接到读出平面302的顶部金属间化合物焊盘1114并且连接到量子位平面202的底部金属间化合物焊盘1104。焊料凸块1110、顶部金属间化合物焊盘1114和底部金属间化合物焊盘1104由超导材料制成。当凸块谐振器位于电路100上时，可在形成凸块谐振器的电容器焊盘204、电容器焊盘304和互连件210时形成焊料凸块1110、顶部金属间化合物焊盘1114和底部金属间化合物焊盘1104。
图12示出了根据本发明实施例的示例谐振器的顶视图的简化版本。谐振器可以是例如读出谐振器106。在图12中，读出谐振器106具有顶部电容器焊盘304和底部电容器焊盘204，它们形成电容器150。顶部电容器焊盘304连接到电感性元件130。再次，电感性元件130被描绘为曲折的传输线。
图13是根据本发明实施例的图12中的谐振器的截面图。图13仅示出了超导量子位电路100的示例部分，并且可以理解的是，存在其他电路元件。图13示出了量子位平面202上的底部电容器焊盘204(量子位未被示出)和读出平面302上的顶部电容器焊盘304，由此形成电容器150。电感性元件130(仅)在读出平面302上，并且连接到顶部电容器焊盘304。如图12和13所示，根据本发明的实施例，电感性元件130不限于螺旋线圈332，而可以是其它形状和/或设计。量子位平面202(电路平面)和读出平面302(电路平面)是形成在晶片502的相对侧上(的电路)。
除了读出谐振器106以外(与图11不同)，图13示出了连接量子位平面202和读出平面302的硅通孔1310。一个或多个硅通孔1310可以用于将例如量子位平面202上的接地面连接到读出平面302和/或根据需要将其他电路元件连接在量子位和读出平面之间。硅通孔1310可以连接到读出平面302的顶部通孔焊盘1314并且连接到量子位平面202的底部通孔焊盘1304。硅通孔1310、顶部通孔焊盘1314和底部通孔焊盘1304由如本文所讨论的超导材料制成。当TSV谐振器在电路100上时，可在形成TSV谐振器的电容器焊盘204、电容器焊盘304和互连件210时形成硅通孔1310、顶部通孔焊盘1314和底部通孔焊盘1304。
图14示出了根据本发明实施例的示例谐振器的顶视图的简化版本。谐振器可以是例如读出谐振器106。在图14中，读出谐振器106具有顶部电容器焊盘304和底部电容器焊盘204，它们形成电容器150。顶部电容器焊盘304连接到电感性元件130。电感性元件130被描述为由高动态电感材料形成的动态电感器，并且动态电感器可以形成为直线、近似直线、对角线等。如上所述，用于动态电感器的高动态电感材料可以包括氮化铌(NbN)、氮化铌钛(NbTiN)和/或氮化钛(TiN)。
图15是根据本发明实施例的图14中的示例性谐振器的横截面图。图15仅示出了超导量子位电路100的示例部分，并且可以理解的是，存在其他电路元件。图15示出了量子位平面202上的底部电容器焊盘204(其中量子位未被示出)和读出平面302上的顶部电容器焊盘304，由此形成电容器150。
电感性元件130(仅)在读出平面302上，并且连接到顶部电容器焊盘304。如图14和15所示，根据本发明的实施例，电感性元件130不限于螺旋线圈332，而可以是其它形状和/或设计。量子位平面202(电路平面)和底部基板402一起形成底部芯片，并且读出平面302(电路平面)和顶部基板404一起形成顶部芯片。
除了读出谐振器106以外，焊料凸块1110被示出为连接量子位平面202和读出平面302。一个或多个焊料凸块1110可以用于将例如量子位平面202上的接地面连接到读出平面302和/或根据需要将其他电路元件连接在量子位和读出平面之间。焊料凸块1110可以连接到读出平面302的顶部金属间化合物焊盘1114并且连接到量子位平面202的底部金属间化合物焊盘1104。焊料凸块1110、顶部金属间化合物焊盘1114和底部金属间化合物焊盘1104由超导材料制成。
图16示出了根据本发明实施例的示例谐振器的顶视图的简化版本。谐振器可以是例如读出谐振器106。在图16中，读出谐振器106具有顶部电容器焊盘304和底部电容器焊盘204，它们形成电容器150。顶部电容器焊盘304连接到电感性元件130。再次，电感性元件130被描述为由如上所述的高动态电感材料形成的动态电感器。
图17是根据本发明实施例的图16中的谐振器的截面图。图17仅示出了超导量子位电路100的示例部分，并且可以理解的是，存在其他电路元件。图17示出了量子位平面202上的底部电容器焊盘204(量子位未被示出)和读出平面302上的顶部电容器焊盘304，由此形成电容器150。电感性元件130(仅)在读出平面302上，并且连接到顶部电容器焊盘304。如图16和17所示，根据本发明的实施例，电感性元件130不限于螺旋线圈332，而可以是其它形状和/或设计。量子位平面202(电路平面)和读出平面302(电路平面)是形成在晶片502的相对侧上(的电路)。
除了读出谐振器106以外(与图15不同)，图17示出了连接量子位平面202和读出平面302的硅通孔1310。一个或多个硅通孔1310可以用于将例如量子位平面202上的接地面连接到读出平面302和/或根据需要将其他电路元件连接在量子位和读出平面之间。硅通孔1310可以连接到读出平面302的顶部通孔焊盘1314并且连接到量子位平面202的底部通孔焊盘1304。硅通孔1310、顶部通孔焊盘1314和底部通孔焊盘1304由如本文所讨论的超导材料制成。
图18示出了根据本发明实施例的示例谐振器的顶视图的简化版本。谐振器可以是例如读出谐振器106。在图18中，读出谐振器106具有顶部电容器焊盘304和底部电容器焊盘204，它们形成电容器150。顶部电容器焊盘304连接到电感性元件130。电感性元件130被描述为连接到电容器150的任何一侧的螺旋电感器传输线。螺旋电感性元件130具有中心件1802。螺旋传输线的一端连接到顶部电容器焊盘304，螺旋传输线的另一端连接到中心件1802。连接器1820连接到中心件1802，并且连接器1820可以连接到诸如用于外部连接的传输线的另一电路元件。电介质交叉1822在连接器1820下面，以便将连接器1820与下面的螺旋传输线分离。在一些实施方式中，电介质交叉1822可以是空气桥，使得电介质交叉1822是连接器1820和下面的螺旋传输线之间的空气或空间。在一些实施方式中，电介质交叉1822可以是电介质材料，诸如氧化物、氮化物等。包括螺旋传输线和中心件1802的电感器130(连同连接器1820)以及包括顶部电容器焊盘304和底部电容器204的电容器150可以由超导材料形成。
图19是根据本发明实施例的图18中的谐振器的截面图。图19仅示出了超导量子位电路100的示例部分，并且可以理解的是，存在其他电路元件。图19示出了量子位平面202上的底部电容器焊盘204(其中量子位未被示出)和读出平面302上的顶部电容器焊盘304，由此形成电容器150。
电感性元件130(仅)在读出平面302上，并且连接到顶部电容器焊盘304。如图18和19所示，根据本发明的实施例，电感性元件130不限于围绕电容器的螺旋线圈332，而可以是其它形状和/或设计以及在其它位置。量子位平面202(电路平面)和底部基板402一起形成底部芯片，并且读出平面302(电路平面)和顶部基板404一起形成顶部芯片。
除了读出谐振器106以外，焊料凸块1110被示出为连接量子位平面202和读出平面302。一个或多个焊料凸块1110可以用于将例如量子位平面202上的接地面连接到读出平面302和/或根据需要将其他电路元件连接在量子位和读出平面之间。焊料凸块1110、顶部金属间化合物焊盘1114和底部金属间化合物焊盘1104的细节已在本文中得到论述。
图20示出了根据本发明实施例的示例谐振器的顶视图的简化版本。谐振器可以是例如读出谐振器106。在图20中，读出谐振器106具有顶部电容器焊盘304和底部电容器焊盘204，它们形成电容器150。顶部电容器焊盘304连接到电感性元件130。再次，电感性元件130被描绘为连接到电容器150的任何一侧的螺旋电感器传输线。螺旋电感性元件130具有中心件1802。螺旋传输线的一端连接到顶部电容器焊盘304，螺旋传输线的另一端连接到中心件1802。连接器1820连接到中心件1802，连接器1820可连接到另一电路元件，例如用于外部连接的传输线。电介质交叉1822在连接器下方，以便将连接器1820与下方的螺旋传输线分离。在一些实现方式中，电介质交叉1822可以是空气桥，使得电介质交叉1822是连接器1820与螺旋传输线之间的空气或空间。在一些实现方式中，电介质交叉1822可以是电介质材料，例如氧化物、氮化物等。包括螺旋传输线和中心件1802的电感器130(连同连接器1820)以及包括顶部电容器焊盘304和底部电容器204的电容器150可以由超导材料形成。
图21是根据本发明实施例的图20中的谐振器的截面图。图20仅示出了超导量子位电路100的示例部分，并且可以理解的是，存在其他电路元件。图20示出了量子位平面202上的底部电容器焊盘204(量子位未被示出)和读出平面302上的顶部电容器焊盘304，由此形成电容器150。电感性元件130(仅)在读出平面302上，并且连接到顶部电容器焊盘304。如图20和21所示，根据本发明的实施例，电感性元件130不限于围绕电容器的螺旋线圈332，而可以是其它形状和/或设计以及在其它位置。量子位平面202(电路平面)和读出平面302(电路平面)是形成在晶片502的相对侧上(的电路)。
除了读出谐振器106以外(与图19不同)，图21示出了连接量子位平面202和读出平面302的硅通孔1310。一个或多个硅通孔1310可以用于将例如量子位平面202上的接地面连接到读出平面302和/或根据需要将其他电路元件连接在量子位和读出平面之间。在此已经讨论了硅通孔1310、顶部通孔焊盘1314和底部通孔焊盘1304的细节。
在图18-21中，示出了中心件1802连接到连接器1820，然后该连接器可以连接到其它电路元件，同时示出了螺旋电感器130的另一端连接到电容器焊盘304。这些连接可以颠倒。例如，连接器1820可以连接到顶部电容器焊盘304，而螺旋电感器130的另一端则可以连接到其它电路元件。
图22示出了根据本发明实施例的示例谐振器的顶视图的简化版本。谐振器可以是例如读出谐振器106。在图22中，读出谐振器106具有顶部电容器焊盘304和底部电容器焊盘204，它们形成电容器150。顶部电容器焊盘304连接到电感性元件130。电感性元件130被描绘为约瑟夫逊结或约瑟夫逊结的阵列2250。约瑟夫逊结或约瑟夫逊结的阵列2250包括由(在图23中描绘的)隧道势垒2302分开的第一超导电极2252A和第二超导电极2252B。第一超导电极2252A通过左超导引线2242连接到顶部电容器垫304。右超导引线2244连接到第二超导电极2252B，并且右超导引线2244连接到其它电路元件，例如量子位、外部环境(例如，系统190、192)等。阵列中的每个约瑟夫逊结具有其自己的第一超导元件2252A和第二超导元件2252B以及其隧道势垒2302。约瑟夫逊结可以串联连接在一起。
图23是根据本发明实施例的图22中的谐振器的截面图。图23仅示出了超导量子位电路100的示例部分，并且可以理解的是，存在其他电路元件。如可以看出的，约瑟夫逊结或约瑟夫逊结的阵列2250被示意性地描绘为两个重叠的超导膜2252A和2252B，隧道势垒2302位于其间。隧道势垒2302可以选自包括介电材料、一小段普通(非超导)金属(其在超导材料的低温温度下不会变成超导)和/或超导体的收缩(即，(窄超导材料))的组，如本领域技术人员所理解的。
用作连接的超导材料(右超导引线2244和左超导引线2242)在一些实现方式中可以与用于电容器150(顶部电容器焊盘304和底部电容器204)的超导材料不同，并且在一些实现方式中可以与用于电容器150的超导材料相同。这同样适用于在至少一个约瑟夫逊结或约瑟夫逊结的阵列2250(即，电感器130)中使用的超导材料。用于第一超导电极2252A和第二超导电极2252B的超导材料可以与用于电容器150的超导材料和/或用于左超导引线2242和右超导引线2244的超导材料相同或不同。
图23示出了量子位平面202上的底部电容器焊盘204(量子位未被示出)和读出平面302上的顶部电容器焊盘304，由此形成电容器150。电感性元件130(仅)在读出平面302上，并且连接到顶部电容器焊盘304。如图22和23所示，根据本发明的实施例，电感性元件130不限于围绕电容器的螺旋线圈332，而是可以是另一个装置(即，一个或多个约瑟夫逊结2250)。量子位平面202(电路平面)和底部基板402一起形成底部芯片，并且读出平面302(电路平面)和顶部基板404一起形成顶部芯片。
除了读出谐振器106以外，焊料凸块1110被示出为连接量子位平面202和读出平面302。一个或多个焊料凸块1110可以用于将例如量子位平面202上的接地面连接到读出平面302和/或根据需要将其他电路元件连接在量子位和读出平面之间。本文论述了焊料凸块1110、顶部金属间化合物焊盘1114和底部金属间化合物焊盘1104的细节。
图24示出了根据本发明实施例的示例谐振器的顶视图的简化版本。谐振器可以是例如读出谐振器106。在图24中，读出谐振器106具有顶部电容器焊盘304和底部电容器焊盘204，它们形成电容器150。顶部电容器焊盘304连接到电感性元件130。如上所述，电感性元件130被描述为约瑟夫逊结或约瑟夫逊结的阵列2250。约瑟夫逊结或约瑟夫逊结的阵列2250包括由(在图25中描绘的)隧道势垒2302分开的第一超导电极2252A和第二超导电极2252B。第一超导电极2252A通过左超导引线2242连接到顶部电容器焊盘304。右超导导线2244连接到第二超导电极2252B，并且右超导导线2244连接到其它电路元件，例如量子位、外部环境(例如，系统190、192)等。
图25是根据本发明实施例的图22中的谐振器的横截面图。图25仅示出了超导量子位电路100的示例部分，并且可以理解的是，存在其他电路元件。如可以看出的，约瑟夫逊结或约瑟夫逊结的阵列2250被示意性地描绘为两个重叠的超导膜2252A和2252B，隧道势垒2302位于其间。隧道势垒2302可以选自包括电介质材料、一小段正常(非超导)金属(不会变成超导)和/或超导体的收缩的组，如本领域技术人员所理解的。
如上所述，在一些实现方式中，用作连接(右超导引线2244和左超导引线2242)的超导材料可以与用于电容器150(顶部电容器焊盘304和底部电容器204)的超导材料不同，并且在一些实现方式中可以与用于电容器150的超导材料相同。这同样适用于在至少一个约瑟夫逊结或约瑟夫逊结的阵列2250(即，电感器130)中使用的超导材料。用于第一超导电极2252A和第二超导电极2252B的超导材料可以与用于电容器150的超导材料和/或用于左超导引线2242和右超导引线2244的超导材料相同或不同。
图25示出了量子位平面202上的底部电容器焊盘204(量子位未被示出)和读出平面302上的顶部电容器焊盘304，由此形成电容器150。电感性元件130(仅)在读出平面302上，并且连接到顶部电容器焊盘304。如可在图24和25中所见，根据本发明的实施例，电感性元件130不限于围绕电容器的螺旋线圈332，而是可以是另一个装置(即，一个或多个约瑟夫逊结2250)。量子位平面202(电路平面)和读出平面302(电路平面)是形成在晶片502的相对侧上(的电路)。
除了读出谐振器106以外(与图23不同)，图25示出了连接量子位平面202和读出平面302的硅通孔1310。一个或多个硅通孔1310可以用于将例如量子位平面202上的接地面连接到读出平面302和/或根据需要将其他电路元件连接在量子位和读出平面之间。在此已经讨论了硅通孔1310、顶部通孔焊盘1314和底部通孔焊盘1304的细节。
图26描绘了根据本发明的实施例的形成结构(例如，在分离的平面上具有电感性元件的超导量子位电路100)的方法的流程图2600。在框2602处，第一表面(例如，读出平面302)包括谐振器(例如，读出谐振器106)的电感性元件130。在框2604处，第二表面(例如，量子位平面202)包括谐振器(例如，读出谐振器106)的电容性元件150的第一部分(例如，电容器焊盘204)和至少一个量子位(例如，一个或多个量子位102)，其中谐振器的电容性元件150的第二部分(例如，电容器焊盘304)在第一表面上。
电容性元件包括互连结构210。互连结构210是焊料凸块，例如，如图4中所描绘。互连结构210是例如图5中所描绘的硅通孔。
第一表面和第二表面是电路平面，并且电路平面在基板(例如，基板502)的相对侧上。第一表面和第二表面是电路平面，并且电路平面在不同的基板(例如，基板402和404)上。
连接第一和第二部分(例如电容器焊盘304和204)的互连结构210在互连结构的至少一段、第一部分的至少一段和第二部分的至少一段之间形成等电位。
所述至少一个量子位是电容型量子比特。所述至少一个量子位包括电感型量子比特。
图27描绘了根据本发明的实施例的形成结构(例如，在分离的平面上具有电感性元件的超导量子位电路100)的方法的流程图2700。
在框2702处，第一表面(例如，读出平面302)包括谐振器(例如，多个读出谐振器106)的电感性元件130和谐振器的电容性元件150的第一部分(例如，多个电容器焊盘304)。在框2704，第二表面(例如，量子位平面202)包括由总线谐振器(例如，总线谐振器104)耦合的至少两个量子位102，其中，第二表面包括谐振器的电容性元件150的第二部分(例如，多个电容器焊盘204)。每个谐振器(例如，读出谐振器106)具有其自己的电容器焊盘204和304(以及可选地，互连件210)以及电感性元件130。
第一表面是第一电路平面(例如，读出平面302)，并且第二表面是与第一电路平面分开的第二电路平面(例如，量子位平面202)，使得谐振器106的电感性元件130和至少两个量子位102被定位在不同的电路平面上。
谐振器是读出谐振器106。读出谐振器106是可操作的，以读出至少两个量子位102中的相应量子位。读出谐振器106中的相应读出谐振器耦合(例如，电容和/或电感耦合)到至少两个量子位102中的相应量子位。例如，5、10、15......35或更多量子位102可以一对一地耦合到其自己的读出谐振器106，使得相应量子位的状态可以由其相应的读出谐振器读出，如本领域技术人员所理解的。每个量子位102可以具有其自己的用于寻址的不同谐振频率，并且每个读出谐振器106可以具有其自己的用于读出的不同谐振频率。
图28描绘了根据本发明的实施例的形成超导量子位电路100的流程图。在框2802处，读出谐振器106被配置成分别耦合到量子位102。在框2804处，一个或多个总线谐振器104被配置成将这些量子位102中的至少两个耦合在一起。虽然在图1中示出了一个总线谐振器104耦合两个量子位102，但是应当理解，总线谐振器104可以将3、4、5、7......10或更多量子位102耦合在一起。在框2806，第一表面(例如，读出平面302)包括读出谐振器106的电感性元件130。在框2808处，第二表面(例如，量子位平面202)包括量子位102，其中第一和第二表面是不同的电路平面。
尽管已经将谐振器的新颖结构解释为读出谐振器，但是应当理解，谐振器不限于读出谐振器。包括总线谐振器或甚至量子位的其他谐振器可以如所讨论的那样形成，以便隔离例如在连接到外部环境(例如，50欧姆环境)的读出平面上的电感性元件。
在此参考相关附图描述本发明的各种实施例。在不脱离本发明的范围的情况下，可以设想出替代实施例。尽管在以下描述和附图中阐述了元件之间的各种连接和位置关系(例如上方、下方、相邻等)，但是本领域技术人员将认识到，当即使改变了取向也保持了所描述的功能时，本文描述的许多位置关系是与取向无关的。除非另有说明，这些连接和/或位置关系可以是直接的或间接的，并且本发明并不旨在这方面进行限制。因此，实体的耦合可以指直接或间接耦合，并且实体之间的位置关系可以是直接或间接位置关系。作为间接位置关系的一个示例，本说明书中提到在层“B”上形成层“A”包括这样的情况，其中一个或多个中间层(例如层“C”)在层“A”和层“B”之间，只要层“A”和层“B”的相关特性和功能基本上不被(一个或多个)中间层改变。
以下定义和缩写用于解释权利要求和说明书。如本文所用，术语“包含”、“包括”、“具有”、“含有”或其任何其它变型旨在涵盖非排他性的包括。例如，包括一系列要素的组合物、混合物、工艺、方法、制品或装置不一定仅限于那些要素，而是可以包括未明确列出的或此类组合物、混合物、工艺、方法、制品或装置固有的其他要素。
另外，术语“示例性”在本文中用于表示“用作示例、实例或说明”。在此描述为“示例性”的任何实施例或设计不一定被解释为比其它实施例或设计更优选或有利。术语“至少一个”和“一个或多个”被理解为包括大于或等于一的任何整数，即一、二、三、四等。术语“多个”被理解为包括大于或等于二的任何整数，即二、三、四、五等。术语“连接”可以包括间接“连接”和直接“连接”。
说明书中对“一个实施例”、“实施例”、“示例实施例”等的引用指示所描述的实施例可以包括特定特征、结构或特性，但是每个实施例可以包括或者可以不包括该特定特征、结构或特性。此外，这些短语不一定是指相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，认为结合其它实施例来影响这种特征、结构或特性是在本领域技术人员的知识范围内的，而不管是否被明确描述。
术语“约”、“基本上”、“大约”及其变体旨在包括与基于提交本申请时可用的设备的特定量的测量相关联的误差度。例如，“约”可以包括给定值的±8％或5％或2％的范围。
如本文先前所述，为了简洁起见，本文可能详细描述或可能不详细描述与超导器件和集成电路(IC)制造有关的常规技术。然而，作为背景，现在将提供对可用于实现本发明的一个或多个实施例的超导器件制造工艺的更一般的描述。尽管在实现本发明的一个或多个实施例中使用的特定制造操作可以是单独已知的，但是所描述的操作的组合和/或本发明的结果结构是独特的。因此，结合根据本发明的半导体器件的制造所描述的操作的独特组合利用了在电介质(例如硅)基板上的超导上执行的各种单独已知的物理和化学工艺，其中一些在紧接的下述段落中得到描述。
通常，用于形成将被封装到IC中的微芯片的各种工艺属于一般类别，包括膜沉积、去除/蚀刻和图案化/光刻。沉积是将材料生长、涂覆或以其它方式转移到晶片上的任何工艺。可用的技术包括物理气相沉积(PVD)、化学气相沉积(CVD)、电化学沉积(ECD)、分子束外延(MBE)以及最近的原子层沉积(ALD)等。去除/蚀刻是从晶片去除材料的任何工艺。示例包括蚀刻工艺(湿法或干法)和化学机械平坦化(CMP)等。导体(例如，多晶硅、铝、铜等)和绝缘体(例如，各种形式的二氧化硅、氮化硅等)的膜都用于连接和隔离部件。光刻是在半导体基板上形成三维浮雕图像或图案，以便随后将图案转移到基板上。在光刻中，图案由称为光致抗蚀剂的光敏聚合物形成。为了构建电路的复杂结构，光刻和蚀刻图案转移步骤被重复多次。印刷在晶片上的每个图案与先前形成的图案对准，并且缓慢地构建导体、绝缘体和其它区域以形成最终器件。
附图中的流程图和框图示出了根据本发明的各种实施例的制造和/或操作方法的可能实现方式。该方法的各种功能/操作在流程图中由框表示。在一些替代实施方案中，框中所注明的功能可不按图中所注明的次序发生。例如，连续示出的两个框实际上可以基本上同时执行，或者这些框有时可以以相反的顺序执行，这取决于所涉及的功能。
已经出于说明的目的给出了本发明的各种实施例的描述，但是其不旨在是穷尽的或限于所公开的实施例。在不背离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域的普通技术人员将是显而易见的。选择本文所使用的术语以最好地解释实施例的原理、实际应用或对市场上存在的技术改进，或使本领域的其他普通技术人员能够理解本文所描述的实施例。

Claims (25)

1.一种结构，包括：
第一表面，所述第一表面包括谐振器的电感性元件；以及
第二表面，所述第二表面包括所述谐振器的电容性元件的第一部分和至少一个量子位，其中所述谐振器的电容性元件的第二部分在所述第一表面上。
2.根据权利要求l所述的结构，其中所述电容性元件包括互连结构。
3.根据权利要求1或2所述的结构，其中，所述互连结构包括焊料凸块。
4.根据权利要求1、2或3所述的结构，其中，所述互连结构包括硅通孔。
5.根据前述权利要求中任一项所述的结构，其中，所述第一表面和所述第二表面包括电路平面，所述电路平面在基板的相对侧上。
6.根据前述权利要求中任一项所述的结构，其中，所述第一表面和所述第二表面包括电路平面，所述电路平面在不同的基板上。
7.根据前述权利要求中任一项所述的结构，其中，连接所述第一部分和所述第二部分的互连结构在所述互连结构、所述第一部分和所述第二部分之间形成等电位。
8.根据前述权利要求中任一项所述的结构，其中，所述至少一个量子位包括电容型量子比特。
9.根据权利要求1至7中任一项所述的结构，其中，所述至少一个量子位包括电感型量子比特。
10.一种形成结构的方法，所述方法包括：
将谐振器的电感性元件设置在第一表面上；以及
将所述谐振器的电容性元件的第一部分和至少一个量子位设置在第二表面上，其中所述谐振器的电容性元件的第二部分在所述第一表面上。
11.根据权利要求10所述的方法，其中，所述电容性元件包括互连结构。
12.根据权利要求10或11所述的方法，其中，所述互连结构包括焊料凸块。
13.根据权利要求l0、ll或12所述的方法，其中，所述互连结构包括硅通孔。
14.根据权利要求l0至13中任一项所述的方法，其中，所述第一表面和所述第二表面包括电路平面，所述电路平面在基板的相对侧上。
15.根据权利要求10至14中任一项所述的方法，其中，所述第一表面和所述第二表面包括电路平面，所述电路平面在不同的基板上。
16.根据权利要求10至15中任一项所述的方法，其中，连接所述第一部分和所述第二部分的互连结构在所述互连结构、所述第一部分和所述第二部分之间形成等电位。
17.根据权利要求10至16中任一项所述的方法，其中，所述至少一个量子位包括电容型量子比特。
18.根据权利要求10至17中任一项所述的方法，其中，所述至少一个量子位包括电感型量子比特。
19.一种结构，包括：
第一表面，所述第一表面包括谐振器的电感性元件和谐振器的电容性元件的第一部分；以及
第二表面，所述第二表面包括由总线谐振器耦合的至少两个量子位，所述第二表面包括所述谐振器的所述电容性元件的第二部分。
20.根据权利要求19所述的结构，其中所述第一表面包括第一电路平面，并且所述第二表面包括与所述第一电路平面分离的第二电路平面，使得所述谐振器的电感性元件和所述至少两个量子位被定位在不同的电路平面上。
21.根据权利要求19或20所述的结构，其中所述谐振器包括读出谐振器。
22.根据权利要求19、20或21所述的结构，其中所述读出谐振器是可操作为读出所述至少两个量子位中的相应量子位。
23.根据权利要求19至22中任一项所述的结构，其中所述读出谐振器中的相应读出谐振器被耦合到所述至少两个量子位中的相应量子位。
24.一种形成结构的方法，所述方法包括：
将谐振器的电感性元件和所述谐振器的电容性元件的第一部分设置在第一表面上；以及
将通过总线谐振器耦合的至少两个量子位设置在第二表面上，所述第二表面包括所述谐振器的电容性元件的第二部分。
25.一种超导量子位电路，包括：
读出谐振器，所述读出谐振器被配置为分别耦合到量子位；
一个或多个总线谐振器，所述一个或多个总线谐振器被配置成将所述量子位中的至少两个耦合在一起；
第一表面，所述第一表面包括所述读出谐振器的电感性元件；以及
第二表面，所述第二表面包括所述量子位，所述第一表面和所述第二表面是不同的电路平面。
CN201780096729.5A 2017-11-30 2017-12-20 用于超导量子位电路的低损耗架构 Active CN111328432B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/827,718 2017-11-30
US15/827,718 US10305015B1 (en) 2017-11-30 2017-11-30 Low loss architecture for superconducting qubit circuits
PCT/IB2017/058214 WO2019106416A1 (en) 2017-11-30 2017-12-20 Low loss architecture for superconducting qubit circuits

Publications (2)

Publication Number Publication Date
CN111328432A true CN111328432A (zh) 2020-06-23
CN111328432B CN111328432B (zh) 2023-07-28

Family

ID=66634556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780096729.5A Active CN111328432B (zh) 2017-11-30 2017-12-20 用于超导量子位电路的低损耗架构

Country Status (6)

Country Link
US (2) US10305015B1 (zh)
JP (1) JP7052042B2 (zh)
CN (1) CN111328432B (zh)
DE (1) DE112017008244B4 (zh)
GB (1) GB2582527B (zh)
WO (1) WO2019106416A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9948254B2 (en) 2014-02-21 2018-04-17 Yale University Wireless Josephson bifurcation amplifier
US10068181B1 (en) 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
WO2017123940A1 (en) * 2016-01-15 2017-07-20 Yale University Techniques for manipulation of two-quantum states and related systems and methods
EP3852021A1 (en) * 2017-03-13 2021-07-21 Google LLC Integrating circuit elements in a stacked quantum computing device
CN115759268A (zh) 2017-03-13 2023-03-07 谷歌有限责任公司 在堆叠量子计算设备中的集成电路元件
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US10305015B1 (en) 2017-11-30 2019-05-28 International Business Machines Corporation Low loss architecture for superconducting qubit circuits
WO2019118442A1 (en) 2017-12-11 2019-06-20 Yale University Superconducting nonlinear asymmetric inductive element and related systems and methods
US10811588B2 (en) * 2018-08-06 2020-10-20 International Business Machines Corporation Vertical dispersive readout of qubits of a lattice surface code architecture
US10692795B2 (en) * 2018-11-13 2020-06-23 International Business Machines Corporation Flip chip assembly of quantum computing devices
EP3912200B1 (en) 2019-01-17 2024-05-15 Yale University Josephson nonlinear circuit
FR3093255B1 (fr) * 2019-02-21 2021-02-12 Centre Nat Rech Scient Amplificateur paramétrique à onde progressive à basse impédance caractéristique et son procédé de fabrication
US10840428B2 (en) * 2019-03-07 2020-11-17 International Business Machines Corporation Scalable quantum devices with vertical coaxial resonators
US11088310B2 (en) * 2019-04-29 2021-08-10 International Business Machines Corporation Through-silicon-via fabrication in planar quantum devices
WO2021178042A1 (en) * 2020-03-02 2021-09-10 Massachusetts Institute Of Technology Qubit circuits with deep, in-substrate components
US11538854B2 (en) * 2020-03-27 2022-12-27 International Business Machines Corporation Coupled-line bus to suppress classical crosstalk for superconducting qubits
EP4295401A1 (en) * 2021-02-19 2023-12-27 Rigetti & Co, LLC Connecting circuitry in a cap wafer of a superconducting quantum processing unit (qpu)
CN113887732B (zh) * 2021-09-24 2022-07-26 材料科学姑苏实验室 一种量子芯片及抑制量子芯片中信号串扰的方法
WO2024121971A1 (ja) * 2022-12-07 2024-06-13 富士通株式会社 量子ビットデバイス、量子ビットデバイスの製造方法、および量子ビットデバイスの測定方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120124432A1 (en) * 2010-11-16 2012-05-17 Pesetski Aaron A System and method for phase error reduction in quantum systems
US20130029848A1 (en) * 2011-07-28 2013-01-31 International Business Machines Corporation Low-loss superconducting devices
EP2993484A1 (en) * 2014-09-08 2016-03-09 Kabushiki Kaisha Toshiba Multiband filter
US20160125309A1 (en) * 2014-11-04 2016-05-05 Northrop Grumman Systems Corporation Mixed coupling between a qubit and resonator
WO2017131831A2 (en) * 2015-11-05 2017-08-03 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666535B2 (ja) * 1987-08-26 1994-08-24 住友電気工業株式会社 超電導捲線素子を備えたセラミック回路基板の製法
US5039965A (en) 1990-08-24 1991-08-13 Motorola, Inc. Radio frequency filter feedthrough structure for multilayer circuit boards
US6203147B1 (en) 1994-12-22 2001-03-20 Hewlett-Packard Company Electrical and fluidic interface for an ink supply
US6183077B1 (en) 1995-04-27 2001-02-06 Hewlett-Packard Company Method and apparatus for keying ink supply containers
US5710579A (en) 1995-05-04 1998-01-20 Calcomp Inc. Sensor system for printers
US5914296A (en) 1997-01-30 1999-06-22 E. I. Du Pont De Nemours And Company Resonators for high power high temperature superconducting devices
US5939739A (en) 1996-05-31 1999-08-17 The Whitaker Corporation Separation of thermal and electrical paths in flip chip ballasted power heterojunction bipolar transistors
JPH11297906A (ja) 1998-03-23 1999-10-29 Motorola Inc 電子アセンブリおよび製造方法
JP3480384B2 (ja) 1999-09-10 2003-12-15 株式会社村田製作所 積層型ｌｃ共振器および積層型ｌｃフィルタ
US6900454B2 (en) 2002-04-20 2005-05-31 D-Wave Systems, Inc. Resonant controlled qubit system
WO2004075337A1 (ja) 2003-02-24 2004-09-02 Nec Corporation 誘電体共振器及び誘電体共振器の周波数調整方法並びに誘電体共振器を有する集積回路
JP4315859B2 (ja) 2004-05-19 2009-08-19 富士通株式会社 超伝導フィルタ
JP4638711B2 (ja) 2004-10-27 2011-02-23 株式会社エヌ・ティ・ティ・ドコモ 共振器
JP2007036856A (ja) 2005-07-28 2007-02-08 Fujitsu Media Device Kk 共振器、フィルタおよびアンテナ分波器
US8159313B2 (en) * 2007-10-22 2012-04-17 D-Wave Systems Inc. Systems, methods, and apparatus for electrical filters and input/output systems
JP5387572B2 (ja) 2008-05-12 2014-01-15 パナソニック株式会社 左手系共振器とこれを用いた左手系フィルタ
US8279022B2 (en) * 2008-07-15 2012-10-02 D-Wave Systems Inc. Input/output systems and devices for use with superconducting devices
US7772081B2 (en) 2008-09-17 2010-08-10 Stats Chippac, Ltd. Semiconductor device and method of forming high-frequency circuit structure and method thereof
US8547188B2 (en) 2009-02-23 2013-10-01 Tdk Corporation Filter with integrated loading capacitors
US8659007B2 (en) 2010-11-10 2014-02-25 Microsoft Corporation Coherent quantum information transfer between conventional qubits
JP5598548B2 (ja) 2010-11-16 2014-10-01 株式会社村田製作所 積層帯域通過フィルタ
US20160104073A1 (en) 2012-12-05 2016-04-14 The United States Of America As Represented By The Secretary Of Commerce Radiation Suppression of Superconducting Quantum Bits Using a Conductive Plane
US9219298B2 (en) 2013-03-15 2015-12-22 International Business Machines Corporation Removal of spurious microwave modes via flip-chip crossover
WO2015008351A1 (ja) 2013-07-17 2015-01-22 株式会社村田製作所 電子部品及びその製造方法
US9306537B1 (en) 2013-08-30 2016-04-05 Integrated Device Technology, Inc. Integrated circuit device substrates having packaged crystal resonators thereon
CN106461057B (zh) 2014-06-27 2019-11-12 东洋电机制造株式会社 齿轮装置的分解方法
KR20170134399A (ko) 2015-02-27 2017-12-06 예일 유니버시티 평면 큐비트를 비-평면 공진기에 결합하기 위한 기술 및 관련 시스템 및 방법
US9836699B1 (en) * 2015-04-27 2017-12-05 Rigetti & Co. Microwave integrated quantum circuits with interposer
US9614270B2 (en) 2015-04-30 2017-04-04 International Business Machines Corporation Superconducting airbridge crossover using superconducting sacrificial material
US9929123B2 (en) 2015-06-08 2018-03-27 Analog Devices, Inc. Resonant circuit including bump pads
US9524470B1 (en) 2015-06-12 2016-12-20 International Business Machines Corporation Modular array of vertically integrated superconducting qubit devices for scalable quantum computing
US9893262B2 (en) 2015-07-06 2018-02-13 Rigetti & Co., Inc. Lumped-element device for quantum information processing systems
US10134972B2 (en) * 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
WO2017015432A1 (en) * 2015-07-23 2017-01-26 Massachusetts Institute Of Technology Superconducting integrated circuit
GB201513774D0 (en) 2015-08-04 2015-09-16 Isis Innovation Quantum information processing system
US9520356B1 (en) 2015-09-09 2016-12-13 Analog Devices, Inc. Circuit with reduced noise and controlled frequency
US9847121B2 (en) * 2015-09-13 2017-12-19 International Business Machines Corporation Providing controlled pulses for quantum computing
US9983336B2 (en) * 2015-09-28 2018-05-29 International Business Machines Corporation Low-loss infrared filter for microwave measurement which integrates a distributed bragg reflector into a microwave transmission line
US9589236B1 (en) * 2015-09-28 2017-03-07 International Business Machines Corporation High fidelity and high efficiency qubit readout scheme
US9922289B2 (en) * 2015-09-30 2018-03-20 International Business Machines Corporation Quantum nondemolition microwave photon counter based on the cross-Kerr nonlinearity of a Josephson junction embedded in a superconducting circuit
US9444430B1 (en) 2015-10-02 2016-09-13 International Business Machines Corporation Cavity filtered qubit
EP3391415B1 (en) 2015-12-15 2019-08-21 Google LLC Superconducting bump bonds
EP3380995A1 (en) 2015-12-16 2018-10-03 Google LLC Programmable universal quantum annealing with co-planar waveguide flux qubits
US10467544B2 (en) 2015-12-31 2019-11-05 International Business Machines Corporation Multi-qubit tunable coupling architecture using fixed-frequency superconducting qubits
US9885888B2 (en) * 2016-02-08 2018-02-06 International Business Machines Corporation Integrated microwave-to-optical single-photon transducer with strain-induced electro-optic material
US10187030B2 (en) 2016-04-25 2019-01-22 Kumu Networks, Inc. High quality factor time delay filters using multi-layer fringe capacitors
US10050630B2 (en) * 2016-08-19 2018-08-14 Rigetti & Co, Inc. Flux-tunable qubit device with multiple Josephson junctions
US9806711B1 (en) * 2016-09-28 2017-10-31 International Business Machines Corporation Quantum limited josephson amplifier with spatial separation between spectrally degenerate signal and idler modes
US9870536B1 (en) * 2017-04-04 2018-01-16 International Business Machines Corporation Integrated drive and readout circuit for superconducting qubits
US10263170B1 (en) 2017-11-30 2019-04-16 International Business Machines Corporation Bumped resonator structure
US10305015B1 (en) 2017-11-30 2019-05-28 International Business Machines Corporation Low loss architecture for superconducting qubit circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120124432A1 (en) * 2010-11-16 2012-05-17 Pesetski Aaron A System and method for phase error reduction in quantum systems
US20130029848A1 (en) * 2011-07-28 2013-01-31 International Business Machines Corporation Low-loss superconducting devices
EP2993484A1 (en) * 2014-09-08 2016-03-09 Kabushiki Kaisha Toshiba Multiband filter
US20160125309A1 (en) * 2014-11-04 2016-05-05 Northrop Grumman Systems Corporation Mixed coupling between a qubit and resonator
WO2017131831A2 (en) * 2015-11-05 2017-08-03 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques

Also Published As

Publication number Publication date
US10305015B1 (en) 2019-05-28
US10593858B2 (en) 2020-03-17
GB202009577D0 (en) 2020-08-05
GB2582527B (en) 2021-01-20
GB2582527A (en) 2020-09-23
JP2021504964A (ja) 2021-02-15
DE112017008244B4 (de) 2021-12-16
US20190165242A1 (en) 2019-05-30
WO2019106416A1 (en) 2019-06-06
JP7052042B2 (ja) 2022-04-11
DE112017008244T5 (de) 2020-08-13
CN111328432B (zh) 2023-07-28
US20190237649A1 (en) 2019-08-01

Similar Documents

Publication Publication Date Title
CN111328432B (zh) 用于超导量子位电路的低损耗架构
CN111344896B (zh) 凸起的谐振器结构
US10803396B2 (en) Quantum circuit assemblies with Josephson junctions utilizing resistive switching materials
US11177912B2 (en) Quantum circuit assemblies with on-chip demultiplexers
KR102217205B1 (ko) 적층된 양자 컴퓨팅 디바이스 내의 집적 회로 소자
US10468578B2 (en) Package substrates with top superconductor layers for qubit devices
US10665769B2 (en) Quantum circuit assemblies with vertically-stacked parallel-plate capacitors
US11569428B2 (en) Superconducting qubit device packages
US10134972B2 (en) Qubit and coupler circuit structures and coupling techniques
CN110289256A (zh) 量子计算组件
US10985308B1 (en) Substrate materials for quantum processors
WO2018182571A1 (en) Controlled current flux bias lines in qubit devices
WO2019117975A1 (en) Through-silicon via integration for quantum circuits
US11991935B2 (en) Materials and methods for fabricating superconducting quantum integrated circuits
US20230138353A1 (en) Superconducting microwave filters and filter elements for quantum devices
US11508896B1 (en) Materials and methods for fabricating superconducting quantum integrated circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant