WO2004075337A1

WO2004075337A1 - 誘電体共振器及び誘電体共振器の周波数調整方法並びに誘電体共振器を有する集積回路

Info

Publication number: WO2004075337A1
Application number: PCT/JP2004/002052
Authority: WO
Inventors: Masaharu Ito; Kenichi Maruhashi; Shuya Kishimoto; Keiichi Ohata
Original assignee: Nec Corporation
Priority date: 2003-02-24
Filing date: 2004-02-23
Publication date: 2004-09-02
Also published as: JPWO2004075337A1; US7378925B2; CN1754281A; US20060152306A1

Abstract

誘電体共振器（ＤＲ）を使用した発振器において、誘電体共振器（ＤＲ）と発振回路との結合の制御性と再現性を高くし、且つ、集積回路を小型化する。誘電体共振器（ＤＲ）１は誘電体基板2の両面にグランド導体層3a、3bを形成し、両導体層間をビアホール4aで接続することで構成される。グランド導体層3aの中央部のスロット5aと、スロット5aにより囲まれたパッチ6aから成る結合素子7aと誘電体共振器（ＤＲ）１とが結合する。パッチ6aと発振回路9上の伝送線路13aとはバンプ8を介して接続される。伝送線路13aは終端抵抗15aを介してグランドに接続される。発振回路MMIC9上において、伝送線路13aはトランジスタＦＥＴ14のゲートに接続される。トランジスタＦＥＴ14には正帰還をかける容量性の伝送線路13bが接続される。トランジスタＦＥＴ14の出力は、整合回路16を介して出力用の伝送線路13cに接続される。発振回路9の出力用の伝送線路13cは、誘電体共振器（ＤＲ）１の基板端に形成された信号導体層11aとグランド導体層3aとから構成されるコプレーナ線路12aにバンプ接続される。

Description

誘電体共振器及び誘電体共振器の周波数調整方法

並びに誘電体共振器を有する集積回路技術分野

本発明は、マイクロ波帯やミリ波帯で使用される誘電体共振器、その周波数調整方法およびその誘電体共振器を用いた集積回路に関するものである。背景技術

本発明に関する現時点での技術水準をより十分に説明する目的で、本願で引用され或いは特定される特許、特許出願、特許公報、科学論文等の全てを、ここに、参照することでそれらの全ての説明を組入れる。

マイクロ波帯やミリ波帯で使用される発振器においては、位相雑音、及び、周波数安定度を高めるために、誘電体共振器（D R) が使用される。図 1は、一従来例による誘電体共振器を有する発振器（D R O) の構成を示す等価回路図である。負性抵抗を得るため、トランジスタ F E T のソースには容量性のマイクロストリップ線路 28bが接続される。トランジスタ F E T 14のゲートから延びるマイクロストリップ線路 28aは、円筒形の TE01 <5モードの誘電体共振器 1と誘導性結合する。この時、結合度は、誘電体共振器 1とマイクロストリップ線路 28aとの距離により調整される。誘電体共振器 1の共振周波数において、トランジスタ F E T 14側からの電磁波は反射され、共振周波数以外では、終端抵抗 15aに吸収される。従って、共振周波数において、大きな負性抵抗値を持つ。トランジスタ F E T のドレインには、発振条件を満足するように設計した整合回路 16 (伝送線路とキャパシ夕により構成 ) が接続される。トランジスタ F E T のゲートバイアス 17aは、〜数 ΙίΩの抵抗 15 bを介して、また、ドレインバイアス 17bは、整合回路 16を介して加えられる。また、誘電体共振器 1と誘導性結合するマイクロストリツプ線路 28cの一端に接続されたバラク夕ダイオード 20によって、共振周波数が微調整される。制御電圧 17cをバラク夕ダイオード 20に加えるため、バラク夕ダイオード 20の一端には、動作周波数において低リアクタンスであるキャパシタ 21 aが、もう一端には、 DC的にグランドに接続される〜数の抵抗 1 5cが接続される。このような構成では、誘電体共振器 1の共振周波数は外形寸法で決まるため、高い加工精度が要求される。また、結合度は、誘電体共振器 1とマイクロストリップ線路 28aとの距離により調整されるため、誘電体共振器 1の位置合わせに対して高い精度（〜0. 1匪）が要求される。加えて、電磁界は共振器の外側にも拡がるため、パッケージに実装した際に発振周波数が変化し易いという課題がある。

そこで、誘電体共振器と伝送線路との接続構造として、特開平 1 1一 1 4 5 7 0 9号公報には、図 2に示す構造が提案されている。図 2は、他の従来例による誘電体共振器と伝送線路との結合構造を示す分解斜視図である。誘電体共振器 1は、誘電体基板 30と導電体板 29a、 29bとから構成されている。誘電体基板 30の上部と下部の両面には、円形状の対向する開口部を持つ導体層 31 a、 31 bが形成される。導体層 31 a上部には、薄膜形成技術により誘電体層 32が形成される。更に、誘電体層 32上部には、信号導体層 33が形成される。このような構成では、誘電体基板 30の開口部の形成された領域が、共振器として動作する。この特許文献 1の場合も、図 1の構成と同様に、結合度は、共振器と信号導体層 33との距離によって調整されるが、薄膜形成技術を使用することで、信号導体層 33の位置を高精度に制御できるため、結合度のばらつきは小さい。

しかしながら、上記特開平 1 1— 1 4 5 7 0 9号公報の例では、円筒形の誘電体共振器に比べると、共振器外部への電磁界の拡がりは小さいが、上部、及び、下部方向へは同様に拡がるため、発振器を構成するその他の線路やトランジス夕 F E T 等を共振器から離して配置する必要があった。即ち上部、及び、下部には配置できない。その結果、回路が大きくなるという課題があった。また、電気的にシールドするため、図 2に示すように、共振器部を覆う導電体板 29a、 29bが別途必要となる課題があった。発明の開示

本発明の目的は、前述したような問題のない誘電体共振器を提供することにある本発明の更なる目的は、前述したような問題のない誘電体共振器を有する集積回路を提供することにある。

本発明の第一の側面によれば、電磁波を閉じ込める三次元的広がりをもった有効共振領域を有する誘電体共振器であって、前記誘電体共振器は少なくとも 1つの結合素子を含み、更に前記少なくとも 1つの結合素子は、前記有効共振領域の周囲面の少なくとも一部に二次元的広がりをもって延在する少なくとも 1つの導体面に形成した少なくとも 1つのスロットと、前記少なくとも 1つのスロットに隣接する少なくとも 1つのパッチ導体領域とを含む誘電体共振器が提供される。

前記有効共振領域の内部は誘電体からなり、一方前記有効共振領域の周囲は、共振周波数における電磁波の波長の 1 Z 2を越える寸法の間隙を形成しないよう二次元的広がりをもつて延在する導体構造体からなり、前記少なくとも 1つの導体面は前記導体構造体の一部を構成することが好ましい。

更に、前記有効共振領域の周囲に延在する前記導体構造は、誘電体基板の第一の面上に延在する第一の導体層と、前記誘電体基板の第二の面上に延在する第二の導体層と、前記誘電体基板中に埋込まれた少なくとも 1つの埋込導体とからなることが好ましい。

更に、前記少なくとも 1つの埋込導体は、前記誘電体基板の平面でみて、環状に不連続的に延在する複数の埋込導体からなり、前記複数の埋込導体間の距離は前記波長の 1 / 2以下であることが好ましい。

更に、前記複数の埋込導体は、前記第一及び第二の導体層間を接続するよう前記誘電体基板を貫通する複数のビアホール中に形成された複数のビアプラグであって、前記複数のビアプラグの間隔は前記波長の 1 / 2以下であることが好ましい。

前記少なくとも 1つの埋込導体は、前記誘電体基板の平面でみて、環状に連続的に延在する埋込導体で構成し得る。

前記少なくとも 1つのスロットは、前記第一及び第二の導体層の少なくともいずれか一方に形成することが可能である。

前記少なくとも 1つの導体面は前記第一の導体層からなり、前記第一の導体層上の前記少なくとも 1つの結合素子が存在する領域に対し、前記誘電体基板の平面でみて対応する前記第二の導体層の領域に少なくとも 1つの開口部を形成してもよい。前記少なくとも 1つの開口部は、サイズが均一でない複数の開口部から構成してもよい。また、前記複数の開口部は同心円上に配置しても良い。前記少なくとも 1つの開口部は、導電性材料で埋め込んでもよい。

前記スロットは前記パッチ導体領域を少なくとも部分的に囲むよう形成してもよい。前記スロットは前記パッチ導体領域を完全に囲むよう形成してもよい。

前記少なくとも 1つの結合素子は、複数の結合素子から構成してもよい。前記複数の結合素子は、同一種類の複数の結合素子から構成してもよい。前記複数の結合素子は、異なる種類の複数の結合素子から構成してもよい。

前記誘電体共振器は、前記有効共振領域外に形成された少なくとも 1つのコプレナ一線路を更に含んでもよい。

前記誘電体共振器は前記有効共振領域内に形成された少なくとも 1つのコプレナ一線路を更に含んでもよい。

前記誘電体共振器は前記結合素子が形成された領域内に形成された少なくとも 1 つのコプレナ一線路を更に含んでもよい。

前記誘電体共振器は、前記少なくとも 1つのスロットに隣接するよう前記結合素子が存在する領域内に形成された少なくとも 1つの信号導体層を更に含み、前記少なくとも 1つの信号導体層は少なくとも 1つのコプレナ一線路を構成してもよい。前記少なくとも 1つの信号導体層は、更に前記少なくとも 1つのパッチ導体領域にも隣接してもよい。前記少なくとも 1つの信号導体層は、更に前記少なくとも 1つのパッチ導体領域と少なくとも部分的に重複してもよい。

前記少なくとも 1つの結合素子は、少なくとも 1つの導電性コン夕クトを介して負性抵抗発生回路に接続されてもよい。前記導電性コンタクトは導電性バンプであつてもよい。

本発明の第二の側面によれば、電磁波を閉じ込める三次元的広がりをもった有効共振領域を有する誘電体共振器であって、前記誘電体共振器は少なくとも 1つの結合素子を含み、更に前記少なくとも 1つの結合素子は、前記有効共振領域の周囲面の少なくとも一部に二次元的広がりをもって延在する少なくとも 1つの導体面に形成した少なくとも 1つのスロットと、前記少なくとも 1つのスロットに隣接する少なくとも 1つのパッチ導体領域とを含む誘電体共振器と、少なくとも 1つの導電性コンタクトを介して前記少なくとも 1つの結合素子に接続される少なくとも 1つの負性抵抗発生回路とを含む集積回路が提供される。

前記導電性コンタクトは導電性バンプで構成し得る。

前記少なくとも 1つの負性抵抗発生回路は第一の回路基板に形成されると共に前記少なくとも 1つの導電性コンタクトに直接接する第一の伝送線路を含むよう構成し得る。

前記少なくとも 1つの負性抵抗発生回路は更に前記第一の回路基板に形成されたバラク夕ダイオードを含み、前記少なくとも 1つの結合素子は、第一の導電性コンタクトを介して前記第一の伝送線路に接続される第一の結合素子と、第二の導電性コンタクトを介して前記パラク夕ダイォ一ドに接続される第二の結合素子とからなるよう構成し得る。

前記少なくとも 1つの負性抵抗発生回路は、少なくとも 1つの発振回路を含む能動素子を構成し得る。前記少なくとも 1つの導電性コンタクトは前記第一の伝送線路の中央部に接続され、前記第一の伝送線路の第一の端部は前記能動素子に接続され、前記第一の伝送線路の第二の端部は終端抵抗に接続されるよう構成し得る。また、前記少なくとも 1つの結合素子は、第一の導電性コンタクト及び前記第一の伝送線路を介して前記能動素子の出力側に接続される第一の結合素子と、第二の導電性コンタクト及び前記第一の伝送線路を介して終端抵抗に接続される第二の結合素子とからなるよう構成し得る。また、前記少なくとも 1つの結合素子は、第一の導電性コンタクト及び前記第一の伝送線路を介して前記能動素子の出力側に接続される第一の結合素子と、第二の伝送線路を介して前記能動素子の出力側に接続される第二の結合素子とからなるよう構成し得る。

前記第一の伝送線路と前記第一の回路基板に形成された第三の伝送線路とが導電性のバンプを介して接続され得る。

前記第一の伝送線路と第二の回路基板に形成された第四の伝送線路とが導電性のバンプを介して接続され得る。

前記第二の回路基板には凹部が形成され、該凹部内には前記誘電体共振器に搭載された前記第一の回路基板が収容されるよう構成し得る。前記第二の回路基板及び前記誘電体共振器との間隙を封止する樹脂膜により前記第一の回路基板を前記第二の回路基板の凹部内で封止するよう構成し得る。

前記有効共振領域の内部は誘電体からなり、一方前記有効共振領域の周囲は、共振周波数における電磁波の波長の 1 / 2を越える寸法の間隙を形成しないよう二次元的広がりをもって延在する導体構造体からなり、前記少なくとも 1つの導体面は前記導体構造体の一部を構成するよう構成し得る。

前記有効共振領域の周囲に延在する前記導体構造は、誘電体基板の第一の面上に延在する第一の導体層と、前記誘電体基板の第二の面上に延在する第二の導体層と、前記誘電体基板中に埋込まれた少なくとも 1つの埋込導体とからなるよう構成し得る。

前記少なくとも 1つの埋込導体は、前記誘電体基板の平面でみて、環状に不連続的に延在する複数の埋込導体からなり、前記複数の埋込導体間の距離は前記波長の 1 2以下であるよう構成し得る。前記複数の埋込導体は、前記第一及び第二の導体層間を接続するよう前記誘電体基板を貫通する複数のビアホール中に形成された複数のビアプラグであって、前記複数のビアブラグの間隔は前記波長の 1 / 2以下であるよう構成し得る。

本発明の第三の側面によれば、誘電体基板と、前記誘電体基板の第 1の面上に形成された第 1の導体層と、前記誘電体基板の第 2の面上に形成された第 2の導体層と、共振周波数における電磁波の波長の 1 Z 2以下の間隔で前記誘電体基板の平面でみて環状に不連続的に配置され且つ前記誘電体基板を貫通する複数のビアホールを埋め込む複数のビアプラグと、前記第 1及び第 2の導体層と前記複数の埋込導体とで画定され電磁波を閉じ込める三次元的広がりをもった有効共振領域と、前記有効共振領域内であって前記第 1の導体層に形成した少なくとも 1つの結合素子とを含み、更に、前記少なくとも 1つの結合素子は、前記第 1の導体層に形成した少なくとも 1つのスロットと、前記少なくとも 1つのスロットに隣接する少なくとも 1 つのパッチ導体領域とを含む誘電体共振器が提供される。

前記少なくとも 1つの導体面は前記第一の導体層からなり、前記第一の導体層上の前記少なくとも 1つの結合素子が存在する領域に対し、前記誘電体基板の平面でみて対応する前記第二の導体層の領域に少なくとも 1つの開口部が形成されるよう構成し得る。前記少なくとも 1つの開口部は、サイズが均一でない複数の開口部で構成し得る。前記複数の開口部は同心円上に配置し得る。前記少なくとも 1つの開口部は、導電性材料により埋め込まれてもよい。

前記少なくとも 1つの結合素子は、同一種類の複数の結合素子からなるよう構成し得る。

前記少なくとも 1つの結合素子は、異なる種類の複数の結合素子からなるよう構成し得る。

前記有効共振領域外に形成された少なくとも 1つのコプレナ一線路を更に含むよう構成し得る。

前記誘電体共振器は前記有効共振領域内に形成された少なくとも 1つのコプレナ一線路を更に含むよう構成し得る。

前記誘電体共振器は前記結合素子が形成された領域内に形成された少なくとも 1 つのコプレナ一線路を更に含むよう構成し得る。

前記誘電体共振器は、前記少なくとも 1つのスロットに隣接するよう前記結合素子が存在する領域内に形成された少なくとも 1つの信号導体層を更に含み、前記少なくとも 1つめ信号導体層は少なくとも 1つのコプレナ一線路を構成するよう構成し得る。前記少なくとも 1つの信号導体層は、更に前記少なくとも 1つのパッチ導体領域にも隣接するよう構成し得る。また、前記少なくとも 1つの信号導体層は、更に前記少なくとも 1つのパッチ導体領域と少なくとも部分的に重複するよう構成し得る。

前記少なくとも 1つの結合素子は、少なくとも 1つの導電性コンタク卜を介して負性抵抗発生回路に接続されるよう構成し得る。前記導電性コンタクトは導電性パンプで構成し得る。

本発明の第四の側面によれば、誘電体基板と、前記誘電体基板の第 1の面上に形成された第 1の導体層と、前記誘電体基板の第 2の面上に形成された第 2の導体層と、共振周波数における電磁波の波長の 1 2以下の間隔で前記誘電体基板の平面でみて環状に不連続的に配置され且つ前記誘電体基板を貫通する複数のビアホールを埋め込む複数のビアプラグと、前記第 1及び第 2の導体層と前記複数の埋込導体とで画定され電磁波を閉じ込める三次元的広がりをもつた有効共振領域と、前記有効共振領域内であって前記第 1の導体層に形成した少なくとも 1つの結合素子とを含み、更に、前記少なくとも 1つの結合素子は、前記第 1の導体層に形成した少なくとも 1つのスロットと、前記少なくとも 1つのスロットに隣接する少なくとも 1 つのパッチ導体領域とを含む誘電体共振器と、第一の回路基板に形成されると共に導電性バンプを介して前記少なくとも 1つの結合素子に接続される第一の伝送線路を含む発振回路とを含む集積回路が提供される。

前記発振回路は更に前記第一の回路基板に形成されたバラク夕ダイォードを含み、前記少なくとも 1つの結合素子は、第一の導電性バンプを介して前記第一の伝送線路に接続される第一の結合素子と、第二の導電性バンプを介して前記バラク夕ダイォードに接続される第二の結合素子とで構成し得る。前記第一の伝送線路の第一の端部は前記発振回路に接続され、前記第一の伝送線路の第二の端部は終端抵抗に接続されるよう構成し得る。

また、前記少なくとも 1つの結合素子は、第一の導電性バンプ及び前記第一のィ云送線路を介して前記発振回路の出力側に接続される第一の結合素子と、第二の導電性バンプ及び前記第一の伝送線路を介して終端抵抗に接続される第二の結合素子とで構成し得る。

また、前記少なくとも 1つの結合素子は、第一の導電性バンプ及び前記第一の伝送線路を介して前記発振回路の出力側に接続される第一の結合素子と、第二の伝送線路を介して前記発振回路の出力側に接続される第二の結合素子とで構成し得る。前記第一の伝送線路と前記第一の回路基板に形成された第三の伝送線路とが導電性のバンプを介して接続されるよう構成し得る。

前記第一の伝送線路と第二の回路基板に形成された第四の伝送線路とが導電性のバンプを介して接続されるよう構成し得る。

前記第二の回路基板には凹部が形成され、該凹部内には前記誘電体共振器に搭載された前記第一の回路基板が収容されるよう構成し得る。前記第二の回路基板及び前記誘電体共振器との間隙を封止する樹脂膜により前記第一の回路基板が前記第二の回路基板の凹部内で封止されるよう構成し得る。図面の簡単な説明

図 1は、一従来例による誘電体共振器を有する発振器（D R O) の構成を示す等価回路図である。

図 2は、他の従来例による誘電体共振器と伝送線路との結合構造を示す分解斜視図である。図 3 Aは、本発明による実施の形態 1の第一構成例における誘電体共振器を示す斜視図である。

図 3Bは、図 3 Aの一点鎖線 A-A'における誘電体共振器を有する発振器（DR

〇）を示す縦断面図である。

図 3Cは、図 3 Aの誘電体共振器を有する発振器 (DRO) の等価回路図である。図 4 Aは、本発明による実施の形態 1の第二構成例における共振器部を示す平面図である。

図 4Bは、図 4 Aの誘電体共振器を有する発振器（DRO) の等価回路図である。図 5は、本発明による実施の形態 1の第三構成例における共振器部を示す平面図である。

図 6 Aは、本発明による実施の形態 2の第一構成例における誘電体共振器を示す平面図である。

図 6Bは、図 6 Aの誘電体共振器を有する発振器（DR〇）の等価回路図である。図 7 Aは、本発明による実施の形態 3の第一構成例における誘電体共振器を示す平面図である。

図 7Bは、図 7 Aの誘電体共振器を有する発振器（DRO) の等価回路図である。図 8は、本発明による実施の形態 3の第二構成例における誘電体共振器を示す平面図である。

図 9は、本発明による実施の形態 4の第一構成例における誘電体共振器を有する発振器 (DRO) を示す縦断面図である。

図 10は、本発明による実施の形態 4の第二構成例における誘電体共振器を有する発振器（DR〇）を示す縦断面図である。

図 11Aは、本発明による実施の形態 5の第一構成例における誘電体共振器を示す斜視図である。

図 11Bは、図 1 1 Aの一点鎖線 B-B'におけるフリップチップ実装した誘電体共振器を有する発振器（DRO) を示す縦断面図である。図 1 2 Aは、本発明による誘電体共振器に形成した開口の数に対する共振周波数の変化の計算結果を示す図である。

図 1 2 Bは、本発明による誘電体共振器に形成した開口の数に対する無負荷 Qの変化の計算結果を示す図である。発明を実施の形態

次に、本発明の実施の形態について、図面を参照して詳細に説明する。

<実施の形態 1 >

図 3 Aは、本発明による実施の形態 1の第一構成例における誘電体共振器を示す斜視図である。図 3 Bは、図 3 Aの一点鎖線 A- A'における誘電体共振器を有する発振器（D R O) を示す縦断面図である。図 3 Cは、図 3 Aの誘電体共振器を有する発振器（D R〇）の等価回路図である。誘電体共振器 1は誘電体基板 2の両面にグランド導体層 3a、 3bを形成し、両導体層間を環状に配列されたビアホール 4a内を充填するプラグ導体 4bで接続することで構成される。ビアホール 4aの間隔は、ビアホ —ル間からの漏洩を抑制するために、誘電体基板内の波長の 1/2以下、できれば 1/4 以下が望ましい。このビアホール及びグランド導体層 3a、 3bに囲まれた領域を有効共振領域と呼ぶことにする。ここで、誘電体共振器 1は、基底動作で、 ΤΕΠ 0モード共振器となる。グランド導体層 3aの中央部のスロット 5aと、スロット 5aにより囲まれたパッチ 6aから成る結合素子 7aと誘電体共振器 1とは誘導性結合する。結合度は、スロット 5aの幅、パッチ 6aのサイズ、パッチ 6aを形成する位置によって調整される。結合素子 7aはリソグラフィ等を使用して形成するため、結合度の制御性は高い。本実施の形態では、電磁波は、ほぼ誘電体基板 2の有効共振領域内に閉じこめられている。従って、共振器の特性に影響を与えることなく、図 3 Bに示すように、共振器上部に発振回路 9をフリップチップ実装でき、小型化できる。

次に、本実施の形態の誘電体共振器を有する発振器（D R O) について説明する。パッチ 6aと発振回路 9上の伝送線路 13aとはバンプ 8を介して接続される。具体的には、フリップチップ実装が行われる。伝送線路 13aは終端抵抗 15aを介 j に接続される。このため、共振周波数のみが反射され、その他の周波数の電磁波は終端抵抗 15aにより吸収される。発振回路匪 IC9上において、伝送線路 13aは能動素子であるトランジスタ F E T 14のゲートに接続される。トランジスタ F E T には、負性抵抗を得るために、正帰還をかける容量性の伝送線路 13bが接続される。トランジス夕 F E T 14のドレインは、伝送線路とキャパシ夕から成る整合回路 16を介して出力用の伝送線路 13cに接続される。トランジスタ F E T 14のゲートバイアス 17a は、〜数 ΙίΩの抵抗 15bを介して、また、ドレインバイアス 17bは、整合回路 16を介して加えられる。発振回路 9の出力用の伝送線路 13cは、誘電体共振器 1の基板端に形成された信号導体層 11 aとスロット 10aを挟んで配置されたグランド導体層 3aとから構成されるコプレーナ線路 12aにバンプ接続される。これにより、コプレーナ線路 12aから発振器（D R O) の信号が出力される。このように、本実施の形態の構成では、出力用のコプレーナ線路 12aは、スルーホール列 4aで囲まれた誘電体基板の有効共振領域の外側の領域に設けられている。このため、共振器上において、開口部は結合素子 7aのみにあり、開口部の電磁界の乱れによる共振器の Qの低下を最小限にできる。

図 4 Aは、本発明による実施の形態 1の第二構成例における共振器部を示す平面図である。図 4 Bは、図 4 Aの誘電体共振器を有する発振器（D R O) の等価回路図である。結合素子は、図 4 Aに示すように、パッチ 6bに信号導体層 18aとスロット 5bを挟んで配置されたグランド導体層 3aとから成るコプレーナ線路 19を 2つ接続した結合素子 7bであってもよい。この場合には、図 4 Bに示すように、結合素子 7b がトランジス夕 F E T 14のゲートに接続された伝送線路 13aに対してシリ一ズに接続される。そのため、インダクタンス成分を持つバンプを介してシャントに接続される場合（結合素子 7a) に比べて、大きい結合度を得易い。更に、結合素子 7bには、コプレーナ線路 19が接続されているため、発振回路 MMIC9を誘電体共振器 1に実装する前に、オンウェハ評価しやすい利点がある。 - 図 5は、本発明による実施の形態 1の第三構成例における共振器部を示す平面図である。結合素子は、図 5に示すように、グランド導体層 3aにスロット 5cを形成することによりパッチ 6cを設けて構成した結合素子 7cであってもよい。パッチ 6cには、グランド導体層 3aと共にコプレーナ線路を構成する信号導体層 18bが接続されていてもよい。この結合素子 7cの場合には、全周波数で反射となるため、不要な周波数での発振が起こらないように注意する必要があるが、終端抵抗 15aが不要になる。ここでは、 TE110モード共振器の場合を示したが、もちろん TE210モード等の高次モードを用いた共振器でもよい。

<実施の形態 2 >

図 6 Aは、本発明による実施の形態 2の第一構成例における誘電体共振器を示す平面図である。図 6 Bは、図 6 Aの誘電体共振器を有する発振器（D R O) の等価回路図である。本発明の実施の形態 2として、誘電体共振器を有する発振器（D R 〇）の周波数を電気的に調整できる構成を示す。グランド導体層 3a上に、 2つの結合素子 7d、 7eを形成する。結合素子 7dは、トランジスタ F E T 14のゲートから延びる伝送線路 13aに接続され、結合素子 7eは、発振回路刚 IC9上に形成されたバラク夕ダイォ一ド 20に接続される。バラク夕ダイオード 20に制御電圧 17cを加えるために、結合素子 7e側を〜数 ΙίΩの抵抗 15cを介して DC的にグランドに接続する。また、結合素子 7eと反対側には、動作周波数において低リアクタンスなキャパシタ 21 aを接続する。制御電圧 17cを変化させることにより、バラクタダイオード 20の容量が変化し、共振器の共振周波数（発振周波数）を調整することができる。結合素子 7eとバラクタダイオード 20との間には伝送線路を介在させることができる。また、ここでは、バラクタダイオード 20との結合素子として、結合素子 7eを用いた例を示したが、結合素子 7cを用いてもよい。この場合には、パラク夕ダイオード 20の結合素子 7c側はグランド電位となるため、抵抗 15cが不要になる利点がある。もちろん、結合素子 7dの代わりに結合素子 7bの構成をとってもよい。 <実施の形態 3 >

図 7 Aは、本発明による実施の形態 3の第一構成例における誘電体共振器を示す平面図である。図 7 Bは、図 7 Aの誘電体共振器を有する発振器（D R O) の等価回路図である。発振回路 9の出力は、 DCバイアスをカットする動作周波数において低リアクタンスなキャパシタ 21 bを介して、グランド導体層 3aにスロット 5dを形成することにより構成した結合素子 7fに接続される。更に、グランド導体層 3aには、スロット 5eを形成することにより結合素子 7gが設けられる。結合素子 7gは、共振器の内側と外側を跨いで、信号導体層 l i bとスロット 10bを挟んで配置されたグランド導体層 3aとから成るコプレ一ナ線路 12bと接続される。この時、誘電体共振器 1は、共振周波数のみを出力させ、共振周波数以外を反射させる。本実施の形態の構成では、発振回路 9部の構成は基本的な発振器の構成となり、回路設計が容易になる。図 8は、本発明による実施の形態 3の第二構成例における誘電体共振器を示す平面図である。出力用のコプレーナ線路は、図 8に示すように 2つ設けられていてもよい。この場合には、誘電体共振器 1に結合素子 7hを介して入力された信号は、一部が結合素子 7 iを介してコプレーナ線路 12cに出力され、残りが結合素子 7jを介してコプレーナ線路 12dに出力される。このように、誘電体共振器 1が 2分配の機能を持ち、例えば、ヘテロダイン方式の場合には、送信機、及び、受信機の局部発振器用の信号源として使用できる。ここでは、 2分配の例を示したが、結合素子の数を増やすことにより、 3分配以上の多分配もできる。

<実施の形態 4 >

図 9は、本発明による実施の形態 4の第一構成例における誘電体共振器を有する発振器（D R O) を示す縦断面図である。電磁波は誘電体共振器 1内にほぼ完全に閉じこめられるため、発振回路 9がフリップチップ実装された誘電体共振器 1を、更に、図 9に示すようなパッケージなどの実装基板 22にフリップチップ実装しても、発振周波数は変化しないことが期待される。実装基板 22には、窪み 23が形成され、この窪み 23内に発振回路 9が内蔵される。実装基板 22の裏面にはグランド導体層 3d が、表面には信号導体層 24を除いた部分にグランド導体層 3cが形成される。誘電体共振器 1上のコプレーナ線路 12aは、バンプ 8によって、実装基板 22上の信号導体層 2 4とグランド導体層 3cとから成るコプレーナ線路に接続される。グランド導体層 3c と 3dとは、窪み 23の外周に沿って配列された、ビアホール 4cに埋設されたプラグ導体 4dで接続される。これにより、発振回路 9が内蔵された窪み 23内は電磁的にシールドされる。

図 1 0は、本発明による実施の形態 4の第二構成例における誘電体共振器を有する発振器（D R O) を示す縦断面図である。図 1 0に示すように、誘電体共振器 1 の外周部を熱硬化性の樹脂 25等で補強してもよい。本発明の構成では、実装基板 22 には窪み 23が設けられているため、樹脂 25を外周部に塗布した場合でも、発振回路 MMIC9部には樹脂 25が入り込みにくい。そのため、樹脂 25を使用することによる発振特性の変化がほとんど無いことが期待できる。

<実施の形態 5 >

図 1 1 Aは、本発明による実施の形態 5の第一構成例における誘電体共振器を示す斜視図である。図 1 1 Bは、図 1 1 Aの一点鎖線 B- B 'におけるフリップチップ実装した誘電体共振器を有する発振器（D R O) を示す縦断面図である。誘電体共振器 1を実装基板 22にフリップチップ実装した場合、誘電体共振器 1の裏面は空気層に面する。図 1 1 Aに示すように、誘電体基板 1裏面のグランド導体層 3bに複数の開口 26を形成する。この開口 26を導電ペースト 27aやボンディングワイヤ 27b等を使用して埋めていくことで、誘電体共振器 1の共振周波数を調整することができる。図 1 2 Aは、本発明による誘電体共振器に形成した開口の数に対する共振周波数の変化の計算結果を示す図である。 38GHz帯共振器において、開口 26の数を変化させた時の共振周波数の変化を計算した結果を示す。開口 26の個数を変えることで、 W

16

段階的に共振周波数を調整できることが分かる。共振器の中心に対して、同心円状に開口を配置すると、同心円上の開口については、 1個当たりの共振周波数の調整量がほぼ同じになり、調整が容易になる。また、開口 26のサイズを変えることで、 1個当たりの共振周波数の調整量を変えることができる。複数のサイズを形成した場合には、 1個当たりの調整量が異なる開口ができ、共振周波数の微調整が可能となる。

図 1 2 Bは、本発明による誘電体共振器に形成した開口の数に対する無負荷 Qの変化の計算結果を示す図である。図 1 2 Aの場合における無負荷 Qの計算結果を示すが、特に劣化は見られない。ここでは、開口 26を前もって形成しておき、 1個ずつ埋めていく例を示したが、例えば、レーザを使用して、開口 26を順次形成し共振周波数を調整してもよい。

以上好ましい実施の形態について説明したが、本発明はこれら実施の形態に限定されるものではなく、本発明の要旨を逸脱することのない範囲内において適宜の変更が可能なものである。実施の形態では、能動素子として、電界効果型トランジスタ F E Tの例を示したが、バイポーラトランジスタ等を用いてもよい。また、基板両面のグランド導体層 3a、 3b； 3c, 3dを接続するのに、プラグ導体 4b、 4dを用いるのに代え、プレーテツドスルーホールのようなビアホール内壁面のみに導体層が形成された構造を用いることができる。

本発明によれば、誘電体共振器上部のグランド導体層にスロットを形成することにより構成した結合素子に発振回路をフリップチップ接続することにより、誘電体共振器を使用した発振器において、結合の制御性と再現性を高くすることができ、且つ、回路を小型化することができる。また、結合素子の反対のグランド導体層に複数のサイズの異なる開口を形成する実施の形態によれば、その数を調整することにより、精度の高い周波数調整が可能となる。

本発明によれば、負性抵抗発生回路の一例としての発振回路に誘電体共振器を接続したが、発振回路に限らず負性抵抗を発生させる回路であれば本発明の誘電体共振器を接続することで本発明の効果が得られる。また、負性抵抗発生回路と誘電体共振器とを接続する手段としてバンプを例に挙げたが、配線のように距離のあるものはあまり好ましくないが、必ずしもバンプに限定する必要はなく導電性コンタクトとして作用するものであればよい。産業上の利用の可能性

本発明は、マイクロ波帯やミリ波帯で使用される誘電体共振器、その周波数調整方法およびその誘電体共振器を用いた集積回路に関するものであれば、あらゆるものに適用することが可能であり、その利用の可能性において何ら限定するものではない。

幾つかの好適な実施の形態及び実施例に関連付けして本発明を説明したが、これら実施の形態及び実施例は単に実例を挙げて発明を説明するためのものであって、限定することを意味するものではないことが理解できる。本明細書を読んだ後であれば、当業者にとって等価な構成要素や技術による数多くの変更および置換が容易であることが明白であるが、このような変更および置換は、添付の請求項の真の範囲及び精神に該当するものであることは明白である。

Claims

請求の範囲

1 . 電磁波を閉じ込める三次元的広がりをもつた有効共振領域を有する誘電体共振器であって、前記誘電体共振器は少なくとも 1つの結合素子を含み、更に前記少なくとも 1つの結合素子は、前記有効共振領域の周囲面の少なくとも一部に二次元的広がりをもって延在する少なくとも 1つの導体面に形成した少なくとも 1つのスロットと、前記少なくとも 1つのスロットに隣接する少なくとも 1つのパッチ導体領域とを含む誘電体共振器。

2 . 前記有効共振領域の内部は誘電体からなり、一方前記有効共振領域の周囲は、共振周波数における電磁波の波長の 1 Z 2を越える寸法の間隙を形成しないよう二次元的広がりをもって延在する導体構造体からなり、前記少なくとも 1 つの導体面は前記導体構造体の一部を構成する請求項 1に記載の誘電体共振器。

3 . 前記有効共振領域の周囲に延在する前記導体構造は、誘電体基板の第一の面上に延在する第一の導体層と、前記誘電体基板の第二の面上に延在する第二の導体層と、前記誘電体基板中に埋込まれた少なくとも 1つの埋込導体とからなる請求項 2に記載の誘電体共振器。

4. 前記少なくとも 1つの埋込導体は、前記誘電体基板の平面でみて、環状に不連続的に延在する複数の埋込導体からなり、前記複数の埋込導体間の距離は前記波長の 1 2以下である請求項 3に記載の誘電体共振器。

5 . 前記複数の埋込導体は、前記第一及び第二の導体層間を接続するよう前記誘電体基板を貫通する複数のビアホール中に形成された複数のビアブラグであって、前記複数のビアプラグの間隔は前記波長の 1 Z 2以下である請求項.4に記載の誘電体共振器。

6 . 前記少なくとも 1つの埋込導体は、前記誘電体基板の平面でみて、環状に連続的に延在する埋込導体からなる請求項 3に記載の誘電体共振器。

7 . 前記少なくとも 1つのスロットは、前記第一及び第二の導体層の少なくともいずれか一方に形成される請求項 3に記載の誘電体共振器。

8 . 前記少なくとも 1つの導体面は前記第一の導体層からなり、前記第一の導体層上の前記少なくとも 1つの結合素子が存在する領域に対し、前記誘電体基板の平面でみて対応する前記第二の導体層の領域に少なくとも 1つの開口部が形成されている請求項 3に記載の誘電体共振器。

9 . 前記少なくとも 1つの開口部は、サイズが均一でない複数の開口部からなる請求項 8に記載の誘電体共振器。

1 0 . 前記複数の開口部は同心円上に配置されている請求項 9に記載の誘電体共振器。

1 1 . 前記少なくとも 1つの開口部は、導電性材料により埋め込まれている請求項 8に記載の誘電体共振器。

1 2 . 前記スロッ卜は前記パッチ導体領域を少なくとも部分的に囲む請求項 1に記載の誘電体共振器。

1 3 . 前記スロットは前記パッチ導体領域を完全に囲む請求項 1 2に記載の誘電体共振器。

1 4. 前記少なくとも 1つの結合素子は、複数の結合素子からなる請求項 1に記載の誘電体共振器。

1 5 . 前記複数の結合素子は、同一種類の複数の結合素子からなる請求項 1 4に記載の誘電体共振器。

1 6 . 前記複数の結合素子は、異なる種類の複数の結合素子からなる請求項 1 4に記載の誘電体共振器。

1 7 . 前記有効共振領域外に形成された少なくとも 1つのコプレナ一線路を更に含む請求項 1に記載の誘電体共振器。

1 8 . 前記誘電体共振器は前記有効共振領域内に形成された少なくとも 1 つのコプレナ一線路を更に含む請求項 1に記載の誘電体共振器。

1 9 . 前記誘電体共振器は前記結合素子が形成された領域内に形成された少なくとも 1つのコプレナ一線路を更に含む請求項 1 7に記載の誘電体共振器。

2 0 . 前記誘電体共振器は、前記少なくとも 1つのスロットに隣接するよう前記結合素子が存在する領域内に形成された少なくとも 1つの信号導体層を更に含み、前記少なくとも 1つの信号導体層は少なくとも 1つのコプレナ一線路を構成する請求項 1 8に記載の誘電体共振器。

2 1 . 前記少なくとも 1つの信号導体層は、更に前記少なくとも 1つのパツチ導体領域にも隣接している請求項 2 0に記載の誘電体共振器。

2 2 . 前記少なくとも 1つの信号導体層は、更に前記少なくとも 1つのパツチ導体領域と少なくとも部分的に重複している請求項 2 0に記載の誘電体共振器。

2 3 . 前記少なくとも 1つの結合素子は、少なくとも 1つの導電性コンタクトを介して負性抵抗発生回路に接続される請求項 1に記載の誘電体共振器。

2 4. 前記導電性コンタクトは導電性バンプからなる請求項 2 3に記載の誘電体共振器。

2 5 . 電磁波を閉じ込める三次元的広がりをもった有効共振領域を有する誘電体共振器であって、前記誘電体共振器は少なくとも 1つの結合素子を含み、更に前記少なくとも 1つの結合素子は、前記有効共振領域の周囲面の少なくとも一部に二次元的広がりをもって延在する少なくとも 1つの導体面に形成した少なくとも 1つのスロットと、前記少なくとも 1つのスロットに隣接する少なくとも 1つのパッチ導体領域とを含む誘電体共振器と、

少なくとも 1つの導電性コンタクトを介して前記少なくとも 1つの結合素子に接続される少なくとも 1つの負性抵抗発生回路とを含む集積回路。

2 6 . 前記導電性コンタクトは導電性バンプからなる請求項 2 5に記載の

2 7 . 前記少なくとも 1つの負性抵抗発生回路は第一の回路基板に形成されると共に前記少なくとも 1つの導電性コンタクトに直接接する第一の伝送線路を含む請求項 2 5に記載の集積回路。

2 8 . 前記少なくとも 1つの負性抵抗発生回路は更に前記第一の回路基板に形成されたバラク夕ダイオードを含み、前記少なくとも 1つの結合素子は、第一の導電性コンタクトを介して前記第一の伝送線路に接続される第一の結合素子と、第二の導電性コンタクトを介して前記バラクタダイオードに接続される第二の結合素子とからなる請求項 2 7に記載の集積回路。

2 9 . 前記少なくとも 1つの負性抵抗発生回路は、少なくとも 1つの発振回路を含む能動素子を構成する請求項 2 7に記載の集積回路。

3 0 . 前記少なくとも 1つの導電性コンタクトは前記第一の伝送線路の中央部に接続され、前記第一の伝送線路の第一の端部は前記能動素子に接続され、前記第一の伝送線路の第二の端部は終端抵抗に接続される請求項 2 9に記載の集積回路。

3 1 . 前記少なくとも 1つの結合素子は、第一の導電性コンタクト及び前記第一の伝送線路を介して前記能動素子の出力側に接続される第一の結合素子と、第二の導電性コンタクト及び前記第一の伝送線路を介して終端抵抗に接続される第二の結合素子とからなる請求項 2 9に記載の集積回路。

3 2 . 前記少なくとも 1つの結合素子は、第一の導電性コンタクト及び前記第一の伝送線路を介して前記能動素子の出力側に接続される第一の結合素子と、第二の伝送線路を介して前記能動素子の出力側に接続される第二の結合素子とからなる請求項 2 9に記載の集積回路。

3 3 . 前記第一の伝送線路と前記第一の回路基板に形成された第三の伝送線路とが導電性のバンプを介して接続されている請求項 2 7に記載の集積回路。

3 4. 前記第一の伝送線路と第二の回路基板に形成された第四の伝送線路とが導電性のバンプを介して接続されている請求項 2 7に記載の集積回路。

3 5 . 前記第二の回路基板には凹部が形成され、該凹部内には前記誘電体共振器に搭載された前記第一の回路基板が収容されている請求項 3 4に記載の集積回路。

3 6 . 前記第二の回路基板及び前記誘電体共振器との間隙を封止する樹脂膜により前記第一の回路基板が前記第二の回路基板の凹部内で封止されている請求項 3 5に記載の集積回路。

3 7 . 前記有効共振領域の内部は誘電体からなり、一方前記有効共振領域の周囲は、共振周波数における電磁波の波長の 1 2を越える寸法の間隙を形成しないよう二次元的広がりをもつて延在する導体構造体からなり、前記少なくとも 1 つの導体面は前記導体構造体の一部を構成する請求項 2 5に記載の集積回路。

3 8 . 前記有効共振領域の周囲に延在する前記導体構造は、誘電体基板の第一の面上に延在する第一の導体層と、前記誘電体基板の第二の面上に延在する第二の導体層と、前記誘電体基板中に埋込まれた少なくとも 1つの埋込導体とからなる請求項 3 7に記載の集積回路。

3 9. 前記少なくとも 1つの埋込導体は、前記誘電体基板の平面でみて、環状に不連続的に延在する複数の埋込導体からなり、前記複数の埋込導体間の距離は前記波長の 1 / 2以下である請求項 3 8に記載の集積回路。

4 0. 前記複数の埋込導体は、前記第一及び第二の導体層間を接続するよう前記誘電体基板を貫通する複数のビアホール中に形成された複数のビアプラグであって、前記複数のビアプラグの間隔は前記波長の 1 Z 2以下である請求項 3 9に記載の誘電体共振器。

4 1 . 誘電体基板と、前記誘電体基板の第 1の面上に形成された第 1の導体層と、前記誘電体基板の第 2の面上に形成された第 2の導体層と、共振周波数における電磁波の波長の 1 Z 2以下の間隔で前記誘電体基板の平面でみて環状に不達続的に配置され且つ前記誘電体基板を貫通する複数のビアホールを埋め込む複数のビアプラグと、前記第 1及び第 2の導体層と前記複数の埋込導体とで画定され電磁波を閉じ込める三次元的広がりをもった有効共振領域と、前記有効共振領域内であつて前記第 1の導体層に形成した少なくとも 1つの結合素子とを含み、

更に、前記少なくとも 1つの結合素子は、前記第 1の導体層に形成した少なくとも 1つのスロットと、前記少なくとも 1つのスロットに隣接する少なくとも 1つのパッチ導体領域とを含む誘電体共振器。

4 2 . 前記少なくとも 1つの導体面は前記第一の導体層からなり、前記第一の導体層上の前記少なくとも 1つの結合素子が存在する領域に対し、前記誘電体基板の平面でみて対応する前記第二の導体層の領域に少なくとも 1つの開口部が形成されている請求項 4 1に記載の誘電体共振器。

4 3 . 前記少なくとも 1つの開口部は、サイズが均一でない複数の開口部からなる請求項 4 2に記載の誘電体共振器。

4 4 . 前記複数の開口部は同心円上に配置されている請求項 4 3に記載の誘電体共振器。

4 5 . 前記少なくとも 1つの開口部は、導電性材料により埋め込まれている請求項 4 3に記載の誘電体共振器。

4 6 . 前記少なくとも 1つの結合素子は、同一種類の複数の結合素子からなる請求項 4 1に記載の誘電体共振器。

4 7 . 前記少なくとも 1つの結合素子は、異なる種類の複数の結合素子からなる請求項 4 1に記載の誘電体共振器。

4 8 . 前記有効共振領域外に形成された少なくとも 1つのコプレナ一線路を更に含む請求項 4 1に記載の誘電体共振器。

4 9 . 前記誘電体共振器は前記有効共振領域内に形成された少なくとも 1 つのコプレナ一線路を更に含む請求項 4 1に記載の誘電体共振器。

5 0 . 前記誘電体共振器は前記結合素子が形成された領域内に形成された少なくとも 1つのコプレナ一線路を更に含む請求項 4 1に記載の誘電体共振器。

5 1 . 前記誘電体共振器は、前記少なくとも 1つのスロットに隣接するよう前記結合素子が存在する領域内に形成された少なくとも 1つの信号導体層を更に含み、前記少なくとも 1つの信号導体層は少なくとも 1つのコプレナ一線路を構成する請求項 4 1に記載の誘電体共振器。

5 2 . 前記少なくとも 1つの信号導体層は、更に前記少なくとも 1つのパツチ導体領域にも隣接している請求項 5 1に記載の誘電体共振器。

5 3 . 前記少なくとも 1つの信号導体層は、更に前記少なくとも 1つのパツチ導体領域と少なくとも部分的に重複している請求項 5 1に記載の誘電体共振器。

5 4. 前記少なくとも 1つの結合素子は、少なくとも 1つの導電性コン夕ク卜を介して負性抵抗発生回路に接続される請求項 4 1に記載の誘電体共振器。

5 5 . 前記導電性コン夕クトは導電性バンプからなる請求項 5 に記載の誘電体共振器。

5 6 . 誘電体基板と、前記誘電体基板の第 1の面上に形成された第 1の導体層と、前記誘電体基板の第 2の面上に形成された第 2の導体層と、共振周波数における電磁波の波長の 1 / 2以下の間隔で前記誘電体基板の平面でみて環状に不達続的に配置され且つ前記誘電体基板を貫通する複数のピアホールを埋め込む複数のビアプラグと、前記第 1及び第 2の導体層と前記複数の埋込導体とで画定され電磁波を閉じ込める三次元的広がりをもつた有効共振領域と、前記有効共振領域内であつて前記第 1の導体層に形成した少なくとも 1つの結合素子とを含み、更に、前記少なくとも 1つの結合素子は、前記第 1の導体層に形成した少なくとも 1つのスロットと、前記少なくとも 1つのスロットに隣接する少なくとも 1つのパッチ導体領域とを含む誘電体共振器と、

第一の回路基板に形成されると共に導電性バンプを介して前記少なくとも 1つの結合素子に接続される第一の伝送線路を含む発振回路とを含む集積回路。

5 7 . 前記発振回路は更に前記第一の回路基板に形成されたバラク夕ダイオードを含み、前記少なくとも 1つの結合素子は、第一の導電性バンプを介して前記第一の伝送線路に接続される第一の結合素子と、第二の導電性バンプを介して前記バラクタダイォ一ドに接続される第二の結合素子とからなる請求項 5 6に記載の

5 8 . 前記第一の伝送線路の第一の端部は前記発振回路に接続され、前記第一の伝送線路の第二の端部は終端抵抗に接続される請求項 5 7に記載の集積回路。

5 9 . 前記少なくとも 1つの結合素子は、第一の導電性バンプ及び前記第一の伝送線路を介して前記発振回路の出力側に接続される第一の結合素子と、第二の導電性バンプ及び前記第一の伝送線路を介して終端抵抗に接続される第二の結合素子とからなる請求項 5 7に記載の集積回路。

6 0 . 前記少なくとも 1つの結合素子は、第一の導電性バンプ及び前記第一の伝送線路を介して前記発振回路の出力側に接続される第一の結合素子と、第二の伝送線路を介して前記発振回路の出力側に接続される第二の結合素子とからなる請求項 5 7に記載の集積回路。

6 1 . 前記第一の伝送線路と前記第一の回路基板に形成された第三の伝送線路とが導電性のバンプを介して接続されている請求項 5 7に記載の集積回路。

6 2 . 前記第一の伝送線路と第二の回路基板に形成された第四の伝送線路とが導電性のバンプを介して接続されている請求項 5 7に記載の集積回路。

6 3 . 前記第二の回路基板には凹部が形成され、該凹部内には前記誘電体共振器に搭載された前記第一の回路基板が収容されている請求項 6 2に記載の集積回路。

6 4. 前記第二の回路基板及び前記誘電体共振器との間隙を封止する樹月旨膜により前記第一の回路基板が前記第二の回路基板の凹部内で封止されている請求項 6 3に記載の集積回路。