JP7052042B2 - 超伝導量子ビット回路のための低損失アーキテクチャ - Google Patents

超伝導量子ビット回路のための低損失アーキテクチャ Download PDF

Info

Publication number
JP7052042B2
JP7052042B2 JP2020529504A JP2020529504A JP7052042B2 JP 7052042 B2 JP7052042 B2 JP 7052042B2 JP 2020529504 A JP2020529504 A JP 2020529504A JP 2020529504 A JP2020529504 A JP 2020529504A JP 7052042 B2 JP7052042 B2 JP 7052042B2
Authority
JP
Japan
Prior art keywords
resonator
qubit
readout
capacitor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020529504A
Other languages
English (en)
Other versions
JP2021504964A (ja
Inventor
ガンベッタ、ジェイ
コルコレス、ゴンザレス、アントニオ
ソルグン、フィラット
ローゼンブラット、サミー
ブリンク、マーカス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2021504964A publication Critical patent/JP2021504964A/ja
Application granted granted Critical
Publication of JP7052042B2 publication Critical patent/JP7052042B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20354—Non-comb or non-interdigital filters
    • H01P1/20381—Special shape resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H01P3/082—Multilayer dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H01P7/082—Microstripline resonators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0128—Manufacture or treatment of composite superconductor filaments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0156—Manufacture or treatment of devices comprising Nb or an alloy of Nb with one or more of the elements of group 4, e.g. Ti, Zr, Hf
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0241—Manufacture or treatment of devices comprising nitrides or carbonitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Description

本発明は、一般には超伝導構造に関し、より詳細には、超伝導量子ビット回路のための低損失アーキテクチャに関する。
超伝導量子コンピューティングは、超伝導電子回路での量子コンピュータの実装形態である。量子計算は、情報処理および通信のための量子現象の応用について研究する。このような量子コンピュータの基本ビルディング・ブロックは、量子ビットまたはキュービットである。一般論として、量子ビットは２つの離散状態からなるシステムであるという点で古典ビットと似ているが、離散量子状態｜１＞および｜２＞と、任意の重ね合わせ状態とをとることができる。これらの離散量子状態は、電子スピンもしくは核スピンなどの２つの量子力学的準位の任意の組、または原子、イオンもしくは分子における１対のエネルギー準位とすることができる。汎用論理演算と同様に、ゲートの組み合わせによって複雑な量子アルゴリズムを実現することができるような汎用の１組の量子ゲートも存在する。量子ゲートとは論理ゲートの一般化である。ただし、量子ゲートは、１つまたは複数の量子ビットにそれぞれの初期状態が与えられ、ゲートが量子ビットに適用された後でその量子ビットが受ける変換を表す。
量子ビットに付随する電磁エネルギーは、いわゆるジョセフソン接合と、量子ビットを形成するために使用される容量素子および誘導素子とに蓄積することができる。一例では、量子ビット状態を読み出すために、キャビティ周波数で量子ビットに結合するマイクロ波読み出しキャビティにマイクロ波信号が印加される。伝送された（または反射された）マイクロ波信号は、複数の熱的分離段階と、雑音をブロックまたは低減し、信号対雑音比を向上させるために必要な低雑音増幅器とを通る。マイクロ波信号は、室温で測定される。返り／出力マイクロ波信号の振幅または位相あるいはその両方が、量子ビットが基底状態にあるか、励起状態にあるか、または２つの状態の重ね合わせ状態にあるかなど、量子ビットの状態に関する情報を伝達する。
本発明は、超伝導量子ビット回路のための低損失アーキテクチャを提供することを目的とする。
本発明の実施形態は、構造を対象とする。この構造の非限定的な例は、共振器の誘導素子を有する第１の表面を含む。この構造は、共振器の容量素子の第１の部分と少なくとも１つの量子ビットとを有する第２の表面を含み、共振器の容量素子の第２の部分が第１の表面上にある。
本発明の実施形態は、構造を形成する方法を対象とする。構造を形成する方法の非限定的な例は、第１の表面に共振器の誘導素子を配置することと、共振器の容量素子の第１の部分と少なくとも１つの量子ビットとを第２の表面に配置することとを含み、共振器の容量素子の第２の部分が第１の表面上にある。
本発明の実施形態は構造を対象とする。この構造の非限定的な例は、共振器の誘導素子と共振器の容量素子の第１の部分とを有する第１の表面を含む。この構造は、バス共振器によって結合された少なくとも２つの量子ビットを有する第２の表面を含む。第２の表面は、共振器の容量素子の第２の部分を含む。
本発明の実施形態は、構造を形成する方法を対象とする。構造を形成する方法の非限定的な例は、第１の表面上に、共振器の誘導素子と、共振器の容量素子の第１の部分とを配置することを含む。この方法は、第２の表面に、バス共振器によって結合された少なくとも２つの量子ビットを配置することを含む。第２の表面は、共振器の容量素子の第２の部分を含む。
本発明の実施形態は、超伝導量子ビット回路を対象とする。超伝導量子ビット回路の非限定的な例は、量子ビットにそれぞれ結合するように構成された読み出し共振器と、量子ビットのうちの少なくとも２つの量子ビットを互いに結合するように構成された１つまたは複数のバス共振器と、読み出し共振器の誘導素子を含む第１の表面と、量子ビットを有する第２の表面とを含む。第１の表面と第２の表面とは、異なる回路面である。
本発明の技術によって、その他の技術的特徴および利点も実現される。本発明の実施形態および態様について本明細書で詳細に説明するとともに、特許請求される主題の一部とみなされる。よりよく理解することができるように、詳細な説明と図面とを参照されたい。
本明細書に記載の排他的権利の明細については、本明細書の末尾の特許請求の範囲で具体的に示され、明確に特許請求されている。本発明の実施形態の上記およびその他の特徴および利点は、以下の詳細な説明を添付図面とともに読めば明らかになる。
本発明の実施形態による個別読み出しを使用する２つの結合された量子ビットの概略回路図を示す図である。 本発明の実施形態による量子ビット面の一部の上面図を示す図である。 本発明の実施形態による読み出し面の一部の上面図を示す図である。 本発明の実施形態による量子ビット面および読み出し面の一部の断面図を示す図である。 本発明の実施形態による量子ビット面および読み出し面の一部の断面図を示す図である。 本発明の実施形態による読み出し共振器とバス共振器とに結合する量子ビットの例示のレイアウトを示す図である。 本発明の実施形態による構造を形成する方法のフローチャートを示す図である。 本発明の実施形態による構造を形成する方法のフローチャートを示す図である。 本発明の実施形態による構造を形成する方法のフローチャートを示す図である。 本発明の実施形態による例示の共振器の上面図の簡略版を示す図である。 本発明の実施形態による図１０の共振器の断面図を示す図である。 本発明の実施形態による例示の共振器の上面図の簡略版を示す図である。 本発明の実施形態による図１２の共振器の断面図を示す図である。 本発明の実施形態による例示の共振器の上面図の簡略版を示す図である。 本発明の実施形態による図１４の例示の共振器の断面図を示す図である。 本発明の実施形態による例示の共振器の上面図の簡略版を示す図である。 本発明の実施形態による図１６の共振器の断面図を示す図である。 本発明の実施形態による例示の共振器の上面図の簡略版を示す図である。 本発明の実施形態による図１８の共振器の断面図を示す図である。 本発明の実施形態による例示の共振器の上面図の簡略版を示す図である。 本発明の実施形態による図２０の共振器の断面図を示す図である。 本発明の実施形態による例示の共振器の上面図の簡略版を示す図である。 本発明の実施形態による図２２の共振器の断面図を示す図である。 本発明の実施形態による例示の共振器の上面図の簡略版を示す図である。 本発明の実施形態による図２２の共振器の断面図を示す図である。 本発明の実施形態による構造を形成する方法のフローチャートを示す図である。 本発明の実施形態による構造を形成する方法のフローチャートを示す図である。 本発明の実施形態による超伝導量子ビット回路の形成のフローチャートを示す図である。
本明細書に記載の図面は例示である。本発明の思想から逸脱することなく本明細書に記載の図面または操作には多くの変形があり得る。例えば、アクションは異なる順序で行うことができ、またはアクションを追加、削除または修正することができる。また、「結合された」という用語およびその変形は、２つの要素間に通信経路を有することを表し、それらの要素間に介在要素／接続のないそれらの要素間の直接接続を含意しない。これらの変形はすべて、本明細書の一部とみなされる。
添付図面および本開示の実施形態の以下の詳細な説明では、図に示されている様々な要素に２桁または３桁の参照番号が付されている。わずかな例外はあるが、各参照番号の左端の桁は、その要素が最初に示されている図に対応する。
簡潔にするために、半導体デバイスまたは超伝導デバイスあるいはその両方および集積回路（ＩＣ）製造に関する従来の技術については、本明細書で詳細に記載する場合もしない場合もある。また、本明細書に記載の様々な作業およびプロセス工程は、本明細書で詳細に記載していない追加の工程または機能を有する、より包括的な手順またはプロセスに組み込むことができる。具体的には、半導体デバイスまたは超伝導デバイスあるいはその両方、および半導体／超伝導体ベースのＩＣの製造における様々な工程がよく知られており、したがって、簡潔にするために、本明細書では、多くの従来の工程については、周知のプロセスの詳細を示さずに簡単に言及するにとどめるかまたは完全に省略する。
次に、本発明の態様により具体的に関連する技術の概説に移ると、例えば、距離３の表面符号レイアウト以上のレイアウトの１７個の量子ビットなど、より大規模な量子ビットプロセッサのための超伝導量子コンピューティング・ハードウェアを拡張可能な方法でスケール・アップするには、「面を分断する」技術が必要である。最新技術の研究者らは、この目標を達成するために超伝導材料を使用するフリップ・チップ技術またはスルー・シリコン・ビア（though-silicon-via：ＴＳＶ）あるいはその両方を開発中である。この結果、遷移／接続領域における電磁場分布が十分に制御／設計されていない場合、量子ビットに結合し、量子ビットのコヒーレンス時間を制限する可能性のある、損失性材料または接続あるいはその両方が導入される。超伝導量子ビット・チップ内の異なる回路を接続するためのバンプまたはスルー・シリコン・ビアあるいはその両方の典型的な使用には、磁束制御または信号伝達のいずれかが含まれる。広く用いられている超伝導量子ビットであるトランズモン量子ビットは電磁回路であるため、その環境には、量子ビットに結合される変動、および材料または接続あるいはその両方における損失など、それらの性能を低下させる可能性のある多くの要因がある。量子ビット・エラーは、緩和と位相散逸とのいずれかに分類される。
次に、本発明の態様の概説に移ると、本発明の１つまたは複数の実施形態は、新規な共振器構造を提供することによって従来技術の上述の欠点に対処する。より具体的には、本発明の上記の態様は、２つの超伝導回路面にわたるコンパクトな（集中素子）共振器構造を提供することによって、従来技術の欠点に対処し、コンパクトな共振器構造は、容量エネルギーの大部分を一方の面上に蓄積させた状態に維持し、誘導エネルギーの大部分を他方の面に蓄積させた状態に維持する。量子ビット回路の環境では、このコンパクトな共振器構造は、電流を、量子ビット面に入らないようにし、読み出し経路上に保持することを可能にする。
フリップ・チップの実装は、超伝導量子ビット（キュービット）の製作に必要な製造工程を超える製作工程を必要とする。それぞれの新たな製作工程は、新たな損失経路を持ち込み、これは量子コヒーレンスまたは量子ビット演算あるいはその両方に悪影響を及ぼし得る。広い観点から見ると、損失構成要素をより古典的に振る舞う読み出し経路上に保持することが、より量子力学的に振る舞う量子ビット付近に損失構成要素を導入し、または量子ビット間の相互接続に損失構成要素を導入することよりも望ましい。本明細書に記載のように、量子回路における必要な共振構造の微小な占有面積がスケーリングに有利である。本発明によると、集中素子共振器がチップの明確に画定された領域に集中させた磁場を有するため、コンパクトな共振器の遷移領域／接続領域における電磁場が十分に制御／設計されて、量子ビットがシステムの損失部に結合するのを回避する。
次に、本発明の実施形態のより詳細な説明に移ると、図１に、本発明の実施形態による、個別読み出しを使用する２つの結合された量子ビットの概略回路図１００を示す。当業者にはわかるように、この回路図は量子回路／量子ビット回路である。回路図１００は、バス共振器１０４によって結合された２つの量子ビット１０２を示している。２つの量子ビット１０２はそれぞれ、それ自体の読み出し共振器１０６に結合されている。４つの結合キャパシタ１８０、１８１、１８２および１８３がある。この例では、左側から、量子ビット１０２（例えば、量子ビット＃１とも称する）が結合キャパシタ１８２を介してバス共振器１０４（例えば量子ビット間結合バスとも称する）に結合され、結合キャパシタ１８３を介して読み出し共振器１０６（例えば読み出し共振器＃１とも称する）に結合されている。同様に、右側から、量子ビット１０２（例えば量子ビット＃２とも称する）が結合キャパシタ１８１を介してバス共振器１０４（例えば量子ビット間結合バス）に結合され、結合キャパシタ１８０を介して読み出し共振器１０６（例えば読み出し共振器＃２とも称する）に結合されている。各量子ビット１０２は、ジョセフソン接合１６０とキャパシタ１６２とからなる。当業者にはわかるように、各読み出し共振器１０６はインダクタ１３０とキャパシタ１５０とからなる。当業者にはわかるように、バス共振器１０４はインダクタ１４０とキャパシタ１４２とからなる。
説明のために、かつ限定的ではなく、図１は超伝導量子ビット回路の一例を示している。当業者にはわかるように、本発明の実施形態は、任意の種類の超伝導量子ビット回路において使用することができ、図１の厳密な要素または要素の厳密な構成に限定されることを意図していない。２つの量子ビットが１つのバス共振器１０４によって結合されているように図示され、各量子ビット１０２がそれ自体の読み出し共振器１０６に結合されているが、複数の量子ビット１０２（それぞれの読み出し共振器１０６を備える）を複数のバス共振器１０４を使用して様々な構成で結合することができることを理解されたい。本発明の実施形態は、特定の数の量子ビット１０２、バス共振器１０４および読み出し共振器１０６に限定されることを意図していない。
当業者にはわかるように、量子ビット・システムは典型的には５０オーム（Ω）環境に接続される。説明の完全を期するために、かつ限定的ではなく、図１は、それぞれが５０Ω環境への接続を示すシステム１９０およびシステム１９２を示している。システム１９０は５０Ωの抵抗器と電圧源（Ｖ１）とを示し、電圧源Ｖ１は、量子ビット１０２（例えば量子ビット＃１）の共振周波数で量子ビット駆動信号を発生し、読み出し共振器１０６（例えば読み出し共振器＃１）の共振周波数で読み出し信号を発生するために使用することができる。同様に、システム１９２は、５０Ω抵抗器と電圧源（Ｖ２）とを示し、電圧源Ｖ２は、量子ビット１０２（例えば量子ビット＃２）の共振周波数で量子ビット駆動信号を発生し、読み出し共振器１０６（例えば読み出し共振器＃２）の共振周波数で読み出し信号を発生するために使用することができる。
本発明の実施形態によると、本明細書でさらに説明するように、読み出し共振器１０６は、バス共振器１０４などの任意の共振器とともに、コンパクトな（集中素子）共振器構造として実装することができる。コンパクトな共振器構造は、バンプ共振器構造とも称することがある。
図２に、本発明の実施形態による、量子ビット面２０２の一部の上面図を示す。図２では、量子ビット面２０２は回路１００内の読み出し共振器１０６の部分を示している。
量子ビット面２０２は、相互接続部２１０と直接接触するキャパシタ・パッド２０４を含む。相互接続部２１０はキャパシタ・パッド２０４の下にあるため、相互接続部２１０は破線で示されている。相互接続部２１０は、はんだバンプなどのはんだ接続またはスルー・シリコン・ビアあるいはその両方とすることができる。キャパシタ・パッド２０４は、この図では正方形の形状で図示されている。キャパシタ・パッド２０４は、矩形、円形、多角形、三角形など、他の形状とすることもできることを理解されたい。キャパシタ・パッド２０４は、誘電材料２２０によって囲まれている。誘電材料２２０は、絶縁体などの非導電性とすることができる。誘電材料２２０は、例えば空の空間または真空などの空気であってもよい。誘電材料２２０の内部に囲まれたキャパシタ・パッド２０４を誘電材料２２０の外部の接地面２０６から分離するように、誘電材料２２０を接地面２０６が囲んでいる。接地面２０６は、キャパシタ・パッド２０４の１方、２方、３方の側またはすべての側あるいはその組み合わせの側にあってもよい。量子ビット１０２は、量子ビット面２０２上に形成されているが、図２では図を簡潔にするために示されていない。量子ビット面２０２上で、コンパクトな集中素子共振器１０６（すなわち読み出し共振器）の一部がキャパシタ・パッド２０４である。相互接続部２１０とキャパシタ・パッド２０４の材料が極低温で超伝導であるため、相互接続部２１０の一端は、相互接続部２１０とキャパシタ・パッド２０４とが、特に共振器１０６が使用される極低温で等電位、すなわち接地を基準にして、または電圧源（Ｖ１またはＶ２など）を基準にして、同じ電位または同じ電圧であるように、キャパシタ・パッド２０４に物理的および電気的に取り付けられている。また、相互接続部２１０と、キャパシタ・パッド２０４と、キャパシタ・パッド３０４（図３に図示）との材料が極低温で超伝導であるため、特に共振器が使用される極低温で、キャパシタ・パッド２０４と、相互接続部２１０と、キャパシタ・パッド３０４とが等電位、すなわち、接地を基準にして、または電圧源（Ｖ１またはＶ２など）を基準にして同じ電位または同じ電圧を有する。実装形態によっては、キャパシタ・パッド２０４の少なくとも一部と、相互接続部２１０の少なくとも一部と、キャパシタ・パッド３０４（図３に図示）の少なくとも一部とが等電位を有する。
図３に、本発明の実施形態による、読み出し面３０２の一部の上面図を示す。図３で、読み出し面３０２は回路１００内の読み出し共振器１０６の別の部分を示す。
量子ビット（各量子ビットがその量子ビット独自の共振周波数を有し得る）を駆動するためと読み出し共振器１０６（各読み出し共振器がその共振器独自の共振周波数を有し得る）の読み出しのための送信信号が読み出し面３０２に出入りすることができるため、読み出し面３０２は制御面とも称し得る。読み出し面３０２は、相互接続部２１０に直接接触したキャパシタ・パッド３０４を含む。キャパシタ・パッド３０４とキャパシタ・パッド２０４とは、相互接続部２１０の互いに反対の端部／部分に取り付けられる。上述のように、相互接続部２１０はキャパシタ・パッド３０４の下にあるため、相互接続部２１０は破線として示されている。相互接続部２１０がキャパシタ・パッド２０４とキャパシタ・パッド３０４のいずれの下（または上）にあるかは、量子ビット面２０２が上部にあるかまたは読み出し面３０２が上部にあるかに基づくことに留意されたい。例えば、キャパシタ・パッド２０４を有する量子ビット面２０２が上部にあり、読み出し面３０２が下部にある場合、相互接続部２１０はキャパシタ・パッド２０４の下であるが、読み出し面３０２のキャパシタ・パッド３０４の上にある。逆に、キャパシタ・パッド３０４を有する読み出し面３０２が上部にあり、量子ビット面２０２が下部にある場合、相互接続部２１０はキャパシタ・パッド３０４の下であるが、量子ビット面２０２のキャパシタ・パッド２０４の上にある。場合によっては、量子ビット面２０２と読み出し面３０２とが側面（例えば左側面と右側面）にあってもよく、必ずしも上部と下部でなくてもよい。
読み出し面３０２はインダクタ１３０を含む。インダクタ１３０は、キャパシタ・パッド３０４の周囲を蛇行する螺旋コイル３３２からなる。キャパシタ・パッド３０４の周囲に螺旋コイル３３２を形成することは一例である。螺旋コイル３３２は、読み出し共振器１０６の誘導部であるが、読み出し共振器１０６は、誘導部としての螺旋コイル３３２には限定されず、他の構造も使用可能である。インダクタの螺旋コイル３３２を形成する別の例、構造または形状あるいはその組み合わせは、図１０ないし図２８でさらに詳述するように、蛇行伝送線路、（高運動インダクタンス材料を使用した）運動インダクタ、ジョセフソン接合、またはジョセフソン接合の直列アレイ、あるいはこれらの組み合わせを含み得る。
運動インダクタンスは、電流の流れに寄与する各電子によって必要とされる運動エネルギーに由来する。運動インダクタンスは、等価直列インダクタンスとしての交流電場における可動電荷担体（例えば電子）の慣性質量の発現である。運動インダクタンスは、高キャリア移動度導体（例えば超伝導体）および超高周波で観察される。高運動インダクタは、材料の幾何形状と、超伝導温度（例えば極低温）で高インダクタンスを有する超伝導体材料であることとに基づく。運動インダクタの高運動インダクタンス材料は、窒化ニオブ（ＮｂＮ）、窒化ニオブ・チタン（ＮｂＴｉＮ）または窒化チタン（ＴｉＮ）あるいはこれらの組み合わせを含み得る。窒化ニオブは、ニオブ単体よりも高いインダクタンスを有する。高運動インダクタは、線状に形成することができ、螺旋コイル３３２のように巻かれていなくてもよい。当業者にはわかるように、ジョセフソン接合も誘導素子であり、読み出し共振器１０６の誘導素子として、螺旋コイル３３２に代えて１つまたは複数の（例えば直列）ジョセフソン接合を使用することができる。
図３で、螺旋コイル３３２の一端が、接続部３２８においてキャパシタ・パッド３０４に取り付けられ、螺旋コイル３３２の他端が接続部３２６において接地面３０６に分路される。接地面３０６は、キャパシタ・パッド３０４と螺旋コイル３３２とを取り囲む。実装形態によっては、接地面３０６は、キャパシタ・パッド３０４の１方、２方、３方の側またはすべての側あるいはその組み合わせの側にあってもよい。キャパシタ・パッド３０４は、矩形、円形、多角形、三角形など他の形状とすることもできることを理解されたい。
誘電材料３２０が、キャパシタ・パッド３０４（接続部３２８を除く）を囲むことができ、螺旋コイル３３２のワイヤ（すなわち線路）の間にある。誘電材料３２０および２２０は、実装形態によっては、同じとすることができる。他の実装形態では誘電材料３２０および２２０は異なる材料であってもよい。上述のように、誘電材料３２０は、絶縁体などの非導電性材料とすることができる。また、誘電材料は例えば空気または真空などの空の空間であってもよい。
インダクタ１３０の螺旋コイル３３２は、伝送線路３２２に結合される（例えばほとんど誘導結合される）。実装形態によっては、螺旋コイル３３２は、伝送線路３２２に誘導結合されてもよい。例えば、伝送線路３２２は、インダクタ１３０を、（インダクタ１３０を介して）読み出し共振器１０６と量子ビット１０２への外部接続を提供するラウンチ・パッドに接続する。
読み出し共振器１０６は、量子ビット面２０２と読み出し面３０２の両方における部分を有する。例えば、読み出し共振器１０６のキャパシタ１５０は量子ビット面キャパシタ・パッド２０４と、相互接続部２１０と、読み出し面キャパシタ・パッド３０４とからなり、一方、インダクタ１３０は螺旋コイル３３２からなる。読み出し共振器１０６の容量部（図１で１５０として示す）は量子ビット面２０２と読み出し面３０２の両方にある。この独自の構造により、螺旋コイル３３２によって形成されたインダクタ１３０として示す誘導部が読み出し面３０２上のみにあり、量子ビット面２０２上にはないことを認識されたい。読み出し共振器１０６の詳細は、図４および図５に示す断面図によってわかる。
図４は、本発明の実施形態による量子ビット面および読み出し面の一部の断面図を示す。図４は、集中素子読み出し共振器１０６の別の図を示す。図４は、相互接続部２１０が、キャパシタ・パッド２０４とキャパシタ・パッド３０４の両方に取り付けられるはんだバンプである例を示している。はんだバンプは、量子ビット面２０２を読み出し面３０２に物理的および電気的に接続する。図４でわかるように、読み出し共振器１０６は、インダクタ１３０の螺旋コイル３３２と、キャパシタ１５０のキャパシタ・パッド２０４およびキャパシタ・パッド３０４と、相互接続部２１０（例えばはんだバンプ）とからなる。螺旋コイル３３２からなるインダクタ１３０は、量子ビット面２０２に読み出し共振器１０６の誘導素子（例えば螺旋コイル３３２）がないように、読み出し面３０２上のみにある。読み出し面３０２上のインダクタ１３０を量子ビット面２０２から離隔することによって、量子ビット１０２は、インダクタ１３０の螺旋コイル３３２を流れる電流によって生じる磁場から離隔される。読み出し共振器１０６のインダクタ１３０の磁場は、量子ビット１０２のデコヒーレンスを生じさせる可能性がある。キャパシタ１５０は２つのプレートを有し、一方のプレートは量子ビット面２０２内のキャパシタ・パッド２０４であり、他方のプレートは読み出し面３０２内のキャパシタ・パッド３０４である。
例示の実装形態として、図４に基板４０２上に形成された量子ビット面２０２と、基板４０４上に形成された読み出し面３０２とを示す。基板４０２および４０４は、任意の適合する基板材料とすることができる。基板４０２と４０４は、同じ材料であっても同じ材料でなくてもよい。基板４０２および４０４は、シリコン基板、サファイア基板、シリコン・オン・インシュレータ基板またはこれらの任意の組み合わせとすることができる。基板４０２は１つのウエハとすることができ、基板４０４は別のウエハとすることができる。基板４０２上に形成される量子ビット面２０２は、１つのチップとすることができ、基板４０４上に形成される読み出し面３０２は別のチップとすることができる。図を簡単にするために図示されていないが、接地面２０６と接地面３０６とが同じ電位（またはほぼ同じ電位）に維持されるように、量子ビット面２０２の接地面２０６を複数の相互接続部によって読み出し面３０２の接地面３０６に電気的および物理的に接続することができる。
相互接続部２１０、すなわちはんだバンプは、フリップ・フロップ技術を使用して形成し、付着させることができることに留意されたい。読み出し面３０２は、量子ビット面２０２の上部にあるように図示されているが、上面と下面の選択は任意である。図１ないし図６の回路要素は、当業者にはわかるように、リソグラフィ、電気めっきなど、および、それに応じたパターン形成によって形成することができる。より具体的には、ジョセフソン接合は斜め蒸着法などにより形成することができる。図４で、読み出し面３０２と量子ビット面２０２の回路は別々に形成することができる。その後、フリップ・チップ技法を利用して、はんだバンプを相互接続部２１０としてこれらの面のうちのいずれか一方の面に付着させることができ、次に、他方の面をそのはんだバンプを介してその面に接続することができる。図を簡潔にするために図示していないが、当業者にはわかるように、キャパシタ・パッド２０４またはキャパシタ・パッド３０４あるいはその両方の上で、アンダー・バンプ・メタライゼーション（under-bump metallization）（ＵＢＭ）を使用して、それぞれ、はんだバンプへの良好な接続を形成することができる。本明細書でさらに詳述するように、量子ビット面２０２および読み出し面３０２の回路要素の材料は、相互接続部２１０とともに、超伝導材料である。
図５に、本発明の実施形態による量子ビット面および読み出し面の一部の断面図を示す。図５は、集中素子読み出し共振器１０６の別の図を示している。具体的には、図５は、相互接続部２１０がキャパシタ・パッド２０４とキャパシタ・パッド３０４の両方に取り付けられるスルー・シリコン・ビアである例を示している。スルー・シリコン・ビアは、量子ビット面２０２を読み出し面３０２に物理的および電気的に接続する。はんだバンプ相互接続部とは異なり、スルー・シリコン・ビアはウエハ５０２を貫通して形成され、それによって量子ビット面２０２と読み出し面３０２とを接続する。図４のように量子ビット面２０２が読み出し面３０２に面するのではなく、量子ビット面２０２と読み出し面３０２とはウエハ５０２の互いに反対の側／表面に形成される。実装形態によっては、量子ビット面２０２とウエハ５０２との間に１つまたは複数の材料の層があってもよく、または読み出し面３０２とウエハ５０２との間に１つまたは複数の材料の層があってもよく、あるいはその両方であってもよい。ウエハ５０２は、基板４０２または４０４あるいはその両方について上述したものと同じ材料を含むことができる。図を簡単にするために図示されていないが、接地面２０６と接地面３０６とが同じ電位（またはほぼ同じ電位）に維持されるように、量子ビット面２０２の接地面２０６を複数の相互接続部によって読み出し面３０２の接地面３０６に電気的および物理的に接続することができる。
上述のように、量子ビット面２０２に読み出し共振器１０６の誘導素子（例えば螺旋コイル３３２）がないように、螺旋コイル３３２からなるインダクタ１３０は読み出し面３０２上にのみある。キャパシタ１５０は２枚のプレートを有し、一方のプレートは量子ビット面２０２内のキャパシタ・パッド２０４であり、他方のプレートは読み出し面３０２内のキャパシタ・パッド３０４である。図５でわかるように、読み出し共振器１０６は、インダクタ１３０の螺旋コイル３３２と、キャパシタ１５０のキャパシタ・パッド２０４、キャパシタ・パッド３０４、相互接続部２１０（例えばＴＳＶ）からなる。図５で、量子ビット面２０２の回路はウエハ５０２の一方の面に形成することができ、量子ビット面２０２のキャパシタ・パッド２０４と接続するようにスルー・シリコン・ビアが形成され、読み出し面３０２の回路は、キャパシタ・パッド３０４がスルー・シリコン・ビア（すなわち相互接続部２１０）と直接接続するようにウエハ５０２の反対側の表面に形成される。
図６に、本発明の実施形態による読み出し共振器とバス共振器とに結合する量子ビットの例示のレイアウトを示す。上記において、図２に読み出し共振器１０６の部分に焦点を合わせた量子ビット面２０２の一部を示している。図６は、結合キャパシタ１８０を介して読み出し共振器１０６のキャパシタ・パッド２０４に容量結合された量子ビット１０２を示す実施例を示している。量子ビット１０２は、誘電材料２２０（空気または真空でもよい）によって分離された量子ビット・キャパシタ・パッド６０２Ａおよび６０２Ｂからなるキャパシタ１６２を示す。量子ビット１０２は、量子ビット・キャパシタ・パッド６０２Ａおよび６０２Ｂに接続されたジョセフソン接合１６０を含む。キャパシタ・パッド６０２Ａおよび６０２Ｂは超伝導材料である。ジョセフソン接合１６０は、誘電材料、長さの短い常伝導（非超伝導）金属、または超伝導体のくびれ構造（constriction）のうちのいずれかによって分離された２つの超伝導材料を含む。量子ビット１０２は、結合キャパシタ１８１を介してバス共振器１０４に容量結合されている。この例では、バス共振器１０４は図示されていない。本発明のある実施形態では、バス共振器１０４が（はんだバンプまたはスルー・シリコン・ビアあるいはその両方の相互接続部２１０を使用した）コンパクトな集中素子共振器となるように、バス共振器１０４は読み出し共振器１０６について説明したのと同じ方式で形成することができる。本発明のある実施形態では、バス共振器１０４は当業者にはわかるように、最新技術を使用して形成することができるが、図がわかりにくくならないように図６ではバス共振器１０４は示されていない。
技術的な利点および長所には、２つの超伝導回路面にわたるコンパクトな（集中素子）共振器構造（例えば読み出し共振器１０６）が含まれ、コンパクトな共振器構造は、容量エネルギーの大部分を量子ビット面２０２に蓄積させた状態に維持し、誘導エネルギーの大部分を読み出し面３０２上に蓄積させた状態に維持する。このコンパクトな共振器構造は、電流を量子ビット１０２を含む量子ビット面２０２に入らないようにし、読み出し面３０２上の読み出し経路上に保持する。集中素子共振器１０６がチップの明確に画定された領域（例えば、読み出し面３０２上の螺旋コイル３３２である誘導部）に集中した磁場を有するため、遷移／接続領域（例えば、相互接続部２１０とキャパシタ・パッド２０４の接続部、相互接続部２１０と（コンパクトな）読み出し共振器１０６との接続部、またはキャパシタ・パッド３０４と螺旋コイル３３２の接続部３２８における）電磁場が十分に制御／設計されて、量子ビットがシステムの損失部分（すなわち、螺旋コイル３３２を有するインダクタ１３０）に結合するのを回避する。
わかりやすいように、量子ビット面２０２と読み出し面３０２とに対する位置、特にキャパシタ（Ｃ）とインダクタ（Ｌ）の配置に関連してよりよく理解できるように、インダクタを３つの明確に異なるカテゴリに分類する。
１）ジョセフソン接合は、非線形の無損失集中インダクタである。ジョセフソン接合は、量子ビットＬＣ共振器の誘導部を提供する。無損失という用語が示唆するように、ジョセフソン接合は、損失の観点からは問題がない。また、ジョセフソン接合における（誘導）エネルギーは局所的に蓄積され、量子ビット１０２における接合は外部回路（量子ビット面２０２または読み出し面３０２あるいはその両方の面上の回路の他の部分）とは、ほとんど誘導的作用をしない。ジョセフソン接合またはジョセフソン接合の直列アレイは、螺旋コイル３３２の代わりとして使用することもできる。
２）仮想的にのみ励起され、光子が存在しないＬＣ共振器。量子ビット間のバス共振器１０４がＬＣ共振器のこのカテゴリに入る。仮想励起によって、バス共振器１０４は、その共振器１０４の共振周波数またはその高調波とは異なる周波数の光子の伝達を可能にする／促進する。バス共振器のモード（すなわち、共振周波数およびその高調波）が励起されないため、これらのバス共振器（およびその誘導部）により生じる損失は問題ではない。また、実際には、これらのバス共振器は極めて高いクオリティ・ファクタ（Ｑファクタ）、すなわち極めて低損失で作製される。
３）モードが（その共振周波数で、または場合によっては高調波でも）直接励起されるＬＣ共振器に、（ある程度）光子が存在する。本明細書に記載の例示の量子回路では、読み出し共振器１０６がこのカテゴリに入る。読み出し共振器１０６は、外部（オフ・チップ）回路（常温電子回路まで）にも結合／接続する。本実験者らは読み出し共振器１０６によって生じる損失に関心を持ち、損失はその誘導部でより大きく、本発明の実施形態は、読み出し共振器１０６の誘導部を本明細書に記載の（影響を受けやすい）量子ビットから離す技術および構造を提供する。
量子／量子ビット回路１００、量子ビット面２０２、および読み出し面３０２の回路要素は、超伝導材料で形成することができる。それぞれの共振器、インダクタ、キャパシタ、相互接続部（例えばはんだバンプおよびＴＳＶ）、伝送線路、量子ビット、接地面、螺旋コイルなどは、超伝導材料からなる。（約１０ないし１００ミリケルビン（ｍＫ）または約４Ｋなどの低温における）超伝導材料の例としては、ニオブ、アルミニウム、タンタルなどがある。例えば、ジョセフソン接合は超伝導材料からなり、そのトンネル接合は酸化物などの薄いトンネル障壁で形成することができる。キャパシタは、低損失誘電材料、空気などによって分離された超伝導材料で形成することができる。様々な要素を接続する伝送線路（すなわちワイヤ）は、超伝導材料からなる。
図７に、本発明の実施形態による、構造（例えば共振器１０６）を形成する方法のフローチャート７００を示す。ブロック７０２で、誘導部（例えばインダクタ１３０）が第１の表面（例えば読み出し面３０２）上に配置される。ブロック７０４で、容量部が第１の表面（例えば読み出し面３０２）と第２の表面（例えば量子ビット面２０２）に配置される。ブロック７０６で、相互接続構造（例えば相互接続部２１０）が第１の表面と第２の表面との間（例えば読み出し面３０２と量子ビット面２０２との間）に結合／接続される。
容量部は、相互接続構造を含む。例えば、キャパシタ１５０は、キャパシタ・パッド２０４と、キャパシタ・パッド３０４と、相互接続部２１０とを含む。誘導部（例えばインダクタ１３０）は、螺旋コイル、螺旋様コイル、蛇行ワイヤ／伝送線路、（高運動インダクタンス材料の）（直線）運動インダクタ、ジョセフソン接合、またはジョセフソン接合の直列アレイ、あるいはこれらの組み合わせからなるグループから選択される。任意の蛇行ワイヤ状形状とすることができる例示の螺旋コイル３３２が図３に図示されている。誘導部は、接地に分路される。例えば、螺旋コイル３３２は接続部３２６で接地面３０６に分路される。
容量部は、平板キャパシタ、または櫛形キャパシタ、あるいはその両方のキャパシタからなるグループから選択される。例えば、キャパシタ・パッド２０４およびキャパシタ・パッド３０４は、間に相互接続部２１０を備えた平板キャパシタまたはインターデジタル／櫛形キャパシタ（すなわちフィンガ・キャパシタ）あるいはその両方として形成することができる。
相互接続構造は、図４に示すようなはんだバンプである。相互接続構造は、図５に示すようなスルー・シリコン・ビアである。
共振器１０６の誘導部に、少なくとも１つの信号伝達線路が結合される。例えば、図３に示すように、伝送線路３２２（すなわち信号伝達線路）が螺旋コイル３３２に結合される。実装形態によっては、伝送線路３２２は、螺旋コイル３３２に誘導結合することができる。共振器の容量部に少なくとも１つの信号伝達線路が結合される。例えば、図示されていないが、伝送線路３２２のような伝送線路を図２のキャパシタ・パッド２０４に容量（または誘導）結合することができる。
共振器の容量部に少なくとも１つの超伝導量子ビット１０２が結合される。例えば、量子ビット１０２は、図１、図２および図６に示すように、読み出し共振器１０６のキャパシタ・パッド２０４に容量結合される。別の選択肢として、共振器１０６の誘導部に少なくとも１つの超伝導量子ビット１０２が結合される。例えば、図示されていないが、量子ビット１０２が螺旋コイル３３２を備えた読み出し面３０２に配置される場合は、量子ビット１０２は螺旋コイル３３２に結合されてもよい。
誘導部および容量部（相互接続構造２１０を含む）は、超伝導金属からなる。容量部と相互接続構造とは等電位、すなわち同じ電圧または電位を有する。第１の表面（例えば読み出し面３０２）は第２の表面（例えば量子ビット面２０２）と対向する。
図８に、本発明の実施形態による構造（例えば読み出し共振器１０６）を形成する方法のフローチャート８００を示す。ブロック８０２で、第１の表面（例えば読み出し面３０２）上に第１の部分（例えばキャパシタ・パッド３０４）を有し、第２の表面（例えば量子ビット面２０２）上に第２の部分（例えばキャパシタ・パッド２０４）を有する容量部（例えばキャパシタ１５０）が形成され、第１の部分と第２の部分は等電位である。
ブロック８０４で、第１の表面と第２の表面のうちの一方の表面に誘導部（例えばインダクタ１３０）が形成され、第１の表面と第２の表面とのうちの他方の表面には形成されない／存在しない。図３、図４および図５に示すように、誘導部１３０は読み出し面３０２上に図示されている。ただし、誘導部１３０は量子ビット面２０２にあってもよい。
相互接続構造２１０が、第１の部分と第２の部分（例えばキャパシタ・パッド２０４および３０４）とを等電位を有するように接続する。
図９に、本発明の実施形態による共振器（例えば読み出し共振器１０６）を形成する方法のフローチャート９００を示す。ブロック９０２で、超伝導相互接続部２１０によって接続された第１の超伝導材料（例えばキャパシタ・パッド２０４）と第２の超伝導材料（例えばキャパシタ・パッド３０４）とを備えたキャパシタ１５０が形成され、第１の超伝導材料と第２の超伝導材料は異なる表面（例えば量子ビット面２０２と読み出し面３０２）にある。ブロック９０４で、上記の異なる表面のうちの一方の表面（例えば、量子ビット面２０２と読み出し面３０２とのうちの一方であるが両方ではない面）にインダクタ１３０が配置される。例えば、インダクタ１３０は、量子ビット面２０２または読み出し面３０２のいずれかに配置される。
上記では、誘導素子が分離された面上にある、誘導素子と容量素子とを有する集中コンパクト共振器の例について、はんだバンプおよびスルー・シリコン・ビアを用いて説明した。誘導素子の様々な種類の構造を有する集中共振器の他の例を、図１０ないし図２５に図示する。
図１０は、本発明の実施形態による例示の共振器の上面図の簡略版を示す。共振器は、例えば読み出し共振器１０６とすることができる。図１０では、読み出し共振器１０６は、キャパシタ１５０を形成する上部キャパシタ・パッド３０４と下部キャパシタ・パッド２０４とを有する。上部キャパシタ・パッド３０４は誘導素子１３０に接続されている。誘導素子１３０は蛇行伝送線路として図示されている。
図１１は、本発明の実施形態による図１０の共振器の断面図である。図１１は、超伝導量子ビット回路１００の例示の一部のみを示しており、他の回路要素が存在することを理解されたい。図１１は、量子ビット面２０２（量子ビットは図示せず）上の下部キャパシタ・パッド２０４と、読み出し面３０２上の上部キャパシタ・パッド３０４とを示し、それによってキャパシタ１５０を形成する。
誘導素子１３０は、読み出し面３０２に（のみ）あり、上部キャパシタ・パッド３０４に接続されている。図１０および図１１でわかるように、誘導素子１３０は、螺旋コイル３３２には限定されず、本発明の実施形態による、他の形状または設計あるいはその両方も可能である。量子ビット面２０２（回路面）と下部基板４０２とがともに下部チップを形成し、読み出し面３０２（回路面）と上部基板４０４とがともに上部チップを形成する。
読み出し共振器１０６に加えて、量子ビット面２０２と読み出し面３０２とを接続するはんだバンプ１１１０が示されている。例えば、必要に応じて、量子ビット面２０２上の接地面を読み出し面３０２に接続するか、または量子ビット面と読み出し面との間で他の回路要素を接続するか、あるいはその両方のために、１つまたは複数のはんだバンプ１１１０を使用することができる。はんだバンプ１１１０は、読み出し面３０２の上部金属間パッド１１１４に接続することができるとともに、量子ビット面２０２の下部金属間パッド１１０４に接続することができる。はんだバンプ１１１０と、上部金属間パッド１１１４と、下部金属間パッド１１０４とは、超伝導材料からなる。回路１００上にバンプ共振器がある場合、はんだバンプ１１１０と、上部金属間パッド１１１４と、下部金属間パッド１１０４とは、バンプ共振器のキャパシタ・パッド２０４と、キャパシタ・パッド３０４と、相互接続部２１０とを形成するときに形成することができる。
図１２に、本発明の実施形態による例示の共振器の上面図の簡略版を示す。共振器は、例えば読み出し共振器１０６とすることができる。図１２では、読み出し共振器１０６は、キャパシタ１５０を形成する上部キャパシタ・パッド３０４と下部キャパシタ・パッド２０４とを有する。上部キャパシタ・パッド３０４は、誘導素子１３０に接続されている。この場合も、誘導素子１３０は蛇行伝送線路として図示されている。
図１３は、本発明の実施形態による、図１２の共振器の断面図である。図１３は、超伝導量子ビット回路１００の例示の部分のみを示しており、他の回路要素が存在することを理解されたい。図１３は、量子ビット面２０２（量子ビットは図示せず）上の下部キャパシタ・パッド２０４と、読み出し面３０２上の上部キャパシタ・パッド３０４とを示し、それによってキャパシタ１５０を形成している。誘導素子１３０は、読み出し面３０２上（のみ）にあり、上部キャパシタ・パッド３０４に接続されている。図１２および図１３でわかるように、誘導素子１３０は螺旋コイル３３２には限定されず、本発明の実施形態による、他の形状または設計あるいはその両方であってもよい。量子ビット面２０２（回路面）と読み出し面３０２（回路面）とは、ウエハ５０２の互いに反対の側に形成されている（回路である）。
読み出し共振器１０６に加えて、（図１１とは異なり）図１３は、量子ビット面２０２と読み出し面３０２とを接続するスルー・シリコン・ビア１３１０を示している。例えば、必要に応じて、量子ビット面２０２上の接地面を読み出し面３０２に接続するため、または量子ビット面と読み出し面との間で他の回路要素を接続するため、あるいはその両方のために、１つまたは複数のスルー・シリコン・ビア１３１０を使用することができる。スルー・シリコン・ビア１３１０は、読み出し面３０２の上部ビア・パッド１３１４に接続することができるとともに、量子ビット面２０２の下部ビア・パッド１３０４に接続することができる。スルー・シリコン・ビア１３１０と、上部ビア・パッド１３１４と、下部ビア・パッド１３０４とは本明細書に記載のような超伝導材料からなる。回路１００上にＴＳＶ共振器がある場合、スルー・シリコン・ビア１３１０と、上部ビア・パッド１３１４と、下部ビア・パッド１３０４とは、ＴＳＶ共振器のキャパシタ・パッド２０４と、キャパシタ・パッド３０４と，相互接続部２１０とを形成するときに形成することができる。
図１４に、本発明の実施形態による例示の共振器の上面図の簡略版を示す。共振器は、例えば読み出し共振器１０６とすることができる。図１４では、読み出し共振器１０６は、キャパシタ１５０を形成する上部キャパシタ・パッド３０４と下部キャパシタ・パッド２０４とを有する。上部キャパシタ・パッド３０４は誘導素子１３０に接続されている。誘導素子１３０は、高運動インダクタンス材料からなる運動インダクタとして図示されており、運動インダクタは、直線状、ほぼ直線状、対角線状などに形成することができる。上述のように、運動インダクタの高運動インダクタンス材料は、窒化ニオブ（ＮｂＮ）、窒化ニオブ・チタン（ＮｂＴｉＮ）または窒化チタン（ＴｉＮ）あるいはその組み合わせを含み得る。
図１５は、本発明の実施形態による図１４の例示の共振器の断面図である。図１５は、超伝導量子ビット回路１００の例示の部分のみを示しており、他の回路要素が存在することを理解されたい。図１５は、量子ビット面２０２（量子ビットは図示せず）上の下部キャパシタ・パッド２０４と、読み出し面３０２上の上部キャパシタ・パッド３０４とを示し、それによってキャパシタ１５０を形成している。
誘導素子１３０は、読み出し面３０２上（のみ）にあり、上部キャパシタ・パッド３０４に接続されている。図１４および図１５でわかるように、誘導素子１３０は螺旋コイル３３２には限定されず、本発明の実施形態による他の形状または設計あるいはその両方とすることも可能である。量子ビット面２０２（回路面）と下部基板４０２とがともに下部チップを形成し、読み出し面３０２（回路面）と上部基板４０４とがともに上部チップを形成する。
読み出し共振器１０６に加えて、量子ビット面２０２と読み出し面３０２とを接続するはんだバンプ１１１０が示されている。例えば、必要に応じて、量子ビット面２０２上の接地面を読み出し面３０２に接続するか、または量子ビット面と読み出し面との間で他の回路要素を接続するか、あるいはその両方のために、１つまたは複数のはんだバンプ１１１０を使用することができる。はんだバンプ１１１０は、読み出し面３０２の上部金属間パッド１１１４に接続することができるとともに、量子ビット面２０２の下部金属間パッド１１０４に接続することができる。はんだバンプ１１１０と、上部金属間パッド１１１４と、下部金属間パッド１１０４とは、超伝導材料からなる。
図１６に、本発明の実施形態による例示の共振器の上面図の簡略版を示す。共振器は、例えば読み出し共振器１０６とすることができる。図１６では、読み出し共振器１０６は、キャパシタ１５０を形成する上部キャパシタ・パッド３０４と下部キャパシタ・パッド２０４とを有する。上部キャパシタ・パッド３０４は誘導素子１３０に接続されている。この場合も、誘導素子１３０は上述のような高誘導インダクタンス材料からなる運動インダクタとして図示されている。
図１７は、本発明の実施形態による図１６の共振器の断面図である。図１７は、超伝導量子ビット回路１００の例示の部分のみを示しており、他の回路要素も存在することを理解されたい。図１７は、量子ビット面２０２（量子ビットは図示せず）上の下部キャパシタ・パッド２０４と、読み出し面３０２上の上部キャパシタ・パッド３０４とを示し、これによってキャパシタ１５０を形成している。誘導素子１３０は、読み出し面３０２上（のみ）にあり、上部キャパシタ・パッド３０４に接続されている。図１６および図１７でわかるように、誘導素子１３０は螺旋コイル３３２には限定されず、本発明の実施形態による他の形状または設計あるいはその両方とすることも可能である。量子ビット面２０２（回路面）と読み出し面３０２（回路面）は、ウエハ５０２の互いに反対の側に形成されている（回路である）。
読み出し共振器１０６に加えて、（図１５とは異なり）図１７は、量子ビット面２０２と読み出し面３０２とを接続するスルー・シリコン・ビア１３１０を示している。例えば、必要に応じて、量子ビット面２０２上の接地面を読み出し面３０２に接続するか、または量子ビット面と読み出し面との間で他の回路要素を接続するか、あるいはその両方を行うために、１つまたは複数のスルー・シリコン・ビア１３１０を使用することができる。スルー・シリコン・ビア１３１０は、読み出し面３０２の上部ビア・パッド１３１４に接続することができるとともに、量子ビット面２０２の下部ビア・パッド１３０４に接続することができる。スルー・シリコン・ビア１３１０と、上部ビア・パッド１３１４と、下部ビア・パッド１３０４とは、本明細書に記載のような超伝導材料である。
図１８に、本発明の実施形態による例示の共振器の上面図の簡略版を示す。共振器は、例えば読み出し共振器１０６とすることができる。図１８では、読み出し共振器１０６は、キャパシタ１５０を形成する上部キャパシタ・パッド３０４と下部キャパシタ・パッド２０４とを有する。上部キャパシタ・パッド３０４は、誘導素子１３０に接続されている。誘導素子１３０は、キャパシタ１５０の任意の側に接続された螺旋インダクタ伝送線路として図示されている。螺旋誘導素子１３０は、中心片１８０２を有する。螺旋伝送線路の一端は上部キャパシタ・パッド３０４に接続し、螺旋伝送線路の他端は中央片１８０２に接続する。コネクタ１８２０が、中央片１８０２と接続し、コネクタ１８２０は、外部接続のための伝送線路などの別の回路要素に接続することができる。下の螺旋伝送線路からコネクタ１８２０を分離するように、コネクタ１８２０の下には誘電クロスオーバ１８２２がある。実装形態によっては、誘電クロスオーバ１８２２は、誘電クロスオーバ１８２２がコネクタ１８２０と下の螺旋伝送線路との間の空気または空間となるようなエア・ブリッジとすることもできる。実装形態によっては、誘電クロスオーバ１８２２は、酸化物、窒化物などの誘電材料であってもよい。（コネクタ１８２０とともに）螺旋伝送線路と中央片１８０２とを含むインダクタ１３０と、上部キャパシタ・パッド３０４と下部キャパシタ２０４とを含むキャパシタ１５０とは、超伝導材料で形成することができる。
図１９は、本発明の実施形態による図１８の共振器の断面図である。図１９は、超伝導量子ビット回路１００の例示の部分のみを示しており、他の回路要素が存在することを理解されたい。図１９は、量子ビット面２０２（量子ビットは図示せず）上の下部キャパシタ・パッド２０４と、読み出し面３０２上の上部キャパシタ・パッド３０４とを示しており、それによってキャパシタ１５０を形成している。
誘導素子１３０は、読み出し面３０２上（のみ）にあり、上部キャパシタ・パッド３０４に接続されている。図１８および図１９でわかるように、誘導素子１３０はキャパシタの周囲の螺旋コイル３３２には限定されず、本発明の実施形態による他の形状または設計あるいはその両方も可能であり、他の場所にあってもよい。量子ビット面２０２（回路面）と下部基板４０２とがともに下部チップを形成し、読み出し面３０２（回路面）と上部基板４０４とがともに上部チップを形成する。
読み出し共振器１０６に加えて、量子ビット面２０２と読み出し面３０２とを接続するはんだバンプ１１１０が示されている。例えば、必要に応じて、量子ビット面２０２上の接地面を読み出し面３０２に接続するか、または量子ビット面と読み出し面との間で他の回路要素を接続するか、あるいはその両方のために、１つまたは複数のはんだバンプ１１１０を使用することができる。はんだバンプ１１１０、上部金属間パッド１１１４、および下部金属間パッド１１０４の詳細は、本明細書ですでに説明している。
図２０に、本発明の実施形態による例示の共振器の上面図の簡略版を示す。共振器は、例えば読み出し共振器１０６とすることができる。図２０では、読み出し共振器１０６は、キャパシタ１５０を形成する上部キャパシタ・パッド３０４と下部キャパシタ・パッド２０４とを有する。上部キャパシタ・パッド３０４は、誘導素子１３０に接続されている。この場合も、誘導素子１３０は、キャパシタ１５０の任意の側に接続された螺旋インダクタ伝送線路として図示されている。螺旋誘導素子１３０は、中央片１８０２を有する。螺旋伝送線路の一端は上部キャパシタ・パッド３０４に接続し、螺旋伝送線路の他端は中央片１８０２に接続する。コネクタ１８２０が、中央片１８０２と接続し、コネクタ１８２０は、外部接続のための伝送線路などの別の回路要素に接続することができる。下の螺旋伝送線路からコネクタ１８２０を分離するように、コネクタの下には誘電クロスオーバ１８２２がある。実装形態によっては、誘電クロスオーバ１８２２は、誘電クロスオーバ１８２２がコネクタ１８２０と下の螺旋伝送線路との間の空気または空間となるようなエア・ブリッジとすることもできる。実装形態によっては、誘電クロスオーバ１８２２は、酸化物、窒化物などの誘電材料であってもよい。（コネクタ１８２０とともに）螺旋伝送線路と中央片１８０２とを含むインダクタ１３０と、上部キャパシタ・パッド３０４と下部キャパシタ２０４とを含むキャパシタ１５０とは、超伝導材料で形成することができる。
図２１は、本発明の実施形態による図２０の共振器の断面図である。図２０は、超伝導量子ビット回路１００の例示の部分のみを示しており、他の回路要素が存在することを理解されたい。図２０は、量子ビット面２０２（量子ビットは図示せず）上の下部キャパシタ・パッド２０４と、読み出し面３０２上の上部キャパシタ・パッド３０４とを示しており、それによってキャパシタ１５０を形成している。誘導素子１３０は読み出し面３０２上（のみ）にあり、上部キャパシタ・パッド３０４に接続されている。図２０および図２１でわかるように、誘導素子１３０はキャパシタの周囲の螺旋コイル３３２には限定されず、本発明の実施形態による他の形状または設計あるいはその両方とすることも可能であり、他の場所にあってもよい。量子ビット面２０２（回路面）と読み出し面３０２（回路面）は、ウエハ５０２の互いに反対の側に形成されている（回路である）。
読み出し共振器１０６に加えて、（図１９とは異なり）図２１は、量子ビット面２０２と読み出し面３０２とを接続するスルー・シリコン・ビア１３１０を示している。例えば、必要に応じて、量子ビット面２０２上の接地面を読み出し面３０２に接続するか、または量子ビット面と読み出し面との間で他の回路要素を接続するか、あるいはその両方を行うために、１つまたは複数のスルー・シリコン・ビア１３１０を使用することができる。スルー・シリコン・ビア１３１０、上部ビア・パッド１３１４、および下部ビア・パッド１３０４の詳細は、すでに本明細書で説明している。
図１８ないし図２１では、中央片１８０２がコネクタ１８２０に接続されて示され、次に、コネクタ１８２０は他の回路要素に接続することができ、螺旋インダクタ１３０の他端がキャパシタ・パッド３０４に接続されて示されている。これらの接続は逆にしてもよい。例えば、コネクタ１８２０を上部キャパシタ・パッド３０４に接続してもよく、次に、螺旋インダクタ１３０の他端を他の回路要素に接続してもよい。
図２２に、本発明の実施形態による例示の共振器の上面図の簡略版を示す。共振器は、例えば読み出し共振器１０６とすることができる。図２２では、読み出し共振器１０６は、キャパシタ１５０を形成する上部キャパシタ・パッド３０４と下部キャパシタ・パッド２０４とを有する。上部キャパシタ・パッド３０４は、誘導素子１３０に接続されている。誘導素子１３０は、ジョセフソン接合またはジョセフソン接合のアレイ２２５０として図示されている。ジョセフソン接合またはジョセフソン接合のアレイ２２５０は、トンネル障壁２３０２（図２３に図示）によって分離された第１の超伝導電極２２５２Ａと第２の超伝導電極２２５２Ｂとを含む。第１の超伝導電極２２５２Ａは、左超伝導リード２２４２によって上部キャパシタ・パッド３０４に接続されている。第２の超伝導電極２２５２Ｂには右超伝導リード２２４４が接続され、右超伝導リード２２４４は、例えば量子ビット、外部環境（例えばシステム１９０、１９２）などの他の回路要素に接続する。アレイ内の各ジョセフソン接合は、それ自体の第１および第２の超伝導素子２２５２Ａおよび２２５２Ｂをそのトンネル障壁２３０２とともに有する。ジョセフソン接合は、互いに直列に接続可能である。
図２３は、本発明の実施形態による図２２の共振器の断面図である。図２３は、超伝導量子ビット回路１００の例示の部分のみを示しており、他の回路要素が存在することを理解されたい。図からわかるように、ジョセフソン接合またはジョセフソン接合のアレイ２２５０は、間にトンネル障壁２３０２を備えた２つの重なり合った超伝導膜２２５２Ａおよび２２５２Ｂとして概略的に図示されている。当業者にはわかるように、トンネル障壁２３０２は、誘電材料、常伝導（非超伝導）金属（超伝導材料の極低温で超伝導にはならない）の短い部分、または超伝導体のくびれ構造（すなわち狭窄超伝導材料）あるいはこれらの組み合わせを含むグループから選択することができる。
接続部（右超伝導リード２２４４および左超伝導リード２２４２）として使用される超伝導材料は、実装形態によっては、キャパシタ１５０（上部キャパシタ・パッド３０４および下部キャパシタ・パッド２０４）に使用される超伝導材料とは異なっていてもよく、実装形態によっては、キャパシタ１５０に使用される超伝導材料と同じであってもよい。同じことは、少なくとも１つのジョセフソン接合またはジョセフソン接合のアレイ２２５０（すなわちインダクタ１３０）で使用される超伝導材料にも当てはまる。第１の超伝導電極２２５２Ａおよび第２の超伝導電極２２５２Ｂに使用される超伝導材料は、キャパシタ１５０に使用される超伝導材料、または左右の側の超伝導リード２２４２および２２４４に使用される超伝導材料あるいはその両方と同じであっても異なっていてもよい。
図２３は、量子ビット面２０２（量子ビットは図示せず）上の下部キャパシタ・パッド２０４と読み出し面２０２上の上部キャパシタ・パッド３０４とを示しており、それによってキャパシタ１５０を形成している。誘導素子１３０は、読み出し面３０２上（のみ）にあり、上部キャパシタ・パッド３０４に接続されている。図２２および図２３でわかるように、誘導素子１３０はキャパシタの周囲の螺旋コイル３３２には限定されず、本発明の実施形態による別のデバイス（すなわち、１つまたは複数のジョセフソン接合２２５０）とすることもできる。量子ビット面２０２（回路面）と下部基板４０２とがともに下部チップを形成し、読み出し面３０２（回路面）と上部基板４０４とがともに上部チップを形成している。
読み出し共振器１０６に加えて、量子ビット面２０２と読み出し面３０２とを接続するはんだバンプ１１１０が示されている。例えば、必要に応じて、量子ビット面２０２上の接地面を読み出し面３０２に接続するか、または量子ビット面と読み出し面との間で他の回路要素を接続するか、あるいはその両方のために、１つまたは複数のはんだバンプ１１１０を使用することができる。はんだバンプ１１１０、上部金属間パッド１１１４、および下部金属間パッド１１０４の詳細については本明細書で説明している。
図２４に、本発明の実施形態による例示の共振器の上面図の簡略版を示す。共振器は、例えば読み出し共振器１０６とすることができる。図２４では、読み出し共振器１０６は、キャパシタ１５０を形成する上部キャパシタ・パッド３０４と下部キャパシタ・パッド２０４とを有する。上部キャパシタ・パッド３０４は、誘導素子１３０に接続されている。上述のように、誘導素子１３０は、ジョセフソン接合またはジョセフソン接合のアレイ２２５０として図示されている。ジョセフソン接合またはジョセフソン接合のアレイ２２５０は、トンネル障壁２３０２（図２５に図示）によって分離された第１の超伝導電極２２５２Ａと第２の超伝導電極２２５２Ｂとを含む。第１の超伝導電極２２５２Ａは、左超伝導リード２２４２によって上部キャパシタ・パッド３０４に接続されている。第２の超伝導電極２２５２Ｂには右超伝導リード２２４４が接続され、右超伝導リード２２４４は、例えば量子ビット、外部環境（例えば、システム１９０、１９２）などの他の回路に接続する。
図２５は、本発明の実施形態による図２２の共振器の断面図である。図２５は超伝導量子ビット回路１００の例示の部分のみを示しており、他の回路要素が存在することを理解されたい。図からわかるように、ジョセフソン接合またはジョセフソン接合のアレイ２２５０は、間にトンネル障壁２３０２を備えた２つの重なり合った超伝導膜２２５２Ａおよび２２５２Ｂとして概略的に図示されている。当業者にはわかるように、トンネル障壁２３０２は、誘電材料、常伝導（非超伝導）金属（超伝導にはならない）の短い部分、または超伝導体のくびれ構造あるいはこれらの組み合わせを含むグループから選択することができる。
上述のように、接続部（右超伝導リード２２４４および左超伝導リード２２４２）として使用される超伝導材料は、実装形態によっては、キャパシタ１５０（上部キャパシタ・パッド３０４および下部キャパシタ・パッド２０４）に使用される超伝導材料と異なっていてもよく、実装形態によっては、キャパシタ１５０に使用される超伝導材料と同じであってもよい。同じことは、少なくとも１つのジョセフソン接合またはジョセフソン接合のアレイ２２５０（すなわちインダクタ１３０）に使用される超伝導材料も当てはまる。第１の超伝導電極２２５２Ａおよび第２の超伝導電極２２５２Ｂに使用される超伝導材料は、キャパシタ１５０に使用される超伝導体、または左右の側の超伝導リード２２４２および２２４４に使用される超伝導材料、あるいはその両方と同じであっても異なっていてもよい。
図２５は、量子ビット面２０２（量子ビットは図示せず）上の下部キャパシタ・パッド２０４と読み出し面３０２上の上部キャパシタ・パッド３０４とを示しており、それによってキャパシタ１５０を形成している。誘導素子１３０は、読み出し面３０２上（のみ）にあり、上部キャパシタ・パッド３０４に接続されている。図２４および図２５でわかるように、誘導素子１３０はキャパシタの周囲の螺旋コイル３３２には限定されず、本発明の実施形態による別のデバイス（すなわち１つまたは複数のジョセフソン接合２２５０）とすることもできる。量子ビット面２０２（回路面）と読み出し面３０２（回路面）は、ウエハ５０２の互いに反対の側に形成されている（回路である）。
読み出し共振器１０６に加えて、（図２３とは異なり）図２５は、量子ビット面２０２と読み出し面３０２とを接続するスルー・シリコン・ビア１３１０を示している。例えば、必要に応じて、量子ビット面２０２上の接地面を読み出し面３０２に接続するか、または量子ビット面と読み出し面との間で他の回路要素を接続するか、あるいはその両方を行うために、１つまたは複数のスルー・シリコン・ビア１３１０を使用することができる。スルー・シリコン・ビア１３１０、上部ビア・パッド１３１４、および下部ビア・パッド１３０４の詳細は、すでに本明細書で説明している。
図２６に、本発明の実施形態による構造（例えば、別個の面に誘導素子を有する超伝導量子ビット回路１００）を形成する方法のフローチャート２６００を示す。ブロック２６０２で、第１の表面（例えば読み出し面３０２）が共振器（例えば読み出し共振器１０６）の誘導素子１３０を含む。ブロック２６０４で、第２の表面（例えば量子ビット面２０２）が、共振器（例えば読み出し共振器１０６）の容量素子１５０の第１の部分（例えばキャパシタ・パッド２０４）と、少なくとも１つの量子ビット（例えば１つまたは複数の量子ビット１０２）とを含み、共振器の容量素子１５０の第２の部分（例えばキャパシタ・パッド３０４）が第１の表面上にある。
容量素子は、相互接続構造２１０を含む。相互接続構造２１０は、例えば図４に示すように、はんだバンプである。相互接続構造２１０は、例えば図５に示すように、スルー・シリコン・ビアである。
第１の表面と第２の表面は回路面であり、回路面は基板（例えば基板５０２）の互いに反対の側にある。第１の表面と第２の表面とは、回路面であり、回路面は異なる基板（例えば基板４０２と４０４）上にある。
第１の部分と第２の部分（例えばキャパシタ・パッド３０４および２０４）とを接続する相互接続構造２１０は、相互接続構造の少なくとも１つの部分と、第１の部分の少なくとも１つの部分と、第２の部分の少なくとも１つの部分との間に等電位を形成する。
上記少なくとも１つの量子ビットは、容量型量子ビットである。上記少なくとも１つの量子ビットは誘導型量子ビットである。
図２７に、本発明の実施形態による構造（例えば、別個の面上に誘導素子を有する超伝導量子ビット回路１００）を形成する方法のフローチャート２７００を示す。
ブロック２７０２で、第１の表面（例えば読み出し面３０２）が、共振器（例えば読み出し共振器１０６）の誘導素子１３０と、共振器の容量素子１５０の第１の部分（例えば多数のキャパシタ・パッド３０４）とを含む。ブロック２７０４で、第２の表面（例えば量子ビット面２０２）が、バス共振器（例えばバス共振器１０４）によって結合された少なくとも２つの量子ビット１０２を含み、第２の表面は、共振器の容量素子１５０の第２の部分（例えば多数のキャパシタ・パッド２０４）を含む。共振器（例えば読み出し共振器１０６）のそれぞれが、それぞれのキャパシタ・パッド２０４および３０４（および任意により相互接続部２１０）と誘導素子１３０とを含む。
第１の表面は、第１の回路面（例えば読み出し面３０２）であり、第２の表面は、共振器１０６の誘導素子１３０と少なくとも２つの量子ビット１０２とが異なる回路面上に位置するように、第１の回路面とは分離した第２の回路面（例えば量子ビット面２０２）である。
共振器は読み出し共振器１０６である。読み出し共振器１０６は、少なくとも２つの量子ビット１０２のうちのそれぞれの量子ビットを読み出すように動作可能である。読み出し共振器１０６のそれぞれが、少なくとも２つの量子ビット１０２のうちのそれぞれの量子ビットに結合される（例えば容量結合または誘導結合あるいはその両方で結合される）。例えば、当業者にはわかるように、それぞれの量子ビットの状態をそのそれぞれの読み出し共振器によって読み出すことができるように、５個、１０個、１５個．．．３５個またはそれ以上の量子ビット１０２をそれ自体の読み出し共振器１０６に１対１で結合することができる。各量子ビット１０２は、アドレッシングのためのそれ独自の明確に異なる共振周波数を有することができ、各読み出し共振器１０６は、読み出しのためのそれ独自の明確に異なる共振周波数を有することができる。
図２８に、本発明の実施形態による超伝導量子ビット回路１００を形成するフローチャートを示す。ブロック２８０２で、読み出し共振器１０６が、それぞれ量子ビット１０２に結合するように構成される。ブロック２８０４で、１つまたは複数のバス共振器１０４が、量子ビット１０２のうちの少なくとも２つの量子ビットを互いに結合するように構成される。図１では１つのバス共振器１０４が２つの量子ビット１０２を結合するように図示されているが、バス共振器１０４は、３個、４個、５個、７個．．．１０個またはそれ以上の量子ビット１０２を互いに結合することができることを理解されたい。ブロック２８０６で、第１の表面（例えば読み出し面３０２）が読み出し共振器１０６の誘導素子１３０を含む。ブロック２８０８で、第２の表面（例えば量子ビット面２０２）が量子ビット１０２を含み、第１の表面と第２の表面とは異なる回路面である。
共振器のための新規な構造について読み出し共振器として説明したが、共振器は読み出し共振器には限定されないことを理解されたい。例えば、外部環境（例えば５０オーム環境）に接続する読み出し面上の誘導素子を分離するように、バス共振器を含む他の共振器または量子ビットも記載されているように形成することができる。
本明細書では本発明の様々な実施形態について関連する図面を参照しながら説明している。本発明の範囲から逸脱することなく他の実施形態も考案することができる。以下の説明および図面では、要素間の様々な接続および位置関係（例えば，上、下、隣接など）が記載されているが、当業者は、本明細書に記載の位置関係の多くは、向きが変更されても記載されている機能が維持される場合、向きには依存しないことがわかるであろう。これらの接続または位置関係あるいはその両方は、特に明記されていない限り、直接的または間接的とすることができ、本発明はこの点に関して限定的であることが意図されていない。したがって、実体の結合は、直接結合または間接結合を指す場合があり、実体間の位置関係は、直接的位置関係または間接的位置関係であり得る。間接的位置関係の一例として、本明細書で層「Ａ」を層「Ｂ」の上に形成すると言う場合、層「Ａ」と層「Ｂ」の関連する特性および機能が介在層によって実質的に変更されない限り、層「Ａ」と層「Ｂ」との間に１つまたは複数の介在層（例えば層「Ｃ」）がある状況を含む。
特許請求の範囲および本明細書の解釈のために以下の定義および略語を使用するものとする。本明細書で使用する「含んでいる（ｃｏｍｐｒｉｓｅｓ）」、「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「含んでいる（ｉｎｃｌｕｄｅｓ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「有している（ｈａｓ）」、「有する（ｈａｖｉｎｇ）」、「含有している（ｃｏｎｔａｉｎｓ）」、または「含有する（ｃｏｎｔａｉｎｉｎｇ）」という用語またはこれらの任意のその他の変形は、非排他的包含を含むものと意図されている。例えば、列挙されている要素を含む組成物、混合物、プロセス、方法、物、または装置は、必ずしもそれらの要素のみには限定されず、明示的に記載されていないかまたはそのような組成物、混合物、プロセス、方法、物、または装置に固有の他の要素を含み得る。
さらに、本明細書では「例示の」という用語を使用して、「例、事例または例示となる」ことを意味する。「例示の」として本明細書に記載されているいずれの実施形態または設計も、必ずしも他の実施形態もしくは設計よりも好ましいかまたは有利であるものと解釈されるべきではない。「少なくとも１つの」および「１つまたは複数の」という用語は、１以上の任意の整数、すなわち１、２、３、４などを含むものと理解される。「複数の」という用語は、２以上の任意の整数、すなわち、２、３、４、５などを含むものと理解される。「接続」という用語は、間接的な「接続」と直接的な「接続」とを含み得る。
本明細書で「一実施形態」「ある実施形態」、「例示の実施形態」などと言う場合、それは、記載されているその実施形態が、特定の特徴、構造または特性を含み得るが、すべての実施形態がその特定の特徴、構造または特性を備えていてもいなくてもよいことを示している。また、そのような語句は必ずしも同じ実施形態を指していない。さらに、ある実施形態に関連して特定の特徴、構造または特性が記載されている場合、明示的に記載されているか否かを問わず、そのような特徴、構造または特性を他の実施形態に関連して備えることも当業者の知識の範囲内にあるものと認められる。
「約」、「実質的に」、「ほぼ」という用語およびこれらの変形は、本願の出願の時点で利用可能な装置に基づく特定の数量の測定に付随する程度の誤差を含むことが意図されている。例えば、「約」は、記載されている値の±８％または５％、または２％の範囲を含み得る。
本明細書で前述したように、簡潔にするために、超伝導デバイスおよび集積回路（ＩＣ）製造に関する従来の技術については本明細書では詳細に説明している場合もしていない場合もある。しかし、背景技術として、本発明の１つまたは複数の実施形態を実装する際に利用可能な超伝導デバイス製造プロセスのより一般的な説明を以下に示す。本発明の１つまたは複数の実施形態を実装する際に使用される特定の製造作業は、個々には知られている場合があるが、本発明の作業またはその結果の構造あるいはその両方の、記載されている組み合わせは独自のものである。したがって、本発明による超伝導デバイスの製造に関連して説明する作業の独自の組み合わせは、誘電体（例えばシリコン）基板上での超伝導に対して行われる、個々に知られている様々な物理的および化学的プロセスを使用しており、それらの一部について以下の各段落で説明する。
一般に、ＩＣにパッケージ化されるマイクロチップを形成するために使用される様々なプロセスは、膜付着と、除去／エッチングと、パターン形成／リソグラフィとを含む大まかなカテゴリに分類される。付着は、ウエハ上に材料を成長、コーティング、またはその他の方法で移す任意のプロセスである。利用可能な技術としては、とりわけ、物理気相付着（ＰＶＤ）、化学気相付着（ＣＶＤ）、電気化学付着（ＥＣＤ）、分子線エピタキシ（ＭＢＥ）、および最近では原子層堆積（ＡＬＤ）がある。除去／エッチングは、ウエハから材料を除去する任意のプロセスである。例としては、エッチング・プロセス（ウェットまたはドライのいずれか）および化学機械平坦化（ＣＭＰ）などがある。導体（例えばポリシリコン、アルミニウム、銅など）と絶縁体（例えば様々な形態の二酸化シリコン、シリコン窒化物など）の両方の膜を使用して、構成要素が接続および分離される。リソグラフィは、後でパターンを基板に転写するための、半導体基板上での３次元レリーフ・イメージまたはパターンの形成である。リソグラフィでは、フォトレジストと呼ばれる感光性ポリマーによってパターンが形成される。回路の複雑な構造を作製するために、リソグラフィ工程とエッチ・パターン転写工程とが複数回繰り返される。ウエハ上にプリントされる各パターンは、その前に形成されたパターンと位置合わせされ、導体、絶縁体およびその他の領域が徐々に構築されて最終的なデバイスを形成する。
図面中のフローチャートおよびブロック図は、本発明の様々な実施形態による製造方法または作業方法あるいはその両方の可能な実装形態を示す。方法の様々な機能／作業が流れ図にブロックで表されている。代替実装形態によっては、ブロックに記載されている機能は、図に記載されている順序とは異なる順序で行われてもよい。例えば、連続して示されている２つのブロックは、関与する機能に応じて、実際には実質的に並行して実行されてよく、またはそれらのブロックは場合によっては逆の順序で実行されてもよい。
例示のために本発明の様々な実施形態に関する説明を示したが、網羅的であること、または本明細書に記載の実施形態に限定することを意図したものではない。記載されている実施形態の範囲および思想から逸脱することなく、当業者には多くの変更および変形が明らかであろう。本明細書で使用されている用語は、実施形態の原理、実際の適用、もしくは市場にある技術に優る技術的改良を最もよく説明するため、または当業者が本明細書に記載の実施形態を理解することができるようにするために選択されている。

Claims (16)

  1. 構造であって、
    共振器の誘導素子を含む第１の表面と、
    前記共振器の容量素子の第１の部分と少なくとも１つの量子ビットとを含む第２の表面と
    を含み、前記共振器の前記容量素子の第２の部分が前記第１の表面上にあり、前記容量素子が相互接続構造を含む、構造。
  2. 前記相互接続構造がはんだバンプを含む、請求項１に記載の構造。
  3. 前記相互接続構造がスルー・シリコン・ビアを含む、請求項１または２に記載の構造。
  4. 前記第１の表面と前記第２の表面とが回路面を含み、前記回路面が基板の互いに反対の側にある、請求項１ないし３のいずれかに記載の構造。
  5. 前記第１の表面と前記第２の表面とが回路面を含み、前記回路面が異なる基板上にある、請求項１ないし４のいずれかに記載の構造。
  6. 前記第１の部分と前記第２の部分とを接続する前記相互接続構造が、前記相互接続構造と前記第１の部分と前記第２の部分との間に等電位を形成する、請求項１ないし５のいずれかに記載の構造。
  7. 前記少なくとも１つの量子ビットが容量型量子ビットを含む、請求項１ないし６のいずれかに記載の構造。
  8. 前記少なくとも１つの量子ビットが誘導型量子ビットを含む、請求項１ないし６のいずれかに記載の構造。
  9. 構造を形成する方法であって、
    第１の表面に共振器の誘導素子を配置することと、
    第２の表面に前記共振器の容量素子の第１の部分と少なくとも１つの量子ビットとを配置することと
    を含み、前記共振器の前記容量素子の第２の部分が前記第１の表面上にある、方法。
  10. 構造であって、
    共振器の誘導素子と前記共振器の容量素子の第１の部分とを含む第１の表面と、
    バス共振器によって結合された少なくとも２つの量子ビットを含む第２の表面とを含み、前記第２の表面が前記共振器の前記容量素子の第２の部分を含む、構造。
  11. 前記第１の表面は第１の回路面を含み、前記第２の表面は、前記共振器の前記誘導素子と前記少なくとも２つの量子ビットとが異なる回路面上に位置するように、前記第１の回路面とは分離した第２の回路面を含む、請求項１０に記載の構造。
  12. 前記共振器が読み出し共振器を含む、請求項１０または１１に記載の構造。
  13. 前記読み出し共振器は前記少なくとも２つの量子ビットのうちのそれぞれの量子ビットを読み出すように動作可能である、請求項１２に記載の構造。
  14. 前記読み出し共振器のそれぞれが前記少なくとも２つの量子ビットのうちのそれぞれの量子ビットに結合された、請求項１２または１３に記載の構造。
  15. 構造を形成する方法であって、
    第１の表面上に、共振器の誘導素子と、前記共振器の容量素子の第１の部分とを配置することと、
    第２の表面上に、バス共振器によって結合された少なくとも２つの量子ビットを配置することと
    を含み、前記第２の表面は前記共振器の前記容量素子の第２の部分を含む、方法。
  16. 超伝導量子ビット回路であって、
    量子ビットにそれぞれ結合するように構成された読み出し共振器と、
    前記量子ビットのうちの少なくとも２つの量子ビットを互いに結合するように構成された１つまたは複数のバス共振器と、
    前記読み出し共振器の誘導素子を含む第１の表面と、
    前記量子ビットを含む第２の表面と
    を含み、前記第１の表面と前記第２の表面とが異なる回路面である、超伝導量子ビット回路。
JP2020529504A 2017-11-30 2017-12-20 超伝導量子ビット回路のための低損失アーキテクチャ Active JP7052042B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/827,718 US10305015B1 (en) 2017-11-30 2017-11-30 Low loss architecture for superconducting qubit circuits
US15/827,718 2017-11-30
PCT/IB2017/058214 WO2019106416A1 (en) 2017-11-30 2017-12-20 Low loss architecture for superconducting qubit circuits

Publications (2)

Publication Number Publication Date
JP2021504964A JP2021504964A (ja) 2021-02-15
JP7052042B2 true JP7052042B2 (ja) 2022-04-11

Family

ID=66634556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020529504A Active JP7052042B2 (ja) 2017-11-30 2017-12-20 超伝導量子ビット回路のための低損失アーキテクチャ

Country Status (6)

Country Link
US (2) US10305015B1 (ja)
JP (1) JP7052042B2 (ja)
CN (1) CN111328432B (ja)
DE (1) DE112017008244B4 (ja)
GB (1) GB2582527B (ja)
WO (1) WO2019106416A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9948254B2 (en) 2014-02-21 2018-04-17 Yale University Wireless Josephson bifurcation amplifier
US9971970B1 (en) 2015-04-27 2018-05-15 Rigetti & Co, Inc. Microwave integrated quantum circuits with VIAS and methods for making the same
EP3402744A4 (en) * 2016-01-15 2019-08-21 Yale University TWO QUITUMS STATE HANDLING TECHNIQUES AND ASSOCIATED SYSTEMS AND METHODS
CN110402446B (zh) 2017-03-13 2022-12-20 谷歌有限责任公司 在堆叠量子计算设备中的集成电路元件
KR102217205B1 (ko) * 2017-03-13 2021-02-18 구글 엘엘씨 적층된 양자 컴퓨팅 디바이스 내의 집적 회로 소자
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US10305015B1 (en) 2017-11-30 2019-05-28 International Business Machines Corporation Low loss architecture for superconducting qubit circuits
WO2019118442A1 (en) 2017-12-11 2019-06-20 Yale University Superconducting nonlinear asymmetric inductive element and related systems and methods
US10811588B2 (en) * 2018-08-06 2020-10-20 International Business Machines Corporation Vertical dispersive readout of qubits of a lattice surface code architecture
US10692795B2 (en) * 2018-11-13 2020-06-23 International Business Machines Corporation Flip chip assembly of quantum computing devices
EP3912200B1 (en) 2019-01-17 2024-05-15 Yale University Josephson nonlinear circuit
FR3093255B1 (fr) * 2019-02-21 2021-02-12 Centre Nat Rech Scient Amplificateur paramétrique à onde progressive à basse impédance caractéristique et son procédé de fabrication
US10840428B2 (en) * 2019-03-07 2020-11-17 International Business Machines Corporation Scalable quantum devices with vertical coaxial resonators
US11088310B2 (en) * 2019-04-29 2021-08-10 International Business Machines Corporation Through-silicon-via fabrication in planar quantum devices
WO2021178042A1 (en) * 2020-03-02 2021-09-10 Massachusetts Institute Of Technology Qubit circuits with deep, in-substrate components
US11538854B2 (en) * 2020-03-27 2022-12-27 International Business Machines Corporation Coupled-line bus to suppress classical crosstalk for superconducting qubits
EP4295401A1 (en) * 2021-02-19 2023-12-27 Rigetti & Co, LLC Connecting circuitry in a cap wafer of a superconducting quantum processing unit (qpu)
CN113887732B (zh) * 2021-09-24 2022-07-26 材料科学姑苏实验室 一种量子芯片及抑制量子芯片中信号串扰的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130029848A1 (en) 2011-07-28 2013-01-31 International Business Machines Corporation Low-loss superconducting devices
WO2017015432A1 (en) 2015-07-23 2017-01-26 Massachusetts Institute Of Technology Superconducting integrated circuit
US20170133336A1 (en) 2015-11-05 2017-05-11 Massachusetts Institute Of Technology Interconnect structures and methods for fabricating interconnect structures
JP6455894B2 (ja) 2014-06-27 2019-01-23 東洋電機製造株式会社 歯車装置の分解方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666535B2 (ja) * 1987-08-26 1994-08-24 住友電気工業株式会社 超電導捲線素子を備えたセラミック回路基板の製法
US5039965A (en) 1990-08-24 1991-08-13 Motorola, Inc. Radio frequency filter feedthrough structure for multilayer circuit boards
US6203147B1 (en) 1994-12-22 2001-03-20 Hewlett-Packard Company Electrical and fluidic interface for an ink supply
US6183077B1 (en) 1995-04-27 2001-02-06 Hewlett-Packard Company Method and apparatus for keying ink supply containers
US5710579A (en) 1995-05-04 1998-01-20 Calcomp Inc. Sensor system for printers
US5914296A (en) 1997-01-30 1999-06-22 E. I. Du Pont De Nemours And Company Resonators for high power high temperature superconducting devices
US5939739A (en) 1996-05-31 1999-08-17 The Whitaker Corporation Separation of thermal and electrical paths in flip chip ballasted power heterojunction bipolar transistors
JPH11297906A (ja) 1998-03-23 1999-10-29 Motorola Inc 電子アセンブリおよび製造方法
JP3480384B2 (ja) 1999-09-10 2003-12-15 株式会社村田製作所 積層型ｌｃ共振器および積層型ｌｃフィルタ
US6900454B2 (en) 2002-04-20 2005-05-31 D-Wave Systems, Inc. Resonant controlled qubit system
JPWO2004075337A1 (ja) 2003-02-24 2006-06-01 日本電気株式会社 誘電体共振器及び誘電体共振器の周波数調整方法並びに誘電体共振器を有する集積回路
JP4315859B2 (ja) 2004-05-19 2009-08-19 富士通株式会社 超伝導フィルタ
JP4638711B2 (ja) 2004-10-27 2011-02-23 株式会社エヌ・ティ・ティ・ドコモ 共振器
JP2007036856A (ja) 2005-07-28 2007-02-08 Fujitsu Media Device Kk 共振器、フィルタおよびアンテナ分波器
WO2009052621A1 (en) * 2007-10-22 2009-04-30 D-Wave Systems Inc. Systems, methods, and apparatus for electrical filters and input/output systems
CN102027632B (zh) 2008-05-12 2013-10-30 松下电器产业株式会社 左手系谐振器和使用其的左手系滤波器
US8279022B2 (en) * 2008-07-15 2012-10-02 D-Wave Systems Inc. Input/output systems and devices for use with superconducting devices
US7772081B2 (en) 2008-09-17 2010-08-10 Stats Chippac, Ltd. Semiconductor device and method of forming high-frequency circuit structure and method thereof
US8547188B2 (en) 2009-02-23 2013-10-01 Tdk Corporation Filter with integrated loading capacitors
US8659007B2 (en) 2010-11-10 2014-02-25 Microsoft Corporation Coherent quantum information transfer between conventional qubits
US8242799B2 (en) * 2010-11-16 2012-08-14 Northrop Grumman Systems Corporation System and method for phase error reduction in quantum systems
JP5598548B2 (ja) 2010-11-16 2014-10-01 株式会社村田製作所 積層帯域通過フィルタ
US20160104073A1 (en) 2012-12-05 2016-04-14 The United States Of America As Represented By The Secretary Of Commerce Radiation Suppression of Superconducting Quantum Bits Using a Conductive Plane
US9219298B2 (en) 2013-03-15 2015-12-22 International Business Machines Corporation Removal of spurious microwave modes via flip-chip crossover
KR101804496B1 (ko) 2013-07-17 2017-12-04 가부시키가이샤 무라타 세이사쿠쇼 전자부품 및 그 제조방법
US9306537B1 (en) 2013-08-30 2016-04-05 Integrated Device Technology, Inc. Integrated circuit device substrates having packaged crystal resonators thereon
JP6490928B2 (ja) * 2014-09-08 2019-03-27 株式会社東芝 マルチバンドフィルタ
US9501748B2 (en) * 2014-11-04 2016-11-22 Northrop Grumman Systems Corporation Mixed coupling between a qubit and resonator
CA2977662A1 (en) 2015-02-27 2016-09-01 Yale University Techniques for coupling plannar qubits to non-planar resonators and related systems and methods
US9836699B1 (en) * 2015-04-27 2017-12-05 Rigetti & Co. Microwave integrated quantum circuits with interposer
US9614270B2 (en) 2015-04-30 2017-04-04 International Business Machines Corporation Superconducting airbridge crossover using superconducting sacrificial material
US9929123B2 (en) 2015-06-08 2018-03-27 Analog Devices, Inc. Resonant circuit including bump pads
US9524470B1 (en) 2015-06-12 2016-12-20 International Business Machines Corporation Modular array of vertically integrated superconducting qubit devices for scalable quantum computing
US9893262B2 (en) 2015-07-06 2018-02-13 Rigetti & Co., Inc. Lumped-element device for quantum information processing systems
US10134972B2 (en) * 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
GB201513774D0 (en) 2015-08-04 2015-09-16 Isis Innovation Quantum information processing system
US9520356B1 (en) 2015-09-09 2016-12-13 Analog Devices, Inc. Circuit with reduced noise and controlled frequency
US9847121B2 (en) * 2015-09-13 2017-12-19 International Business Machines Corporation Providing controlled pulses for quantum computing
US9983336B2 (en) * 2015-09-28 2018-05-29 International Business Machines Corporation Low-loss infrared filter for microwave measurement which integrates a distributed bragg reflector into a microwave transmission line
US9589236B1 (en) * 2015-09-28 2017-03-07 International Business Machines Corporation High fidelity and high efficiency qubit readout scheme
US9922289B2 (en) * 2015-09-30 2018-03-20 International Business Machines Corporation Quantum nondemolition microwave photon counter based on the cross-Kerr nonlinearity of a Josephson junction embedded in a superconducting circuit
US9444430B1 (en) 2015-10-02 2016-09-13 International Business Machines Corporation Cavity filtered qubit
CN109075186B (zh) 2015-12-15 2023-09-05 谷歌有限责任公司 超导凸起接合件
US10657455B2 (en) 2015-12-16 2020-05-19 Google Llc Programmable universal quantum annealing with co-planar waveguide flux qubits
US10467544B2 (en) 2015-12-31 2019-11-05 International Business Machines Corporation Multi-qubit tunable coupling architecture using fixed-frequency superconducting qubits
US9885888B2 (en) * 2016-02-08 2018-02-06 International Business Machines Corporation Integrated microwave-to-optical single-photon transducer with strain-induced electro-optic material
US10187030B2 (en) 2016-04-25 2019-01-22 Kumu Networks, Inc. High quality factor time delay filters using multi-layer fringe capacitors
US10050630B2 (en) * 2016-08-19 2018-08-14 Rigetti & Co, Inc. Flux-tunable qubit device with multiple Josephson junctions
US9806711B1 (en) * 2016-09-28 2017-10-31 International Business Machines Corporation Quantum limited josephson amplifier with spatial separation between spectrally degenerate signal and idler modes
US9870536B1 (en) * 2017-04-04 2018-01-16 International Business Machines Corporation Integrated drive and readout circuit for superconducting qubits
US10263170B1 (en) * 2017-11-30 2019-04-16 International Business Machines Corporation Bumped resonator structure
US10305015B1 (en) 2017-11-30 2019-05-28 International Business Machines Corporation Low loss architecture for superconducting qubit circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130029848A1 (en) 2011-07-28 2013-01-31 International Business Machines Corporation Low-loss superconducting devices
JP6455894B2 (ja) 2014-06-27 2019-01-23 東洋電機製造株式会社 歯車装置の分解方法
WO2017015432A1 (en) 2015-07-23 2017-01-26 Massachusetts Institute Of Technology Superconducting integrated circuit
US20170133336A1 (en) 2015-11-05 2017-05-11 Massachusetts Institute Of Technology Interconnect structures and methods for fabricating interconnect structures

Also Published As

Publication number Publication date
CN111328432B (zh) 2023-07-28
DE112017008244T5 (de) 2020-08-13
DE112017008244B4 (de) 2021-12-16
US10305015B1 (en) 2019-05-28
GB202009577D0 (en) 2020-08-05
US20190165242A1 (en) 2019-05-30
GB2582527A (en) 2020-09-23
JP2021504964A (ja) 2021-02-15
WO2019106416A1 (en) 2019-06-06
GB2582527B (en) 2021-01-20
CN111328432A (zh) 2020-06-23
US10593858B2 (en) 2020-03-17
US20190237649A1 (en) 2019-08-01

Similar Documents

Publication Publication Date Title
JP7052042B2 (ja) 超伝導量子ビット回路のための低損失アーキテクチャ
JP7182339B2 (ja) 共振器構造、共振器構造形成方法および共振器
US11177912B2 (en) Quantum circuit assemblies with on-chip demultiplexers
US10803396B2 (en) Quantum circuit assemblies with Josephson junctions utilizing resistive switching materials
US10256206B2 (en) Qubit die attachment using preforms
US10468578B2 (en) Package substrates with top superconductor layers for qubit devices
KR102217205B1 (ko) 적층된 양자 컴퓨팅 디바이스 내의 집적 회로 소자
CN109997156B (zh) 超导量子位器件封装
CN110289256A (zh) 量子计算组件
US20200265334A1 (en) Improved qubit designs for quantum circuits
US10985308B1 (en) Substrate materials for quantum processors
JP7392037B2 (ja) フリップチップ形状の低フットプリント共振器
WO2019117883A1 (en) Qubit devices with josephson junctions fabricated using air bridge or cantilever
US20230337553A1 (en) Materials and Methods for Fabricating Superconducting Quantum Integrated Circuits
JP2022111146A (ja) 共面導波管の磁束量子ビット
US11508896B1 (en) Materials and methods for fabricating superconducting quantum integrated circuits

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220330

R150 Certificate of patent or registration of utility model

Ref document number: 7052042

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150