JP7392037B2 - フリップチップ形状の低フットプリント共振器 - Google Patents

フリップチップ形状の低フットプリント共振器 Download PDF

Info

Publication number
JP7392037B2
JP7392037B2 JP2022081651A JP2022081651A JP7392037B2 JP 7392037 B2 JP7392037 B2 JP 7392037B2 JP 2022081651 A JP2022081651 A JP 2022081651A JP 2022081651 A JP2022081651 A JP 2022081651A JP 7392037 B2 JP7392037 B2 JP 7392037B2
Authority
JP
Japan
Prior art keywords
substrate
circuit element
qubit
main surface
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022081651A
Other languages
English (en)
Other versions
JP2022113695A (ja
Inventor
ジュリアン・ショー・ケリー
エヴァン・ジェフリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
Google LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Google LLC filed Critical Google LLC
Priority to JP2022081651A priority Critical patent/JP7392037B2/ja
Publication of JP2022113695A publication Critical patent/JP2022113695A/ja
Application granted granted Critical
Publication of JP7392037B2 publication Critical patent/JP7392037B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/85—Superconducting active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、超伝導量子計算デバイスの共振器に関する。
量子計算は比較的新しい計算方法であり、古典的デジタルコンピュータよりも効率的に特定の計算を行うように基本状態の重ね合わせや、もつれ等の量子効果を活用する。ビット形式（例えば、「１」と「０」）で情報を記憶して取り扱うデジタルコンピュータとは対照的に、量子計算システムは量子ビットを用いて情報を取り扱うことができる。量子ビットは、複数の状態の重ね合わせ（例えば、「０」状態と「１」状態の両方のデータ）を可能にする量子デバイスのことを称し、及び／又は、複数の状態の重ね合わせのデータ自体のことを称する。従来の専門用語に従って、量子システムの「０」状態と「１」状態の重ね合わせを、例えば、α｜０＞＋β｜１＞と表わすことができる。デジタルコンピュータの「０」と「１」の状態は、それぞれ量子ビットの｜０＞と｜１＞の基本状態に類似している。｜α｜２の値は、量子ビットが｜０＞状態にある確率を表し、｜β｜２の値は、量子ビットが｜１＞基本状態にある確率を表す。
国際公開第２０１７／１０５５２４号 国際公開第２０１７／１０５４２９号
一般的に、一部態様において、本開示は一つ以上のデバイスに関し、そのデバイスは、主面を有する第一基板と、主面を有する第二基板（第一基板の主面が第二基板の主面と向き合うようにして第一基板が第二基板にバンプ接合される）と、マイクロ波周波数共振モードを有する回路素子（回路素子の第一部分が第一基板の主面上に配置され、回路素子の第二部分が第二基板の主面上に配置される）と、回路素子の第一部分及び回路素子の第二部分に接続された第一バンプ接合と、を含み、第一超伝導バンプ接合が第一部分と第二部分との間の電気的接続を提供する。
デバイスの実施形態は以下の特徴のうち一つ以上を含むことができる。例えば、一部実施形態では、マイクロ波周波数共振モードは１ＧＨｚから２０ＧＨｚの範囲内にある。
一部実施形態では、回路素子は量子情報処理デバイスである。
一部実施形態では、量子情報処理デバイスは量子ビットである。
一部実施形態では、回路素子の第一部分はコプレーナ導波路を含み、回路素子の第二部分は超伝導量子干渉デバイスを含む。
一部実施形態では、量子ビットはコプレーナ導波路磁束量子ビットである。
一部実施形態では、回路素子の第一部分は、第一電極と、第二電極の第一部分と、ジョセフソン接合とを含み、回路素子の第二部分は第二電極の第二部分を含む。
一部実施形態では、量子ビットはトランズモン量子ビットである。
一部実施形態では、量子ビットは、コプレーナ導波路磁束量子ビット、トランズモン量子ビット、Ｇｍｏｎ量子ビット、Ｆｌｕｘｏｎｉｕｍ量子ビット、電荷量子ビット、Ｑｕａｎｔｒｏｎｉｕｍ量子ビット、又は０‐π量子ビットである。
一部実施形態では、回路素子はコプレーナ導波路共振器である。
一部実施形態では、回路素子の第一部分は、第二基板上の回路素子の第二部分に対して第一基板の面に沿って横方向にずらされる。
一部実施形態では、第一部分と前記第二部分は、コプレーナ導波路共振器の略半分を含む。
一部実施形態では、回路素子の第一部分は、コプレーナ導波路の１０％から５０％を含む。
一部実施形態では、回路素子の第一部分と回路素子の第二部分と第一バンプ接合の各々は、超伝導体を含む。
一部実施形態では、デバイスは、回路素子の第一部分及び前記回路素子の第二部分に接続された第二バンプ接合を更に含み、第二バンプ接合が、回路素子の第一部分と第二部分との間の電気的接続を提供する。
一部実施形態では、超伝導バンプ接合は、インジウム、レニウム、パラジウム、ニオブを含む。
他の態様において、本開示の主題はデバイスを製造する方法として実現され得て、その方法は、主面を有する第一基板を提供すること（第一基板は、マイクロ波周波数共振モードを有する回路素子の第一部分を含む）と、主面を有する第二基板を提供すること（第二基板は、マイクロ波周波数共振モードを有する回路素子の第二部分を含む）と、複数のバンプ接合を用いて第一基板を第二基板に接合すること（複数のバンプ接合のうちの第一バンプ接合が回路素子の第一基板を回路素子の第二基板に接続して、第一部分と第二部分との間の電気的接続を提供する）を含む。
本方法の実施形態は以下の特徴のうち一つ以上を含むことができる。例えば、一部実施形態では、回路素子はコプレーナ導波路共振器である。
一部実施形態では、回路素子は量子ビットである。
一部実施形態では、回路素子の第一部分と回路素子の第二部分と複数のバンプ接合との各々が超伝導体を含む。
多様な実施形態は以下の利点のうちの一つ以上を含み得る。例えば、一部実施形態では、本開示のデバイスの幾何学的形状は、より空間効率的であり及び／又は小さなフットプリントを提供して、密に集積されて高度に接続された量子ビットシステムを可能にし得る。一部実施形態では、デバイスの幾何学的形状が、共振回路素子の形状と共振モードの設計におけるより大きな自由度を提供し得る。
本発明の一つ以上の実施形態の詳細が添付図面と以下の説明に与えられている。本発明の他の特徴、目的及び利点は、明細書及び図面並びに特許請求の範囲から明らかとなるものである。
コプレーナ導波路の一例の上面図を示す概略図である。 第一基板上のコプレーナ導波路の例示的な第一部分の上面図を示す概略図である。 第二基板上のコプレーナ導波路の例示的な第二部分の上面図を示す概略図である。 図２Ａの第一基板を図２Ｂの第二基板に接合することによって形成された例示的な共振構造の上面図を示す概略図である。 図２Ｃに示される例示的な共振構造の線Ａ－Ａに沿った断面図を示す概略図である。 例示的なコプレーナ導波路磁束量子ビットの上面図を示す概略図である。 図３Ａのコプレーナ導波路磁束量子ビットの例示的な超伝導量子干渉デバイス（ＳＱＵＩＤ）の拡大図を示す概略図である。 第一基板上の例示的な量子情報処理デバイスの第一部分の上面図を示す概略図である。 第二基板上の例示的な量子情報処理デバイスの第二部分の上面図を示す概略図である。 図４Ａのデバイスの第一部分を図４Ｂのデバイスの第二部分と電気的に接続することによって形成された例示的な量子情報処理デバイスの上面図を示す概略図である。 図４Ｃの量子情報処理デバイスのＳＱＵＩＤの拡大図を示す概略図である。 第一基板上のトランズモン量子ビットの例示的な第一部分の上面図を示す概略図である。 第二基板上のトランズモン量子ビットの例示的な第二部分の上面図を示す概略図である。 図５Ａの第一基板を図５Ｂの第二基板に接合することによって形成された例示的な共振構造の上面図を示す概略図である。 図５Ｃに示される例示的な共振構造の線Ａ－Ａに沿った断面図を示す概略図である。 異なる基板上に回路素子の部分を製造し、異なる部分同士を接続して、デバイスを形成するための例示的なプロセスを示すフローチャートである。
量子計算は、量子コンピュータの量子ビットに記憶された量子情報をコヒーレントに処理することを伴う。量子ビット等の量子情報処理デバイスは、量子処理演算を行う際に用いられ得る。つまり、量子情報処理デバイスは、非決定論的方法でデータの演算を行うように重ね合わせやもつれ等の量子力学的現象を利用するように構成され得る。量子ビット等の特定の量子情報処理デバイスは、一つよりも多くの状態の情報を同時に表して演算するように構成され得る。
特定の実施形態では、量子情報処理デバイスは、超伝導物質から一部が形成された回路素子、例えば、特に、超伝導コプレーナ導波路、量子ＬＣ発振器、磁束量子ビット、超伝導量子干渉デバイス（ＳＱＵＩＤ，ｓｕｐｅｒｃｏｎｄｕｃｔｉｎｇ ｑｕａｎｔｕｍ ｉｎｔｅｒｆｅｒｅｎｃｅ ｄｅｖｉｃｅ）（例えば、ＲＦ‐ＳＱＵＩＤ、ＤＣ‐ＳＱＵＩＤ）を含む。超伝導（又は、超電導）物質は、対応する超伝導臨界温度以下で超伝導性を示す物質を含み、例えば、アルミニウム（例えば、１．２ケルビンの超伝導臨界温度）や、ニオブ（例えば、９．３ケルビンの超伝導臨界温度）を含む。
量子アニーラ等の特定の種類の量子計算プロセッサでは、量子プロセッサの量子ビット同士が制御可能な方法で結合されて、各量子ビットの量子状態が、それに結合された他の量子ビットの対応する量子状態に影響するようにされる。プロセッサの設計に応じて選択された構造が、結合に利用可能な量子ビットの密度と総数を制限し、つまりは、多数の量子ビットを要する複雑な問題に取り組むためのプロセッサの性能を制限し得る。
量子ビットの密度を増やし、超伝導量子ビットを有する量子アニーラ等の量子プロセッサ内での結合に利用可能な量子ビットの数を増やすため、３次元集積を用いて、プロセッサ及び関連する回路素子を構築することができる。つまり、一次元及び／又は二次元（例えば、ｘ方向及び／又はｙ方向）に沿って伸びるチップの単一の平面内にプロセッサの回路素子を製造する代わりに、第三の方向（例えば、ｚ方向）に沿って互いに結合された複数のチップにも回路素子を形成することができる。例えば、特定の量子情報処理デバイス（例えば、量子ビット、量子ビット測定共振器、量子ビット結合器）の一部を各々が有する二つの基板をフリップチップ形状に配置することができる。この配置構成では、回路素子の部分を有する二つの基板の表面が互いに向き合うように配置され、これらの部分同士が物理的に近接して電気的に結合される。
一般的に、一部態様では、フリップチップ形状の使用が、デバイスのフットプリント（例えば、ｘ方向及び／又はｙ方向）を減らし、より密に集積されて高度に接続された量子ビットシステムを可能にする。一部実施形態では、デバイスの形状は、共振回路素子（例えば、特に回路素子の中でも導波路、量子ビット）の形状や共振モードの設計における大きな自由度も提供し得る。
量子ビットや導波路等の超伝導回路素子は、５００ＭＨｚから１００ＧＨｚの間のマイクロ波範囲、例えば、１ＧＨｚから２０ＧＨｚの間で周波数共振モード有するように構造化され得る。このような素子（例えば、「共振器」）の共振周波数は、その構成要素のインダクタンスとキャパシタンスの組み合わせによって決定され得る。こうした共振器は、集中素子又は分布素子の構成要素を有するとして理解されるものである。集中素子構成要素は物理的に個別のものであり、局在化したキャパシタンス及び／又はインダクタンスを有し、構成要素同士と接続する導体を流れる電流が変化しないようになっている。トランズモン量子ビットが、集中素子構成要素を有する超伝導共振器の一例である。分布素子構成要素は個別ではなくて、分布したキャパシタンス及び／又は分布したインダクタンスを有し、例えば、キャパシタンス及び／又はインダクタンスは構成要素の長さ方向に沿って分布して、電流が構成要素と導体に沿って変化するようになっている。従って、このようなキャパシタンス及び／又はインダクタンスは素子の寸法によって定められ得る。超伝導コプレーナ導波路が、分布素子構成要素を有する超伝導共振器の一例である。
一部実施形態では、集中素子共振器と分布素子共振器が組み合わされて、共振回路素子を形成し得る。例えば、量子ビット回路素子は、複数の集中及び／又は分布素子構成要素、例えば、コプレーナ導波路磁束量子ビットを有し得る。集中及び／又は分布素子を有する他の量子ビットの例として、Ｇｍｏｎ（Ｇモン）量子ビット、Ｆｌｕｘｏｎｉｕｍ（フラクソニウム）量子ビット、電荷量子ビット、Ｑｕａｎｔｒｏｎｉｕｍ（クオントロニウム）量子ビット、０‐π量子ビットが挙げられる。
図１は、例示的な超伝導コプレーナ導波路１００の上面図を示す概略図である。導波路１００は、接地面１０４で取り囲まれ且つ接地面１０４と電気的に接触している中心トレース１０２を含む。トレース１０２と接地面１０４の各々は、誘電体基板上に標準的な薄膜製造プロセスを用いて超伝導薄膜物質から形成される。トレース１０２は、細長の薄膜として基板上に配置され、薄膜の両端１０８と１１０が接地面１０４と電気的に接触する。トレース１０２の長手方向両側は、対応する同一の広がりのギャップ１０６によって接地面１０４から離隔される。本例では、各ギャップ１０６の幅は細長の導波路の長さに沿って一定であり、例えば、電磁波の不必要な反射を防止する。導波路の所望のモードプロファイルは対称なコプレーナ導波路（ＣＰＷ，ｃｏ‐ｐｌａｎａｒ ｗａｖｅｇｕｉｄｅ）モードであり、中心トレース１０２の両側の二つの接地面が同じ電圧に保持される。一部実施形態では、トレース１０２は、最大略数千マイクロメートルの長さ（長手方向両側に沿って測定）と、最大略数十マイクロメートルの幅（長さを横切って測定）を有し得る。トレース１０２（並びに接地面１０４）を形成する堆積膜の厚さは、例えば、１００から２００ｎｍ程度であり得る。導波路１００が分布素子共振器であるので、導波路の全体的なキャパシタンスとインダクタンスの値、つまりはその共振周波数は、薄膜の厚さ、幅、長さ、コプレーナ接地面までのギャップ間隔、及び基板に基づいて決定される。
トレース１０２と接地面１０４の各々は、超伝導臨界温度以下で超伝導性を示す物質、例えば、アルミニウム（１．２ケルビンの超伝導臨界温度）やニオブ（９．３ケルビンの超伝導臨界温度）や窒化チタンから形成され得る。トレース１０２と接地面１０４が上に形成される基板は、誘電体物質、例えば、サファイアやＳｉＯ２やＳｉを含む。一部実施形態では、サファイアが、低誘電損失という利点を提供し、長いデコヒーレンス時間（例えば、量子力学的性質を顕著に失うまでの長い時間）をもたらす。
超伝導導波路１００は多様な用途を有し得る。例えば、一部実施形態では、コプレーナ導波路１００の端子部分が量子ビット（図示せず）に電気的に結合され得て、そして、量子ビットの状態を変化させるのに使用され、その量子ビットを他の量子ビットと結合するのに使用され（「量子ビット結合共振器」）、又は、量子ビットの量子状態を決定するために量子ビットを調べるのに使用され得る（「量子ビット読み出し共振器」）。
一般的に、コプレーナ導波路等の分布素子共振器は大きなフットプリントを有する傾向にある。こうした構造のサイズを減少させることは難しいものであり得る。第一に、構造の長さ等の物理的寸法が構造の共振周波数を定めるので、適切な機能を保つために物理的寸法を維持しなければならない。また、導波路の幅を縮めようとすると、損失性の界面において導波路内に電場を集中させる傾向にあり、導波路の損失を増やす。導波路の損失は、例えば、コプレーナ導波路と量子ビットとの間に強力な結合が要求される場合等に特に問題となり得る。例えば、強力な結合は、導波路が読み出し共振器として使用される場合に、高速測定を可能にする。しかしながら、強力な結合は、読み出し共振器に関連する何らかの損失又はデコヒーレンス機構が量子ビットに影響し得ることも意味している。従って、コプレーナ導波路設計に対する何らかの変更は、同じ共振周波数を保ちながら低損失を維持するものでなければならない。
図２Ａ～図２Ｂは、個々の基板に分割された例示的な共振構造の上面図を示す概略図である。図２Ｃは、図２Ａ～図２Ｂの基板同士を接合することによって形成された例示的な共振構造２２０の上面図を示す概略図である。この配置構成は、コプレーナ導波路等の回路素子のフットプリントを減らし得て、また、システムに対する損失を制限するように設計可能なものである。具体的には、図２Ａは、第一基板２０４上の例示的なコプレーナ導波路の第一部分２００の上面図を示す概略図である。図２Ｂは、第二基板２０６上の例示的なコプレーナ導波路の第二部分２１０の上面図を示す概略図である。コプレーナ導波路の第一部分２００は、第一基板２０４上に形成された接地面１０４によって取り囲まれた第一トレース２２２を含む（例えば、図１の導波路１００に関して詳述したようなもの）。コプレーナ導波路の第二部分２１０は、第二基板２０６上に形成された接地面１０４によって取り囲まれた第二トレース２２４を含む。図２Ｃは、フリップチップ配置の上面図を示し、第一基板２０４が第二基板２０６に接合され、第一部分２００が第二部分２１０にバンプ接合２２６を介して電気的に接続される。特に、第一部分２００又は第二部分２１０のいずれかを反転（フリップ）させて、他方の基板の導波路保有面（例えば、接続される素子を含む「活性面」）と向き合うように向けられる。図２Ｃは、基板２０４上のトレース２２２と、基板２０４の上方の面内に位置する基板２０６（図示せず）上の反転（フリップ）トレース２２４を示す。トレース２２４は、トレース２２２とは異なる面上に存在し、基板２０６（図示せず）を通して見ていることを表すために破線で示されている。この構成では、トレース２２２と２２４は、物理的に近接して配置され、バンプ接合２２６を用いて電気的に接続され、第一基板２０４上の半分の導波路構造（トレース２２２）と、第二基板２０６（図示せず）上のもう半分の導波路構造（トレース２２４）とで一つの連続的な導波路構造を形成する。この構造の２次元フットプリントは、単一の基板上に導波路構造全体を配置した場合のものよりも小さい。つまり、例えば図２Ｃ～図２Ｄに示されるフリップチップ構成等で、異なる基板上に導波路の部分を分割することによって、導波路の部分によって占有されてしまうであろう空間を他の用途のために空けることができる。この空間を量子ビットや回路素子用に用いて、多数の量子ビット、つまりは高密度の量子ビットを有する量子プロセッサを可能にし得る。
一部実施形態では、トレース２２２とトレース２２４を基板の面に沿って互いに横方向にずらして、トレースパターンが互いに均一に重ならないようにする。理論に縛られるものではないが、このように横方向にずらすことは、導波路同士の間での長さ方向に沿った望ましくない結合を防止するのに有利であり得る。
この配置２２０は、コプレーナ導波路のフィーチャサイズ（例えば、トレース長さ）を変化させることを必要としない。むしろ、コプレーナ導波路は、同じ全トレース長さを維持しながら異なる基板に分割される。従って、構造の幅及び／又は長さを変化することに起因し得る何らかの損失の源を回避しながら、組み合わされた導波路２２０の所望の共振周波数を維持し得る。導波路１００と全く同様に、導波路２２０は、マイクロ波周波数共振モードを有する回路素子であり、その共振周波数は、薄膜厚さ、幅、長さ、コプレーナ接地面までのギャップ間隔、及び基板に基づいて決定される。応用に応じて、導波路２２０の共振周波数は、例えば１ＧＨｚから２０ＧＨｚの間となり得る。
図２Ｄは、図２Ｃに示される例示的な共振構造２２０の線Ａ－Ａに沿った断面図を示す概略図である。第一基板２０４と第二基板２０６の各々は薄膜接地面１０４を有する。更に、第一基板２０４はトレース２２２を有し、第二基板２０６はトレース２２４を有する。バンプ接合２２６が第一トレース２２２を第二トレース２２４に電気的に接続する。バンプ接合２２６が超伝導物質から形成される場合には、共振構造２２０の第一部分と第二部分との間の電気接続に関連する損失は比較的低くなり得る。超伝導バンプ接合を結合に用いることによって、損失性の非超伝導物質で生じ得るようなエネルギー損失とデコヒーレンスの低下を達成することができる。超伝導バンプ接合２２６としての使用に適した超伝導物質として、特に、薄い金層を有するニオブ、パラジウム、レニウム、鉛、インジウムが挙げられる。このようなバンプ接合の製造についての更なる詳細を与える２０１５年１２月３０日出願の「Ｓｕｐｅｒｃｏｎｄｕｃｔｉｎｇ Ｂｕｍｐ Ｂｏｎｄｓ」との名称の国際出願第ＰＣＴ／ＵＳ２０１５／０６８０８２号（特許文献１）の全体が参照として本願に組み込まれる。
トレース２２２又は２２４からの超伝導物質（例えば、アルミニウム）が超伝導バンプ接合の物質（例えば、インジウム）と接触して配置されると、インジウムとアルミニウムとの間の拡散が、非超伝導合金の形成をもたらし、デコヒーレンス効果を増大させる。また、インジウムとアルミニウムの相互拡散は、デバイスの機械的故障をもたらし得て、また、空隙発生や孔発生等の他の問題ももたらし得る、超伝導バンプ接合２２６とトレース２２２又は２２４との間の合金形成を防止するため、バリア層２３０が超伝導バンプ接合２２６とトレースとの間に配置され得る。バリア層２３０は超伝導物質を含み、バンプ接合の物質が導波路内に拡散すること、及び／又はその逆を防ぐ導電性バリアとしても機能する。
超伝導バンプ接合２２６は、略数百ナノメートルから略数十マイクロメートルまで、又はそれ以上の厚さを有し得る。例えば、バンプ接合２２６の厚さは、特に、１００ｎｍ、２５０ｎｍ、５００ｎｍ、７５０ｎｍ、１マイクロメートル、２マイクロメートル、５マイクロメートル、又は１０マイクロメートルであり得る。例えば、チップ同士の間の距離が減少すると結合が強くなるので、より大きな電気結合に対する要望等の多様な要因によって、バンプ接合の厚さが設定され得る。拡散バリア層は、厚さ数ナノメートルのもの、又はそれ以上の厚さのものであり得る。
図２Ｃは、略同じ長さの部分２２２と２２４を有する共振構造２２０を示す。従って、構造２２０の５０％が基板２０４上に存在し、５０％が基板２０６上に存在する。しかしながら、他の割り当ても想定される。一部実施形態では、第一部分と第二部分の長さの比は、一方の基板で６０％と他方の基板で４０％、３０％と７０％、又は９０％と１０％になり得る。
図２Ｃは、二つの導波路部分の間の単一のバンプ接合２２６での接続（又は移行）を示すが、複数のバンプ接合接続も想定される。複数のバンプ接合をほぼ同じ箇所、例えば、図２Ｃのバンプ接合２２６の箇所の近傍に配置することは、一つのバンプが故障した場合における冗長性をシステムに追加し得る。また、移行箇所で複数のバンプ接合を用いて、接続箇所の幾何学的形状に依存する接続箇所のインピーダンスを制御し得る。
一般的に、複数のバンプ接合を用いて、複数の回路素子部分を接続し得る。例えば、図２Ｃと同様に、一方の基板上のコプレーナ導波路の第一部分を、第一基板と向き合う第二基板上の二つの別々のコプレーナ導波路部分に両端において接続し得る。代わりに、第一部分の一端を第二基板上のコプレーナ導波路に接合し（例えば、図２Ｃに示されるように）、他端を第二基板上（例えば、図２Ｃの基板２０６上）に位置する他の回路素子に接合し得る。
更に、導波路部分に沿った異なる位置にバンプが位置するようにして二つ以上の導波路部分の間に複数のバンプ接合を用いて、多様な導波路の幾何学的形状に対する新規導波路モードを達成することができる。こうしたモードは、クロストークや結合等の多様な導波路機能の改善を提供し得て、また、クロストーク（例えば、一方の部分と他方の部分との間のクロストーク）を低減するスクリーニングも追加し得る。フリップチップ形状と複数のバンプ接合を用いて、特定の導波路部分を二つのチップ上に配置して、同じ共振器の他の導波路部分、又は他の回路素子から物理的に遠ざけて、スクリーニングを改善し得る（例えば、干渉やクロストークを低減する）。クロストークが望ましい場合には、導波路部分を他の回路素子に近づけて配置し得る。
一般的に、一部実施形態では、コプレーナ導波路は、例えば量子ビットの分布素子構成要素等の他の共振回路素子に電気的に接続されて、その一部を成す。図３Ａは、例示的なコプレーナ導波路磁束量子ビット３００（「フラックスモン（Ｆｌｕｘｍｏｎ）量子ビット」としても知られている）の上面図を示す概略図である。図３Ｂは、コプレーナ導波路磁束量子ビット３００の拡大図である。量子ビット３００は、量子デバイス３１０に結合されたコプレーナ導波路トレース３０２を含む。量子デバイス３１０としては、超伝導量子干渉デバイス（ＳＱＵＩＤ）を挙げることができるが、これに限定されない。本例では、量子デバイス３１０はＤＣ超伝導量子干渉デバイス（ＤＣ‐ＳＱＵＩＤ）であるが、他のＳＱＵＩＤデバイスも使用可能である。コプレーナ導波路トレース３０２とＤＣ‐ＳＱＵＩＤ３１０は接地面３０４によって取り囲まれ、接地面３０４に電気的に接触している。導波路３０２とＤＣ‐ＳＱＵＩＤ３１０と接地面３０４の各々は、誘電体基板上に標準的な薄膜製造プロセスを用いて超伝導薄膜物質から形成される。導波路トレース３０２は細長の薄膜として基板上に配置され、その薄膜の一端３０８は接地面３０４と電気的に接触し、薄膜の反対側の他端３１２はＤＣ‐ＳＱＵＩＤ３１０と電気的に接触している。ＤＣ‐ＳＱＵＩＤ３１０は、二つのジョセフソン接合３１４と接触パッド３１５によって中断された超伝導物質製のループ３１２を含む。例えば、ジョセフソン接合３１４は、Ａｌ薄膜／Ａｌ２Ｏ３薄膜／Ａｌ薄膜の三層で形成され得る。図１の導波路１０２と全く同様に、導波路３０２の長手方向両側は、対応する同一の広がりのギャップ３０６によって接地面３０４から離隔される。導波路３０２と接地面３０４とＤＣ‐ＳＱＵＩＤ３１０の一部とを形成する堆積膜の厚さは、例えば１００から２００ｎｍ程度であり得る。
図３Ｂは、導波路３０２に結合されたＤＣ‐ＳＱＵＩＤ３１０の拡大図を示す概略図である。導波路３０２とＤＣ‐ＳＱＵＩＤ３１０と接地面３０４とがその上に形成される基板は、誘電体物質、例えばサファイアやＳｉＯ２やＳｉ等を含む。また、トレース３０２は、共振器としても機能し、その共振器を介して他の量子ビットに対する強力で長距離の結合が達成可能である。コプレーナ導波路磁束量子ビットの更なる詳細については、その全体が参照として本願に組み込まれる「Ｐｒｏｇｒａｍｍａｂｌｅ Ｕｎｉｖｅｒｓａｌ Ｑｕａｎｔｕｍ Ａｎｎｅａｌｉｎｇ ｗｉｔｈ Ｃｏ‐Ｐｌａｎａｒ Ｗａｖｅｇｕｉｄｅ Ｆｌｕｘ Ｑｕｂｉｔｓ」との名称の国際出願第ＰＣＴ／ＵＳ２０１５／０６５９９５号（特許文献２）が参照可能である。
コプレーナ導波路磁束量子ビット３００は共振回路素子であり、コプレーナ導波路の長さと、ジョセフソン接合のインダクタンス及びキャパシタンスと、ＤＣ‐ＳＱＵＩＤ３１０ループを通る磁束とによって主に決定される共振周波数を有する。応用に応じて、量子ビット３００の共振周波数は、例えば１ＧＨｚから２０Ｇｈｚまでの間となり得る。
図４Ａは、第一基板上の例示的な量子情報処理デバイス、例えばコプレーナ導波路磁束量子ビットの第一部分４００の上面図を示す概略図である。図４Ｂは、第二基板上の例示的な量子情報処理デバイスの第二部分４２０の上面図を示す概略図である。図４Ｃは、図４Ａの第一部分４００を図４Ｂの第二部分４２０に電気的に接続することによって形成された例示的な量子情報処理デバイス４４０の上面図を示す概略図である。第一部分４００はコプレーナ導波路トレース４０２を含み、第二部分４２０は、図３Ａについて上述したようなＤＣ‐ＳＱＵＩＤ４１０を含む。コプレーナ導波路トレース４０２とＤＣ‐ＳＱＵＩＤ４１０の各々は接地面４０４によって取り囲まれ、接地面４０４と電気的に接触している。図４Ｃはフリップチップ配置を示し、量子情報処理デバイスの第一部分４００を支持する基板又は第二部分４２０を支持する基板が、反転（フリップ）されて、各基板の活性面が互いに向き合うように向けられている。図４Ｃでは、トレース４０２は、ＳＱＵＩＤ４１０を支持する基板の上方に略平行に位置する。トレース４０２は、ＳＱＵＩＤ４１０とは異なる面上に存在し、トレース４０２を支持する基板（図示せず）を通して見ていることを表すように破線で示されている。この構成では、導波路トレース４０２とＳＱＵＩＤ４１０は、物理的に近接して配置され、バンプ接合４２６を用いて電気的に接続されて、フラックスモン量子ビット４４０を形成することができる。
図４Ｄは、図４Ｃの量子ビット４４０のコプレーナ導波路トレース４０２に結合されたＳＱＵＩＤ４１０の拡大図である。図４Ｃに示されるように、導波路トレース４０２とＳＵＩＱＤ４１０は異なる基板上に配置され、超伝導バンプ接合４２６を用いて結合される。例えば図４Ｃ～図４Ｄに示されるフリップチップ構成等で、量子ビット等の量子情報処理デバイスの部分を異なる基板に分割することによって、量子情報処理デバイスの部分によって（例えば、フラックスモン量子ビットの導波路トレース４０２やＳＵＩＱＤ４１０によって）占有されてしまうであろう空間を他の用途のために空けることができる。この空間を他の量子ビットや回路素子を配置するために用いて、多数の量子ビット、つまりは高密度の量子ビットを有する量子プロセッサを可能にし得る。
量子ビット３００と同様に、コプレーナ導波路磁束量子ビット４４０は共振回路素子であり、コプレーナ導波路の長さと、ジョセフソン接合のインダクタンス及びキャパシタンスと、ＤＣ‐ＳＱＵＩＤ３１０ループを通る磁束とによって主に決定される共振周波数を有する。応用に応じて、量子ビット４４０の共振周波数は、例えば１ＧＨｚから２０ＧＨｚの間であり得る。
一般的に、一部実施形態では、複数のバンプ接合を用いて、量子ビット４４０に追加の素子を電気的に接続し得る。例えば、図４Ｃの導波路部分４００の接地端においてバンプ接合を用いて、ＳＱＵＩＤ４１０を支持する基板上に位置する回路素子に導波路トレース４０２を接続し得る。例えば、トレース４０２を用いて、他の量子ビットに、又は量子ビット４４０用の制御回路に量子ビット４４０を接続し得る。上述の導波路共振器と全く同様に、一般的には、複数のバンプ接合をフリップチップ形状で用いて、回路素子の新規な幾何学的形状を達成することができる（例えば、チップ同士の間の回路素子部分の多様な配置構成を用いて）。また、導波路共振器について上述したように、回路素子部分を二つのチップの間に配置して、他の回路素子部分や他の回路素子との干渉及び／又はクロストークを促進又は低減し得る。
本開示の実施形態は、コプレーナ導波路共振器やコプレーナ導波路磁束量子ビット等の分布素子構成要素を有する共振器に重点を置いてきた。しかしながら、集中素子共振器、例えば量子ビットのキャパシタ素子やインダクタ素子をフリップチップ形状で配置して、空間を節約する、及び／又は、新規な共振モードを創作することもできる。
例えば、トランズモン量子ビットは、集中素子量子ビットとして理解されるものであって、異なる複数の基板にわたって分布した部分を有し得る。図５Ａは、第一基板５３２上のトランズモン量子ビットの例示的な第一部分５００の上面図を示す概略図である。第一部分５００は、薄膜接地面５０２と、ギャップ５０１によって取り囲まれた複数の薄膜素子５０３、５０４、５０６及び５０８を有する。接地面５０２と素子５０３、５０４及び５０６は、Ａｌ等の超伝導物質製の例えば１００から２００ｎｍ程度の薄膜を含む。素子５０３と５０４の一方が正電圧素子（図示せず）に結合され得て、素子５０６が負電圧素子（図示せず）に結合され得る。素子５０８はジョセフソン接合であり、非超伝導層によって分離された二つの超伝導体から形成可能である。例えば、ジョセフソン接合５０８は、Ａｌ薄膜／Ａｌ２Ｏ３薄膜／Ａｌ薄膜の三層で形成され得る。
図５Ｂは、第二基板上のトランズモン量子ビットの例示的な第二部分５１０の上面図を示す概略図である。部分５１０は、薄膜接地面５０２と、ギャップ５０１によって取り囲まれた薄膜素子５１２を有する。
図５Ｃは、バンプ接合５２６を介して図５Ａの第一部分５００を図５Ｂの第二部分５１０に電気的に接続することによって形成された例示的な量子情報処理デバイス５２０の上面図を示す概略図である。具体的には、図５Ｃは、トランズモン量子ビット５２０のフリップチップ配置構成を示し、量子ビットの第一部分５００を支持する基板５３２又は第二部分５１０を支持する基板が反転（フリップ）されて、各基板の活性面が互いに向き合うように向けられる。図５Ｃでは、素子５１２が、素子５０３、５０４、５０６及び５０８を支持する基板５３２の上方に略平行に配置されている。素子５１２は、基板５３２とは異なる面上に位置し、素子５１２を支持する基板（図示せず）を通して見ていることを表すために破線で示されている。この構成では、導波路５０３と５０４が、超伝導バンプ接合５２６を用いて素子５１２によって電気的に接続されて、トランズモン量子ビット５２０の単一の正極を形成し得る。複数のバンプ接合５２６の使用が、一つのバンプ接合が故障した場合における接続の冗長性を提供し得る。この接続状態では、量子ビットは、正極５０３／５０４と負極５０６との間に形成されたキャパシタを含む。従って、ジョセフソン接合５０８は、キャパシタの正極と負極との間に位置する。
理論に縛られるものではないが、量子ビット５２０を形成する際にフリップチップ設計を用いることの一つの利点は、電極５０３と５０４を接続するためにエアブリッジを用いずに正極が形成可能な点である。エアブリッジは追加の製造ステップを要し、それらステップのうち一つ以上で、構成要素に関連する損失が増大し得る（例えば、デバイス表面に残存した残留物によって）。
図５Ｄは、図５Ｃに示される例示的なトランズモン量子ビット構造５２０の線Ａ－Ａに沿った断面図である。基板５３２と５３４は、シリコンやサファイア等の誘電体物質から形成される。上述のように、薄膜素子５０４が部分５００上に位置し、薄膜素子５１２が部分５１０上に位置する。拡散バリア５３０を有する超伝導バンプ接合５２６が素子同士を電気帝に接続する（図２Ｄに関して上述したように）。
一般的に、量子ビットは、共振回路素子であり、量子ビットの二つの端子間の有効キャパシタンスと、ジョセフソン接合又はＳＱＵＩＤのインダクタンスと、ＳＱＵＩＤループを通る印加磁束とに依存し得る共振周波数を有する。トランズモン量子ビット５２０は、共振回路素子であり、量子ビットの二つの端子（５０６と５０３／５０４）の間の有効キャパシタンスと、ジョセフソン接合５０８のインダクタンスとによって主に決定される共振周波数を有する。応用に応じて、量子ビット５２０の共振周波数は、例えば１ＧＨｚから２０ＧＨｚの間となり得る。
図６は、異なる基板上に回路素子の部分を形成し、超伝導バンプ接合を用いて異なる部分同士を接続して、デバイスを形成するための例示的なプロセス６００を示すフローチャートである。このプロセスは本開示のいずれの実施形態にも適用可能である。ステップ６１０では、回路素子（例えば、量子情報処理システム、特に量子ビット、量子ビット測定共振器、量子ビット結合器等）の第一部分を第一基板上に形成する。例えば接地面を含む回路素子の第一部分を、電子線堆積、気相堆積、スパッタリング、又は他の薄膜堆積法を用いて基板上に形成することができる。堆積物質は、例えば、アルミニウム、ニオブ及び／又は窒化チタン等の超伝導物質を含み得る。回路素子の第一部分の領域と接地面の間のギャップは、フォトリソグラフィ法とリフトオフ法又はエッチング法との組み合わせによって形成され得る。ステップ６２０では、同様に、回路素子の第二部分を第二基板上に形成する。典型的には、接続される回路素子部分同士の領域上に、拡散バリアを例えば反応性スパッタリングによって堆積させる。拡散バリアはステップ６１０と６２０において回路素子部分上に堆積され得る。
ステップ６３０では、シリコンやサファイア等の誘電体物質製の基板をフリップチップの向きで配置する。つまり、基板の活性面（例えば、回路素子部分を有する面）同士を互いに向き合うように向ける。従って、これらの面は、回路素子部分同士が物理的に近接するが異なる平面上に位置するようにして向けられる。ステップ６４０では、回路素子の部分同士を超伝導バンプ接合を用いて電気的に接続して、単一の共振回路素子を形成する。次いで、バンプ接合を形成する超伝導物質を、例えば蒸着によって、バリア層上に堆積させる。最後に、二枚の基板をバンプ接合物質の箇所において互いに接合して（例えば、バンプボンダを用いる）、例えば図５Ｄに示されるように電気的に結合されたバンプ接合領域を有する積層デバイスを形成する。
本明細書に記載の量子力学的な主題と量子演算の実施形態は、適切な量子回路において、より一般的には、本明細書に開示されている構造やその構造的な等価物を含む量子計算システムにおいて、又はそれらの組み合わせにおいて実施可能である。「量子計算システム」との用語は、量子コンピュータ、量子情報処理システム、量子暗号システム、量子シミュレータを含むが、これらに限定されるものではない。
量子情報と量子データとの用語は、量子システムが有する、保存している又は記憶している情報やデータのことを称し、その最小システムが量子ビット、つまり、量子情報の単位を定めるシステムである。「量子ビット」との用語が、対応する文脈において２レベルシステムとして適切に近似可能な全ての量子システムを含むことを理解されたい。このような量子システムは、多重レベルシステム、例えば２レベル以上のシステムを含み得る。例えば、このようなシステムは、原子、電子、光子、又は超伝導量子ビットを含み得る。多くの実施形態において、計算の基本状態が基底状態と第一励起状態で特定されるが、計算の状態がより高次の励起状態で特定される他の設定も可能である。量子メモリは、長期間にわたって高い忠実度及び効率で量子データを記憶することができるデバイス、例えば、光‐物質インターフェースであり、光が伝送に用いられ、物質が、重ね合わせや量子コヒーレンス等の量子データの量子力学的特徴を記憶して保存するために用いられる。
量子回路素子（量子計算回路素子や量子情報処理デバイスとも称される）は、量子処理演算を行うための回路素子を含む。つまり、量子回路素子は、重ね合わせやもつれ等の量子力学的現象を利用して、非決定論的方法でデータに対して演算を行うように構成される。量子ビット等の特定の量子回路素子は、一つよりも多くの状態の情報を同時に表して演算するように構成され得る。超伝導量子回路素子の例として、特に、量子ＬＣ発振器、量子ビット（例えば、磁束量子ビット、位相量子ビット、電荷量子ビット）、超伝導量子干渉デバイス（ＳＱＵＩＤ）（例えば、ＲＦ‐ＳＱＵＩＤ、ＤＣ‐ＳＱＵＩＤ）等の回路素子が挙げられる。
対照的に、古典的回路素子は、一般的には、決定論的方法でデータを処理する。古典的回路素子は、アナログ形式又はデジタル形式で表されるデータに対する四則演算、論理演算、及び／又は入出力演算を行うことによって、コンピュータプログラムの命令をまとめて実行するように構成され得る。一部実施形態では、電気的接続又は電磁的接続を介して量子回路素子にデータの送信すること及び／又は量子回路素子からデータを受信することのために古典的回路素子を使用することができる。古典的回路素子の例として、ＣＭＯＳ回路、高速単一磁束量子（ＲＳＦＱ，ｒａｐｉｄ ｓｉｎｇｌｅ ｆｌｕｘ ｑｕａｎｔｕｍ）デバイス、レシプロカル量子論理（ＲＱＬ，ｒｅｃｉｐｒｏｃａｌ ｑｕａｎｔｕｍ ｌｏｇｉｃ）デバイス、バイアス抵抗器を使用しないエネルギー効率的（ｅｎｅｒｇｙ‐ｅｆｆｉｃｉｅｎｔ）バージョンのＲＳＦＱであるＥＲＳＦＱデバイスに基づいた回路素子が挙げられる。
本願に記載の量子回路素子と古典的回路素子の製造は、超伝導体、誘電体及び／又は金属等の一種以上の物質の堆積を伴い得る。選択された物質に応じて、特に、化学気相堆積、物理気相堆積（例えば、蒸着やスパッタリング）、エピタキシャル法等の堆積法を用いて、物質を堆積させ得る。本願に記載の回路素子を製造するためのプロセスは、製造中にデバイスから一種以上の物質を除去することを伴い得る。除去される物質に応じて、除去プロセスは、例えば、ウェットエッチング法や、ドライエッチング法や、リフトオフプロセスを含み得る。本願に記載の回路素子を形成する物質は、既知のリソグラフィ法（例えば、フォトリソグラフィや電子線リソグラフィ）を用いてパターニング可能である。
本願に記載の回路素子等の超伝導量子回路素子及び／又は超伝導古典的回路素子を用いる量子計算システムの動作中においては、クライオスタット内で超伝導回路素子が、超伝導物質が超伝導性を示すことができる温度に冷却される。超伝導（又は超電導）物質は、超伝導臨界温度以下において超伝導性を示す物質として理解可能である。超伝導物質の例として、アルミニウム（１．２ケルビンの超伝導臨界温度）、ニオブ（９．３ケルビンの超伝導臨界温度）、窒化チタン（５．６ケルビンの超伝導臨界温度）が挙げられる。
本明細書は、多数の具体的な実施形態の詳細を含むが、これらは特許請求の範囲に対する制限としてではなく、特定の実施形態における具体的な特徴の説明として解釈されるものである。また、別々の実施形態の文脈において本明細書に記載されている特定の特徴は単一の実施形態において組み合わせて実施可能でもある。逆に、単一の実施形態の文脈において説明されている複数の特徴を、複数の実施形態において別々に又は適切なサブコンビネーションで実施することもできる。更に、複数の特徴が特定の組み合わせで機能するものとして上述されているかもしれず、更に出願当初はそのように特許請求されているかもしれないが、場合によっては特許請求の組み合わせから一つ以上の特徴が削除され得て、特許請求の組み合わせがサブコンビネーション又はサブコンビネーションのバリエーションを対象とし得る。
同様に、工程が特徴の順序で図面に示されているが、このことは、こうした工程が図示されている特定の順序や逐次的な順序で行われることを要するとして理解されるものではなく、所望の結果を達成するために図示されている全ての工程が行われることを要するとして理解されるものではない。例えば、請求項に記載の動作を異なる順序で行うことができ、それでも所望の結果を達成することができる。特定の状況では、マルチタスク化や並列処理が有利となり得る。更に、上記実施形態の多様な構成要素の分離は、全ての実施形態においてそのような分離が要されるとして理解されるものではない。
本主題の特定の実施形態について説明してきたが、他の実施形態も添付の特許請求の範囲内にあるものである。
１０４ 接地面
２００ 導波路の第一部分
２０４ 第一基板
２０６ 第二基板
２１０ 導波路の第二部分
２２０ 導波路
２２２ 第一トレース
２２４ 第二トレース
２２６ バンプ接合
２３０ バリア層

Claims (20)

  1. 主面を有する第一基板と、
    主面を有する第二基板であって、前記第一基板の主面が該第二基板の主面と向き合うように前記第一基板が該第二基板にバンプ接合されている、第二基板と、
    マイクロ波周波数共振モードを有する回路素子であって、該回路素子が量子ビットであり、該回路素子の第一部分が前記第一基板の主面上に位置し、該回路素子の第二部分が前記第二基板の主面上に位置する、回路素子と、
    前記回路素子の第一部分及び前記回路素子の第二部分に接続された第一バンプ接合であって、前記第一部分と前記第二部分との間の電気的接続を提供する第一バンプ接合と、を備えるデバイス。
  2. 前記マイクロ波周波数共振モードが１ＧＨｚから２０ＧＨｚの範囲内にある、請求項１に記載のデバイス。
  3. 前記回路素子の第一部分がコプレーナ導波路を備え、前記回路素子の第二部分が超伝導量子干渉デバイスを備える、請求項１に記載のデバイス。
  4. 前記量子ビットがコプレーナ導波路磁束量子ビットである、請求項３に記載のデバイス。
  5. 前記回路素子の第一部分が、第一電極と、第二電極の第一部分と、ジョセフソン接合とを備え、前記回路素子の第二部分が前記第二電極の第二部分を備える、請求項１に記載のデバイス。
  6. 前記量子ビットがトランズモン量子ビットである、請求項５に記載のデバイス。
  7. 前記量子ビットが、コプレーナ導波路磁束量子ビット、トランズモン量子ビット、Ｇｍｏｎ（Ｇモン）量子ビット、Ｆｌｕｘｏｎｉｕｍ（フラクソニウム）量子ビット、電荷量子ビット、Ｑｕａｎｔｒｏｎｉｕｍ（クオントロニウム）量子ビット、又は０‐π量子ビットである、請求項４に記載のデバイス。
  8. 前記第一バンプ接合がインジウムとレニウムとパラジウムとニオブとのうちの一種以上を備える、請求項１に記載のデバイス。
  9. 前記回路素子の第一部分と前記回路素子の第二部分と前記第一バンプ接合の各々が超伝導体を備える、請求項１に記載のデバイス。
  10. 前記回路素子の第一部分及び前記回路素子の第二部分に接続された第二バンプ接合であって、前記回路素子の前記第一部分と前記第二部分との間の電気的接続を提供する第二バンプ接合を更に備える請求項１に記載のデバイス。
  11. 主面を有する第一基板と、
    主面を有する第二基板であって、前記第一基板の主面が該第二基板の主面と向き合うように前記第一基板が該第二基板にバンプ接合されている、第二基板と、
    マイクロ波周波数共振モードを有する回路素子であって、該回路素子がコプレーナ導波路共振器であり、該回路素子の第一部分が前記第一基板の主面上に位置し、該回路素子の第二部分が前記第二基板の主面上に位置する、回路素子と、
    前記回路素子の第一部分及び前記回路素子の第二部分に接続された第一バンプ接合であって、前記第一部分と前記第二部分との間の電気的接続を提供する第一バンプ接合と、を備え、
    前記回路素子の第一部分が、前記第二基板上の前記回路素子の第二部分に対して前記第一基板の主面に沿って横方向にずらされている、デバイス。
  12. 主面を有する第一基板と、
    主面を有する第二基板であって、前記第一基板の主面が該第二基板の主面と向き合うように前記第一基板が該第二基板にバンプ接合されている、第二基板と、
    マイクロ波周波数共振モードを有する回路素子であって、該回路素子がコプレーナ導波路共振器であり、該回路素子の第一部分が前記第一基板の主面上に位置し、該回路素子の第二部分が前記第二基板の主面上に位置する、回路素子と、
    前記回路素子の第一部分及び前記回路素子の第二部分に接続された第一バンプ接合であって、前記第一部分と前記第二部分との間の電気的接続を提供する第一バンプ接合と、を備え、
    前記第一部分と前記第二部分の各々が、前記コプレーナ導波路共振器の半分を備える、デバイス。
  13. 主面を有する第一基板と、
    主面を有する第二基板であって、前記第一基板の主面が該第二基板の主面と向き合うように前記第一基板が該第二基板にバンプ接合されている、第二基板と、
    マイクロ波周波数共振モードを有する回路素子であって、該回路素子がコプレーナ導波路共振器であり、該回路素子の第一部分が前記第一基板の主面上に位置し、該回路素子の第二部分が前記第二基板の主面上に位置する、回路素子と、
    前記回路素子の第一部分及び前記回路素子の第二部分に接続された第一バンプ接合であって、前記第一部分と前記第二部分との間の電気的接続を提供する第一バンプ接合と、を備え、
    前記回路素子の第一部分が前記コプレーナ導波路共振器の１０％から５０％を備える、デバイス。
  14. デバイスを製造する方法であって、
    主面を有する第一基板であって、マイクロ波周波数共振モードを有する回路素子の第一部分を備える第一基板を提供することと、
    主面を有する第二基板であって、前記マイクロ波周波数共振モードを有する回路素子の第二部分を備える第二基板を提供することと、
    複数のバンプ接合を用いて前記第一基板を前記第二基板に接合することと、を備え、
    前記複数のバンプ接合のうちの第一バンプ接合が前記回路素子の第一部分及び前記回路素子の第二部分に接続して、前記第一部分と前記第二部分との間の電気的接続を提供し、
    前記回路素子が量子ビットである、方法。
  15. 前記マイクロ波周波数共振モードが１ＧＨｚから２０ＧＨｚの範囲内にある、請求項１４に記載の方法。
  16. 前記回路素子の第一部分がコプレーナ導波路を備え、前記回路素子の第二部分が超伝導量子干渉デバイスを備える、請求項１４に記載の方法。
  17. 前記回路素子がコプレーナ導波路共振器である、請求項１６に記載の方法。
  18. 前記回路素子の第一部分が、第一電極と、第二電極の第一部分と、ジョセフソン接合とを備え、前記回路素子の第二部分が前記第二電極の第二部分を備える、請求項１４に記載の方法。
  19. 前記量子ビットがトランズモン量子ビットである、請求項１８に記載の方法。
  20. 前記量子ビットが、コプレーナ導波路磁束量子ビット、トランズモン量子ビット、Ｇｍｏｎ（Ｇモン）量子ビット、Ｆｌｕｘｏｎｉｕｍ（フラクソニウム）量子ビット、電荷量子ビット、Ｑｕａｎｔｒｏｎｉｕｍ（クオントロニウム）量子ビット、又は０‐π量子ビットである、請求項１４に記載の方法。
JP2022081651A 2017-10-05 2022-05-18 フリップチップ形状の低フットプリント共振器 Active JP7392037B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022081651A JP7392037B2 (ja) 2017-10-05 2022-05-18 フリップチップ形状の低フットプリント共振器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020519687A JP7077402B2 (ja) 2017-10-05 2017-10-05 フリップチップ形状の低フットプリント共振器
PCT/US2017/055265 WO2019070265A1 (en) 2017-10-05 2017-10-05 LOW-DIMENSIONAL RESONATOR IN RETURNED CHIP GEOMETRY
JP2022081651A JP7392037B2 (ja) 2017-10-05 2022-05-18 フリップチップ形状の低フットプリント共振器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020519687A Division JP7077402B2 (ja) 2017-10-05 2017-10-05 フリップチップ形状の低フットプリント共振器

Publications (2)

Publication Number Publication Date
JP2022113695A JP2022113695A (ja) 2022-08-04
JP7392037B2 true JP7392037B2 (ja) 2023-12-05

Family

ID=60153488

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020519687A Active JP7077402B2 (ja) 2017-10-05 2017-10-05 フリップチップ形状の低フットプリント共振器
JP2022081651A Active JP7392037B2 (ja) 2017-10-05 2022-05-18 フリップチップ形状の低フットプリント共振器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020519687A Active JP7077402B2 (ja) 2017-10-05 2017-10-05 フリップチップ形状の低フットプリント共振器

Country Status (6)

Country Link
US (2) US11527696B2 (ja)
EP (1) EP3692476A1 (ja)
JP (2) JP7077402B2 (ja)
CN (1) CN111183434A (ja)
CA (1) CA3078581A1 (ja)
WO (1) WO2019070265A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950778B2 (en) * 2019-01-07 2021-03-16 Northrop Grumman Systems Corporation Superconducting bump bond electrical characterization
CN113517530B (zh) * 2020-07-22 2022-08-23 阿里巴巴集团控股有限公司 量子芯片的制备方法、装置、设备及量子芯片
US12015185B2 (en) * 2021-03-03 2024-06-18 International Business Machines Corporation Quantum transducers with embedded optical resonators
US11657314B1 (en) * 2021-03-03 2023-05-23 International Business Machines Corporation Microwave-to-optical quantum transducers
JP2024526085A (ja) 2021-06-11 2024-07-17 シーク， インコーポレイテッド 超伝導量子回路のための磁束バイアスのシステム及び方法
CN115968251A (zh) * 2021-10-08 2023-04-14 腾讯科技（深圳）有限公司 量子比特组件、量子比特组件制备方法、芯片及设备
US11777478B2 (en) 2021-12-10 2023-10-03 International Business Machines Corporation DC conversion of half- to quarter-wave resonators for crosstalk suppression in superconducting qubits
CN115241365B (zh) * 2022-09-23 2022-12-13 材料科学姑苏实验室 一种超导量子比特芯片及其制备方法与量子计算机

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017079417A1 (en) 2015-11-05 2017-05-11 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including superconducting integrated circuits
WO2017105524A1 (en) 2015-12-15 2017-06-22 Google Inc. Superconducting bump bonds
WO2017105429A1 (en) 2015-12-16 2017-06-22 Google Inc. Programmable universal quantum annealing with co-planar waveguide flux qubits

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4179802A (en) * 1978-03-27 1979-12-25 International Business Machines Corporation Studded chip attachment process
FR2511040B1 (fr) 1981-08-06 1985-10-04 Commissariat Energie Atomique Procede de preparation d'un materiau composite comportant une matrice inorganique dans laquelle sont reparties des inclusions de carbone vitreux, materiau obtenu par ce procede et son utilisation comme contact electrique
JPS58207686A (ja) 1982-05-28 1983-12-03 Nippon Telegr & Teleph Corp <Ntt> 低温デバイスの超伝導接続方法
JPS61296465A (ja) 1985-06-25 1986-12-27 Agency Of Ind Science & Technol 並列型推論計算機におけるゴ−ル分配方式
JPS6454740A (en) 1987-08-26 1989-03-02 Fujikura Ltd Integrated circuit and manufacture thereof
US5075655A (en) * 1989-12-01 1991-12-24 The United States Of America As Represented By The Secretary Of The Navy Ultra-low-loss strip-type transmission lines, formed of bonded substrate layers
US5115245A (en) * 1990-09-04 1992-05-19 Hughes Aircraft Company Single substrate microwave radar transceiver including flip-chip integrated circuits
US5087896A (en) * 1991-01-16 1992-02-11 Hughes Aircraft Company Flip-chip MMIC oscillator assembly with off-chip coplanar waveguide resonant inductor
US5105171A (en) * 1991-04-29 1992-04-14 Hughes Aircraft Company Coplanar waveguide directional coupler and flip-clip microwave monolithic integrated circuit assembly incorporating the coupler
WO1992020108A1 (en) * 1991-05-08 1992-11-12 Superconductor Technologies, Inc. Multichip interconnect module including superconductive materials
JPH09252026A (ja) 1992-04-06 1997-09-22 Seiko Instr Inc 超伝導装置
JP3218996B2 (ja) * 1996-11-28 2001-10-15 松下電器産業株式会社 ミリ波導波路
US6130483A (en) 1997-03-05 2000-10-10 Kabushiki Kaisha Toshiba MMIC module using flip-chip mounting
US6778041B2 (en) * 1998-06-02 2004-08-17 Matsushita Electric Industrial Co., Ltd. Millimeter wave module and radio apparatus
US6549105B2 (en) * 1998-06-02 2003-04-15 Matsushita Electric Industrial Co., Ltd. Millimeter wave module and radio apparatus
JP3331967B2 (ja) * 1998-06-02 2002-10-07 松下電器産業株式会社 ミリ波モジュール
US6426686B1 (en) * 1999-06-16 2002-07-30 Microsubstrates Corporation Microwave circuit packages having a reduced number of vias in the substrate
JP3925366B2 (ja) * 2001-10-17 2007-06-06 株式会社村田製作所 弾性表面波装置およびその製造方法
US6906598B2 (en) * 2002-12-31 2005-06-14 Mcnc Three dimensional multimode and optical coupling devices
WO2004075337A1 (ja) * 2003-02-24 2004-09-02 Nec Corporation 誘電体共振器及び誘電体共振器の周波数調整方法並びに誘電体共振器を有する集積回路
US7581443B2 (en) * 2005-07-20 2009-09-01 The Boeing Company Disc resonator gyroscopes
DE102004014018B3 (de) * 2004-03-19 2005-08-11 Forschungsverbund Berlin E.V. Mikrowellenantenne für in Flip-Chip-Technologie hergestellte Halbleiterbaugruppen
US7202560B2 (en) * 2004-12-15 2007-04-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Wafer bonding of micro-electro mechanical systems to active circuitry
DE102006023123B4 (de) * 2005-06-01 2011-01-13 Infineon Technologies Ag Abstandserfassungsradar für Fahrzeuge mit einem Halbleitermodul mit Komponenten für Höchstfrequenztechnik in Kunststoffgehäuse und Verfahren zur Herstellung eines Halbleitermoduls mit Komponenten für ein Abstandserfassungsradar für Fahrzeuge in einem Kunststoffgehäuse
US7755174B2 (en) * 2007-03-20 2010-07-13 Nuvotonics, LLC Integrated electronic components and methods of formation thereof
US7932515B2 (en) * 2008-01-03 2011-04-26 D-Wave Systems Inc. Quantum processor
US20100200968A1 (en) * 2009-02-12 2010-08-12 Delphi Technologies, Inc. Microwave circuit assembly
JP5493801B2 (ja) * 2009-12-14 2014-05-14 富士通株式会社 信号変換器及び高周波回路モジュール
US8987976B2 (en) * 2011-09-23 2015-03-24 Qualcomm Incorporated Piezoelectric resonator having combined thickness and width vibrational modes
US9502382B2 (en) * 2011-09-26 2016-11-22 Regents Of The University Of Minnesota Coplaner waveguide transition
US8680689B1 (en) * 2012-10-04 2014-03-25 International Business Machines Corporation Coplanar waveguide for stacked multi-chip systems
US9219298B2 (en) 2013-03-15 2015-12-22 International Business Machines Corporation Removal of spurious microwave modes via flip-chip crossover
JP2015065553A (ja) * 2013-09-25 2015-04-09 株式会社東芝 接続部材、半導体デバイスおよび積層構造体
US9881904B2 (en) * 2014-11-05 2018-01-30 Massachusetts Institute Of Technology Multi-layer semiconductor devices fabricated using a combination of substrate and via structures and fabrication techniques
WO2016092084A1 (en) * 2014-12-12 2016-06-16 Sony Corporation Microwave antenna apparatus, packing and manufacturing method
US9537199B2 (en) * 2015-03-19 2017-01-03 International Business Machines Corporation Package structure having an integrated waveguide configured to communicate between first and second integrated circuit chips
US9524470B1 (en) * 2015-06-12 2016-12-20 International Business Machines Corporation Modular array of vertically integrated superconducting qubit devices for scalable quantum computing
WO2017015432A1 (en) 2015-07-23 2017-01-26 Massachusetts Institute Of Technology Superconducting integrated circuit
US10134972B2 (en) * 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
US9954263B2 (en) * 2015-08-28 2018-04-24 General Electric Company Radio frequency micro-electromechanical systems having inverted microstrip transmission lines and method of making the same
US9570783B1 (en) * 2015-08-28 2017-02-14 General Electric Company Radio frequency micro-electromechanical systems having inverted microstrip transmission lines and method of making the same
US9520356B1 (en) * 2015-09-09 2016-12-13 Analog Devices, Inc. Circuit with reduced noise and controlled frequency
US9443810B1 (en) * 2015-09-14 2016-09-13 Qualcomm Incorporated Flip-chip employing integrated cavity filter, and related components, systems, and methods
US10242968B2 (en) 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
US9454061B1 (en) * 2015-12-17 2016-09-27 International Business Machines Corporation Quantum coherent microwave to optical conversion scheme employing a mechanical element and a squid
WO2017152287A1 (en) * 2016-03-09 2017-09-14 Socpra Sciences Et Génie S.E.C. Controlled-phase quantum logic gate
JP6643714B2 (ja) * 2016-03-10 2020-02-12 富士通株式会社 電子装置及び電子機器
US10381541B2 (en) 2016-10-11 2019-08-13 Massachusetts Institute Of Technology Cryogenic electronic packages and methods for fabricating cryogenic electronic packages
CN109997156B (zh) * 2016-12-27 2023-09-08 英特尔公司 超导量子位器件封装
US10332023B2 (en) * 2017-09-22 2019-06-25 International Business Machines Corporation Hardware-efficient variational quantum eigenvalue solver for quantum computing machines
US10727391B2 (en) * 2017-09-29 2020-07-28 International Business Machines Corporation Bump bonded cryogenic chip carrier
EP4195283A1 (en) * 2021-12-08 2023-06-14 Imec VZW Quantum bit chip with stacked wafers and method for fabrication thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017079417A1 (en) 2015-11-05 2017-05-11 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including superconducting integrated circuits
WO2017131831A2 (en) 2015-11-05 2017-08-03 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
WO2017105524A1 (en) 2015-12-15 2017-06-22 Google Inc. Superconducting bump bonds
WO2017105429A1 (en) 2015-12-16 2017-06-22 Google Inc. Programmable universal quantum annealing with co-planar waveguide flux qubits

Also Published As

Publication number Publication date
JP7077402B2 (ja) 2022-05-30
US11527696B2 (en) 2022-12-13
CN111183434A (zh) 2020-05-19
CA3078581A1 (en) 2019-04-11
WO2019070265A1 (en) 2019-04-11
JP2020536397A (ja) 2020-12-10
JP2022113695A (ja) 2022-08-04
US20230056318A1 (en) 2023-02-23
EP3692476A1 (en) 2020-08-12
US20200321506A1 (en) 2020-10-08

Similar Documents

Publication Publication Date Title
JP7392037B2 (ja) フリップチップ形状の低フットプリント共振器
US12033029B2 (en) Integrating circuit elements in a stacked quantum computing device
US11569205B2 (en) Reducing loss in stacked quantum devices
CN110402446B (zh) 在堆叠量子计算设备中的集成电路元件
US20240162050A1 (en) Signal distribution for a quantum computing system

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231122

R150 Certificate of patent or registration of utility model

Ref document number: 7392037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150