CN115241365B - 一种超导量子比特芯片及其制备方法与量子计算机 - Google Patents

一种超导量子比特芯片及其制备方法与量子计算机 Download PDF

Info

Publication number
CN115241365B
CN115241365B CN202211161671.7A CN202211161671A CN115241365B CN 115241365 B CN115241365 B CN 115241365B CN 202211161671 A CN202211161671 A CN 202211161671A CN 115241365 B CN115241365 B CN 115241365B
Authority
CN
China
Prior art keywords
layer
pattern
josephson junction
superconducting
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211161671.7A
Other languages
English (en)
Other versions
CN115241365A (zh
Inventor
王涛
冯加贵
熊康林
李书明
杨慧永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gusu Laboratory of Materials
Original Assignee
Gusu Laboratory of Materials
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gusu Laboratory of Materials filed Critical Gusu Laboratory of Materials
Priority to CN202211161671.7A priority Critical patent/CN115241365B/zh
Publication of CN115241365A publication Critical patent/CN115241365A/zh
Application granted granted Critical
Publication of CN115241365B publication Critical patent/CN115241365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/82—Current path

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本发明涉及一种超导量子比特芯片及其制备方法与量子计算机，所述超导量子比特芯片包括电容和超导干涉器，所述超导干涉器包括约瑟夫森结；所述约瑟夫森结与电容的电容电极相连接，连接处的电容电极包括电极主干以及至少一个电极支干。本发明通过特定设计电容电极与约瑟夫森结连接处的形状，解决了倾斜蒸镀的膜层断裂问题，而且降低了制造难度，缩小了连接处的尺寸，降低了约瑟夫森结的曝光时间，提高了生产效率。

Description

一种超导量子比特芯片及其制备方法与量子计算机
技术领域
本发明属于量子计算领域，涉及一种超导量子比特芯片，尤其涉及一种超导量子比特芯片及其制备方法与量子计算机。
背景技术
随着“摩尔定律”的发展，半导体工艺制造过程中栅极宽度已经接近极限，为了提高计算机的性能，突破算力瓶颈，通过减小晶体管栅极宽度已经变得不可能，量子计算机被认为是最佳方案，不仅可以解决经典计算的单一维度问题，进行无限多的并行计算，具有指数的加速效应；同时可以实现大体量计算，在医药、材料和人工智能等领域具备广阔的应用空间。量子计算实现方案有很多种，比如超导、离子阱、量子点或拓扑等方案。在众多方案中，超导量子计算是当前的主攻方向，与现有的集成电路技术具有较高的兼容性，具有规模化生产的潜力。
在传统的计算机中，计算时使用到的基本单位是电路当中的晶体管，而在量子计算机中，量子比特是量子计算中的基本信息单位，量子比特在量子计算中发挥的作用与比特在传统计算中发挥的作用相似，而在超导量子计算方案中，其核心器件是超导约瑟夫森结，约瑟夫森结的功能类似于传统计算机中的晶体管，对于整体器件的性能至关重要。
超导量子芯片的制作过程中，不仅仅涉及关键比特单元约瑟夫森结的制备，同时涉及了读取腔和电容电感耦合电极的制备，而目前约瑟夫森结的结构一般采用多兰桥或者曼哈顿的结构，这两种结构的制备均涉及到了倾斜蒸镀工艺，约瑟夫森结与电容电极的耦合涉及了电连接问题，该电连接部分均要通过电子束光刻技术和电子束倾斜蒸镀工艺制备，而倾斜蒸镀存在一定的缺点，除了影响大面积的膜厚均匀性以外，还对图形要求具有方向性，会存在多次蒸镀搭线断裂的问题，使得制备的超导约瑟夫森结存在质量差，良率低和寿命短等问题。
现有技术中将电容电极与超导干涉器件的连接点改为倒钩形式，该方式可以有效解决单方向蒸镀断裂问题。
然而，由于底层金属大部分为普通曝光机制作，一般曝光机的制作线宽均在1μm以上，该结构制作的整体电极宽度更宽，不适合于制作小线宽图形；由于连接点图形与约瑟夫森结均为电子束曝光制作，连接点面积越大，电子束曝光时间更久，随着比特数量的增加，将浪费更多制作时间和成本。
因此，如何克服倾斜蒸镀带来的问题，同时兼顾制备成本，且适用于小线宽图形，是量子计算领域亟需解决的。
发明内容
鉴于现有技术中存在的问题，本发明提供了一种超导量子比特芯片及其制备方法与量子计算机，通过特定设计电容电极与约瑟夫森结连接处的形状，解决了倾斜蒸镀的膜层断裂问题，而且解决了制造难度，缩小了连接处的尺寸，降低了约瑟夫森结的曝光时间，提高了生产效率。
为达此目的，本发明采用以下技术方案：
第一方面，本发明提供了一种超导量子比特芯片，所述超导量子比特芯片包括电容和超导干涉器，所述超导干涉器包括约瑟夫森结；
所述约瑟夫森结与电容的电容电极相连接，连接处的电容电极包括电极主干以及至少一个电极支干。
所述电极主干以及至少一个电极支干的形状即为电容电极与约瑟夫森结的连接处的形状。
本发明通过特定设计电容电极与约瑟夫森结连接处的形状，解决了倾斜蒸镀的膜层断裂问题，而且解决了制造难度，缩小了连接处的尺寸，降低了约瑟夫森结的曝光时间，提高了生产效率。
优选地，所述电极支干的形状为方形和/或圆形。
优选地，所述电极支干的长度1~10μm，例如可以是1μm、2μm、3μm、5μm或8μm，但不限于所列举的数值，数值范围内其它未列举的数值同样适用。
优选地，所述电容包括十字电容。
优选地，所述超导干涉器包括两个约瑟夫森结。
第二方面，本发明提供了一种根据第一方面所述超导量子比特芯片的制备方法，其特征在于，所述制备方法包括如下步骤：
（1）制备衬底：对衬底表面处理后，进行镀金属膜层，制备得到含有金属膜层的衬底；
（2）制备共面波导层：对所述金属膜层进行光刻、刻蚀和剥离得到共面波导层，所述共面波导层设置有电容电极连接处的电极主干以及至少一个电极支干；
（3）在共面波导层上制备约瑟夫森结，得到所述超导量子比特芯片。
优选地，步骤（1）所述衬底的材料包括高阻硅和/或蓝宝石。
所述蓝宝石包括A面蓝宝石和/或C面蓝宝石，优选为C面蓝宝石。
优选地，步骤（1）所述表面处理的方式包括腐蚀液钝化处理和/或退火处理。
优选地，步骤（1）所述表面处理的方式还包括清洗液清洗。
所述腐蚀液包括食人鱼溶液。
所述退火处理的温度为1000~1500℃，例如可以是1000℃、1100℃、1200℃、1300℃、1400℃或1500℃，但不限于所列举的数值，数值范围内其它未列举的数值同样适用。
优选地，步骤（1）所述镀金属膜层的方式包括磁控溅射和/或分子束外延。
本发明所述镀金属膜层在真空环境中进行。
优选地，步骤（1）所述金属膜层的厚度为50~300nm，例如可以是50nm、100nm、150nm、200nm或300nm，但不限于所列举的数值，数值范围内其它未列举的数值同样适用。
优选地，步骤（1）所述金属膜层中的金属材料包括超导金属。
所述超导金属包括Al、Nb、Ta、NbN或TiN中的任意一种或至少两种的组合，典型但非限制性的组合包括Al和Nb的组合，Nb和Ta的组合，Ta和NbN的组合，NbN和TiN的组合，Al、Nb和Ta的组合，Nb、Ta和NbN的组合，Ta、NbN和TiN的组合，Al、Nb、Ta和NbN的组合，Nb、Ta、NbN和TiN的组合，或Al、Nb、Ta、NbN和TiN的组合。
优选地，步骤（2）所述刻蚀包括干法刻蚀和/或湿法刻蚀。
本发明所述连接处的电极主干以及至少一个电极支干优选为通过感应耦合等离子体刻蚀形成。
优选地，步骤（3）所述约瑟夫森结由如下方式制备：
（a）电子束光刻约瑟夫森结的图案并连接处的图案，显影完成图形形貌制备；
（b）对所得图案进行表面处理，得到表面干净的图案；
（c）对所得表面干净的图案进行倾斜和/或垂直蒸镀，得到约瑟夫森结第一层和连接处图案第一层；
（d）对所得约瑟夫森结第一层和连接处图案第一层进行氧化处理，得到约瑟夫森结氧化层和连接处图案氧化层；
（e）对所得约瑟夫森结氧化层和连接处图案氧化层进行垂直和/或倾斜蒸镀，制备约瑟夫森结第二层和连接处图案第二层，得到超导干涉器件，包括所述约瑟夫森结。
约瑟夫森结的制备方法中，所述连接处是指电容电极和约瑟夫森结的连接处。
本发明所述约瑟夫森结为多兰桥和/或曼哈顿结构。
优选地，步骤（b）所述表面处理的方式包括氩离子轰击和/或紫外光臭氧处理。
优选地，步骤（b）所述表面处理去除图案表面杂质和金属表面氧化层。
本发明通过表面处理去除表面杂质为残胶。
优选地，步骤（c）所述倾斜蒸镀的角度为10~80°，例如可以是10°、30°、50°、70°或80°，但不限于所列举的数值，数值范围内其它未列举的数值同样适用。
优选地，步骤（c）所述倾斜蒸镀的材料包括铝。
优选地，步骤（c）所述倾斜蒸镀的厚度为20~100nm，例如可以是20nm、40nm、60nm、80nm或100nm，但不限于所列举的数值，数值范围内其它未列举的数值同样适用。
优选地，步骤（d）所述氧化处理的方式包括动态氧化和/或静态氧化。
优选地，步骤（d）所述约瑟夫森结氧化层的厚度为1~5nm，例如可以是1nm、2nm、3nm、4nm或5nm，但不限于所列举的数值，数值范围内其它未列举的数值同样适用。
优选地，步骤（d）所述连接处图案氧化层的厚度为1~5nm，例如可以是1nm、2nm、3nm、4nm或5nm，但不限于所列举的数值，数值范围内其它未列举的数值同样适用。
优选地，步骤（e）所述垂直蒸镀的材料包括铝。
优选地，步骤（e）所述垂直蒸镀的厚度为40~150nm，例如可以是40nm、60nm、80nm、90nm、100nm或120nm，但不限于所列举的数值，数值范围内其它未列举的数值同样适用。
作为本发明第二方面所述的制备方法的一种优选技术方案，所述制备方法包括如下步骤：
（1）制备衬底：对衬底进行食人鱼溶液清洗钝化处理和1000~1500℃退火处理后，在真空条件下，以磁控溅射和/或分子束外延的方式镀上厚度为50~300nm超导金属膜层，制备得到含有金属膜层的衬底；
（2）制备共面波导层：对所述金属膜层进行光刻、刻蚀和剥离得到共面波导层，所述共面波导层设置有连接处的电极主干以及至少一个电极支干；
（3）在共面波导层上制备约瑟夫森结，得到所述超导量子比特芯片；
所述约瑟夫森结由如下方式制备：
（a）电子束光刻约瑟夫森结的图案并连接处的图案，显影完成图形形貌制备；
（b）对所得图案进行氩离子轰击和/或紫外光臭氧处理，去除表面残胶和金属表面氧化层，得到表面干净的图案；
（c）对所得表面干净的图案进行角度为10~80°的倾斜蒸镀和/或垂直蒸镀，蒸镀的材料包括铝，厚度为20~100nm，得到约瑟夫森结第一层和连接处图案第一层；
（d）对所得约瑟夫森结第一层和连接处图案第一层进行氧化处理，得到厚度为1~5nm的约瑟夫森结氧化层和厚度为1~5nm的连接处图案氧化层；
（e）对所得约瑟夫森结氧化层和连接处图案氧化层进行倾斜和/或垂直蒸镀，蒸镀的材料包括铝，厚度为40~150nm，制备约瑟夫森结第二层和连接处图案第二层，得到超导干涉器，包括所述约瑟夫森结。
第三方面，本发明提供了一种量子计算机，所述量子计算机中含有如第一方面所述的超导量子比特芯片。
由以上技术方案，本发明的有益效果如下：
本发明通过特定设计电容电极与约瑟夫森结连接处的形状，解决了倾斜蒸镀的膜层断裂问题，而且解决了制造难度，缩小了连接处的尺寸，降低了约瑟夫森结的曝光时间，提高了生产效率。
附图说明
图1是实施例1所提供的超导量子比特芯片的结构示意图。
图2是实施例1所提供的电容的结构示意图。
图3是实施例1所提供的约瑟夫森结的结构示意图。
图4是实施例1所提供的约瑟夫森结与电容电极连接处的图案。
图5是实施例2所提供的约瑟夫森结与电容电极连接处的图案。
图6是实施例3所提供的约瑟夫森结与电容电极连接处的图案。
图7是实施例4所提供的约瑟夫森结与电容电极连接处的图案。
图8是实施例5所提供的约瑟夫森结与电容电极连接处的图案。
图9是实施例6所提供的约瑟夫森结与电容电极连接处的图案。
图10是实施例7所提供的约瑟夫森结与电容电极连接处的图案。
图11是实施例8所提供的约瑟夫森结与电容电极连接处的图案。
图12是实施例9所提供的约瑟夫森结与电容电极连接处的图案。
图13是对比例1所提供的超导量子比特芯片的结构示意图。
图14是对比例2所提供的超导量子比特芯片的结构示意图。
图15是对比例2中倾斜蒸镀的示意图。
其中，1-蒸镀方向，2-金属膜层，3-衬底，4-金属断裂区域。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。但下述的实例仅仅是本发明的简易例子，并不代表或限制本发明的权利保护范围，本发明的保护范围以权利要求书为准。
实施例1
本实施例提供了一种超导量子比特芯片（图1），所述超导量子比特芯片包括十字电容和超导干涉器，所述超导干涉器包括2个约瑟夫森结，所述约瑟夫森结与十字电容的电容电极相连接。
十字电容与约瑟夫森结连接处的位置，所述十字电容的结构示意图如图2所示，所述约瑟夫森结的结构示意图如图3所示。
所述连接处电容电极的结构包括1个电极主干和4个方形电极支干，组成“工”字型图案，如图4所示。所述每个电极支干的长度为1μm。
所述超导量子比特芯片的制备方法包括如下步骤：
（1）制备衬底：对A面蓝宝石衬底进行食人鱼溶液清洗钝化处理和1200℃退火处理后，在真空条件下，以磁控溅射的方式镀上厚度为150nm金属Ta膜层，制备得到含金属Ta膜的衬底；
（2）制备共面波导层：对所述金属膜层进行光刻、干法刻蚀和剥离得到共面波导层，所述共面波导层设置有通过感应耦合等离子体刻蚀连接处的电容电极；
（3）在共面波导层上制备约瑟夫森结，得到所述超导量子比特芯片；
所述约瑟夫森结由如下方式制备：
（a）电子束光刻约瑟夫森结的图案并连接处的图案，显影完成图形形貌制备；
（b）对所得图案进行氩离子轰击和紫外光臭氧处理，去除表面残胶和金属表面氧化层，得到表面干净的图案；
（c）对所得表面干净的图案进行角度为30°的倾斜蒸镀铝，厚度为50nm，得到约瑟夫森结第一层和连接处图案第一层；
（d）对所得约瑟夫森结第一层和连接处图案第一层进行氧化处理，得到厚度为3nm的氧化铝层，所述氧化铝层包括约瑟夫森结氧化层和连接处图案氧化层；
（e）对所得约瑟夫森结氧化层和连接处图案氧化层进行垂直蒸镀铝，厚度为80nm，制备约瑟夫森结第二层和连接处图案第二层，得到超导干涉器，包括所述约瑟夫森结。
实施例2
本实施例提供了一种超导量子比特芯片，所述超导量子比特芯片包括十字电容和超导干涉器，所述超导干涉器包括2个约瑟夫森结，所述约瑟夫森结与十字电容的电容电极相连接。
所述连接处电容电极的结构包括1个电极主干和2个方形电极支干，组成“十”字型图案，如图5所示。所述每个电极支干的长度为2μm。
所述超导量子比特芯片的制备方法包括如下步骤：
（1）制备衬底：对C面蓝宝石衬底进行食人鱼溶液清洗钝化处理和1000℃退火处理后，在真空条件下，以分子束外延的方式镀上厚度为100nm金属Nb膜层，制备得到含有金属Nb膜层的衬底；
（2）制备共面波导层：对所述金属膜层进行光刻、湿法刻蚀和剥离得到共面波导层，所述共面波导层设置有通过感应耦合等离子体刻蚀连接处的电容电极；
（3）在共面波导层上制备约瑟夫森结，得到所述超导量子比特芯片；
所述约瑟夫森结由如下方式制备：
（a）电子束光刻约瑟夫森结的图案并连接处的图案，显影完成图形形貌制备；
（b）对所得图案进行氩离子轰击和紫外光臭氧处理，去除表面残胶和金属表面氧化层，得到表面干净的图案；
（c）对所得表面干净的图案进行角度为10°的倾斜蒸镀铝，厚度为20nm，得到约瑟夫森结第一层和连接处图案第一层；
（d）对所得约瑟夫森结第一层和连接处图案第一层进行氧化处理，得到厚度为1nm的氧化铝层，所述氧化铝层包括约瑟夫森结氧化层和连接处图案氧化层；
（e）对所得约瑟夫森结氧化层和连接处图案氧化层进行垂直蒸镀铝，厚度为40nm，制备约瑟夫森结第二层和连接处图案第二层，得到超导干涉器，包括所述约瑟夫森结。
实施例3
本实施例提供了一种超导量子比特芯片，所述超导量子比特芯片包括十字电容和超导干涉器，所述超导干涉器包括2个约瑟夫森结，所述约瑟夫森结与十字电容的电容电极相连接。
所述连接处电容电极的结构包括1个电极主干和2个方形电极支干，组成倒“T”字型图案，如图6所示，所述每个电极支干的长度为10μm。
所述超导量子比特芯片的制备方法包括如下步骤：
（1）制备衬底：对高阻硅衬底进行食人鱼溶液清洗钝化处理和1500℃退火处理后，在真空条件下，以磁控溅射的方式镀上厚度为300nm金属TiN膜层，制备得到含金属TiN膜层的衬底；
（2）制备共面波导层：对所述金属膜层进行光刻、干法刻蚀和剥离得到共面波导层，所述共面波导层设置有通过感应耦合等离子体刻蚀连接处的电容电极；
（3）在共面波导层上制备约瑟夫森结，得到所述超导量子比特芯片；
所述约瑟夫森结由如下方式制备：
（a）电子束光刻约瑟夫森结的图案并连接处的图案，显影完成图形形貌制备；
（b）对所得图案进行氩离子轰击和紫外光臭氧处理，去除表面残胶和金属表面氧化层，得到表面干净的图案；
（c）对所得表面干净的图案进行角度为50°的倾斜蒸镀铝，厚度为100nm，得到约瑟夫森结第一层和连接处图案第一层；
（d）对所得约瑟夫森结第一层和连接处图案第一层进行氧化处理，得到厚度为5nm的氧化铝层，所述氧化铝层包括约瑟夫森结氧化层和连接处图案氧化层；
（e）对所得约瑟夫森结氧化层和连接处图案氧化层进行垂直蒸镀铝，厚度为150nm，制备约瑟夫森结第二层和连接处图案第二层，得到超导干涉器，包括所述约瑟夫森结。
实施例4
本实施例提供了一种超导量子比特芯片，与实施例1的区别仅在于：连接处电容电极的结构包括1个电极主干和1个方形电极支干，组成反向“L”字型图案，如图7所示。
实施例5
本实施例提供了一种超导量子比特芯片，与实施例1的区别仅在于：连接处电容电极的结构包括1个电极主干和4个方形电极支干，组成“土”字型图案，如图8所示。
实施例6
本实施例提供了一种超导量子比特芯片，与实施例1的区别仅在于：连接处电容电极的结构包括1个电极主干和4个方形电极支干，如图9所示。
实施例7
本实施例提供了一种超导量子比特芯片，与实施例1的区别仅在于：连接处电容电极的结构包括1个电极主干和6个方形电极支干，组成“王”字型图案，如图10所示。
实施例8
本实施例提供了一种超导量子比特芯片，与实施例1的区别仅在于：连接处电容电极的结构包括1个电极主干和6个方形电极支干，组成“主”字型图案，如图11所示。
实施例9
本实施例提供了一种超导量子比特芯片，与实施例1的区别仅在于：连接处电容电极的结构包括1个电极主干和1个圆形电极支干，组成“乒乓球拍”式图案，如图12所示。
对比例1
本对比例提供了一种超导量子比特芯片（图13），所述超导量子比特芯片包括十字电容和超导干涉器，所述超导干涉器包括2个约瑟夫森结，所述约瑟夫森结与十字电容的电容电极相连接。
所述连接处电容电极的结构包括2个电极主干和2个方形电极支干，组成两个倒钩型图案，电极主干之间的线宽为5μm。
对比例2
本对比例提供了一种超导量子比特芯片（图14），所述超导量子比特芯片包括十字电容和超导干涉器，所述超导干涉器包括2个约瑟夫森结，所述约瑟夫森结与十字电容的电容电极相连接。
所述连接处电容电极的结构为方形图案。
本对比例中的制备方法与实施例1相同，在约瑟夫森结制备过程的步骤（c）中，倾斜蒸镀的示意图如图15所示，沿着蒸镀方向1在衬底3上进行角度为30°的倾斜蒸镀铝，得到金属膜层2，并且产生了金属断裂区域4。
从上述所得超导量子芯片可以得到如下结论：
（1）实施例1-10所提供的超导量子比特芯片，解决了在两个方向上倾斜蒸镀导致金属膜层断裂的问题；同时，连接处的电容电极不涉及孔的显影和刻蚀，能够制作更小的线宽，降低了制作要求；降低了连接处的面积，有利于设计集成度更高的量子芯片，且在制备过程中减少了电子束光刻的时间，提高了加工效率。
（2）对比例1中与实施例1相同的电子束曝光区域，仅有部分区域接触，而实施例1可实现全包围式金属电连接，提高了金属接触性。另外，对比例1中由于底层金属大部分为普通曝光机制作，一般曝光机的制作线宽均在1μm以上，连接处的电容电极制作的整体电极宽度更宽，不适合于制作小线宽图形；由于连接处的电容电极图案与约瑟夫森结均为电子束曝光制作，连接点面积越大，电子束曝光时间更久，随着比特数量的增加，将浪费制作时间和成本。
（3）对比例2中十字形电容和超导干涉器件直线台阶式的连接方式，连接处为方形图案，在倾斜蒸镀时，由于构成电容的电极金属有厚度，容易在搭接处形成空隙，进一步导致金属断裂（图15），从而了降低器件性能。
综上所述，本发明通过特定设计电容电极与约瑟夫森结连接处的形状，解决了倾斜蒸镀的膜层断裂问题，而且解决了制造难度，缩小了连接处的尺寸，降低了约瑟夫森结的曝光时间，提高了生产效率。
本发明通过上述实施例来说明本发明的详细结构特征，但本发明并不局限于上述详细结构特征，即不意味着本发明必须依赖上述详细结构特征才能实施。所属技术领域的技术人员应该明了，对本发明的任何改进，对本发明所选用部件的等效替换以及辅助部件的增加、具体方式的选择等，均落在本发明的保护范围和公开范围之内。

Claims (10)

1.一种超导量子比特芯片，其特征在于，所述超导量子比特芯片包括电容和超导干涉器，所述超导干涉器包括约瑟夫森结；
所述约瑟夫森结与电容的电容电极相连接，连接处的电容电极为一个电极主干以及至少一个电极支干；所述电极支干的长度为1~10μm。
2.根据权利要求1所述的超导量子比特芯片，其特征在于，所述电极支干的形状为方形和/或圆形。
3.根据权利要求1所述的超导量子比特芯片，其特征在于，所述电容包括十字电容；
所述超导干涉器包括一个或两个约瑟夫森结。
4.根据权利要求1-3任一项所述超导量子比特芯片的制备方法，其特征在于，所述制备方法包括如下步骤：
（1）制备衬底：对衬底表面处理后，进行镀金属膜层，制备得到含有金属膜层的衬底；
（2）制备共面波导层：对所述金属膜层进行光刻、刻蚀和剥离得到共面波导层，所述共面波导层设置有电容电极连接处的电极主干以及至少一个电极支干；
（3）在共面波导层上制备约瑟夫森结，得到所述超导量子比特芯片。
5.根据权利要求4所述的制备方法，其特征在于，步骤（1）所述衬底的材料包括高阻硅和/或蓝宝石；
步骤（1）所述表面处理的方式包括腐蚀液钝化处理和/或退火处理；
步骤（1）所述表面处理的方式还包括清洗液清洗；
步骤（1）所述镀金属膜层的方式包括磁控溅射和/或分子束外延；
步骤（1）所述金属膜层的厚度为50~300nm；
步骤（1）所述金属膜层中的金属材料包括超导金属。
6.根据权利要求4所述的制备方法，其特征在于，步骤（2）所述刻蚀包括干法刻蚀和/或湿法刻蚀。
7.根据权利要求4所述的制备方法，其特征在于，步骤（3）所述约瑟夫森结由如下方式制备：
（a）电子束光刻约瑟夫森结的图案并连接处的图案，显影完成图形形貌制备；
（b）对所得图案进行表面处理，得到表面干净的图案；
（c）对所得表面干净的图案进行倾斜和/或垂直蒸镀，得到约瑟夫森结第一层和连接处图案第一层；
（d）对所得约瑟夫森结第一层和连接处图案第一层进行氧化处理，得到约瑟夫森结氧化层和连接处图案氧化层；
（e）对所得约瑟夫森结氧化层和连接处图案氧化层进行垂直和/或倾斜蒸镀，制备约瑟夫森结第二层和连接处图案第二层，得到超导干涉器，包括所述约瑟夫森结。
8.根据权利要求7所述的制备方法，其特征在于，步骤（b）所述表面处理的方式包括氩离子轰击和/或紫外光臭氧处理；
步骤（b）所述表面处理去除图案表面杂质和金属表面氧化层；
步骤（c）所述倾斜蒸镀的角度为10~80°；
步骤（c）所述倾斜蒸镀的材料包括铝；
步骤（c）所述倾斜蒸镀的厚度为20~100nm。
9.根据权利要求7所述的制备方法，其特征在于，步骤（d）所述氧化处理的方式包括动态氧化和/或静态氧化；
步骤（d）所述约瑟夫森结氧化层的厚度为1~5nm；
步骤（d）所述连接处图案氧化层的厚度为1~5nm；
步骤（e）所述倾斜和/或垂直蒸镀的材料包括铝；
步骤（e）所述倾斜和/或垂直蒸镀的厚度为40~150nm。
10.一种量子计算机，其特征在于，所述量子计算机中含有如权利要求1-3任一项所述的超导量子比特芯片。
CN202211161671.7A 2022-09-23 2022-09-23 一种超导量子比特芯片及其制备方法与量子计算机 Active CN115241365B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211161671.7A CN115241365B (zh) 2022-09-23 2022-09-23 一种超导量子比特芯片及其制备方法与量子计算机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211161671.7A CN115241365B (zh) 2022-09-23 2022-09-23 一种超导量子比特芯片及其制备方法与量子计算机

Publications (2)

Publication Number Publication Date
CN115241365A CN115241365A (zh) 2022-10-25
CN115241365B true CN115241365B (zh) 2022-12-13

Family

ID=83667233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211161671.7A Active CN115241365B (zh) 2022-09-23 2022-09-23 一种超导量子比特芯片及其制备方法与量子计算机

Country Status (1)

Country Link
CN (1) CN115241365B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10657455B2 (en) * 2015-12-16 2020-05-19 Google Llc Programmable universal quantum annealing with co-planar waveguide flux qubits
US11527696B2 (en) * 2017-10-05 2022-12-13 Google Llc Low footprint resonator in flip chip geometry
CN112397862B (zh) * 2019-08-16 2021-11-23 浙江大学 一种基于多模式谐振腔的全连通架构量子芯片
CN114447204B (zh) * 2022-04-11 2022-07-12 材料科学姑苏实验室 一种满足大晶圆尺寸的约瑟夫森结、制备方法和用途

Also Published As

Publication number Publication date
CN115241365A (zh) 2022-10-25

Similar Documents

Publication Publication Date Title
CN110462857B (zh) 用于制造超导集成电路的系统和方法
EP3488474B1 (en) Capping layer for reducing ion mill damage
CN110235150B (zh) 选择性覆盖以减少量子比特失相
CN113921691B (zh) 一种约瑟夫森结、约瑟夫森结阵列、其制备方法和用途
CN109216168A (zh) 图案化方法
CN112885952A (zh) 约瑟夫森参量放大器及其制备方法
JP2023500613A (ja) イオン・インプラント法を使用して製造されるマヨラナ・フェルミ粒子量子コンピューティング・デバイス
JP2023501097A (ja) イオン・インプラント法を使用して製造される両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイス
CN110246762B (zh) 金属侧壁的制备方法及器件结构
CN115241365B (zh) 一种超导量子比特芯片及其制备方法与量子计算机
CN111933523B (zh) 一种用于化合物半导体器件的t型栅制作方法
CN105633100B (zh) 薄膜晶体管阵列面板及其制作方法
US11398593B2 (en) Method for producing an electronic component with double quantum dots
CN112466930A (zh) 一种二维半导体材料的金属接触结构及其制备方法
KR100338823B1 (ko) 반도체장치의 게이트전극 제조방법
CN114692882B (zh) 一种超导量子芯片制备方法
CN111640800B (zh) 一种半导体器件及其制备方法
CN213782022U (zh) 一种二维半导体材料的金属接触结构
CN115516652A (zh) 形成用于制造图案化结构的遮蔽壁的方法
WO2023099810A1 (en) Method to produce superconducting device
CN112864235A (zh) 一种带场板的金刚石场效应晶体管及其制备方法
TW202207357A (zh) 半導體基板及其製造方法
CN116759494A (zh) 一种正装高压led芯片及其制备方法
JPS6329592A (ja) 超伝導素子
CN109088000A (zh) 一种有机薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant