CN110235150B - 选择性覆盖以减少量子比特失相 - Google Patents

Abstract

一种设备，包括：衬底；超导量子干涉设备(SQUID)，其包括布置在衬底的上表面上的超导体迹线，并且具有至少一个中断超导体迹线的路径的约瑟夫森结，其中超导体迹线包括在相应超导临界温度或低于相应超导临界温度下表现出超导特性的第一超导体材料；以及在SQUID的上表面上的电介质覆盖层，其中电介质覆盖层覆盖SQUID的大部分超导体迹线，并且覆盖层包括SQUID的第一区域通过其而暴露的开口，SQUID的第一区域包括第一约瑟夫森结。

Description

选择性覆盖以减少量子比特失相

相关申请的交叉引用

本申请根据35 U.S.C.§119(e)要求2016年12月29日提交的美国临时申请号62/440,304的权益，其全部内容通过引用结合于此。

技术领域

本公开涉及选择性覆盖以减少量子比特的失相。

背景技术

量子计算是一种相对较新的计算方法，它利用量子效应，比如基本状态的叠加和纠缠，以比传统的数字计算机更有效地执行某些计算。与以位(例如“1”或“0”)的形式存储和操纵信息的数字计算机相比，量子计算系统可以使用量子位来操纵信息。量子位可以指能够叠加多个状态(例如“0”和“1”状态的数据)和/或在多个状态中叠加数据本身的量子设备。根据传统术语，量子系统中“0”和“1”状态的叠加可以表示为例如α│0>+β│1>。数字计算机的“0”和“1”状态分别类似于量子位的│0>和│1>基本状态。值│α│²表示量子位处于│0>状态的概率，而值│β│²表示量子位处于│1>基本状态的概率。

发明内容

本公开涉及选择性覆盖以减少量子比特的失相。通常，在一些方面，量子比特的电感部分被覆盖层部分地覆盖，并且由于覆盖层的存在而造成的损失减少了。

通常，在一些方面，本公开的主题可以体现在一种设备中，该设备包括：衬底；超导量子干涉设备(SQUID)，其包括布置在衬底的上表面上的超导体迹线，并且具有至少一个中断超导体迹线的路径的约瑟夫森结(Josephson junction)，其中超导体迹线包括在相应超导临界温度或低于相应超导临界温度下表现出超导特性的第一超导体材料；以及在SQUID的上表面上的电介质覆盖层，其中电介质覆盖层覆盖SQUID的大部分超导体迹线，并且覆盖层包括SQUID的第一区域通过其而暴露的开口，SQUID的第一区域包括第一约瑟夫森结。

所述设备的实施方式可以包括以下特征中的一个或多个。例如，在一些实施方式中，SQUID的第一区域包括第二约瑟夫森结，并且第二约瑟夫森结通过电介质覆盖层中的开口暴露。

在一些实施方式中，SQUID布置成环，其中电介质覆盖层包括第一覆盖层部分、第二覆盖层部分以及将第一覆盖层部分连接到第二覆盖层部分的连接部分，并且电介质覆盖层的连接部分覆盖由环包围的内部区域内的衬底的上表面。

在一些实施方式中，电介质覆盖层的连接部分覆盖由环包围的内部区域内的衬底的整个上表面。开口区域可包括位于连接部分的第一侧的第一部分和位于连接部分的第二相对侧的第二部分，其中第一约瑟夫森结通过开口区域的第一部分暴露，并且SQUID包括通过开口区域的第二部分暴露的第二约瑟夫森结。

在一些实施方式中，SQUID布置成环，并且环的内部内的衬底的上表面通过电介质覆盖层中的开口暴露。

在一些实施方式中，电介质覆盖层包括第一部分和与电介质覆盖层的第一部分分开的第二部分，且电介质覆盖层中的开口位于电介质覆盖层的第一部分与电介质覆盖层的第二部分之间。电介质覆盖层的第一部分的整个边缘可以与电介质覆盖层的第二部分的整个边缘分开均匀的分离距离。电介质覆盖层的第一部分的边缘和电介质覆盖层的第二部分的边缘可以延伸直到第一约瑟夫森结但并不覆盖第一约瑟夫森结。所述设备可以包括暴露在电介质覆盖层中的开口中的第二约瑟夫森结，并且电介质覆盖层的第一部分的边缘和电介质覆盖层的第二部分的边缘可以延伸直到第二约瑟夫森结但并不覆盖第二约瑟夫森结。电介质覆盖层的第一部分的边缘和电介质覆盖层的第二部分的边缘可以从第一约瑟夫森结向后设置。所述设备可以包括暴露在电介质覆盖层中的开口中的第二约瑟夫森结，并且电介质覆盖层的第一部分的边缘和电介质覆盖层的第二部分的边缘从第二约瑟夫森结向后设置。

在一些实施方式中，电介质覆盖层具有从电介质覆盖层的下表面延伸到电介质覆盖层的上表面的1微米或更小的非零厚度。

在一些实施方式中，覆盖层是氧化硅、氮化硅或硅。

在一些实施方式中，电介质覆盖层的宽度比超导体迹线的宽度更宽，使得电介质覆盖层在超导体迹线的相对边缘上延伸。覆盖层可以在超导体迹线的外边缘上延伸不超过约2微米。

在一些实施方式中，SQUID包括：第一部分，其中超导体迹线具有第一宽度；第二部分，其中超导体迹线具有小于第一宽度的第二宽度，其中第二部分包括第一约瑟夫森结，电介质覆盖层覆盖第一部分中的超导体迹线的上表面，并且第二部分中的超导体迹线的上表面通过电介质覆盖层中的开口暴露。

在一些实施方式中，所述设备是量子位或SQUID形成量子位的一部分。

在一些实施方式中，衬底是硅或蓝宝石。

这些及其他实施方式和方面可以具有以下优点中的一个或多个。例如，在一些实施方式中，覆盖层可以减少由吸附物引起的失相。在一些实施方式中，可通过在覆盖层中形成开口来减少损耗。特别地，可以通过定位开口使得一个或多个约瑟夫森结通过开口暴露来减少损耗。

在附图和以下描述中阐述了一个或多个实施例的细节。根据说明书和附图以及权利要求，其他特征和优点将是显而易见的。

附图说明

图1是示出示例性超导干涉设备(SQUID)的俯视图的示意图。

图2A是示出SQUID几何的示例性多物理场仿真模型的电流密度的热图的示意图。

图2B是图2A中所示模型的磁场强度的热图。

图2C是示出在没有覆盖层的情况下归一化为噪声贡献的对噪声的贡献与覆盖层厚度的曲线图。

图3A是示出用于减少失相的示例性类型的结构的示意图。

图3B是图3A中所示的仿真模型的损耗(以dB为单位)与频率的曲线图。

图4A是示出用于减少失相的第二示例性类型的覆盖层结构的示意图。

图4B是示出用于减少失相的第三示例性类型的覆盖层结构的示意图。

图4C是示出用于减少失相的第四示例性类型的覆盖层结构的示意图。

图5A是示出用于减少失相的第五示例性类型的覆盖电介质层结构的示意图。

图5B是示出描绘在略大于覆盖层厚度的一半的位置处(在衬底表面上方z＝0.6μm处)在穿过图5A的结构的覆盖层延伸的平面中的电场(|E|)的大小的热图的示例的示意图。

图5C是描绘作为在没有覆盖层的情况下暴露的约瑟夫森结引线的量的函数的对噪声或损耗的贡献的曲线图。

具体实施方式

失相是维持量子比特(也称为量子位)的相干性的重要障碍。失相是一种噪声过程，其中量子状态的相位变得分散。失相被理解为由相位的随机跳跃或由于量子位的频率的抖动引起的随机相位的累积而发生。超导量子位中的低频噪声的潜在来源包括量子位的电感元件的表面上和界面处的原子和分子的自旋。在许多情况下，超导量子位的电感元件包括超导量子干涉设备(SQUID)。随着原子和分子的自旋随机切换方向，SQUID的磁环境发生变化，导致量子位频率发生变化，从而导致失相。

示例性SQUID几何形状在图1中示出。SQUID包括由两个约瑟夫森结102交叉的方形环状结构100。环状结构100由超导体材料形成，而约瑟夫森结由非超导体材料形成，比如电介质(例如SiO_x)，其中断超导体迹线的路径，或者设置在两个超导体材料部分之间并与之接触。结构100可以形成在电介质衬底上，比如硅或蓝宝石。SQUID(包括本文公开的SQUID)可以用于超导量子位，比如fluxmon量子位、transmon量子位和g-mon量子位以及其他量子位类型。

表面自旋密度被认为是由SQUID表面上的一层吸附物产生的。这种吸附物可以包括例如水和氧，并且通常在制造期间或之后从真空中移除量子位设备时将其引入到SQUID表面。为了减少由这些吸附物引起的失相，可以形成高质量的电介质(例如相对低的杂质)以覆盖SQUID的超导材料。高质量的电介质可以原位形成，例如不从真空中移除量子位，使得吸附物不在SQUID的界面处形成，或者在原位清洁后非原位形成。以这种方式，一旦从真空中移除量子位，吸附物就形成在覆盖层的表面上而不是在SQUID的表面上。因此，吸附物位于更加远离SQUID的超导表面附近存在的高磁场，导致对磁场的干扰减少，因此减少了失相。然而，虽然电介质覆盖层减少了失相，但引入电介质也会产生微波能量损失的来源。

这里描述的技术涵盖用于减少电路元件的失相的方法和设备，比如包括共面波导谐振器的量子位或平面谐振器，而基本上不增加能量损失。通常，本文描述的技术包括用电介质覆盖层选择性地覆盖量子位的超导体材料，例如用电介质覆盖层选择性地覆盖量子位的电感元件。在某些实施方式中，本文描述的技术涵盖一种设备，其具有衬底和布置在该衬底上的超导体迹线并且具有中断超导体迹线的路径的至少一个约瑟夫森结，其中所述超导体迹线包括第一超导体材料，其在相应的超导临界温度或低于相应的超导临界温度下表现出超导特性。在超导体迹线上形成电介质覆盖层，并覆盖大部分超导体迹线直到至少一个约瑟夫森结的第一约瑟夫森结。例如，电介质覆盖层可以覆盖超导迹线的上表面的至少一半面积(例如超导迹线的上表面的面积的大于50％、大于60％、大于70％、大于80％或大于90％)。第一约瑟夫森结未被覆盖层覆盖。相反，第一约瑟夫森结可以通过覆盖层中的开口暴露。如果在超导迹线的路径中包括额外的约瑟夫森结，则这些额外的约瑟夫森结中的一个或多个也可以通过覆盖层中的开口暴露。

更具体地，本文描述的技术涉及选择性地在量子位的这样区域上提供电介质覆盖层，该区域中磁场相对于电场较高(但相对于结的磁场较低)，并且使其他区域未被覆盖(例如不存在覆盖层)，该其他区域中磁场相对于电场较低(但相对于SQUID的其他区域的磁场较高)。这可以包括例如在包括超导材料的量子位的部分(例如量子位的SQUID的部分)上形成电介质覆盖层，并且使包括约瑟夫森结的量子位的部分(例如量子位的SQUID的部分)未被覆盖。通过这样做，可以使用具有真实的适度损耗参数的电介质层。

为了确定覆盖层对噪声的影响，计算了类似于SQUID的示例性方形环结构的磁场分布。图2A是示出有时用于超导量子位的SQUID几何200的示例性原始多物理场仿真模型的示意图。结构200包括区域202a、202b和202c，每个区域对应于实际SQUID设备中的超导体区域。结构200还包括区域204a、204b，其对应于实际SQUID设备中的约瑟夫森结引线。尽管图2A中所示的SQUID结构包括两个约瑟夫森结，但本公开的主题适用于具有其他数量的结的SQUID，例如单结SQUID或三结SQUID。图2A中所示的环结构的几何形状是方形的，具有约4μm的内半径和约8μm的外半径。因此由结构200的外周边限定的方形是16μm×16μm。每个结204a、204b的长度为2μm，宽度为0.25μm。超导体区域和约瑟夫森结被定义为在电介质衬底上具有0.1μm的厚度。电极之间底部的区域210表示其中限定了COMSOL端口，例如其中为模型模拟注入电流。由于该端口很小且在整个电极宽度上，端口对模拟的影响很小。然而，金属的电流密度图将该区域210显示为白色，因为在模型模拟时在端口区域中没有实际金属。对于模型而言，电极之间的间隔或端口宽度为0.5μm。描绘通过结构200的不同区域的电流密度的热图也在图2A中示出。对于该特定结构，热图描绘了约瑟夫森结区域204a、204b中的电流密度最高。

对于结构200，计算衬底与超导体层形成区域202a、202b和202c之间的界面的平面中的磁场强度(|B|)，并且在图2B中示出为热图。从图2B中的绘图可以看出，|B|在约瑟夫森结区域204a、204b所在的区域中也是最高的，但在SQUID的其他区域中相对较低。

对于图2A所示的结构200，计算|B|²的表面积分(也称为磁场能量)，并提供结构200的噪声“指纹”。还对结构200的变化进行磁场能量的计算，其中在结构200的表面上提供电介质覆盖层。电介质覆盖层被建模为直接漂浮在环状结构200上方的表面。覆盖层被建模成覆盖图2A所示的整个结构，并且具有的顶层受到与没有覆盖层的结构200相同的吸附物表面密度的影响。

计算结果示于图2C的曲线中。特别地，图2C中的曲线示出了归一化为没有覆盖层的噪声贡献的对噪声的贡献(在暴露(例如暴露于真空或空气)的所有表面上的|B|²的积分)与覆盖层厚度的关系。因此，对于不存在覆盖层的情况，约瑟夫森结区域204a、204b和超导体区域202a、202b和202c的表面被暴露。模拟的覆盖层的相对磁导率设定为1，例如等于真空，这适用于电介质材料，比如SiO_x。其他电介质材料也可用于电介质，比如氮化硅或硅。如图中所示，模拟的几何形状表明厚度为0.5μm的覆盖层可以将失相噪声贡献大约减小约3倍。此外，厚度为1μm的覆盖层可以大约减少对噪声的贡献约5倍。因此，模拟结果表明，增加SQUID结构上的覆盖层厚度可有助于减少与SQUID结构相关的总表面能，尽管减小的幅度最终可能随厚度增加而减小。也就是说，覆盖层越厚，暴露的顶层离磁场较高的地方越远—因此降低了对噪声的贡献。

接下来，使用多物理场仿真模型研究了去除选择性部分的覆盖层的不同几何形状。图3A是示出用于减少采用仿真模型研究的失相的示例性类型的结构300的示意图。结构300包括形成在电介质衬底320上的一层超导体材料310。超导体材料310可包括例如铝。对超导体材料310进行图案化，以形成共面波导部分302a、接地平面部分302b和SQUID部分302c。SQUID部分302c中的超导体材料被图案化成方形环并且包括两个约瑟夫森结304，其中超导体材料的宽度基本上变窄并被形成结的氧化物层中断。也就是说，超导体迹线在超导体迹线接触约瑟夫森结的区域处从第一宽度过渡到第二宽度，其中第一宽度大于第二宽度。尽管图3A所示的SQUID部分302c包括两个约瑟夫森结，但本公开的主题适用于具有其他数量的结的SQUID，例如单结SQUID或三结SQUID。

在SQUID部分302c中的超导体材料的顶部上，形成第一示例性类型的电介质覆盖层结构306。在图3a所示的示例中，覆盖层306设置在两个物理上分开的部分306a、306b中。图3A中的覆盖层306的布置被称为环状形状，因为它具有类似于环或近似圆形带的形状，除了环已经分成两半。图3A中的环的两个半部306a、306b覆盖预期发生高磁场(相对于电场)和低电场(相对于磁场)的区域(例如SQUID的电感器部分)。不存在覆盖层的区域对应于预期发生低磁场(相对于电场)和高电场(相对于磁场)的区域(例如SQUID的约瑟夫森结以及只有衬底所在的环的内部区域)。没有覆盖层的SQUID区域(例如覆盖层中存在开口的区域)可能不具有在其表面上形成的任何材料。例如，在量子位操作期间，不存在覆盖层并形成开口的SQUID区域可暴露于真空。

当对量子位进行偏置以用于典型操作时，由SQUID(比如贯穿本公开所示的SQUID)包围的磁场通常在(¹/₄)Φ₀的量级，其中Φ₀是通量量子。对于图3A所示的模型，这里的内部面积可以表示为8μm×8μm(4μm的内半径)，因此SQUID环内的典型B场可以表示为B＝(¹/₄)Φ₀/(8μm*8μm)或约10μT。

如图3A所示，覆盖层可以延伸超出超导体材料的边缘并且也覆盖衬底的部分。例如，覆盖层可以延伸超出超导体层的边缘，以与电介质衬底重叠约0.1至约10微米。还如图3A所示，电介质覆盖层覆盖具有第一宽宽度的超导体迹线的部分，而不覆盖直接连接到具有第二窄宽度的约瑟夫森结的超导体迹线的部分。

图3A所示的结构300仅是一种类型的覆盖层结构，其可以形成为减少失相而不会显著增加电路元件(比如量子位)中的能量损失。还分析了各种其他结构并示于图4A-4C。

还针对图3A所示的结构300计算了品质因数Q，其表示谐振器的储能的能量损失率。品质因数是从电路结构的传输中提取的。图3B中的曲线示出了针对图3A所示的仿真模型的示例性传输损耗(dB)(归一化为量子位耦合器的插入损耗)与频率的关系。为了计算品质因数，假设电介质覆盖层的厚度为1微米，并且假设损耗角正切为1*10^-3。在一些实施方式中，Q因数可以表示为Q＝f_峰值/Δf_3dB，其中f_峰值是峰值传输值处的频率，并且Δf_3dB是比f_峰值处的峰值传输值低3dB的传输曲线图的点之间的频率间隔。如图3B所示，利用环状覆盖层的结构300对于f_峰值＝5.3GHz具有小于5MHz的f_3dB。

图4A-4C是示出了为减少量子位失相而评估的其他覆盖层结构的示例的示意图。在每个示例中，电介质覆盖层覆盖位于下方的SQUID结构的至少一部分。图4A-4C中描绘的SQUID结构和尺寸与上面参照图2A和3A描述的相同，虽然这里描述的覆盖层也可以与其他类型的SQUID结构一起使用。

图4A是示出用于减少采用仿真模型研究的失相的第二示例性类型的覆盖层结构400的示意图。覆盖层结构400被称为“完整”结构，其中电介质覆盖层400完全覆盖SQUID，包括超导体环和约瑟夫森结。在图4A所示的示例中，覆盖层延伸超出SQUID的超导体环结构的外边缘2μm。“完整”覆盖层设计的其他实施方式也是可能的。例如，在一些实施方式中，覆盖层的任何部分都不延伸超出下面的超导体层的边缘。例如，电介质覆盖层可以一直延伸到下面的超导体层的边缘。在一些实施方式中，覆盖层延伸1μm、4μm、8μm、10μm、15μm、20μm、25μm或50μm以及超出下面的超导体层的外边缘的其它距离。

图4B是示出用于减少失相的第三示例性类型的覆盖层结构410的示意图。覆盖层结构410被称为“具有中心的环状”结构。在该设计中，覆盖层410设置为两个矩形区域412、414，它们分别覆盖包含超导体材料的SQUID的第一部分和包含超导体材料的SQUID的第二部分。因此，区域412、414覆盖预期发生磁场相对于低电场为较高但相对于结区域中的磁场为较低的区域(例如SQUID的电感器部分)。覆盖层410的两个矩形区域412、414通过电介质材料的连接部分416在它们的中心处彼此连接。覆盖层连接部分416刚好覆盖包围在SQUID环内的衬底的上表面，但未示出覆盖任何超导体区域。这种结构使SQUID的约瑟夫森结通过中心电介质部分416两侧的开口暴露。也就是说，只有包含窄超导体触点的区域和结氧化物以及在结触点之间延伸的衬底的薄部分暴露/未被覆盖。这些是对噪声的贡献小于由于相对高的电场导致的对微波损耗的贡献的区域。这些面积中的区域412、414之间的距离为2微米。尽管示出仅覆盖由SQUID环包围的一些下面的衬底区域，但中心部分416可以具有不同的面积。例如，中心部分的面积可以大到延伸到每个约瑟夫森结。

图4C是示出用于减少失相的第四示例性类型的覆盖层结构420的示意图。覆盖层结构420被称为“回拉”结构。在该结构420中，覆盖电介质层再次形成在两个分开的部分422、424中，每个部分覆盖预期发生的磁场相对于电场为较高但相对于结的磁场为较低的区域(例如SQUID的电感器部分)。不存在覆盖层的区域(例如形成覆盖层中的开口的区域)主要对应于预期发生的磁场相对于电场为较低但相对于SQUID的其他区域中的磁场为较高的区域(例如SQUID的约瑟夫森结和仅有衬底所在的环的内部区域)。然而，与环状结构相反，拉回结构具有从约瑟夫森结附近的边缘拉回的覆盖层，例如在超导体材料从相对宽过渡到相对窄的地方，使宽超导体层的端子部分未被覆盖。此外，虽然一个部分422示出为矩形形状，而第二部分424示出为具有凹口(类似于区域306a或306b)的矩形形状，但“回拉”覆盖层设计不限于这些特殊的形状。例如，在一些实施方式中，回拉设计可以采用彼此面对的两个矩形部分或彼此面对的两个半环形部分以及其他设计。

在回拉结构的示例性配置中，覆盖层下面的超导体材料从具有在远离约瑟夫森结的宽区域中约1至约5微米之间的被理解为与通过超导体层的电流行进方向近似正交的宽度过渡到在约瑟夫森结附近的窄区域中具有约0.4微米至约0.05微米的宽度。在拉回配置中，覆盖层从超导体层从宽过渡到窄的地方拉回的距离426可以例如在约0.05微米至约10微米之间，例如距离426可以是约6微米。

为了模拟不同的覆盖层结构(例如图3和4A-4C中所示的结构)，使用10^-3的介电损耗，其可以按比例缩放到针对各种沉积的电介质的损耗角正切的实际值。假设每个结构的覆盖层厚度在1μm处是恒定的。计算频率为5GHz的不同结构和不同损耗角正切的T1值。T1可被理解为表示谐振器结构的能量相干时间，比如在量子位中发现的那些。高于30-50微秒(比如高于250微秒)的T1时间对于量子计算系统的构造是有利的。不同的角正切代表用作覆盖层的不同电介质材料。例如，1*10^-3的损耗角正切代表氧化硅，2*10^-4的损耗角正切代表氮化硅，以及2*10^-5的损耗角正切代表沉积的非晶硅。

针对四种不同的覆盖层几何形状计算的T1值在下面的表1中示出，其中第一列指的是所分析的特定覆盖层结构。表1的第三行对应于图3的“环状”结构。作为示例，表1示出了使用具有2*10^-4的损耗角正切的电介质完全覆盖SQUID(“完整”)给出了T1为24μs。

表1

如表1所示，通过在SQUID上选择性地形成电介质覆盖层，可以减少与电介质相关的损耗并改善相干时间。去除的电介质材料越多，可以实现更长的相干时间。例如，对于由硅形成的拉回结构，模拟结果表明T1为950微秒是可能的，而当使用完整结构时，相干时间减少了几乎四倍。

图5A是说明用于减少失相的第五示例性类型的覆盖电介质层结构500的示意图。覆盖层500包括覆盖形成在电介质衬底上的SQUID结构的第一部分502a和第二部分502b。图5A中的SQUID结构与本文参考图2-4描述的相同。如本文所解释的，衬底可以包括诸如硅或蓝宝石的电介质，而覆盖层可以包括电介质材料，例如氧化硅、硅(例如非晶硅)或氮化硅。与本文所述的其他覆盖层设计相比，部分502a、502b通过窄恒定宽度间隙506彼此分开。因此，间隙使约瑟夫森结且在某些情况下是超导体层的部分暴露(例如暴露于空气或真空)。为了评估该特定的覆盖层设计，该结构被模拟为采用1μm厚的覆盖层电介质厚度且窄间隙506的宽度等于1.2μm，使得60％的窄Josephson结引线连接部分502a和502b暴露。超导体层的膜厚度设定为100nm。还可以使用其他值。例如，间隙506的宽度可以是1μm、1.5μm、2μm、3μm以及其他值。类似地，覆盖层厚度和超导体厚度也可以变化。

图5B是示出描绘在略大于覆盖层厚度的一半的位置处(在衬底表面上方z＝0.6μm处)在穿过覆盖层延伸的平面中的电场(|E|)的大小的热图的示例的示意图。如图5B的热图所示，E场在结区域之上相对较高。

图5C是描绘作为在没有覆盖层的情况下暴露的约瑟夫森结引线的部分的函数的对损耗的贡献以及噪声(在暴露(例如暴露于真空或空气)的所有表面上的|B|²的积分)或损耗的减少的曲线图。也就是说，x＝0.6将对应于如图5A所示的60％暴露，而对于x>1的值，附接到引线(例如部分502a、502b)的SQUID的部分则未被覆盖/暴露。从图中可以看出，随着更多的约瑟夫森结引线暴露，覆盖层对降低噪声的效果更差，因为它没有完全覆盖约瑟夫森结(例如当暴露部分等于0.6时，效率减少到约72％)。另一方面，随着更多的约瑟夫森结引线暴露，覆盖层对损耗的贡献减小，因为在高E场附近，覆盖层被移除。例如，当暴露部分等于0.6时，归一化的损失减少到48％。

这里公开的技术提供了一种减少失相的可行方法，而不会对量子位能量损耗造成显著损失。覆盖层比如本文公开的结构可以应用于各种不同的超导量子位，比如xmon量子位、gmon量子位或fluxmon量子位。

本说明书中描述的量子主题和量子操作的实施方式可以在合适的量子电路中实现，或者更一般地在量子计算系统中实现，其包括本说明书中公开的结构及其结构等同物，或者它们中的一个或多个的组合。术语“量子计算系统”可以包括但不限于量子计算机、量子信息处理系统、量子加密系统、拓扑量子计算机或量子模拟器。

术语量子信息和量子数据是指由量子系统承载、保持或存储在其中的信息或数据，其中最小的非平凡系统是量子位，例如定义量子信息单元的系统。应理解的是，术语“量子位”包括可在相应的上下文中适当地近似为两级系统的所有量子系统。这种量子系统可以包括多级系统，例如具有两个或更多个级。举例来说，这种系统可包括原子、电子、光子、离子或超导量子位。在一些实施方式中，计算基本状态用地面和第一激发态识别，但应理解的是，其中计算状态用较高级激发状态识别的其他设置是可能的。可以理解，量子存储器是能够以高保真度和效率长时间存储量子数据的设备，例如光-物质界面，其中光用于传输且物质用于存储和保存诸如叠加或量子相干的量子数据的量子特征。

量子电路元件(也称为量子计算电路元件和量子信息处理设备)包括用于执行量子处理操作的电路元件。也就是说，量子电路元件配置为利用诸如叠加和纠缠的量子力学现象来以非确定性方式对数据执行操作。某些量子电路元件比如量子位可以配置为同时表示和操作多于一种状态的信息。超导量子电路元件的示例包括这样的电路元件，比如量子LC振荡器、量子位(例如通量量子位、相位量子位或电荷量子位)以及超导量子干涉设备(SQUID)(例如RF-SQUID或DC-SQUID)等。

本文所述的量子电路元件和经典电路元件的制造可能需要沉积一种或多种材料，比如超导体、电介质和/或金属。取决于所选择的材料，这些材料可以使用沉积过程来沉积，比如化学气相沉积、物理气相沉积(例如蒸发或溅射)或外延技术以及其他沉积过程。本文描述的用于制造电路元件的过程可能需要在制造期间从设备上去除一种或多种材料。取决于要去除的材料，去除过程可以包括例如湿法蚀刻技术、干法蚀刻技术或剥离过程。可以使用已知的光刻技术(例如光刻或电子束光刻)来图案化形成本文所述的电路元件的材料。

作为示例，可以通过提供诸如硅或蓝宝石的电介质衬底，然后使用例如物理气相沉积在衬底上沉积诸如铝的超导体材料层来制造本文所述的结构。可以图案化超导体层(例如通过剥离和/或蚀刻)。可以在图案化的超导体层上形成一个或多个电介质层(例如氧化硅)。在一些情况下，然后在先前沉积的超导体层和/或氧化物上沉积并图案化另外的超导体层以限定电路元件，比如量子计算电路元件，更具体地，比如量子位，包括具有超导量子干涉设备(SQUID)的量子位。然后可以在电路元件上沉积(例如使用物理气相沉积)电介质覆盖层。在一些实施方式中，电介质覆盖层可被图案化(例如使用剥离和/或蚀刻)以限定下面的电路元件将要被暴露的一个或多个区域。例如，覆盖层可被图案化并去除以暴露至少一个约瑟夫森结。在一些实施方式中，覆盖层可被图案化以形成本文描述的覆盖层设计之一，比如图2、3、4A-4C和5A中所描绘的设计。

在使用超导量子电路元件和/或超导经典电路元件(比如本文描述的电路元件)的量子计算系统的操作期间，超导电路元件在低温恒温器内被冷却到允许超导体材料表现出超导特性的温度。超导体(可替代地超导)材料可被理解为在超导临界温度或低于超导临界温度下表现出超导特性的材料。超导材料的示例包括铝(超导临界温度例如为1.2开尔文)、铌(超导临界温度例如为9.3开尔文)和氮化钛(超导临界温度例如为5.6开尔文)。

虽然本说明书包含许多具体的实施方式细节，但是这些不应被解释为对可能要求保护的范围的限制，而是作为可能特定于特别实施方式的特征的描述。在单独实施方式的上下文中在本说明书中描述的某些特征也可以在单个实施方式中组合地实现。相反，在单个实施方式的上下文中描述的各种特征也可以单独地或以任何合适的子组合在多个实施方式中实现。此外，尽管上面的特征可以描述为以某些组合起作用并且甚至最初如此声明，但是在某些情况下可以从组合中切除来自所要求保护的组合的一个或多个特征，并且所要求保护的组合可以针对子组合或者子组合的变化。

类似地，虽然在附图中以特定顺序描绘了操作，但这不应被理解为要求以所示的特定顺序或按顺序执行这些操作，或者执行所有示出的操作，以实现期望的结果。例如，权利要求中记载的动作可以以不同的顺序执行并且仍然实现期望的结果。在某些情况下，多任务并行处理可能是有利的。此外，上述实施方式中的各种部件的分离不应理解为在所有实施方式中都需要这种分离。

已经描述了本发明的许多实施方式。然而，应该理解，在不脱离本发明的精神和范围的情况下，可以进行各种修改。因此，其他实施方式在以下权利要求的范围内。

Claims (20)

1.一种电路元件，包括：

衬底；

超导量子干涉设备(SQUID)，其包括布置在所述衬底的上表面上的超导体迹线，并且具有中断所述超导体迹线的路径的至少一个约瑟夫森结，其中，所述超导体迹线包括在相应超导临界温度或低于相应超导临界温度下表现出超导特性的第一超导体材料；以及

在所述SQUID的上表面上的电介质覆盖层，其中，所述电介质覆盖层覆盖所述SQUID的大部分超导体迹线，并且其中，所述电介质覆盖层包括所述SQUID的第一区域通过其而暴露的开口，所述SQUID的所述第一区域包括所述至少一个约瑟夫森结中的第一约瑟夫森结。

2.根据权利要求1所述的电路元件，其中，所述SQUID的所述第一区域包括第二约瑟夫森结，并且所述第二约瑟夫森结通过所述电介质覆盖层中的所述开口暴露。

3.根据权利要求1所述的电路元件，

其中，所述SQUID布置成环，

其中，所述电介质覆盖层包括第一覆盖层部分、第二覆盖层部分以及将所述第一覆盖层部分连接到所述第二覆盖层部分的连接部分，并且

其中，所述电介质覆盖层的所述连接部分覆盖由所述环包围的内部区域内的所述衬底的上表面。

4.根据权利要求3所述的电路元件，其中，所述电介质覆盖层的连接部分覆盖由所述环包围的内部区域内的所述衬底的整个上表面。

5.根据权利要求3所述的电路元件，

其中，所述开口包括位于所述连接部分的第一侧的第一部分和位于所述连接部分的第二相对侧的第二部分，

其中，所述第一约瑟夫森结通过所述开口的第一部分暴露，并且

其中，所述SQUID包括通过所述开口的第二部分暴露的第二约瑟夫森结。

6.根据权利要求1所述的电路元件，

其中，所述SQUID布置成环，并且所述环的内部内的衬底的上表面通过所述电介质覆盖层中的所述开口暴露。

7.根据权利要求1所述的电路元件，

其中，所述电介质覆盖层包括第一部分和与所述电介质覆盖层的第一部分分开的第二部分，并且

所述电介质覆盖层中的所述开口位于所述电介质覆盖层的第一部分和所述电介质覆盖层的第二部分之间。

8.根据权利要求7所述的电路元件，

其中，所述电介质覆盖层的第一部分的整个边缘与所述电介质覆盖层的第二部分的整个边缘分开均匀的分离距离。

9.根据权利要求7所述的电路元件，

其中，所述电介质覆盖层的第一部分的边缘和所述电介质覆盖层的第二部分的边缘延伸直到所述第一约瑟夫森结但并不覆盖所述第一约瑟夫森结。

10.根据权利要求9所述的电路元件，

其中，所述电路元件包括暴露在所述电介质覆盖层中的所述开口中的第二约瑟夫森结，并且

其中，所述电介质覆盖层的第一部分的边缘和所述电介质覆盖层的第二部分的边缘延伸直到所述第二约瑟夫森结但并不覆盖所述第二约瑟夫森结。

11.根据权利要求7所述的电路元件，

其中，所述电介质覆盖层的第一部分的边缘和所述电介质覆盖层的第二部分的边缘从所述第一约瑟夫森结向后设置。

12.根据权利要求11所述的电路元件，

其中，所述电路元件包括暴露在所述电介质覆盖层中的所述开口中的第二约瑟夫森结，并且

其中，所述电介质覆盖层的第一部分的边缘和所述电介质覆盖层的第二部分的边缘从所述第二约瑟夫森结向后设置。

13.根据权利要求1所述的电路元件，其中，所述电介质覆盖层具有从所述电介质覆盖层的下表面延伸到所述电介质覆盖层的上表面的1微米或更小的非零厚度。

14.根据权利要求1所述的电路元件，其中，所述电介质覆盖层是氧化硅、氮化硅或硅。

15.根据权利要求1所述的电路元件，其中，所述电介质覆盖层的宽度比所述超导体迹线的宽度更宽，使得所述电介质覆盖层在所述超导体迹线的相对边缘上延伸。

16.根据权利要求15所述的电路元件，其中，所述电介质覆盖层在所述超导体迹线的外边缘上延伸不超过2微米。

17.根据权利要求1所述的电路元件，其中，所述SQUID包括：

第一部分，其中所述超导体迹线具有第一宽度；

第二部分，其中所述超导体迹线具有小于所述第一宽度的第二宽度，

其中，所述第二部分包括所述第一约瑟夫森结，

其中，所述电介质覆盖层覆盖所述第一部分中的所述超导体迹线的上表面，并且

其中，所述第二部分中的所述超导体迹线的上表面通过所述电介质覆盖层中的所述开口暴露。

18.根据权利要求1所述的电路元件，其中，所述电路元件是量子位。

19.根据权利要求1所述的电路元件，其中，所述衬底是硅或蓝宝石。

20.根据权利要求1所述的电路元件，其中，所述电路元件是量子计算电路元件。

Images