JP2023501097A - イオン・インプラント法を使用して製造される両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイス - Google Patents

Abstract

デバイス領域およびデバイス領域内の感知領域を定める第１のレジスト・パターンを超伝導体層（４１０）上に形成することによって、量子コンピューティング・デバイスが製造される。感知領域内の超伝導体層が除去され、デバイス領域の外部の下層の半導体層（３４０）の第１の表面の領域を露出する。半導体層の露出された領域がインプラントされ、デバイス領域を取り囲む分離領域を形成する。感知領域、および超伝導体層のデバイスの一部が露出される。半導体層の第１の表面を第１の金属層と結合することによって、感知領域コンタクト（２０２）が形成される。感知領域の外部のデバイス領域の一部内の第１の金属を使用して、ナノロッド・コンタクト（２０６、２１２）が形成される。感知領域内の半導体層の第２の表面上に第２の金属層を成膜することによって、トンネル接合ゲート（２０４）が形成される。

Description

本発明は、一般に、超伝導量子デバイスのための超伝導体デバイス、製造方法、および製造システムに関連している。より詳細には、本発明は、イオン・インプラント法を使用して製造される両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイス（Majorana fermion quantum computing devices）のためのデバイス、方法、およびシステムに関連している。

以下では、単語または語句における接頭辞「Ｑ」は、使用される場合に明示的に区別されない限り、量子コンピューティングの文脈におけるその単語または語句の参照を示している。

分子および素粒子は、基礎的なレベルで物理的世界がどのように動作しているかを研究する物理学の一分野である量子力学の法則に従う。このレベルでは、粒子は、同時に２つ以上の状態になるという奇妙な方法で振る舞い、非常に遠く離れた他の粒子と相互作用する。量子コンピューティングは、これらの量子現象を利用して情報を処理する。

現在使用されているコンピュータは、古典的コンピュータとして知られている（本明細書では、「従来の」コンピュータまたは従来のノード（ＣＮ：conventional nodes）とも呼ばれる）。従来のコンピュータは、フォン・ノイマン・アーキテクチャとして知られているアーキテクチャにおいて、半導体材料および半導体技術を使用して製造された従来のプロセッサ、半導体メモリ、ならびに磁気ストレージ・デバイスまたは半導体ストレージ・デバイスを使用する。特に、従来のコンピュータ内のプロセッサは、バイナリ・プロセッサ（すなわち、１および０で表されたバイナリ・データに対して動作するプロセッサ）である。

量子プロセッサ（ｑプロセッサ）は、もつれさせた量子ビット・デバイス（本明細書では、簡潔に「量子ビット」、複数の「量子ビット」と呼ばれる）の奇妙な性質を使用して、計算タスクを実行する。量子力学が作用する特定の領域では、問題の粒子が、複数の状態（「オン」状態、「オフ」状態、および「オン」状態と「オフ」状態の両方が同時に、など）で存在する可能性がある。半導体プロセッサを使用する２進数計算が、（バイナリ・コードにおける１および０と等価な）オン状態とオフ状態のみを使用することに制限される場合、量子プロセッサは、これらの問題の量子状態を利用して、データ計算において使用できる信号を出力する。

従来のコンピュータは、情報をビットでエンコードする。各ビットは、１または０の値を取ることができる。これらの１および０は、最終的にコンピュータの機能を駆動するオン／オフ・スイッチとして機能する。一方、量子コンピュータは、量子ビットに基づき、重ね合わせおよびエンタングルメントという量子物理学の２つの重要な原理に従って動作する。重ね合わせとは、各量子ビットが、１および０の両方を同時に表すことができるということを意味する。エンタングルメントとは、重ね合わせにおける量子ビットが、非古典的方法で互いに相互関係を持つことができるということ、すなわち、ある量子ビットの状態が（状態が１または０あるいはその両方のいずれであろうと）、別の量子ビットの状態に依存することができるということ、および２つの量子ビットをもつれさせた場合に、個別に扱われる場合よりも多くの情報が２つの量子ビットに関して確認され得るということを意味する。

量子ビットは、これらの２つの原理を使用して、情報のより高度なプロセッサとして動作し、従来のコンピュータを使用して解決することが困難な難しい問題を解くことができるようにする方法で、量子コンピュータを機能させることができる。ＩＢＭは、超伝導量子ビットを使用する量子プロセッサを構築し、その実施可能性を示すことに成功した（ＩＢＭは、米国およびその他の国におけるＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ ｃｏｒｐｏｒａｔｉｏｎの登録商標である）。

超伝導状態では、第一に、材料は電流の通過に対して抵抗を示さない。抵抗がゼロに減少した場合、電流は、エネルギーの消失を伴わずに材料の内部で循環することができる。第二に、材料はマイスナー効果を示す。ただし、マイスナー効果が十分に弱く、外部磁場が超伝導体を貫通せず、その表面にとどまることを条件とする。材料によってこれらの特性のうちの１つまたは両方が示されなくなった場合、材料が常伝導状態にあり、超伝導ではなくなったと言われる。

超伝導材料の臨界温度は、材料が超伝導の特徴を示し始める温度である。超伝導材料は、電流の流れに対して非常に低いか、またはゼロの抵抗率を示す。臨界磁場は、特定の温度で、材料が超伝導のままになる最高の磁場である。

超伝導体は、通常、２つのタイプのうちの１つに分類される。第１種超伝導体は、臨界磁場での単一の遷移を示す。第１種超伝導体は、臨界磁場に達したときに、非超伝導状態から超伝導状態に遷移する。第２種超伝導体は、２つの臨界磁場および２つの遷移を含む。下側の臨界磁場以下で、第２種超伝導体は超伝導状態を示す。上側の臨界磁場の上で、第２種超伝導体は超伝導の特性を示さない。上側の臨界磁場と下側の臨界磁場の間で、第２種超伝導体は混合状態を示す。混合状態では、第２種超伝導体は、不完全なマイスナー効果（すなわち、特定の位置で超伝導体材料を通る、量子化されたパケット内の外部磁場の貫通）を示す。

量子ビットによって処理された情報は、マイクロ波周波数の範囲内で、マイクロ波信号／光子の形態で運ばれるか、または送信される。マイクロ波信号は、捕捉され、処理され、エンコードされている量子情報を解読するために解析される。読み出し回路は、量子ビットの量子状態を捕捉し、読み取り、測定するために量子ビットに結合された回路である。読み出し回路の出力は、計算を実行するためにｑプロセッサによって使用できる情報である。

超伝導量子ビットは、２つの量子状態｜０＞および｜１＞を有する。これらの２つの状態は、原子の２つのエネルギー状態（例えば、超伝導人工原子（超伝導量子ビット）の基底状態（｜ｇ＞）および第１励起状態（｜ｅ＞））であってよい。他の例としては、核スピンまたは電子スピンのスピンアップおよびスピンダウン、結晶欠陥の２つの位置、および量子ドットの２つの状態などが挙げられる。このシステムは量子の性質であるため、２つの状態の任意の組み合わせが許容され、有効である。

量子ビットなどの超伝導デバイスは、既知の半導体製造技術で、超伝導材料および半導体材料を使用して製造される。超伝導デバイスは、通常、異なる材料の１つまたは複数の層を使用して、デバイスの特性および機能を実装する。材料の層は、超伝導性、導電性、半導電性、絶縁性、抵抗性、誘導性、容量性であるか、または任意の数のその他の特性を有することができる。材料の性質、形状、材料のサイズまたは配置、材料に隣接する他の材料、および多くのその他の考慮事項を前提として、異なる方法を使用して、材料のさまざまな層が形成される必要があることがある。

半導体デバイスおよび超伝導デバイスを設計するために使用されるソフトウェア・ツールは、極めて小さいスケールで、電気的レイアウトおよびデバイスの構成要素を生成するか、操作するか、またはその他の方法でそれらのレイアウトおよび構成要素を使用して作業する。そのようなツールが操作できる構成要素の一部は、適切な基板内で形成された場合、直径がわずか数ナノメートルになることがある。

レイアウトは形状を含み、レイアウトの形状および位置は、デバイスの目的に従ってツールにおいて選択される。デバイスまたはデバイスのグループの設計のレイアウト（単にレイアウトとも呼ばれる）が完成した後に、設計がマスクまたはレチクルのセットに変換される。マスクまたはレチクルのセットは、１つまたは複数のマスクまたはレチクルである。製造中に、マスクを通して半導体ウエハーが光または放射線に曝され、構造体を含む微視的構成要素を形成する。このプロセスは、フォトリソグラフィとして知られている。マスクは、マスクの内容をウエハーに製造または印刷するために使用可能である。フォトリソグラフィ印刷プロセスの間に、放射線が、マスクを通して放射線の特定の望ましい強度で焦点を合わせられる。放射線を使用して成膜される任意の材料と組み合わせられる放射線の強度は、一般に、「放射線量」と呼ばれる。放射線の焦点および放射線量は、ウエハー上の構造体の望ましい形状および電気的特性を実現するように制御される。

半導体デバイスまたは超伝導デバイスの製造プロセスは、放射線量だけでなく、さまざまな電気的特性または機械的特性あるいはその両方を有している材料の成膜または除去あるいはその両方のその他の方法も含む。例えば、導電性材料のイオンのビームを使用して、導電性材料が成膜されてよく、化学物質を使用して硬い絶縁体が溶解されるか、または機械的平削りを使用して摩滅されてよい。製造プロセスにおける動作のこれらの例は、制限となるよう意図されていない。当業者は、本開示から、実施形態例に従ってデバイスを製造するために使用できる、製造プロセスにおける多くのその他の動作を思い付くことができるであろう。同じことが、実施形態例の範囲内で企図される。

超伝導デバイスは、多くの場合平面的であり、すなわち、超伝導体構造体が一平面上に製造される。非平面的デバイスは、構造体の一部が製造の特定の平面の上または下に形成される、３次元（３Ｄ：three-dimensional）デバイスである。

量子ゲートは、量子ビットに対して演算を実行する。量子ゲートは、ＡＮＤゲート、ＯＲゲート、およびＮＯＴゲートなどの、古典的コンピューティングにおける基本的演算に類似しており、多くの場合、量子ビットに対するさらに複雑な演算のための基礎的要素として使用される。トポロジー量子計算は、量子計算のための手法であり、量子ゲートが、特定の種類のトポロジー量子オブジェクト（topological quantum object）であるエニオンを編むことによって得られる。トポロジー量子計算を実装するデバイスは、従来の量子コンピューティング・デバイスより長いコヒーレンス時間、およびしたがって、より大きい耐故障性を、従来の量子コンピューティング・デバイスに類似する計算能力と共に提供する可能性がある。

トポロジー量子計算に適しているエニオンの１つの実装は、マヨラナ準粒子（マヨラナ・ゼロ・モード（ＭＺＭ：Majorana zero mode）、またはマヨラナ・フェルミ粒子とも呼ばれる）である。したがって、トポロジー量子コンピューティングは、ＭＺＭを操作すること、およびそれらの状態を測定することを含み、マヨラナ・フェルミ粒子量子コンピューティング・デバイスは、ＭＺＭの操作および状態測定を実装する。

実施形態例は、量子コンピューティング・デバイスを提供する。実施形態は、半導体層の第１の表面の上の超伝導体層上にデバイス領域を含む。実施形態は、デバイス領域内に感知領域を含み、感知領域は、超伝導体層が除去されているデバイス領域の一部を含む。実施形態は、感知領域内の半導体層の第１の表面に結合された第１の金属を含んでいる感知領域コンタクト（sensing region contact）を含む。実施形態は、感知領域の外部のデバイス領域の一部内の超伝導体層に結合された第１の金属を含んでいるナノロッド・コンタクト（nanorod contact）を含む。実施形態は、感知領域内に第２の金属を含んでいるトンネル接合ゲートを含み、トンネル接合ゲートは、半導体層の第２の表面上に配置される。実施形態は、感知領域の外部のデバイス領域の一部内に第２の金属を含んでいる化学ポテンシャル・ゲートを含み、化学ポテンシャル・ゲートは、半導体層の第２の表面上に配置される。
実施形態は、量子コンピューティング・デバイスを製造するための方法を含む。実施形態は、量子コンピューティング・デバイスを製造するための製造システムを含む。

添付の特許請求の範囲において、本発明の特性と考えられている新しい特徴が示される。しかし、本発明自体ならびに本発明の好ましい使用方法、その他の目的、および優位性は、実施形態例の以下の詳細な説明を、添付の図面と一緒に読みながら参照することによって、最も良く理解されるであろう。

実施形態例を実装できるデータ処理システムのネットワークのブロック図を示す図である。 実施形態例に従って、イオン・インプラント法を使用して製造される両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスを示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示す図である。 実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスを製造するための例示的なプロセスのフローチャートを示す図である。

実施形態例は、トポロジー量子計算を実装するデバイスが望ましいが、そのようなデバイスを製造することにおいて困難が存在するということを認識している。マヨラナ・フェルミ粒子量子コンピューティング・デバイスが正しく機能するために、デバイスの層間の膜および界面は、特に高い品質しきい値を超えなければならないが、反応性イオン・エッチング（ＲＩＥ：reactive-ion etching）、洗浄プロセス、および空気酸化などの従来のデバイス処理技術は、膜および層の表面に損傷を与え、品質をそのしきい値未満に低下させる傾向がある。加えて、構造体を分離するために誘電体膜が使用される場合、誘電体膜内の捕捉された電荷が準粒子を生成し、量子ビット・コヒーレンスを抑制する可能性がある制御されない電子密度をもたらすことがある。さらに、半導体および超伝導体の構成要素、ＭＺＭ状態を測定するために使用される領域、ゲート、コンタクト、ならびにワイヤを含んでいる複数の構造体が、１つのデバイスに統合されなければならない。したがって、実施形態例は、十分に高品質な膜および表面を生成する技術を使用してマヨラナ・フェルミ粒子量子コンピューティング・デバイスを製造し、ＲＩＥおよび洗浄プロセスに損傷を与えることを防ぎ、誘電体膜の使用を避けることに対する満たされていない必要性が存在することを認識している。加えて、実施形態例は、マヨラナ・フェルミ粒子量子コンピューティング・デバイスを製造するために使用されるプロセス・フローが、効率的な製造のために、できるだけ少ないマスキング・ステップを含むべきであるということを認識している。さらに、実施形態例は、デバイスのゲートおよびコンタクトをデバイスの両面に配置することが、デバイス間の配線経路決定を改善するということを認識する。

本発明を説明するために使用される実施形態例は、概して、イオン・インプラント法を使用して製造される両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスを提供することによって、前述の問題または必要性およびその他の関連する問題または必要性に対処し、解決する。実施形態例は、イオン・インプラント法を使用して製造される両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスを製造するための新しい製造方法も提供する。実施形態例は、イオン・インプラント法を使用して製造される両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスを製造するためのシステムも提供する。特に、実施形態例は、高品質な膜および膜間の界面の両方を生成するために、既知のｅｐｉプロセスをＩＩＩ－Ｖ量子井戸に使用して、半導体構造体および超伝導体構造体を元の位置で成長させることを提供する。実施形態例は、低放射線量のイオン・インプラントを使用して、回路領域を定め、このようにしてＲＩＥおよび洗浄プロセスに損傷を与えることを防ぎ、膜の導電率を変更し、このようにして誘電体膜の使用を避けることを提供する。加えて、必要な領域から超伝導体を除去するために、軽度のウェット・エッチングが使用され、配線構造体を形成するために、軽度のリフト・オフ・パターン形成が使用される。

図を参照し、特に図１を参照すると、これらの図は、実施形態例が実装されてよいデータ処理環境の例示的な図である。図１は単なる例であり、さまざまな実施形態が実装されてよい環境に関して、どのような制限も主張または意味するよう意図されていない。特定の実装は、以下の説明に基づいて、示された環境に対して多くの変更を行ってよい。

図１は、実施形態例を実装できるデータ処理システムのネットワークのブロック図を示している。データ処理環境１００は、実施形態例を実装できるコンピュータのネットワークである。データ処理環境１００は、ネットワーク１０２を含む。ネットワーク１０２は、データ処理環境１００内で一緒に接続されているさまざまなデバイスとコンピュータの間の通信リンクを提供するために使用される媒体である。ネットワーク１０２は、ワイヤ、無線通信リンク、または光ファイバ・ケーブルなどの接続を含んでよい。

クライアントまたはサーバは、ネットワーク１０２に接続された特定のデータ処理システムの例示的な役割にすぎず、これらのデータ処理システムの他の構成または役割を除外するよう意図されていない。サーバ１０４およびサーバ１０６は、ストレージ・ユニット１０８と共にネットワーク１０２に結合される。ソフトウェア・アプリケーションが、データ処理環境１００内の任意のコンピュータ上で実行されてよい。クライアント１１０、１１２、および１１４も、ネットワーク１０２に結合される。サーバ１０４もしくは１０６、またはクライアント１１０、１１２、もしくは１１４などのデータ処理システムは、データを含んでよく、データ処理システムで実行されるソフトウェア・アプリケーションまたはソフトウェア・ツールを含んでよい。

デバイス１３２は、モバイル・コンピューティング・デバイスの例である。例えば、デバイス１３２は、スマートフォン、タブレット・コンピュータ、ラップトップ・コンピュータ、固定型または携帯型のクライアント１１０、ウェアラブル・コンピューティング・デバイス、または任意のその他の適切なデバイスの形態をとることができる。図１の別のデータ処理システム内で実行されるとして説明された任意のソフトウェア・アプリケーションは、同様の方法でデバイス１３２内で実行されるように構成され得る。図１の別のデータ処理システム内で格納または生成される任意のデータまたは情報は、同様の方法でデバイス１３２内で格納または生成されるように構成され得る。

アプリケーション１０５は、本明細書に記載された実施形態を実装する。製造システム１０７は、量子デバイスを製造するための任意の適切なシステムのソフトウェア・コンポーネントである。一般に、量子コンピューティングを使用するためのデバイスを含む、超伝導デバイスを製造するための製造システムおよびそれらに対応するソフトウェア・コンポーネントが知られている。アプリケーション１０５は、製造アプリケーション１０７を介して、本明細書に記載された方法で、実施形態例において企図されたイオン・インプラント法を使用して製造される新しい両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスの組み立てを引き起こすための命令を、そのような既知の製造システムに提供する。

実施形態は、実施形態例に従ってイオン・インプラント法を使用して製造される両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスを提供する。デバイスは、半導体層の上の超伝導体層と、感知領域と、デバイスの第１の表面に両方とも配置された、感知領域内の感知領域コンタクトおよび感知領域の外部のナノロッド・コンタクトとを含む。デバイスは、デバイスの第２の表面に両方とも配置された、感知領域内のトンネル接合ゲートおよび感知領域の外部の化学ポテンシャル・ゲートも含む。このデバイスは、分離領域に囲まれる。

実施形態は、実施形態例に従ってイオン・インプラント法を使用して製造される両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスの新しい設計および製造方法を提供する。実施形態では、設計／製造システムが、イオン・インプラント法を使用して製造される両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスを設計し、製造する。

別の実施形態は、イオン・インプラント法を使用して製造される両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造方法を、この方法がソフトウェア・アプリケーションとして実装され得るように提供する。製造方法の実施形態を実装するアプリケーションは、リソグラフィ・システムなどの既存の超伝導製造システムと連動して動作するように構成され得る。

説明を明確にするために、実施形態例は、基板上に配置された例示的な数のマヨラナ・フェルミ粒子の操作および測定の構造体を使用して説明されるが、これに限定することを意味していない。実施形態は、実施形態例の範囲内で、異なる数の構造体、異なる構造体の配置、構造体を使用して形成された量子ビット以外の超伝導デバイス、またはその他の種類の量子コンピューティング・デバイス、あるいはこれらの何らかの組み合わせを使用して、実装されることができる。

さらに、例示的な構造体の簡略図が、図および実施形態例において使用される。マヨラナ・フェルミ粒子量子コンピューティング・デバイスの実際の製造では、本明細書において示されず、説明されない追加の構造体、あるいは本明細書において示されて説明された構造体と異なる構造体が、実施形態例の範囲を逸脱せずに、存在してよい。同様に、実施形態例の範囲内で、例示的なデバイスにおいて示されたか、または説明された構造体が、本明細書に記載されたのと同様の動作または結果を生み出すように、異なって製造されてよい。

例示的な構造体、層、および形成の２次元図面内の異なる陰影が付けられた部分は、本明細書に記載されているように、例示的な製造における異なる構造体、層、材料、および形成を表すよう意図されている。異なる構造体、層、材料、および形成は、当業者に知られている適切な材料を使用して製造されてよい。

本明細書において示された特定の形状、場所、位置、または形状の寸法は、そのような特徴が実施形態の特徴として明示的に説明されない限り、実施形態例に対する制限となるよう意図されていない。形状、場所、位置、寸法、数、またはこれらの何らかの組み合わせは、単に図面および説明を明確にするために選択されており、誇張されているか、最小化されているか、またはその他の方法で、実施形態例に従って目的を達成するために実際のリソグラフィにおいて使用されることがある実際の形状、場所、位置、または寸法から変更されていることがある。

さらに、実施形態例は、特定の実際の超伝導デバイスまたは仮想的超伝導デバイス（例えば、単に一例として、現在実行可能な量子ビット）に関して説明される。さまざまな実施形態例によって説明されるステップは、同様の方法でさまざまな量子コンピューティング・デバイスを製造するように適応されることができ、そのような適応は、実施形態例の範囲内で企図される。

実施形態は、アプリケーションにおいて実装されたとき、製造プロセスに、本明細書に記載されているような特定のステップを実行させる。製造プロセスのステップは、複数の図に示されている。特定の製造プロセスにおいて、一部のステップが必要でなくてよい。一部の製造プロセスは、実施形態例の範囲を逸脱することなく、異なる順序でステップを実装するか、特定のステップを組み合わせるか、特定のステップを除去または置き換えるか、あるいはステップのこれらおよびその他の操作の何らかの組み合わせを実行してよい。

実施形態例は、単に例として、特定の種類の材料、電気的特性、熱的特性、構造体、形成、形状、層の向き、方向、ステップ、動作、平面、寸法、数、データ処理システム、環境、構成要素、およびアプリケーションに関して説明される。これらおよびその他の同様のアーチファクトのどのような特定の明示も、本発明を制限するよう意図されていない。これらおよびその他の同様のアーチファクトの任意の適切な明示が、実施形態例の範囲内で選択され得る。

実施形態例は、単に例として、特定の設計、アーキテクチャ、レイアウト、回路図、およびツールを使用して説明されており、これらの実施形態例に制限していない。実施形態例は、他の同等の、または同様の目的を持つ設計、アーキテクチャ、レイアウト、回路図、およびツールと共に使用されてよい。

本開示における例は、単に説明を明確にするために使用されており、これらの実施形態例に制限していない。本明細書に示された利点は、例にすぎず、これらの実施形態例に制限するよう意図されていない。追加の利点または異なる利点が、特定の実施形態例によって実現されてよい。さらに、特定の実施形態例が、上記の利点の一部またはすべてを含むか、あるいは上記の利点を何も含まなくてよい。

図２を参照すると、この図は、実施形態例に従って、イオン・インプラント法を使用して製造される両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスを示している。

特に、図２は、デバイス２００の上面図および断面図を示している。デバイス２００は、実施形態例に従って、イオン・インプラント法を使用して製造されるマヨラナ・フェルミ粒子量子コンピューティング・デバイスである。デバイス２００は、分離領域２４０に囲まれた１つの超伝導島として構成された少なくとも２つのナノロッド構造体２３０および２３２を含んでいる。ナノロッド構造体２３０および２３２は、両方とも感知領域に接続されている。１つの実施形態では、ナノロッド構造体２３０および２３２は、実質的に互いに平行であり、ナノロッド構造体２３０および２３２の各々の一端で感知領域に接続される。別の実施形態では、ナノロッド構造体２３０および２３２は、実質的に互いに直角である。別の実施形態では、ナノロッド構造体２３０および２３２は、傾斜して接触する。各ナノロッド構造体は、保護層３５０によって表面が覆われた半導体層３４０の半導体部分と、半導体層４１０の半導体部分とを含んでいる。

各ナノロッド構造体は、ナノワイヤが１次元トポロジーの超伝導体として機能できるようにするのに適した寸法を有し、例えば、金属の温度を指定された極低温に下げることによって、ナノロッド構造体２３０および２３２の超伝導体部分内の金属が超伝導になることが引き起こされ、デバイス２００が動作可能であるときに、ナノロッドが各端部でＭＺＭを提供するように、化学ポテンシャルおよび磁場が調整される。特に、層３３０および３５０は、電荷キャリアを層３４０の内部に閉じ込めるのに役立ち、一種の量子井戸として機能する。１つの実施形態では、各ナノロッド構造体は、２００ナノメートルの幅および１マイクロメートルの長さがあるが、より小さい寸法および異なる幅と長さの比率も可能であり、実施形態例の範囲内で企図される。

量子コンピューティング・デバイス内でＭＺＭを使用するには、ＭＺＭ対のパリティ測定を実行する能力が必要である。実施形態例は、量子ドットに基づく測定方式を使用して、ＭＺＭのパリティ測定を実行する。具体的には、量子ドット２２０（デバイス２００の感知領域の一部）は、ナノロッド構造体２３０および２３２の各々の一端に接続された半導体ワイヤである。トンネル接合ゲート２０４を使用して、量子ドット２２０とナノロッド構造体２３０および２３２内のＭＺＭの間をトンネルするように電子の振幅を制御し、量子ドット２２０を、ナノロッド構造体２３０および２３２に選択的に結合することができる。ＭＺＭ状態が測定されていない場合、すべての結合が切れ、ＭＺＭ島および量子ドットを、固定電荷を含んだままにする。分離した状態では、電荷に結合する環境ノイズは、ＭＺＭに影響を及ぼさない。したがって、測定が進行中でない限り、ノイズは量子ビット状態を測定することができず、したがって、量子ビット状態を崩壊させることができない。ＭＺＭ状態を測定するために、トンネル接合ゲートが有効化され、例えば量子ドットの電荷を使用して観測可能なエネルギー・シフトを誘発する。

感知領域コンタクト２０２は、量子ドット２２０に結合され、量子ドット内の電子密度を感知するために使用される。ナノロッド・コンタクト２０６および２１２は、ナノロッド構造体２３０の超伝導体部分に結合され、電流をナノロッド構造体の超伝導体部分に通すために使用され、超伝導をナノロッド構造体の超伝導体部分の表面に伝え、デバイス２００を機能させる。化学ポテンシャル・ゲート２０８および２１０は、ナノロッドが各端部でＭＺＭを提供するように、ナノロッドの化学ポテンシャルを調整するために使用される。トンネル接合ゲート２０４は、超伝導体部分に結合された誘電体部分、および誘電体部分に結合された金属部分も含み、デバイスの動作中にナノロッドの導電率をピンチオフするために使用される。感知領域コンタクト２０２、トンネル接合ゲート２０４、および量子ドット２２０は共に、デバイス２００の感知領域を含んでいる。

図３を参照すると、この図は、実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成３００を製造または操作する。半導体層３４０、および保護層３５０は、図２の半導体層３４０、および保護層３５０と同じである。

基板３１０は、極低温の範囲内で動作するときに、少なくとも１００の残留抵抗比（ＲＲＲ：Residual Resistance Ratio）、および４ケルビンで１Ｗ／（ｃｍ＊Ｋ）を超える熱伝導率を示す材料を含む。ＲＲＲは、室温および０Ｋでの材料の抵抗率の比率である。実際には０Ｋに達することができないため、４Ｋでの近似が使用される。例えば、基板３１０は、７７Ｋ～０．０１Ｋの温度範囲内の動作の場合、サファイア、シリコン、石英、ガリウムヒ素（ＧａＡｓ）、溶融石英、アモルファス・シリコン、リン化インジウム（ＩｎＰ）、またはダイヤモンドを使用して形成されてよい。基板材料のこれらの例は、制限となるよう意図されていない。当業者は、本開示から、基板３１０を形成するのに適した多くのその他の材料を思い付くことができるであろう。同じことが、実施形態例の範囲内で企図される。

実施形態は、製造システムに、基板３１０上のバッファ層３２０（エピタキシャル半導体）のエピタキシャル成長を実行させる。バッファ層３２０の材料は、基板３１０および保護層３３０の組成に基づいて選択される。１つの実施形態では、バッファ層３２０は、隣接する保護層３３０の結晶格子に一致するように、インジウムアルミニウムヒ素（ＩｎＡｌＡｓ）で形成される。１つの実施形態では、バッファ層３２０は、保護層３３０内で結晶の欠陥（例えば、転位）を引き起こすのを防ぐために、基板３１０から保護層３３０までの組成における漸進的変化を含む。１つの実施形態では、組成における漸進的変化は、線形変化である。例えば、基板３１０がＧａＡｓを含み、保護層３３０がＩｎＡｓを含む場合、ＩｎＡｓの十分に高品質な層を基板３１０のＧａＡｓ上で直接成長させることは困難である。したがって、バッファ層３２０は、ＧａＡｓを含む基板３１０で開始し、ガリウムが徐々にインジウムに置き換えられ、最終的に保護層３３０のＩｎＡｓに一致する。材料のこれらの例は、制限となるよう意図されていない。当業者は、本開示から、バッファ層３２０を形成するのに適した多くのその他の材料を思い付くことができるであろう。同じことが、実施形態例の範囲内で企図される。

実施形態は、製造システムに、バッファ層３２０上の保護層３３０（エピタキシャル半導体）のエピタキシャル成長を実行させる。保護層３３０および３５０の材料は、特定の品質しきい値を超える結晶品質を提供するように、半導体層３４０の組成に基づいて選択される。１対１の比率でＩｎＡｓを半導体層３４０に使用する実施形態では、０．８のＩｎ対１のＧａ対０．２のＡｓの比率を使用するインジウムガリウムヒ素（ＩｎＧａＡｓ）が保護層３３０および３５０に使用される。０．７のＩｎ対１のＧａ対０．３のＡｓの比率を使用するインジウムガリウムヒ素（ＩｎＧａＡｓ）を半導体層３４０に使用する実施形態では、０．５３のＩｎ対１のＧａ対０．４７のＡｓの比率または０．５２のＩｎ対１のＧａ対０．４８のＡｓの比率を使用するインジウムガリウムヒ素（ＩｎＧａＡｓ）が保護層３３０および３５０に使用される。ＩｎＳｂを半導体層３４０に使用する実施形態では、Ｉｎ０．８０～０．９０Ａｌ０．１～０．２Ｓｂ（１のＩｎ対０．８～０．９のＡｌ対０．１～０．２のＳｂの比率を使用するＩｎＡｌＳｂ）が保護層３３０および３５０に使用される。ＩｎＰを基板として使用する実施形態では、保護層３３０は、基板３１０のＩｎＰに適合させた格子である。しかし、保護層３３０および３５０は、同じ材料で形成される必要はない。加えて、保護層３５０は必須ではない。材料のこれらの例は、制限となるよう意図されていない。当業者は、本開示から、保護層３３０および３５０を形成するのに適した多くのその他の材料を思い付くことができるであろう。同じことが、実施形態例の範囲内で企図される。１つの実施形態では、保護層３３０は、約４ｎｍの厚さであるが、さらに厚い層または薄い層も可能であり、実施形態例の範囲内で企図される。

実施形態は、製造システムに、保護層３３０上の半導体層３４０のエピタキシャル成長を実行させる。実施形態では、半導体層３４０は、１対１のＩｎ：Ａｓの比率を使用するヒ化インジウム（ＩｎＡｓ）、０．７のＩｎ対１のＧａ対０．３のＡｓの比率を使用するインジウムガリウムヒ素（ＩｎＧａＡｓ）、またはインジウムアンチモン（ＩｎＳｂ）で形成される。基板材料のこれらの例は、制限となるよう意図されていない。当業者は、本開示から、基板３１０を形成するのに適した多くのその他の材料を思い付くことができるであろう。同じことが、実施形態例の範囲内で企図される。１つの実施形態では、半導体層３４０は、約７ｎｍの厚さであるが、さらに厚い層または薄い層も可能であり、実施形態例の範囲内で企図される。

実施形態は、製造システムに、半導体層３４０上の保護層３５０（エピタキシャル半導体）のエピタキシャル成長を実行させる。１つの実施形態では、保護層３５０は、約５ｎｍの厚さであるが、さらに厚い層または薄い層も可能であり、実施形態例の範囲内で企図される。保護層３３０または３５０は、製造中の損傷から半導体層３４０の表面を保護する。半導体層３４０の損傷した部分は、デバイスの特性を悪化させる可能性がある。したがって、製造中の損傷のリスクが十分に低い場合、保護層３５０が必ずしも量子ドット構造体を覆わなくてよい。加えて、保護層３３０および３５０は、同じ材料である必要はない。

図４を参照すると、この図は、実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成４００を製造または操作する。基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、および保護層３５０は、図３の基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、および保護層３５０と同じである。

実施形態は、製造システムに、物理的気相成長法（ＰＶＤ：physical vapor deposition）を使用して（例えば、蒸着またはスパッタリングを使用して）、保護層３５０（または保護層３５０が使用されない場合は、半導体層３４０）上で超伝導体層４１０を成膜させる。超伝導体層４１０は、７７Ｋ～０．０１Ｋの極低温の範囲内で超伝導である材料で形成される。アルミニウム（Ａｌ）、ニオブ、鉛、窒化タンタル、チタン、窒化チタン、およびバナジウムが、超伝導体層４１０に適した材料の非限定的な例であるが、多くのその他の材料が、超伝導体層４１０の形成に適しており、同じことが実施形態例の範囲内で企図される。実施形態では、超伝導体層４１０は、５～５０ｎｍの厚さであり、２０～３０ｎｍの厚さであるのが好ましいが、さらに厚い層または薄い層も可能であり、実施形態例の範囲内で企図される。

図５を参照すると、この図は、実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成５００を製造または操作する。基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、および超伝導体層４１０は、図４の基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、および超伝導体層４１０と同じである。

実施形態は、製造システムに、超伝導体層４１０上にレジスト・パターンで形成されるレジスト層５１０を成膜させる。レジスト・パターンは、次に行われるデバイス処理ステップから、ナノロッド領域５２０および５３０、ならびに感知領域５４０を保護する。レジスト層５１０は、リソグラフィにおいて使用される任意のレジスト材料から形成されることができる。

レジスト・パターンで形成されたレジスト層の描写およびリソグラフィ技術の説明は、本明細書に記載された構造体を形成する方法に対する制限と解釈されるべきではない。示されたパターンは、簡略化されて一般化された例にすぎない。示された構造体のリソグラフィは、多くの方法で可能である。例えば、説明された構造体のリソグラフィは、フォトリソグラフィ（光）またはｅビーム・リソグラフィ（電子ビーム）を使用してレジストをパターン形成し、レジストを成長させ、その後、成膜された材料をレジスト内の開口部から取り去るか、または材料をレジスト内の開口部に成膜することによって、現在実現されている。最後に、レジストが除去される。製造プロセスおよび製造技術は、絶えず変化しており、説明された構造体を形成するその他の方法は、結果として生じる構造体が本明細書に記載されている電気的特性、機械的特性、熱的特性、および動作特性を有している限り、実施形態例の企図に含まれる。

図６を参照すると、この図は、実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成６００を製造または操作する。基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、およびレジスト層５１０は、図５の基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、およびレジスト層５１０と同じである。

実施形態は、製造システムに、超伝導体層４１０の一部を除去し、レジスト層５１０によって保護されていない領域内で保護層３５０を露出する、エッチング・プロセスを実行させる。エッチング・プロセスは、レジスト層５１０の下の超伝導体層４１０内のアンダーカット領域であるエッチング領域６１０も生成する。エッチング・プロセスは、製造中の表面の損傷を最小限に抑えるように選択される。１つの実施形態では、エッチング・プロセスは、例えば水酸化テトラメチルアンモニウム（ＴＭＡＨ）を使用する、ウェット・エッチング・プロセスである。

図７を参照すると、この図は、実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成７００を製造または操作する。基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、およびレジスト層５１０は、図６の基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、およびレジスト層５１０と同じである。

実施形態は、製造システムに、イオン・インプラント・プロセスを実行させる。イオン・インプラント・プロセスは、半導体層３４０の露出部分の結晶構造を破壊し、インプラント領域７１０を形成する。インプラント領域７１０内の半導体層３４０は、非導電性であり、したがって、製造されているデバイスを取り囲む分離領域を形成する。イオン・インプラント・プロセスは、分離領域を形成するのに適した任意の材料のイオンを使用する。適切なイオン・インプラント材料の非限定的な例としては、水素、酸素、ヘリウム、ガリウム、アルゴン、およびネオンが挙げられる。その他のイオン・インプラント材料も可能であり、実施形態例の範囲内で企図される。

図８を参照すると、この図は、実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成８００を製造または操作する。基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、レジスト層５１０、およびインプラント領域７１０は、図７の基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、レジスト層５１０、およびインプラント領域７１０と同じである。

実施形態は、製造システムに、レジスト層５１０と、レジスト層５１０内の開口部を通って露出された下層の表面の一部との上に、レジスト・パターンで形成されたレジスト層８１０を成膜させる。レジスト・パターンは、次に行われるデバイス処理ステップから、レジスト開口部８２０以外の領域を保護する。レジスト層８１０は、リソグラフィにおいて使用される任意のレジスト材料から形成されることができ、レジスト層５１０と同じ材料または異なる材料であることができる。

図９を参照すると、この図は、実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成９００を製造または操作する。基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、レジスト層５１０、インプラント領域７１０、レジスト層８１０、およびレジスト開口部８２０は、図８の基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、レジスト層５１０、インプラント領域７１０、レジスト層８１０、およびレジスト開口部８２０と同じである。

実施形態は、製造システムに、超伝導体層４１０を除去し、レジスト層８１０によって保護されていない領域内で保護層３５０を露出する、エッチング・プロセスを実行させる。エッチング・プロセスは、レジスト層５１０および８１０の下の超伝導体層４１０内のアンダーカット領域であるエッチング領域９１０も生成する。エッチング・プロセスは、製造中の表面の損傷を最小限に抑えるように選択され、構成６００を形成するために使用されるプロセスと同じプロセスまたは異なるプロセスであることができる。１つの実施形態では、エッチング・プロセスは、例えば水酸化テトラメチルアンモニウム（ＴＭＡＨ）を使用する、ウェット・エッチング・プロセスである。

図１０を参照すると、この図は、実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成１０００を製造または操作する。基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、およびインプラント領域７１０は、図９の基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、およびインプラント領域７１０と同じである。

実施形態は、製造システムに、レジスト層５１０および８１０を除去し、超伝導体層４１０および保護層３５０の一部を露出する、レジスト除去プロセスを実行させる。実施形態は、リソグラフィにおいて使用される任意のレジスト除去プロセスを使用する。その結果、構成１１００では、超伝導体層４１０の片側の領域内で、保護層３５０の一部が露出される。

図１１を参照すると、この図は、実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成１１００を製造または操作する。基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、およびインプラント領域７１０は、図１０の基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、およびインプラント領域７１０と同じである。

構成１１００は、構成８００および９００を参照して説明された製造ステップを省略し、リソグラフィ・プロセスにおいてレジスト層５１０内で適切に構成されたマスクを使用して図７の構成７００から任意選択的に到達可能な構成である。構成１１００では、超伝導体層４１０を取り囲む領域内で、保護層３５０の一部が露出される。構成１０００および１１００は、同様に機能するが、構成１０００より少ないプロセス・ステップの使用のため、構成１１００が好ましい。

図１２を参照すると、この図は、実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成１２００を製造または操作する。基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、およびインプラント領域７１０は、図１１の基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、およびインプラント領域７１０と同じである。構成１２００は、構成１０００を操作した結果として示されているが、代わりに構成１１００を操作した結果であることもできる。

実施形態は、製造システムに、レジスト層１２１０を成膜させ、レジスト層１２１０は、保護層３５０および超伝導体層４１０の一部を含む領域１２２０を露出する開口部を含んでいる。領域１２２０は、デバイス２００の感知領域になるよう意図されている。レジスト層１２１０は、リソグラフィにおいて使用される任意のレジスト材料から形成されることができ、レジスト層５１０および８１０と同じ材料または異なる材料であることができる。

図１３を参照すると、この図は、実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成１３００を製造または操作する。基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、およびレジスト層１２１０は、図１２の基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、およびレジスト層１２１０と同じである。

実施形態は、製造システムに、超伝導体層４１０を除去し、レジスト層１２１０の下の超伝導体層４１０内のアンダーカット領域を含んでいる領域１３１０内で保護層３５０を露出する、エッチング・プロセスを実行させる。エッチング・プロセスは、製造中の表面の損傷を最小限に抑えるように選択され、構成６００を形成するために使用されるプロセスと同じプロセスまたは異なるプロセスであることができる。１つの実施形態では、エッチング・プロセスは、例えば水酸化テトラメチルアンモニウム（ＴＭＡＨ）を使用する、ウェット・エッチング・プロセスである。

図１４を参照すると、この図は、実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成１４００を製造または操作する。基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、およびインプラント領域７１０は、図１３の基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、およびインプラント領域７１０と同じである。

実施形態は、製造システムに、レジスト層１２１０を除去し、超伝導体層４１０および保護層３５０の一部を露出する、レジスト除去プロセスを実行させる。実施形態は、リソグラフィにおいて使用される任意のレジスト除去プロセスを使用する。任意選択的に、構成１２００および１３００を参照して説明されるレジスト・ステップ、エッチング・ステップ、およびレジスト除去ステップは、リソグラフィ・プロセスにおいてレジスト層５１０または８１０内で適切に構成されたマスクを使用することと組み合わせられることができる。

図１５を参照すると、この図は、実施形態例に従って、両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成１５００を製造または操作する。基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、およびインプラント領域７１０は、図１４の基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、およびインプラント領域７１０と同じである。

実施形態は、製造システムに、構成１４００の上に、露出された領域１５２０および１５３０に開口部を含むレジスト１５１０を成膜させる。レジスト１５１０は、リソグラフィにおいて使用される任意のレジスト材料から形成されることができ、本明細書に記載された他のレジスト層と同じ材料または異なる材料であることができる。

図１６を参照すると、この図は、実施形態例に従って、両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成１６００を製造または操作する。基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、レジスト１５１０、ならびに露出された領域１５２０および１５３０は、図１５の基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、レジスト１５１０、ならびに露出された領域１５２０および１５３０と同じである。

実施形態は、製造システムに、レジスト層内の開口部によって露出された構成１５００の一部の上に金属１６１０を形成させる。金属１６１０は、任意のリソグラフィ・プロセスを金属蒸着に使用して成膜される。金属１６１０は、７７Ｋ～０．０１Ｋの温度範囲内の動作のために、極低温の範囲内で（しきい値ＲＲＲを超え、しきい値熱伝導率を超える）高い導電率および熱伝導率を有する材料を含む。極低温の範囲内で超伝導である金属は、そのような金属が熱を発生させる抵抗がほとんどないため好ましいが、非超伝導金属が使用されることも可能である。金属１６１０の材料の非限定的な例は、金、パラジウム、バナジウム、アルミニウム、鉛、スズ、プラチナ、ニオブ、タンタル、窒化タンタル、チタン、および窒化チタンである。層の材料のこれらの例は、制限となるよう意図されていない。当業者は、本開示から、金属１６１０を形成するのに適した多くのその他の材料を思い付くことができるであろう。同じことが、実施形態例の範囲内で企図される。

保護層３５０上の金属１６１０は、感知領域コンタクト２０２を形成する。超伝導体層４１０上の金属１６１０は、ナノロッド・コンタクト２０６および２１２を形成する。

図１７を参照すると、この図は、実施形態例に従って、両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成１７００を製造または操作する。基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ならびにナノロッド・コンタクト２０６および２１２は、図１６の基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ならびにナノロッド・コンタクト２０６および２１２と同じである。

実施形態は、製造システムに、構成１６００からレジスト１５１０を除去し、構成１７００の下層の一部を露出する、レジスト除去プロセスを実行させる。実施形態は、リソグラフィにおいて使用される任意のレジスト除去プロセスを使用する。

図１８を参照すると、この図は、実施形態例に従って、両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成１８００を製造または操作する。基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ならびにナノロッド・コンタクト２０６および２１２は、図１７の基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ならびにナノロッド・コンタクト２０６および２１２と同じである。

実施形態は、製造システムに、構成１７００の上に封止膜１８１０を成膜させる。封止膜１８１０は、反対面でさらに処理が実行されている間、構成１８００の表面上の構造体を保護する。封止膜１８１０は、リソグラフィにおいて使用される任意の封止膜材料（例えば、ゲルマニウム、酸化シリコンゲルマニウム（ＳｉＧｅ）、酸化タングステン、または酸化ガリウム）から形成されることができる。材料のこれらの例は、制限となるよう意図されていない。当業者は、本開示から、封止膜１８１０を形成するのに適した多くのその他の材料を思い付くことができるであろう。同じことが、実施形態例の範囲内で企図される。

図１９を参照すると、この図は、実施形態例に従って、両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成１９００を製造または操作する。基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ナノロッド・コンタクト２０６および２１２、ならびに封止膜１８１０は、図１８の基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ナノロッド・コンタクト２０６および２１２、ならびに封止膜１８１０と同じである。

実施形態は、製造システムに、封止膜１８１０の上にキャリア・ウエハー１９１０を形成させる。キャリア・ウエハー１９１０は、さらに処理が実行される間に、デバイスの構造支持体を提供する。キャリア・ウエハー１９１０は、本明細書に記載されているように、任意の適切なキャリア・ウエハーまたは基板材料であることができる。キャリア・ウエハーおよび基板の材料のこれらの例は、制限となるよう意図されていない。当業者は、本開示から、キャリア・ウエハー１９１０を形成するのに適した多くのその他の材料を思い付くことができるであろう。同じことが、実施形態例の範囲内で企図される。

図２０を参照すると、この図は、実施形態例に従って、両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成２０００を製造または操作する。基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ナノロッド・コンタクト２０６および２１２、封止膜１８１０、ならびにキャリア・ウエハー１９１０は、図１９の基板３１０、バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ナノロッド・コンタクト２０６および２１２、封止膜１８１０、ならびにキャリア・ウエハー１９１０と同じである。

実施形態は、製造システムに、基板３１０を除去し、さらに処理するためにバッファ層３２０を露出することを実行させる。

図２１を参照すると、この図は、実施形態例に従って、両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成２１００を製造または操作する。バッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ナノロッド・コンタクト２０６および２１２、封止膜１８１０、ならびにキャリア・ウエハー１９１０は、図２０のバッファ層３２０、保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ナノロッド・コンタクト２０６および２１２、封止膜１８１０、ならびにキャリア・ウエハー１９１０と同じである。

実施形態は、製造システムに、バッファ層３２０を除去し、さらに処理するために保護層３３０を露出することを実行させる。

図２２を参照すると、この図は、実施形態例に従って、両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成２２００を製造または操作する。保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ナノロッド・コンタクト２０６および２１２、封止膜１８１０、ならびにキャリア・ウエハー１９１０は、図２１の保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ナノロッド・コンタクト２０６および２１２、封止膜１８１０、ならびにキャリア・ウエハー１９１０と同じである。トンネル接合ゲート２０４ならびに化学ポテンシャル・ゲート２０８および２１０は、図２のトンネル接合ゲート２０４ならびに化学ポテンシャル・ゲート２０８および２１０と同じである。

実施形態は、製造システムに、現在露出されている保護層３３０の上にレジスト２２１０を形成し、それに続いてレジスト２２１０および保護層３３０の露出された領域の上に金属２２２０を形成することを実行させる。レジスト２２１０は、リソグラフィにおいて使用される任意のレジスト材料から形成されることができ、本明細書に記載された他のレジスト層と同じ材料または異なる材料であることができる。金属２２２０は、任意の適切な金属蒸着プロセスを使用して成膜され、本明細書に記載された任意の金属材料から形成されることができ、本明細書に記載された他の金属層と同じ材料または異なる材料であることができる。感知領域内の金属２２２０は、トンネル接合ゲート２０４を形成する。超伝導体層４１０に近接している感知領域の外部の金属２２２０は、化学ポテンシャル・ゲート２０８および２１０を形成する。

図２３を参照すると、この図は、実施形態例に従って、両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成２３００を製造または操作する。保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ナノロッド・コンタクト２０６および２１２、封止膜１８１０、キャリア・ウエハー１９１０、金属２２２０、トンネル接合ゲート２０４、ならびに化学ポテンシャル・ゲート２０８および２１０は、図２２の保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ナノロッド・コンタクト２０６および２１２、封止膜１８１０、キャリア・ウエハー１９１０、金属２２２０、トンネル接合ゲート２０４、ならびに化学ポテンシャル・ゲート２０８および２１０と同じである。

実施形態は、製造システムに、構成２２００からレジスト２２１０を除去するレジスト除去プロセスを実行させる。実施形態は、リソグラフィにおいて使用される任意のレジスト除去プロセスを使用する。

図２４を参照すると、この図は、実施形態例に従って、両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成２４００を製造または操作する。保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ナノロッド・コンタクト２０６および２１２、封止膜１８１０、キャリア・ウエハー１９１０、金属２２２０、トンネル接合ゲート２０４、ならびに化学ポテンシャル・ゲート２０８および２１０は、図２３の保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ナノロッド・コンタクト２０６および２１２、封止膜１８１０、キャリア・ウエハー１９１０、金属２２２０、トンネル接合ゲート２０４、ならびに化学ポテンシャル・ゲート２０８および２１０と同じである。

実施形態は、製造システムに、インプラント領域７１０の露出された一部、保護層３３０、およびトンネル接合ゲート２０４、ならびに化学ポテンシャル・ゲート２０８および２１０の上に、デバイス２００のアクティブな部分の外側のインプラント領域７１０の一部を露出している開口部を含んでいるレジスト２４１０を形成させる。レジスト２２１０は、リソグラフィにおいて使用される任意のレジスト材料から形成されることができ、本明細書に記載された他のレジスト層と同じ材料または異なる材料であることができる。

図２５を参照すると、この図は、実施形態例に従って、両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成２５００を製造または操作する。保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ナノロッド・コンタクト２０６および２１２、封止膜１８１０、キャリア・ウエハー１９１０、金属２２２０、トンネル接合ゲート２０４、化学ポテンシャル・ゲート２０８および２１０、ならびにレジスト２４１０は、図２４の保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ナノロッド・コンタクト２０６および２１２、封止膜１８１０、キャリア・ウエハー１９１０、金属２２２０、トンネル接合ゲート２０４、化学ポテンシャル・ゲート２０８および２１０、ならびにレジスト２４１０と同じである。

実施形態は、製造システムに、インプラント領域７１０の露出された部分を除去して露出された領域２５１０を作成し、封止膜１８１０へのアクセスを可能にする、エッチング・プロセスを実行させる。エッチング・プロセスは、本明細書の他の場所で説明されたプロセスと同じプロセスまたは異なるプロセスであることができる。１つの実施形態では、エッチング・プロセスはＲＩＥを使用する。

図２６を参照すると、この図は、実施形態例に従って、両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成２６００を製造または操作する。保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ナノロッド・コンタクト２０６および２１２、封止膜１８１０、キャリア・ウエハー１９１０、金属２２２０、トンネル接合ゲート２０４、化学ポテンシャル・ゲート２０８および２１０、ならびに露出された領域２５１０は、図２５の保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ナノロッド・コンタクト２０６および２１２、封止膜１８１０、キャリア・ウエハー１９１０、金属２２２０、トンネル接合ゲート２０４、化学ポテンシャル・ゲート２０８および２１０、ならびに露出された領域２５１０と同じである。

実施形態は、製造システムに、露出された領域２５１０の他の部分を孤立したままにしながら、露出された領域２５１０の一部にコンタクト領域２６１０を形成させる。コンタクト領域２６１０は、感知領域コンタクト２０２、ナノロッド・コンタクト２０６および２１２、ならびにデバイス２００の片面上のその他の構造体との電気的結合を提供する。コンタクト領域２６１０は、任意の適切な導電性の材料で形成され、任意の適切な蒸着プロセスを使用して成膜され、本明細書に記載された他の金属材料と同じ材料または異なる材料であることができる。

図２７を参照すると、この図は、実施形態例に従って、両面を有するマヨラナ・フェルミ粒子量子コンピューティング・デバイスの製造において達する例示的な構成のブロック図を示している。図１のアプリケーション１０５は、製造システム１０７と情報をやりとりし、本明細書に記載されているように、構成２７００を製造または操作する。保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ナノロッド・コンタクト２０６および２１２、封止膜１８１０、キャリア・ウエハー１９１０、金属２２２０、トンネル接合ゲート２０４、化学ポテンシャル・ゲート２０８および２１０、ならびに露出された領域２５１０は、図２５の保護層３３０、半導体層３４０、保護層３５０、超伝導体層４１０、インプラント領域７１０、金属１６１０、感知領域コンタクト２０２、ナノロッド・コンタクト２０６および２１２、封止膜１８１０、キャリア・ウエハー１９１０、金属２２２０、トンネル接合ゲート２０４、化学ポテンシャル・ゲート２０８および２１０、ならびに露出された領域２５１０と同じである。

実施形態は、製造システムに、キャリア・ウエハー１９１０との接着層として機能するための十分な封止膜１８１０を超伝導体層４１０の近くの領域内に残しながら、露出された領域２５１０を通して封止膜１８１０の大部分を除去させる。実施形態では、ウェット・プロセスを使用して（例えば、水または有機溶媒を使用して、あるいは軽度のウェット・エッチング・プロセスまたは軽度のプラズマ・エッチング・プロセスを使用して）、封止膜１８１０が除去される。封止膜１８１０のその他の除去方法も可能であり、実施形態例の範囲内で企図される。構成２７００は、デバイス２００の完成した形態である。

図２８を参照すると、この図は、実施形態例に従って、マヨラナ・フェルミ粒子量子コンピューティング・デバイスを製造するための例示的なプロセスのフローチャートを示している。１つまたは複数の実施形態では、プロセス２８００は、アプリケーション１０５において実施され、アプリケーション１０５は、図１の製造システム１０７などの製造システムに、本明細書に記載された動作を実行させる。

ブロック２８０２で、アプリケーションは、製造システムに、基板表面上で、バッファ層、第１の保護層、半導体層、および超伝導体層を連続して形成させる。ブロック２８０４で、アプリケーションは、製造システムに、デバイス領域およびデバイス領域内の感知領域を定める第１のレジスト・パターンを超伝導体層上に形成させる。ブロック２８０６で、アプリケーションは、製造システムに、エッチング・プロセスを使用して、感知領域内の超伝導体層を除去し、第１のレジスト・パターンによって保護されていないデバイス領域の外部の下層の半導体層の領域を露出することを実行させる。ブロック２８０８で、アプリケーションは、製造システムに、半導体層の露出された領域をインプラントし、デバイス領域を取り囲む分離領域を形成することを実行させる。ブロック２８１０で、アプリケーションは、製造システムに、エッチング・プロセスを使用して、感知領域、および分離領域に隣接する超伝導体層のデバイス領域の一部を露出させる。ブロック２８１２で、アプリケーションは、製造システムに、金属層を成膜することによって、感知領域内の感知領域ゲートおよび感知領域の外部のデバイス領域の一部内のナノロッド・コンタクトを形成させる。ブロック２８１４で、アプリケーションは、製造システムに、封止膜およびキャリア・ウエハーを使用して、感知領域コンタクト、ナノロッド・コンタクト、および超伝導体層を保護させる。ブロック２８１６で、アプリケーションは、製造システムに、第２の金属層を成膜することによって、感知領域内のトンネル接合ゲートおよび感知領域の外部のデバイス領域の一部内の化学ポテンシャル・ゲートを、感知領域ゲートおよびナノロッド・コンタクトとは反対の半導体層の表面に形成させる。ブロック２８１８で、アプリケーションが、製造システムに、封止膜の一部を除去させる。その後、プロセス２８００が終了する。

本明細書では、関連する図面を参照して、本発明のさまざまな実施形態が説明される。本発明の範囲から逸脱することなく、代替の実施形態が考案されることができる。さまざまな接続および位置関係（例えば、上部、下部、上、下、隣接など）が、以下の説明および図面における要素間で示されているが、当業者は、本明細書に記載された位置関係の多くが、向きが変更されても説明された機能が維持される場合に、向きに依存しないということを認識するであろう。それらの接続または位置関係あるいはその両方は、特に規定されない限り、直接的または間接的であることができ、本発明はこの点において限定するよう意図されていない。したがって、各実体の結合は、直接的結合または間接的結合を指すことができ、各実体間の位置関係は、直接的位置関係または間接的位置関係であることができる。間接的位置関係の一例として、本説明において、層「Ｂ」の上に層「Ａ」を形成することへの言及は、層「Ａ」および層「Ｂ」の関連する特性および機能が中間層によって大幅に変更されない限り、１つまたは複数の中間層（例えば、層「Ｃ」）が層「Ａ」と層「Ｂ」の間にある状況を含んでいる。

以下の定義および略称が、特許請求の範囲および本明細書の解釈に使用される。本明細書において使用されているように、「備える」、「備えている」、「含む」、「含んでいる」、「有する」、「有している」、「含有する」、「含有している」という用語、またはこれらの任意のその他の変形は、非排他的包含をカバーするよう意図されている。例えば、要素のリストを含んでいる組成、混合、工程、方法、製品、または装置は、それらの要素のみに必ずしも限定されず、明示されていないか、またはそのような組成、混合、工程、方法、製品、または装置に固有の、その他の要素を含むことができる。

さらに、「例示的」という用語は、本明細書では「例、事例、または実例としての役割を果たす」ことを意味するために使用される。「例示的」として本明細書に記載された実施形態または設計は、必ずしも他の実施形態または設計よりも好ましいか、または有利であると解釈されるべきではない。「少なくとも１つ」および「１つまたは複数」という用語は、１以上の任意の整数（すなわち、１、２、３、４など）を含んでいると理解される。「複数」という用語は、２以上の任意の整数（すなわち、２、３、４、５など）を含んでいると理解される。「接続」という用語は、間接的「接続」および直接的「接続」を含むことができる。

本明細書における「一実施形態」、「実施形態」、「実施形態例」などへの参照は、記載された実施形態が特定の特徴、構造、または特性を含むことができるが、すべての実施形態が特定の特徴、構造、または特性を含んでも含まなくてもよいということを示している。さらに、そのような語句は必ずしも同じ実施形態を参照していない。また、特定の特徴、構造、または特性がある実施形態に関連して説明される場合、明示的に説明されるかどうかにかかわらず、他の実施形態に関連してそのような特徴、構造、または特性に影響を与えることは、当業者の知識の範囲内にあると考えられる。

「約（about）」、「実質的に（substantially）」、「約（approximately）」、およびこれらの変形の用語は、本願書の出願時に使用できる機器に基づいて、特定の量の測定に関連付けられた誤差の程度を含むよう意図されている。例えば、「約（about）」は、特定の値の±８％または５％、あるいは２％の範囲を含むことができる。

本発明のさまざまな実施形態の説明は、例示の目的で提示されているが、網羅的であることは意図されておらず、開示された実施形態に制限されない。説明された実施形態の範囲および思想から逸脱しない多くの変更および変形が、当業者にとって明らかであろう。本明細書で使用された用語は、実施形態の原理、実際の適用、または市場で見られる技術を超える技術的改良を最も適切に説明するため、または他の当業者が本明細書に記載された実施形態を理解できるようにするために選択されている。

Claims (20)

1. 量子コンピューティング・デバイスであって、
   半導体層の第１の表面の上の超伝導体層上に位置するデバイス領域と、
   前記デバイス領域内に位置する感知領域であって、超伝導体層を含んでいない前記デバイス領域の一部を含んでいる、前記感知領域と、
   前記感知領域内の前記半導体層の前記第１の表面に結合された第１の金属を含んでいる感知領域コンタクトと、
   前記感知領域の外部の前記デバイス領域の前記一部内の前記超伝導体層に結合された前記第１の金属を含んでいるナノロッド・コンタクトと、
   前記感知領域内に第２の金属を含んでいるトンネル接合ゲートであって、前記半導体層の第２の表面上に配置される、前記トンネル接合ゲートと、
   前記感知領域の外部の前記デバイス領域の一部内に前記第２の金属を含んでいる化学ポテンシャル・ゲートであって、前記半導体層の前記第２の表面上に配置される、前記化学ポテンシャル・ゲートとを含む、量子コンピューティング・デバイス。
2. 前記第１のデバイス領域が、第１のナノロッド領域、前記第１のナノロッド領域と実質的に平行な第２のナノロッド領域、および前記感知領域を含み、前記感知領域が前記第１のナノロッド領域および前記第２のナノロッド領域を接続する、請求項１に記載の量子コンピューティング・デバイス。
3. 基板の第１の表面上に形成されたバッファ層と、
   前記半導体層の前記第２の表面の下に形成された第１の保護層と、
   前記第１の保護層上に形成された前記半導体層とをさらに含む、請求項１または２のいずれか一項に記載の量子コンピューティング・デバイス。
4. 前記バッファ層がインジウムアルミニウムヒ素を含む、請求項３に記載の量子コンピューティング・デバイス。
5. 前記第１の保護層がインジウムガリウムヒ素を含む、請求項３または４のいずれか一項に記載の量子コンピューティング・デバイス。
6. 前記超伝導体層がアルミニウムを含む、請求項１ないし５のいずれか一項に記載の量子コンピューティング・デバイス。
7. 前記半導体層の前記第１の表面と前記超伝導体層の間に形成された第２の保護層をさらに含む、請求項１ないし６のいずれか一項に記載の量子コンピューティング・デバイス。
8. 前記デバイス領域を取り囲む分離領域をさらに含み、前記分離領域が、前記超伝導体層が除去されて前記半導体層がインプラントされている領域を含む、請求項１ないし７のいずれか一項に記載の量子コンピューティング・デバイス。
9. 量子コンピューティング・デバイスを製造するためのコンピュータ実装方法であって、前記方法が、
   デバイス領域および前記デバイス領域内の感知領域を定める第１のレジスト・パターンを、超伝導体層上に形成することと、
   エッチング・プロセスを使用して、前記感知領域内の前記超伝導体層を除去することであって、前記エッチングが、前記第１のレジスト・パターンによって保護されていない前記デバイス領域の外部の下層の半導体層の第１の表面の領域を露出する、前記除去することと、
   前記半導体層の前記第１の表面の前記露出された領域をインプラントすることであって、前記デバイス領域を取り囲む分離領域を形成する、前記インプラントすることと、
   前記インプラントの後にエッチング・プロセスを使用して、前記感知領域、および前記分離領域に隣接する前記超伝導体層の前記デバイス領域の一部を露出することと、
   前記半導体層の前記第１の表面を第１の金属層と結合することによって、感知領域コンタクトを形成することと、
   前記感知領域の外部の前記デバイス領域の前記一部内の前記超伝導体層に結合された前記第１の金属を使用してナノロッド・コンタクトを形成することと、
   前記感知領域内の前記半導体層の第２の表面上に第２の金属層を成膜することによって、トンネル接合ゲートを形成することとを含む、コンピュータ実装方法。
10. 前記第１のデバイス領域が、第１のナノロッド領域、前記第１のナノロッド領域と実質的に平行な第２のナノロッド領域、および前記感知領域を含み、前記感知領域が前記第１のナノロッド領域および前記第２のナノロッド領域を接続する、請求項９に記載のコンピュータ実装方法。
11. 基板の第１の表面上にバッファ層を形成することと、
    前記バッファ層上に第１の保護層を形成することと、
    第１の保護層上に前記半導体層を形成することと、
    前記半導体層の前記第１の表面上に前記超伝導体層を形成することとをさらに含む、請求項９または１０のいずれか一項に記載のコンピュータ実装方法。
12. 前記バッファ層がインジウムアルミニウムヒ素を含む、請求項１１に記載のコンピュータ実装方法。
13. 前記第１の保護層がインジウムガリウムヒ素を含む、請求項１１または１２のいずれか一項に記載のコンピュータ実装方法。
14. 前記超伝導体層がアルミニウムを含む、請求項９ないし１３のいずれか一項に記載のコンピュータ実装方法。
15. 前記半導体層の前記第１の表面と前記超伝導体層の間に第２の保護層を形成することをさらに含む、請求項９ないし１４のいずれか一項に記載のコンピュータ実装方法。
16. 前記第１の金属層を成膜する前に、前記第１のレジスト・パターンを除去することをさらに含む、請求項９ないし１５のいずれか一項に記載のコンピュータ実装方法。
17. 前記第１の金属層を成膜することが、第２のレジスト・パターンによって定められた領域内で実行される、請求項９ないし１６のいずれか一項に記載のコンピュータ実装方法。
18. 前記第２の金属層を成膜する前に、
    封止膜を使用して、前記感知領域コンタクト、前記ナノロッド・コンタクト、および前記超伝導体層を保護することと、
    前記封止膜の上にキャリア・ウエハーを成膜することとをさらに含む、請求項９ないし１７のいずれか一項に記載のコンピュータ実装方法。
19. 前記半導体層の前記第２の表面上に前記第２の金属層を成膜することによって形成することをさらに含む、請求項９ないし１８のいずれか一項に記載のコンピュータ実装方法。
20. リソグラフィ・コンポーネントを備えている超伝導体製造システムであって、前超伝導体製造システムが、少なくとも１つのダイに対して操作されたときに、
    デバイス領域および前記デバイス領域内の感知領域を定める第１のレジスト・パターンを、超伝導体層上に形成することと、
    エッチング・プロセスを使用して、前記感知領域内の前記超伝導体層を除去することであって、前記エッチングが、前記第１のレジスト・パターンによって保護されていない前記デバイス領域の外部の下層の半導体層の第１の表面の領域を露出する、前記除去することと、
    前記半導体層の前記第１の表面の前記露出された領域をインプラントすることであって、前記デバイス領域を取り囲む分離領域を形成する、前記インプラントすることと、
    前記インプラントの後にエッチング・プロセスを使用して、前記感知領域、および前記分離領域に隣接する前記超伝導体層の前記デバイス領域の一部を露出することと、
    前記半導体層の前記第１の表面を第１の金属層と結合することによって、感知領域コンタクトを形成することと、
    前記感知領域の外部の前記デバイス領域の前記一部内の前記超伝導体層に結合された前記第１の金属を使用してナノロッド・コンタクトを形成することと、
    前記感知領域内の前記半導体層の第２の表面上に第２の金属層を成膜することによって、トンネル接合ゲートを形成することとを含む動作を実行して量子コンピューティング・デバイスを製造する、超伝導体製造システム。

Images