CN110402446B - 在堆叠量子计算设备中的集成电路元件 - Google Patents

在堆叠量子计算设备中的集成电路元件 Download PDF

Info

Publication number
CN110402446B
CN110402446B CN201780088359.0A CN201780088359A CN110402446B CN 110402446 B CN110402446 B CN 110402446B CN 201780088359 A CN201780088359 A CN 201780088359A CN 110402446 B CN110402446 B CN 110402446B
Authority
CN
China
Prior art keywords
region
chip
quantum computing
computing device
qubit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780088359.0A
Other languages
English (en)
Other versions
CN110402446A (zh
Inventor
J.S.凯莉
J.Y.穆图斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
Google LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Google LLC filed Critical Google LLC
Priority to CN202211550171.2A priority Critical patent/CN115759268A/zh
Publication of CN110402446A publication Critical patent/CN110402446A/zh
Application granted granted Critical
Publication of CN110402446B publication Critical patent/CN110402446B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

一种堆叠量子计算设备，包括：包括超导量子比特的第一芯片，其中超导量子比特包括超导量子干涉器件(SQUID)区域、控制区域和读出区域；以及键合到第一芯片的第二芯片，其中第二芯片包括与SQUID区域重叠的第一控制元件，从控制区域横向移位且不与控制区域重叠的第二控制元件，以及与读出区域重叠的读出器件。

Description

在堆叠量子计算设备中的集成电路元件
技术领域
本公开涉及在堆叠量子计算设备中的集成电路元件。
背景技术
量子计算是一种相对新的计算方法，它利用诸如基本状态和纠缠的叠加的量子效应以比经典数字计算机更有效地执行某些计算。与以比特形式(例如，“1”或“0”)存储和操纵信息的数字计算机相反，量子计算系统可以使用量子比特(qubit)操纵信息。量子比特可以指代使能多种状态(例如，处于“0”和“1”状态两者的数据)的叠加的量子设备和/或指代在多种状态下的数据本身的叠加。根据传统术语，量子系统中“0”和“1”状态的叠加可以表示为例如α│0>+β│1>。数字计算机的“0”和“1”状态分别类似于量子比特的│0>和│1>基本状态。值│α│2表示量子比特处于│0>状态的概率，而值│β│2表示量子比特处于│1>基本状态的概率。
发明内容
一般地，在一些方面，本公开涉及一个或多个设备，设备包括第一芯片和第二芯片，第一芯片包括超导量子比特，其中超导量子比特包括超导量子干涉器件(superconducting quantum interference device，SQUID)区域、控制区域和读出区域，并且第二芯片键合到第一芯片，其中第二芯片包括与SQUID区域重叠的第一控制元件、从控制区域横向移位且不与控制区域重叠的第二控制元件、以及与读出区域重叠的读出器件。
设备的实施方式可以包括一个或多个以下特征。例如，在一些实施方式中，读出器件包括谐振器元件和焊盘元件，其中谐振器元件电耦合到焊盘元件，并且焊盘元件与读出区域重叠，而谐振器不与读出区域重叠。
在一些实施方式中，焊盘元件与读出区域对称地对准。
在一些实施方式中，面向第二芯片并被焊盘元件重叠的读出区域的表面面积小于面向第一芯片的焊盘元件的表面面积。
在一些实施方式中，焊盘元件可操作以电容地耦合到读出区域。
在一些实施方式中，第一芯片包括超导体接地面，其边缘与超导量子比特的控制区域对准，使得该边缘包括凹陷区域，在该凹陷区域中超导体接地面的一部分被移除，并且控制元件在凹陷区域上方对准。
在一些实施方式中，面向第一芯片的第二控制元件的表面面积小于面向第二芯片的凹陷区域的表面面积。
在一些实施方式中，第二控制元件可操作以电容地耦合到控制区域。
在一些实施方式中，第二元件可操作以激励超导量子比特。
在一些实施方式中，第一控制元件包括偏置线圈，其中偏置线圈包括布置成环状的超导体材料层，并且其中SQUID区域包括布置成环形的SQUID。
在一些实施方式中，环状包括内部环状边缘和外部环状边缘，其中内部环状边缘在环形的内部区域内对准，并且外部环状边缘在环形的内部区域外对准。
在一些实施方式中，内部环状边缘和定义环形的内部区域的环形的边缘之间的横向距离至少为2微米，并且外部环状边缘和由环形的内部区域定义的环形的边缘之间的横向距离至少为2微米。
在一些实施方式中，环状包括内部环状边缘和外部环状边缘，其中外部环状边缘在环形的内部区域内对准。
在一些实施方式中，外部环状边缘和定义环形的内部区域的环形的边缘之间的横向距离至少为2微米。
在一些实施方式中，第一控制元件可操作以调谐超导量子比特。
在一些实施方式中，第一控制元件可操作以电感地耦合到SQUID区域。
在一些实施方式中，第一芯片凸块键合到第二芯片。
在一些实施方式中，第一芯片和第二芯片之间存在间隙，其中第一芯片和第二芯片之间的间隙的高度为1-10微米。
在一些实施方式中，第一控制元件、第二控制元件和读出器件包括超导体材料。
在一些实现方式中，超导量子比特是transmon量子比特、通量量子比特或gmon量子比特。
一般地，在一些方面，本公开的主题可以体现在操作量子计算系统的方法中，其中操作量子计算系统包括操作量子计算设备。量子计算设备包括，例如，包括超导量子比特的第一芯片以及键合到第一芯片的第二芯片，其中超导量子比特包括SQUID区域、控制区域和读出区域，，其中第二芯片包括与SQUID区域重叠的第一控制元件、从控制区域横向移位且不与控制区域重叠的第二控制元件、以及与读出区域重叠的读出器件。操作量子计算设备可以包括使用量子计算设备相干处理存储在超导量子比特中的量子信息。操作量子计算系统还可以包括从量子计算系统获得输出，并且使用经典电路元件处理输出。
可以实施本说明书中描述的主题的特定实施例，以实现一个或多个以下优点。例如，在一些实施例中，本文公开的设备和方法增加了芯片未对准容限，以保持量子比特相干性和量子比特耦合强度，同时减少堆叠量子计算设备(例如倒装芯片架构)中的杂散耦合效应。额外地，在一些实施例中，本文公开的设备和方法通过3D集成允许增加量子比特密度(例如，从超导量子比特的一维链到超导量子比特的二维阵列)和/或增加量子比特耦合。此外，在一些实施例中，本文公开的设备和方法可以减少可能由沉积的电介质材料引起的量子电路元件中的能量损耗和耗散。
一个或多个实施例的细节在附图和以下描述中阐述。从说明书、附图和权利要求书中，其他特征和优点将是显而易见的。
附图说明
图1是示出二维量子比特阵列的示例的示意图。
图2是示出包括第一芯片和第二芯片的堆叠量子计算设备的示例的示意图。
图3A-3B是示出示例堆叠量子计算设备的不同视图的示意图。
图3C是示出堆叠量子计算设备的第二芯片的俯视图的示意图。
图4A是示出形成在第二芯片上的读出器件的俯视图的示意图。
图4B是示出形成在第一芯片上的超导量子比特的读出区域的俯视图的示意图。
图4C是示出在第一芯片的读出区域上方对准第二芯片的读出器件的第二芯片的俯视图的示意图。
图5A是示出形成在第二芯片上的第一控制元件的俯视图的示意图。
图5B是示出第一芯片上超导量子比特的超导量子干涉器件(SQUID)区域的俯视图的示意图。
图5C是示出在第一芯片的SQUID区域上方对准第二芯片的第一控制元件的第二芯片的俯视图的示意图。
图6A是示出形成在第二芯片上的第二控制元件的俯视图的示意图。
图6B是示出超导量子比特的控制区域和第一芯片上的凹陷区域的俯视图的示意图。
图6C是示出在第一芯片的凹陷区域上方对准第二芯片的第二控制元件的第二芯片的俯视图的示意图。
图7是示出堆叠量子计算设备的第二芯片到第一芯片的俯视图的光学显微照片。
具体实施方式
量子计算需要相干地处理存储在量子计算机的量子比特(qubits)中的量子信息。超导量子计算是其中量子计算电路元件部分由超导体材料形成的量子计算技术的有希望的实施方式。超导量子计算机通常是多级系统，其中只有前两级被用作计算基础。在某些实施方式中，量子电路元件(例如，量子计算电路元件)，诸如量子比特，在非常低的温度下工作，从而可以实现超导性，并且从而热波动不会导致能级之间的转换。额外地，可能优选的是，量子计算电路元件以低能量损耗和耗散操作(例如，量子计算电路元件表现出高品质因数，Q)。低能量损耗和耗散可以有助于避免例如量子退相干(decoherence)。
在某些类型的量子计算处理器中，诸如量子退火器，量子处理器的量子比特以可控的方式可操作地耦合在一起，使得每个量子比特的量子状态影响与其耦合的其他量子比特的相应的量子状态。取决于处理器设计，所选架构可能会限制可用于耦合的量子比特的密度和总数，且从而限制处理器执行需要大量量子比特的复杂问题的能力。此外，在某些量子计算设计中，量子比特可能由于与两级系统的相互作用而遭受能量损耗和退相干。两级系统(two-level systems，TLS)是固有地存在于电介质衬底中的材料缺陷，源于电介质衬底中原子的两种配置之间的隧穿效应，或者在一些实施方式中，是固有地存在于材料层之间的界面处的材料缺陷。例如，在使用由超导体材料形成的量子比特的量子计算机中，来自例如沉积电介质、量子计算机与其通信的经典电路元件以及来自经典电路元件和量子电路元件之间的连接的有损非超导体材料的存在会导致增加的退相干。为了在量子处理器(诸如具有超导体量子电路元件的量子退火器)中增加量子比特密度并扩大可用于耦合的量子比特数量，可以使用3D集成来构造处理器和相关联的电路元件。也就是说，代替在沿一维和/或二维(例如，x和/或y方向)延伸的芯片的单个平面内制造处理器的量子电路元件，量子电路元件也可以形成在沿第三维(例如，z方向)耦合在一起的多个芯片中。一种在不引入有损处理/电介质的情况下实现3D集成的方式是使用凸块键合来耦合芯片，其中芯片通过例如超导体凸块键合件彼此连接。在一些实施方式中，除了芯片的物理耦合之外，凸块键合件可以用于将来自不同芯片的组件电耦合在一起。可替换地，凸块键合件可以单独用于将不同芯片物理耦合在一起。通过使用超导体凸块键合件进行耦合，有可能实现能量损耗和退相干的减少，否则能量损耗和退相干会在有损非超导体材料中发生。
在堆叠量子计算设备的制造过程中，对准是一个挑战，特别是位于单独芯片上的相互作用元件之间的对准，这些元件可以通过凸块键合件的使用来电连接和机械连接。
本公开涉及用于耦合堆叠量子计算设备的设备和方法。特别地，在一些实施方式中，本公开涉及提供布置成堆叠的多个芯片，其中堆叠中的第一芯片包括量子比特的二维阵列，并且堆叠中的至少第二芯片包括用于耦合到第一芯片中的量子比特的控制元件。
图1是示出超导量子比特的二维阵列100的示例的示意图。超导量子比特的阵列100可以是用于执行量子计算操作的量子计算系统(例如，量子退火器)的一部分。在图1所示的示例中，每个超导量子比特是xmon量子比特，通常以具有四个臂的“加号”的形状示出。量子比特100可以包括但不限于其他类型的量子比特，诸如通量量子比特、transmon量子比特和gmon量子比特。图1描绘了超导量子比特的四乘四阵列100，但是可以以一维(one-dimensional，1D)或二维(two-dimensional，2D)阵列来实施任何数量的量子比特。在一些实施方式中，操作包括超导量子比特的阵列(诸如超导量子比特的阵列100)的量子计算系统需要将阵列的超导量子比特耦合在一起。例如，最近的相邻量子比特102a和102b可以通过它们的相邻臂彼此耦合。类似地，2D阵列中的内部量子比特(例如，量子比特102c和102d)中的每一个可以直接耦合到四个最近的相邻量子比特。例如，量子比特102c可以与量子比特102b、102d、102e和102f耦合。
随着2D阵列中量子比特数量的增加，快速地耦合到量子比特变得非常具有挑战性。例如，在诸如阵列100的量子比特阵列中，每个内部量子比特可能需要进行7个单独的连接(例如，到每个最近的相邻量子比特的4个连接和用于读出控制、Z控制和XY控制的3个连接)。随着阵列中量子比特数量的增加，用于提供布线的空间减少。一种选择是使用传统互补金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)技术布线量子比特，诸如在多层沉积电介质中形成布线。然而，这种电介质与导致量子比特退相干的高损耗相关联。
解决量子比特布线的另一种方式是将布线和其他控制元件定位在耦合到包含量子比特的芯片的单独芯片上。例如，用于阵列100中的每个超导量子比特的各个控制元件(例如，Z控制和XY控制)的布线和读出谐振器可以从其上形成量子比特的芯片移动到单独的第二芯片。在一些实施方式中，包含量子比特阵列100的第一芯片使用例如超导体凸块键合件(诸如铟)电连接和机械连接到包含布线和量子比特控制元件的第二芯片。
图2是示出包括第一芯片202和第二芯片204的堆叠量子计算设备200的示例的示意图。第一芯片202包括超导量子比特的二维阵列206。示例阵列206中的每个超导量子比特是xmon量子比特，尽管也可以代替地使用其他量子比特。第二芯片204包括读出器件208和控制元件210、212。第一芯片202和第二芯片204中的每一个还可以包括用于执行数据处理操作的一个或多个电路元件。
第一芯片202的超导量子比特可以形成在衬底上。第一芯片的衬底可以由例如低损耗和单晶电介质(诸如单晶硅或蓝宝石)形成。低损耗电介质可以部分地通过在微波频率(1-10GHz)处具有1e-5或小于1e-5的小损耗正切来定义。可以替代地使用其他材料用于衬底。
第二芯片204的读出器件208可以包括例如读出谐振器。控制元件210、212可以包括例如第一控制元件210(例如，Z控制)和第二控制元件212(例如，XY控制)。当控制脉冲施加到Z控制元件时，超导量子比特Z控制元件可操作以调谐该控制元件耦合到的超导量子比特的操作频率。当控制脉冲施加到XY控制元件时，超导量子比特XY控制元件可操作以激励XY控制元件耦合到的超导量子比特。读出器件可操作以通过探测谐振器元件的频率来读出读出器件电容地耦合到的超导量子比特的状态。
类似于第一芯片202，第二芯片204还可以包括由适合量子电路的低损耗电介质材料(诸如单晶硅或蓝宝石)形成的衬底。衬底的厚度可以在例如大约10微米和大约1000微米之间。
第一芯片202可以通过键合件214(例如，凸块键合件)电和/或机械地键合到第二芯片。
图3A-3B是示出堆叠量子计算设备的示例的不同视图的示意图。图3A示出了第一芯片302在第二芯片304的顶部对准并且使用凸块键合件306电连接和/或机械连接的堆叠量子计算设备300的截面图。凸块键合件306可以包括超导体材料，以避免可能位于例如第一芯片302上的量子比特的能量损耗和退相干。例如，用作凸块键合件306的适合的超导体材料包括但不限于具有薄层金的铟、铅、铼、钯或铌。
凸块键合件306的厚度可以设置成使得第一芯片302和第二芯片304以间隙308隔开。间隙308的近似高度可以在基于用于沉积和/或移除材料以形成凸块键合件306(和/或可能影响距离的其他组件)的(多个)沉积技术以及用其测量间隙高度的(多个)计量技术的准确度和/或精度限制的不确定性范围内。在一些实施方式中，第一芯片302和第二芯片304之间的间隙的高度至少为5微米。
图3B示出了其中第二芯片304在第一芯片302上方对准的堆叠量子计算设备布局320的第二芯片304的俯视图的示意图。第一芯片302包括超导量子比特322，该超导量子比特322包括读出区域324、超导量子干涉器件(SQUID)区域326和控制区域328。超导量子比特322的读出区域324对应于围绕超导量子比特322的中心定义的超导量子比特322的区域，并且遵循虚线轮廓内的超导量子比特322的中心部分的轮廓。例如，关于图3B所示的示例，超导量子比特322是Xmon型量子比特，其呈现具有四个长臂的十字形形状并且额外地包括从超导量子比特322的中心分支出来的左上象限中的较短臂的一部分(例如，对应于超导量子比特的SQUID环状)。当第一芯片和
第二芯片关于彼此对准时，读出区域324可以被成形为覆盖超导量子比特322的这些区域：包括中心部分、四个臂中的每一个臂的一部分，并且可选地包括对应于超导量子比特322的SQUID环状的分支的一部分。下面参照图4A至图4C更详细地讨论读出区域324。
超导量子比特322的SQUID区域326对应于超导量子比特322的、包括虚线轮廓内的超导量子比特322的中心分支出来的左上象限中的较短臂的一部分(例如，对应于SQUID环状)的区域。下面参照图5A至图5C更详细地讨论SQUID区域326。
超导量子比特322的控制区域328对应于超导量子比特322的区域(例如，包括超导量子比特322的一个臂的一部分的区域)。控制区域328邻近凹陷区域329，该凹陷区域329形成在面向控制区域328的接地面的边缘内，其中直接邻近超导量子比特322的超导体接地面的“标签(tab)”部分已经被移除。例如，关于图3B所示的示例，超导量子比特322是Xmon型量子比特，并且其中凹陷区域329是邻近超导量子比特322的臂中的一个臂的超导体接地面的已经被移除的一部分。下面参照图6A至图6C更详细地讨论控制区域328和凹陷区域329。
尽管量子比特322被示出为Xmon型量子比特，但是也可以替代地使用其他量子比特，每个量子比特还包括对应的读出区域、SQUID区域和控制区域，如这里详细描述的。
第二芯片304包括读出器件330，该读出器件包括电耦合到焊盘(pad)元件334的谐振器元件332。第二芯片304还可以包括布线元件336。凸块键合件(例如，306)接触第一芯片302和第二芯片304。额外地，第二芯片304可以包括第一控制元件338(例如，Z控制元件)和第二控制元件340(例如，XY控制元件)。
在一些实施方式中，第二芯片304上的焊盘元件334定向在第二芯片304上，使得当第一芯片302和第二芯片304对准时(例如，如图3A所示)，焊盘元件334与第一芯片302上的对应的超导量子比特322的读出区域324对称地对准，使得焊盘元件334可以电磁地耦合(例如，电容地)到第二芯片的读出区域330。在一些实施方式中，如果焊盘元件334和读出区域324具有相同的形状，它们可以对称地对准，使得它们的中心彼此重合，并且它们的边缘(或者，当边缘弯曲时，它们边缘的切线)基本上彼此平行设置。额外地，第二芯片304上的读出器件330的谐振器元件332被定向在第二芯片304上，使得当第一芯片302和第二芯片304对准时(例如，如图3A所示)，第一芯片302上的超导量子比特322不直接位于谐振器元件332下方。参照图4A至图4C讨论读出器件的更多细节。
在一些实施方式中，第一控制元件338布置在第二芯片304上，使得第一芯片302上的超导量子比特322的SQUID区域326相对于第二芯片304上的第一控制元件338直接在下方对准。通过将SQUID区域326直接定位在第一控制元件338下方，第一控制元件338可以通过SQUID区域326电磁地耦合(例如，电感地耦合)到量子比特。下面参照图5C更详细地讨论SQUID区域326相对于第一控制元件338的对准。
在一些实施方式中，第二控制元件340布置在第二芯片304上，使得第二控制元件340从超导量子比特的控制区域328横向移位，并且不与超导量子比特的控制区域328重叠。相反，第二控制元件340在第一芯片302上的超导量子比特322的凹陷区域329上方对准。通过将凹陷区域329直接定位在第二控制元件340下方，并将第二控制元件340从控制区域328移位，第二控制元件340可以通过控制区域328电磁地耦合(例如，通过边缘场的互电容)到量子比特。下面参照图6C更详细地讨论控制区域328相对于第二控制元件340的对准。
在一些实施方式中，如图3A所示，第一芯片302和第二芯片304之间的间隙308被设置成在第一芯片302和第二芯片304上的电路元件(例如，第一芯片302上的超导量子比特322的读出区域324和第二芯片304上的读出器件330)之间实现期望的电容或电感耦合。
例如，第一芯片302的器件表面和第二芯片304的结构元件表面之间的间隙308的高度可以被设置为在大约0.5μm和大约100μm之间(例如，在大约10μm和大约20μm之间、在大约1μm和10μm之间、在大约0.5μm和大约20μm之间、在大约0.5μm和大约15μm之间、在大约0.5μm和大约10μm之间、在大约0.5μm和大约5μm之间、或者在大约0.5μm和大约2.5μm之间)。
图3C是示出堆叠量子计算设备的第二芯片的俯视图350的示意图，其中第二芯片304通过将两个芯片键合在一起的凸块键合件(例如，超导体凸块键合件306)与第一芯片302对准。在图3C的示意图中，白色区域对应于超导体材料，阴影区域对应于衬底的暴露表面。在图3C的示意图中，第二芯片304的超导体层和衬底是透明的，并且第二芯片304上的各个电路元件被描绘为仅由暴露第二芯片的衬底的区域(例如，超导体层已经被移除的区域)定义的轮廓。
第一芯片302包括超导量子比特354，其中白色区域对应于超导体材料(例如，铝)，以及黑色区域对应于衬底(例如，电介质衬底)的暴露表面。图3C中描绘的超导量子比特354是Xmon型超导量子比特。也可以替代地使用其他量子比特类型，例如gmon、fluxmon或transmon量子比特。第一芯片302上的读出区域356、SQUID区域358、以及与超导量子比特354的控制区域360的边缘相邻的凹陷区域361由各个虚线轮廓识别。
第二芯片304包括读出器件362，该读出器件362包括电耦合焊盘元件364和谐振器元件366。焊盘元件364包括在超导量子比特354的中心上方对准的十字形超导体焊盘。如图3C所示，焊盘元件364被示为在读出区域356的虚线轮廓内对准的透明的十字形轮廓，然而，十字形轮廓的内部应理解为由超导体材料组成。谐振器元件366包括例如细长的超导体共面波导迹线。谐振器元件366的谐振频率/模式部分由其长度和有效介电常数确定。为了节省第二芯片304上的空间，谐振器元件366被布置成蛇形形状。
第二芯片304额外地包括第一控制元件368，当第一芯片302和第二芯片304对准并键合在一起时(例如，通过凸块键合件306)，第一控制元件368与第一芯片302上的超导量子比特354的SQUID区域358重叠。在图3C中描绘了第一控制元件368，使得第一控制元件368的超导体层(例如，铝)是透明的，并且第一控制元件368的轮廓(例如，超导体材料已经被移除并且衬底被暴露的区域)被描绘为黑色。下面参照图5A和5C讨论第一控制元件368的进一步细节。
第二芯片304还包括第二控制元件370，当第一芯片302和第二芯片304对准并键合在一起时(例如，通过凸块键合件306)，第二控制元件370与第一芯片302上的超导量子比特354的凹陷区域361重叠。第二控制元件370在
图3C中描绘，使得第二控制元件370的超导体层(例如，铝)是透明的，并且第二控制元件370的轮廓(例如，超导体材料已经被移除并且衬底被暴露的区域)以黑色描绘。下面参照图6A和6C讨论第二控制元件370的进一步细节。
图4A是示出示例性读出器件402的俯视图的示意图，该读出器件402形成在堆叠量子计算设备的第二芯片404上，并且当第一芯片(例如，图4B所示的第一芯片410)和第二芯片键合在一起时，该读出器件402将面向第一芯片。图4A中的白色区域对应于至少存在超导体材料层的区域，而灰色/黑色区域对应于不存在超导体材料并且衬底可以被暴露的区域。读出器件402(对应于图4A所示虚线区域内的元件)包括例如焊盘元件412和谐振器元件414，并且可以由超导体材料(例如，铝)制成。读出器件414的示例包括四分之一波长共面波导谐振器。
在一些实施方式中，谐振器元件414是分布式元件谐振器或集总元件谐振器，诸如由超导体材料(例如，铝)形成的共面波导谐振器，其中谐振器的频率部分地由谐振器长度来确定。
在堆叠量子计算设备的操作期间，焊盘元件412可以电磁地耦合(例如，电容地耦合)到第一芯片(例如，图4B中的第一芯片410)上的超导量子比特(例如，图4B中的超导量子比特408)，其中量子比特直接位于焊盘元件412下方。然后可以在堆叠量子计算设备的操作期间通过探测谐振器元件414的频率来读取第一芯片410上的超导量子比特408。焊盘元件412可以具有各种表面区域几何形状，部分地取决于超导量子比特的各个形状和所需的电容量。例如，如图4B所示，超导量子比特408是Xmon型量子比特，其呈现具有四个长臂的十字形形状，并且额外地包括从超导量子比特408的中心分支出来的右上象限中的较短臂的一部分(例如，对应于超导量子比特的SQUID环状)。图4A所示的焊盘元件412可以是十字形的，使得当第一芯片和第二芯片对准时，被焊盘元件412覆盖的超导量子比特408的区域包括中心部分、超导量子比特408的四个臂中的每一个臂的一部分。在一些实施方式中，对应于超导量子比特408的SQUID环状的分支的一部分也被焊盘元件412覆盖。在另一个示例中，对于gmon量子比特，焊盘元件可以具有正方形或矩形形状。
在一些实施方式中，图4A所示的谐振器元件414和焊盘元件412由第二芯片404上的相同层形成。在一些实施方式中，谐振器元件414和焊盘元件412形成在第二芯片404上的不同层中。
图4B是示出形成在第一芯片410上的示例性超导量子比特408的俯视图的示意图，其中第一芯片410将被键合到第二芯片404。白色区域对应于存在超导体材料的区域，而阴影区域对应于不存在超导体材料并且衬底可以被暴露的区域。第一芯片410包括超导量子比特408，诸如Xmon量子比特，尽管也可以替代地使用其他类型的超导量子比特。在图4B所示的示例中，超导量子比特408的读出区域406对应于超导量子比特408的中心周围的区域并且遵循超导量子比特408的中心部分(包括超导量子比特408的四个臂中的每一个的至少一部分)的轮廓。额外地，在一些实施方式中，对应于从中心延伸到超导量子比特408的右上角的SQUID环状的分支407的一部分也包括在超导量子比特408的读出区域406中。
图4C是示出堆叠量子计算设备的第二芯片410的俯视图的示意图，该堆叠量子计算设备包括键合到第一芯片404的第二芯片410，使得与第二芯片上的电路元件对准的第一芯片上的电路元件的轮廓可见。如图4C所示，包括焊盘元件412、谐振器元件414的读出器件402被对准，使得焊盘元件412直接位于第一芯片410上超导量子比特408的读出区域406的上方。相反，谐振器元件414横向移位，使得其不直接与第一芯片410上的超导量子比特408重叠。这种布置可以减少谐振器元件414和超导量子比特408之间不期望的耦合和/或干扰。
在堆叠量子计算设备的操作期间，读出器件402可以电磁地耦合到超导量子比特408位于读出区域406中的部分。例如，焊盘元件412可以电容地耦合到超导量子比特408的读出区域406。焊盘元件412和量子比特之间的电容量可以取决于焊盘元件412和量子比特408的相对大小、二者之间的重叠以及第一和第二芯片之间的间隙距离而变化。在一些实施方式中，焊盘元件412的维度可以被修改以实现特定电容。例如，调整焊盘元件412的维度，以实现量子比特408和焊盘元件412之间大约1到50毫微微法之间的电容。其他电容值也是可能的。
在一些实施方式中，包括在第一芯片上的超导量子比特408的读出区域406中的超导量子比特406的面向第二芯片上的焊盘元件412的表面面积(例如，在图4C中描绘的虚线轮廓内的超导量子比特408的面积)小于焊盘元件412面向第一芯片的表面面积。例如，十字形焊盘元件412的一个或多个各个臂的一个或多个维度(例如，宽度416)可以被扩大，以允许键合的第一芯片和第二芯片之间的未对准。也就是说，即使在第一芯片和第二芯片之间存在轻微的未对准，读出器件402和超导量子比特408之间的相互耦合的幅度保持基本上相同，因为焊盘元件402仍将在超导量子比特408的相同区域上方对准。示例性的未对准可以包括例如y方向上的几微米。因此，将焊盘元件412的臂上的宽度416增加几微米使得该宽度比读出区域406内超导量子比特408的臂的相应的宽度(例如，宽度420)大几微米允许了在第一和第二芯片的键合过程期间各个读出区域406和超导量子比特408的未对准。
在一些实施方式中，十字形焊盘元件412的一个或多个臂的长度(例如，长度422)可以改变，以调节量子比特408和焊盘元件412之间的电容。通常，焊盘元件412的表面面积和量子比特408的在读出区域406中的表面面积之间的重叠量部分地指示以平行板电容的形式的量子比特408和焊盘元件412之间的电容。
图5A是示出形成在第二芯片上的第一控制元件502(诸如图2中的控制元件210)的俯视图的示意图。白色区域对应于至少存在超导体材料层的区域，而阴影区域对应于不存在超导体材料并且衬底可以被暴露的区域。第一控制元件502可以包括例如量子比特Z控制元件。当控制脉冲施加到Z控制元件时，量子比特Z控制元件可操作以调谐第一控制元件502耦合到的超导量子比特的操作频率。图5A所示的第一控制元件502包括由布置在衬底的表面上的超导体材料层形成的偏置线圈。由超导体层形成的偏置线圈包括耦合到接地面501的第一部分504、在堆叠量子计算设备的操作期间耦合到提供控制脉冲的源的第二部分506、以及第三环状部分508。
偏置线圈的环状部分508包括内部环状边缘503和外部环状边缘505。外部环状边缘505通过间隙507与超导体接地面501分开。如图5A所示，第一部分504和第二部分506中超导体材料的宽度509比环状部分508中超导体材料的宽度511窄得多。这减少了偏置线的足迹(footprint)。为了防止不期望的返回电流，在偏置线短路的地方连接接地连接。这可以使用凸块键合件来实现，诸如在图3C所示的偏置线区域390两侧的凸块键合件306。内部环状边缘503和外部环状边缘505形成在第二芯片上，使得当第一芯片和第二芯片对准并键合在一起时(例如，内部环状边缘包含在SQUID区域510的内部环形区域512内)，内部环状边缘在第一芯片上的超导量子比特的SQUID区域510内。外部环状边缘505被形成为使得当第一芯片和第二芯片对准时，第一芯片上的超导量子比特的SQUID区域510的内部环形区域512被第二芯片上的环状部分508的外部环状边缘505完全包含。
图5B是示出超导量子比特(诸如图2所示的超导量子比特206)的超导量子干涉器件(SQUID)区域510的示例的俯视图的示意图。白色区域对应于存在超导体材料层的区域，而阴影区域对应于不存在超导体材料并且第一芯片的衬底可以被暴露的区域。在图5B所示的示例中，SQUID区域510内的SQUID物理地耦合到超导量子比特的中心区域并从该中心区域延伸。SQUID区域510包括以大致环形布置的超导体材料层，其中超导体材料在多个位置被约瑟夫森(Josephson)结514中断。约瑟夫森结514的超导体布线用黑色描绘。SQUID区域510的一部分可以由超导体接地面513形成。在本示例中，SQUID区域510因此具有其中不存在超导体的内部环形区域512。内部环形区域512的面积/周长由超导体材料的边缘516定义。
当将第一芯片对准第二芯片以提供堆叠量子计算设备时，第一控制元件502在对应的量子比特的SQUID区域510上方对准。在堆叠量子计算设备的操作期间，第一控制元件502可以电磁地耦合(例如，电感地耦合)到SQUID区域510内的SQUID。当施加控制脉冲到第一控制元件502时，电感耦合允许量子比特的操作频率被调谐。第一控制元件502和SQUID区域510的SQUID利用互感而相关联。例如，互感可以在大约0.1pH到大约100pH之间。
图5C是示出在SQUID区域510上方对准的第一控制元件502的俯视图的示意图。通常，对于超导体电路元件，电流主要沿着形成电路元件的超导体层的边缘流动。结果，形成第一控制元件偏置线圈508的超导体材料的边缘相对于形成SQUID内部环形区域512的超导体材料的位置的变化可能导致第一控制元件和SQUID区域之间的所期望的互感的变化，以及增加杂散互感，这可以导致量子比特退相干。这种变化可能是由于例如在键合过程期间第一芯片和第二芯片之间的未对准。
为了实现与SQUID区域510的高耦合以及减少杂散互感，并避免在键合时由未对准引起的所期望的互感的变化，第一控制元件502的偏置线圈508保持基本地对称。例如，通过将偏置线圈508的内部环状部分503提供为具有相对于偏置线圈508的外部环状边缘505对称的形状(例如，使得每个的杂散磁场相等且相反)，来自环状部分508的杂散通量通过对称抵消来抵消自身，同时保持与SQUID区域510的高耦合。此外，SQUID区域510位于接地面附近并且远离超导量子比特的其他特征(例如，超导量子比特的读出区域或控制区域)，使得来自这些其他特征(例如，除SQUID区域510之外的其他特征，或其他相邻超导量子比特)的通量的影响减小。
此外，偏置线圈的环状部分508的面积相对于SQUID区域510的内部环形区域512变大，以提供对未对准的一定的容限。也就是说，当第一和第二芯片之间存在未对准误差时，偏置线圈的内部环状边缘503的位置更有可能保持位于内部环形区域512正上方的位置。额外地，外部环状边缘505的位置更有可能保持远离内部环形区域512，使得由沿着外部环状边缘505行进的电流引起的杂散互感。例如，内部环状边缘503和内部环形区域512的边缘516之间的横向距离(例如，横向距离520)在约1微米至约10微米的范围内。额外地，在一些实施方式中，内部环形区域的边缘516和外部环状的边缘505之间的横向距离(例如，横向距离522)在约1微米至约20微米的范围内。横向距离520和522的范围可以取决于堆叠量子计算设备配置的对准误差。例如，如果对准误差包括沿X轴或Y轴2微米的未对准，横向距离520和522的范围可以设置为4微米。
在一些实施方式中，当第一芯片对准并键合到第二芯片时，偏置线圈508的内部环状边缘503和外部环状边缘505可以位于内部环形区域512内。在这种情况下，外部环状边缘505在内部环形区域512的边缘516内具有至少2微米的横向距离。
图6A是示出第二芯片上的第二控制元件602(诸如图2的第二控制元件212)的示例的俯视图的示意图。白色区域对应于存在超导体材料的区域，而阴影区域对应于不存在超导体材料并且衬底可以被暴露的区域。第二控制元件602可以包括例如量子比特XY控制元件。当施加控制信号到XY控制元件时，超导量子比特XY控制元件可操作以激励XY控制元件耦合到的量子比特。图6A所示的第二控制元件602包括焊盘元件604和布线元件606。焊盘元件604位于布线元件606的一端。布线元件606可以耦合到向XY控制元件提供控制信号的信号源。焊盘元件604和布线元件606形成在第二芯片上的超导体层(例如，超导体薄膜)中，其中在超导体层中焊盘元件604和布线元件606通过超导体层中的间隙607与超导体接地面601分离(例如，通过暴露衬底)。焊盘元件604包括焊盘元件长度605和焊盘元件宽度603。
图6B是示出第一芯片上的超导量子比特(诸如图2的超导量子比特206)的控制区域606的俯视图的示意图。一般地，超导量子比特的控制区域包括超导量子比特的这样的区域(例如，超导量子比特的臂的一部分)：在该区域中，第一芯片上的超导量子比特可以由第二芯片上的第二控制元件602(例如，XY控制元件)激励，其中第二控制元件在第二控制元件602施加控制信号时耦合到第二芯片。在超导量子比特是Xmon量子比特类型的示例中，超导量子比特的控制区域606包括超导量子比特的一个臂的至少一部分。
白色区域对应于存在超导体材料的区域，而阴影区域对应于不存在超导体材料并且衬底可以被暴露的区域。图6B中还示出了超导体接地面611。接地面611的边缘608平行于控制区域606的边缘610对准，并且通过超导体材料中的间隙613(例如，衬底暴露的区域)与边缘610分开。接地面611的边缘608还包括凹陷(或凹口或凹槽)区域612，在该区域中不存在超导体材料并且衬底可以被暴露。凹陷区域612包括凹陷区域长度614和凹陷区域宽度616，它们可以分别大于焊盘元件长度605和焊盘元件宽度603。
图6C是示出在图6A的凹陷区域612上方对准的图6A的第二控制元件602的俯视图的示意图。图6C中的示意图还示出了超导量子比特的控制区域606的轮廓，该控制区域606邻近图6B的凹陷区域612并且相对于第二控制元件602对准。还示出了第一芯片上的接地面611。如图6C所示，第二控制元件602的焊盘元件604从超导量子比特的控制区域606横向移位，并且不与超导量子比特的控制区域606重叠。相反，第二控制元件602在凹陷区域612上方对准。如图6C所示，通过从控制区域606横向移位第二控制元件602，可以避免显著的过度耦合(如果第二控制元件602直接放置在控制区域606上或者与控制区域606重叠，则可能发生这种过度耦合)。利用图6C所示的布置，第二控制元件602和超导量子比特的控制区域606通过第二控制元件602和超导量子比特的控制区域606之间的边缘场的互电容电容地耦合。例如，第二控制元件602和超导量子比特的控制区域606具有30埃的互电容，以实现超导量子比特的控制(例如，XY控制)。
在一些实施方式中，当第一芯片和第二芯片键合在一起时，第二控制元件602被对准为完全在凹陷区域612的区域内。选择凹陷区域612的表面区域以考虑键合过程的未对准，使得第二控制元件602的边缘在凹陷区域612内完全对准。此外，在一些实施方式中，第二控制元件602的面向第一芯片(该第一芯片包括超导量子比特)的总表面面积小于面向包括第二控制元件612的第二芯片的凹陷区域612的总表面面积。例如，如图6A所示，焊盘元件604具有矩形形状，其具有定义焊盘元件604的总表面面积的长度605和宽度603。如图6B所示，在本示例中，凹陷区域612具有矩形形状，其具有定义凹陷区域612的总表面面积的长度614和宽度616。焊盘元件604和凹陷区域612可以替代地使用其他形状。通过提供具有小于面向第二芯片的凹陷区域的总表面面积的面向第一芯片的总表面面积的第二控制元件602，可以减少由于未对准而可能发生的杂散耦合。
图7是示出具有键合到第二芯片(诸如图2中的芯片204)的第一芯片(诸如图2中的芯片202)的示例性堆叠量子计算设备的俯视图的示意图。该视图通过第一芯片获得，其中第一芯片的超导体材料被描绘为透明的。如图7所示，Xmon量子比特702提供在第一芯片上，并且包括超导量子比特702的读出区域704、SQUID区域706和控制区域708。凹陷区域710形成在面向控制区域708的接地面的边缘内。第二芯片的读出器件712与第一芯片的读出区域704对准。例如，读出器件714的焊盘元件714(例如，焊盘元件412)的一部分在读出区域704下方对准。额外地，第一控制元件720(例如，第一控制元件502)的偏置线圈718的环状部分716(例如，内部环状503)在SQUID区域706的内部环形区域(例如，内部环形区域512)内对准。此外，第二控制元件722(例如，控制元件602)在凹陷区域710内对准，使得控制元件的边缘在凹陷区域内对准并从量子比特移位。
超导(可替换地超导体)材料可以理解为在超导临界温度或低于超导临界温度时表现出超导特性的材料。超导材料的示例包括铝(超导临界温度为1.2开尔文)和铌(超导临界温度为9.3开尔文)。用于形成本文公开的设备的超导体材料可以具有例如约10纳米至约1000纳米范围内的厚度。
可用于形成量子计算电路元件的超导体材料的示例是铝。铝可以与电介质键合使用，以建立约瑟夫森结，约瑟夫森结是量子计算电路元件的常见组件。可以用铝形成的量子计算电路元件的示例包括电路元件，诸如超导体共面波导、量子LC振荡器、量子比特(例如通量量子比特或电荷量子比特)、超导量子干涉器件(SQUID)(例如射频SQUID或DC-SQUID)、电感器、电容器、传输线、接地面等。
对于本文公开的某些电路元件，诸如约瑟夫森结，可能需要引入一层或多层电介质材料。这种电介质材料层可以形成为具有例如约50纳米至约2000纳米范围内的厚度。
本文描述的工艺可能需要一种或多种材料的沉积，诸如超导体、电介质和/或金属。取决于所选择的材料，这些材料可以使用沉积工艺来沉积，诸如化学气相沉积、物理气相沉积(例如蒸发或溅射)、或外延技术以及其他沉积工艺。本文描述的工艺也可能需要在制造过程中从设备中移除一种或多种材料。取决于要移除的材料，移除工艺可以包括例如湿法蚀刻技术、干法蚀刻技术或剥离工艺。
本说明书中描述的量子主题和量子操作的实施方式可以在合适的量子电路中实施，或者更一般地，在量子计算系统中实施，包括本说明书中公开的结构及其结构等同物，或者在它们中的一个或多个的组合中实施。术语“量子计算系统”可以包括但不限于量子计算机、量子信息处理系统、量子密码系统或量子模拟器。
术语量子信息和量子数据是指由量子系统承载、保持或存储的信息或数据，其中最小的非平凡系统是量子比特，例如定义量子信息的单位的系统。应当理解，术语“量子比特”包括在对应的上下文中可以适当近似为两级系统的所有量子系统。这种量子系统可以包括例如具有两级或更多级的多级系统。举例来说，这样的系统可以包括原子、电子、光子、离子或超导量子比特。在许多实施方式中，计算基础状态用基态和第一激励状态来识别，然而应当理解，计算状态用更高级的激励状态来识别的其他设置也是可能的。应当理解，量子存储器是能够以高保真度和高效率长时间存储量子数据的器件，例如光用于传输以及物质用于存储和保存量子数据的量子特征(例如叠加或量子相干)的光-物质界面。
量子电路元件(例如，量子计算电路元件)包括用于执行量子处理操作的电路元件。也就是说，量子电路元件可以被配置成利用量子力学现象(诸如叠加和纠缠)以非确定性方式对数据执行操作。某些量子电路元件(诸如量子比特)可以被配置为同时表示和操作多于一种状态的信息。可以用本文公开的工艺形成的超导体量子电路元件的示例包括电路元件，诸如共面波导、量子LC振荡器、量子比特(例如，通量量子比特或电荷量子比特)、超导量子干涉器件(SQUID)(例如，射频SQUID或DC-SQUID)、电感器、电容器、传输线、接地面等。
相比之下，经典电路元件通常以确定性的方式处理数据。经典电路元件可以被配置为通过对数据执行基本的算术、逻辑和/或输入/输出操作来共同执行计算机程序的指令，其中数据以模拟或数字形式表示。在一些实施方式中，经典电路元件可用于通过电或电磁连接向量子计算电路元件发送数据和/或从量子计算电路元件接收数据。可以用本文公开的工艺形成的经典电路元件的示例包括快速单通量量子(rapid single flux quantum，RSFQ)器件、互易量子逻辑(reciprocal quantum logic，RQL)器件和ERSFQ器件，它们是不使用偏置电阻器的RSFQ的节能版本。其它经典电路元件也可以用本文公开的工艺形成。
在使用超导体量子计算电路元件和/或超导体经典电路元件(诸如本文所述的电路元件)的量子计算系统的操作过程中，超导体电路元件在低温恒温器中被冷却到允许超导体材料呈现超导体特性的温度。
虽然本说明书包含许多具体的实施方式细节，但是这些细节不应被解释为对所要求保护的范围的限制，而是对特定于特定的实施方式的特征的描述。本说明书中在单独的实施方式的上下文中描述的某些特征也可以在单个实施方式中组合实施。相反，在单个实施方式的上下文中描述的各种特征也可以在多个实施方式中单独实施或以任何合适的子组合实施。此外，尽管上述特征可以被描述为在某些组合中起作用，并且甚至最初是这样要求保护的，但是在一些情况下，可以从该组合中删除所要求保护的组合中的一个或多个特征，并且所要求保护的组合可以指向子组合或子组合的变体。
类似地，尽管在附图中以特定顺序描绘了操作，但这不应理解为要求以所示的特定顺序或顺序执行这些操作，或者要求执行所有所示的操作，以获得期望的结果。例如，权利要求中列举的动作可以以不同的顺序执行，并且仍然获得期望的结果。在某些情况下，多任务处理和并行处理可能是有利的。此外，上述实施方式中各种组件的分离不应理解为在所有实施方式中都需要这种分离。
已经描述了许多实现方式。然而，应当理解，在不脱离本发明的精神和范围的情况下，可以进行各种修改。其他实施方式也在以下权利要求的范围内。

Claims (20)

1.一种堆叠量子计算设备，包括：
包括超导量子比特的第一芯片，所述超导量子比特包括超导量子干涉器件SQUID区域、控制区域和读出区域；
键合到所述第一芯片的第二芯片，所述第二芯片包括直接与SQUID区域重叠的第一控制元件、从控制区域横向移位且不与控制区域重叠的第二控制元件、以及直接与读出区域重叠的读出器件。
2.根据权利要求1所述的堆叠量子计算设备，其中所述读出器件包括电耦合到焊盘元件的谐振器元件，其中所述焊盘元件与读出区域重叠，而谐振器元件不与读出区域重叠。
3.根据权利要求2所述的堆叠量子计算设备，其中所述焊盘元件与所述超导量子比特的读出区域对称地对准。
4.根据权利要求3所述的堆叠量子计算设备，其中所述读出区域包括超导量子比特的一部分，并且所述读出区域内的面向第二芯片的超导量子比特的一部分的表面面积小于面向第一芯片的焊盘元件的表面面积。
5.根据权利要求2至4中任一项所述的堆叠量子计算设备，其中所述焊盘元件能够被操作以电容地耦合到所述读出区域内的超导量子比特的一部分。
6.根据权利要求1至4中任一项所述的堆叠量子计算设备，其中所述第一芯片包括具有与所述超导量子比特的控制区域对准的边缘的超导体接地面，其中所述边缘包括凹陷区域，并且其中所述第二控制元件在所述凹陷区域上方对准。
7.根据权利要求6所述的堆叠量子计算设备，其中所述第二控制元件面向第一芯片的总表面面积小于所述凹陷区域面向第二芯片的总表面面积。
8.根据权利要求6所述的堆叠量子计算设备，其中，所述第二控制元件能够被操作以电容地耦合到所述控制区域。
9.根据权利要求1至4中任一项所述的堆叠量子计算设备，其中所述第二控制元件能够被操作以激励超导量子比特。
10.根据权利要求1至4中任一项所述的堆叠量子计算设备，其中，所述第一控制元件包括偏置线圈，所述偏置线圈包括布置成环状的超导体材料层，并且
其中SQUID区域包括布置成环形的SQUID。
11.根据权利要求10所述的堆叠量子计算设备，其中，所述环状包括内部环状边缘和外部环状边缘，并且
其中所述内部环状边缘在所述环形的内部区域内对准，并且外部环状边缘在所述环形的内部区域外对准。
12.根据权利要求11所述的堆叠量子计算设备，其中所述内部环状边缘和定义所述环形的内部区域的所述环形的边缘之间的横向距离至少为2微米，并且
其中所述外部环状边缘和定义所述环形的内部区域的所述环形的边缘之间的横向距离至少为2微米。
13.根据权利要求11至12中任一项所述的堆叠量子计算设备，其中，所述环状包括内部环状边缘和外部环状边缘，并且
其中所述外部环状边缘在所述环形的内部区域内对准。
14.根据权利要求13所述的堆叠量子计算设备，其中所述外部环状边缘和定义所述环形的内部区域的所述环形的边缘之间的横向距离至少为2微米。
15.根据权利要求1至4中任一项所述的堆叠量子计算设备，其中所述第一控制元件能够被操作以调谐所述超导量子比特。
16.根据权利要求1至4中任一项所述的堆叠量子计算设备，其中所述第一控制元件能够被操作以电感地耦合到SQUID区域。
17.根据权利要求1至4中任一项所述的堆叠量子计算设备，其中所述第一芯片被凸块键合到所述第二芯片。
18.根据权利要求1至4中任一项所述的堆叠量子计算设备，还包括所述第一芯片和所述第二芯片之间的间隙，其中所述第一芯片和所述第二芯片之间的间隙的高度在1微米和10微米之间。
19.根据权利要求1至4中任一项所述的堆叠量子计算设备，其中，所述第一控制元件、所述第二控制元件和所述读出器件包括超导体材料。
20.根据权利要求1至4中任一项所述的堆叠量子计算设备，其中所述超导量子比特是transmon量子比特、通量量子比特或gmon量子比特。
CN201780088359.0A 2017-03-13 2017-12-12 在堆叠量子计算设备中的集成电路元件 Active CN110402446B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211550171.2A CN115759268A (zh) 2017-03-13 2017-12-12 在堆叠量子计算设备中的集成电路元件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762470670P 2017-03-13 2017-03-13
US62/470,670 2017-03-13
PCT/US2017/065668 WO2018169579A1 (en) 2017-03-13 2017-12-12 Integrating circuit elements in a stacked quantum computing device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211550171.2A Division CN115759268A (zh) 2017-03-13 2017-12-12 在堆叠量子计算设备中的集成电路元件

Publications (2)

Publication Number Publication Date
CN110402446A CN110402446A (zh) 2019-11-01
CN110402446B true CN110402446B (zh) 2022-12-20

Family

ID=60888686

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780088359.0A Active CN110402446B (zh) 2017-03-13 2017-12-12 在堆叠量子计算设备中的集成电路元件
CN202211550171.2A Pending CN115759268A (zh) 2017-03-13 2017-12-12 在堆叠量子计算设备中的集成电路元件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202211550171.2A Pending CN115759268A (zh) 2017-03-13 2017-12-12 在堆叠量子计算设备中的集成电路元件

Country Status (6)

Country Link
US (3) US10950654B2 (zh)
EP (2) EP4092584A1 (zh)
CN (2) CN110402446B (zh)
AU (2) AU2017404530B2 (zh)
CA (1) CA3056595C (zh)
WO (1) WO2018169579A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2018230642A1 (en) 2017-03-10 2019-10-24 Rigetti & Co., Inc. Modular control in a quantum computing system
US10950654B2 (en) 2017-03-13 2021-03-16 Google Llc Integrating circuit elements in a stacked quantum computing device
CN110431568B (zh) * 2017-03-13 2024-03-08 谷歌有限责任公司 在堆叠的量子计算装置中的集成电路元件
US10608157B2 (en) * 2017-05-18 2020-03-31 International Business Machines Corporation Qubit network non-volatile identification
US10720563B1 (en) * 2018-11-13 2020-07-21 Google Llc Quantum processor design to increase control footprint
US11195982B2 (en) 2019-04-19 2021-12-07 International Business Machines Corporation Qubit frequency tuning structures and fabrication methods for flip chip quantum computing devices
US10903412B2 (en) 2019-04-19 2021-01-26 International Business Machines Corporation Qubit frequency tuning structures and fabrication methods for flip chip quantum computing devices
US10833652B1 (en) * 2019-04-22 2020-11-10 International Business Machines Corporation Superconducting resonator definition based on one or more attributes of a superconducting circuit
CN111081768B (zh) * 2019-11-29 2021-12-10 中国科学技术大学 二维可扩展超导量子比特结构及其腔模控制方法
CN112729113B (zh) * 2020-12-25 2022-03-18 长江存储科技有限责任公司 套合精度的测量方法及测量装置
US11907804B2 (en) 2021-01-04 2024-02-20 At&T Intellectual Property I, L.P. Federated quantum computing distributed architecture
CN114819164B (zh) * 2022-04-12 2023-09-01 北京百度网讯科技有限公司 量子芯片结构及确定方法、装置、设备、存储介质
CN114611704B (zh) * 2022-05-11 2022-10-25 苏州浪潮智能科技有限公司 一种量子比特耦合方法和结构

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59209442D1 (de) * 1991-05-17 1998-09-10 Hehrwart Dr Schroeder Supraleitendes Tunnelelement
US6580102B2 (en) * 2001-06-05 2003-06-17 D-Wave Systems, Inc. Four-terminal system for reading the state of a phase qubit
AU2002322942A1 (en) * 2001-08-29 2003-03-10 D-Wave Systems, Inc. Trilayer heterostructure josephson junctions
US6614047B2 (en) * 2001-12-17 2003-09-02 D-Wave Systems, Inc. Finger squid qubit device
US6911664B2 (en) * 2002-04-15 2005-06-28 D-Wave Systems, Inc. Extra-substrate control system
US8284585B2 (en) * 2004-07-27 2012-10-09 Japan Science And Technology Agency Josephson quantum computing device and integrated circuit using such devices
US7639035B2 (en) * 2005-04-26 2009-12-29 D-Wave Systems, Inc. Qubit state copying
JP4836028B2 (ja) * 2006-02-09 2011-12-14 日本電気株式会社 超伝導量子演算回路
EP1884791A1 (en) * 2006-07-31 2008-02-06 Hitachi Ltd. Superconducting quantum interference device
JP5306377B2 (ja) * 2008-02-11 2013-10-02 クコー ピーティーワイ リミテッド 電子又はホールスピンの制御及び読み取り
US8812066B2 (en) * 2008-10-09 2014-08-19 D-Wave Systems Inc. Systems, methods and apparatus for measuring magnetic fields
US8738105B2 (en) * 2010-01-15 2014-05-27 D-Wave Systems Inc. Systems and methods for superconducting integrated circuts
US9178154B2 (en) * 2012-10-09 2015-11-03 D-Wave Systems Inc. Quantum processor comprising a second set of inter-cell coupling devices where a respective pair of qubits in proximity adjacent unit cells crossed one another
KR102344884B1 (ko) * 2014-11-25 2021-12-29 삼성전자주식회사 멀티 큐빗 커플링 구조
US10134972B2 (en) * 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
SG11201708801XA (en) * 2015-09-30 2017-11-29 Google Inc Co-planar waveguide flux qubits
CA3003695C (en) * 2015-10-29 2020-10-27 Google Llc Removing leakage in a quantum bit
KR102250155B1 (ko) * 2016-09-13 2021-05-10 구글 엘엘씨 적층된 양자 디바이스들에서의 손실 감소
CN110431568B (zh) * 2017-03-13 2024-03-08 谷歌有限责任公司 在堆叠的量子计算装置中的集成电路元件
US10950654B2 (en) 2017-03-13 2021-03-16 Google Llc Integrating circuit elements in a stacked quantum computing device
US10355193B2 (en) * 2017-11-28 2019-07-16 International Business Machines Corporation Flip chip integration on qubit chips
US10305015B1 (en) * 2017-11-30 2019-05-28 International Business Machines Corporation Low loss architecture for superconducting qubit circuits

Also Published As

Publication number Publication date
CA3056595A1 (en) 2018-09-20
AU2020217399A1 (en) 2020-09-03
EP3596669B1 (en) 2022-06-22
AU2020217399B2 (en) 2021-07-15
EP3596669A1 (en) 2020-01-22
AU2017404530A1 (en) 2019-09-12
CN110402446A (zh) 2019-11-01
US20200058702A1 (en) 2020-02-20
US11508781B2 (en) 2022-11-22
US11937520B2 (en) 2024-03-19
CN115759268A (zh) 2023-03-07
EP4092584A1 (en) 2022-11-23
US20230084122A1 (en) 2023-03-16
CA3056595C (en) 2022-05-31
US10950654B2 (en) 2021-03-16
AU2017404530B2 (en) 2020-05-14
WO2018169579A1 (en) 2018-09-20
US20210202573A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
CN110402446B (zh) 在堆叠量子计算设备中的集成电路元件
US20230004847A1 (en) Integrating circuit elements in a stacked quantum computing device
AU2019203536B2 (en) Magnetic flux control in superconducting devices
JP7392037B2 (ja) フリップチップ形状の低フットプリント共振器
US11991934B1 (en) Quantum processor design to increase control footprint

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant