KR102344884B1 - 멀티 큐빗 커플링 구조 - Google Patents

멀티 큐빗 커플링 구조 Download PDF

Info

Publication number
KR102344884B1
KR102344884B1 KR1020140165502A KR20140165502A KR102344884B1 KR 102344884 B1 KR102344884 B1 KR 102344884B1 KR 1020140165502 A KR1020140165502 A KR 1020140165502A KR 20140165502 A KR20140165502 A KR 20140165502A KR 102344884 B1 KR102344884 B1 KR 102344884B1
Authority
KR
South Korea
Prior art keywords
qubit
coupling structure
layer
planar
qubits
Prior art date
Application number
KR1020140165502A
Other languages
English (en)
Other versions
KR20160062569A (ko
Inventor
권혁신
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140165502A priority Critical patent/KR102344884B1/ko
Priority to US14/952,570 priority patent/US9633314B2/en
Publication of KR20160062569A publication Critical patent/KR20160062569A/ko
Application granted granted Critical
Publication of KR102344884B1 publication Critical patent/KR102344884B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Optimization (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

멀티 큐빗 커플링 구조가 개시된다. 개시된 멀티 큐빗 커플링 구조는, 복수의 큐빗과, 복수의 큐빗 사이에 전기적으로 연결되며 복수의 큐빗의 커플링 상수를 가변시킬 수 있도록 마련된 가변형 캐패시터를 포함한다.

Description

멀티 큐빗 커플링 구조{Multi-qubit coupling}
멀티 큐빗 커플링 구조가 개시된다.
양자 비트(Quantum bit) 즉, 큐빗(Qubit)들은 양자 컴퓨터에 대한 정보의 기초 단위로 사용된다. 큐빗들은 적어도 두개의 다른 양(quantity)을 나타낼 수 있다. 큐빗은 정보가 저장되는 실제 물리 소자(actual physical device)를 의미할 수 있으며, 큐빗의 물리 소자에서 추출된 정보 단위 자체를 의미할 수도 있다.
고전적인 정보 저장 소자는 일반적으로 "0"과 "1"의 라벨로 분류된 두 지 다른 상태들을 부호화할 수 있다. 이때, 비트 상태를 부호화하는 양(quantity)은 고전 물리 법칙을 따른다.
큐빗 또한 "0"과 "1"의 라벨로 분류된 두 가지 다른 물리 상태들을 포함할 수 있다. 이때, 비트 상태를 부호화하는 양(quantity)은 양자 물리학 법칙을 따른다. 이러한 상태들을 저장하는 물리량(physical quantity)이 기계적으로 양자와 같이 동작한다면, 양자 정보 저장 소자는 "0"과 "1"의 중첩 공간(superposition)에 추가적으로 위치할 수 있다. 즉, 큐빗은 동시에 "0"과 "1"의 상태로 존재할 수 있으며, 따라서, 상기 두 가지 상태에 대한 양자 계산을 동시에 수행할 수 있다. 그러므로, 순수 이산 상태(0 또는 1)를 갖는 큐빗은 고전적 상태에 있다고 말할 수 있으며, 상태들의 중첩을 갖는 큐빗은 양자 상태에 있다고 말할 수 있다. N개의 큐빗들은 2N 상태들의 중첩에 있을 수 있다.
큐빗 간의 커플링 상수를 필요에 맞게 튜닝하여 원하는 멀티 큐빗 회로의 구현이 용이한 멀티 큐빗 커플링 구조 및 이를 적용한 시스템을 제공한다.
일 유형에 따른 멀티 큐빗 커플링 구조는, 복수의 큐빗과; 상기 복수의 큐빗 사이에 전기적으로 연결되며, 상기 복수의 큐빗의 커플링 상수를 가변시킬 수 있도록 마련된 가변형 캐패시터;를 포함한다.
상기 큐빗은 초전도 물질을 이용하여 형성되는 초전도 큐빗일 수 있다.
상기 큐빗은, 제1 및 제2초전도 물질층과; 상기 제1 및 제2초전도 물질층 사이의 유전체층;을 포함하는 적층 구조를 가질 수 있다.
상기 가변형 캐패시터는 초전도 물질을 이용하여 형성될 수 있다.
상기 가변형 캐패시터는, 제1 및 제2평판 패턴과; 상기 제1 및 제2평판 패턴 사이에 위치하며, 인가 전압에 따라 유전 상수가 가변되는 중간층;을 포함할 수 있다.
상기 중간층은, 강유전체 물질이나 압전체 물질을 포함할 수 있다.
상기 제1 및 제2평판 패턴은 초전도 물질로 형성될 수 있다.
상기 제1 및 제2평판 패턴은 상기 큐빗을 형성하는데 사용되는 초전도 물질과 동일한 초전도 물질로 형성될 수 있다.
상기 가변형 캐패시터는 초전도 물질을 이용하여, 상기 큐빗에 전기적으로 연결될 수 있다.
기판 상에 상기 가변형 캐패시터의 중간층에 전압을 인가하는데 사용되는 전극 패턴과, 상기 가변형 캐패시터의 제1평판 패턴이 형성되며, 상기 기판 상에 상기 전극 패턴 및 상기 제1평판 패턴을 덮도록 물질층이 형성되고, 이 물질층 상의 상기 제1평판 패턴에 대응하는 부분에 제2평판 패턴이 형성되어, 상기 물질층의 상기 제1평판 패턴과 제2평판 패턴 사이에 위치하는 부분이 상기 중간층을 이루고, 상기 물질층상에 절연층이 형성되고, 상기 절연층 상에 상기 큐빗이 형성되고, 일 큐빗과 제1평판 패턴 사이의 전기적인 연결을 위해, 상기 물질층 및 절연층에 형성되는 제1비어홀 및 다른 큐빗과 제2평판 패턴 사이의 전기적인 연결을 위해, 상기 절연층에 형성되는 제2비어홀 중 적어도 하나의 비어홀을 더 포함할 수 있다.
상기 비어홀에 상기 큐빗을 형성하는데 사용되는 초전도 물질을 채워 전기적인 연결을 만들 수 있다.
기판과; 상기 기판 상에 상기 가변형 캐패시터에 전압을 인가하도록 형성되는 전극 패턴;을 더 포함하며, 상기 가변형 캐패시터는, 상기 기판 상에 형성되는 제1평판 패턴, 상기 제1평판 패턴 상에 위치되어 인가전압에 따라 유전 상수가 변하는 중간층 및 상기 중간층 상에 마련되는 제2평판 패턴;을 포함할 수 있다.
상기 전극 패턴, 상기 제1평판 패턴을 덮도록 상기 기판 상에 형성되는 물질층;을 더 포함하며, 상기 물질층의 상기 제1평판 패턴과 제2평판 패턴 사이에 위치되는 부분이 상기 중간층을 구성하도록 마련될 수 있다.
상기 물질층 상에 절연층;을 더 포함하며, 상기 절연층 상에 상기 큐빗이 형성될 수 있다.
상기 절연층은 상기 제2평판 패턴을 덮도록 형성되며, 상기 제1평판 패턴은 상기 물질층 및 절연층에 걸쳐 형성된 제1비어홀을 통해 일 큐빗에 전기적으로 연결될 수 있다.
상기 제2평판 패턴은 상기 절연층에 형성된 제2비어홀을 통해 다른 큐빗에 전기적으로 연결될 수 있다.
상기 물질층은 강유전체 물질이나 압전체 물질을 포함할 수 있다.
상기 제1 및 제2평판 패턴은 초전도 물질로 형성될 수 있다.
멀티 큐빗 커플링 구조에 따르면, 큐빗 사이에 연결되는 캐패시터를 인가 전압에 따라 유전 상수가 변화되는 중간층을 가지도록 형성함으로써, 큐빗 간의 커플링 상수를 필요에 맞게 튜닝하여 원하는 멀티 큐빗 회로를 쉽게 구현할 수 있다.
도 1은 실시예에 따른 멀티 큐빗 커플링 구조의 개념도를 보여준다.
도 2는 실시예에 따른 멀티 큐빗 커플링 구조를 개략적으로 보인 단면도이다.
도 3 내지 도 10은 도 2의 멀티 큐빗 커플링 구조를 제조하는 과정을 보여준다.
이하, 첨부된 도면들을 참조하면서 실시예에 따른 멀티 큐빗 커플링 구조 및 이를 적용한 시스템에 대해 상세하게 설명한다. 이하의 도면들에서 동일한 참조부호는 실질적으로 동일한 구성 요소를 지칭하며, 도면상에서 각 구성 요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 또한, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 또한 이하에서 설명하는 층 구조에서, "상부" 나 "상"이라고 기재된 표현은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
조셉슨 접합(Josephson junction)을 이용하여 양자 컴퓨터의 기본 단위인 큐빗을 만들 수 있는데, 이러한 큐빗들은 양자역학적으로 간섭 커플링(coherent coupling)을 통해 멀티 큐빗 회로(multi-qubit circuit)로 확장할 수 있다. 이때, 멀티 큐빗 회로를 구성하기 위한 멀티 큐빗 커플링은 용량성 커플링(capacitive coupling)이나 유도 커플링(inductive coupling) 형태가 주로 사용될 수 있다. 유도 커플링의 경우에는 큐빗과 근접하여 배치하게 되므로, 큐빗 구조 내의 자기 플럭스(magnetic flux)를 변화시켜 큐빗 상태(qubit state)에 영향을 줄 수 있다. 용량성 커플링의 경우에는, 자기 플럭스의 영향이 없으며 위치의 제약도 적으므로, 만들기가 쉽다. 하지만, 고정된 형태의 캐패시터(capacitor)를 사용하여 원하는 멀티 큐빗 상태에 필요한 커플링 상수(coupling constant)를 구현하기가 쉽지 않다.
실시예에 따른 멀티 큐빗 커플링 구조에 따르면, 큐빗 사이에 튜너블 초전도 캐패시터(tunable superconducting capacitor)를 구비하므로, 큐빗 간의 커플링 상수를 필요에 맞게 튜닝(tuning)할 수 있어, 원하는 구조의 멀티 큐빗 회로를 쉽게 구현할 수 있다.
도 1은 실시예에 따른 멀티 큐빗 커플링 구조의 개념도를 보여준다. 도 2는 실시예에 따른 멀티 큐빗 커플링 구조를 개략적으로 보인 단면도이다.
도 1 및 도 2를 참조하면, 실시예에 따른 멀티 큐빗 커플링 구조는, 복수의 큐빗(10)(20)과, 상기 복수의 큐빗(10)(20) 사이에 전기적으로 연결되는 가변형 캐패시터(50)를 포함한다. 상기 가변형 캐패시터(50)는 복수의 큐빗(10)(20)의 커플링 상수(coupling constant)를 가변시킬 수 있도록 마련된다.
도 1 및 도 2에서는 실시예에 따른 멀티 큐빗 커플링 구조가, 한쌍의 큐빗(10)(20)과, 이 한쌍의 큐빗(10)(20) 사이에 전기적으로 연결된 가변형 캐패시터(50)를 구비하는 경우를 보여주는데, 이는 예시적으로 보인 것으로, 실시예가 이에 한정되는 것은 아니다. 실시예에 따른 멀티 큐빗 커플링 구조는 3개 이상의 큐빗(10)(20)을 포함하여, 두 큐빗(10)(20) 사이에 전기적으로 연결되는 가변형 캐패시터(50)가 적어도 한 군데 이상 배치된 다양한 구조를 가질 수 있다.
상기 큐빗(10)(20)은 초전도 물질을 이용하여 형성되는 초전도 큐빗일 수 있다. 예를 들어, 상기 큐빗(10)은 도 2에서와 같이, 제1 및 제2초전도 물질층(11)(15)과, 이 제1 및 제2초전도 물질층(11)(15) 사이의 유전체층(13)을 포함하는 적층 구조를 가져, 조셉슨 접합(Josephson junction)을 형성할 수 있다. 또한, 상기 큐빗(20)은 도 2에서와 같이, 제1 및 제2초전도 물질층(21)(25)과, 이 제1 및 제2초전도 물질층(21)(25) 사이의 유전체층(23)을 포함하는 적층 구조를 가져, 조셉슨 접합(Josephson junction)을 형성할 수 있다.
상기 제1초전도 물질층(11)(21)과 제2초전초 물질층(15)(25)은 예를 들어, Al, Nb와 같은 초전도 물질로 형성될 수 있다. 상기 유전체층(13)(23)은, 빈공간이거나 유전체 물질로 이루어질 수 있다. 상기 조셉슨 접합은 두 초전도체가 비초전도 물질이나 빈 공간으로 분리되었을 때 나타나는 것으로, 구퍼쌍(cooper pairs)이 상기 조셉슨 접합을 터널링 할 수 있다. 상기 쿠퍼쌍은 초전도체 내부에서 전기적 저항을 받지 않는 전자쌍을 의미할 수 있으며, 쿠퍼쌍은 같은 양자 상태를 나타내는 것으로, 같은 파동 함수로 표현될 수 있다.
상기 가변형 캐패시터(50)는 예를 들어, 초전도 물질을 이용하여 형성될 수 있다. 상기 가변형 캐패시터(50)는, 제1 및 제2평판 패턴(51)(55)과, 상기 제1 및 제2평판 패턴(51)(55) 사이에 위치하며 인가 전압에 따라 유전 상수가 가변되는 중간층(53)을 포함할 수 있다.
상기 제1 및 제2평판 패턴(51)(55)은, 캐패시터를 구성하도록 도전성 물질로 형성되거나, 초전도 물질로 형성될 수 있다. 예를 들어, 상기 제1 및 제2평판 패턴(51)(55) 중 적어도 하나는 상기 큐빗(10)(20)을 형성하는데 사용되는 초전도 물질과 동일한 초전도 물질로 형성될 수 있다.
상기 중간층(53)은 인가 전압에 따라 유전 상수가 가변되는 물질로 형성되어, 전압 변화에 따라 가변형 캐패시터(50)의 전기 용량이 변화되도록 마련될 수 있다. 예를 들어, 상기 중간층(53)은 강유전체(ferroelectric) 물질이나 압전체(piezoelectric) 물질을 이용하여 형성될 수 있다.
상기와 같이, 중간층(53)을 인가 전압에 따라 유전 상수가 가변되는 물질로 상기 중간층(53)을 형성함으로써, 상기 가변형 캐패시터(50)는, 양단에 연결되는 두 큐빗(10)(20) 간의 커플링 상수(coupling constant)를 변화시킬 수 있다. 즉, 상기 가변형 캐패시터(50)는 인가 전압 변화에 따라 제1평판 패턴(51)에 전기적으로 연결되는 큐빗(10)과 제2평판 패턴(55)에 전기적으로 연결되는 큐빗(20) 간의 커플링 상수를 제어할 수 있다.
한편, 실시예에 따른 멀티 큐빗 커플링 구조는 기판 상에 가변형 캐패시터(50) 및 복수의 큐빗(10)(20)의 적층구조로 형성될 수 있다. 또한, 멀티 큐빗 커플링 구조는 도 2에서와 같이, 기판(1) 상에 가변형 캐패시터(50)에 전압을 인가할 수 있도록 형성된 전극 패턴(3)(5)을 더 포함할 수 있다.
도 2를 참조하면, 상기 전극 패턴(3)(5) 및 가변형 캐패시터(50)의 제1평판 패턴(51)은 기판(1) 상에 형성될 수 있으며, 상기 전극 패턴(3)(5) 및 제1평판 패턴(51)을 덮도록 상기 기판(1) 상에 물질층(7)을 형성할 수 있다. 상기 제2평판 패턴(55)은 상기 물질층(7) 상의 상기 제1평판 패턴(51)에 대응하는 부분에 형성될 수 있다. 이 물질층(7)의 상기 제1평판 패턴(51)과 제2평판 패턴(55) 사이에 위치되는 부분이 상기 중간층(53)을 구성하게 된다.
도 2에서는 기판(1) 상에 가변형 캐패시터(50)가 형성되고, 그 위에 복수의 큐빗(10)(20)이 형성되는 예를 보여준다. 이와 같은 적층 구조를 가지는 경우, 가변형 캐패시터(50)와 큐빗(10)(20) 간의 원하지 않는 상호작용(interaction)을 줄이도록, 가변형 캐패시터(50)와 큐빗(10)(20) 사이에는 절연층(9)이 더 형성될 수 있다. 즉, 상기 물질층(7) 상에 절연층(9)을 더 형성할 수 있으며, 복수의 큐빗(10)(20)은 이 절연층(9) 상에 형성될 수 있다. 이때, 큐빗(10)(20)의 쿠퍼쌍으로 이루어진 양자 상태(quantum state)에 영향을 주지 않도록, 상기 절연층(9)은 유전체 물질 예컨대, SiO2나 SiNx와 같은 절연물질로 형성될 수 있다.
상기와 같이 가변형 캐패시터(50) 및 큐빗(10)(20)은 기판(1) 상에 적층 구조로 형성될 수 있으며, 상기 가변형 캐패시터(50)에 전압을 인가할 수 있도록, 기판(1) 상에는 전극 패턴(3)(5)을 형성할 수 있다.
상기 기판(1)은 큐빗(10)(20)의 간섭 상태(coherence state)에 영향을 최소화하도록 Q값이 높은 절연 물질을 사용할 수 있다. 예를 들어, 상기 기판(1)으로는 사파이어 기판을 사용하거나, SiO2나 SiNx로 된 절연층이 위에 형성된 실리콘 기판을 사용할 수 있다.
상기 기판(1) 상에 예를 들어, Au나 Cu같은 금속 물질을 이용하여 전극 패턴(3)(5)을 형성하고, 이 전극 패턴(3)(5)을 통하여 인가되는 전압 변화에 의해 큐빗(10)(20) 사이의 커플링 상수를 변화시킬 수 있도록 가변형 캐패시터(50)를 형성할 수 있다.
가변형 캐패시터(50)를 형성하기 위하여, 전극 패턴(3)(5)을 형성한 기판(1) 상에 가변형 캐패시터(50)의 제1평판 패턴(51)을 형성할 수 있다. 그리고, 기판(1) 상에 상기 전극 패턴(3)(5) 및 제1평판 패턴(51)을 덮도록 상기 물질층(7)을 형성할 수 있다. 가변형 캐패시터(50)의 제2평판 패턴(55)은 상기 물질층(7) 상의 제1평판 패턴(51)에 대응하는 부분에 형성될 수 있다. 이러한, 제1평판 패턴(51), 물질층(7) 및 제2평판 패턴(55)의 적층 구조에서, 상기 물질층(7)의 제1평판 패턴(51)과 제2평판 패턴(55) 사이에 위치하는 부분이 상기 중간층(53)에 해당할 수 있다. 따라서, 가변형 캐패시터(50)는 제1 및 제2평판 패턴(51)(55)과 그 사이의 중간층(53)으로 이루어질 수 있다.
한편, 상기 물질층(7)은, 제1평판 패턴(51)과 제2평판 패턴(55) 사이에 위치하는 부분이 상기 중간층(53)으로 사용되도록, 인가 전압에 따라 유전 상수가 가변되는 물질로 형성될 수 있다. 예를 들어, 상기 물질층(7)은, 강유전체(ferroelectric) 물질이나 압전체(piezoelectric) 물질을 이용하여 형성될 수 있다.
상기 물질층(7) 상에는 절연층(9)이 더 형성되고, 이 절연층(9) 상에 상기 큐빗(10)(20)이 형성될 수 있다.
한편, 상기 가변형 캐패시터(50)과 큐빗(10)(20)은 초전도 물질을 사용하여 전기적으로 서로 연결되도록 형성될 수 있다.
예를 들어, 상기와 같은 적층 구조에서, 상기 가변형 캐패시터(50)가 두 큐빗(10)(20) 사이에 전기적으로 연결되도록, 일 큐빗(10)과 제1평판 패턴(51) 사이, 다른 큐빗(20)과 제2평판 패턴(55) 사이의 전기적은 연결은 비어홀을 이용하여 이루어질 수 있다. 일 큐빗(10)과 제1평판 패턴(51) 사이의 전기적인 연결(60)을 위해, 상기 물질층(7) 및 절연층(9)에 제1비어홀(도 9의 60a)을 형성할 수 있다. 또한, 다른 큐빗(20)과 제2평판 패턴(55) 사이의 전기적인 연결(70)을 위해, 상기 절연층(9)에 제2비어홀(도 9의 70a)을 형성할 수 있다. 이와 같이, 실시예에 따른 멀티 큐빗 커플링 구조에서는, 제1 및 제2비어홀(60a)(70a) 중 적어도 어느 하나의 비어홀을 구비할 수 있으며, 이 비어홀에 상기 큐빗(10)(20)을 형성하는데 사용되는 초전도 물질을 채워 전기적인 연결(60)(70)을 만들 수 있다. 여기서는 제1 및 제2비어홀(60a)(70a)을 모두 형성하여 전기적인 연결을 만드는 것으로 예를 들어 설명하지만, 실시예가 이에 한정되는 것은 아니다. 제1 및 제2비어홀(60a)(70a) 중 어느 하나의 비어홀만을 형성하여 전기적인 연결을 만들고, 나머지 전기적인 연결은 다른 방식으로 이루질 수도 있다. 또한, 비어홀을 이용하는 대신에, 멀티 큐빗 커플링 구조를 만드는 적층 및 패터닝 과정에서, 다양한 방식으로 전기적인 연결을 만들수도 있다.
도 2 및 후술하는 도 9에서는 일 큐빗(10)과 제1평판 패턴(51) 사이의 전기적인 연결(60)을 위해, 물질층(7) 및 절연층(9)에 제1비어홀(60a)을 형성하고, 다른 큐빗(20)과 제2평판 패턴(55) 사이의 전기적인 연결(70)을 위해, 절연층(9)에 제2비어홀(70a)을 형성한 예를 보여준다. 이 제1 및 제2비어홀(60a)(70a)에 상기 큐빗(10)(20)을 형성하는데 사용되는 초전도 물질을 채워 일 큐빗(10)과 제1평판 패턴(51) 사이, 다른 큐빗(20)과 제2평판 패턴(55) 사이에 각각 전기적인 연결(60)(70)을 만들 수 있다. 여기서, 제1비어홀(60a0)이나 제2비어홀(70a)에 금속 물질을 채워 전기적인 연결(60)(70)을 만들 수도 있다.
도 3 내지 도 10은 도 2의 멀티 큐빗 커플링 구조를 제조하는 과정을 보여준다.
도 3을 참조하면, 먼저, 기판(1)을 준비한다. 상기 기판(1)은 큐빗(10)(20)의 간섭 상태(coherence state)에 영향을 최소화하도록 Q값이 높은 절연 물질을 사용할 수 있다. 예를 들어, 상기 기판(1)으로는 사파이어 기판을 사용하거나, SiO2나 SiNx로 된 절연층이 위에 형성된 실리콘 기판을 사용할 수 있다.
도 4 및 도 5를 참조하면, 상기 기판(1) 상에 전극 패턴(3)(5) 및 가변형 캐패시터(50)의 제1평판 패턴(51)을 형성한다. 기판(1)상에 전극 패턴(3)(5)을 형성한 다음 제1평판 패턴(51)을 형성할 수 있다. 또한, 제1평판 패턴(51)을 먼저 형성한 다음 전극 패턴(3)(5)을 형성할 수도 있다. 상기 제1평판 패턴(51)과 전극 패턴(3)(5)은 서로 이격될 수 있다.
상기 전극 패턴(3)(5)은 가변형 캐패시터(50)에 전압을 인가할 수 있도록 예를 들어, Au나 Cu같은 금속 물질을 이용하여 형성될 수 있다. 상기 제1평판 패턴(51)은, 캐패시터를 구성하도록 도전성 물질로 형성되거나, 초전도 물질로 형성될 수 있다. 예를 들어, 상기 제1평판 패턴(51)은 큐빗(10)(20)을 형성하는데 사용되는 초전도 물질과 동일한 초전도 물질로 형성될 수 있다.
여기서, 상기 전극 패턴(3)(5)과 제1평판 패턴(51)은 동일 재질의 금속 물질로 형성될 수도 있으며, 이 경우에는 전극 패턴(3)(5)과 제1평판 패턴(51)은 동시에 형성될 수 있다.
다음으로, 도 6에서와 같이, 상기 전극 패턴(3)(5) 및 제1평판 패턴(51)을 덮도록 기판(1) 상에 물질층(7)을 형성할 수 있다. 상기 물질층(7)의 제1평판 패턴(51)과 제2평판 패턴(55) 사이에 위치되는 부분이 가변형 캐패시터(50)의 중간층(53)에 해당할 수 있다. 상기 물질층(7)은 인가 전압에 따라 유전 상수가 가변되는 물질로 형성될 수 있다. 예를 들어, 상기 물질층(7)은 강유전체(ferroelectric) 물질이나 압전체(piezoelectric) 물질을 이용하여 형성될 수 있다.
다음으로, 도 7에서와 같이, 상기 물질층(7) 상의 상기 제1평판 패턴(51)에 대응하는 부분에 제2평판 패턴(55)을 형성하여 가변형 캐패시터(50)를 형성할 수 있다. 상기 제1평판 패턴(51)과 제2평판 패턴(55) 사이의 물질층(7) 부분이 중간층(53)에 해당할 수 있다. 상기 제2평판 패턴(55)은, 상기 제1평판 패턴(51) 및 중간층(53)과 함께 캐패시터를 구성하도록 도전성 물질로 형성되거나, 초전도 물질로 형성될 수 있다. 예를 들어, 상기 제2평판 패턴(55)은 큐빗(10)(20)을 형성하는데 사용되는 초전도 물질과 동일한 초전도 물질로 형성될 수 있다. 여기서, 상기 제2평판 패턴(55)은 제1평판 패턴(51)과 동일 재질로 형성되거나, 다른 재질로 형성될 수 있다.
제2평판 패턴(55)을 형성하여 가변형 캐패시터(50)를 형성한 상태에서, 도 8에서와 같이, 제2평판 패턴(55)을 덮도록 물질층(7) 상에 절연층(9)을 형성한 다음, 도 9에서와 같이, 절연층(9) 및 물질층(7)에 걸쳐 제1평판 패턴(51)에 이르는 제1비어홀(60a), 절연층(9)에 제2평판 패턴(55)에 이르는 제2비어홀(70a)을 형성한다.
다음으로, 도 10에서와 같이, 상기 제1비어홀(60a)과 제2비어홀(70a)을 전도성 물질로 채워 일 큐빗(10)과 제1평판 패턴(51), 다른 큐빗(20)과 제2평판 패턴(55) 사이의 전기적인 연결을 만들고, 절연층(9) 상에 복수의 큐빗(10)(20)을 형성하면, 멀티 큐빗 커플링 구조가 얻어질 수 있다.
상기한 바와 같은 실시예에 따른 멀티 큐빗 커플링 구조에 다르면, 고정된 캐패시터가 아니라 가변형 캐패시터(50) 즉, 튜너블 초전도 캐패시터를 이용하여 큐빗(10)(20)의 커플링을 제어할 수 있다.
상기한 바와 같은 실시예에 따른 멀티 큐빗 커플링 구조에 따르면, 가변형 캐패시터(50)에 인가되는 전압을 조절하면, 큐빗(10)(20)간의 커플링 상수를 제어할 수 있다. 이와 같이, 가변형 캐패시터(50)를 이용하므로, 자기 플럭스의 영향이나 위치의 제약 없이, 멀티 큐빗(10)(20) 상태에 필요한 커플링 상수를 쉽게 구현할 수 있으며, 큐빗(10)(20)간의 커플링 상수를 필요에 맞게 수시로 튜닝(tuning)하여 원하는 구조의 멀티 큐빗 회로를 쉽게 구현할 수 있다.

Claims (20)

  1. 복수의 큐빗과;
    상기 복수의 큐빗 사이에 전기적으로 연결되며, 상기 복수의 큐빗의 커플링 상수를 가변시킬 수 있도록 마련된 가변형 캐패시터;를 포함하며,
    기판과;
    상기 기판 상에 상기 가변형 캐패시터에 전압을 인가하도록 형성되는 전극 패턴;을 더 포함하며,
    상기 가변형 캐패시터는, 상기 기판 상에 형성되는 제1평판 패턴, 상기 제1평판 패턴 상에 위치되어 인가전압에 따라 유전 상수가 변하는 중간층 및 상기 중간층 상에 마련되는 제2평판 패턴;을 포함하며,
    상기 전극 패턴, 상기 제1평판 패턴을 덮도록 상기 기판 상에 형성되는 물질층;을 더 포함하며,
    상기 물질층의 상기 제1평판 패턴과 제2평판 패턴 사이에 위치되는 부분이 상기 중간층을 구성하도록 된 멀티 큐빗 커플링 구조.
  2. 제1항에 있어서, 상기 큐빗은 초전도 물질을 이용하여 형성되는 초전도 큐빗인 멀티 큐빗 커플링 구조.
  3. 제2항에 있어서, 상기 큐빗은,
    제1 및 제2초전도 물질층과;
    상기 제1 및 제2초전도 물질층 사이의 유전체층;을 포함하는 적층 구조를 가지는 멀티 큐빗 커플링 구조.
  4. 제1항에 있어서, 상기 가변형 캐패시터는 초전도 물질을 이용하여 형성되는 멀티 큐빗 커플링 구조.
  5. 삭제
  6. 제1항에 있어서, 상기 중간층은, 강유전체 물질이나 압전체 물질을 포함하는 멀티 큐빗 커플링 구조.
  7. 제6항에 있어서, 상기 제1 및 제2평판 패턴은 초전도 물질로 형성되는 멀티 큐빗 커플링 구조.
  8. 제7항에 있어서, 상기 제1 및 제2평판 패턴은 상기 큐빗을 형성하는데 사용되는 초전도 물질과 동일한 초전도 물질로 형성되는 멀티 큐빗 커플링 구조.
  9. 제1항에 있어서, 상기 제1 및 제2평판 패턴은 초전도 물질로 형성되는 멀티 큐빗 커플링 구조.
  10. 제9항에 있어서, 상기 제1 및 제2평판 패턴은 상기 큐빗을 형성하는데 사용되는 초전도 물질과 동일한 초전도 물질로 형성되는 멀티 큐빗 커플링 구조.
  11. 제1항 내지 제4항, 제6항 내지 제10항 중 어느 한 항에 있어서, 상기 가변형 캐패시터는 초전도 물질을 이용하여, 상기 큐빗에 전기적으로 연결되는 멀티 큐빗 커플링 구조.
  12. 제11항에 있어서, 상기 물질층상에 절연층이 형성되고, 상기 절연층 상에 상기 큐빗이 형성되고,
    일 큐빗과 제1평판 패턴 사이의 전기적인 연결을 위해, 상기 물질층 및 절연층에 형성되는 제1비어홀 및 다른 큐빗과 제2평판 패턴 사이의 전기적인 연결을 위해, 상기 절연층에 형성되는 제2비어홀 중 적어도 하나의 비어홀을 더 포함하는 멀티 큐빗 커플링 구조.
  13. 제12항에 있어서, 상기 비어홀에 상기 큐빗을 형성하는데 사용되는 초전도 물질을 채워 전기적인 연결을 만드는 멀티 큐빗 커플링 구조.
  14. 삭제
  15. 삭제
  16. 제1항 내지 제4항, 제6항 내지 제10항 중 어느 한 항에 있어서, 상기 물질층 상에 절연층;을 더 포함하며,
    상기 절연층 상에 상기 큐빗이 형성되는 멀티 큐빗 커플링 구조.
  17. 제16항에 있어서, 상기 절연층은 상기 제2평판 패턴을 덮도록 형성되며,
    상기 제1평판 패턴은 상기 물질층 및 절연층에 걸쳐 형성된 제1비어홀을 통해 일 큐빗에 전기적으로 연결되는 멀티 큐빗 커플링 구조.
  18. 제17항에 있어서, 상기 제2평판 패턴은 상기 절연층에 형성된 제2비어홀을 통해 다른 큐빗에 전기적으로 연결되는 멀티 큐빗 커플링 구조.
  19. 제1항 내지 제4항, 제6항 내지 제10항 중 어느 한 항에 있어서, 상기 물질층은 강유전체 물질이나 압전체 물질을 포함하는 멀티 큐빗 커플링 구조.
  20. 제19항에 있어서, 상기 제1 및 제2평판 패턴은 초전도 물질로 형성되는 멀티 큐빗 커플링 구조.
KR1020140165502A 2014-11-25 2014-11-25 멀티 큐빗 커플링 구조 KR102344884B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140165502A KR102344884B1 (ko) 2014-11-25 2014-11-25 멀티 큐빗 커플링 구조
US14/952,570 US9633314B2 (en) 2014-11-25 2015-11-25 Multi-qubit coupling structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140165502A KR102344884B1 (ko) 2014-11-25 2014-11-25 멀티 큐빗 커플링 구조

Publications (2)

Publication Number Publication Date
KR20160062569A KR20160062569A (ko) 2016-06-02
KR102344884B1 true KR102344884B1 (ko) 2021-12-29

Family

ID=56010576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140165502A KR102344884B1 (ko) 2014-11-25 2014-11-25 멀티 큐빗 커플링 구조

Country Status (2)

Country Link
US (1) US9633314B2 (ko)
KR (1) KR102344884B1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201505617UA (en) 2013-01-18 2015-09-29 Univ Yale Methods for making a superconducting device with at least one enclosure
CA2898598C (en) 2013-01-18 2023-01-03 Yale University Superconducting device with at least one enclosure
JP6894378B2 (ja) 2015-02-27 2021-06-30 イェール ユニバーシティーＹａｌｅ Ｕｎｉｖｅｒｓｉｔｙ 平面キュービットを非平面共振器に連結するための技術ならびに関連する系および方法
US10381542B2 (en) 2015-04-30 2019-08-13 International Business Machines Corporation Trilayer Josephson junction structure with small air bridge and no interlevel dielectric for superconducting qubits
US9614270B2 (en) 2015-04-30 2017-04-04 International Business Machines Corporation Superconducting airbridge crossover using superconducting sacrificial material
US9755133B1 (en) * 2016-03-03 2017-09-05 The United States Of America As Represented By Secretary Of The Navy Reconfigurable, tunable quantum qubit circuits with internal, nonvolatile memory
US9847121B2 (en) 2015-09-13 2017-12-19 International Business Machines Corporation Providing controlled pulses for quantum computing
KR102393472B1 (ko) 2016-06-07 2022-05-03 디-웨이브 시스템즈, 인코포레이티드 양자 프로세서 토폴로지를 위한 시스템 및 방법
US20190363239A1 (en) * 2016-06-13 2019-11-28 Intel Corporation Josephson junctions made from refractory and noble metals
WO2017217960A1 (en) 2016-06-13 2017-12-21 Intel Corporation Josephson junction damascene fabrication
WO2018004635A1 (en) 2016-07-01 2018-01-04 Intel Corporation Interconnects below qubit plane by substrate doping
WO2018004636A1 (en) 2016-07-01 2018-01-04 Intel Corporation Interconnects below qubit plane by substrate bonding
US11361240B2 (en) 2016-07-01 2022-06-14 Intel Corporation Flux bias lines below qubit plane
US10490600B2 (en) 2016-08-17 2019-11-26 Microsoft Technology Licensing, Llc Quantum computing devices with majorana hexon qubits
US10003005B2 (en) * 2016-08-23 2018-06-19 Northrop Grumman Systems Corporation Superconductor device interconnect
EP3563308A1 (en) * 2016-12-27 2019-11-06 Intel Corporation Superconducting qubit device packages
US11017310B2 (en) 2017-02-28 2021-05-25 Yale University Techniques for coupling qubits to acoustic resonators and related systems and methods
WO2018160187A1 (en) * 2017-03-03 2018-09-07 Intel Corporation Superconducting qubit devices with hexagonal boron nitride josephson junctions
EP4092584A1 (en) 2017-03-13 2022-11-23 Google LLC Integrating circuit elements in a stacked quantum computing device
WO2018182571A1 (en) * 2017-03-28 2018-10-04 Intel Corporation Controlled current flux bias lines in qubit devices
WO2018182584A1 (en) * 2017-03-29 2018-10-04 Intel Corporation Qubit devices with slow wave resonators
US10276504B2 (en) 2017-05-17 2019-04-30 Northrop Grumman Systems Corporation Preclean and deposition methodology for superconductor interconnects
US10380494B2 (en) * 2017-08-04 2019-08-13 International Business Machines Corporation Josephson junctions for improved qubits
US20200373351A1 (en) * 2017-09-18 2020-11-26 Intel Corporation Substrate engineering for qubits
AU2017432809C1 (en) * 2017-09-19 2021-08-12 Google Llc Pillars as stops for precise chip-to-chip separation
US10068184B1 (en) * 2017-10-27 2018-09-04 International Business Machines Corporation Vertical superconducting capacitors for transmon qubits
WO2019100017A1 (en) * 2017-11-19 2019-05-23 Microsoft Technology Licensing, Llc Quantum spin hall-based charging energy-protected quantum computation
US10446736B2 (en) * 2017-11-27 2019-10-15 International Business Machines Corporation Backside coupling with superconducting partial TSV for transmon qubits
US10347605B2 (en) 2017-11-28 2019-07-09 International Business Machines Corporation System and method for routing signals in complex quantum systems
WO2019117883A1 (en) * 2017-12-13 2019-06-20 Intel Corporation Qubit devices with josephson junctions fabricated using air bridge or cantilever
US10847705B2 (en) 2018-02-15 2020-11-24 Intel Corporation Reducing crosstalk from flux bias lines in qubit devices
US11177912B2 (en) 2018-03-06 2021-11-16 Intel Corporation Quantum circuit assemblies with on-chip demultiplexers
US10665769B2 (en) * 2018-06-19 2020-05-26 Intel Corporation Quantum circuit assemblies with vertically-stacked parallel-plate capacitors
US11223355B2 (en) 2018-12-12 2022-01-11 Yale University Inductively-shunted transmon qubit for superconducting circuits
US11522118B2 (en) * 2020-01-09 2022-12-06 Northrop Grumman Systems Corporation Superconductor structure with normal metal connection to a resistor and method of making the same
US11411160B2 (en) * 2020-01-21 2022-08-09 International Business Machines Corporation Silicon-based Josephson junction for qubit devices
US11575065B2 (en) 2021-01-29 2023-02-07 Applied Materials, Inc. Tuning of emission properties of quantum emission devices using strain-tuned piezoelectric template layers
US11621387B2 (en) * 2021-03-11 2023-04-04 International Business Machines Corporation Quantum device with low surface losses

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020180006A1 (en) 2001-05-31 2002-12-05 Marcel Franz Ferroelectric-superconductor heterostructures in solid state quantum computing systems
KR100400080B1 (ko) * 2001-09-18 2003-09-29 한국전자통신연구원 초전도 ＭｇＢ2 박막을 포함하는 조셉슨 접합 및 그 제조방법
JP4535701B2 (ja) 2003-08-05 2010-09-01 日本電気株式会社 結合超伝導電荷量子ビット素子、それを用いた制御否定ゲート
US7268576B2 (en) 2004-11-08 2007-09-11 D-Wave Systems Inc. Superconducting qubit with a plurality of capacitive couplings
US7253654B2 (en) 2004-11-08 2007-08-07 D-Wave Systems Inc. Superconducting qubits having a plurality of capacitive couplings
US7898282B2 (en) 2005-04-26 2011-03-01 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits
US7880529B2 (en) 2007-09-25 2011-02-01 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits
KR20070108487A (ko) * 2007-09-28 2007-11-12 한국정보통신대학교 산학협력단 전계 가변형 ＢＳＴ-Ｐｂ계 파이로클로어 복합 유전체박막과 제조방법
US8102185B2 (en) 2008-01-28 2012-01-24 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits
US8174305B2 (en) 2008-03-14 2012-05-08 D-Wave Systems Inc. System, devices and methods for coupling qubits
US8738105B2 (en) 2010-01-15 2014-05-27 D-Wave Systems Inc. Systems and methods for superconducting integrated circuts
US8954125B2 (en) * 2011-07-28 2015-02-10 International Business Machines Corporation Low-loss superconducting devices
US9059305B2 (en) * 2013-03-04 2015-06-16 International Business Machines Corporation Planar qubits having increased coherence times
US9385159B2 (en) * 2014-06-30 2016-07-05 The United States of America as represented by the Sercretary of the Navy Electronic circuitry having superconducting tunnel junctions with functional electromagnetic-responsive tunneling regions

Also Published As

Publication number Publication date
US9633314B2 (en) 2017-04-25
KR20160062569A (ko) 2016-06-02
US20160148112A1 (en) 2016-05-26

Similar Documents

Publication Publication Date Title
KR102344884B1 (ko) 멀티 큐빗 커플링 구조
AU2020202779C1 (en) Programmable universal quantum annealing with co-planar waveguide flux qubits
CN110383303A (zh) 量子位设备和量子位系统
US10833680B2 (en) Tunable microwave resonator for qubit circuits
JP4524784B2 (ja) 超伝導量子マルチビット素子及びそれを用いた集積回路
JP2021500739A (ja) トランスモン・キュービット用の垂直超伝導コンデンサ
CN107112277A (zh) 将过孔与密集间距金属互连层的顶和底自对准的结构和方法
CN215729853U (zh) 一种量子芯片及一种量子计算机
CN112313796B (zh) 载体芯片、制造载体芯片的方法和量子计算器件
CN113632233A (zh) 平面量子装置中的硅通孔制造
US20130051115A1 (en) Integrated circuit with backside passive variable resistance memory and method for making the same
CN111095306A (zh) 用于超导量子计算的混合动态电感器件
US20200335686A1 (en) Qubit frequency tuning structures and fabrication methods for flip chip quantum computing devices
EP4328809A1 (en) Quantum circuit, quantum chip, and quantum computer
CN115438795A (zh) 一种量子芯片及量子计算机
CN216083732U (zh) 一种量子芯片及一种量子计算机
CN115050886A (zh) 一种量子芯片及制备方法
CN115438794A (zh) 一种量子计算电路及一种量子计算机
US20240008372A1 (en) Systems, articles, and methods for a tunable capacitor
US10014214B2 (en) Electronic device including moat power metallization in trench
CN219812425U (zh) 一种超导电路结构
KR102262273B1 (ko) 건식 식각에 의한 커패시터 및 이의 제조 방법
CN112635434B (zh) 半导体器件结构及其制备方法
US20240099161A1 (en) Josephson junction device and method of manufacturing the same
Saha et al. Tunable lowpass filter with RF MEMS capacitance and transmission line

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right