JP4535701B2 - 結合超伝導電荷量子ビット素子、それを用いた制御否定ゲート - Google Patents

結合超伝導電荷量子ビット素子、それを用いた制御否定ゲート Download PDF

Info

Publication number
JP4535701B2
JP4535701B2 JP2003286640A JP2003286640A JP4535701B2 JP 4535701 B2 JP4535701 B2 JP 4535701B2 JP 2003286640 A JP2003286640 A JP 2003286640A JP 2003286640 A JP2003286640 A JP 2003286640A JP 4535701 B2 JP4535701 B2 JP 4535701B2
Authority
JP
Japan
Prior art keywords
superconducting
electrode
coupled
gate
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003286640A
Other languages
English (en)
Other versions
JP2005057068A (ja
Inventor
剛 山本
泰信 中村
兆申 蔡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
RIKEN Institute of Physical and Chemical Research
Original Assignee
NEC Corp
RIKEN Institute of Physical and Chemical Research
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, RIKEN Institute of Physical and Chemical Research filed Critical NEC Corp
Priority to JP2003286640A priority Critical patent/JP4535701B2/ja
Priority to US10/910,770 priority patent/US7145170B2/en
Publication of JP2005057068A publication Critical patent/JP2005057068A/ja
Application granted granted Critical
Publication of JP4535701B2 publication Critical patent/JP4535701B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Computing Systems (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Evolutionary Computation (AREA)
  • Computer Hardware Design (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Software Systems (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Logic Circuits (AREA)

Description

本発明はジョセフソン結合システムで構成される量子演算素子における論理演算の実現方法に関する。
量子計算機(Quantum Computer)は、量子力学の基本原理を積極的に活用することによって、ある特定の問題(例えば大きな自然数の素因数分解など)に対しては、現在の古典計算機と比較して桁違いの速度で計算を行うことの出来る全く新しい将来の計算機である。この量子計算機では、古典計算機でのビットに対応するものとして量子ビットと呼ばれる量子2準位系が用いられる。
すなわち、量子計算機では情報は量子ビット(キュービット)に入力される。キュービットは、たとえば異なる量子状態を持った原子(イオン)である。この状態のうちの2つがデジタル情報を保存するのに使われる。
量子2準位系の候補はいくつもあるが、量子ビット集積化の観点からは固体素子が有望である。中でも超伝導素子を用いた量子ビットはそのコヒーレンスの良さなどから、他の固体デバイスを大きくリードしている。
高速信号の取り出しが不要で、演算結果の読み出しを簡単にすることができる量子演算素子が提案されている(例えば、特許文献1参照)。この特許文献1では、量子箱電極と対向電極、あるいは超伝導箱電極と超伝導対向電極によって形成された量子ビットを、ゲート電極に印加されるゲート電圧で制御し、量子ビットにトンネルバリアを挟んで結合されたプローブ電極によって、量子ビットの演算後の読み出し、および演算前の初期状態の準備が可能となる。ゲート電極に印加されるゲート電圧により超伝導箱電極の静電ポテンシャルが制御され、それによってトンネルバリアを介したクーパー対のトンネリングすなわち量子ビットの状態の遷移が制御される。プローブ電極は正にバイアスされており、超伝導箱電極に余剰クーパー対が存在するときのみトンネルバリアを介した2つの準粒子トンネリングによって、2電子を引き出し、量子ビットの状態の観測を行う。
ここで、クーパー対(Cooper pair)について説明する。通常の金属で電子間には弱いクーロン反発力しか働かず、個々の電子は独立に運動していると考えてよい。一方、電子間にわずかでも引力的な相互作用が働くと、個々の電子が自由に運動するよりも、大きさが同じで向きが反対の運動量をもった二つの電子が対を作ったほうがエネルギーが低くなる。このような電子対をクーパー対と称している。電子間に引力相互作用が働くような金属では、クーパー対を形成することによって得をするエネルギーが、熱じょう乱のエネルギーを上回ると、多くの電子が対状態となり、一つのエネルギー状態に凝縮する。この状態が超伝導状態に対応する。また、超伝導体が示す、完全反磁性(マイスナー効果)の現象は、凝縮したクーパー対が全て同じ位相をもち、その全体を一つの波動関数で記述できることから説明されている。
次に、準粒子(quasiparticle)について説明する。超伝導状態にある金属では、多くの電子がクーパー対を形成し、一つのエネルギー状態に凝縮している。クーパー対は格子振動や、外部からの光照射によって、一定以上のエネルギー(超伝導ギャップエネルギー)を受けると破壊され、二つの電子に分離する。この状態は、超伝導体の励起状態であり、形成された二つの電子の状態は、通常の金属内の自由電子状態とは異なっている。このため、通常の電子とは区別して、準粒子と称している。二つの電極を共に超伝導体としたトンネル接合では、両超伝導電極のギャップエネルギーの和に対応した電圧で、準粒子電流が急激に増大し、電流・電圧特性に強い非線形性が現れる。
また、すでに超伝導素子を用いた量子ビットの1ビット動作が確認されている(例えば、非特許文献1参照)。この1ビットを制御する1ビットゲートと2つのビットの論理演算を行う2ビットゲート、特に制御否定ゲートと呼ばれるものを組み合わせると、量子計算に必要な全ての演算を行うことが出来るということが分かっている。
従って超伝導素子を用いた量子ビットにおける制御否定ゲートを実現することは、非常に重要な意味を持っている。
ここで制御否定ゲートとは、図1に示したように、制御ビット、標的ビットからなる2つの量子ビットの入力に対して、制御ビットの状態が“0”の時のみ標的ビットのビットを反転させるというものである。なお通常は図1とは異なり、制御ビットの状態が“1”の時のみ標的ビットのビットを反転させると定義するのが一般的である。ここでは後の便宜のために逆の定義をしたが、勿論一般性は失わない。
これまでに超伝導電荷量子ビットを用いた制御否定ゲートの実現法としては、例えば非特許文献2に理論的な提案がある。しかし2つの量子ビットを結合するために大きなインダクタンスを必要としており、実現が困難であるという問題がある。
量子ビットを結合させる方法としては、キャパシタンスを用いる方法もある。インダクタンスを用いる方法に比べて素子の作製も容易であり、かつコンパクトに出来る。実際、キャパシタンスを用いて結合した超伝導電荷量子ビットは既に作製され、量子振動も観測されている(非特許文献3参照)。
しかし、キャパシタンスを用いて結合した超伝導電荷量子ビットにおける制御否定ゲートの作製方法についての実際的な提案はまだない。
特開2000−277723号公報 ネイチャー(Nature)、(英国)、1999年4月29日、第398巻、p.786−p.788 フィジカルレビューレターズ、(米国)、1997年9月22日、第79巻、p.2371−p.2374 ネイチャー(Nature)、(英国)、2003年2月20日、第421巻、p.823−p.826
本発明は上記のような背景に鑑みて、キャパシタンスによって結合した超伝導電荷量子ビットにおける制御否定ゲートを実現しようとするものである。
本発明の第1の態様によれば、第1の超伝導電荷量子ビット素子と、第2の超伝導電荷量子ビット素子と、第1及び第2の超伝導電荷量子ビット素子を結合する電気容量素子とを有することを特徴とする超伝導電荷量子マルチビット素子が得られる。
上記超伝導電荷量子マルチビット素子において、第1の超伝導電荷量子ビット素子及び第2の超伝導電荷量子ビット素子の各々は、超伝導体で構成された量子箱電極と、この量子箱電極とトンネルバリアを挟んで結合された対向電極と、量子箱電極とゲート静電容量を介して結合したゲート電極とを有し、第1の超伝導電荷量子ビット素子の量子箱電極と第2の超伝導電荷量子ビット素子の量子箱電極とが、電気容量素子を介して結合されていることことが好ましい。
本発明の第2の態様によれば、第1の超伝導ビット素子と第2の超伝導ビット素子とが結合された結合超伝導電荷量子ビットを用いた制御否定ゲートであって、第1の超伝導ビット素子及び第2の超伝導ビット素子の各々は、超伝導体で構成された量子箱電極と、この量子箱電極とトンネルバリアを挟んで結合された対向電極と、量子箱電極と第1の静電容量を介して結合したゲート電極とを有し、第1の超伝導ビット素子の量子箱電極と第2の超伝導ビット素子の量子箱電極とは、第2の静電容量を介して結合され、第2の超伝導ビット素子のゲート電極に、所定のパルスを供給するパルス供給手段をさらに備えたことを特徴とする結合超伝導電荷量子ビットを用いた制御否定ゲートが得られる。
上記制御否定ゲートにおいて、所定のパルスは、そのピーク値が第2の超伝導ビット素子の第1の静電容量により定まる電圧であり、ピーク値の継続時間が、超伝導箱電極と対向電極とのジョセフソン結合エネルギーにより定められる時間幅であるより定められることが望ましい。また、所定のパルスは、台形パルスであって良い。更に、パルス供給手段は、所定のパルスとしてマイクロ波パルスを、第2の超伝導ビット素子のゲート電極に供給するものであって良い。
本発明の第3の態様によれば、第1の超伝導ビット素子と第2の超伝導ビット素子とが結合された結合超伝導電荷量子ビットのエンタングルメント生成方法であって、第1の超伝導ビット素子及び第2の超伝導ビット素子の各々は、超伝導体で構成された量子箱電極と、この量子箱電極とトンネルバリアを挟んで結合された対向電極と、量子箱電極と第1の静電容量を介して結合したゲート電極とを有し、第1の超伝導ビット素子の量子箱電極と第2の超伝導ビット素子の量子箱電極とは、第2の静電容量を介して結合され、第1及び第2の超伝導ビット素子のゲート電極に、各々の第1の静電容量により定まる電圧を、所定時間印加することを特徴とする結合超伝導電荷量子ビットのエンタングルメント生成方法が得られる。
上記エンタングルメント生成方法において、第1の静電容量により定まる電圧は、電荷素量を第1の静電容量で除算した値であることが好ましい。
本発明によれば、キャパシタンスで結合した超伝導電荷量子ビットにおける制御否定ゲートを提供することが可能になる。
次に本発明の実施の形態について図面を参照して詳細に説明する。
図2は結合超伝導電荷量子ビットの典型回路例を示す回路図である。図中の点線を境にして左右に配置した二つの超伝導電荷量子ビット回路の各々は、上記特許文献1に提案されたものと同等のものであり、箱電極中に余剰クーパー対が存在しない状態とする状態を量子ビットの「0」,「1」として用い、その状態はゲート電圧を用いて制御される。また2つの量子箱電極には、読み出し電極が取り付けられているが、読み出しの方法が異なる場合は、必ずしも必要ではない。
尚、超伝導電荷量子ビット回路は、超伝導電荷量子ビット素子又は超伝導ビット素子とも呼ばれる。
図中の点線より右側の超伝導電荷量子ビット回路は制御量子ビット回路100と呼ばれ、図中の点線より左側の超伝導電荷量子ビット回路は標的量子ビット回路200と呼ばれる。
制御量子ビット回路100は、第1の超伝導箱電極101と、第1の対向電極102と、第1のゲート電極103と、第1のトンネルバリア104と、第1のゲート容量105と、第1の読み出し電極106と、第2のトンネルバリア107とを有する。
第1の超伝導箱電極101は低温時に超伝導状態となる超伝導体からなる。第1の対向電極102はソースともいえる超伝導体からなる。第1のトンネルバリア104は、第1の超伝導箱電極101と第1の対向電極102との間の薄い薄膜からなる。第1のゲート容量105は第1のゲート電極103と第1の超伝導箱電極101との間にある容量である。第1の読み出し電極106はドレインとも成る超伝導体からなる。第2のトンネルバリア107は、第1の超伝導箱電極101と第1の読み出し電極106との間の、第1のトンネルバリア104よりは厚めのトンネルバリアである。
同様に、標的量子ビット回路200は、第2の超伝導箱電極201と、第2の対向電極202と、第2のゲート電極203と、第3のトンネルバリア204と、第2のゲート容量205と、第2の読み出し電極206と、第4のトンネルバリア207とを有する。
第2の超伝導箱電極201は低温時に超伝導状態となる超伝導体からなる。第2の対向電極202はソースともいえる超伝導体からなる。第3のトンネルバリア204は、第2の超伝導箱電極201と第2の対向電極202との間の薄い薄膜からなる。第2のゲート容量205は第2のゲート電極203と第2の超伝導箱電極201との間にある容量である。第2の読み出し電極206はドレインとも成る超伝導体からなる。第4のトンネルバリア207は、第2の超伝導箱電極201と第2の読み出し電極206との間の、第3のトンネルバリア203よりは厚めのトンネルバリアである。
図2に示されるように、第1の超伝導箱電極101と第2の超伝導箱電極201とが箱電極結合容量300を介して結合されている。これによって2つの量子ビットがお互いに相互作用を持つようになる。
以下、図中右側の回路を制御ビット、左側の回路を標的ビットとして使うことにする。
さて本系を1つの2量子ビットシステムとして見た場合、“00”、“01”、“10”、“11”という4つの状態が考えられる。ここで、例えば、“01”状態とは第1の超伝導箱電極101に余剰クーパー対が存在せず、第2の超伝導箱電極201に余剰クーパー対が存在するという状態を表す。“10”状態とは第1の超伝導箱電極101に余剰クーパー対が存在し、第2の超伝導箱電極201に余剰クーパー対が存在しないという状態を表す。“00”状態とは第1の超伝導箱電極101に余剰クーパー対が存在せず、第2の超伝導箱電極201にも余剰クーパー対が存在しないという状態を表す。“11”状態とは第1の超伝導箱電極101に余剰クーパー対が存在し、第2の超伝導箱電極201にも余剰クーパー対が存在するという状態を表す。
本系のハミルトニアンは00、01、10、11という基底で行列表示すると、下記の数1のようになる。
Figure 0004535701
ここで、EJ1、EJ2は、それぞれ、第1および第3のトンネルバリア104、204のジョセフソン結合エネルギーを表し、Ec1、Ec2は、それぞれ、第1の超伝導箱電極101のクーパー対1つの電荷エネルギー、第2の超伝導箱電極201のクーパー対1つの電荷エネルギーを表す。またEは第1の超伝導箱電極101と第2の超伝導箱電極201の結合キャパシタンスエネルギーを表し、下記の数2のように定義される。
Figure 0004535701
結合キャパシタンスエネルギーは、後述の制御否定ゲートの高効率化のためにEc1 >>EJ1、Ec2>> EJ2が満たされる範囲で大きいほうが望ましい。n1、n2は、それぞれ、第1の超伝導箱電極101、第2の超伝導箱電極201中の余剰クーパー対の数を示す。
またng1は第1のゲート電極103によって第1の超伝導箱電極101に誘起されるクーパー対の数を表し、第1のゲート容量105の容量値をCg1、第1のゲート電極103に印加される電圧をVg1とすると、ng1=Cg1*Vg1/2/eで表される。ここで、eは電荷素量である。
同様に、ng2は第2のゲート電極203によって第2の超伝導箱電極201に誘起されるクーパー対の数を表し、第2のゲート容量205の容量値をCg2、第2のゲート電極203に印加される電圧をVg2とすると、ng2=Cg2*Vg2/2/eで表される。
一方、図3(a)はng1−ng2平面上での最低電荷エネルギー状態を表す図である。
例えば、図中4つの領域のうち、左下の領域では“00”、“01”、“10”、“11”という4つの電荷状態のうち“00”のエネルギーが最も低くなることを示す。同様に右下の領域では“10”が最低エネルギーとなり、右下、左下の領域を隔てる境界線上では“00”と“10”の電荷エネルギーは等しくなる。
以下簡単のため、これらの領域を“領域00”などと呼ぶことにする。
まずエンタングルメントの生成法について説明する。尚、「エンタングルメント」とは、複数の部分系からなる量子系において個々の部分系状態の積では表されないような「分離不能な状態」に現れる非局所的相関である。アインシュタインをも悩ませたエンタングルメントは、古典的情報処理にはない量子情報処理独自のリソース(資源)として非常に重要であり、量子情報処理が古典情報処理より優位である鍵であると考えられている。
第2のゲート電極203、第1のゲート電極103に直流電圧を印加することによって、動作点を図3(a)中の領域00内の適当な点(例えば、図3(a)中黒丸)に合わせる。
次に、第2のゲート電極203および第1のゲート電極103にパルス電圧を印加することを考える。以下では断らない限り、図3(b)に示したような立上がり時間、立下り時間ゼロの理想的な矩形パルスを考える。
第1のゲート電極103にパルス電圧を加えることは、図3(a)のng1−ng2平面上でng1軸に平行に状態をシフトすることに対応する。第2のゲート電極203にパルス電圧を加えることは、図3(a)のng1−ng2平面上でng2軸に平行に状態をシフトすることに対応する。従って両者のパルス電圧を調整することで、状態をng1−ng2平面上の任意の点にシフトすることが可能である。例えば、図3(a)中の矢印のように、図3(a)中黒丸の状態を(ng1,ng2)=(0.5,0.5)にシフトすることができる。具体的なパルス電圧(Vp1,Vp2)は、図3(a)中黒丸の初期動作点の座標を(ng1i,ng2i)とすると、Vp1=2*e*(0.5−ng1i)/Cg1、Vp2=2*e*(0.5−ng2i)/Cg2で与えられる。
図3(b)には図3(a)中の点線に沿ってng1とng2を動かしたときの系のエネルギーバンド図が示されている。計算には典型的なパラメータ(Ec1=580meV、Ec2=671meV、E=95meV)を用いた。上に述べたパルスの印加は、図3(b)中の点Aに対応する初期状態を、4つのエネルギーバンドが最も接近するng1=(ng2)=0.5にシフトすることに対応する。
この結果、状態は“00”、“01”、“10”、“11”の4状態の間で振動を始め、それはパルスがオンの間続く。この結果、エンタングルメントが発生させることが可能となる。
図4は4状態の間での振動を計算したものである。図4(a)の横軸はパルスの長さを表し、縦軸は波動関数を4つの電荷状態“00”、“01”、“10”、“11”を基底として、c00|00〉+c01|01〉+c10|10〉+c11|11〉と展開した時の4つの係数c00、c01、c10、c11の絶対値の2乗を表す。パルスの幅に応じて各係数が振動していることが分かる。
図4(b)は図4(a)のような時間発展が起きたとき、各時間におけるエンタングルメントの強さをプロットしたものである。縦軸はエンタングルメントエントロピーと呼ばれる量で、最大で1、最小で0をとり、大きいほどエンタングルメントが強い。時間に応じてエンタングルメントの強さも変化し、例えば150ps付近で最大のエンタングルメントが実現していることが分かる。
次に制御否定ゲートの実現法を説明する。図5(a)は図3(a)と同じng1−ng2平面の図である。
まずゲート電極103、203に直流電圧を印加することによって、動作点を図5(a)中の“領域00”内のng1=0.25近辺に合わせる。ng1=0.25から多少外れても問題ないが、ng1が0.5に近づきすぎると電圧パルスを加えたときに制御ビットまで振動してしまうため好ましくない。
次に第2のゲート電極203にパルス電圧を印加することを考える。この時図中の矢印のように、パルス電圧の高さを調節してパルス印加時に領域00と領域01の境界線上に状態が来るようにする。具体的なパルス電圧の大きさVp2は、初期動作点の座標を(ng1i,ng2i)とすると、Vp2=e*(1−E*ng1i−2*ng2i)/Cg2で与えられる。
ここで図5(a)中の点線(ng1=0.25)上での本系のエネルギーバンドを考える(図5(b))。仮に今動作点を(ng1,ng2)=(0.25,02)に選んだとすると、上述のパルス印加操作は、初期状態を“00”、“01”の電荷エネルギー縮退点に対応するng2(ng2Lと呼ぶ)に非断熱的に移動することを意味する。
始めに初期状態が“00”のケースを考える。状態“00”は図3(b)のバンド図中で、A点に存在する。上述のパルスによってこの初期状態は“00”と“01”の間で量子振動を始める。この時“10”と“11”の状態は、バンド図からも分かる通り“00”と“01”の状態からエネルギー的に離れているため、振動にはほとんど寄与しない。
量子振動の計算結果を図6(a)に示す。計算に用いたパラメータは、Ec1=580meV、Ec2=671meV、E=190meV、EJ2=45meVである。
横軸はパルスの長さを表し、縦軸は波動関数を4つの電荷状態“00”、“01”、“10”、“11”を基底として、c00|00〉+c01|01〉+c10|10〉+c11|11〉と展開した時の4つの係数c00、c01、c10、c11の絶対値の2乗を表す。初期状態“00”がパルス時間と共に、殆ど“00”と“01”の間でのみ時間発展していることが分かる。このときの振動周期は、h/EJ2(h:プランク定数)で与えられる。
次に、初期状態が“10”のケースを考える。状態“10”は図5(b)のバンド図中でC点に存在する。この初期状態に先ほどと同じ高さのパルスを印加することを考える。
このパルスは、“10”と“11”の電荷縮退点に対応するng2Hには届かないため、振動は抑制される。計算結果を図6(b)に示す。各状態とも殆ど振動は起きず、初期状態の“10”がそのまま保持されていることが分かる。
以上の結果をもとに図1の真理値表に示したゲート操作を実現することを考える。まず“00”を入力とした時は、理想的には1の確率で“01”を出力して欲しい。この条件は図6(a)の矢印のタイミングで満足される。また計算結果は示していないが、“01”からスタートした時は図6(a)でc00とc01を入れ替えたものになるので、同じタイミングで確率1で“00”が実現する。つまりこれらの長さのパルスによって図1の真理値表上側2つの動作が満足される。
一方、“10”を入力とした時は、図6(b)に示したように振動は殆ど起きないので、パルスの幅によらず出力としてほぼ1の確率で“10”が得られる。また“11”を入力とした時も同様である。入力が一般的な重ね合わせ状態であっても、出力は重ね合わさった個々の状態にゲート操作を施したものの重ね合わせ状態である。従って図6(a)の矢印のパルス幅を持つ、高さVp2=e*(1−E*ng1i−2*ng2i)/Cg2のパルスを印加することによって制御否定量子ゲートが実現される。
ところで図6(b)の振動振幅はEJ2 /(E +EJ2 )で与えられるので、Eが十分大きく出来ない場合は、振動振幅が大きくなり必ずしも上の方法は使えない。図6(c)はEを図6(b)に比べて半分の95meVとした時の計算結果である。小さいながらもc10とc11の間で振動が起こっていることが分かる。この場合は振動周期の違いを利用すればよい。上述のように図6(a)の振動周期がh/EJ2で与えられるのに対し、図6(c)の振動周期はh/(E +EJ2 0.5を持ち、Eが0でない限り必ず両者は異なる。図6(d)は、図6(a)の点線のデータ(c01)と図6(c)の実線のデータ(c10)を再プロットしたものである。図中矢印のように両者の振動ピークがほぼ一致するようなタイミングを探せば、そのパルス幅を持つパルスを印加することで所望のゲート動作が得られる。
もう一つの代替案はパルスに図6(e)に示したような有限の立上がり時間、立下り時間を加えることである。この有限の立上がり時間、立下り時間は図6(c)におけるc10とc11の振動振幅をさらに小さくする効果をもつ。図6(f)は立上がり時間、立下がり時間ともに30psを持つ台形パルスを仮定した時の、図6(c)に対応する図である。
10の振動振幅は殆ど0になり、入力“10”に対する出力はパルス幅によらずほぼ確率1で、“10”となることが分かる。従って図中の矢印のうち最もパルス幅の短いパルスを必ず制御否定のパルスとして用いることが出来、コヒーレンス時間の有限性を考えれば有利な方法と言える。但し有限の立上がり時間、立下り時間は図6(d)から分かるようにc10の振動振幅も小さくしてしまうというデメリットを持つ。どれくらい立上がり時間、立下り時間を加えるか、あるいは加えないかは、実際の系の条件に応じて決めなくてはならない。
制御否定ゲートは上記の電圧パルス以外にマイクロ波パルスを用いて行うことも可能である。
図5(b)において動作点をng2=0.2に設定したとする。
この時図5(b)中A点とB点のエネルギーギャップに共鳴するマイクロ波パルスを照射することを考える。仮に入力が“00”即ちA点にあったとすると、このマイクロ波パルスによっていわゆるラビ振動がおこり、“00”と“01”の状態の間で振動が起こる。振動の周期はマイクロ波パルスのパワーに依存するが、上述のパルスの時と同じ要領でマイクロ波パルスの照射時間を調整すれば、出力として“01”状態を得ることが出来る。
一方、これと同じマイクロ波パルスを“10”の入力、即ちC点の状態に対して照射しても、どのエネルギーギャップにも共鳴しないため状態の遷移は起こらない。“01”や“11”の入力に対する議論も全く同様であり、このマイクロ波パルスによって、制御否定量子ゲートが実現可能である。
制御否定ゲートの論理値表である。 キャパシタンスによって結合した超伝導電荷2量子ビットの典型回路図である。 本発明におけるエンタングルメント生成法の説明図である。 本発明の実施例の数値計算結果である。 本発明における量子制御否定ゲート操作の説明図である。 本発明の実施例の数値計算結果である。
符号の説明
100 制御量子ビット回路
200 標的量子ビット回路
101,201 超伝導箱電極
102,202 対向電極
103,203 ゲート電極
104,204 トンネルバリア
105,205 ゲート容量
106,206 読み出し電極
107,207 トンネルバリア
300 箱電極結合容量

Claims (8)

  1. 第1の超伝導電荷量子ビット素子と、第2の超伝導電荷量子ビット素子と、前記第1及び前記第2の超伝導電荷量子ビット素子を結合する電気容量素子とを有することを特徴とする超伝導電荷量子マルチビット素子。
  2. 前記第1の超伝導電荷量子ビット素子及び前記第2の超伝導電荷量子ビット素子の各々は、超伝導体で構成された量子箱電極と、該量子箱電極とトンネルバリアを挟んで結合された対向電極と、前記量子箱電極とゲート静電容量を介して結合したゲート電極とを有し、
    前記第1の超伝導電荷量子ビット素子の量子箱電極と前記第2の超伝導電荷量子ビット素子の量子箱電極とが、前記電気容量素子を介して結合されていることを特徴とする請求項1記載の超伝導電荷量子マルチビット素子。
  3. 第1の超伝導ビット素子と第2の超伝導ビット素子とが結合された結合超伝導電荷量子ビットを用いた制御否定ゲートであって、
    前記第1の超伝導ビット素子及び前記第2の超伝導ビット素子の各々は、超伝導体で構成された量子箱電極と、該量子箱電極とトンネルバリアを挟んで結合された対向電極と、前記量子箱電極と第1の静電容量を介して結合したゲート電極とを有し、
    前記第1の超伝導ビット素子の量子箱電極と前記第2の超伝導ビット素子の量子箱電極とは、第2の静電容量を介して結合され、
    前記第2の超伝導ビット素子のゲート電極に、所定のパルスを供給するパルス供給手段をさらに備えたことを特徴とする結合超伝導電荷量子ビットを用いた制御否定ゲート。
  4. 前記所定のパルスは、そのピーク値が前記第2の超伝導ビット素子の前記第1の静電容量により定まる電圧であり、ピーク値の継続時間が、超伝導箱電極と対向電極とのジョセフソン結合エネルギーにより定められる時間幅であるより定められる請求項3記載の制御否定ゲート。
  5. 前記所定のパルスは、台形パルスである請求項3に記載の制御否定ゲート。
  6. 前記パルス供給手段は、前記所定のパルスとしてマイクロ波パルスを、前記第2の超伝導ビット素子のゲート電極に供給する請求項3に記載の制御否定ゲート。
  7. 第1の超伝導ビット素子と第2の超伝導ビット素子とが結合された結合超伝導電荷量子ビットのエンタングルメント生成方法であって、前記第1の超伝導ビット素子及び前記第2の超伝導ビット素子の各々は、超伝導体で構成された量子箱電極と、該量子箱電極とトンネルバリアを挟んで結合された対向電極と、前記量子箱電極と第1の静電容量を介して結合したゲート電極とを有し、前記第1の超伝導ビット素子の量子箱電極と前記第2の超伝導ビット素子の量子箱電極とは、第2の静電容量を介して結合され、前記第1及び前記第2の超伝導ビット素子のゲート電極に、各々の前記第1の静電容量により定まる電圧を、所定時間印加することを特徴とする結合超伝導電荷量子ビットのエンタングルメント生成方法。
  8. 前記第1の静電容量により定まる電圧は、電荷素量を前記第1の静電容量で除算した値である請求項7に記載のエンタングルメント生成方法。

JP2003286640A 2003-08-05 2003-08-05 結合超伝導電荷量子ビット素子、それを用いた制御否定ゲート Expired - Fee Related JP4535701B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003286640A JP4535701B2 (ja) 2003-08-05 2003-08-05 結合超伝導電荷量子ビット素子、それを用いた制御否定ゲート
US10/910,770 US7145170B2 (en) 2003-08-05 2004-08-04 Coupled superconducting charge quantum bit device and controlled-not gate using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003286640A JP4535701B2 (ja) 2003-08-05 2003-08-05 結合超伝導電荷量子ビット素子、それを用いた制御否定ゲート

Publications (2)

Publication Number Publication Date
JP2005057068A JP2005057068A (ja) 2005-03-03
JP4535701B2 true JP4535701B2 (ja) 2010-09-01

Family

ID=34308344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003286640A Expired - Fee Related JP4535701B2 (ja) 2003-08-05 2003-08-05 結合超伝導電荷量子ビット素子、それを用いた制御否定ゲート

Country Status (2)

Country Link
US (1) US7145170B2 (ja)
JP (1) JP4535701B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9633314B2 (en) 2014-11-25 2017-04-25 Samsung Electronics Co., Ltd. Multi-qubit coupling structure

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4438286B2 (ja) * 2002-12-20 2010-03-24 日本電気株式会社 量子演算素子及びその使用方法
US20050250651A1 (en) * 2004-03-29 2005-11-10 Amin Mohammad H S Adiabatic quantum computation with superconducting qubits
US7109593B2 (en) * 2004-07-30 2006-09-19 Microsoft Corporation Systems and methods for performing quantum computations
JP4836064B2 (ja) * 2004-08-16 2011-12-14 独立行政法人理化学研究所 量子状態読出回路
US7533068B2 (en) 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
JP4824941B2 (ja) * 2005-04-26 2011-11-30 日本電信電話株式会社 電子スピン対の量子エンタングルメント状態の生成方法及び検出方法
US8234103B2 (en) 2007-04-05 2012-07-31 D-Wave Systems Inc. Physical realizations of a universal adiabatic quantum computer
US8219871B2 (en) * 2008-03-18 2012-07-10 Nec Laboratories America, Inc. Efficient decoupling schemes for quantum systems using soft pulses
US8089286B2 (en) * 2008-04-15 2012-01-03 Nec Laboratories America, Inc. System and method for quantum computer calibration and performance estimation
US8315969B2 (en) * 2008-10-10 2012-11-20 Nec Laboratories America, Inc. Estimating a quantum state of a quantum mechanical system
US8485427B2 (en) 2010-10-14 2013-07-16 Nec Laboratories America, Inc. System and method for synthetic commodity and synthetic legal tender creation
EP2562694A1 (en) * 2011-08-22 2013-02-27 Hitachi, Ltd. Quantum information processing
US10037493B2 (en) 2013-10-22 2018-07-31 D-Wave Systems Inc. Universal adiabatic quantum computing with superconducting qubits
US10002107B2 (en) 2014-03-12 2018-06-19 D-Wave Systems Inc. Systems and methods for removing unwanted interactions in quantum devices
WO2019126396A1 (en) 2017-12-20 2019-06-27 D-Wave Systems Inc. Systems and methods for coupling qubits in a quantum processor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107340A (ja) * 1996-09-27 1998-04-24 Nec Corp 微小トンネル接合部の製造方法及び微小トンネル接合素子の製造方法
JP2000277723A (ja) * 1999-03-25 2000-10-06 Nec Corp 量子演算素子とその製造方法
JP2003067181A (ja) * 2001-08-24 2003-03-07 Nippon Telegr & Teleph Corp <Ntt> 量子コンピュータおよびこの制御方法
JP2004200579A (ja) * 2002-12-20 2004-07-15 Nec Corp 量子演算素子及びその使用方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2537602A1 (en) * 2003-09-05 2005-03-17 D-Wave Systems, Inc. Superconducting phase-charge qubits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107340A (ja) * 1996-09-27 1998-04-24 Nec Corp 微小トンネル接合部の製造方法及び微小トンネル接合素子の製造方法
JP2000277723A (ja) * 1999-03-25 2000-10-06 Nec Corp 量子演算素子とその製造方法
JP2003067181A (ja) * 2001-08-24 2003-03-07 Nippon Telegr & Teleph Corp <Ntt> 量子コンピュータおよびこの制御方法
JP2004200579A (ja) * 2002-12-20 2004-07-15 Nec Corp 量子演算素子及びその使用方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9633314B2 (en) 2014-11-25 2017-04-25 Samsung Electronics Co., Ltd. Multi-qubit coupling structure

Also Published As

Publication number Publication date
US7145170B2 (en) 2006-12-05
JP2005057068A (ja) 2005-03-03
US20050062072A1 (en) 2005-03-24

Similar Documents

Publication Publication Date Title
JP4535701B2 (ja) 結合超伝導電荷量子ビット素子、それを用いた制御否定ゲート
You et al. Quantum information processing with superconducting qubits in a microwave field
Yang et al. Possible realization of entanglement, logical gates, and quantum-information transfer with superconducting-quantum-interference-device qubits in cavity QED
You et al. Scalable quantum computing with Josephson charge qubits
Porod Quantum-dot devices and quantum-dot cellular automata
US9126829B2 (en) Graphene valley singlet-triplet qubit device and the method of the same
US20220414516A1 (en) Manipulation Zone for Qubits in Quantum Dots
Giounanlis et al. Modeling of semiconductor electrostatic qubits realized through coupled quantum dots
EP1875413A1 (en) Qubit state copying
Ferraro et al. Quantum supercapacitors
Eckstein et al. Materials issues for quantum computation
Blair et al. Environmental decoherence stabilizes quantum-dot cellular automata
US10297739B1 (en) Parafermion braiding device
Rahman et al. Design and implementation of Feynman gate in quantum-dot cellular automata (QCA)
Echternach et al. Universal quantum gates for single cooper pair box based quantum computing
Gorbatsevich et al. Quantum logic gates
JP2000068495A (ja) 量子コンピュータにおける量子ビット素子構造および量子相関ゲート素子構造
Landau et al. Realization of qudits in coupled potential wells
Moskal et al. Controlled exchange interaction for quantum logic operations with spin qubits in coupled quantum dots
Kastner Prospects for quantum dot implementation of adiabatic quantum computers for intractable problems
Lu Several ways to implement qubits in physics
Geller et al. Quantum computing with superconductors I: Architectures
Tretyakov et al. Cold atoms in optical lattices as qubits for a quantum computer
De Rinaldis et al. Intrinsic dipole–dipole excitonic coupling in GaN quantum dots: application to quantum information processing
WO2024179653A1 (en) Quantum interference suppression of decoherence and dephasing of a qubit-resonator system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100615

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees