CN113632233A - 平面量子装置中的硅通孔制造 - Google Patents

平面量子装置中的硅通孔制造 Download PDF

Info

Publication number
CN113632233A
CN113632233A CN202080021686.6A CN202080021686A CN113632233A CN 113632233 A CN113632233 A CN 113632233A CN 202080021686 A CN202080021686 A CN 202080021686A CN 113632233 A CN113632233 A CN 113632233A
Authority
CN
China
Prior art keywords
layer
superconducting
substrate
resonator
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080021686.6A
Other languages
English (en)
Inventor
J·鲁比恩
J·海茨伯格
S·罗塞恩布拉特
A·维维卡纳达
M·布林克
A·库马尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN113632233A publication Critical patent/CN113632233A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0241—Manufacture or treatment of devices comprising nitrides or carbonitrides
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G06N20/10—Machine learning using kernel methods, e.g. support vector machines [SVM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32058—Deposition of superconductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53285—Conductive materials containing superconducting materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在沉积在衬底(312)的第一表面上的第一超导层(316)上，图案化谐振器的第一部件。在沉积在所述衬底(312)的第二表面上的第二超导层(326)上，图案化所述谐振器的第二部件。第一表面和第二表面以非共面布置相对于彼此布置。在该衬底中，产生凹槽，该凹槽从第一超导层延伸到第二超导层。在所述凹槽的内表面上沉积第三超导层(322)，所述第三超导层在所述第一超导层和所述第二超导层之间形成超导通路。从所述第一表面和所述第二表面去除所述第三超导层的过量材料，形成完成的硅通孔TSV 320。

Description

平面量子装置中的硅通孔制造
技术领域
本发明总体上涉及用于在平面量子装置中制造低损耗体系结构的量子处理器、制造方法以及超导体装置制造系统。更具体地，本发明涉及用于在平面量子器件中制造硅通孔的器件、方法和系统。
背景技术
在下文中，短语的字中的“Q”前缀指示在量子计算上下文中该字或短语的引用，除非在使用时明确区分。
分子和亚原子粒子遵循量子力学定律，量子力学是探索物理世界如何在基本水平上工作的物理学分支。在这个水平，颗粒以奇怪的方式表现，同时呈现多于一个状态，并且与非常远的其他颗粒相互作用。量子计算利用这些量子现象来处理信息。
我们今天使用的计算机被称为经典计算机(在此也被称为“常规”计算机或常规节点，或“CN”)。在所谓的Von Neumann架构中，传统计算机使用利用半导体材料和技术制造的传统处理器、半导体存储器、以及磁性或固态存储装置。具体地，传统计算机中的处理器是二进制处理器，即，对在1和0中表示的二进制数据进行操作。
量子处理器(q-处理器)使用缠结的量子位器件(在此紧凑地称为“量子位”、多个“量子位”)的奇数性质来执行计算任务。在量子力学运行的具体领域中，物质颗粒能以多种状态存在，如“开”状态、“关”状态以及同时“开”和“关”状态。在使用半导体处理器的二进制计算被限制为仅使用开和关状态(在二进制代码中相当于1和0)的情况下，量子处理器利用这些物质的量子状态来输出在数据计算中可用的信号。
常规计算机以位编码信息。每个位可以取1或0的值。这些1和0用作最终驱动计算机功能的开/关开关。另一方面，量子计算机是基于量子位的，这些量子位根据量子物理学的两个关键原理：叠加和纠缠来操作。叠加意味着每个量子位可以同时表示1和0两者。纠缠意味着叠加中的量子位能够以非经典的方式彼此相关；即，一个量子位(无论是1还是0或者两者)的状态可以取决于另一量子位的状态，并且存在当两个量子位缠结时比当单独对它们进行处理时可以确认的关于这两个量子位的更多信息。
使用这两种原理，量子位作为更复杂的信息处理器运行，使量子计算机能够以允许它们解决难于使用常规计算机处理的问题的方式起作用。IBM已经成功地构建并且证明了使用超导量子位的量子处理器的可操作性(IBM是国际商业机器公司在美国和其他国家的注册商标。)
超导器件如量子位是在已知的半导体制造技术中使用超导和半导体材料来制造的。超导器件通常使用一层或多层不同材料来实现器件特性和功能。材料层可以是超导的、导电的、半导电的、绝缘的、电阻的、电感的、电容的，或具有任何数量的其他特性。考虑到材料的性质、材料的形状、尺寸或放置、与材料相邻的其他材料、以及许多其他考虑，可能必须使用不同的方法来形成不同的材料层。
超导器件通常是平面的，即，其中超导体结构被制造在一个平面上。非平面器件是三维(3D)器件，其中一些结构形成在给定制造平面上方或下方。
q处理器被实施为多于一个量子位的集合。这些量子位可以被制造为单个制造平面上的共平面器件的晶格。
发明内容
这些说明性实施例提供了一种超导器件及其制造方法和系统。在用于制造超导器件的制造方法中，实施例在沉积在衬底的第一表面上的第一超导层上图案化谐振器的第一部件。实施例在沉积在所述衬底的第二表面上的第二超导层上图案化所述谐振器的第二部件，其中所述第一表面和所述第二表面以非共面布置相对于彼此布置。实施例在衬底中产生凹槽，该凹槽从第一超导层延伸到第二超导层。实施例在凹槽的内表面上沉积第三超导层，该第三超导层在第一超导层和第二超导层之间形成超导通路。实施例从第一表面和第二表面去除第三超导层的过量材料，形成完成的硅通孔(TSV)。由此，实施例提供了在共面超导量子处理电路中制造TSV的方式。
另一实施例在图案化的第一表面上沉积第一保护层。实施例在图案化的第二表面上沉积第二保护层。实施例执行产生以使得凹槽从第一保护层延伸到第二保护层。由此，实施例提供在TSV制造期间产生从第一保护层延伸到第二保护层的凹槽的方式。
在另一实施例中，第一保护层包含氧化物层。由此，实施例提供关于在TSV制造期间产生从第一保护层延伸到第二保护层的凹槽的方式的更多细节。
另一实施例在凹槽的衬底部分内蚀刻底切区域，其中底切区域的直径大于第一超导层处的凹槽的直径。由此，实施例提供了在TSV中提供底切区域的方式。
另一实施例在产生凹槽之前在第二保护层上沉积蚀刻停止层。实施例在蚀刻底切区域之后从第二保护层去除蚀刻停止层。由此，实施例提供在TSV制造期间限制蚀刻的方式。
在另一实施例中，蚀刻终止层包含氮化硅层。由此，实施例提供在TSV制造期间限制蚀刻的方式的更多细节。
另一实施例还在第一保护层和第二保护层上沉积第三超导层。由此，该实施例在TSV制造期间提供超导层的附加区域。
另一实施例还从第一保护层和第二保护层除去第三超导层。由此，该实施例提供了一旦在TSV制造期间不再使用就去除第三超导层。
另一实施例进一步从第一图案化的表面和第二图案化的表面去除第一保护层和第二保护层。由此，该实施例提供一旦在TSV制造期间使用就去除第一保护层和第二保护层。
另一实施例在去除第一保护层和第二保护层之前蚀刻第三超导层的一部分，该部分占据保护层中的凹槽。由此，该实施例在TSV制造期间从TSV周围的区域去除第三超导层的一部分。
在另一实施例中，使用各向同性硅干法蚀刻工艺来执行蚀刻。由此，实施例提供关于TSV制造期间的蚀刻方式的更多细节。
在另一实施例中，第一超导层、第二超导层和第三超导层中的每个包括氮化钛层。由此，实施例提供关于在TSV制造期间使用的材料的更多细节。
在另一实施例中，该去除使用蚀刻工艺。由此，实施例提供关于在TSV制造期间使用的工艺的更多细节。
在另一实施例中，完成的TSV是中空超导体。由此，实施例提供关于完成的TSV的属性的更多细节。
在另一实施例中，谐振器的第一部件是电感元件，并且电感元件和量子位设置在同一表面上。由此，该实施例提供了关于超导器件的部件位置的更多细节。
在另一实施例中，该谐振器的第一部件是电容元件，并且该电容元件和量子位被设置在同一表面上。由此，该实施例提供了关于超导器件的部件位置的更多细节。
在另一实施例中，该谐振器的第一部件是导电焊盘，该导电焊盘和量子位被设置在同一表面上，并且该谐振器的电感元件和电容元件被设置在相对的表面上。由此，该实施例提供了关于超导器件的部件位置的更多细节。
实施例包括量子装置。实施例包括设置在衬底的第一表面上的一组量子位。实施例包括跨越衬底的第一表面和第二表面分布的读出电路，使得第一表面上的读出电路的第一部件通过硅通孔(TSV)超导地耦合到第二表面上的读出电路的第二部件，其中TSV包括沉积在穿过衬底的凹槽上的中空超导层。由此，实施例提供了一种包括TSV的量子器件。
在该量子装置的另一实施例中，该谐振器的第一部件是电感元件，并且该电感元件和量子位被设置在同一表面上。由此，实施例提供了该量子装置的元件的功能和布置的附加细节。
在该量子装置的另一实施例中，该谐振器的第一部件是电容元件，并且该电容元件和量子位被设置在同一表面上。由此，实施例提供了该量子装置的元件的功能和布置的附加细节。
在该量子装置的另一实施例中，该谐振器的该第一部件是导电焊盘，该导电焊盘和量子位被布置在同一表面上，并且该谐振器的该电感元件和该电容元件被布置在相反的表面上。由此，实施例提供了该量子装置的元件的功能和布置的附加细节。
在该量子装置的另一实施例中，该TSV包括底切区域。由此，实施例提供了该量子装置的元件的布置的附加细节。
在该量子装置的另一实施例中，该TSV填充有一种非超导材料。因此，实施例提供了该量子装置的元件的组成的额外细节。
实施例包括用于制造超导器件的制造系统。
附图说明
在所附权利要求中阐述了被认为是本发明特征的新颖特征。然而，当结合附图阅读时，通过参考说明性实施例的以下详细说明，将最好地理解本发明本身以及使用的优选模式、其进一步的目的和优点，在附图中：
图1描绘说明可使用说明性实施例解决的问题的实例表面代码架构(SCA)；
图2描绘了可以实现说明性实施例的数据处理系统的网络的框图；
图3描绘了可以根据说明性实施例制造的包括TSV的示例量子电路的一部分的俯视图和侧视图；
图4描绘了可以根据说明性实施例制造的包括TSV的示例平面量子电路的量子位平面和读出平面的一部分的截面图；
图5描绘了根据说明性实施例的用于平面量子装置中的硅通孔制造的制造过程中的一个步骤；
图6描绘了根据说明性实施例的用于平面量子装置中的硅通孔制造的制造过程中的另一步骤；
图7描绘了根据说明性实施例的用于平面量子装置中的硅通孔制造的制造过程中的另一步骤；
图8描绘了根据说明性实施例的用于平面量子装置中的硅通孔制造的制造过程中的另一步骤；
图9描绘了根据说明性实施例的用于平面量子装置中的硅通孔制造的制造过程中的另一步骤；
图10描绘了根据说明性实施例的用于平面量子装置中的硅通孔制造的制造过程中的另一步骤；
图11描绘了根据说明性实施例的用于平面量子装置中的硅通孔制造的制造过程中的另一步骤；
图12描绘了根据一个说明性实施例的用于平面量子装置中的硅通孔制造的制造过程中的另一步骤；
图13描绘了根据说明性实施例的用于平面量子装置中的硅通孔制造的制造过程中的另一步骤；并且
图14根据说明性实施例描绘了用于在平面量子装置中制造硅通孔的一个实例过程的流程图。
具体实施方式
图1描绘说明可使用说明性实施例解决的问题的实例表面代码架构(SCA)。超导量子位架构(如SCA 100)将多个量子位(如附属(ancilla)量子位120和数据量子位130)安排在单一平面中的点阵结构中。使这些量子位通过谐振线路110(也称为总线)在彼此之间进行逻辑运算。从每个量子位的状态值中确定逻辑运算的结果。这是通过附接到每个量子位上的读出谐振器电路来测量的(图1中未示出)。
使用读取线读取量子位120的量子状态。如可以看到的，所有总线110与量子位120和130共面(在相同的平面中)。如由说明性实施例认识到的，SCA 100仅允许共面的读取线读取位于SCA 100的外围上的量子位120和130。为了读取位于SCA 100的边界140内部的量子位，如内部量子位150，读取线将必须连接在与SCA 100的制造平面正交的平面中，从而使SCA 100的制造成为三维制造。
访问内部量子位150以便读取量子位的量子状态的这种方式被称为“打破该平面”。说明性实施例认识到，由于需要读取SCA 100中的内部量子位150而打破平面需要适合于量子处理器硬件的三维集成方法，与之前为互补金属氧化物半导体(CMOS)芯片制造开发的三维集成方法相反。具体地，为CMOS制造开发的技术缺乏对超导布线、100纳米尺度的约瑟夫逊隧道结、以及量子处理器中所需要的信号路由和阻抗匹配的支持。此外，CMOS制造中使用的非晶态介电材料在超导所需的毫开尔文温度下易于产生高微波损耗，从而导致不良的量子位相干性。
说明性实施例认识到打破平面具有其他优点。在平面安排中位于SCA的外围上的结构可以被重新定位到量子位的点阵的上方或下方，因此减小了电路面积并且提高了输入到量子位和从量子位输出的可路由性。
由此，这些说明性实施例认识到，在本领域中所需要的是一种信号路径技术，该技术可以将超导信号从衬底的一个表面传输到另一表面，而不使用非晶体介电材料，它可以被构造为量子处理器的制造过程的一部分。
用于描述本发明的说明性实施例总体上通过提供用于平面量子装置中的硅通孔来处理和解决上述问题和其他相关问题。这些说明性实施例还提供了在平面量子装置中用于硅通孔制造的制造方法和系统。
实施例提供穿硅通孔(TSV)。TSV提供从衬底的一个表面到衬底的另一表面穿过衬底的导电路径，以允许微电子结构的三维集成。类似的通孔结构还可以制造在除了硅之外的衬底中——例如，玻璃、蓝宝石或石英——并且包括在如在此所使用的术语通孔中。TSV经由传导路径将信号从一个表面传递到另一表面。
因为TSV在衬底表面之间传递信号，所以使用TSV允许将量子设计中的一些结构放置在一个衬底表面上并且将量子设计中的其他结构放置在另一衬底表面上。量子设计是一种制造电路，其中至少一些部件是使用超导材料形成并在低温温度范围内工作的量子部件。在具体但非限制性的示例中，使用TSV允许将用于量子位的读出谐振器的全部或一部分重定位到与该量子位相对的衬底表面上的位置，因此，在与常规平面打破不同的方向上打破平面——TSV允许在朝向并穿过衬底的方向上打破平面，而常规方法在远离衬底的方向上打破平面。这种重新定位还减小了电路面积并且提高了输入到量子位和从量子位输出的可路由性。
此外，随着量子电路放大以包括更多的量子位，这样的电路经受更多的不想要的寄生微波谐振模式。这些模式(也称为盒子模式)导致衬底内的电磁信号，从而干扰读出量子位。因为TSV在衬底表面之间传递信号，所以说明性实施例认识到TSV也可在衬底表面之间分流接地平面，从而抑制盒子模式。
同样，在量子环境中，特别是在从一个衬底表面到另一衬底表面传导信号中，使用诸如非晶电介质材料之类的损耗材料是不期望的。超导量子位是由隧道结的约瑟夫逊电感及其并联电容形成的非线性微波谐振器。由于谐振器的电场的一部分与其周围的环境相互作用，如果存在引起损耗的实体，诸如电介质中的两级系统，则可能发生去相干。结果，量子行为丢失，并且因此信息丢失。由此，使用由超导材料制造、连接到已经存在于衬底表面上的超导层的TSV，使量子应用中的信号损失最小化。
由此，在提供可以将信号从衬底的一个表面超导地传输到另一表面的信号路径技术中，使用超导TSV满足说明性实施例所认识到的需要。根据这些说明性实施例的超导TSV是在不使用非晶态介电材料的情况下制造的，改善了信号质量，并且可以被构造为量子处理器的制造过程的一部分。
另一实施例提供了用于超导TSV的制造方法，使得该方法可以被实施为软件应用程序。实施制造方法实施例的应用可以被配置成用于结合现有的超导制造系统(如光刻系统)进行操作。在实施例的上下文中对TSV的引用应理解为对超导TSV的引用，除非在使用时明确区分。
为了描述的清楚起见，并且不暗示对其的任何限制，使用安排在点阵中的量子位的示例数量来描述这些说明性实施例。在说明性实施例的范围内，实施例可以用不同数量的量子位、晶格中的不同安排、除量子位之外的超导器件、或它们的某种组合来实施。可以实施实施例来类似地改进其他共面超导制造，其中希望将信号从一个表面传递到另一表面。
此外，在附图和说明性实施例中使用示例TSV的简化图。在TSV的实际制造中，在不脱离说明性实施例的范围的情况下，可存在本文中未示出或描述的附加结构或不同于本文中示出和描述的结构。类似地，在说明性实施例的范围内，可以不同地制造示例TSV中的所示出或描述的结构以产生如本文所述的类似操作或结果。
示范性结构、层和构造的二维图中的不同阴影部分旨在表示示范性制造中的不同结构、层、材料和构造，如本文所述。不同的结构、层、材料和构造可以使用本领域普通技术人员已知的合适材料制造。
本文中所描绘的形状的特定形状、位置、定位或尺寸不旨在限制说明性实施例，除非这种特性被明确地描述为实施例的特征。形状、位置、定位、尺寸或它们的一些组合仅出于附图和说明的清楚性而被选择，并且可能已被放大、最小化或以其他方式从实际光刻中可能用于实现根据示范性实施例的物镜的实际形状、位置、位置或尺寸改变。
此外，这些说明性实施例仅作为例子是关于特定的实际或假定的超导器件(例如量子位)来描述的。由不同说明性实施例描述的步骤可适于以类似方式制造不同TSV结构，且此些调适预期在说明性实施例的范围内。
当在应用中实施时，实施例使得制造过程执行如本文所述的某些步骤。制造过程的步骤在几个图中示出。在具体的制造过程中，并非所有步骤都是必需的。在不脱离说明性实施例的范围的情况下，一些制造工艺可以不同次序实施步骤、组合某些步骤、去除或替换某些步骤，或执行步骤的这些和其他操纵的某种组合。
仅作为实例，关于某些类型的材料、电特性、结构、构造、层定向、方向、步骤、操作、平面、尺寸、数量、数据处理系统、环境、组件和应用来描述说明性实施例。这些和其他类似产物的任何特定表现不旨在限制本发明。可以在说明性实施例的范围内选择这些和其他类似产物的任何合适的表现。
说明性实施例仅作为示例使用特定设计、架构、布局、示意图和工具来描述，并且不限于说明性实施例。说明性实施例可以与其他可比较的或类似用途的设计、架构、布局、示意图和工具结合使用。
本公开中的示例仅用于描述的清楚性，并且不限于说明性实施例。在此列出的任何优点仅是实例并且不旨在限制这些说明性实施例。另外的或不同的优点可以通过特定的说明性实施例来实现。此外，特定说明性实施例可具有上文列出的优点中的一些、全部或没有优点。
图2描绘了可以实现说明性实施例的数据处理系统的网络的框图。数据处理环境200是可以在其中实现说明性实施例的计算机网络。数据处理环境200包括网络202。网络202是用于在数据处理环境200内连接在一起的不同设备和计算机之间提供通信链路的介质。网络202可以包括连接，诸如有线、无线通信链路或光纤电缆。
客户端或服务器仅是连接到网络202的某些数据处理系统的示例角色，并且不旨在排除这些数据处理系统的其他配置或角色。服务器204和服务器206与存储单元208一起耦合到网络202。软件应用程序可在数据处理环境200中的任何计算机上执行。客户端210、212和214也耦合到网络202。诸如服务器204或206或客户端210、212或214的数据处理系统可以包含数据并且可以具有在其上执行的软件应用或软件工具。
仅作为实例，且不暗示对此类架构的任何限制，图2描绘可在实施例的示例实现中使用的某些组件。例如，服务器204和206以及客户端210、212、214仅作为示例被描绘为服务器和客户端，而不暗示对客户端-服务器架构的限制。作为另一示例，实施例可以如所示跨若干数据处理系统和数据网络分布，而另一实施例可以在说明性实施例的范围内在单个数据处理系统上实现。数据处理系统204、206、210、212和214还表示集群中的示例节点、分区和适于实现实施例的其他配置。
设备232是本文描述的设备的示例。例如，设备232可采用智能电话、平板计算机、膝上型计算机、固定或便携式形式的客户端210、可穿戴计算设备或任何其他合适的设备的形式。被描述为在图2中的另一数据处理系统中执行的任何软件应用可被配置成以类似方式在设备232中执行。在图2中的另一数据处理系统中存储或产生的任何数据或信息可被配置成以类似方式在设备232中存储或产生。
应用205实现本文描述的实施例。光刻系统207是用于制造一个量子装置的任何适当的系统。应用程序205向系统207提供指令，用于以在此描述的方式在一个量子装置上制造可以定位结构的位置，并且可以沉积和去除材料，或其组合。
服务器204和206、存储单元208和客户端210、212和214可使用有线连接、无线通信协议或其他合适的数据连接性耦合到网络202。客户端210、212和214可以是例如个人计算机或网络计算机。
在所描绘的示例中，服务器204可向客户端210、212和214提供数据，诸如引导文件、操作系统镜像和应用。在此示例中，客户端210、212和214可以是服务器204的客户端。客户端210、212、214或其某种组合可包括它们自己的数据、引导文件、操作系统镜像和应用。数据处理环境200可以包括附加的服务器、客户端和未示出的其他设备。
在所描绘的示例中，数据处理环境200可以是互联网。网络202可以表示使用传输控制协议/互联网协议(TCP/IP)和其他协议来彼此通信的网络和网关的集合。互联网的核心是主节点或主机计算机之间的数据通信链路的主干，包括路由数据和消息的数千个商业、政府、教育和其他计算机系统。当然，数据处理环境200还可被实现为多个不同类型的网络，诸如例如内联网、局域网(LAN)或广域网(WAN)。图2旨在作为实例，而不是作为不同说明性实施例的体系结构限制。
除了其他用途之外，数据处理环境200可以用于实现其中可以实现说明性实施例的客户端-服务器环境。客户端-服务器环境使得软件应用和数据能够跨网络分布，使得应用通过使用客户端数据处理系统和服务器数据处理系统之间的交互来起作用。数据处理环境200还可采用面向服务的架构，其中跨网络分布的可互操作软件组件可被一起封装为一致的业务应用。
图3描绘了可以根据说明性实施例制造的包括TSV的示例量子电路的一部分的俯视图和侧视图。
俯视图310描绘了平面量子电路300，如从该电路上方所见。俯视图310描绘了衬底312、平行于衬底312的超导层316和衬在TSV320中的超导层322。信号314沿着超导层316和超导层322行进到衬底312的相对表面。
侧视图330描绘了沿着俯视图310的截面318的平面量子电路300的截面。侧视图330示出了衬底312、平行于衬底312的超导层316和衬在TSV 320内的超导层322。同样，超导层326设置在衬底312的相对侧并基本平行于超导层316。超导层316、326和322可以是相同或不同的材料。
侧视图330还描绘了衬底312的一个表面上的区域340和衬底312的相对表面上的区域350。区域340包括量子位和总线谐振器的点阵。区域350包括用于为区域340中的量子位提供输入/输出的多个读出谐振器。TSV将电信号从区域340中的量子位传送到区域350中的对应的读出谐振器。
图4描绘了可以根据说明性实施例制造的包括TSV的示例平面量子电路的量子位平面和读出平面的一部分的截面图。衬底312和TSV 320与图3中的衬底312和TSV 320相同。
考虑通过总线谐振器耦连的两个量子位，量子位1和量子位2。总线谐振器允许在一个量子位与另一量子位之间交换逻辑量子信息，这样使得可以在这两个量子位上执行缠结门操作。量子位还可以在不使用总线谐振器的情况下耦合——例如，使用直接电容耦合。这两个量子位各自耦连到读出谐振器上。每个量子位包括约瑟夫逊结和电容器。在每个总线谐振器和读出谐振器内的是平面电容器、平面电感器、波导元件或并入电感和电容的其他元件。
图4描绘了读出谐振器420的组件以及周围元件。读出谐振器420包括电容器406(其包括电容器焊盘408和416)、TSV 320和电感器414。电感器414包括螺旋线圈418、电感元件。螺旋线圈418是读出谐振器420的电感部分，但是读出谐振器420不限于螺旋线圈418，并且代替螺旋线圈418或者除了螺旋线圈418之外，可以使用其他结构作为电感器。TSV 320附接到电容器垫416和电容器垫408两者。穿过衬底312形成的TSV 320将量子位平面410物理地和电气地连接到读出平面412。量子平面410和读出平面412形成在衬底312的相对侧/表面上。在一些实现方式中，在量子位平面410与衬底312之间可以存在一个或多个材料层，并且在读出平面412与衬底312之间可以存在一个或多个材料层。衬底312可以是硅衬底、蓝宝石衬底、绝缘体上硅衬底或其任何组合。尽管为了简单起见未示出，量子位平面410的接地402可以通过多个互连件电气地并且物理地连接到读出平面412的接地422上，这样使得接地402和422被维持在相同的电势(或几乎相同的电势)。
图4中所描绘的读出谐振器部件的安排仅是可能的读出谐振器部件安排的一个实例。读出谐振器的电感部分可以布置在量子位平面410或者读出平面412或者两者上。读出谐振器的电容部分可以布置在量子位平面410或读出平面412或两者上。可替代地，包括电感部分和电容部分的整个读出谐振器可以被布置在量子位平面410或读出平面412上并且由TSV 320终止。
图5描绘了根据一个说明性实施例的用于平面量子装置中的硅通孔制造的制造过程中的一个步骤。衬底312和超导层316和326与图3中的衬底312和超导层316和326相同。
具体地，图5描绘了包括衬底312的结构500。实施例使用沉积工艺将超导层316和326沉积在衬底312上。超导层316和326可以是诸如氮化钛(TiN)的材料。另一种氮化物材料，例如包括氮化铌、氮化铝或氮化钽的材料，或非氮化物材料，例如包括铌、铝或钽的材料，也可以用作超导层。也可以使用超导材料的多层堆叠。然而，一些材料更适合于一些量子电路的特定操作温度。
图6描绘了根据说明性实施例的用于平面量子装置中的硅通孔制造的制造过程中的另一步骤。衬底312和超导层316和326与图5中的衬底312和超导层316和326相同。
特别地，图6描绘了结构600，包括具有沉积在其上的超导层316和326的衬底312。实施例已经在超导层316和326上使用了图案化工艺以产生图案化的谐振器602和604。
图7描绘了根据说明性实施例的用于平面量子装置中的硅通孔制造的制造过程中的另一步骤。衬底312和超导层316和326与图6中的衬底312和超导层316和326相同。
具体地，图7描绘了结构700，包括具有沉积在其上的超导层316和326的衬底312。实施例使用沉积工艺在超导层316上沉积牺牲氧化物层702。实施例使用沉积工艺(例如低压化学气相沉积(LPCVD)、低温化学气相沉积(LTCVD)、等离子体增强化学气相沉积(PECVD)或原子层沉积(ALD))在超导层326上沉积牺牲氧化物层704。牺牲氧化物层702和704可以是任何合适的氧化物材料，例如氧化硅(SiO2)。实施例已使用沉积工艺来沉积蚀刻停止层706，蚀刻停止层706已沉积在氧化物层704上。牺牲氧化物层702和704保护超导层316和326免受后续处理步骤的影响。蚀刻停止层706可以是任何适当的蚀刻停止材料，例如氮化硅(SiN)、掺杂的氧化物、或者除了可以被选择性地去除的材料之外的任何其他材料。蚀刻停止层706是可选的，但对于停止后续蚀刻工艺继续超出正在制造的结构是有用的。
图8描绘了根据说明性实施例的用于平面量子装置中的硅通孔制造的制造过程中的另一步骤。衬底312、超导层316和326、牺牲氧化物层702和704以及蚀刻停止层706与图7中的衬底312、超导层316和326、牺牲氧化物层702和704以及蚀刻停止层706相同。
具体地，图8描绘了结构800。实施例使用沉积工艺在牺牲氧化物层702的一部分上沉积光致抗蚀剂层802。光致抗蚀剂层802通常旋涂到牺牲氧化物层702上(即，以液体形式沉积并烘烤)。光致抗蚀剂层802可以是任何合适的光致抗蚀剂材料。尽管将光致抗蚀剂层802描绘为仅一层，但光致抗蚀剂层802可包含多个层，包含硬掩模(例如)。(氧化物、氮化物或金属)或能够实现高选择性和足够厚度的其他材料。例如，多层版的光致抗蚀剂层802可包括在厚的光致抗蚀剂层上的氧化物顶上的薄的光致抗蚀剂层。薄光致抗蚀剂层可用光刻法图案化，所述图案用于蚀刻氧化物，且所述氧化物用作掩模以蚀刻厚光刻胶。
光致抗蚀剂层802具有开口，在该开口处将形成TSV。在形成光致抗蚀剂层802和任何附加的、可选的蚀刻掩模层之后，实施例已经使用蚀刻工艺来形成穿过牺牲氧化物层702、超导层316、衬底312、牺牲氧化物层704和超导层326的凹槽804，在蚀刻停止层706处停止。蚀刻工艺可以是任何蚀刻工艺，该蚀刻工艺具有适合于蚀刻通过必要的深度并且存在多种材料的化学物质。一种普通的蚀刻工艺是反应离子蚀刻(RIE)。对于深硅蚀刻，合适的蚀刻工艺通常是基于SF6蚀刻和C4F8钝化的Bosch工艺(其包括循环蚀刻和沉积步骤)的形式，从而导致硅的各向异性蚀刻。
图9描绘了根据说明性实施例的用于平面量子装置中的硅通孔制造的制造过程中的另一步骤。衬底312、超导层316和326、牺牲氧化物层702和704、凹槽804和蚀刻停止层706与图8中的衬底312、超导层316和326、牺牲氧化物层702和704、凹槽804和蚀刻停止层706相同。
具体地，图9描绘了结构900。实施例使用诸如各向同性硅干法蚀刻工艺的蚀刻工艺来从牺牲氧化物层702去除光致抗蚀剂层802。蚀刻工艺可包括多个步骤，可选地包括湿化学，因为光刻胶去除通常需要与硅蚀刻不同的化学。蚀刻工艺还形成底切902和904，使凹槽804进一步扩展进入超导层316和326下方的衬底312中。形成底切902和904将保护沉积在凹槽804内的材料免于在制造期间施加到结构的平坦表面的稍后的各向异性蚀刻工艺。
图10描绘了根据说明性实施例的用于平面量子装置中的硅通孔制造的制造过程中的另一步骤。衬底312、超导层316和326、牺牲氧化物层702和704、凹槽804和底切902和904与图9中的衬底312、超导层316和326、牺牲氧化物层702和704、凹槽804和底切902和904相同。
具体地，图10描绘了结构1000。如图所示，实施例已经从牺牲氧化物层704去除了蚀刻停止层706。为了去除蚀刻停止层706，一个实施例可以被配置成使用湿法蚀刻或干法蚀刻工艺。例如，磷是用于相对于氧化物和硅选择性地湿法蚀刻SiN的典型化学物质。
图11描绘了根据说明性实施例的用于平面量子装置中的硅通孔制造的制造过程中的另一步骤。衬底312、超导层316和326、牺牲氧化物层702和704以及凹槽804与图10中的衬底312、超导层316和326、牺牲氧化物层702和704以及凹槽804相同。
具体地，图11描绘了结构1100。实施例使用诸如原子层沉积(ALD)、物理气相沉积(PVD)或化学气相沉积(CVD)的沉积工艺在牺牲氧化物层702和704以及凹槽804的内部上沉积超导层1102。沉积工艺也可从衬底312的两侧执行。或者，可以在图9所示的底切之后的较早阶段沉积层1102。超导层1102可以是TiN或另一种超导材料。此外，超导层1102可以是与超导层316和326相同或不同的材料。
图12描绘了根据说明性实施例的用于平面量子装置中的硅通孔制造的制造过程中的另一步骤。衬底312、超导层316和326、牺牲氧化物层702和704、超导层1102和凹槽804与图11中的衬底312、超导层316和326、牺牲氧化物层702和704、超导层1102和凹槽804相同。
具体地，图12描绘了结构1200。实施例使用蚀刻工艺从牺牲氧化物层702和704去除超导层1102的部分，延伸到回蚀区域1202和1204中，并将超导层316和326电耦合或连接到超导层1102，以在凹槽804的区域中形成TSV。用牺牲氧化物层702和704在适当的位置执行回蚀防止蚀刻到超导层316和326中，即使回蚀区域可能略高于或低于平面区域，也保持超导层316和326基本平坦。
图13描绘了根据说明性实施例的用于平面量子装置中的硅通孔制造的制造过程中的另一步骤。衬底312、超导层316和326以及超导层1102与图12中的衬底312、超导层316和326以及超导层1102相同。TSV 320与图3和图4中的TSV 320相同。
具体地，图13描绘了结构1300。实施例使用诸如湿法蚀刻(例如，缓冲氧化物蚀刻)工艺或跟随湿法蚀刻的干法工艺的工艺来去除牺牲氧化物层702和704，暴露超导层316和326用于诸如量子位结制造的后续工艺。
在另一制造步骤(未示出)中，TSV 320可部分或完全填充。可以设想用聚合物、绝缘体或金属(例如铜)填充，只要内衬TSV 320的超导层1102足够厚以不受非超导填充材料的存在影响。填充还可以在制造过程中的较早阶段进行，例如在形成底切902和904之后或不形成底切902和904，通过沉积超导层1102并且然后填充TSV 320的其余部分，并平坦化或回蚀填充物。
图14根据说明性实施例描绘了用于在平面量子装置中制造硅通孔的一个实例过程的流程图。过程1400可以在图2中的应用205中实现。
在方框1402中，本申请使沉积在第一表面上的第一超导体层内的谐振器的第一部件图案化，并使沉积在第二表面上的第二超导体层内的谐振器的第二部件图案化。在框1404中，本申请将保护层沉积在经图案化的第一表面和第二表面中的每一者上。在框1406中，本申请将蚀刻停止层沉积在所述表面中的一者上的保护层上。在框1408中，本申请在衬底中产生从一个保护层延伸到另一保护层的凹槽。在框1410中，本申请利用凹槽的衬底部分来蚀刻底切区域。在框1412中，本申请去除蚀刻停止层。在方框1414中，本申请将第二超导层沉积在第一表面和第二表面上以及凹槽的内表面上，在第一表面和第二表面上的超导层之间形成导电通路。在方框1416中，本申请从第一表面和第二表面去除第二超导层和保护层。然后本申请结束。
在此参照相关附图描述本发明的不同实施例。在不脱离本发明的范围的情况下，可以设计替代实施例。尽管在以下描述和附图中在元件之间阐述了不同连接和位置关系(例如，之上、之下、相邻等)，但是本领域技术人员将认识到，当即使取向改变也保持所述功能时，本文描述的许多位置关系是取向无关的。除非另有说明，这些连接和/或位置关系可以是直接的或间接的，并且本发明在这方面并示意图进行限制。因而，实体的耦合可以指直接或间接耦合，并且实体之间的位置关系可以是直接或间接位置关系。作为间接位置关系的实例，本说明书中对在层“B”上形成层“A”的引用包括其中一个或多个中间层(例如，层“C”)在层“A”与层“B”之间的情况，只要层“A”和层“B”的相关特征和功能基本上不被这个或这些中间层改变。
以下定义和缩写用于解释权利要求书和说明书。如在此使用的，术语“包含”、“包含”、“包括”、“包括”、“具有”、“具有”、“含有”或“含有”或其任何其他变体旨在覆盖非排他性的包含。例如，包含一系列元素的组合物、混合物、工艺、方法、制品或设备不一定仅限于那些元素，而是可包括未明确列出的或此类组合物、混合物、工艺、方法、制品或设备固有的其他元素。
另外，术语“说明性”在此用于指“充当实例、实例或说明。”在此描述为“说明性的”任何实施例或设计不一定被解释为比其他实施例或设计优选或有利。术语“至少一个”和“一个或多个”应理解为包括大于或等于一的任何整数，即.一个、两个、三个、四个等。术语“多个”应理解为包括大于或等于2的任何整数，即.两个、三个、四个、五个等。术语“连接”可以包括间接“连接”和直接“连接”。
说明书中对“一个实施例”、“实施例”、“举例实施例”等的引用指示所描述的实施例可以包括特定特征、结构或特性，但是每个实施例可以或可以不包括该特定特征、结构或特性。此外，这样的短语不一定指代相同的实施例。进一步，当结合实施例描述特定特征、结构或特性时，认为结合无论是否明确描述的其他实施例来影响这样的特征、结构或特性在本领域技术人员的知识范围内。
术语“约”、“基本上”、“大约”及其变体旨在包括与基于在提交本申请时可用的设备的具体量的测量相关联的误差程度。例如，“约”可以包括给定值的±8％或5％、或2％的范围。
已经出于说明的目的呈现了本发明的不同实施例的描述，但并不旨在是穷尽性的或局限于所披露的实施例。在不脱离所描述的实施例的范围的情况下，许多修改和变化对本领域的普通技术人员而言将是显而易见的。选择本文中所使用的术语以最佳地解释实施例的原理、实际应用或对市场中所发现的技术的技术改进，或使得所属领域的其他普通技术人员能够理解本文中所描述的实施例。

Claims (25)

1.一种方法，包括：
在沉积在衬底的第一表面上的第一超导层上图案化谐振器的第一部件；
在沉积在所述衬底的第二表面上的第二超导层上图案化所述谐振器的第二部件，其中所述第一表面和所述第二表面以非共面设置相对于彼此设置；
在所述衬底中产生凹槽，所述凹槽从所述第一超导层延伸到所述第二超导层；
在所述凹槽的内表面上沉积第三超导层，所述第三超导层在所述第一超导层和所述第二超导层之间形成超导通路；
从所述第一表面和所述第二表面去除所述第三超导层的过量材料，形成完成的硅通孔(TSV)。
2.根据权利要求1所述的方法，进一步包括：
在图案化的第一表面上沉积第一保护层；
在图案化的第二表面上沉积第二保护层；以及
执行所述产生使得所述凹槽从所述第一保护层延伸到所述第二保护层。
3.根据权利要求2所述的方法，其中，所述第一保护层包括氧化物层。
4.根据权利要求1、2或3所述的方法，进一步包括：
在所述凹槽的衬底部分内蚀刻底切区域，其中所述底切区域的直径大于所述第一超导层处的所述凹槽的直径。
5.根据权利要求4所述的方法，其中，使用各向同性硅干法蚀刻工艺来执行所述蚀刻。
6.根据权利要求4或5所述的方法，进一步包括：
在形成所述凹槽之前，在所述第二保护层上沉积蚀刻停止层；并且
在蚀刻所述底切区域之后从所述第二保护层去除所述蚀刻停止层。
7.根据权利要求6所述的方法，其中，所述蚀刻停止层包括氮化硅层。
8.根据权利要求2至7中任一项所述的方法，进一步包括：
在所述第一保护层和所述第二保护层上进一步沉积所述第三超导层。
9.根据权利要求8所述的方法，进一步包括：
进一步从所述第一保护层和所述第二保护层去除所述第三超导层。
10.根据权利要求2至9中任一项所述的方法，进一步包括：
从第一图案化的表面和所述第二图案化的表面进一步去除所述第一保护层和所述第二保护层。
11.根据权利要求10所述的方法，进一步包括：
在去除所述第一保护层和所述第二保护层之前，蚀刻所述第三超导层的一部分，所述部分占据所述保护层中的所述凹槽。
12.根据任一前述权利要求所述的方法，其中，所述第一超导层、所述第二超导层和所述第三超导层中的每一个包括氮化钛层。
13.根据任一前述权利要求所述的方法，其中，所述去除使用蚀刻工艺。
14.根据任一前述权利要求所述的方法，其中，所述完成的TSV是中空超导体。
15.根据任一前述权利要求所述的方法，其中该谐振器的该第一部件是电感元件，并且其中该电感元件和量子位设置在同一表面上。
16.根据任一前述权利要求所述的方法，其中该谐振器的该第一部件是电容元件，并且其中该电容元件和量子位设置在同一表面上。
17.根据任一前述权利要求所述的方法，其中该谐振器的该第一部件是导电焊盘，其中该导电焊盘和量子位设置在同一表面上，并且其中该谐振器的该电感元件和该电容元件设置在相对的表面上。
18.一种量子装置，包括：
布置在衬底的第一表面上的一组量子位；
读出电路，跨越所述衬底的所述第一表面和第二表面分布，使得所述读出电路的在所述第一表面上的第一部件通过硅通孔(TSV)超导地耦合到所述读出电路的在所述第二表面上的第二部件，其中所述TSV包括中空超导层，所述中空超导层沉积在穿过所述衬底的凹槽上。
19.根据权利要求18所述的量子装置，其中该谐振器的该第一部件是电感元件，并且其中该电感元件和量子位被设置在同一表面上。
20.根据权利要求18所述的量子装置，其中该谐振器的该第一部件是电容元件，并且其中该电容元件和量子位被设置在同一表面上。
21.根据权利要求18所述的量子器件，其中该谐振器的该第一部件是导电焊盘，其中该导电焊盘和量子位设置在同一表面上，并且其中该谐振器的该电感元件和该电容元件设置在相对的表面上。
22.根据权利要求18至21中任一项所述的量子装置，其中，该TSV包括底切区域。
23.根据权利要求18至20中任一项所述的量子装置，其中，该TSV填充有非超导材料。
24.一种包括光刻部件的超导体制造系统，所述超导体制造系统在裸片上操作以制造超导体器件时，执行包括以下各项的操作：
在沉积在衬底的第一表面上的第一超导层上图案化谐振器的第一部件；
在沉积在所述衬底的第二表面上的第二超导层上图案化所述谐振器的第二部件，其中所述第一表面和所述第二表面以非共面设置相对于彼此设置；
在所述衬底中产生凹槽，所述凹槽从所述第一超导层延伸到所述第二超导层；
在所述凹槽的内表面上沉积第三超导层，所述第三超导层在所述第一超导层和所述第二超导层之间形成超导通路；
从所述第一表面和所述第二表面去除所述第三超导层的过量材料，形成完成的硅通孔(TSV)。
25.根据权利要求24所述的超导系统，所述操作进一步包括：
在图案化的第一表面上沉积第一保护层；
在图案化的第二表面上沉积第二保护层；以及
执行所述产生使得所述凹槽从所述第一保护层延伸到所述第二保护层。
CN202080021686.6A 2019-04-29 2020-03-20 平面量子装置中的硅通孔制造 Pending CN113632233A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/396,992 US11088310B2 (en) 2019-04-29 2019-04-29 Through-silicon-via fabrication in planar quantum devices
US16/396,992 2019-04-29
PCT/EP2020/057766 WO2020221510A1 (en) 2019-04-29 2020-03-20 Through-silicon-via fabrication in planar quantum devices

Publications (1)

Publication Number Publication Date
CN113632233A true CN113632233A (zh) 2021-11-09

Family

ID=70189899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080021686.6A Pending CN113632233A (zh) 2019-04-29 2020-03-20 平面量子装置中的硅通孔制造

Country Status (12)

Country Link
US (1) US11088310B2 (zh)
EP (1) EP3963635A1 (zh)
JP (1) JP7430198B2 (zh)
KR (1) KR102574940B1 (zh)
CN (1) CN113632233A (zh)
AU (1) AU2020265711B2 (zh)
BR (1) BR112021021816A8 (zh)
CA (1) CA3137245A1 (zh)
IL (1) IL287255B2 (zh)
MX (1) MX2021012895A (zh)
SG (1) SG11202109843RA (zh)
WO (1) WO2020221510A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115440879A (zh) * 2022-06-16 2022-12-06 合肥本源量子计算科技有限责任公司 超导硅片及其制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210280763A1 (en) * 2019-12-23 2021-09-09 Microsoft Technology Licensing, Llc Superconductor heterostructures for semiconductor-superconductor hybrid structures
CN113257988B (zh) * 2020-04-01 2022-05-06 阿里巴巴集团控股有限公司 硬掩模及其制备方法、约瑟夫森结的制备方法及超导电路
US11417819B2 (en) * 2020-04-27 2022-08-16 Microsoft Technology Licensing, Llc Forming a bumpless superconductor device by bonding two substrates via a dielectric layer
US11038094B1 (en) * 2021-01-19 2021-06-15 Quantala LLC Superconducting qubit with tapered junction wiring
US11784111B2 (en) 2021-05-28 2023-10-10 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US11631631B2 (en) * 2021-05-28 2023-04-18 Advanced Semiconductor Engineering, Inc. Semiconductor device including via structure for vertical electrical connection
NL2030907B1 (en) * 2022-02-11 2023-08-18 Quantware Holding B V Quantum computing apparatus with interposer, method of fabrication thereof, method of performing a quantum computing operation, quantum computing apparatus comprising tantalum nitride and a method of fabrication thereof
WO2023188391A1 (ja) * 2022-03-31 2023-10-05 富士通株式会社 量子デバイス及び量子デバイスの製造方法
CN118139515A (zh) * 2024-05-06 2024-06-04 中国科学技术大学 基于通孔结构的超导量子比特器件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6427294A (en) * 1987-04-27 1989-01-30 Fujitsu Ltd Multilayer circuit board for superconducting ceramics circuit and manufacture thereof
JP2003298232A (ja) 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
US8580682B2 (en) * 2010-09-30 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cost-effective TSV formation
US9012322B2 (en) * 2013-04-05 2015-04-21 Intermolecular, Inc. Selective etching of copper and copper-barrier materials by an aqueous base solution with fluoride addition
EP3120460B1 (en) 2014-03-21 2020-10-14 Google LLC Chips including classical and quantum computing processors
US9524470B1 (en) 2015-06-12 2016-12-20 International Business Machines Corporation Modular array of vertically integrated superconducting qubit devices for scalable quantum computing
US10658424B2 (en) * 2015-07-23 2020-05-19 Massachusetts Institute Of Technology Superconducting integrated circuit
US10242968B2 (en) * 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
WO2017079417A1 (en) 2015-11-05 2017-05-11 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including superconducting integrated circuits
CN105468821B (zh) 2015-11-15 2018-11-02 北京工业大学 利用最小包围圆的tsv自动定位方法
US10586909B2 (en) * 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
CN107564868B (zh) 2017-07-07 2019-08-02 清华大学 一种超导量子计算芯片的集成封装结构和方法
US10446736B2 (en) * 2017-11-27 2019-10-15 International Business Machines Corporation Backside coupling with superconducting partial TSV for transmon qubits
US10305015B1 (en) * 2017-11-30 2019-05-28 International Business Machines Corporation Low loss architecture for superconducting qubit circuits
US10243132B1 (en) * 2018-03-23 2019-03-26 International Business Machines Corporation Vertical josephson junction superconducting device
US10497746B1 (en) * 2018-05-25 2019-12-03 International Business Machines Corporation Three-dimensional integration for qubits on crystalline dielectric

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115440879A (zh) * 2022-06-16 2022-12-06 合肥本源量子计算科技有限责任公司 超导硅片及其制备方法

Also Published As

Publication number Publication date
CA3137245A1 (en) 2020-11-05
IL287255B2 (en) 2023-08-01
KR102574940B1 (ko) 2023-09-04
EP3963635A1 (en) 2022-03-09
AU2020265711A1 (en) 2021-09-30
KR20210144761A (ko) 2021-11-30
BR112021021816A2 (pt) 2022-01-04
BR112021021816A8 (pt) 2022-01-18
US20200343434A1 (en) 2020-10-29
JP7430198B2 (ja) 2024-02-09
SG11202109843RA (en) 2021-10-28
AU2020265711B2 (en) 2023-06-01
IL287255A (en) 2021-12-01
IL287255B1 (en) 2023-04-01
WO2020221510A1 (en) 2020-11-05
JP2022530310A (ja) 2022-06-29
MX2021012895A (es) 2021-12-15
US11088310B2 (en) 2021-08-10

Similar Documents

Publication Publication Date Title
AU2020265711B2 (en) Through-silicon-via fabrication in planar quantum devices
CN111201622B (zh) 用于传输量子位的垂直超导电容器
US20190267692A1 (en) Stripline and microstrip transmission lines for qubits
US10804454B2 (en) Backside coupling with superconducting partial TSV for transmon qubits
CN112313796B (zh) 载体芯片、制造载体芯片的方法和量子计算器件
US11727295B2 (en) Tunable superconducting resonator for quantum computing devices
CN116458007A (zh) 嵌入式微带传输线
CN114651338A (zh) 用于低温设备的低温制冷

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination