CN107112277A - 将过孔与密集间距金属互连层的顶和底自对准的结构和方法 - Google Patents

将过孔与密集间距金属互连层的顶和底自对准的结构和方法 Download PDF

Info

Publication number
CN107112277A
CN107112277A CN201480083615.3A CN201480083615A CN107112277A CN 107112277 A CN107112277 A CN 107112277A CN 201480083615 A CN201480083615 A CN 201480083615A CN 107112277 A CN107112277 A CN 107112277A
Authority
CN
China
Prior art keywords
interconnection
interconnection line
ild
line
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480083615.3A
Other languages
English (en)
Other versions
CN107112277B (zh
Inventor
R·E·申克尔
M·昌德霍克
R·L·布里斯托尔
M·J·科布林斯基
K·林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107112277A publication Critical patent/CN107112277A/zh
Application granted granted Critical
Publication of CN107112277B publication Critical patent/CN107112277B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的实施例包括具有与互连线自对准的顶上过孔和贯穿过孔的互连结构，以及形成这种结构的方法。在实施例中，在层间电介质(ILD)中形成互连结构。可以在ILD中形成一个或多个第一互连线。互连结构还可以包括ILD中的以与第一互连线交替的图案布置的一个或多个第二互连线。第一和第二互连线中的每一个的顶表面可以凹陷到ILD的顶表面下方。互连结构可以包括形成在第一互连线中的一个或多个或第二互连线中的一个或多个之上的自对准顶上过孔。在实施例中，自对准顶上过孔的顶表面与ILD的顶表面基本上共面。

Description

将过孔与密集间距金属互连层的顶和底自对准的结构和方法
技术领域
本发明的实施例总体上涉及半导体器件的制造。具体而言，本发明的实施例涉及用于半导体器件的互连结构以及用于制造这种器件的方法。
背景技术
现代集成电路使用导电互连层来连接芯片上的各个器件和/或发送和/或接收器件外部的信号。通常类型的互连层包括耦合到各个器件的铜和铜合金互连线，包括通过过孔互连的其它互连线。集成电路具有多级互连并不罕见。例如，两个或多个互连层可以通过电介质材料彼此分离。分离互连级的电介质层通常被称为层间电介质(ILD)。
由于这些互连层由具有较小间距的互连线制造以适应较小芯片的需要，所以越来越难以将过孔与期望的互连层正确对准。特别地，在制造期间，由于自然产生的制造变化，过孔边缘的位置相对于其要接触的互连层或线可能没有对准。但过孔必须允许将一个互连层的一个互连线连接到期望的下层或线，而不会错误地连接到不同的互连层或线。如果过孔没有对准并接触错误的金属部件，则芯片可能会短路，导致电气性能下降。解决这个问题的一个解决方案是减小过孔尺寸，例如通过使过孔变窄。然而，减小过孔尺寸导致电阻的增大并且降低制造期间的产量。
附图说明
图1是根据实施例的包括自对准的顶上过孔(overhead via)和自对准的贯穿过孔的互连结构的截面图。
图2是根据实施例的包括互连线之间的气隙的互连结构的截面图。
图3A-3P是示出根据实施例的形成包括自对准的顶上过孔和自对准的贯穿过孔的互连结构的方法的截面图。
图4A-4C是示出根据实施例的改进顶上过孔和相邻触点之间的短路余量的方法的截面图。
图5A-5D是示出根据实施例的形成包括互连线之间的气隙的互连结构的方法的截面图。
图6是实现本发明的一个或多个实施例的内插件的截面图。
图7是根据本发明的实施例构建的计算装置的示意图。
具体实施方式
本文说明的是：包括互连结构的系统，该互连结构允许形成与包括自对准的顶上过孔和自对准的贯穿过孔的密集间距的互连线的接触；以及形成这种器件的方法。在下面的说明中，将使用本领域技术人员通常使用的术语来说明说明性实施方式的各个方面，以将其工作的实质传达给本领域其他技术人员。然而，对于本领域技术人员显而易见的是，本发明可以仅用所说明的方面中的一些来实现。为了解释的目的，阐述了具体的数字、材料和配置，以提供对说明性实施方式的透彻理解。然而，对于本领域技术人员而言显而易见的是，可以在没有这些具体细节的情况下实践本发明。在其他情况下，省略或简化了公知的特征，以免使得说明性实施方式难以理解。
将以最有助于理解本发明的方式将多个操作作为依次的多个分离的操作进行说明，但说明的顺序不应解释为暗示这些操作必定是顺序相关的。具体而言，这些操作不必按照所呈现的顺序执行。
本发明的实施方式可以在诸如半导体衬底的衬底上形成或执行。在一个实施方式中，半导体衬底可以是使用体硅或绝缘体上硅下部结构形成的晶体衬底。在其他实施方式中，半导体衬底可以使用替代材料形成，所述替代材料可以或可以不与硅组合，其包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、铟镓砷化物、锑化镓、或者III-V族或IV族材料的其他组合。尽管这里说明了可以形成衬底的材料的几个示例，但是可以用作其上可以构建半导体器件的基础的任何材料都落在本发明的范围内。
图1是根据本发明的实施例的互连结构100的截面图。互连结构100可以与利用一个或多个互连层的诸如IC电路等的任何半导体器件结合使用。互连结构100形成在层间电介质(ILD)103中。本发明的实施例利用本领域通常已知的用作ILD(例如二氧化硅)的低k电介质材料。根据本发明的实施例，适合于形成ILD 103的低k电介质材料还可以包括但不限于诸如掺碳二氧化硅、多孔二氧化硅或氮化硅的材料。本发明的另外的实施例可以包括由k值小于5的电介质材料形成的ILD 103。实施例还可以包括k值小于2的ILD。根据本发明的实施例，ILD 103可以小于100nm厚。根据另外的实施例，ILD 103可以小于40nm厚。本发明的另外的实施例还可以包括厚度在40nm和80nm之间的ILD 103。另外的实施例包括大约60nm厚的ILD 103。
在实施例中，蚀刻停止层104形成在ILD 103的顶表面之上。作为示例，蚀刻停止层104可以是电介质材料，例如氮化物或氧化物。根据实施例，蚀刻停止层104耐受蚀刻工艺，该蚀刻工艺可用于蚀刻穿过第二互连层180，例如用于形成互连的附加ILD层，其可以形成在蚀刻停止层104上方。本发明的实施例包括厚度在3nm和10nm之间的蚀刻停止层。
根据实施例，互连结构100包括以交替图案形成在ILD 103中的第一互连线121和第二互连线122，如图1所示。第一互连线121和第二互连线122由导电材料形成。示例性而非限制性地，用于形成互连线的导电材料可以包括Cu、Co、W、NiSi、TiN、Mo、Ni、Ru、Au、Ag或Pt。在实施例中，相同的导电材料用于形成第一互连线121和第二互连线122。根据替代实施例，第一互连线121和第二互连线122由不同的导电材料形成。
互连线121、122彼此隔开间距P。本发明的实施例包括具有小于60nm的间距P的高密度互连线。本发明的其它实施例包括小于30nm的间距P。本发明的实施例包括小于30nm的互连线宽度W。本发明的另外实施例包括小于15nm的互连线宽度W。
在实施例中，第一互连线121和第二互连线122是凹陷的，使得ILD 103的顶表面形成在互连线121、122的顶表面上方。根据本发明的实施例，互连线121、122的凹陷在ILD中提供了空间，用于在每个互连线121、122上方形成电介质盖层125、126或顶上过孔117、118。根据实施例，第一顶上过孔117和第二顶上过孔118分别形成在与第一互连线121和第二互连线122相同的沟槽内，因此在本文中被称为与互连线121、122“自对准”。由于自对准，互连线和顶上过孔之间的对准基本上是无误差的。
示出了在第一顶上过孔117和第一互连线121之间以及在第二顶上过孔118和第二互连线122之间的虚线，以更清楚地指示互连线结束和贯穿过孔开始的位置。然而，应当理解，两个部件可以由相同的材料形成，并且当从图1所示的截面图中观察时，它们之间可以没有可辨别的接合部。简要地参考图4A，提供了与图1的视图正交的截面图，以便更清楚地示出互连线和顶上过孔之间的差异。如图4A所示，第一互连线421的长度大于第一顶上过孔417的长度。下面将更详细地讨论图4A的其余部分。
如图1所示，第一电介质盖层125可以形成在第一互连线121上方。在实施例中，第一电介质盖层125的顶表面可以与ILD层103的顶表面基本上共面。本发明的实施例还包括形成在第二互连线122上方的第二电介质盖层126。在实施例中，第二电介质盖层126的顶表面可以与ILD层103的顶表面基本上共面。
本发明的实施例包括由电介质材料(例如SiOxCyNz、非导电金属氧化物和氮化物(例如但不限于TiO、ZrO、TiAlZrO、AlO)或有机材料)制成的第一电介质盖层125和第二电介质盖层126。根据实施例，第一电介质盖层和第二电介质盖层由相同的材料制成。根据另外的实施例，第一电介质盖层125和第二电介质盖层126由不同的材料制成。
本发明的实施例还可以包括一个或多个第一贯穿过孔123和第二贯穿过孔124。根据本发明的实施例，第一贯穿过孔123和第二贯穿过孔124被集成到第一互连线121和第二互连线122的交替图案中。因此，在本发明的实施例中，第一贯穿过孔123形成在第一互连线121下方，第二贯穿过孔124形成在第二互连线122下方。根据实施例，第一贯穿过孔123和第二贯穿过孔124提供通过ILD 103到较低一级进行电连接的能力。例如，可以将到较低一级的电连接实现为到导电线、晶体管器件的S/D触点或需要电连接的半导体器件的任何其它部件。在本发明的附图中示出的图示省略了可以由第一和第二贯穿过孔接触的较低一级的结构，以避免不必要地使本发明难以理解。
类似于第一顶上过孔117和第二顶上过孔118，第一贯穿过孔123和第二贯穿过孔124分别形成在与第一互连线121和第二互连线122相同的沟槽内，因此在本文中被称为是与互连线121、122“自对准”。由于自对准，互连线和贯穿过孔之间的对准基本上是无误差的。
示出了在第一贯穿过孔123和第一互连线121之间以及在第二贯穿过孔124和第二互连线122之间的虚线，以更清楚地指示互连线结束和贯穿过孔开始的位置。然而，应当理解，两个部件可以由相同的材料形成，并且当从图1所示的截面图中观察时，它们之间可以没有可辨别的接合部。简要地参考图4A，提供了与图1的视图正交的截面图，以便更清楚地示出互连线和贯穿过孔之间的差异。如图4A所示，第一互连线421的长度大于第一贯穿过孔423的长度。下面将更详细地讨论图4A的其余部分。
现在参考图2，示出了根据本发明另一实施例的互连结构200。互连结构200基本上类似于互连结构100，除了在每个互连线121、122之间提供气隙299。随着互连线之间的间距减小，线之间的电容耦合成为越来越难以克服的问题。通常，可以通过为ILD层203选择低k电介质材料来最小化电容耦合。然而，某些应用可能必须需要低于目前用于形成ILD层的材料的k值的k值。因此，本发明的实施例利用气隙299来最小化电容耦合。例如，气隙具有大约1的k值。
根据实施例，气隙599的底表面由ILD层203形成。在实施例中，气隙299可以具有位于第一互连线221和第二互连线222的底表面下方的底表面。根据另外的实施例，气隙可以不延伸到第一互连线221和第二互连线222的底表面下方。本发明的实施例可以利用ILD填充材料297形成气隙299的上表面。作为示例，ILD填充材料297可以是具有填充特性的ILD材料，该填充特性不允许在相邻互连线之间形成的沟槽被材料填充。作为示例，ILD填充材料可以是二氧化硅、掺碳二氧化硅、多孔二氧化硅、氮化硅等。在实施例中，填充ILD材料297的底表面可以延伸到第一互连线221和第二互连线222的顶表面下方。根据另外的实施例，填充ILD材料297的底表面可以不延伸到第一互连线221和第二互连线222的顶表面下方。
由于互连线221、222在ILD层203内的定位，本发明的实施例极大地受益于气隙299的使用。由于第一互连线221和第二互连线222的顶表面凹进到ILD层203的顶表面下方，将气隙299定位为靠近互连线的侧壁。根据实施例，气隙299可以沿着互连线的侧壁的长度的至少一半延伸。在某些实施例中，气隙299可以至少沿互连线的侧壁的基本上整个长度延伸。相反，传统的互连线被形成为使得它们的顶表面与ILD层103的顶表面基本上共面。因此，当在这些传统的互连结构中尝试形成气隙时，填充ILD沿互连线的侧壁的大部分形成。因此，没有完全实现如根据本发明的实施例所述的低k值的益处。
根据本发明的实施例的互连结构可以根据关于图3A-3P说明的过程制造。现在参考图3A，示出了ILD层303。作为示例，ILD层303可以是本领域已知的任何ILD材料，例如掺碳二氧化硅、多孔二氧化硅或氮化硅。根据实施例，可以在ILD层303之上形成诸如氮化物或氧化物材料的第一硬掩模层305。根据实施例，ILD 303可以形成在一个或多个附加互连结构(未示出)之上，或ILD 303可以形成在器件衬底之上，例如其上形成有电路的半导体衬底(未示出)。
主干层(backbone layer)316可以形成在第一硬掩模层305上方。主干316可以是适于形成硬掩模层的任何材料，例如非晶硅、多晶硅、无定形碳、氮化硅、碳化硅、锗等。主干316可以用任何常规的图案化工艺(例如光刻、蚀刻和湿法清洗)进行图案化。在一个具体实施例中，主干316可以用多重图案化工艺形成，以获得所期望的间距。
现在参考图3B，间隔物309可以沿主干316的侧壁形成。间隔物形成沉积和蚀刻工艺可用于形成间隔物309。例如，可以将间隔物材料的共形层均厚沉积在主干316和第一硬掩模层305的表面之上。在均厚沉积之后，可以实施间隔物形成蚀刻。实施例包括各向异性干法蚀刻工艺，其选择性地去除在水平表面上形成的沉积层的部分，从而沿着主干316的侧壁留下间隔物309。根据实施例，间隔物309可以是共形材料，例如但不限于SiO2、SiN、HfO2、TiO、ZrO、AlN、AlO及其组合。根据本发明的实施例，用于形成主干316的材料可以在给定的蚀刻工艺期间对用于形成间隔物309的材料具有高蚀刻选择性。根据这样的实施例，间隔物309耐受将易于蚀刻掉主干316的蚀刻工艺。作为示例，当主干316由非晶硅制成时，间隔物309可以由氧化钛制成。
现在参考图3C，使用第一沟槽蚀刻工艺穿过第一硬掩模层305并且进入到ILD 303中来形成第一沟槽341。第一沟槽蚀刻工艺利用间隔物309作为掩模，以便提供第一沟槽341之间适当的间隔，并形成具有期望宽度W的第一沟槽341。根据本发明的实施例，宽度W小于约30nm。本发明的另外的实施例包括小于15nm的宽度W。在实施例中，第一沟槽341可以具有在大约20nm和大约60nm之间的深度。本发明的另外的实施例包括将第一沟槽341形成为大约40nm的深度。
现在参考图3D，可以根据本发明的实施例实施贯穿过孔遮蔽工艺。碳硬掩模335形成在沟槽341中并且在间隔物309上方。如图3D所示，可以图案化碳硬掩模335以在第一沟槽341之一上方形成开口330。根据实施例，由于仅形成了第一沟槽341，所以用于限定碳硬掩模的边缘的可允许误差容限大约是间距P的四分之三。因此，可以将碳硬掩模335的边缘瞄准并落在主干316的中心上，该中心与期望有过孔开口330的位置直接相邻。例如，如果已经形成随后将形成在主干316下方的第二沟槽344，则碳硬掩模335的边缘将需要在最近的相邻间隔物309上居中，而不是在最近的相邻主干316的中心之上。因此，本发明的实施例允许硬掩模335中的开口的尺寸以及硬掩模335的开口的相对位置的大约是现有技术的三倍的变化。具体地，本发明的实施例允许图案化的碳硬掩模335的侧壁对准的大约是间距P的四分之三的误差，而现有技术仅允许对准误差为间距P的四分之一。
现在参考图3E，贯穿过孔蚀刻工艺蚀刻穿过第一沟槽底部下方的ILD303的剩余部分，以形成第一贯穿过孔开口342。由于穿过第一沟槽的底部形成第一贯穿过孔开口342，应当理解，贯穿过孔开口与第一沟槽341自对准。因此，第一互连线与第一贯穿过孔之间的对准将基本上是无误差的。第一贯穿过孔开口342可以提供到ILD 303下方的层或部件的连接。在实施例中，例如，过孔蚀刻工艺也可以蚀刻穿过较低互连级的一个或多个层以及蚀刻停止层(未示出)。虽然示出了单个第一贯穿过孔开口342，但实施例还可以包括具有多于一个第一贯穿过孔开口342的互连级。
现在参考图3F，根据实施例，去除碳硬掩模层335的剩余部分，可以在第一沟槽341中形成导电层以形成第一互连线321，并在贯穿过孔开口342中形成导电层以形成第一贯穿过孔323和第一互连线321。应当理解，第一贯穿过孔323与上方形成的第一互连线自对准。示出了虚线以更清楚地指示第一互连线321结束并且第一贯穿过孔323开始的位置，然而，应当理解，两个部件可以由相同的材料形成，并且当在图3F所示的截面图中观察时，它们之间可以没有可辨别的接合部。简要地参考图4A，提供了与图3F的视图正交的截面图，以便更清楚地示出第一互连线321和第一贯穿过孔323之间的差异。如图所示，图4A中的第一互连线421的长度大于第一贯穿过孔423的长度。
本发明的实施例包括以导电材料形成的第一互连线321和第一贯穿过孔323，所述导电材料可以是用于互连线的任何导电金属，例如铜、钴、钨等。实施例包括通过本领域已知的沉积工艺(例如但不限于化学气相沉积(CVD)、原子层沉积(ALD)或电镀)将导电材料设置到第一沟槽341和贯穿过孔开口342中。根据实施例，第一互连线321的顶表面332可以与间隔物309的顶表面平面化，以便从金属沉积物去除溢出材料。根据实施例，平面化可以通过诸如化学机械平面化(CMP)或蚀刻工艺的工艺进行。
现在参考图3G，通过蚀刻工艺使第一互连线321的顶表面332凹陷，以在间隔物309之间形成凹槽371。根据实施例，使顶表面332凹陷，以使得它们低于第一硬掩模层305的顶表面327。根据实施例，第一互连线321的凹陷可以通过蚀刻工艺来实现。作为示例，蚀刻工艺可以是湿法或干法蚀刻工艺。在利用铜或钴材料形成第一互连线321的具体实施例中，可以使用利用柠檬酸的湿法蚀刻工艺。在利用钨或钌材料形成第一互连线321的另一实施例中，可以使用干法蚀刻工艺。
在图3H和3I中，示出了根据实施例的顶上过孔图案化工艺。如图所示，每个第一互连线321的上部可以被认为是第一顶上过孔317。因此，图3H所示的器件可以包括在可能需要过孔的任何可能位置处的第一顶上过孔317。由于第一顶上过孔317形成在与第一互连线321相同的沟槽中，应当理解，第一顶上过孔317与第一互连线321自对准。因此，第一互连线321和第一顶上过孔317之间的对准将基本上是无误差的。在实施例中，可以通过图案化和蚀刻工艺选择性地去除不需要第一顶上过孔317的位置。
在图3H中，可以将硬掩模层375设置在第一互连线上方的凹槽371中以及主干316和间隔物309之上。然后可以在选择的第一互连线321上方将开口图案化到硬掩模375中。选择的第一互连线321是不会经由第一顶上过孔317从上方接触到的线。如图所示，硬掩模375中的开口的边缘可以位于与选择的第一互连线321直接相邻的主干316的中心附近。因此，根据实施例，边缘放置误差的容限在任一方向上大约是间距P的四分之三。
此后，在图3I中，去除暴露的第一顶上过孔以形成凹槽385。根据实施例，可以用蚀刻工艺去除第一顶上过孔317。作为示例，蚀刻工艺可以是湿法或干法蚀刻工艺。在利用铜或钴材料形成第一顶上过孔317的具体实施例中，可以使用利用柠檬酸的湿法蚀刻工艺。在利用钨或钌材料形成第一顶上过孔317的另一实施例中，可以使用干法蚀刻工艺。根据实施例，剩余的第一互连线321具有基于互连线的期望电阻而选择的高宽比。作为示例，第一互连线321的高宽比可以为大约2:1或更大。
根据另外的实施例，一个或多个第一顶上过孔317可以通过金属生长操作来形成，而不是上面关于图3H和3I说明的金属蚀刻操作。在这样的实施例中，可以蚀刻每个金属填充第一沟槽以去除所有的第一顶上过孔。此后，将硬掩模沉积在每个第一互连线317上方。接下来，可以图案化硬掩模以仅暴露出期望有第一顶上过孔317的第一互连线321的顶表面332。此后，第一互连317可以在暴露的第一互连线321之上生长回来。在实施例中，第一顶上过孔可以用镶嵌工艺生长。例如，可以首先沉积种子层，然后进行化学镀，或者可以使用诸如ALD工艺的沉积工艺。
参考图3J，第一电介质盖层325可以沉积到第一顶上过孔317上方的凹槽385中，以及第一互连线321上方的凹槽371中。例如，第一电介质盖层325可以用CVD、PVD或旋涂工艺沉积。根据实施例，任何覆盖层(overburden)材料可以通过平面化工艺(例如CMP工艺)凹陷。本发明的实施例可以将诸如SiOxCyNz、非导电金属氧化物或金属氮化物的材料用于第一电介质盖层325。本发明的另外的实施例可以选择对第一硬掩模层305具有高蚀刻选择性的材料用于第一电介质盖层325。例如，可以用蚀刻或CMP工艺将来自电介质盖层325的沉积的任何覆盖层材料与间隔物309和主干316的顶表面平面化。
现在参考图3K，蚀刻掉主干316，在ILD 303中可以制成第二沟槽344和第二贯穿过孔开口345。根据实施例，间隔物309的其余部分提供蚀刻第二沟槽344和第二贯穿过孔开口345的过程中使用的掩模层。根据实施例，第二沟槽344的深度可以基本上类似于第一沟槽341的深度。根据替代实施例，第二沟槽344的深度可以大于或小于第一沟槽341的深度。根据实施例，用于形成第二贯穿过孔开口345的过程基本上类似于以上关于图3C和3E所述的用于形成第一贯穿过孔开口342的过程，因此这里不再重复。
第二贯穿过孔开口345可以提供到ILD 303下方的层或部件的连接。在实施例中，过孔蚀刻工艺也可以蚀刻穿过较低互连级的一个或多个层，例如蚀刻停止层(未示出)。虽然示出了单个第二贯穿过孔开口345，但是实施例还可以包括具有多于一个第二贯穿过孔开口345的互连结构。由于第二贯穿过孔开口345穿过第二沟槽344的底部形成，因此会理解，第二贯穿过孔开口345与第二沟槽344自对准。因此，第二互连线和第二贯穿过孔之间的对准将基本上是无误差的。
现在参考图3L，用导电材料填充第二沟槽344和第二贯穿过孔开口345，可以回抛光任何覆盖层以形成第二互连322和第二顶上过孔318。在实施例中，导电材料可以是与用于形成第一互连322的相同的导电材料。在另外的实施例中，导电材料可以不同于用于第一互连322的金属。作为示例，导电材料可以是通常用于互连线的任何金属，例如铜、钴、钨、钌等。如图3L所示，去除覆盖层的抛光工艺也可以去除间隔物309的一部分和第一电介质盖层325的一部分。
在图3M和3N中，示出了根据实施例的顶上过孔图案化工艺。如图所示，每个第二互连线322的上部可以被认为是第二顶上过孔318。因此，图3M所示的器件可以包括在可能需要过孔的任何可能位置处的第二顶上过孔318。由于第二顶上过孔318形成在与第二互连线322相同的沟槽中，因此应当理解，第二顶上过孔318与第二互连线322自对准。因此，第二互连线322和第二顶上过孔318之间的对准将基本上是无误差的。在实施例中，可以通过图案化和蚀刻工艺选择性地去除不需要第二顶上过孔318的位置。
在图3M中，硬掩模层335可以设置在器件的暴露的顶表面之上。然后可以在选择的第二互连线322上方将一个或多个开口图案化到硬掩模335中。选择的第二互连线322是不会经由第二顶上过孔从上方接触到的线322。如图所示，硬掩模层335的边缘可以位于与选择的第二互连线322直接相邻的第一电介质盖层325的中心附近。因此，根据实施例，边缘放置误差的容限在任一方向上大约是间距P的四分之三。
此后，在图3N中，去除暴露的第二顶上过孔以形成凹槽386。根据实施例，可以用蚀刻工艺去除第二顶上过孔318。作为示例，蚀刻工艺可以是湿法或干法蚀刻工艺。在利用铜或钴材料形成第一顶上过孔318的具体实施例中，可以使用利用柠檬酸的湿法蚀刻工艺。在利用钨或钌材料形成第一顶上过孔318的另一实施例中，可以使用干法蚀刻工艺。
根据另外的实施例，一个或多个第二顶上过孔318可以用金属生长操作来形成，而不是上面关于图3M和3N说明的金属蚀刻操作。在这种实施例中，可以蚀刻每个金属填充的第二沟槽以去除所有第二顶上过孔。此后，将硬掩模沉积在每个第一互连线317上方。接下来，可以图案化硬掩模以仅暴露出期望有第二顶上过孔的第二互连线322的顶表面332。此后，第二互连317可以在暴露的第二互连线321上方生长回来。在实施例中，第二顶上过孔可以用镶嵌工艺生长。例如，可以首先沉积种子层，然后进行化学镀，或者可以使用诸如ALD工艺的沉积工艺。
参考图3O，第二电介质盖层326可以沉积到第一互连线321上方的凹槽386中。例如，第二电介质盖层326可以用CVD、PVD或旋涂工艺沉积。本发明的实施例可以将诸如SiOxCyNz、非导电金属氧化物或金属氮化物的材料用于第二电介质盖层326。在实施例中，用于第二电介质盖层326的材料可以是与用于第一电介质盖层325的材料相同的材料。可替换地，第二电介质盖层326可以是与第一电介质盖层325不同的材料。根据实施例，任何覆盖层材料可以通过平面化工艺(例如CMP工艺)凹陷。根据实施例，平面化工艺还可以去除间隔物309和第一硬掩模层305的剩余部分。
根据实施例，所得到的结构包括在ILD层303内以交替图案形成的多个第一互连线321和第二互连线322。暴露出顶上过孔317和318，并在基本上没有重叠误差的情况下在相应的互连线321、322上方对准。此外，贯穿过孔323、324在基本上没有重叠误差的情况下在相应的互连线321、322下方对准。不需要顶上过孔的互连线321、322借助第一或第二电介质盖层而与顶表面电隔离。
现在参考图3P，根据实施例，可以将蚀刻停止层304沉积在ILD层303、第一电介质盖层325和第二电介质盖层326以及第一顶上过孔317和第二顶上过孔318的顶表面上。在实施例中，然后可以在蚀刻停止层304的顶表面之上沉积第二ILD层380。因此，随后可以在第二ILD层380中图案化一个或多个触点或额外的互连层。
现在参考图4A-4C，示出了根据实施例的沿着互连线421的长度的互连层100的截面图。图4A-4C所示的视图与图3A-3P所示的截面图是正交的(即旋转90度)。如图4A所示，以与上面关于图3A-3P所述的基本相同的方式，在ILD中形成互连线421。在所示的实施例中，贯穿过孔423和顶上过孔417也沿着互连线421形成。电触点481已经形成在第二ILD 480中。根据实施例，第二触点481可以以用于制造电触点481的已知的金属沉积和光刻工艺形成。
虽然根据本发明的实施例形成的顶上过孔417与互连线421自对准，但是它们可以与形成在第二ILD 480中的电触点481没有完全对准。如图所示，在顶上过孔417之上的电触点481的长度小于顶上过孔417的长度。因此，在本发明的实施例中，顶上过孔417的边缘可以形成在相邻触点481附近。因此，为了降低将顶上过孔417与相邻触点418短路的可能性，本发明的实施例可以包括如图4B和4C所示的顶上过孔蚀刻工艺。
现在参考图4B，沟槽495形成在相邻触点481之间。在实施例中，沟槽用蚀刻工艺形成，该蚀刻工艺去除形成在触点481之间的ILD 480和蚀刻停止层404。蚀刻工艺还可以蚀刻穿过顶上过孔417和ILD 403的一部分。如图所示，凹口498形成在顶上过孔417中。凹口的存在增大了顶上过孔417与相邻触点481之间的间隔。在实施例中，相对于用于形成触点481的金属，蚀刻工艺对于用于形成顶上过孔的金属可以是有选择性的。作为示例，顶上过孔可以是与用于形成触点的材料不同的材料。根据另外的实施例，可以用光致抗蚀剂或硬掩模材料(未示出)来保护触点481，可以使用定向蚀刻来去除顶上过孔417的暴露部分而不蚀刻掉触点481。因此，本发明的实施例允许对于克服将顶上过孔417与错误的触点481短路而言更大的余量。在形成沟槽495之后，可以用ILD填充材料483填充沟槽，以便将顶上过孔417电隔离，如图4C所示。作为示例，ILD填料483可以用诸如CVD的典型工艺沉积。
现在参考图5A-5D，示出了用于形成基本上类似于图2所示的互连层200的工艺。现在参考图5A，所示的互连层基本上类似于上面关于图3O说明的互连层。因此，互连层可以以上面相关于图3A-3O说明的那些基本相似的处理操作形成，因此这里不再重复。
现在参考图5B，执行ILD凹陷操作，以便将沟槽596形成到ILD 503中。根据实施例，凹陷操作可以用选择性地去除ILD层503的湿法或干法蚀刻工艺进行。例如，干法蚀刻工艺可以使用CF4蚀刻化学品，湿法蚀刻可以使用稀释的氢氟酸(dHf)蚀刻。在实施例中，沟槽597可以形成为在第一互连线521和第二互连线522的底表面下方的深度。根据另外的实施例，沟槽596可以不延伸到第一互连线521和第二互连线522的底表面下方。
现在参考图5C，可以沉积部分填充沟槽596的填充ILD材料597。作为示例，填充ILD材料597可能具有差的填充特性，因此，由于相邻互连线之间的间距较窄，可能无法填充沟槽。在实施例中，填充ILD材料597的底表面可以延伸到第一互连线521和第二互连线522的顶表面下方。根据另外的实施例，填充ILD材料597的底表面可以不延伸到第一互连线521和第二互连线522的顶表面下方。因此，气隙599形成在每个第一互连线521和第二互连线522之间。如上所述，气隙599的存在提供非常低的介电常数(例如，约为1的k值)，因此允许相邻互连之间的电容耦合减小。
现在参考图5D，根据实施例，蚀刻停止层504可以沉积在ILD填充材料597、第一电介质盖层525和第二电介质盖层526以及第一顶上过孔517和第二顶上过孔518的顶表面之上。在实施例中，然后可以在蚀刻停止层504的顶表面之上沉积第二ILD层580。因此，随后可以在第二ILD层580中图案化一个或多个触点或附加互连层。
图6示出了包括本发明的一个或多个实施例的内插件1000。内插件1000是用于将第一衬底1002桥接到第二衬底1004的居间衬底。第一衬底1002可以是例如集成电路管芯。第二基板1004可以是例如存储器模块、计算机主板或另一集成电路管芯。通常，内插件1000的目的是将连接扩展到更宽的间距或者将连接改线到不同的连接。例如，内插件1000可以将集成电路管芯耦合到球栅阵列(BGA)1006，球栅阵列1006可以随后耦合到第二衬底1004。在一些实施例中，第一衬底1002和第二衬底1004附接到内插件1000的相对侧面。在其他实施例中，第一衬底1002和第二衬底1004附接到内插件1000的同一侧。在另外的实施例中，三个或更多个衬底通过内插件1000互连。
内插件1000可以由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在进一步的实施方式中，内插件可以由交替的刚性或柔性材料形成，其可以包括与上述半导体衬底中所使用材料的相同材料，例如硅、锗以及其它III-V族和IV族材料。
内插件可以包括金属互连1008和过孔1010，包括但不限于穿硅过孔(TSV)1012。内插件1000还可以包括嵌入式器件1014，包括无源器件和有源器件。这样的器件包括但不限于电容器、去耦电容器、电阻器、电感器、熔断器、二极管、变压器、传感器和静电放电(ESD)器件。诸如射频(RF)器件、功率放大器、电源管理器件、天线、阵列、传感器和MEMS器件之类的更复杂的器件也可以形成在内插件1000上。
根据本发明的实施例，本文公开的装置或过程可以在内插件1000的制造和器件1014中使用。
图6示出了根据本发明的一个实施例的计算设备1200。计算设备1200可以包括多个部件。在一个实施例中，这些部件附接到一个或多个主板。在替代实施例中，这些部件被制造在单个片上系统(SoC)管芯而不是主板上。计算设备1200中的部件包括但不限于集成电路管芯1202和至少一个通信芯片1208。在一些实施方式中，通信芯片1208被制造为集成电路管芯1202的一部分。集成电路管芯1202可以包括CPU 1204以及通常用作高速缓存存储器的管芯上存储器1206，其可以由诸如嵌入式DRAM(eDRAM)或自旋转移矩存储器(STTM或STTM-RAM)的技术提供。
计算设备1200可以包括其他部件，其可以或可以不物理且电耦合到主板或在SoC管芯内制造。这些其他部件包括但不限于，易失性存储器1210(例如，DRAM)、非易失性存储器1212(例如ROM或闪存)、图形处理单元1214(GPU)、数字信号处理器1216、密码处理器1242(在硬件内执行密码算法的专用处理器)、芯片组1220、天线1222、显示器或触摸屏显示器1224、触摸屏控制器1226、电池1228或其他电源、功率放大器(未示出)、全球定位系统(GPS)设备1228、罗盘1230、运动协处理器或传感器1232(其可以包括加速度计、陀螺仪和罗盘)、扬声器1234、相机1236、用户输入设备1238(例如键盘、鼠标、触控笔和触摸板)和大容量储存设备1240(例如，硬盘驱动器、光盘(CD)、数字多用途盘(DVD)，等等)。
通信芯片1208实现了无线通信，用于往来于计算设备1200传送数据。术语“无线”及其派生词可以用于描述可以通过非固态介质借助使用调制电磁辐射来传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示相关设备不包含任何导线，尽管在一些实施例中它们可以不包含。通信芯片1208可以实施多个无线标准或协议中的任意一个，包括但不限于Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物，以及被指定为3G、4G、5G以及更高代的任何其他无线协议。计算设备1200可以包括多个通信芯片1208。例如，第一通信芯片1208可以专用于近距离无线通信，例如Wi-Fi和蓝牙，第二通信芯片1208可以专用于远距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备1200的处理器1204包括一个或多个器件，例如耦合到形成在互连结构中的一个或多个互连线的晶体管，该互连结构包括根据本发明的实施例的自对准顶上过孔和自对准贯穿过孔。术语“处理器”可以指代任何设备或设备的部分，其处理来自寄存器和/或存储器的电子数据，以便将所述电子数据转变为可以存储在寄存器和/或存储器中的其他电子数据。
通信芯片1208也可以包括一个或多个器件，例如耦合到形成在互连结构中的一个或多个互连线的晶体管，该互连结构包括根据本发明的实施例的自对准顶上过孔和自对准贯穿过孔。
在进一步的实施方式中，容纳在计算设备1200中的另一个部件可以包含一个或多个器件，例如耦合到形成在互连结构中的一个或多个互连线的晶体管，该互连结构包括根据本发明的实施例的自对准顶上过孔和自对准贯穿过孔。
在多个实施例中，计算设备1200可以是膝上型电脑、上网本电脑、笔记本电脑、超级本电脑、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描器、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数码摄像机。在进一步的实施方式中，计算设备1200可以是处理数据的任何其他电子设备。
包括摘要中所述的本发明的所示实施方式的以上说明并非旨在是穷举性的或者将本发明局限于所公开的准确形式。尽管出于例证性目的在此说明了本发明的具体实施方式和示例，但是如相关领域的技术人员将认识到的，在本发明的范围内的各种等效修改是可能的。
根据上述具体实施方式部分，可以对本发明进行这些修改。以下权利要求书中使用的术语不应被解释为将本发明局限于说明书和权利要求书中公开的具体实施方式。相反，本发明的范围将完全由以下权利要求确定，这些权利要求将根据确立的权利要求解读的原则来解释。
本发明的实施例包括一种互连结构，包括：层间电介质(ILD)；ILD中的一个或多个第一互连线，其中，每个第一互连线的顶表面凹陷到ILD的顶表面下方；以与第一互连线交替的图案布置的ILD中的一个或多个第二互连线，其中，每个第二互连线的顶表面凹陷到ILD的顶表面下方；以及第一互连线中的一个或多个或者第二互连线中的一个或多个之上的自对准顶上过孔，其中，所述自对准顶上过孔包括与所述ILD的顶表面基本上共面的顶表面。另外的实施例包括互连结构，还包括第一互连线中的一个或多个或者第二互连线中的一个或多个下方的一个或多个自对准贯穿过孔。另外的实施例包括互连结构，其中，电介质盖层形成在在其上没有形成有自对准顶上过孔的第一互连线和第二互连线之上。另外的实施例包括互连结构，其中，电介质盖层是SiOxCyNz材料、金属氧化物材料或金属氮化物材料。另外的实施例包括互连结构，其中，自对准顶上过孔包括凹口。另外的实施例包括互连结构，还包括形成在顶上过孔的顶表面之上的触点金属。另外的实施例包括互连结构，其中，触点金属是不同于顶上过孔的材料。另外的实施例包括互连结构，其中，在第一互连线和第二互连线中的一个或多个之间的空间中形成气隙。另外的实施例包括互连结构，其中，气隙沿着第一互连线和第二互连线的侧壁的至少一半高度延伸。另外的实施例包括互连结构，其中，气隙沿着第一互连线和第二互连线的侧壁的整个高度延伸。另外的实施例包括互连结构，其中，第一互连线和第二互连线的高宽比为2:1或更大。另外的实施例包括互连结构，其中，第一互连线与第二互连线间隔小于30nm。
另外的实施例包括一种形成互连结构的方法，包括：将多个第一沟槽形成到层间电介质(ILD)中；将第一金属设置到第一沟槽中以形成第一互连线和在第一互连线之上的第一自对准顶上过孔；去除第一自对准过孔中的一个或多个以暴露出所述第一互连线中的一个或多个的顶表面；在所述第一互连线的暴露的顶表面上方形成第一电介质盖层；以与第一沟槽交替的图案将一个或多个第二沟槽形成到ILD中；将第二金属设置到所述一个或多个第二沟槽中以形成第二互连线和第二自对准顶上过孔；去除所述第二自对准顶上过孔中的一个或多个，以暴露出第二互连线中的一个或多个的顶表面；以及在所述第二互连线的暴露的顶表面上方形成第二电介质盖层。另外的实施例包括形成互连结构的方法，其中，形成第一沟槽包括：在形成在ILD之上的第一硬掩模层上方形成主干层；在主干层上形成间隔物，其中，第一硬掩模层的一部分保持暴露在间隔物之间；以及蚀刻穿过第一硬掩模层的暴露部分并进入第一硬掩模层的暴露部分下方的ILD中。另外的实施例包括形成互连结构的方法，其中，形成第二沟槽包括：蚀刻穿过主干层；以及蚀刻穿过第一硬掩模层的部分并进入ILD中。另外的实施例包括形成互连结构的方法，还包括：在将第一金属设置到第一沟槽中之前，蚀刻穿过在第一沟槽中的一个或多个下方的ILD的部分，以形成一个或多个第一贯穿过孔开口，并且其中，将所述第一金属设置到所述第一沟槽中还包括在所述第一贯穿过孔开口中形成第一自对准贯穿过孔。另外的实施例包括形成互连结构的方法，还包括：在将第二金属设置到所述第二沟槽中之前，蚀刻穿过在第二沟槽中的一个或多个下方的ILD的部分，以形成第二贯穿过孔开口，并且其中，将所述第二金属设置到所述第二沟槽中还包括在所述第二贯穿过孔开口中形成第二自对准贯穿过孔。另外的实施例包括形成互连结构的方法，其中，第一互连线和第二互连线的高宽比为2:1或更大。另外的实施例包括形成互连结构的方法，还包括：从所述第一互连线和所述第二互连线中的一个或多个之间去除所述ILD；以及将ILD填充材料设置在所述互连结构上，所述ILD填充材料不填充靠近所述第一互连线和所述第二互连线的侧壁的空间。另外的实施例包括形成互连结构的方法，其中，第一互连线和第二互连线的侧壁没有被ILD或ILD填充材料接触。另外的实施例包括形成互连结构的方法，其中，第一。另外的实施例包括形成互连结构的方法，其中，电介质盖层是SiOxCyNz材料、金属氧化物材料或金属氮化物材料。
另外的实施例包括一种形成互连结构的方法，包括：在形成于ILD上的第一硬掩模层上方形成主干层；在所述主干层上形成间隔物，其中，所述第一硬掩模层的一部分保持暴露在所述间隔物之间；蚀刻穿过所述第一硬掩模层的暴露部分并进入所述第一硬掩模层的暴露部分下方的ILD，以将多个第一沟槽形成到层间电介质(ILD)中；将第一金属设置到所述第一沟槽中以形成第一互连线和在第一互连线之上的第一自对准顶上过孔；去除第一自对准过孔中的一个或多个以暴露出所述第一互连线中的一个或多个的顶表面；在所述第一互连线的暴露的顶表面上方形成第一电介质盖层；蚀刻穿过所述主干层；蚀刻穿过所述第一硬掩模层的一部分并进入ILD中，以便以与所述第一沟槽交替的图案将一个或多个第二沟槽形成到ILD中，其中，所述第一沟槽与所述第二沟槽间隔小于30nm；将第二金属设置到所述一个或多个第二沟槽中以形成第二互连线和第二自对准顶上过孔；去除所述第二自对准顶上过孔中的一个或多个，以暴露出所述第二互连线中的一个或多个的顶表面；以及在所述第二互连线的暴露的顶表面上方形成第二电介质盖层。另外的实施例包括形成互连结构的方法，其中，所述第一互连线和所述第二互连线的高宽比为2:1或更大。另外的实施例包括形成互连结构的方法，还包括：从所述第一互连线和所述第二互连线中的一个或多个之间去除所述ILD；以及将ILD填充材料设置在所述互连结构上，所述ILD填充材料不填充靠近所述第一互连线和所述第二互连线的侧壁的空间。

Claims (25)

1.一种互连结构，包括：
层间电介质(ILD)；
所述ILD中的一个或多个第一互连线，其中，每个所述第一互连线的顶表面凹陷到所述ILD的顶表面之下；
所述ILD中的以与所述第一互连线交替的图案布置的一个或多个第二互连线，其中，每个所述第二互连线的顶表面凹陷到所述ILD的顶表面之下；以及
所述第一互连线中的一个或多个之上或者所述第二互连线中的一个或多个之上的自对准顶上过孔，其中，所述自对准顶上过孔包括与所述ILD的顶表面基本上共面的顶表面。
2.根据权利要求1所述的互连结构，还包括所述第一互连线中的一个或多个之下或者所述第二互连线中的一个或多个之下的一个或多个自对准贯穿过孔。
3.根据权利要求1所述的互连结构，其中，电介质盖层形成在其上没有形成自对准顶上过孔的第一互连线和第二互连线之上。
4.根据权利要求3所述的互连结构，其中，所述电介质盖层是SiOxCyNz材料、金属氧化物材料或金属氮化物材料。
5.根据权利要求1所述的互连结构，其中，所述自对准顶上过孔包括凹口。
6.根据权利要求5所述的互连结构，还包括形成在所述顶上过孔的顶表面之上的触点金属。
7.根据权利要求6所述的互连结构，其中，所述触点金属是不同于所述顶上过孔的材料。
8.根据权利要求1所述的互连结构，其中，在一个或多个所述第一互连线和所述第二互连线之间的空间中形成气隙。
9.根据权利要求8所述的互连结构，其中，所述气隙沿着所述第一互连线和所述第二互连线的侧壁的高度的至少一半延伸。
10.根据权利要求8所述的互连结构，其中，所述气隙沿着所述第一互连线和所述第二互连线的侧壁的整个高度延伸。
11.根据权利要求1所述的互连结构，其中，所述第一互连线和所述第二互连线的高宽比为2:1或更大。
12.根据权利要求1所述的互连结构，其中，所述第一互连线与所述第二互连线间隔小于30nm。
13.一种形成互连结构的方法，包括：
将多个第一沟槽形成到层间电介质(ILD)中；
将第一金属设置到所述第一沟槽中以形成第一互连线和在所述第一互连线之上的第一自对准顶上过孔；
去除一个或多个所述第一自对准过孔，以暴露一个或多个所述第一互连线的顶表面；
在所述第一互连线的暴露的顶表面上方形成第一电介质盖层；
以与所述第一沟槽交替的图案将一个或多个第二沟槽形成到所述ILD中；
将第二金属设置到所述一个或多个第二沟槽中以形成第二互连线和第二自对准顶上过孔；
去除一个或多个所述第二自对准顶上过孔，以暴露出一个或多个所述第二互连线的顶表面；以及
在所述第二互连线的暴露的顶表面上方形成第二电介质盖层。
14.根据权利要求13所述的方法，其中，形成所述第一沟槽包括：
在形成于所述ILD之上的第一硬掩模层上方形成主干层；
在所述主干层上形成间隔物，其中，所述第一硬掩模层的一部分保持暴露在所述间隔物之间；以及
蚀刻穿过所述第一硬掩模层的暴露部分并进入所述第一硬掩模层的暴露部分下方的所述ILD中。
15.根据权利要求14所述的方法，其中，形成所述第二沟槽包括：
蚀刻穿过所述主干层；以及
蚀刻穿过所述第一硬掩模层的部分并进入所述ILD中。
16.根据权利要求15所述的方法，还包括：
在将所述第一金属设置到所述第一沟槽中之前，蚀刻穿过所述ILD的在一个或多个所述第一沟槽下方的部分，以形成一个或多个第一贯穿过孔开口，并且其中，将所述第一金属设置到所述第一沟槽中还包括在所述第一贯穿过孔开口中形成第一自对准贯穿过孔。
17.根据权利要求15所述的方法，还包括：
在将所述第二金属设置到所述第二沟槽中之前，蚀刻穿过所述ILD的在一个或多个所述第二沟槽下方的部分，以形成第二贯穿过孔开口，并且其中，将所述第二金属设置到所述第二沟槽中还包括在所述第二贯穿过孔开口中形成第二自对准贯穿过孔。
18.根据权利要求13所述的方法，其中，所述第一互连线和所述第二互连线的高宽比为2:1或更大。
19.根据权利要求13所述的方法，还包括：
从一个或多个所述第一互连线和所述第二互连线之间去除所述ILD；以及
将ILD填充材料设置到所述互连结构上，所述ILD填充材料不填充靠近所述第一互连线和所述第二互连线的侧壁的空间。
20.根据权利要求19所述的方法，其中，所述第一互连线和所述第二互连线的侧壁没有被所述ILD或所述ILD填充材料接触。
21.根据权利要求13所述的方法，其中，所述第一互连线与所述第二互连线间隔小于30nm。
22.根据权利要求13所述的方法，其中，所述电介质盖层是SiOxCyNz材料、金属氧化物材料或金属氮化物材料。
23.一种形成互连结构的方法，包括：
在形成于ILD之上的第一硬掩模层上方形成主干层；
在所述主干层上形成间隔物，其中，所述第一硬掩模层的一部分保持暴露在所述间隔物之间；
蚀刻穿过所述第一硬掩模层的暴露部分并进入所述第一硬掩模层的暴露部分下方的所述ILD中，以将多个第一沟槽形成到所述层间电介质(ILD)中；
将第一金属设置到所述第一沟槽中以形成第一互连线和在所述第一互连线之上的第一自对准顶上过孔；
去除一个或多个所述第一自对准过孔以暴露出一个或多个所述第一互连线的顶表面；
在所述第一互连线的暴露的顶表面上方形成第一电介质盖层；
蚀刻穿过所述主干层；
蚀刻穿过所述第一硬掩模层的部分并进入所述ILD中，以便以与所述第一沟槽交替的图案将一个或多个第二沟槽形成到所述ILD中，其中，所述第一沟槽与所述第二沟槽间隔小于30nm；
将第二金属设置到所述一个或多个第二沟槽中以形成第二互连线和第二自对准顶上过孔；
去除一个或多个所述第二自对准顶上过孔，以暴露出一个或多个所述第二互连线的顶表面；以及
在所述第二互连线的暴露的顶表面上方形成第二电介质盖层。
24.根据权利要求23所述的方法，其中，所述第一互连线和所述第二互连线的高宽比为2:1或更大。
25.根据权利要求23所述的方法，还包括：
从一个或多个所述第一互连线和所述第二互连线之间去除所述ILD；以及
将ILD填充材料设置到所述互连结构上，所述ILD填充材料不填充靠近所述第一互连线和所述第二互连线的侧壁的空间。
CN201480083615.3A 2014-12-24 2014-12-24 将过孔与密集间距金属互连层的顶和底自对准的结构和方法 Active CN107112277B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/072392 WO2016105422A1 (en) 2014-12-24 2014-12-24 Structure and method to self align via to top and bottom of tight pitch metal interconnect layers

Publications (2)

Publication Number Publication Date
CN107112277A true CN107112277A (zh) 2017-08-29
CN107112277B CN107112277B (zh) 2021-03-12

Family

ID=56151218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480083615.3A Active CN107112277B (zh) 2014-12-24 2014-12-24 将过孔与密集间距金属互连层的顶和底自对准的结构和方法

Country Status (6)

Country Link
US (1) US10553532B2 (zh)
EP (1) EP3238246A4 (zh)
KR (1) KR102312732B1 (zh)
CN (1) CN107112277B (zh)
TW (1) TWI697993B (zh)
WO (1) WO2016105422A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032643B2 (en) * 2014-12-22 2018-07-24 Intel Corporation Method and structure to contact tight pitch conductive layers with guided vias using alternating hardmasks and encapsulating etchstop liner scheme
EP3238247A4 (en) * 2014-12-24 2018-08-22 Intel Corporation Novel method for creating alternate hardmask cap interconnect structure with increased overlay margin
US9837355B2 (en) * 2016-03-22 2017-12-05 International Business Machines Corporation Method for maximizing air gap in back end of the line interconnect through via landing modification
US10534273B2 (en) * 2016-12-13 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-metal fill with self-aligned patterning and dielectric with voids
US10347579B2 (en) * 2017-01-19 2019-07-09 Qualcomm Incorporated Reducing tip-to-tip distance between end portions of metal lines formed in an interconnect layer of an integrated circuit (IC)
US10515896B2 (en) 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
KR102594413B1 (ko) 2018-03-30 2023-10-27 삼성전자주식회사 반도체 장치
US11145509B2 (en) * 2019-05-24 2021-10-12 Applied Materials, Inc. Method for forming and patterning a layer and/or substrate
US11594448B2 (en) * 2019-06-07 2023-02-28 Intel Corporation Vertical edge blocking (VEB) technique for increasing patterning process margin
US11824002B2 (en) * 2019-06-28 2023-11-21 Intel Corporation Variable pitch and stack height for high performance interconnects
KR20210024384A (ko) 2019-08-23 2021-03-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11264276B2 (en) 2019-10-22 2022-03-01 International Business Machines Corporation Interconnect integration scheme with fully self-aligned vias
US11244860B2 (en) 2019-10-22 2022-02-08 International Business Machines Corporation Double patterning interconnect integration scheme with SAV
US11152261B2 (en) 2019-10-26 2021-10-19 International Business Machines Corporation Self-aligned top via formation at line ends
US11239278B2 (en) 2020-02-04 2022-02-01 International Business Machines Corporation Bottom conductive structure with a limited top contact area
US11482454B2 (en) 2021-02-17 2022-10-25 Tokyo Electron Limited Methods for forming self-aligned contacts using spin-on silicon carbide
US11749532B2 (en) 2021-05-04 2023-09-05 Applied Materials, Inc. Methods and apparatus for processing a substrate
US20230062967A1 (en) * 2021-08-31 2023-03-02 Nanya Technology Corporation Semiconductor device with contacts having different dimensions and method for fabricating the same
US11837499B2 (en) * 2021-10-01 2023-12-05 Nanya Technology Corporation Method for preparing fine metal lines with high aspect ratio

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6352916B1 (en) * 1999-11-02 2002-03-05 Micron Technology, Inc. Method of forming plugs in multi-level interconnect structures by partially removing conductive material from a trench
CN1820365A (zh) * 2002-12-20 2006-08-16 飞思卡尔半导体公司 用于形成半导体装置和其上结构的方法
US20120175023A1 (en) * 2010-01-07 2012-07-12 International Business Machines Corporation SELF-ALIGNED COMPOSITE M-MOx/DIELECTRIC CAP FOR Cu INTERCONNECT STRUCTURES

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5394772A (en) 1977-01-31 1978-08-19 Cho Lsi Gijutsu Kenkyu Kumiai System for compressing data in charged beam exposing device
US5294800A (en) 1992-07-31 1994-03-15 International Business Machines Corporation E-beam control data compaction system and method
US5691238A (en) 1995-06-07 1997-11-25 Advanced Micro Devices, Inc. Subtractive dual damascene
US5929454A (en) 1996-06-12 1999-07-27 Canon Kabushiki Kaisha Position detection apparatus, electron beam exposure apparatus, and methods associated with them
US6352917B1 (en) 2000-06-21 2002-03-05 Chartered Semiconductor Manufacturing Ltd. Reversed damascene process for multiple level metal interconnects
US6426558B1 (en) * 2001-05-14 2002-07-30 International Business Machines Corporation Metallurgy for semiconductor devices
JP4356542B2 (ja) 2003-08-27 2009-11-04 日本電気株式会社 半導体装置
US7704653B2 (en) 2006-10-25 2010-04-27 Kla-Tencor Corporation Method of data encoding, compression, and transmission enabling maskless lithography
US8026605B2 (en) * 2006-12-14 2011-09-27 Lam Research Corporation Interconnect structure and method of manufacturing a damascene structure
US7939445B1 (en) * 2007-03-16 2011-05-10 Marvell International Ltd. High density via and metal interconnect structures, and methods of forming the same
JP2008235704A (ja) 2007-03-22 2008-10-02 Toshiba Corp 半導体素子および半導体集積回路
WO2008149808A1 (ja) 2007-06-07 2008-12-11 Nec Corporation スイッチ回路および半導体集積回路
US8189365B2 (en) 2007-11-21 2012-05-29 Nec Corporation Semiconductor device configuration method
US20090200668A1 (en) * 2008-02-07 2009-08-13 International Business Machines Corporation Interconnect structure with high leakage resistance
US8071459B2 (en) * 2008-04-17 2011-12-06 Freescale Semiconductor, Inc. Method of sealing an air gap in a layer of a semiconductor structure and semiconductor structure
WO2010151844A2 (en) 2009-06-25 2010-12-29 Georgia Tech Research Corporation Metal oxide structures, devices, & fabrication methods
US8987862B2 (en) * 2011-01-12 2015-03-24 Freescale Semiconductor, Inc. Methods of forming semiconductor devices having conductors with different dimensions
JP5963139B2 (ja) 2011-10-03 2016-08-03 株式会社Ｐａｒａｍ 電子ビーム描画方法および描画装置
KR20180015767A (ko) * 2011-11-04 2018-02-13 인텔 코포레이션 자기 정렬 캡의 형성 방법 및 장치
US20130302989A1 (en) 2012-05-08 2013-11-14 Globalfoundries Inc. Reducing line edge roughness in hardmask integration schemes
US20130323930A1 (en) * 2012-05-29 2013-12-05 Kaushik Chattopadhyay Selective Capping of Metal Interconnect Lines during Air Gap Formation
US9245799B2 (en) * 2012-05-31 2016-01-26 Intel Deutschland Gmbh Semiconductor device and method of manufacturing thereof
US8803321B2 (en) 2012-06-07 2014-08-12 International Business Machines Corporation Dual damascene dual alignment interconnect scheme
US8916472B2 (en) * 2012-07-31 2014-12-23 Globalfoundries Inc. Interconnect formation using a sidewall mask layer
KR102001417B1 (ko) * 2012-10-23 2019-07-19 삼성전자주식회사 반도체 장치
US9312222B2 (en) * 2013-03-12 2016-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning approach for improved via landing profile
US9625815B2 (en) * 2013-09-27 2017-04-18 Intel Corporation Exposure activated chemically amplified directed self-assembly (DSA) for back end of line (BEOL) pattern cutting and plugging
US9666451B2 (en) * 2013-09-27 2017-05-30 Intel Corporation Self-aligned via and plug patterning for back end of line (BEOL) interconnects
US9236292B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Selective area deposition of metal films by atomic layer deposition (ALD) and chemical vapor deposition (CVD)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6352916B1 (en) * 1999-11-02 2002-03-05 Micron Technology, Inc. Method of forming plugs in multi-level interconnect structures by partially removing conductive material from a trench
CN1820365A (zh) * 2002-12-20 2006-08-16 飞思卡尔半导体公司 用于形成半导体装置和其上结构的方法
US20120175023A1 (en) * 2010-01-07 2012-07-12 International Business Machines Corporation SELF-ALIGNED COMPOSITE M-MOx/DIELECTRIC CAP FOR Cu INTERCONNECT STRUCTURES

Also Published As

Publication number Publication date
KR102312732B1 (ko) 2021-10-15
TW201635471A (zh) 2016-10-01
TWI697993B (zh) 2020-07-01
KR20170095836A (ko) 2017-08-23
EP3238246A4 (en) 2018-08-22
US20170263553A1 (en) 2017-09-14
WO2016105422A1 (en) 2016-06-30
EP3238246A1 (en) 2017-11-01
CN107112277B (zh) 2021-03-12
US10553532B2 (en) 2020-02-04

Similar Documents

Publication Publication Date Title
CN107112277A (zh) 将过孔与密集间距金属互连层的顶和底自对准的结构和方法
US10763426B2 (en) Method for forming a flat bottom electrode via (BEVA) top surface for memory
TWI673846B (zh) 產生具有增加重疊邊界的交替硬遮罩覆蓋互連結構之新穎方法
CN107004633B (zh) 使用交替硬掩模和密闭性蚀刻停止衬垫方案使紧密间距导电层与引导通孔接触的方法和结构
CN108701645A (zh) 减成图案化的互连下方的自对准通孔
CN110176455A (zh) 量子点器件中的栅极布置
US10037999B2 (en) Semiconductor device including landing pad for connecting substrate and capacitor
CN106449524B (zh) 具有选择性的蚀刻停止衬层的自对准栅极系紧接触
TW201721741A (zh) 用於無遮罩氣隙及替代層間介電質（ｉｌｄ）層製程的極薄帽介電層
US20160118331A1 (en) Semiconductor device and method of manufacturing the same
CN111584459B (zh) 采用使用延长通孔的金属线局部互连的中段制程mol制造的集成电路ic及相关方法
TWI792352B (zh) 記憶體陣列裝置及其製造方法
CN108369923A (zh) 防止过孔穿通的无掩模气隙
US11963460B2 (en) Method for manufacturing memory device having resistance switching layer
TW202123501A (zh) 半導體元件及其製作方法
TWI793612B (zh) 磁穿隧接面記憶裝置及其形成方法、記憶裝置的形成方法
CN112864310A (zh) 半导体结构及其形成方法
KR20180022835A (ko) Rram 디바이스들에서의 필라멘트 국소화, 에지 효과 감소, 및 형성/스위칭 전압 감소를 위한 기법들

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant