CN110176455A - 量子点器件中的栅极布置 - Google Patents

量子点器件中的栅极布置 Download PDF

Info

Publication number
CN110176455A
CN110176455A CN201910135891.4A CN201910135891A CN110176455A CN 110176455 A CN110176455 A CN 110176455A CN 201910135891 A CN201910135891 A CN 201910135891A CN 110176455 A CN110176455 A CN 110176455A
Authority
CN
China
Prior art keywords
grid
quantum
quantum dot
dielectric
quantum well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910135891.4A
Other languages
English (en)
Inventor
N.K.托马斯
R.皮拉里塞蒂
H.C.乔治
K.辛格
J.M.罗伯茨
D.J.米夏拉克
R.考迪洛
Z.R.约斯科维茨
L.拉姆帕特
J.S.克拉克
W.拉赫马迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN110176455A publication Critical patent/CN110176455A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/81—Containers; Mountings
    • H10N60/815—Containers; Mountings for Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00

Abstract

本发明涉及量子点器件中的栅极布置。在本文中公开的是量子点器件，以及相关的计算设备和方法。例如，在一些实施例中，量子点器件可以包括：量子阱堆叠；在量子阱堆叠上方的第一栅极和邻近的第二栅极；以及在第一栅极与第二栅极之间的栅极壁，其中栅极壁包括第一介电材料和与第一介电材料不同的第二介电材料。

Description

量子点器件中的栅极布置
背景技术
量子计算指的是与使用量子力学现象来操纵数据的计算系统有关的研究领域。这些量子力学现象——诸如叠加（其中量子变量可以同时存在于多个不同状态中）和纠缠（其中多个量子变量具有与它们在空间或时间上的距离无关的相关状态）——在经典计算世界中不具有类似物，并且因此不能够利用经典计算设备来实现。
附图说明
将通过结合附图进行的以下详细描述来容易地理解实施例。为了便于该描述，相同的附图标记标明相同的结构元素。以示例的方式而非以限制的方式在附图的各图中图示实施例。
图1-3是根据各种实施例的量子点器件的剖视图。
图4-42图示了根据各种实施例的量子点器件的制造中的各种示例阶段。
图43-45是根据各种实施例的另一量子点器件的剖视图。
图46-48是根据各种实施例的可以被用在量子点器件中的示例量子阱堆叠和基板的剖视图。
图49-55图示了根据各种实施例的可以被用在量子点器件中的示例基部/鳍部布置。
图56-58是根据各种实施例的量子点器件的剖视图。
图59-76图示了根据各种实施例的量子点器件的制造中的各种示例阶段。
图77是根据各种实施例的示例量子点器件的剖视图。
图78是根据各种实施例的图77的量子点器件的制造中的替换示例阶段的剖视图。
图79-80是根据各种实施例的量子点器件的剖视图。
图81图示了根据各种实施例的具有以二维阵列布置的多个沟槽的量子点器件的实施例。
图82图示了根据各种实施例的具有在量子阱堆叠上的单个沟槽中的多组栅极的量子点器件的实施例。
图83是根据各种实施例的具有多个互连层的量子点器件的剖视图。
图84是根据各种实施例的量子点器件封装的剖视图。
图85A和85B是可以包括本文中公开的任何量子点器件的晶片和管芯的顶视图。
图86是可以包括本文中公开的任何量子点器件的器件组件的侧面剖视图。
图87是根据各种实施例的操作量子点器件的说明性方法的流程图。
图88是根据各种实施例的包括本文中公开的任何量子点器件的示例量子计算设备的框图。
具体实施方式
在本文中公开的是量子点器件，以及相关的计算设备和方法。例如，在一些实施例中，量子点器件可以包括：量子阱堆叠；在量子阱堆叠上方的第一栅极和邻近的第二栅极；以及在第一栅极与第二栅极之间的栅极壁，其中栅极壁包括第一介电材料和与第一介电材料不同的第二介电材料。
在本文中公开的量子点器件可以使得能够形成量子点以用作量子计算设备中的量子比特（“量子位”），以及控制这些量子点以实行量子逻辑运算。不同于先前的用于量子点形成和操纵的方法，在本文中公开的量子点器件的各种实施例提供量子点的强空间定位（以及因此对量子点相互作用和操纵的良好控制）、在被包括在器件中的量子点的数目方面的良好可扩缩性、和/或在构成与量子点器件的电连接以将量子点器件集成在更大计算设备中的方面的设计灵活性。
在以下详细描述中，对形成其一部分的附图进行参考，并且其中通过说明的方式示出了可以被实践的实施例。要理解的是，可以利用其他实施例，并且在不偏离本公开的范围的情况下，可以进行结构上或逻辑上的改变。然而，并不以限制意义考虑以下详细描述。
可以以最有助于理解所要求保护的主题的方式将各种操作描述为依次的多个分立动作或操作。然而，描述的次序不应当被解释为暗示这些操作必然是顺序相关的。特别地，可以不以呈现的次序来实行这些操作。可以以与所描述的实施例不同的次序来实行所描述的操作。可以实行各种附加的操作，和/或可以在附加的实施例中省略所描述的操作。
出于本公开的目的，短语“A和/或B”意指（A）、（B）或（A和B）。出于本公开的目的，短语“A、B和/或C”意指（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。术语“在......之间”当参照测量范围而被使用时，是把测量范围的端点包括在内的。如本文中使用的，符号“A/B/C”意指(A)、(B)和/或(C)。
本描述使用短语“在一个实施例中”或“在实施例中”，其均可以指代相同或不同实施例中的一个或多个。此外，如关于本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义词。本公开可以使用基于透视的描述，诸如“在......下方”、“在......上方”、“在......以下”、“顶部”、“底部”和“侧面”；这样的描述被用于便于讨论，并且不意图限制所公开的实施例的应用。附图不一定是按比例绘制的。如本文中使用的，“高k电介质”指代具有比氧化硅更高的介电常数的材料。如本文中使用的，“磁体线”指代用以影响（例如，改变、重置、扰乱或设置）量子点的自旋态的磁场生成的结构。如在本文中所讨论的，磁体线的一个示例是导电通路，其接近量子点形成的区域并且选择性地传导电流脉冲，该电流脉冲生成用以影响在该区域中的量子点的自旋态的磁场。
图1-3是根据各种实施例的量子点器件100的剖视图。特别地，图2图示了沿着图1的截面A-A截取的量子点器件100（同时图1图示了沿着图2的截面C-C截取的量子点器件100），并且图3图示了沿着图1的截面B-B截取的量子点器件100，其中许多部件没有示出以更容易地图示可以如何将栅极106/108和磁体线121图案化（同时图1图示了沿着图3的截面D-D截取的量子点器件100）。尽管图1指示了在图2中图示的剖面是穿过鳍部104-1截取的，但是穿过鳍部104-2截取的类似剖面可以是相同的，并且因此图2的讨论一般指代“鳍部104”。
量子点器件100可以包括基部102和从基部102延伸离开的多个鳍部104。基部102和鳍部104可以包括基板和量子阱堆叠（没有在图1-3中示出，但是在下文参照基板144和量子阱堆叠146进行讨论），以许多方式中的任何方式将其分布在基部102与鳍部104之间。基部102可以包括基板的至少一些，并且鳍部104可以均包括量子阱堆叠的量子阱层（在下文参照量子阱层152进行讨论）。在下文参照图49-55的基部鳍部布置158来讨论基部/鳍部布置的示例。
尽管在图1-3中示出了仅两个鳍部104-1和104-2，但是这仅仅是为了易于说明，并且可以在量子点器件100中包括多于两个鳍部104。在一些实施例中，被包括在量子点器件100中的鳍部104的总数目是偶数，其中鳍部104被组织成包括一个有效鳍部104和一个读取鳍部104的对，如下文详细讨论的。当量子点器件100包括多于两个鳍部104时，鳍部104可以被成对布置成一条线（例如，总共2N个鳍部可以被布置成1×2N条线或2×N条线），或者被成对布置成更大的阵列（例如，总共2N个鳍部可以被布置为4×N/2的阵列、6×N/3的阵列等）。本文中的讨论将主要聚焦于单对鳍部104以易于说明，但是本公开的全部教导适用于具有更多鳍部104的量子点器件100。
如上文指出的，鳍部104中的每一个可以包括量子阱层（没有在图1-3中示出，但是在下文参考量子阱层152进行讨论）。可以垂直于Z方向来布置被包括在鳍部104中的量子阱层，并且该量子阱层可以提供下述层：在该层中二维电子气（2DEG）可以形成以使得能够在操作量子点器件100期间生成量子点，如下文进一步详细讨论的。量子阱层自身可以提供关于鳍部104中的量子点的z位置的几何约束，并且鳍部104（以及因此量子阱层）在y方向上的有限范围可以提供关于鳍部104中的量子点的y位置的几何约束。为了控制鳍部104中的量子点的x位置，可以对被设置在鳍部104上的栅极施加电压，以调整在x方向上沿着鳍部104的能量分布，并且由此约束量子点在量子阱内的x位置（下文参考栅极106/108进行详细讨论）。鳍部104的尺寸可以采取任何适合的值。例如，在一些实施例中，鳍部104可以均具有在10纳米与30纳米之间的宽度162。在一些实施例中，鳍部104可以均具有在200纳米与400纳米之间的垂直尺寸164（例如，在250纳米与350纳米之间，或者等于300纳米）。
如在图1和3中图示的，可以平行布置鳍部104，并且鳍部104可以被绝缘材料128间隔开，该绝缘材料128可以被设置在鳍部104的相反面上。绝缘材料128可以是介电材料，诸如氧化硅、氮化硅、碳化硅、氮氧化硅或碳氧化硅。例如，在一些实施例中，鳍部104可以被间隔开长达100纳米与250纳米之间的距离160。
可以在鳍部104中的每一个上设置多个栅极。在图2中图示的实施例中，三个栅极106和两个栅极108被示为分布在鳍部104的顶部上。该特定数目的栅极仅仅是说明性的，并且可以使用任何适合数目的栅极。附加地，如下面参考图82讨论的，可以在鳍部104上设置多组栅极（比如图2中图示的栅极）。
如在图2中示出的，栅极108-1可以被设置在栅极106-1与106-2之间，并且栅极108-2可以被设置在栅极106-2与106-3之间。栅极106可以通过栅极壁138与邻近的栅极108间隔开。栅极壁138可以包括两种不同介电材料。例如，栅极壁138可以包括屏蔽电介质113和间隔部134。屏蔽电介质113可以具有L形截面，其具有与邻近的栅极106的栅极电介质114邻近的垂直部分，以及在相关联的间隔部134下面的水平部分。栅极壁138的屏蔽电介质113的垂直部分可以被设置在邻近的栅极106的栅极电介质114与该栅极壁138的间隔部134之间。栅极壁138的屏蔽电介质113的水平部分可以被设置在鳍部104与该栅极壁138的间隔部134之间。栅极壁138的间隔部134可以被设置在相关联的屏蔽电介质113的垂直部分与栅极108的栅极电介质114之间。如在图2中图示的，间隔部134可以越靠近鳍部104越厚并且越远离鳍部104越薄。在一些实施例中，间隔部134可以具有凸面形状。
间隔部134可以由任何适合的材料形成，该材料诸如是碳掺杂氧化物、氮化硅、氧化硅或其他碳化物或氮化物（例如，碳化硅、碳掺杂的氮化硅、以及氮氧化硅）。屏蔽电介质113可以由（与间隔部134不同的）任何适合的材料形成，该材料诸如是氧化铝、碳化硅、氮化硅、层间介电材料或任何适合的蚀刻停止材料。
栅极106/108中的每一个可以包括栅极电介质114；在图2中图示的实施例中，通过栅极电介质114的单独部分来提供用于栅极106/108中的每一个的栅极电介质114。尽管使用单个附图标记114来指代本文中的栅极电介质，但是在一些实施例中，本文中公开的栅极106的栅极电介质114可以具有与本文中公开的栅极108的栅极电介质114不同的材料成分。在一些实施例中，本文中公开的栅极106的栅极电介质114可以具有与本文中公开的栅极108的栅极电介质114相同的材料成分。在一些实施例中，栅极电介质114可以是多层栅极电介质（例如，具有被用来改善鳍部104与对应的栅极金属之间的界面的多种材料）。例如，栅极电介质114可以是氧化硅、氧化铝或者诸如氧化铪之类的高k电介质。更一般地，栅极电介质114可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌之类的元素。可以被用在栅极电介质114中的材料的示例可以包括但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化钽、氧化钽硅、氧化铅钪钽和铌锌酸铅。在一些实施例中，可以在栅极电介质114上执行退火过程以改善栅极电介质114的质量。
栅极106中的每一个还可以包括栅极金属110。用于每个栅极106的栅极电介质114可以至少部分地延伸上栅极壁138的邻近的屏蔽电介质113的侧面（形成“U”形），并且栅极金属110可以在邻近的屏蔽电介质113上的栅极电介质114的部分之间延伸，如示出的。在一些实施例中，栅极金属110可以是超导体，诸如铝、氮化钛（例如，经由原子层沉积所沉积的）或氮化铌钛。
栅极108中的每一个可以包括栅极金属112。用于每个栅极108的栅极电介质114可以至少部分地延伸上邻近的栅极壁138的侧面（接触间隔部134和在栅极壁138的间隔部134下面的屏蔽电介质113），形成“U”形剖面，并且栅极金属112可以在邻近的栅极壁138上的栅极电介质114的部分之间延伸，如示出的。
在一些实施例中，硬掩模118可以遍布栅极106/108。硬掩模118可以由氮化硅、碳化硅或另一适合的材料形成。在一些实施例中，硬掩模118可以不存在于量子点器件100中（例如，可以在处理期间移除比如硬掩模118之类的硬掩模，如下文讨论的）。
在一些实施例中，栅极金属112和栅极金属110可以具有相同的材料结构；在其他实施例中，栅极金属112可以具有与栅极金属110不同的材料结构。特别地，在一些实施例中，栅极金属110和112的材料结构可以是不同的并且可以被选择，以便在下面的材料层（包括量子阱层152）中引发应变。如本文中使用的，两种材料在其化学成分和内部应变近似相同时可以具有相同的“材料结构”；两种材料在其化学成分和/或其内部应变不同时可以具有不同“材料结构”。如本文中使用的，“弛豫”材料可以是基本上没有压缩或拉伸应变的材料，而“应变”材料可以是展现出压缩或拉伸应变的材料。量子阱层152中的应变可以改善其中流动的载流子的迁移率，这可以改善性能。特别地，拉伸应变可以改善电子迁移率（以及因此可能对其中电子是关注载流子的量子点器件100是有用的，如上文讨论的）并且压缩应变可以改善空穴迁移率（以及因此可能对其中空穴是关注载流子的量子点器件100是有用的，如上文讨论的）。应变还可以增加谷分裂，并且还可以被用来通过改善的电场控制来限定量子点142的位置，这两者都有利于量子点器件100的操作。
由栅极金属110/112在下面的材料层中引发的应变可能穿过这些下面的材料层并不是均匀的，但是可以取决于在栅极金属110/112以下的相对位置而沿着材料层变化。例如，在栅极金属110以下的量子阱层152的区域可以是拉伸应变的，而在栅极金属112以下的区域可以是压缩应变的（或反之亦然）。在一些实施例中，在栅极金属110以下的量子阱层152的区域可以是拉伸（压缩）应变的，以及在栅极金属112以下的区域也可以是拉伸（压缩）应变的，但是按照不同的量。可以选择栅极金属110和112以实现在下面的材料层中（例如，在量子阱层152中）的特定差异应变景观，该特定差异应变景观可以改善在这些材料层中的势能的电场控制（例如，“阻挡层”和“柱塞”电势，如下文讨论的）。
在一些实施例中，栅极金属110和/或栅极金属112自身可以是应变的（例如，具有在沉积期间所引发的应变，如本领域中已知的）。在其他实施例中，在量子阱层152中引发的差异应变可以是栅极金属110/112与邻近的材料（例如，栅极电介质114、阻挡层156（下文讨论的）等）之间的相互作用的函数。
可以按许多方法由栅极金属110/112在量子阱层152中引发差异应变。例如，在栅极金属110由与栅极金属112不同的金属形成时，可以在量子阱层152中引发差异应变。例如，在一些实施例中，栅极金属110可以是超导体，而栅极金属112是非超导体（或反之亦然）。在一些实施例中，栅极金属110可以是氮化钛，而栅极金属112是与氮化钛不同的金属（例如，铝或氮化铌钛）（或反之亦然）。在一些实施例中，栅极金属110和栅极金属112可以是不同的非磁性金属。
即使在栅极金属110和栅极金属112包括相同金属时，也可以在栅极金属110和栅极金属112在不同条件（例如，前体、时间、温度、压强、沉积技术等）下被沉积时在量子阱层152（以及其他介于中间的材料层）中引发差异应变。例如，可以使用相同的技术（例如，原子层沉积、无电极沉积、电镀或溅射）来沉积栅极金属110和栅极金属112，但是这些沉积过程中的参数和/或材料可以是不同的，从而导致了栅极金属110/112的不同结构以及因此导致了在下面的材料层中的差异应变。在一些实施例中，栅极金属110/112的薄膜沉积可以在下面的量子阱层152中引发应变。
尽管附图中的各种附图图示了“交替的”栅极金属110和112，但是量子点器件可以包括具有不同材料结构的多于两种不同的栅极金属，并且可以以任何期望的方式来布置这些不同的栅极金属以实现在下面的材料层中的期望的应变景观。例如，在一些实施例中，具有不同材料结构的三个或更多栅极金属可以代替栅极金属110/112而被用来实现量子阱层152中的期望的应变景观。
栅极108-1可以在栅极106-1和栅极106-2的侧面上的接近的栅极壁138之间延伸，如在图2中示出的。在一些实施例中，栅极108-1的栅极金属112和栅极电介质114可以一起在栅极106-1和栅极106-2的侧面上的栅极壁138之间延伸。因此，栅极108-1的栅极金属112和栅极电介质一起可以具有与栅极壁138的形状基本上互补的形状，如示出的。相似地，栅极108-2可以在栅极106-2和栅极106-3的侧面上的接近的栅极壁138之间延伸。
栅极106/108的尺寸可以采取任何适合的值。例如，在一些实施例中，栅极金属110的z高度166可以在40纳米与75纳米之间（例如，近似50纳米）；栅极金属112的z高度175可以在相同的范围中。在一些实施例中，栅极金属110的z高度166可以与栅极金属112的z高度175相同，而在其他实施例中，栅极金属110的z高度166可以小于栅极金属112的z高度175（例如，如下文参考图79-80所讨论的）。在一些实施例中，栅极金属110的长度168（即，在x方向中）可以在20纳米与40纳米之间（例如，30纳米）。在一些实施例中，栅极106中的邻近的栅极之间的距离170（例如，如在x方向上从一个栅极106的栅极金属110到邻近的栅极106的栅极金属110所测量的，如在图2中图示的）可以在50纳米与150纳米之间（例如，100纳米）。在一些实施例中，间隔部134的厚度172可以在1纳米与10纳米之间（例如，在3纳米与5纳米之间、在4纳米与6纳米之间、或者在4纳米与7纳米之间）。在一些实施例中，屏蔽电介质113的垂直部分的厚度174可以在5埃与20埃之间（例如，在8埃与15埃之间）；屏蔽电介质的水平部分的厚度（即，在鳍部104与相关联的间隔部134之间的厚度）也可以在5埃与20埃之间（例如，在8埃与15埃之间）。栅极金属112的长度（即，在x方向上）可以取决于栅极106和栅极壁138的尺寸，如在图2中图示的。如在图1中指示的，在一个鳍部104上的栅极106/108可以超出它们相应的鳍部104而遍布绝缘材料128并且朝向另一鳍部104延伸，但是可以通过介于中间的绝缘材料130（以及用于栅极106的栅极壁138）而与它们的配对栅极隔离。
尽管在附图中，全部栅极106被图示为具有相同长度168的栅极金属110，但在一些实施例中，“最外面的”栅极106（例如，在图2中图示的实施例的栅极106-1和106-3）可以具有比“内部”栅极106（例如，在图2中图示的实施例中的栅极106-2）更大的长度168。例如，在一些实施例中，最外面的栅极106可以具有在100纳米与500纳米之间的长度168。这样较长的“外面的”栅极106可以提供掺杂区域140与在栅极108和内部栅极106下面的、量子点142可以形成于其中的区域之间的空间分离，并且因此可以降低由掺杂区域140引起的对栅极108和内部栅极106下面的势能景观的扰动。在一些实施例中，在操作量子点器件100期间，2DEG可以形成在最外面的栅极106下面；该2DEG可以将“有效”器件区域（在栅极106/108下面）与掺杂区域140（其具有较大密度的注入电荷载流子）分离。
如在图2中示出的，可以在x方向上沿着鳍部104交替地布置栅极106和108。在操作量子点器件100期间，可以向栅极106/108施加电压来调整鳍部104中的量子阱层（未示出）中的势能，以创建量子点142可以形成于其中的具有变化深度的量子阱。为了易于说明,在图2和3中仅一个量子点142被标注有附图标记,但是五个被指示为在每个鳍部104中的虚线圆圈。图2中的量子点142的位置不意图指示量子点142的特定几何定位。栅极壁138可以自身在量子阱层中的栅极106/108下面在量子阱之间提供“被动”阻挡层，以及被施加于栅极106/108中的不同栅极的电压可以调整量子阱层中的栅极106/108下面的势能；降低势能可以形成量子阱，而增加势能可以形成量子阻挡层。
鳍部104可以包括：掺杂区域140，其可以用作用于量子点器件100的电荷载流子的储存器。例如，n型掺杂区域140可以为电子型量子点142提供电子，并且p型掺杂区域140可以为空穴型量子点142提供空穴。在一些实施例中，界面材料141可以被设置在掺杂区域140的表面处，如示出的。界面材料141可以促进导电接触部（例如，导电通孔136，如下文讨论的）与掺杂区域140之间的电耦合。界面材料141可以是任何适合的金属半导体欧姆接触材料；例如，在其中掺杂区域140包括硅的实施例中，界面材料141可以包括硅化镍、硅化铝、硅化钛、硅化钼、硅化钴、硅化钨或硅化铂（例如，如下文参考图31-32所讨论的）。在一些实施例中,界面材料141可以是非硅化物化合物，诸如氮化钛。在一些实施例中，界面材料141可以是金属（例如，铝、钨或铟）。
在本文中公开的量子点器件100可以被用来形成电子型或空穴型量子点142。注意的是，被施加于栅极106/108以形成量子阱/阻挡层的电压的极性取决于被用在量子点器件100中的电荷载流子。在其中电荷载流子是电子（以及因此量子点142是电子型量子点）的实施例中，被施加于栅极106/108的充足的负电压可以增加栅极106/108下面的势垒，并且被施加于栅极106/108的充足正电压可以降低栅极106/108下面的势垒（由此形成电子型量子点142可以形成于其中的势阱）。在其中电荷载流子是空穴（以及因此量子点142是空穴型量子点）的实施例中，被施加于栅极106/108的充足的正电压可以增加栅极106/108下面的势垒，并且被施加于栅极106和108的充足的负电压可以增加栅极106/108下面的势垒（由此形成空穴型量子点142可以形成于其中的势阱）。在本文中公开的量子点器件100可以被用来形成电子型或空穴型量子点。
可以向栅极106和108中的每一个单独地施加电压，以调整在栅极106和108下面的量子阱层中的势能，并且由此控制在栅极106和108中的每一个的下面的量子点142的形成。附加地，在栅极106和108中的不同栅极下面的相对势能分布允许量子点器件100调谐在邻近的栅极下面的量子点142之间的电势相互作用。例如，如果两个邻近的量子点142（例如，在栅极106下面的一个量子点142和在栅极108下面的另一个量子点142）仅被短势垒分离，则两个量子点142可以比如果它们被更高势垒分离的情况下更强烈地进行相互作用。由于可以通过调整在相应栅极106/108上的电压来调整每个栅极106/108下面的势阱的深度/势垒的高度，因此可以调整在邻近的栅极106/108之间的电势中的不同，以及因此调谐相互作用。
在一些应用中，栅极108可以被用作柱塞栅极以使得能够在栅极108下面形成量子点142，而栅极106可以被用作阻挡栅极以调整形成在邻近的栅极108下面的量子点142之间的势垒。在其他应用中，栅极108可以被用作阻挡栅极，而栅极106被用作柱塞栅极。在其他应用中，量子点142可以形成在全部栅极106和108的下面，或者形成在栅极106和108的任何期望子集下面。
导电通孔和导电线可以接触栅极106/108，并且接触到掺杂区域140，以使得能够在期望的位置中建立与栅极106/108和掺杂区域140的电连接。如在图1-3中示出的，栅极106可以从鳍部104延伸开来，并且导电通孔120可以接触栅极106（并且在图2中以虚线绘制以指示它们在绘图平面后面的位置）。导电通孔120可以贯穿硬掩模118以接触栅极106的栅极金属110。栅极108可以从鳍部104延伸开来，并且导电通孔122可以接触栅极108（也在图2中以虚线绘制以指示它们在绘图平面后面的位置）。导电通孔122可以贯穿硬掩模118以接触栅极108的栅极金属112。导电通孔136可以接触界面材料141并且可以由此与掺杂区域140进行电接触。量子点器件100可以进一步包括导电通孔和/或导电线（未示出）以建立与栅极106/108和/或掺杂区域140的电接触，如期望的那样。被包括在量子点器件100中的导电通孔和导电线可以包括任何适合的材料，诸如铜、钨（例如通过化学气相沉积（CVD）所沉积的）或超导体（例如，铝、锡、氮化钛、氮化铌钛、钽、铌或诸如铌锡和铌锗之类的其他铌化合物）。
在操作期间，可以（例如，经由导电通孔136和界面材料141）向掺杂区域140施加偏压以使电流流过掺杂区域140。当掺杂区域140被掺杂有n型材料时，该电压可以是正的；当掺杂区域140被掺杂有p型材料时，该电压可以是负的。该偏压的量值可以采用任何适合的值（例如，在0.25伏特与2伏特之间）。
量子点器件100可以包括一个或多个磁体线121。例如，在图1-3中图示了接近于鳍部104-1的单个磁体线121。磁体线121可以由导电材料形成，并且可以被用来传导电流脉冲，该电流脉冲生成磁场以影响可以形成在鳍部104中的量子点142中的一个或多个的自旋态。在一些实施例中，磁体线121可以传导脉冲以重置（或“扰乱”）原子核自旋和/或量子点自旋。在一些实施例中，磁体线121可以传导脉冲来以特定的自旋态初始化量子点中的电子。在一些实施例中，磁体线121可以传导电流以提供量子位的自旋可以耦合到的连续的、振荡的磁场。磁体线121可以提供这些实施例的任何适合的组合，或任何其他适当的功能性。
在一些实施例中，磁体线121可以由铜形成。在一些实施例中，磁体线121可以由诸如铝之类的超导体形成。在图1-3中图示的磁体线121是与鳍部104非共面的,并且也是与栅极106/108非共面的。在一些实施例中，磁体线121可以与栅极106/108间隔开一定距离167。距离167可以（例如，基于与量子点142的磁场相互作用的期望强度）采取任何适合的值；在一些实施例中，距离167可以在25纳米与1微米之间（例如，在50纳米与200纳米之间）。
在一些实施例中，磁体线121可以由磁性材料形成。例如，磁性材料（诸如钴）可以被沉积在绝缘材料130中的沟槽中，以在量子点器件100中提供永久磁场。
磁体线121可以具有任何适合的尺寸。例如，磁体线121可以具有在25纳米与100纳米之间的厚度169。磁体线121可以具有在25纳米与100纳米之间的宽度171。在一些实施例中，磁体线121的宽度171和厚度169可以分别等于被用来提供电互连的量子点器件100中的其他导电线（未示出）的宽度和厚度，如本领域已知的。磁体线121可以具有可以取决于栅极106/108的数目和尺寸的长度173，该栅极106/108要形成磁体线121要与其相互作用的量子点142。在图1-3中图示的磁体线121(以及在下面的图43-45中图示的磁体线121)是基本上线性的，但不需要是这种情况；在本文中公开的磁体线121可以采取任何适合的形状。导电通孔123可以接触磁体线121。
导电通孔120、122、136和123可以通过绝缘材料130而彼此电隔离。绝缘材料130可以是任何适合的材料，诸如层间电介质（ILD）。绝缘材料130的示例可以包括氧化硅、氮化硅、氧化铝、碳掺杂的氧化物和/或氮氧化硅。如在集成电路制造领域中已知的，导电通孔和导电线可以在迭代过程中形成，在该迭代过程中结构的层彼此上下布置来形成。在一些实施例中，导电通孔120/122/136/123可以具有在其最宽点处为20纳米或更大的宽度（例如，30纳米），以及80纳米或更大（例如，100纳米）的间距。在一些实施例中，被包括在量子点器件100中的导电线（未示出）可以具有100纳米或更大的宽度，以及100纳米或更大的间距。在图1-3中示出的导电通孔的特定布置仅仅是说明性的,并且可以实现任何电路由布置。
如上文讨论的，鳍部104-1的结构可以与鳍部104-2的结构相同；相似地，鳍部104-1上的栅极106/108的构造可以与鳍部104-2上的栅极106/108的构造相同。鳍部104-1上的栅极106/108可以是由平行的鳍部104-2上的对应栅极106/108所镜像的，并且绝缘材料130可以使不同鳍部104-1和104-2上的栅极106/108分离。特别地，形成在鳍部104-1中的量子点142（在栅极106/108下面）可以具有在鳍部104-2中的配对量子点142（在对应的栅极106/108下面）。在一些实施例中，鳍部104-1中的量子点142可以在下述意义上被用作“有效”量子点，即这些量子点142充当量子位并且（例如，通过被施加于鳍部104-1的栅极106/108的电压）被控制成实行量子计算。鳍部104-2中的量子点142可以在下述意义上被用作“读取”量子点，即这些量子点142可以通过检测由鳍部104-1中的量子点142中的电荷所生成的电场来感测鳍部104-1中的量子点142的量子态，并且可以将鳍部104-1中的量子点142的量子态转换成电信号，该电信号可以由鳍部104-2上的栅极106/108检测。鳍部104-1中的每个量子点142可以被鳍部104-2中的其对应的量子点142读取。因此，量子点器件100使得能够实现量子计算和读取量子计算的结果的能力两者。
可以使用任何适合的技术来制造在本文中公开的量子点器件100。图4-42图示了根据各种实施例的图1-3的量子点器件100的制造中的各种示例阶段。尽管下文参考图4-42所讨论的特定制造操作被图示为制造量子点器件100的特定实施例，但是这些操作可以被应用于制造量子点器件100的很多不同实施例，如在本文中讨论的。下面参考图4-42所讨论的任何元件可以采取上文所讨论的(或以其他方式在本文中公开的)那些元件的任何实施例的形式。
图4图示了包括基板144的组件200的剖视图。基板144可以包括任何适合的一种或多种半导体材料。在一些实施例中，基板144可以包括半导体材料。例如，基板144可以包括硅（例如，可以由硅晶片形成）。下面参考图46-48来讨论基板144的各种实施例。
图5图示了在组件200（图4）的基板144上提供量子阱堆叠146之后的组件202的剖视图。量子阱堆叠146可以包括量子阱层(未示出)，在该量子阱层中，2DEG可以在操作量子点器件100期间形成。下面参考图46-48来讨论量子阱堆叠146的各种实施例。
图6图示了在组件202（图5）中形成鳍部104之后的组件204的剖视图。鳍部104可以从基部102伸出，并且可以通过图案化以及然后蚀刻组件202而形成在组件202中，如本领域已知的。例如，干法和湿法蚀刻化学过程的组合可以被用来形成鳍部104，并且适当的化学过程可以取决于组件202中所包括的材料，如本领域已知的。基板144中的至少一些可以被包括在基部102中，并且量子阱堆叠146中的至少一些可以被包括在鳍部104中。特别地，量子阱堆叠146的量子阱层（未示出）可以被包括在鳍部104中。下文参考图49-55讨论了其中量子阱堆叠146和基板144被不同地包括在基部102和鳍部104中的示例布置。
图7图示了在向组件204（图6）提供绝缘材料128之后的组件206的剖视图。任何适合的材料可以被用作绝缘材料128以使鳍部104彼此电绝缘。如上文指出的，在一些实施例中，绝缘材料128可以是介电材料，诸如氧化硅。
图8图示了在将组件206（图7）平面化以移除鳍部104上方的绝缘材料128之后的组件208的剖视图。在一些实施例中，可以使用化学机械抛光（CMP）技术来平面化组件206。
图9是组件208的至少一部分的透视图，其示出了鳍部104从基部102伸出并且被绝缘材料128分离。与图9的透视图的页面平面平行地截取图4-8的剖视图。图10是沿着图9中的鳍部104-1的虚线截取的组件208的另一剖视图。图11-33、35、37、39和41中图示的剖视图是沿着与图10相同的截面截取的。图34、36、38、40和42中图示的剖视图是沿着与图8相同的截面截取。
图11是在组件208（图8-10）的鳍部104上沉积虚设材料（dummy material）111之后的组件210的剖视图。虚设材料111可以包括在不蚀刻屏蔽电介质113、间隔部134或虚设材料109（下文讨论的）的情况下可以被选择性地蚀刻的任何材料。在一些实施例中，虚设材料111可以包括多晶硅。
图12是将组件210（图11）的虚设材料111图案化之后的组件211的剖视图。被施加于虚设材料111的图案可以对应于栅极106的位置，如下文讨论的。可以通过施加抗蚀剂、使用光刻将抗蚀剂图案化、以及然后蚀刻虚设材料111（使用干法蚀刻或任何适当的技术）来将虚设材料111图案化。
图13是在组件211（图12）的虚设材料111和露出的鳍部104上沉积屏蔽电介质113的共形层之后的组件212的剖视图。任何适合的技术可以被用来沉积屏蔽电介质113，诸如原子层沉积（ALD）。在一些实施例中，屏蔽电介质113可以被沉积成5埃与20埃之间（例如，在8埃与15埃之间）的厚度。屏蔽电介质113可以帮助保护鳍部104（以及特别地，量子阱堆叠146）免受在随后的制造操作期间的损坏。
图14是在组件212（图13）上提供间隔部材料132之后的组件213的剖视图。例如，间隔部材料132可以包括上文参考间隔部134所讨论的任何材料，并且可以使用任何适合的技术来沉积。例如，间隔部材料132可以是通过溅射沉积的氮化物材料（例如，氮化硅）。
图15是在蚀刻了组件213（图14）的间隔部材料132、留下由在虚设材料111的侧面上的在屏蔽电介质113上的间隔部材料132所形成的间隔部134之后的组件214的剖视图。间隔部材料132的蚀刻可以是各向异性蚀刻、“向下”蚀刻间隔部材料132以移除在屏蔽电介质113/虚设材料111结构的顶部上以及在这些结构之间的某个区域中的间隔部材料132，同时留下在虚设材料111的侧面上的在屏蔽电介质113上的间隔部134。在一些实施例中，各向异性蚀刻可以是干法蚀刻，并且可能对间隔部材料132是选择性的，以便不显著地蚀刻屏蔽电介质113。在一些实施例中，可以控制间隔部材料132的蚀刻，以便“过蚀刻”到屏蔽电介质113中，从而引起屏蔽电介质113中的凹进部，以帮助确保间隔部材料132已经被按期望完全移除。
图16是在组件214（图15）上提供另一虚设材料109之后的组件215的剖视图。虚设材料109可以包括在不蚀刻屏蔽电介质113、间隔部134或虚设材料111的情况下可以被选择性地蚀刻的任何材料。在一些实施例中，虚设材料109可以包括氧化硅。虚设材料109可以填充在屏蔽电介质113/虚设材料111结构中的邻近结构之间的区域，并且可以遍布这些结构的顶部，如示出的。在一些实施例中，虚设材料109可以是绝缘材料，并且可以作为在远离栅极106/108的区域中的绝缘材料而保留在量子点器件100中。
图17是在将组件215（图16）平面化以移除虚设材料111上方的虚设材料109和屏蔽电介质113之后的组件216的剖视图。在一些实施例中，可以使用CMP技术来平面化组件215。保留的虚设材料109中的一些可以填充屏蔽电介质113/虚设材料111结构中的邻近结构之间的区域，同时保留的虚设材料109的其他部分可以位于屏蔽电介质113/虚设材料111结构的“外面”。
图18是在从组件216（图17）移除虚设材料111以形成空腔103之后的组件217的剖视图。 任何适合的技术都可以被用来移除虚设材料111，诸如对虚设材料111是选择性的同时在原位留下屏蔽电介质113、间隔部134和虚设材料109的蚀刻技术。如在图18中图示的，屏蔽电介质113可以提供空腔103的侧壁，并且鳍部104可以提供空腔103的底部。
图19是在组件217（图18）上共形地沉积了一层栅极电介质114之后的组件218的剖视图。栅极电介质114可以覆盖空腔103的侧壁（在屏蔽电介质113上）和空腔103的底部（在鳍部104上）。任何适合的技术都可以被用来沉积栅极电介质114，诸如ALD。
图20是在组件218（图19）上沉积了栅极金属110之后的组件219的剖视图。栅极金属110可以填充组件218的空腔103，并且可以遍布虚设材料109，如示出的。
图21是在将组件219（图20）平面化以移除在虚设材料109上方的栅极电介质114和栅极金属110之后的组件220的剖视图。在一些实施例中，可以使用CMP技术来平面化组件219。在组件220中，可以露出虚设材料109，如示出的。栅极金属110连同邻近的栅极电介质114可以提供栅极106，如上文参考图1-3所讨论的。
图22是在从组件220（图21）移除虚设材料109之后的组件221的剖视图。任何适合的技术都可以被用来移除虚设材料109，诸如对虚设材料109是选择性的同时在原位留下屏蔽电介质113、间隔部134、栅极电介质114和栅极金属110的蚀刻技术。
图23是在从组件221（图22）移除在鳍部104上露出的屏蔽电介质113之后的组件222的剖视图。作为栅极壁138的部分的屏蔽电介质113（即，屏蔽电介质113在栅极电介质114与间隔部134之间的垂直部分，以及屏蔽电介质113在间隔部134与鳍部104之间的水平部分）保留在组件222中。在一些实施例中，可以通过短湿法蚀刻来移除在鳍部104上露出的屏蔽电介质113。
图24是在组件222（图23）上共形地沉积了一层栅极电介质114之后的组件223的剖视图。该栅极电介质114可以覆盖鳍部104的露出部分并且可以遍布栅极壁138和栅极106。任何适合的技术可以被用来沉积栅极电介质114，诸如ALD。
图25是在组件223（图24）上沉积了栅极金属112之后的组件224的剖视图。栅极金属112可以填充栅极106之间的空间，并且可以延伸到栅极106之间的区域的“外面”。
图26是在将组件224（图25）平面化以移除栅极106上方的栅极电介质114和栅极金属112之后的组件225的剖视图。在一些实施例中，可以使用CMP技术来平面化组件224。保留的栅极金属112中的一些可以填充栅极106中的邻近栅极之间的区域，从而提供栅极108，同时保留的栅极金属112的其他部分150可以位于栅极106的“外面”。
图27是在组件225（图26）的经平面化表面上提供硬掩模118之后的组件226的剖视图。硬掩模118可以由电绝缘材料形成，诸如氮化硅或碳掺杂的氮化物。
图28是在将组件226（图27）的硬掩模118图案化之后的组件227的剖视图。被施加于硬掩模118的图案可以遍布栅极106和栅极108（如在图2中图示的）。可以通过施加抗蚀剂、使用光刻将抗蚀剂图案化、以及然后蚀刻硬掩模（使用干法蚀刻或任何适当的技术）来将硬掩模118图案化。
图29是在蚀刻了组件227（图14）以移除没有被经图案化的硬掩模118保护的部分150之后的组件228的剖视图。在组件227上实行的操作可以包括移除鳍部104上“露出”的任何栅极电介质114，如示出的。可以使用任何适合的技术来移除过量的栅极电介质114，该技术诸如是化学蚀刻或硅轰击。
图30是在对组件228（图29）的鳍部104掺杂以在鳍部104的在栅极106/108“外面”的部分中形成掺杂区域140之后的组件230的剖视图。被用来形成掺杂区域140的掺杂剂的类型可以取决于期望的量子点的类型，如上文讨论的。在一些实施例中，可以通过离子注入来实行掺杂。例如，当量子点142将是电子型量子点142时，可以通过离子注入磷、砷或另一n型材料来形成掺杂区域140。当量子点142将是空穴型量子点142时，可以通过离子注入硼或另一p型材料来形成掺杂区域140。激活掺杂剂并且使它们更远地扩散到鳍部104中的退火过程可以在离子注入过程之后。掺杂区域140的深度可以采取任何适合的值；例如，在一些实施例中，掺杂区域140可以延伸到鳍部104中达到500埃与1000埃之间的深度115。
“最外面的”栅极壁138可以提供掺杂边界，限制掺杂剂免于从掺杂区域140扩散到栅极106/108下面的区域中。如示出的，掺杂区域140可以在邻近的外部栅极壁138下面延伸。在一些实施例中，掺杂区域140可以延伸越过外部栅极壁138并且在外部栅极106的栅极电介质114下面延伸，可以仅延伸到外部间隔部134与邻近的栅极金属110之间的边界，或者可以在外部栅极壁138下面终止并且不到达外部栅极壁138与邻近的栅极电介质114之间的边界。在一些实施例中，掺杂区域140的掺杂浓度可以在1017/cm3与1020/cm3之间。
图31是在组件230（图30）之上提供一层镍或其他材料143之后的组件232的侧面剖视图。可以使用任何适合的技术（例如，电镀技术、CVD或ALD）来在组件230上沉积镍或其他材料143。
图32是在将组件232（图31）退火以使材料143与掺杂区域140相互作用从而形成界面材料141，然后移除未反应材料143之后的组件234的侧面剖视图。当掺杂区域140包括硅并且材料143包括镍时，例如，界面材料141可以是硅化镍。可以在上文参考图31所讨论的操作中沉积除了镍之外的材料，以便形成其他界面材料141，例如包括钛、铝、钼、钴、钨或铂。更一般地，组件234的界面材料141可以包括在本文中参考界面材料141所讨论的任何材料。
图33是在组件234（图32）上提供绝缘材料130之后的组件236的剖视图。绝缘材料130可以采取上文所讨论的任何形式。例如，绝缘材料130可以是介电材料，诸如氧化硅。可以使用任何适合的技术来在组件234上提供绝缘材料130，该技术诸如是旋涂、CVD或等离子体增强CVD（PECVD）。在一些实施例中，可以在沉积之后并且在进一步处理之前，反向抛光绝缘材料130。在一些实施例中，在组件236上提供的绝缘材料130的厚度131（如从硬掩模118测量的，如在图33中指示的）可以在50纳米与1.2微米之间（例如，在50纳米与300纳米之间）。 图34是沿着图33的截面C-C截取的组件236的另一剖视图。
图35是在组件236（图33和34）的绝缘材料130中形成沟槽125之后的组件238的剖视图。可以使用任何期望的技术（例如，在蚀刻之后抗蚀剂图案化）来形成沟槽125，并且其可以具有分别采取上文参考磁体线121进行讨论的厚度169和宽度171的任何实施例的形式的深度127和宽度129。图36是沿着图35的截面C-C截取的组件238的另一剖视图。在一些实施例中，组件236可以被平面化以移除硬掩模118，然后在形成沟槽125之前，可以在经平面化表面上提供附加的绝缘材料130；在这样的实施例中，硬掩模118将不存在于量子点器件100中。
图37是在利用导电材料填充组件238（图35和36）的沟槽125以形成磁体线121之后的组件240的剖视图。可以使用任何期望的技术（例如，平面化之后的电镀，或者半加成过程）来形成磁体线121，并且其可以采取在本文中公开的任何实施例的形式。图38是沿着图37的截面C-C截取的组件240的另一剖视图。
图39是在组件240（图37和38）上提供附加的绝缘材料130之后的组件242的剖视图。 在组件240上提供的绝缘材料130可以采取上文所讨论的任何形式的绝缘材料130。图40是沿着图39的截面C-C截取的组件242的另一剖视图。
图41是在组件242（图39和40）中形成穿过绝缘材料130(和硬掩模118)以接触栅极106的栅极金属110的导电通孔120、穿过绝缘材料130（和硬掩模118）以接触栅极108的栅极金属112的导电通孔122、穿过绝缘材料130以接触掺杂区域140的界面材料141的导电通孔136、以及穿过绝缘材料130以接触磁体线121的导电通孔123之后的组件244的剖视图。图42是沿着图41的截面C-C截取的组件244的另一剖视图。如果期望的话，可以使用常规的互连技术在组件244中形成另外的导电通孔和/或导电线。所得到的组件244可以采取上文参考图1-3所讨论的量子点器件100的形式。
在图1-3中图示的量子点器件100的实施例中，将磁体线121平行于鳍部104的纵轴进行取向。在其他实施例中，磁体线121可以不平行于鳍部104的纵轴进行取向。例如,图43-45是具有多个磁体线121的量子点器件100的实施例的各种剖视图，每个磁体线接近于鳍部104并且垂直于鳍部104的纵轴进行取向。除了取向之外，图43-45的实施例的磁体线121可以采取上文所讨论的磁体线121的任何实施例的形式。图43-45的量子点器件100的其他元件可以采取本文中所讨论的那些元件中的任何元件的形式。上文参考图4-42所讨论的制造操作可以被用来制造图43-45的量子点器件100。
尽管在图1-3中图示了单个磁体线121，但是可以在量子点器件100的该实施例中包括多个磁体线121（例如，与鳍部104的纵轴平行的多个磁体线121）。例如，图1-3的量子点器件100可以包括以对于被图示为接近于鳍部104-1的磁体线121对称的方式而接近于鳍部104-2的第二磁体线121。在一些实施例中，可以在量子点器件100中包括多个磁体线121，并且这些磁体线121可以或者可以不彼此平行。例如，在一些实施例中，量子点器件100可以包括彼此垂直取向的两个（或更多个）磁体线121（例如，一个或多个磁体线121像图1-3中图示的那些磁体线那样进行取向，并且一个或多个磁体线121像图43-45中图示的那些磁体线那样进行取向）。
如上文讨论的，量子点器件100的基部102和鳍部104可以由基板144和被设置在基板144上的量子阱堆叠146形成。量子阱堆叠146可以包括量子阱层，在该量子阱层中，2DEG可以在操作量子点器件100期间形成。量子阱堆叠146可以采取许多形式中的任何形式，其中的若干个形式在下面参考图46-48进行讨论。下文所讨论的量子阱堆叠146中的各种层可以生长在基板144上（例如，使用外延过程）。尽管单数术语“层”可以被用来指代图46-48的量子阱堆叠146的各种部件，但是下文所讨论的任何层可以包括以任何适合的方式布置的多种材料。除了量子阱堆叠146中的量子阱层152之外的层可以具有比量子阱层152更高的用于传导的阈值电压，使得当将量子阱层152以其阈值电压进行偏置时，该量子阱层152进行传导并且量子阱堆叠146的其他层并进行传导。这可以避免在量子阱层152和其他层两者中的并行传导，并且因此在具有较差迁移率的层中进行传导的情况下，避免损害量子阱层152的强迁移率。在一些实施例中，被用在量子阱堆叠146中（例如，在量子阱层152中）的硅可以由富含28Si同位素的前体来生长。在一些实施例中，被用在量子阱堆叠146中（例如，在量子阱层152中）的锗可以由富含70Ge、72Ge或74Ge同位素的前体来生长。如上文指出的，量子阱器件100的量子阱层152的不同区域可以是弛豫的或应变的（例如，取决于与量子阱层152的那些区域接近的栅极金属110和112的差异材料结构）。此外，当量子阱堆叠中的附加材料层被设置在量子阱层152与栅极金属110/112（例如，如下文所讨论的阻挡层156）之间时，那些材料层的不同区域可以是弛豫的或应变的，这取决于与材料层的那些区域接近的栅极金属110和112的差异材料结构。
图46是在基板144上的量子阱堆叠146的剖视图。量子阱堆叠146可以包括基板144上的缓冲层154，和缓冲层154上的量子阱层152。在包括图46的布置的量子点器件100的一些实施例中，栅极电介质114（未示出）可以直接在量子阱层152上。量子阱层152可以由一种材料形成，以使得在量子点器件100的操作期间，2DEG可以接近于量子阱层152的上表面而形成在量子阱层152中。
在一些实施例中，图46的量子阱层152可以由本征硅形成，并且栅极电介质114可以由氧化硅形成；在这样的布置中，在使用量子点器件100期间，2DEG可以在本征硅与氧化硅之间的界面处形成于本征硅中。其中图46的量子阱层152由本征硅形成的实施例可能对于电子型量子点器件100是特别有利的。在一些实施例中，图46的量子阱层152可以由本征锗形成，并且栅极电介质114可以由氧化锗形成；在这样的布置中，在使用量子点器件100期间，2DEG可以在本征锗与氧化锗之间的界面处形成于本征锗中。这样的实施例可能对于空穴型量子点器件100是特别有利的。本文中公开的量子阱层152可以是差异应变的，其中其应变由栅极金属110/112引发，如上文所讨论的。
缓冲层154可以由与量子阱层152相同的材料（例如，硅或锗）形成，并且可以被呈现为限制（trap）当该材料在基板144上生长时形成在该材料中的缺陷。在一些实施例中，缓冲层154可以从量子阱层152在不同条件（例如，沉积温度或生长速率）下生长。特别地，量子阱层152可以在实现比在缓冲层154中更少缺陷的条件下生长。
图47是包括量子阱堆叠146的布置的剖视图，该量子阱堆叠146包括缓冲层154、阻挡层156-1、量子阱层152和附加的阻挡层156-2。阻挡层156-1（156-2）可以在量子阱层152与缓冲层154（栅极电介质114，未示出）之间提供势垒。在其中量子阱层152包括硅或锗的一些实施例中，阻挡层156可以包括硅锗。该硅锗的锗含量可以在20原子百分比与80原子百分比之间（例如，在30原子百分比与70原子百分比之间）。
在图47的布置的一些实施例中，缓冲层154和阻挡层156-1可以由硅锗形成。在一些这样的实施例中，缓冲层154的硅锗可以具有从基板144到阻挡层156-1变化（例如，连续地或以逐步的方式）的锗含量；例如，缓冲层154的硅锗可以具有从在基板处的零百分比到阻挡层156-1处的非零百分比（例如，在30原子百分比与70原子百分比之间）变化的锗含量。阻挡层156-1可以进而具有等于非零百分比的锗含量。在其他实施例中，缓冲层154可以具有等于阻挡层156-1的锗含量的锗含量，但是可以比阻挡层156-1更厚以吸收在生长期间出现的缺陷。在图47的量子阱堆叠146的一些实施例中，可以省略阻挡层156-2。
图48是在示例基板144上的另一示例量子阱堆叠146的剖视图。图48的量子阱堆叠146可以包括基板144上的绝缘层155、绝缘层155上的量子阱层152、以及量子阱层152上的阻挡层156。绝缘层155的存在可以帮助将载流子限制到量子阱层152，从而在操作期间提供高谷分裂。
在一些实施例中，图48的基板144可以包括硅。绝缘层155可以包括任何适合的电绝缘材料。例如，在一些实施例中，绝缘层155可以是氧化物（例如，氧化硅或氧化铪）。图48的基板144、量子阱层152和/或阻挡层156可以采取本文中公开的任何实施例的形式。在一些实施例中，可以通过层转移技术将量子阱层152形成在绝缘层155上。在一些实施例中，阻挡层156可以从图48的量子阱堆叠146省略。
图46-48的量子阱堆叠146中的层的厚度（即，z高度）可以采取任何适合的值。例如，在一些实施例中，量子阱层152的厚度可以在5纳米与15纳米之间（例如，近似等于10纳米）。在一些实施例中，缓冲层154的厚度可以在0.3微米与4微米之间（例如，在0.3微米与2微米之间，或近似为0.5微米）。在一些实施例中，阻挡层156的厚度可以在0纳米与300纳米之间。在一些实施例中，图48的量子阱堆叠146中的绝缘层155的厚度可以在5纳米与200纳米之间。
基板144和量子阱堆叠146可以被分布在量子点器件100的基部102与鳍部104之间，如上文讨论的。该分布可以以许多方式中的任何方式发生。例如，图49-55图示了根据各种实施例的可以被用在量子点器件100中的示例基部/鳍部布置158。
在图49的基部/鳍部布置158中，量子阱堆叠146可以被包括在鳍部104中，但是不在基部102中。基板144可以被包括在基部102中，但是不在鳍部104中。当图49的基部/鳍部布置158被用在参考图5-6所讨论的制造操作中时，鳍部蚀刻可以蚀刻穿过量子阱堆叠146，并且在到达基部144时停止。
在图50的基部/鳍部布置158中，量子阱堆叠146可以被包括在鳍部104中，以及在基部102的一部分中。基板144也可以被包括在基部102中，但是不包括在鳍部104中。当图50的基部/鳍部布置158被用在参考图5-6所讨论的制造操作中时，鳍部蚀刻可以部分地蚀刻穿过量子阱堆叠146，并且在到达基板144之前停止。图51图示了图50的基部/鳍部布置158的特定实施例。在图51的实施例中，使用了图46的量子阱堆叠146；基部102包括基板144和量子阱堆叠146的缓冲层154的一部分，而鳍部104包括量子阱堆叠146的剩余部分。
在图52的基部/鳍部布置158中，量子阱堆叠146可以被包括在鳍部104中，但是不包括在基部102中。基板144可以被部分地包括在鳍部104中，以及包括在基部102中。当图52的基部/鳍部布置158被用在参考图5-6所讨论的制造操作中时，鳍部蚀刻可以在停止之前蚀刻穿过量子阱堆叠146并且蚀刻到基板144中。图53图示了图52的基部/鳍部布置158的特定实施例。在图53的示例中，使用了图48的量子阱堆叠146；鳍部104包括量子阱堆叠146和基板144的一部分，而基部102包括基板144的剩余部分。
尽管在先前各图中的许多图中鳍部104已经被图示为具有平行侧壁的基板上矩形，但是这仅仅为了易于说明，并且鳍部104可以具有任何适合的形状（例如，适合于被用来形成鳍部104的制造过程的形状）。例如，如在图54的基部/鳍部布置158中图示的，在一些实施例中，鳍部104可以是逐渐变细的。在一些实施例中，鳍部104可以对于z高度中的每100纳米而言，在x宽度上逐渐变细达3-10纳米（例如，对于z高度上的每100纳米而言，在x宽度上的5纳米）。在鳍部104是逐渐变细的情况下，鳍部104的较宽末端可以是最靠近基部102的末端，如在图54中图示的。图55图示了图54的基部/鳍部布置的特定实施例。在图55中，量子阱堆叠146被包括在逐渐变细的鳍部104中，而基板144的一部分被包括在逐渐变细的鳍部中并且基板144的一部分中提供基部102。
图56-58是根据各种实施例的量子点器件100的另一实施例的剖视图。特别地，图57图示了沿着图56的截面A-A截取的量子点器件100（而图56图示了沿着图57截面C-C截取的量子点器件100），以及图58图示了沿着图57的截面D-D截取的量子点器件100（而图57图示了沿着图58的截面A-A截取的量子点器件100）。沿着图56的截面B-B截取的图56-58的量子点器件100可以与图3中所图示的相同。虽然图56指示的是在图57中图示的剖面是穿过沟槽107-1截取的，但是穿过沟槽107-2截取的类似剖面可以是相同的，并且因此图57的讨论一般指代“沟槽107”。
量子点器件100可以包括被设置在基板144上的量子阱堆叠146。绝缘材料128可以被设置在量子阱堆叠146上方，并且绝缘材料128中的多个沟槽107可以朝向量子阱堆叠146延伸。在图56-58中图示的实施例中，栅极电介质114可以被设置在沟槽107的“底部”处，并且可以延伸上沟槽107的“侧壁”以及遍布绝缘材料的邻近部分。在沟槽107中，栅极电介质114可以具有U型截面，如示出的。图56-58的量子点器件100的量子阱堆叠146可以采取本文中公开的任何量子阱堆叠的形式（例如，如上文参考图46-48所讨论的）。在图56-58的量子阱堆叠146中的各种层可以生长在基板144上（例如，使用外延过程）。
虽然在图56-58中示出了仅两个沟槽107-1和107-2，但是这仅仅是为了易于说明，并且可以在量子点器件100中包括多于两个沟槽107。在一些实施例中，被包括在量子点器件100中的沟槽107的总数是偶数，其中沟槽107被组织成包括一个有效沟槽107和一个读取沟槽107的对，如下文详细讨论的。当量子点器件100包括多于两个沟槽107时，沟槽107可以被成对布置成一条线（例如，总共2N个沟槽可以被布置成1×2N条线或2×N条线），或者被成对布置成更大的阵列（例如，总共2N个沟槽可以被布置为4×N/2的阵列、6×N/3的阵列等）。例如，图81图示了包括沟槽107的示例二维阵列的量子点器件100。如在图56和58中图示的，在一些实施例中，多个沟槽107可以平行取向。在本文中的讨论将很大程度上聚焦于单对沟槽107以易于说明，但是本公开的全部教导适用于具有更多个沟槽107的量子点器件100。
如上文参考图1-3所讨论的，在图56-58的量子点器件100中，量子阱层自身可以对量子阱堆叠146中的量子点的Z位置提供几何约束。为了控制量子阱堆叠146中的量子点的x和y位置，可以对被至少部分地在量子点堆叠146上方的沟槽107中设置的栅极施加电压，以调整在x和y方向上沿着沟槽107的能量分布，并且由此约束在量子阱内的量子点的x和y位置（在下文参考栅极106/108进行详细讨论）。沟槽107的尺寸可以采取任何适合的值。例如，在一些实施例中，沟槽107可以均具有在10纳米与30纳米之间的宽度162。在一些实施例中，沟槽107可以均具有在200纳米与400纳米之间的垂直尺寸164（例如，在250纳米与350纳米之间，或者等于300纳米）。绝缘材料128可以是介电材料（例如，层间电介质），诸如氧化硅。在一些实施例中，绝缘材料128可以是CVD氧化物或可流动CVD氧化物。在一些实施例中，沟槽107可以被间隔开达50纳米与500纳米之间的距离160。
多个栅极可以被至少部分地设置在沟槽107中的每一个中。在图57中图示的实施例中，三个栅极106和两个栅极108被示为至少部分地分布在单个沟槽107中。该特定数目的栅极仅仅是说明性的，并且可以使用任何适合数目的栅极。附加地，如下文参考图82所讨论的，多组栅极（像在图57中图示的栅极那样）可以被至少部分地布置在沟槽107中。
如在图57中示出的，栅极108-1可以被设置在栅极106-1与106-2之间，并且栅极108-2可以被设置在栅极106-2与106-3之间。如上文参考图1-3的量子点器件100所讨论的，栅极106可以通过栅极壁138与邻近的栅极108间隔开。栅极壁138可以包括屏蔽电介质113和间隔部134。屏蔽电介质113可以具有L形截面，其具有邻近于邻近的栅极106的栅极电介质114的垂直部分，和在相关联的间隔部134下面的水平部分。栅极壁138的屏蔽电介质113的垂直部分可以被设置在邻近的栅极106的栅极电介质114与该栅极壁138的间隔部134之间。栅极壁138的屏蔽电介质113的水平部分可以被设置在鳍部104与该栅极壁138的间隔部134之间。栅极壁138的间隔部134可以被设置在相关联的屏蔽电介质113的垂直部分与栅极108的栅极电介质114之间。如在图2中图示的，间隔部134可以越靠近鳍部104越厚并且越远离鳍部104越薄。在一些实施例中，间隔部134可以具有凸面形状。间隔部134可以由任何适合的材料形成，该材料诸如是碳掺杂氧化物、氮化硅、氧化硅或其他碳化物或氮化物（例如，碳化硅、碳掺杂的氮化硅、以及氮氧化硅）。
栅极106/108中的每一个可以包括栅极电介质114；在图57中图示的实施例中，用于栅极106/108中的每一个的栅极电介质114可以由栅极电介质114的单独部分提供，如示出的。用于栅极106和栅极108的栅极电介质114可以具有相同的材料成分，或者不同的材料成分，如上文讨论的。在一些实施例中，栅极电介质114可以是多层栅极电介质（例如，具有被用来改善沟槽107与对应的栅极金属之间的界面的多种材料）。例如，栅极电介质114可以是氧化硅、氧化铝或者诸如氧化铪之类的高k电介质。更一般地，栅极电介质114可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌之类的元素。可以被用在栅极电介质114中的材料的示例可以包括但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化钽、氧化钽硅、氧化铅钪钽和铌锌酸铅。在一些实施例中，可以在栅极电介质114上执行退火过程以改善栅极电介质114的质量。
栅极106中的每一个还可以包括栅极金属110。用于每个栅极106的栅极电介质114可以至少部分地延伸上栅极壁138的邻近的屏蔽电介质113的侧面，并且栅极金属110可以在邻近的屏蔽电介质113上的栅极电介质114的部分之间延伸，如示出的。栅极金属110可以被设置在硬掩模118与栅极电介质114之间，并且栅极电介质114可以被至少部分地设置在栅极金属110与量子阱堆叠146之间。如在图56中示出的，在一些实施例中，栅极106的栅极金属110可以遍布绝缘材料128并且延伸到绝缘材料128中的沟槽107中。在一些实施例中，栅极金属110可以是超导体，诸如铝、氮化钛（例如，经由ALD沉积的）或者氮化铌钛。如在图57中图示的，在一些实施例中，在y方向上，在栅极金属110与沟槽107的侧壁之间可以不沉积间隔部材料或屏蔽电介质113（而在其他实施例中，可以存在间隔部材料和屏蔽电介质113，如下文参考图77-78所讨论的）。
栅极108中的每一个可以包括栅极金属112。栅极金属112可以被设置在硬掩模118与栅极电介质114之间，并且栅极电介质114可以被至少部分地设置在栅极金属112与量子阱堆叠146之间。如在图58中示出的，在一些实施例中，栅极108的栅极金属112可以遍布绝缘材料128并且延伸到绝缘材料128中的沟槽107中。针对每个栅极108的栅极电介质114可以至少部分地延伸上邻近的栅极壁138的侧面，并且栅极金属112可以在邻近的栅极壁138上的栅极电介质114的部分之间延伸，如示出的。栅极金属110和栅极金属112可以采取上文所讨论的任何形式。例如，在一些实施例中，栅极金属110和栅极金属112可以具有不同材料结构，以便在下面的量子阱层152中引发差异应变，而在其他实施例中，栅极金属110和栅极金属112可以具有相同材料结构。
在一些实施例中，硬掩模118可以遍布栅极106/108。硬掩模118可以由氮化硅、碳化硅或另一适合的材料形成。在一些实施例中，硬掩模118可以不存在于量子点器件100中（例如，可以在处理期间移除比如硬掩模118之类的硬掩模，如在下文讨论的）。
栅极108-1可以沿着沟槽107的纵轴，在栅极106-1和栅极106-2的侧面上的接近的栅极壁138之间延伸，如在图57中示出的。在一些实施例中，栅极108-1的栅极金属112和栅极电介质114可以沿着沟槽107的纵轴一起在栅极106-1和栅极106-2的侧面上的栅极壁138之间延伸。因此，栅极108-1的栅极金属112和栅极电介质114一起可以具有与栅极壁138的形状基本上互补的形状，如示出的。相似地，栅极108-2可以沿着沟槽107的纵轴在栅极106-2和栅极106-3的侧面上的接近的栅极壁138之间延伸。栅极电介质114可以至少部分地延伸上栅极壁138的侧面（以及延伸上沟槽107的接近的侧壁），如示出的，并且栅极金属112可以在栅极电介质114在间隔部134上的部分（以及沟槽107的接近的侧壁）之间延伸。栅极金属112（比如栅极金属110）可以是任何适合的金属，诸如氮化钛。如在图58中图示的，在一些实施例中，在y方向上，在栅极金属112与沟槽107的侧壁之间可以不设置间隔部材料或屏蔽电介质113；在其他实施例中（例如，如下文参考图77和78所讨论的），间隔部134和屏蔽电介质113也可以在y方向上被设置在栅极金属112与沟槽107的侧壁之间。
栅极106/108的尺寸可以采取任何适合的值。例如，在一些实施例中，沟槽107中的栅极金属110的z高度166可以在225纳米与375纳米之间（例如，近似300纳米）；栅极金属112的z高度175可以在相同的范围中。沟槽107中的栅极金属110的该z高度166可以表示绝缘材料128的z高度（例如，在200纳米与300纳米之间）和在绝缘材料128的顶部上的栅极金属110的厚度（例如，在25纳米与75纳米之间，或者近似为50纳米）的总和。在一些实施例中，栅极金属110的z高度166可以小于栅极金属112的z高度175（例如，如下文参考图79-80所讨论的）。在一些实施例中，栅极金属110的长度168（即，在x方向上）可以在20纳米与40纳米之间（例如，30纳米）。尽管在附图中，全部栅极106被图示为具有相同长度168的栅极金属110，在一些实施例中，“最外面的”栅极106（例如，在图57中图示的实施例的栅极106-1和106-3）可以具有比“内部”栅极106（例如，在图57中图示的实施例中的栅极106-2）更大的长度168。例如，在一些实施例中，最外面的栅极106可以具有在100纳米与500纳米之间的长度168。这样的较长的“外面的”栅极106可以提供掺杂区域140与栅极108和内部栅极106下面的区域（量子点142可以形成在该区域中）之间的空间分离，并且因此可以降低由掺杂区域140所引起的对栅极108和内部栅极106下面的势能景观的扰动。在一些实施例中，在量子点器件100的操作期间，2DEG可以形成在最外面的栅极106下面；该2DEG可以将“有效”器件区域（在栅极106/108下面）与掺杂区域140（其具有较大密度的注入电荷载流子）分离。
在一些实施例中，栅极106中的邻近的栅极之间的距离170（例如，如在x方向上从一个栅极106的栅极金属110到邻近的栅极106的栅极金属110所测量的，如在图57中图示的）可以在40纳米与100纳米之间（例如，50纳米）。在一些实施例中，间隔部134的厚度172可以在1纳米与10纳米之间（例如，在3纳米与5纳米之间、在4纳米与6纳米之间、或者在4纳米与7纳米之间）。在一些实施例中，屏蔽电介质113的垂直部分的厚度174可以在5埃与20埃之间（例如，在8埃与15埃之间）；屏蔽电介质的水平部分的厚度（即，在鳍部104与相关联的间隔部134之间的厚度）还可以在5埃与20埃之间（例如，在8埃与15埃之间）。栅极金属112的长度（即，在x方向上）可以取决于栅极106和栅极壁138的尺寸，如在图57中图示的。如在图56和58中指示的，一个沟槽107中的栅极106/108可以遍布于在该沟槽107与邻近的沟槽107之间的绝缘材料128，但是可以通过介于中间的绝缘材料130（以及用于栅极106的栅极壁138）而与它们的配对栅极隔离。
如在图57中示出的，可以在x方向上交替地布置栅极106和108。在量子点器件100的操作期间，可以对栅极106/108施加电压以调整量子阱堆叠146中的势能，以创建量子点142可以形成于其中的具有变化深度的量子阱，如上文参考图1-3的量子点器件100所讨论的。为了易于说明，在图57中仅一个量子点142被标注有附图标记，但是五个被指示为在每个沟槽107下方的虚线圆圈。
根据上文所讨论的任何实施例，图56-58的量子点器件100的量子阱堆叠146可以包括掺杂区域140，该掺杂区域140可以用作用于量子点器件100的电荷载流子的储存器。参考图56-58所讨论的量子点器件100可以被用来形成电子型或空穴型量子点142，如上文参考图1-3所讨论的。
导电通孔和导电线可以与图56-58的量子点器件100的栅极106/108进行接触，并且接触到掺杂区域140，以使得能够在期望的位置中建立与栅极106/108和掺杂区域140的电连接。如在图56-58中示出的，栅极106可以既“垂直地”又“水平地”延伸离开量子阱堆叠146，并且导电通孔120可以接触栅极106（并且在图57中以虚线绘制以指示它们在附图平面后面的位置）。导电通孔120可以贯穿硬掩模118以接触栅极106的栅极金属110。栅极108可以类似地延伸离开量子阱堆叠146，并且导电通孔122可以接触栅极108（也在图57中以虚线绘制以指示它们在附图平面后面的位置）。导电通孔122可以贯穿硬掩模118以接触栅极108的栅极金属112。导电通孔136可以接触界面材料141并且可以由此与掺杂区域140进行电接触。图56-58的量子点器件可以包括另外的导电通孔和/或导电线（未示出）以与栅极106/108和/或掺杂区域140进行电接触，如期望的。被包括在量子点器件100中的导电通孔和导电线可以包括任何适合的材料，诸如铜、钨（例如通过CVD沉积的）或超导体（例如，铝、锡、氮化钛、氮化铌钛、钽、铌或诸如铌锡和铌锗之类的其他铌化合物）。
在一些实施例中，图56-58的量子点器件100可以包括一个或多个磁体线121。例如，在图56-58中图示了接近于沟槽107-1的单个磁体线121。图56-58的量子点器件的（一个或多个）磁体线121可以采取上文所讨论的磁体线121的任何实施例的形式。例如，磁体线121可以由导电材料形成，并且可以被用来传导电流脉冲，该电流脉冲生成磁场以影响可以在量子阱堆叠146中形成的量子点142中的一个或多个的自旋态。在一些实施例中，磁体线121可以传导脉冲以重置（或“扰乱”）原子核自旋和/或量子点自旋。在一些实施例中，磁体线121可以传导脉冲来以特定的自旋态初始化量子点中的电子。在一些实施例中，磁体线121可以传导电流以提供量子位的自旋可以耦合到的连续的、振荡的磁场。磁体线121可以提供这些实施例的任何适合的组合，或任何其他适当的功能性。
在一些实施例中，图56-58的磁体线121可以由铜形成。在一些实施例中，磁体线121可以由诸如铝之类的超导体形成。在图56-58中图示的磁体线121是与沟槽107非共面的，并且也是与栅极106/108非共面的。在一些实施例中，磁体线121可以与栅极106/108间隔开一定距离167。距离167可以（例如，基于与特定量子点142的磁场相互作用的期望强度）采取任何适合的值；在一些实施例中，距离167可以在25纳米与1微米之间（例如，在50纳米与200纳米之间）。
在一些实施例中，图56-58的磁体线121可以由磁性材料形成。例如，磁性材料（诸如钴）可以被沉积在绝缘材料130中的沟槽中，以在量子点器件100中提供永久磁场。
图56-58的磁体线121可以具有任何适合的尺寸。例如，磁体线121可以具有在25纳米与100纳米之间的厚度169。磁体线121可以具有在25纳米与100纳米之间的宽度171。在一些实施例中，磁体线121的宽度171和厚度169可以分别等于被用来提供电互连的量子点器件100中的其他导电线（未示出）的宽度和厚度，如本领域已知的。磁体线121可以具有可以取决于栅极106/108的数目和尺寸的长度173，该栅极106/108要形成磁体线121要与其相互作用的量子点142。在图56-58中图示的磁体线121是基本上线性的，但不需要是这种情况；在本文中公开的磁体线121可以采取任何适合的形状。导电通孔123可以接触磁体线121。
导电通孔120、122、136和123可以通过绝缘材料130彼此电绝缘，其全部可以采取上文参考图1-3所讨论的任何形式。在图56-58中示出的导电通孔的特定布置仅仅是说明性的，并且可以实现任何电路由布置。
如上文所讨论的，沟槽107-1的结构可以与沟槽107-2的结构相同；相似地，沟槽107-1中和周围的栅极106/108的构造可以与沟槽107-2中和周围的栅极106/108的构造相同。与沟槽107-1相关联的栅极106/108可以是由与平行的沟槽107-2相关联的对应栅极106/108所镜像的，并且绝缘材料130可以使与不同沟槽107-1和107-2相关联的栅极106/108分离。特别地，在沟槽107-1下面（在栅极106/108下面）的量子阱堆叠146中形成的量子点142可以具有在沟槽107-2下面（在对应的栅极106/108下面）的量子阱堆叠146中的配对量子点142。在一些实施例中，沟槽107-1下面的量子点142可以在下述意义上被用作“有效”量子点，即这些量子点142充当量子位并且（例如，通过被施加于与沟槽107-1相关联的栅极106/108的电压）被控制成实行量子计算。与沟槽107-2相关联的量子点142可以在下述意义上被用作“读取”量子点，即这些量子点142可以通过检测由沟槽107-1下面的量子点142中的电荷所生成的电场来感测沟槽107-1下面的量子点142的量子态，并且可以将沟槽107-1下面的量子点142的量子态转换成电信号，该电信号可以由与沟槽107-2相关联的栅极106/108检测。沟槽107-1下面的每个量子点142可以被沟槽107-2下面的其对应的量子点142读取。因此，量子点器件100使得能够实现量子计算和读取量子计算的结果的能力两者。
可以使用任何适合的技术来制造在本文中公开的量子点器件100。在一些实施例中，可以如上文参考图4-5所描述的那样开始图56-58的量子点器件100的制造；然而，代替在组件202的量子阱堆叠146中形成鳍部104，制造可以如在图59-76中图示（并且在下文描述）的那样进行。尽管下文参考图59-76所讨论的特定制造操作被图示为制造量子点器件100的特定实施例，但是这些操作可以被应用于制造量子点器件100的很多不同实施例，如在本文中讨论的。下文参考图59-76所讨论的任何元件可以采取上文所讨论的(或以其他方式在本文中公开的)那些元件的任何实施例的形式。
图59是包括在基板144上的量子阱堆叠146的组件1204的剖视图。可以如上文参考图4-5所描述的那样来形成组件1204，并且该组件1204可以具有与组件202（图5）相同的形式。
图60是在组件1204（图59）上提供绝缘材料128之后的组件1206的剖视图。任何适合的材料可以被用作绝缘材料128以将沟槽107彼此电绝缘，如上文所讨论的。如上文指出的，在一些实施例中，绝缘材料128可以是介电材料，诸如氧化硅。
图61是在组件1206（图60）的绝缘材料128中形成沟槽107之后的组件1208的剖视图。沟槽107可以向下延伸到量子阱堆叠146，并且可以通过使用本领域已知的任何适合的常规光刻过程来图案化以及然后蚀刻组件1206而形成在组件1206中。例如，可以在绝缘材料128上提供硬掩模，并且可以在硬掩模上提供光致抗蚀剂；光致抗蚀剂可以被图案化以标识其中要形成沟槽107的区域，可以根据经图案化的光致抗蚀剂来蚀刻硬掩模，并且可以根据经蚀刻的硬掩模来蚀刻绝缘材料128（在此之后可以移除剩余的硬掩模和光致抗蚀剂）。在一些实施例中，干法和湿法蚀刻化学过程的组合可以被用来在绝缘材料128中形成沟槽107，并且适当的化学过程可以取决于组件1208中所包括的材料，如本领域已知的。尽管图61（以及其他附图）中图示的沟槽107被示为具有基本上平行的侧壁，但是在一些实施例中，沟槽107可以是逐渐变细的，朝向量子阱堆叠146变窄。图62是穿过沟槽107的沿着图61的截面A-A截取的组件1208的视图（而图61图示了沿着图62的截面D-D截取组件1208）。
图63是在实行上文参考图11-14所讨论的操作之后的组件1216的剖视图，该操作包括沉积和图案化虚设材料111，共形地沉积一层屏蔽电介质113，以及在组件1208上提供间隔部材料132（图61和62）。图64是沿着图63的截面D-D截取的组件1216的示图（而图63图示了沿着沟槽107、沿着图64的截面A-A截取的组件1216）。可以根据上文中公开的任何实施例来实行参考图11-14所讨论的操作。
图65是在组件1216（图63和64）上提供封盖材料133之后的组件1218的剖视图。图66是沿着图65的截面D-D截取的组件1218的视图（而图65图示了沿着沟槽107、沿着图66的截面A-A截取的组件1218）。封盖材料133可以是任何适合的材料；例如，封盖材料133可以是通过CVD或ALD沉积的氧化硅。如在图65和66中图示的，封盖材料133可以被共形地沉积在组件1216上。
图67是在组件1218（图65和66）上提供牺牲材料135之后的组件1220的剖视图。图68是沿着图67的截面D-D截取的组件1220的视图（而图67图示了穿过沟槽107的沿着图68的截面A-A截取的组件1220）。牺牲材料135可以沉积在组件1218上以完全覆盖封盖材料133，然后可以使牺牲材料135凹进以露出封盖材料133的部分137。特别地，被设置在虚设材料111的“顶部”附近的封盖材料133的部分137可以不由牺牲材料135覆盖。如在图68中图示的，被设置在虚设材料111的邻近部分之间的区域中的全部封盖材料133可以被牺牲材料135覆盖。牺牲材料135的凹进可以通过诸如干法蚀刻之类的任何蚀刻技术实现。牺牲材料135可以是任何适合的材料，诸如底部抗反射涂层（BARC）。
图69是在处理组件1220（图67和68）的封盖材料133的露出部分137以改变露出部分137相对于封盖材料133的剩余部分的蚀刻特性之后的组件1222的剖视图。图70是沿着图69的截面D-D截取的组件1222的视图（而图69图示了穿过沟槽107的沿着图70的截面A-A截取的组件1222）。在一些实施例中，该处理可以包括实行高剂量离子注入，其中注入剂量足够高以在部分137中引起成分变化并且实现蚀刻特性上的期望变化。
图71是在移除了组件1222（图69和70）的未露出封盖材料133和牺牲材料135之后的组件1224的剖视图。图72是沿着图71的截面D-D截取的组件1224的视图（而图71图示了穿过沟槽107的沿着图72的截面A-A截取的组件1224）。可以使用任何适合的技术（例如，通过灰化，接着是清洁步骤）来移除牺牲材料135，并且可以使用任何适合的技术（例如，通过蚀刻）来移除未处理的封盖材料133。在其中通过离子注入来处理封盖材料133的实施例中（例如，如上文参考图69和70所讨论的），可以实行高温退火以将注入的离子并入封盖材料133的部分137中，然后移除未处理的封盖材料133。组件1224中的剩余的经处理的封盖材料133可以提供被设置为接近于虚设材料111的部分的“顶部”并且遍布间隔部材料132的封盖结构145，该间隔部材料132被设置为接近于虚设材料111的部分的“侧面”。
图73是在定向地蚀刻没有被封盖材料145保护的组件1224（图71和72）的间隔部材料132、留下在虚设材料111/屏蔽电介质113结构的侧面和顶部上的间隔部材料132之后的组件1226的剖视图。图74是沿着图73的截面D-D截取的组件1226的视图（而图73图示了穿过沟槽107的沿着图74的截面A-A截取的组件1226）。间隔部材料132的蚀刻可以是各向异性蚀刻，“向下”蚀刻间隔部材料132以移除虚设材料111的部分之间的一些区域中的间隔部材料132（如在图73和74中图示的），而留下在虚设材料111/屏蔽电介质113结构的侧面和顶部上的间隔部材料132。在一些实施例中，各向异性蚀刻可以是干法蚀刻。图75-76维持了图73的剖面透视图。
图75是在从组件1226（图73和74）移除封盖结构145之后的组件1228的剖视图。可以使用任何适合的技术（例如，湿法蚀刻）来移除封盖结构145。保持在组件1228中的间隔部材料132可以包括被设置在虚设材料113/屏蔽电介质113结构的侧面上的间隔部134，和被设置在栅极106的顶部上的部分139。
图76是在组件1228（图75）上提供虚设材料109之后的组件1230的剖视图。虚设材料109可以填充虚设材料113/屏蔽电介质113结构中的邻近结构之间的区域，并且可以遍布所述结构的顶部并且遍布间隔部材料部分139。组件1230的虚设材料109可以填充沟槽107并且遍布绝缘材料128。可以基本上如上文参考图17-42所讨论的来处理组件1230，以形成图56-58的量子点器件100。
在图56-58中图示的量子点器件100的实施例中，将磁体线121平行于沟槽107的纵轴进行取向。在其他实施例中，图56-58的量子点器件100的磁体线121可以不平行于沟槽107的纵轴进行取向；例如，可以使用上文参考图43-45所讨论的任何磁体线布置。
尽管在图56-58中图示了单个磁体线121，但是可以在量子点器件100的该实施例中包括多个磁体线121（例如，与沟槽107的纵轴平行的多个磁体线121）。例如，图56-58的量子点器件100可以包括以对于被图示为接近于沟槽107-1的磁体线121对称的方式而接近于沟槽107-2的第二磁体线121。在一些实施例中，可以在量子点器件100中包括多个磁体线121，并且这些磁体线121可以或者可以不彼此平行。例如，在一些实施例中，量子点器件100可以包括彼此垂直取向的两个（或更多个）磁体线121。
在上文讨论的，在图56-58（和图59-71）中图示的实施例中，在y方向上，在栅极金属112与沟槽107的接近的侧壁之间可以不存在任何大量间隔部材料132或屏蔽电介质113。在其他实施例中，栅极壁138（包括间隔部134和屏蔽电介质113）也可以在y方向上被设置在栅极金属112与沟槽107的侧壁之间。在图77中示出了这样的实施例的剖视图（类似于图58的剖视图）。为了制造这样的量子点器件100，可以不实行上文参考图65-74所讨论的操作；而是，可以各向异性地蚀刻图63和64的组件1216的间隔部材料132和屏蔽电介质113（如参考图73和74所讨论的），以形成在沟槽107的侧壁上和在栅极金属110的侧面上的栅极壁138。图78是可以通过这样的过程形成的组件1256（代替图74的组件1226）的剖视图；沿着组件1256的截面A-A的视图可以与图75相似，但是可以不包括间隔部材料部分139。可以如上文所讨论的那样进一步处理组件1256以形成量子点器件100。
如上文提到的，量子点器件100可以包括以任何期望大小的阵列布置的多个沟槽107。例如，图81是像图3的视图那样的具有以二维阵列布置的多个沟槽107的量子点器件100的顶部剖视图。没有在图81中描绘磁体线121，虽然它们可能被包括在任何期望的布置中。在图81中图示的特定示例中，沟槽107可以成对布置，每对包括“有效”沟槽107和“读取”沟槽107，如上文讨论的。图81中的沟槽107的特定数目和布置仅仅是说明性的，并且可以使用任何期望的布置。相似地，量子点器件100可以包括被布置在二维阵列中的鳍部104的多个集合（以及伴随的栅极，如上文参考图1-3所讨论的）。
如上文指出的，单个沟槽107可以包括多组栅极106/108，被掺杂区域140沿着沟槽间隔开。图82是根据各种实施例的这样的量子点器件100的示例的剖视图，该量子点器件具有至少部分地在量子阱堆叠146上方的单个沟槽107中设置的多组栅极180。组180中的每一个可以包括栅极106/108（为了易于说明没有在图82中标注），该栅极106/108可以采取本文中所讨论的栅极106/108的任何实施例的形式。掺杂区域140（及其界面材料141）可以被设置在两个邻近的组180之间（在图82中被标注为组180-1和180-2），并且可以提供用于两个组180的公共储存器。在一些实施例中，该“公共”掺杂区域140可以通过单个导电通孔136进行电接触。图82中图示的栅极106/108的特定数目和组180的特定数目仅仅是说明性的，并且沟槽107可以包括被布置在任何适合数目的组180中的任何适合数目的栅极106/108。图82的量子点器件100还可以包括按期望布置的一个或多个磁体线121。相似地，在包括鳍部的量子点器件100的实施例中，单个鳍部104可以包括沿着鳍部间隔开的多组栅极106/108。
如上文指出的，在一些实施例中，栅极金属110和栅极金属112可以具有不同的z高度（分别为z高度166和175）。例如，在一些实施例中，可以如上文参考图21所讨论的那样来沉积和平面化栅极金属110，并且然后可以使栅极金属110凹进（例如，使用任何适合的蚀刻过程），并且可以利用绝缘材料130（或另一绝缘材料）来填充凹进部以及然后对其进行抛光，之后利用图22的操作继续进行。图79和80图示了这样的量子点器件100的示例的视图；图79的视图类似于图1的视图，以及图80的视图类似于图2的视图。使栅极金属110凹进可以帮助确保栅极金属110和栅极金属112彼此隔离。尽管图79和80图示了在包括鳍部104的量子点器件100的情境中的具有不同z高度166和175的该实施例，但是具有不同高度的栅极金属还可以被用在包括沟槽107的量子点器件100中（例如，如上文参考图56-58所讨论的）。
在一些实施例中，量子点器件100可以被包括在管芯中，并且耦合到封装基板以形成量子点器件封装。例如，图83是管芯302的侧面剖视图，该管芯302包括图57的量子点器件100和被设置在其上的导电通路层303，同时图84是量子点器件封装300的侧面剖视图，在该量子点器件封装300中管芯302和另一管芯350耦合到封装基板304（例如，在片上系统（SoC）布置中）。为了节约说明，从图84中省略了量子点器件100的细节。如上文指出的，图83和84中图示的特定量子点器件100可以采取与图2和57中图示的实施例类似的形式，但是本文中公开的任何量子点器件100可以被包括在管芯（例如，管芯302）中，并且耦合到封装基板（例如，封装基板304）。特别地，可以在管芯302中包括任何数目的鳍部104或沟槽107、栅极106/108、掺杂区域140、磁体线121和在本文中参考量子点器件100的各种实施例所讨论的其他部件。
管芯302可以包括第一面320和相反的第二面322。基部102可以接近于第二面322，并且来自量子点器件100的各种部件的导电通路315可以延伸到被设置在第一面320处的导电接触部365。导电通路315可以包括导电通孔、导电线和/或导电通孔和导电线的任何组合。例如，图83图示了其中一个导电通路315（在磁体线121与相关联的导电接触部365之间延伸）包括导电通孔123、导电线393、导电通孔398和导电线396的实施例。更多或更少结构可以被包括在导电通路315中，以及可以在导电接触部365和栅极106/108、掺杂区域140或量子点器件100的其他部件中的多个之间提供类似的导电通路315。在一些实施例中，管芯302（和封装基板304，下文进行讨论）的导电线可以延伸到附图平面中以及从附图平面延伸出来，从而提供用以对去往和/或来自管芯302中的各种元件的电信号进行路由的导电通路。
可以使用任何适合的技术来形成在管芯302中提供导电通路315的导电通孔和/或导电线。这样的技术的示例可以包括删减制造技术、添加或半添加制造技术、单镶嵌制造技术、双镶嵌制造技术或任何其他适合的技术。在一些实施例中，氧化物材料390的层和氮化物材料391的层可以使导电通路315中的各种结构与接近的结构绝缘，和/或可以在制造期间用作蚀刻停止部。在一些实施例中，粘附层（未示出）可以被设置在管芯302的导电材料与接近的绝缘材料之间，以改善导电材料与绝缘材料之间的机械粘附。
栅极106/108、掺杂区域140和量子阱堆叠146（以及接近的导电通孔/线）可以被称为量子点器件100的“器件层”的部分。导电线393可以被称为金属1或“M1”互连层，并且可以将器件层中的结构耦合到其他互连结构。导电通孔398和导电线396可以被称为金属2或“M2”互连层，并且可以直接形成在M1互连层上。
阻焊材料367可以被设置在导电接触部365周围，并且在一些实施例中，可以延伸到导电接触部365上。阻焊材料367可以是聚酰亚胺或相似的材料，或者可以是任何适当类型的封装阻焊材料。在一些实施例中，阻焊材料367可以是包括可光成像聚合物的液体或干膜材料。在一些实施例中，阻焊材料367可以是非可光成像的（并且可以使用激光钻孔或者掩模蚀刻技术形成其中的开口）。导电接触部365可以提供接触以将其他部件（例如，封装基板304，如下文讨论的，或者另一部件）耦合到量子点器件100中的导电通路315，并且可以由任何适合的导电材料（例如，超导材料）形成。例如，可以在一个或多个导电接触部365上形成接合焊盘以机械地和/或电学地将管芯302与另一部件（例如，电路板）耦合，如下文讨论的。图83中图示的导电接触部365采取接合焊盘的形式，但是可以使用其他第一层级互连结构（例如，立柱）来向/从管芯302路由电信号，如下文讨论的。
管芯302中的导电通路和接近的绝缘材料（例如，绝缘材料130、氧化物材料390以及氮化物材料391）的组合可以提供管芯302的层间电介质（ILD）堆叠。如上文指出的，可以将互连结构布置在量子点器件100内以根据各种各样的设计来路由电信号（特别地，该布置不限于在图83或任何其他附图中所描绘的互连结构的特定配置，并且可以包括更多或更少互连结构）。 在量子点器件100的操作期间，可以通过由导电通孔和/或导电线所提供的互连，以及通过封装基板304的导电通路（下文讨论的）向和/或从量子点器件100的栅极106/108、（一个或多个）磁体线121和/或掺杂区域140（和/或其他部件）路由电信号（诸如功率信号和/或输入/输出（I/O）信号）。
可以被用于导电通路313、317、319（下文所讨论的）以及315中的结构和/或管芯302和/或封装基板304的导电接触部的示例超导材料可以包括铝、铌、锡、钛、锇、锌、钼、钽、钒或这样的材料的复合材料（例如，铌钛、铌铝或铌锡）。在一些实施例中，导电接触部365、379和/或399可以包括铝，并且第一层级互连306和/或第二层级互连308可以包括基于铟的焊料。
如上文指出的，图84的量子点器件封装300可以包括管芯302（包括一个或多个量子点器件100）和管芯350。如下文详细讨论的，量子点器件封装300可以包括管芯302与管芯350之间的电通路，使得管芯302和350可以在操作之间进行通信。在一些实施例中，管芯350可以是为管芯302的（一个或多个）量子点器件100提供支持或控制其功能性的非量子逻辑器件。例如，如下文进一步讨论的，在一些实施例中，管芯350可以包括开关矩阵以控制来自管芯302的数据的写入和/或读取（例如，使用任何已知的字线/位线或其他寻址架构）。在一些实施例中，管芯350可以控制向被包括在管芯302中的（一个或多个）量子点器件100的栅极106/108和/或掺杂区域140施加的电压（例如，微波脉冲）。在一些实施例中，管芯350可以包括磁体线控制逻辑以向管芯302中的（一个或多个）量子点器件100的（一个或多个）磁体线121提供微波脉冲。管芯350可以包括任何期望的控制电路以支持管芯302的操作。通过在单独的管芯中包括该控制电路，管芯302的制造可以被简化并且聚焦于由（一个或多个）量子点器件100实行的量子计算的需要，并且用于控制逻辑（例如，开关阵列逻辑）的常规制造和设计过程可以被用来形成管芯350。
尽管图84中图示且在本文中讨论了单数“管芯350”，但是在一些实施例中，由管芯350提供的功能性可以跨多个管芯350进行分布（例如，耦合到封装基板304或者以其他方式与管芯302共享公共支持部的多个管芯）。相似地，提供管芯350的功能性的一个或多个管芯可以支持提供管芯302的功能性的一个或多个管芯；例如，量子点器件封装300可以包括具有一个或多个量子点器件100的多个管芯，并且管芯350可以与一个或多个这样的“量子点器件管芯”通信。
管芯350可以采取下面参考图88的非量子处理器件2028所讨论的任何形式。管芯350的控制逻辑可以控制管芯302的操作所采用的机制可以采取完全硬件实施例或者组合了软件和硬件方面的实施例的形式。例如，管芯350可以实现由一个或多个处理单元（例如，一个或多个微处理器）所执行的算法。在各种实施例中，当前公开内容的各方面可以采取计算机程序产品的形式，该计算机程序产品被体现在（一个或多个）计算机可读介质（优选地非临时性介质）中，该计算机可读介质具有被体现（例如，存储）在管芯350中或者耦合到管芯350的计算机可读程序代码。在各种实施例中，例如，这样的计算机程序可以被下载（更新）到管芯350（或伴随存储器）或者在制造管芯350时被存储。在一些实施例中，管芯350可以包括至少一个处理器和至少一个存储器元件，以及任何其他适合的硬件和/或软件以使得能够实现如在本文中所描述的其所意图的控制管芯302的操作的功能性。管芯350的处理器可以执行软件或算法以实行本文中所讨论的活动。管芯350的处理器可以经由一个或多个互连或总线（例如，通过一个或多个导电通路319）而被通信地耦合到其他系统元件。这样的处理器可以包括提供可编程逻辑的硬件、软件或固件的组合，其包括作为非限制性示例的微处理器、数字信号处理器（DSP）、现场可编程门阵列（FPGA）、可编程逻辑阵列（PLA）、专用集成电路（ASIC）或虚拟机处理器。例如在直接存储器访问（DMA）配置中，管芯350的处理器可以通信地耦合到管芯350的存储器元件。管芯350的存储器元件可以包括任何适合的易失性或非易失性存储器技术，包括双倍数据速率（DDR）随机存取存储器（RAM）、同步RAM（SRAM）、动态RAM（DRAM）、闪存、只读存储器（ROM）、光学介质、虚拟存储器区域、磁性或磁带存储器或任何其他适合的技术。在一些实施例中，“管芯350”的存储器元件和处理器可以自身由处于电通信的单独的物理管芯提供。被追踪或发送到管芯350的信息可以在任何数据库、寄存器、控制列表、高速缓存或存储结构（其全部可以在任何合适的时间框架下进行参考）中提供。管芯350可以另外包括用于在网络环境中（例如，经由导电通路319）接收、传输和/或以其他方式传送数据或信息的适合的接口。
在一些实施例中，管芯350可以被配置成向栅极106/108中的任何一个栅极（充当例如柱塞栅极、阻挡栅极和/或积聚栅极）施加适当的电压，以便初始化和操纵量子点142，如上文讨论的。例如，通过控制被施加到充当柱塞栅极的栅极106/108的电压，管芯350可以调制在该栅极下面的电场以在由邻近的阻挡栅极创建的隧穿阻挡层之间创建能量谷。在另一示例中，通过控制被施加到充当阻挡栅极的栅极106/108的电压，管芯350可以改变隧穿阻挡层的高度。当阻挡栅极被用来在两个柱塞栅极之间设立隧穿阻挡层时，阻挡栅极可以被用来在形成在这些柱塞栅极下面的量子点142之间转移电荷载流子。当阻挡栅极被用来在柱塞栅极与积聚栅极之间设立隧穿阻挡层时，阻挡栅极可以被用来经由积聚栅极将电荷载流子转移进出量子点阵列。术语“积聚栅极”可以指代被用来在下述区域中形成2DEG的栅极：该区域处于量子点142可以形成于其中的区域与电荷载流子储存器（例如，掺杂区域140）之间。改变被施加于积聚栅极的电压可以允许管芯350控制在积聚栅极下面的区域中的电荷载流子的数目。例如，改变被施加于积聚栅极的电压可以减少在栅极下面的区域中的电荷载流子的数目，使得可以将单个电荷载流子从储存器转移到量子阱层152中，反之亦然。在一些实施例中，量子点器件100中的“最外面的”栅极106可以用作积聚栅极。在一些实施例中，这些最外面的栅极106可以具有比“内部”栅极106更大的长度168。
如上文指出的，管芯350可以通过控制由（一个或多个）磁体线121所生成的磁场来提供电信号以控制在管芯302的（一个或多个）量子点器件100的量子点142中的电荷载流子的自旋。以这种方式，管芯350可以初始化和操纵量子点142中的电荷载流子的自旋以实现量子位操作。如果用于管芯302的磁场由微波传输线生成，则管芯350可以通过施加适当的脉冲序列来操纵自旋进动（spin precession）而设置/操纵电荷载流子的自旋。替换地，用于管芯302的量子点器件100的磁场可以由具有一个或多个脉冲栅极的磁体生成；管芯350可以向这些栅极施加脉冲。
在一些实施例中，管芯350可以被配置成确定被施加到管芯302的元件的控制信号的值（例如，确定要被施加到各种栅极106/108的电压）来达成期望的量子操作（经由导电通路319穿过封装基板304而被传送到管芯350）。在其他实施例中，在管芯350的初始化期间，管芯350可以被预编程有至少一些控制参数（例如，具有针对要被施加到各种栅极106/108的电压的值）。
在量子点器件封装300（图84）中，第一层级互连306可以被设置在管芯302的第一面320与封装基板304的第二面326之间。使第一层级互连306被设置在管芯302的第一面320与封装基板304的第二面326之间（例如，使用焊料凸点作为倒装芯片封装技术的部分）可以使得量子点器件封装300与使用常规线焊技术（其中管芯302与封装基板304之间的导电接触部被约束为位于管芯302的外周上）可以实现的相比，能够实现更小占位面积和更高管芯对封装基板连接密度。例如，具有侧面长度N的正方形第一面320的管芯302可以能够形成对封装基板304的仅4N个线焊互连，对比N2个倒装芯片互连（利用第一面320的整个“全场”表面面积）。附加地，在一些应用中，线焊互连可以生成不可接受数量的热，其可能损坏或以其他方式干扰量子点器件100的性能。使用焊料凸点作为第一层级互连306可以使得量子点器件封装300能够具有相对于使用线焊来将管芯302与封装基板304进行耦合低得多的寄生电感，这可以导致针对在管芯302与封装基板304之间传送的高速信号的信号完整性方面的改进。相似地，第一层级互连309可以被设置在管芯350的导电接触部371与在封装基板304的第二面326处的导电接触部379之间（如示出的），以将管芯350中的电子部件（未示出）耦合到封装基板304中的导电通路。
封装基板304可以包括第一面324和相反的第二面326。导电接触部399可以被设置在第一面324处，并且导电接触部379可以被设置在第二面326处。阻焊材料314可以被设置在导电接触部379周围，并且阻焊材料312可以被设置在导电接触部399周围；阻焊材料314和312可以采取上文参考阻焊材料367所讨论的任何形式。在一些实施例中，可以省略阻焊材料312和/或阻焊材料314。导电通路可以贯穿封装基板304的第一面324与第二面326之间的绝缘材料310，以任何期望的方式将导电接触部399中的各个导电接触部电耦合到导电接触部379中的各个导电接触部。绝缘材料310可以是介电材料（例如，ILD），并且例如可以采取本文中公开的绝缘材料130的任何实施例的形式。例如，导电通路可以包括一个或多个导电通孔395和/或一个或多个导电线397。
例如，封装基板304可以包括一个或多个导电通路313以将管芯302电耦合到在封装基板304的第一面324上的导电接触部399；这些导电通路313可以被用来允许管芯302与量子点器件封装300所耦合到的电路部件（例如，电路板或中介层，如下文讨论的）进行电通信。封装基板304可以包括一个或多个导电通路319以将管芯350电耦合到在封装基板304的第一面324上的导电接触部399；这些导电通路319可以被用来允许管芯350与量子点器件封装300耦合到的电路部件（例如，电路板或中介层，如下文讨论的）进行电通信。
封装基板304可以包括一个或多个导电通路317以穿过封装基板304将管芯302电耦合到管芯350。特别地，封装基板304可以包括导电通路317，该导电通路317将在封装基板304的第二面326上的导电接触部379中的不同导电接触部进行耦合，使得当管芯302和管芯350耦合到这些不同的导电接触部379时，管芯302和管芯350可以通过封装基板304进行通信。尽管管芯302和管芯350在图84中被图示为被设置在封装基板304的同一第二面326上，但是在一些实施例中，管芯302和管芯350可以被设置在封装基板304的不同面上（例如，一个在第一面324上以及一个在第二面326上），并且可以经由一个或多个导电通路317进行通信。
在一些实施例中，导电通路317可以是微波传输线。微波传输线可以被结构化以用于有效传输微波信号，并且可以采取本领域已知的任何微波传输线的形式。例如，导电通路317可以是共面波导、带状线、微带线或倒转微带线。管芯350可以沿着导电通路317向管芯302提供微波脉冲，以向（一个或多个）量子点器件100提供电子自旋共振（ESR）脉冲来操纵形成于其中的量子点142的自旋态。在一些实施例中，管芯350可以生成通过导电通路317传输的微波脉冲，并且在量子点器件100的（一个或多个）磁体线121中感应磁场，并且引起在量子点142的自旋加快与自旋减慢状态之间的转变。在一些实施例中，管芯350可以生成通过导电通路317传输的微波脉冲，并且在栅极106/108中感应磁场以引起在量子点142的自旋加快与自旋减慢状态之间的转变。管芯350可以使得能够实现任何这样的实施例，或者这样的实施例的任何组合。
管芯350可以提供对管芯302的任何适合的控制信号，以使得能够操作被包括在管芯302中的（一个或多个）量子点器件100。例如，管芯350可以（通过导电通路317）向栅极106/108提供电压，并且由此调谐量子阱堆叠146中的能量分布。
在一些实施例中，量子点器件封装300可以是有芯封装，其是其中封装基板304被构建在保留于封装基板304中的载流子材料（未示出）上的一种封装。在这样的实施例中，载流子材料可以是作为绝缘材料310的部分的介电材料；激光通孔或其他穿孔可以被制成穿过载流子材料以允许导电通路313和/或319在第一面324与第二面326之间延伸。
在一些实施例中，封装基板304可以是或者可以另外包括硅中介层，并且导电通路313和/或319可以是穿硅通孔。与可以被用于绝缘材料310的其他介电材料相比，硅可以具有所期望那样低的热膨胀系数，并且因此可以限制封装基板304在温度改变期间相对于这样的其他材料（例如，具有较高热膨胀系数的聚合物）所膨胀和收缩的程度。硅中介层还可以帮助封装基板304实现所期望那样小的线宽，并且维持对管芯302和/或管芯350的高连接密度。
限制差异膨胀和收缩可以在量子点器件封装300被制造（并且暴露于较高温度）以及被用在经冷却环境（并且被暴露于较低温度）时，帮助保留量子点器件封装300的机械和电学完整性。在一些实施例中，可以通过维持封装基板304中的导电材料的近似均匀的密度（使得封装基板304的不同部分均匀地膨胀和收缩）、使用增强介电材料作为绝缘材料310（例如，具有二氧化硅填料的介电材料）或者利用更硬的材料作为绝缘材料310（例如，包括玻璃布纤维的预浸材料）来管理封装基板304中的热膨胀和收缩。在一些实施例中，管芯350可以由半导体材料或化合物半导体材料（例如，III族-V族化合物）形成，以使得能够实现更高效的放大和信号生成，以使在操作期间生成的热最小化并且减小对管芯302的量子操作的影响。在一些实施例中，管芯350中的金属喷镀（metallization）可以使用超导材料（例如，氮化钛、铌、氮化铌和氮化铌钛）以使发热最小化。
管芯302的导电接触部365可以经由第一层级互连306电耦合到封装基板304的导电接触部379，并且管芯350的导电接触部371可以经由第一层级互连309电耦合到封装基板304的导电接触部379。在一些实施例中，第一层级互连306/309可以包括焊料凸点或焊球（如在图84中图示的）；例如，第一层级互连306/309可以是初始设置在管芯302/管芯350上或者设置在封装基板304上的倒装芯片（或受控塌陷芯片连接，“C4”）凸点。第二层级互连308（例如，焊球或其他类型的互连）可以将封装基板304的第一面324上的导电接触部399耦合到诸如电路板（未示出）之类的另一部件。在下文参考图86来讨论可以包括量子点器件封装300的实施例的电子封装的布置的示例。可以使用例如取放装置来使管芯302和/或管芯350与封装基板304进行接触，并且回流或热压缩接合操作可以被用来分别经由第一层级互连306和/或第一层级互连309将管芯302和/或管芯350耦合到封装基板304。
导电接触部365、371、379和/或399可以包括可以被选择用于不同目的的多层材料。在一些实施例中，导电接触部365、371、379和/或399可以由铝形成，并且可以包括在铝与邻近的互连之间的金层（例如，具有小于1微米的厚度），以限制接触部表面的氧化并且改善与邻近焊料的粘附。在一些实施例中，导电接触部365、371、379和/或399可以由铝形成，并且可以包括诸如镍之类的阻挡金属层，以及金层，其中阻挡金属层被设置在铝与金层之间，并且该金层被设置在阻挡金属与邻近的互连之间。在这样的实施例中，金可以保护阻挡金属表面免于在组装之前被氧化，并且阻挡金属可以限制焊料从邻近的互连扩散到铝中。
在一些实施例中，如果量子点器件100被暴露于高温，则量子点器件100中的结构和材料可能被损坏，该高温在常规的集成电路处理中是常见的（例如，大于100摄氏度，或者大于200摄氏度）。特别地，在其中第一层级互连306/309包括焊料的实施例中，焊料可以是低温焊料（例如，具有熔点低于100摄氏度的焊料），使得其可以被熔化以在不必须使管芯302暴露于较高温度并且没有损坏量子点器件100的风险的情况下将导电接触部365/371和导电接触部379进行耦合。可能适合的焊料的示例包括基于铟的焊料（例如，包括铟合金的焊料）。然而，当使用低温焊料时，这些焊料可能在量子点器件封装300的处置期间（例如，在室温或者室温与100摄氏度之间的温度下）不完全是固体的，并且因此第一层级互连306/309的焊料单独可能不会可靠地将管芯302/管芯350和封装基板304机械地耦合（并且因此可能不会可靠地将管芯302/管芯350和封装基板304电学耦合）。在一些这样的实施例中，量子点器件封装300可以进一步包括机械稳定剂以维持管芯302/管芯350与封装基板304之间的机械耦合，即使是在第一层级互连306/309的焊料不是固体的情况下。机械稳定剂的示例可以包括被设置在管芯302/管芯350与封装基板304之间的底部填充材料、被设置在管芯302/管芯350与封装基板304之间的角胶、被设置在封装基板304上的管芯302/管芯350周围的包覆成型材料和/或用以固定管芯302/管芯350和封装基板304的机械框架。
在量子点器件封装300的一些实施例中，管芯350可以不被包括在封装300中；而是，管芯350可以通过另一类型的公共物理支持而被电耦合到管芯302。例如，可以与管芯302分离地对管芯350进行封装（例如，管芯350可以被安装到其自身的封装基板），并且两个封装可以通过中介层、印刷电路板、桥、封装上封装布置或以任何其他方式而耦合在一起。下文参考图86讨论了可以在各种布置中包括管芯302和管芯350的器件组件的示例。
图85A-B是晶片450和可以由晶片450形成的管芯452的顶视图；管芯452可以被包括在本文中公开的任何量子点器件封装（例如，量子点器件封装300）中。晶片450可以包括半导体材料，并且可以包括一个或多个管芯452，该管芯452具有形成在晶片450的表面上的常规元件和量子点器件元件。管芯452中的每一个可以是半导体产品的重复单元，其包括任何适合的常规器件和/或量子点器件。在半导体产品的制造完成之后，晶片450可以经受单颗化过程，在该单颗化过程中管芯452中的每一个与其他分离，以提供半导体产品的分立“芯片”。管芯452可以包括一个或多个量子点器件100和/或用以将电信号路由到量子点器件100（例如，包括导电通孔和导电线的互连）的支持电路，以及任何其他集成电路（IC）部件。在一些实施例中，晶片450或管芯452可以包括存储器器件（例如，静态随机存取存储器（SRAM）器件）、逻辑器件（例如，AND、OR、NAND或NOR门）或任何其他适合的电路元件。这些器件中的多个器件可以被组合在单个管芯452上。例如，由多个存储器器件形成的存储器阵列可以被形成在与被配置成在存储器器件中存储信息或者执行被存储在存储器阵列中的指令的处理器件（例如，图88的处理器件2002）或其他逻辑相同的管芯452上。
图86是器件组件400的侧面剖视图，该器件组件400可以包括本文中公开的量子点器件封装300的任何实施例。器件组件400包括被设置在电路板402上的许多部件。器件组件400可以包括被设置在电路板402的第一面440和电路板402的相反的第二面442上的部件；一般地，部件可以被设置在一个或两个面440和442上。
在一些实施例中，电路板402可以是印刷电路板（PCB），该印刷电路板（PCB）包括被电介质材料的层彼此分离并且通过导电通孔互连的多个金属层。可以以期望的电路模式形成金属层中的任何一个或多个，以在耦合到电路板402的部件之间路由电信号（可选地结合其他金属层）。在其他实施例中，电路板402可以是封装基板或柔性板。在一些实施例中，管芯302和管芯350（图84）可以被分离地封装并且经由电路板402耦合在一起（例如，导电通路317可以贯通电路板402）。
图86中图示的器件组件400包括通过耦合部件416而与电路板402的第一面440耦合的中介层上封装结构436。耦合部件416可以将中介层上封装结构436电学地且机械地耦合到电路板402，并且可以包括焊球（如在图84中示出的）、插座的凸形和凹形部分、粘附剂、底部填充材料和/或任何其他适合的电学和/或机械耦合结构。
中介层上封装结构436可以包括通过耦合部件418而耦合到中介层404的封装420。耦合部件418可以采取针对应用的任何适合的形式，诸如上文参考耦合部件416所讨论的形式。例如，耦合部件418可以是第二层级互连308。尽管在图86中示出了单个封装420，但是多个封装可以耦合到中介层404；实际上，附加的中介层可以耦合到中介层404。中介层404可以提供被用来将电路板402和封装420进行桥接的介于中间的基板。例如，封装420可以是量子点器件封装300或者可以是常规的IC封装。在一些实施例中，封装420可以采取本文中公开的量子点器件封装300的任何实施例的形式，并且可以包括（例如，通过倒装芯片连接）耦合到封装基板304的量子点器件管芯302。一般地，中介层404可以将连接扩展成更宽的间距或者将连接重新路由到不同连接。例如，中介层404可以将封装420（例如，管芯）耦合到用于耦合到电路板402的耦合部件416的球栅阵列（BGA）。在图86中图示的实施例中，封装420和电路板402被附接到中介层404的相反侧面；在其他实施例中，封装420和电路板402可以被附接到中介层404的同一侧面。在一些实施例中，三个或更多个部件可以借助于中介层404来互连。在一些实施例中，包括管芯302和管芯350（图84）的量子点器件封装300可以是被布置在比如中介层404之类的中介层上的封装之一。在一些实施例中，管芯302和管芯350（图84）可以被分离地封装并且经由中介层404耦合在一起（例如，导电通路317可以贯通中介层404）。
中介层404可以由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或者诸如聚酰亚胺之类的聚合物材料形成。在一些实施例中，中介层404可以由交替的刚性或柔性材料形成，其可以包括上文所描述的用于用在半导体基板中的相同材料，诸如硅、锗以及其他III族-V族化合物和IV族材料。中介层404可以包括金属互连408和通孔410，该通孔410包括但不限于穿硅通孔（TSV）406。中介层404可以进一步包括嵌入式器件414，该嵌入式器件414包括无源和有源器件二者。这样的器件可以包括但不限于电容器、解耦电容器、电阻器、电感器、保险丝、二极管、变压器、传感器、静电放电（ESD）器件以及存储器器件。诸如射频（RF）器件、功率放大器、功率管理器件、天线、阵列、传感器和微机电系统（MEMS）器件之类的更复杂的器件也可以形成在中阶层404上。中阶层上封装结构436可以采取本领域已知的任何中介层上封装结构的形式。
器件组件400可以包括通过耦合部件422耦合到电路板402的第一面440的封装424。耦合部件422可以采取上文参考耦合部件416所讨论的任何实施例的形式，并且封装424可以采取上文参考封装420所讨论的任何实施例的形式。封装424可以是量子点器件封装300（例如，包括管芯302和管芯350，或者仅仅管芯302）或者可以是例如常规的IC封装。在一些实施例中，封装424可以采取本文中公开的量子点器件封装300的任何实施例的形式，并且可以包括（例如，通过倒装芯片连接）耦合到封装基板304的量子点器件管芯302。
图86中图示的器件组件400包括通过耦合部件428耦合到电路板402的第二面442的封装上封装结构434。封装上封装结构434可以包括通过耦合部件430耦合在一起的封装426和封装432，使得封装426被设置在电路板402与封装432之间。耦合部件428和430可以采取上文所讨论的耦合部件416的任何实施例的形式，并且封装426和432可以采取上文所讨论的封装420的任何实施例的形式。例如，封装426和432中的每一个可以是量子点器件封装300或者可以是常规的IC封装。在一些实施例中，封装426和432中的一个或两者可以采取本文中公开的量子点器件封装300的任何实施例的形式，并且可以包括（例如，通过倒装芯片连接）耦合到封装基板304的管芯302。在一些实施例中，包括管芯302和管芯350的量子点器件封装300（图84）可以是比如封装上封装结构434之类的封装上封装结构中的封装之一。在一些实施例中，管芯302和管芯350（图84）可以被分离地封装并且使用比如封装上封装结构434之类的封装上封装结构耦合在一起（例如，导电通路317可以贯穿管芯302和350的封装中的一个或两者的封装基板）。
本文中公开了用于操作量子点器件100的许多技术。图87是根据各种实施例的操作量子点器件的特定说明性方法1020的流程图。尽管以特定的次序图示并且每个一次地描绘了下文参考方法1020所讨论的操作，但是这些操作可以被重复或者以不同的次序（例如，并行）实行，如适合的那样。附加地，可以省略各种操作，如适合的那样。可以参考上文所讨论的一个或多个实施例来图示方法1020的各种操作，但是方法1020可以被用来操作任何适合的量子点器件（包括本文中公开的实施例中的任何适合的实施例）。
在1022处，作为使第一量子阱形成在量子阱堆叠中的量子阱层中的部分，可以向被设置在量子阱堆叠上方的一个或多个第一栅极提供电信号。量子阱堆叠可以采取本文中公开的任何实施例的形式（例如，上文参考图46-48所讨论的量子阱堆叠146），并且可以被包括在本文中公开的任何量子点器件100中。例如，作为使第一量子阱（针对第一量子点142）形成在栅极108-11下方的量子阱堆叠146中的部分，可以向栅极108-11施加电压。
在1024处，作为使第二量子阱形成在量子阱层中的部分，可以向被设置在量子阱堆叠上方的一个或多个第二栅极提供电信号。例如，作为使第二量子阱（针对第二量子点142）形成在栅极108-12下方的量子阱堆叠146中的部分，可以向栅极108-12施加电压。
在1026处，作为（1）使第三量子阱形成在量子阱层中或者（2）在第一量子阱与第二量子阱之间提供势垒的部分，可以向被设置在量子阱堆叠上方的一个或多个第三栅极提供电信号。例如，作为（1）使第三量子阱（针对第三量子点142）形成在栅极106-12下方的量子阱堆叠146中（例如，当栅极106-12充当“柱塞”栅极时）或者（2）在第一量子阱（在栅极108-11下面）与第二量子阱（在栅极108-12下面）之间提供势垒（例如，当栅极106-12充当“阻挡”栅极时）的部分，可以向栅极106-12施加电压。
图88是可以包括本文中公开的任何量子点器件的示例量子计算设备2000的框图。许多部件在图88中被图示为被包括在量子计算设备2000中，但是可以省略或复制这些部件中的任何一个或多个，如适合于应用的那样。在一些实施例中，被包括在量子计算设备2000中的一些或全部部件可以附接到一个或多个PCB（例如，母版）。在一些实施例中，这些部件中的各种部件可以被制造到单个SoC管芯上。附加地，在各种实施例中，量子计算设备2000可以不包括图88中图示的一个或多个部件，但是量子计算设备2000可以包括用于耦合到一个或多个部件的接口电路。例如，量子计算设备2000可以不包括显示设备2006，但是可以包括显示设备2006可以耦合到的显示设备接口电路（例如，连接器和驱动器电路）。在另一示例集合中，量子计算设备2000可以不包括音频输入设备2024或音频输出设备2008，但是可以包括音频输入设备2024或音频输出设备2008可以耦合到的音频输入或输出设备接口电路（例如，连接器和支持电路）。
量子计算设备2000可以包括处理器件2002（例如，一个或多个处理器件）。如本文中使用的，术语“处理器件”或“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的部分。处理器件2002可以包括量子处理器件2026（例如，一个或多个量子处理器件），以及非量子处理器件2028（例如，一个或多个非量子处理器件）。量子处理器件2026可以包括本文中公开的量子点器件100中的一个或多个，并且可以通过在可以在量子点器件100中生成的量子点上实行操作并且监视那些操作的结果来实行数据处理。例如，如上文讨论的，可以允许不同量子点相互作用，不同量子点的量子态可以被设置或变换，并且量子点的量子态可以（例如，通过另一量子点）被读取。量子处理器件2026可以是通用量子处理器或被配置成运行一个或多个特定量子算法的专用量子处理器。在一些实施例中，量子处理器件2026可以执行特别适合于量子计算机的算法，诸如利用素因式分解、加密/解密的密码算法、用以优化化学反应的算法、用以对蛋白质折叠进行建模的算法等。量子处理器件2026还可以包括支持电路以支持量子处理器件2026的处理能力，诸如输入/输出通道、多路复用器、信号混合器、量子放大器和模数转换器。例如，量子处理器件2026可以包括电路（例如，电流源）以向被包括在量子点器件100中的一个或多个磁体线121提供电流脉冲。
如上文指出的，处理器件2002可以包括非量子处理器件2028。在一些实施例中，非量子处理器件2028可以提供外围逻辑以支持量子处理器件2026的操作。例如，非量子处理器件2028可以控制读取操作的性能、控制写入操作的性能、控制量子比特的清除等。非量子处理器件2028还可以实行常规的计算功能以补充由量子处理器件2026提供的计算功能。例如，非量子处理器件2028可以以常规的方式与量子计算设备2000中的其他部件中的一个或多个（例如，下文所讨论的通信芯片2012、下文所讨论的显示设备2006等）进行对接，并且可以用作在量子处理器件2026与常规部件之间的接口。非量子处理器件2028可以包括一个或多个DSP、ASIC、中央处理单元（CPU）、图形处理单元（GPU）、密码处理器（在硬件内执行密码算法的专用处理器）、服务器处理器或任何其他适合的处理器件。
量子计算设备2000可以包括存储器2004，该存储器2004可以自身包括一个或多个存储器器件，诸如易失性存储器（例如，动态随机存取存储器（DRAM））、非易失性存储器（例如，ROM）、闪速存储器、固态存储器和/或硬盘驱动器。在一些实施例中，量子处理器件2026中的量子位的状态可以被读取和存储在存储器2004中。在一些实施例中，存储器2004可以包括与非量子处理器件2028共享管芯的存储器。该存储器可以被用作高速缓存存储器，并且可以包括嵌入式动态随机存取存储器（eDRAM）或自旋转移矩磁性随机存取存储器（STT-MRAM）。
量子计算设备2000可以包括冷却装置2030。冷却装置2030可以在操作期间将量子处理器件2026维持在预先确定的低温下，以减少量子处理器件2026中的散射的影响。该预先确定的低温可以取决于设置而变化；在一些实施例中，温度可以是5开尔文或更低。在一些实施例中，非量子处理器件2028（以及量子计算设备2000的各种其他部件）可以不被冷却装置2030冷却，并且可以代替地在室温下进行操作。冷却装置2030可以是例如稀释制冷机、氦-3制冷机或液氦制冷机。
在一些实施例中，量子计算设备2000可以包括通信芯片2012（例如，一个或多个通信芯片）。例如，通信芯片2012可以被配置用于管理用于向和从量子计算设备2000传输数据的无线通信。术语“无线的”及其派生词可以被用来描述电路、设备、系统、方法、技术、通信信道等，其可以通过使用穿过非固体介质的经调制电磁辐射来传送数据。该术语并不暗示相关联的设备不包含任何线缆，但是在一些实施例中它们可能不包含。
通信芯片2012可以实现许多无线标准或协议中的任意，包括但不限于，包括Wi-Fi（IEEE 802.11族）、IEEE 802.16标准（例如，IEEE 802.16-2005修订）的电子电气工程师协会（IEEE）标准，长程演进（LTE）项目以及任何修订、更新和/或修正（例如，高级LTE项目、超移动宽带（UMB）项目（也被称为“3GPP2”）等）。兼容IEEE 802.16的宽带无线接入（BWA）网络一般被称为WiMAX网络，即代表全球微波接入互操作性的首字母缩略词，其是针对通过针对IEEE 802.16标准的一致性和互操作性测试的产品的认证标记。通信芯片2012可以根据全球移动通信系统（GSM）、通用分组无线电服务（GPRS）、通用移动电信系统（UMTS）、高速分组接入（HSPA）、演进HSPA（E-HSPA）或LTE网络来进行操作。通信芯片2012可以根据GSM演进增强数据（EDGE）、GSM EDGE无线电接入网络（GERAN）、通用陆地无线电接入网络（UTRAN）或演进UTRAN（E-UTRAN）来进行操作。通信芯片2012可以根据码分多址（CDMA）、时分多址（TDMA）、数字增强无绳电信（DECT）、数据优化演进（EV-DO）、其衍生物以及被指定为3G、4G、5G及以后的任何其他无线协议来进行操作。在其他实施例中，通信芯片2012可以根据其他无线协议进行操作。量子计算设备2000可以包括天线2022来促进无线通信和/或接收其他无线通信（诸如，AM或FM无线电传输）。
在一些实施例中，通信芯片2012可以管理有线通信，诸如电学通信、光学通信或任何其他适合的通信协议（例如，以太网）。如上文指出的，通信芯片2012可以包括多个通信芯片。例如，第一通信芯片2012可以专用于较短程无线通信（诸如Wi-Fi或蓝牙），并且第二通信芯片2012可以专用于较长程无线通信（诸如全球定位系统（GPS）、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其他）。在一些实施例中，第一通信芯片2012可以专用于无线通信，并且第二通信芯片2012可以专用于有线通信。
量子计算设备2000可以包括电池/功率电路2014。电池/功率电路2014可以包括一个或多个能量存储设备（例如，电池或电容器）和/或电路，以用于将量子计算设备2000的部件耦合到与量子计算设备2000分离的能量源（例如，AC线路电源）。
量子计算设备2000可以包括显示设备2006（或者对应的接口电路，如上文所讨论的）。显示设备2006可以包括任何视觉指示符，例如诸如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器（LCD）、发光二极管显示器或平板显示器。
量子计算设备2000可以包括音频输出设备2008（或者对应的接口电路，如上文讨论的）。音频输出设备2008可以包括生成可听指示符的任何设备，例如诸如扬声器、耳机或耳塞。
量子计算设备2000可以包括音频输入设备2024（或者对应的接口电路，如上文讨论的）。音频输入设备2024可以包括生成表示声音的信号的任何设备，诸如传声器、传声器阵列或数字仪器（例如，具有乐器数字接口（MIDI）输出端的仪器）。
量子计算设备2000可以包括GPS设备2018（或者对应的接口电路，如上文讨论的）。GPS设备2018可以与基于卫星的系统进行通信，并且可以接收量子计算设备2000的位置，如本领域已知的。
量子计算设备2000可以包括其他输出设备2010（或者对应的接口电路，如上文讨论的）。其他输出设备2010的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线传输器或附加的存储设备。
量子计算设备2000可以包括其他输入设备2020（或者对应的接口电路，如上文讨论的）。其他输入设备2020的示例可以包括加速度计、陀螺仪、罗盘、图像捕获设备、键盘、光标控制设备（诸如鼠标）、触控笔、触摸板、条形码读取器、快速响应（QR）代码读取器、任何传感器或者射频识别（RFID）读取器。
量子计算设备2000或其部件的子集可以具有任何适当的形状因子，诸如手持式或移动计算设备（例如，蜂窝电话、智能电话、移动互联网设备、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超极本计算机、个人数字助理（PDA）、超移动个人计算机等）、台式计算设备、服务器或其他联网的计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数字相机、数字录像机或可穿戴计算设备。
以下段落提供本文中公开的实施例的各种示例。
示例1是一种量子点器件，其包括：量子阱堆叠；在量子阱堆叠上方的第一栅极和邻近的第二栅极；以及在第一栅极与第二栅极之间的栅极壁，其中栅极壁包括第一介电材料和与第一介电材料不同的第二介电材料。
示例2可以包括示例1的主题，并且可以进一步指定第二介电材料包括氮化硅。
示例3可以包括示例1的主题，并且可以进一步指定第一介电材料包括氧化铝。
示例4可以包括示例1的主题，并且可以进一步指定第一介电材料包括碳化硅。
示例5可以包括示例1的主题，并且可以进一步指定第一介电材料包括氮化硅。
示例6可以包括示例1-5中的任一项的主题，并且可以进一步指定第二介电材料是间隔部。
示例7可以包括示例6的主题，并且可以进一步指定第一介电材料至少部分地在第二介电材料与量子阱堆叠之间。
示例8可以包括示例7的主题，并且可以进一步指定在第二介电材料与量子阱堆叠之间的第一介电材料的厚度在5埃与20埃之间。
示例9可以包括示例1-8中的任一项的主题，并且可以进一步指定第一介电材料至少部分地在第二介电材料与量子阱堆叠之间。
示例10可以包括示例9的主题，并且可以进一步指定在第二介电材料与量子阱堆叠之间的第一介电材料的厚度在5埃与20埃之间。
示例11可以包括示例9-10中的任一项的主题，并且可以进一步指定第一栅极包括第一栅极金属和第一栅极电介质，并且第一栅极电介质至少部分地在第一栅极金属与第一介电材料之间。
示例12可以包括示例11的主题，并且可以进一步指定第一介电材料至少部分地在第一栅极电介质与第二介电材料之间。
示例13可以包括示例12的主题，并且可以进一步指定在第一栅极电介质与第一介电材料之间的第一介电材料的厚度在5埃与20埃之间。
示例14可以包括示例11-13中的任一项的主题，并且可以进一步指定第一栅极电介质具有U形截面。
示例15可以包括示例11-14中的任一项的主题，并且可以进一步指定第二栅极包括第二栅极金属和第二栅极电介质，并且第二栅极电介质至少部分地在第二栅极金属与第二介电材料之间。
示例16可以包括示例15的主题，并且可以进一步指定第二介电材料在第二栅极电介质与第一介电材料之间。
示例17可以包括示例1-16的主题，并且可以进一步指定第一介电材料具有L形截面。
示例18可以包括示例1-17中的任一项的主题，并且可以进一步指定第一栅极包括第一栅极金属，第二栅极包括第二栅极金属，并且第一栅极金属具有与第二栅极金属的高度不同的高度。
示例19可以包括示例1-17中的任一项的主题，并且可以进一步指定第一栅极包括第一栅极金属，第二栅极包括第二栅极金属，并且第一栅极金属具有与第二栅极金属不同的材料结构。
示例20可以包括示例1-19中的任一项的主题，并且可以进一步指定量子阱堆叠包括量子阱层，该量子阱层具有在第一栅极下面的第一应变、在第二栅极下面的第二应变，并且第一应变与第二应变不同。
示例21可以包括示例1-20中的任一项的主题，并且可以进一步指定量子阱堆叠被至少部分地包括在鳍部中。
示例22可以包括示例1-20中的任一项的主题，并且可以进一步指定第一栅极和第二栅极被至少部分地设置在量子阱堆叠上方的绝缘材料中的沟槽中。
示例23是一种操作量子点器件的方法，其包括：作为使第一量子阱形成在量子阱堆叠中的量子阱层中的部分，向量子阱堆叠上方的一个或多个第一栅极提供电信号；作为使第二量子阱形成在量子阱堆叠中的量子阱层中的部分，向量子阱堆叠上方的一个或多个第二栅极提供电信号；以及向在量子阱堆叠上方的一个或多个第三栅极提供电信号，以便（1）使第三量子阱形成在量子阱堆叠中的量子阱层中，或者（2）在第一量子阱与第二量子阱之间提供势垒；其中第一、第二或第三栅极中的至少两个在其之间具有栅极壁，栅极壁包括第一介电材料和第二介电材料，并且第一介电材料至少部分地在第二介电材料与量子阱堆叠之间。
示例24可以包括示例23的主题，并且可以进一步指定第一介电材料至少部分地在第二介电材料与第一、第二或第三栅极中的至少一个的栅极金属之间。
示例25可以包括示例23-24中的任一项的主题，并且可以进一步包括：用量子点填充第一量子阱。
示例26是一种制造量子点器件的方法，其包括：形成量子阱堆叠；在量子阱堆叠上方沉积虚设材料；将虚设材料图案化成虚设栅极；将屏蔽电介质共形地沉积在虚设栅极上；以及在虚设栅极的侧壁上在屏蔽电介质上形成间隔部。
示例27可以包括示例26的主题，并且可以进一步指定虚设材料是第一虚设材料，并且该方法进一步包括：在间隔部之间沉积第二虚设材料；在沉积第二虚设材料之后，移除第一虚设材料；在移除第一虚设材料之后，共形地沉积栅极电介质；以及在共形地沉积栅极电介质之后，沉积栅极金属。
示例28可以包括示例27的主题，并且可以进一步指定栅极电介质是第一栅极电介质，栅极金属是第一栅极金属，以及该方法进一步包括：在沉积第一栅极金属之后，移除第二虚设材料；移除在量子阱堆叠上的屏蔽电介质的至少一些；在移除屏蔽电介质的至少一些之后，共形地沉积第二栅极电介质；以及在共形地沉积第二栅极电介质之后，沉积第二栅极金属。
示例29可以包括示例28的主题，并且可以进一步指定第一栅极金属和第二栅极金属具有不同的化学成分。
示例30可以包括示例28-29中的任一项的主题，并且可以进一步指定第一栅极金属和第二栅极金属具有不同的应变。
示例31可以包括示例26-30中的任一项的主题，并且可以进一步指定屏蔽电介质包括氧化铝。
示例32可以包括示例26-31中的任一项的主题，并且可以进一步指定间隔部包括氮化硅。
示例33是一种量子计算设备，其包括：量子处理器件，其中该量子处理器件包括量子阱堆叠，该量子处理器件进一步包括在量子阱堆叠上方的用以控制在量子阱堆叠中的量子点形成的多个栅极，至少两个栅极之间的栅极壁，其中栅极壁包括第一介电材料和与第一介电材料不同的第二介电材料；以及非量子处理器件，其耦合到量子处理器件，以控制被施加于多个栅极的电压。
示例34可以包括示例33的主题，并且可以进一步包括：存储器器件，用以在量子处理器件的操作期间存储由形成在量子阱堆叠中的量子点所生成的数据。
示例35可以包括示例34的主题，并且可以进一步指定存储器器件要存储要被量子处理器件执行的用于量子计算算法的指令。
示例36可以包括示例33-35中的任一项的主题，并且可以进一步包括：冷却装置，用以将量子处理器件的温度维持在5开尔文以下。
示例37可以包括示例33-36中的任一项的主题，并且可以进一步指定第一介电材料具有L形截面。
示例38可以包括示例33-37中的任一项的主题，并且可以进一步指定第二介电材料是间隔部。

Claims (25)

1.一种量子点器件，其包括:
量子阱堆叠；
在所述量子阱堆叠上方的第一栅极和邻近的第二栅极；以及
在所述第一栅极与所述第二栅极之间的栅极壁，其中所述栅极壁包括第一介电材料和与所述第一介电材料不同的第二介电材料。
2.根据权利要求1所述的量子点器件，其中所述第二介电材料包括氮化硅。
3.根据权利要求1所述的量子点器件，其中所述第一介电材料包括氧化铝。
4.根据权利要求1所述的量子点器件，其中所述第一介电材料包括碳化硅。
5.根据权利要求1所述的量子点器件，其中所述第一介电材料包括氮化硅。
6.根据权利要求1所述的量子点器件，其中所述第二介电材料是间隔部。
7.根据权利要求6所述的量子点器件，其中所述第一介电材料至少部分地在所述第二介电材料与所述量子阱堆叠之间。
8.根据权利要求1所述的量子点器件，其中所述第一介电材料至少部分地在所述第二介电材料与所述量子阱堆叠之间。
9.根据权利要求8所述的量子点器件，其中所述第一栅极包括第一栅极金属和第一栅极电介质，并且所述第一栅极电介质至少部分地在所述第一栅极金属与所述第一介电材料之间。
10.根据权利要求9所述的量子点器件，其中所述第一栅极电介质具有U形截面。
11.根据权利要求9所述的量子点器件，其中所述第二栅极包括第二栅极金属和第二栅极电介质，并且所述第二栅极电介质至少部分地在所述第二栅极金属与所述第二介电材料之间。
12.根据权利要求1-9中的任一项所述的量子点器件，其中所述第一介电材料具有L形截面。
13.根据权利要求1-9中的任一项所述的量子点器件，其中所述第一栅极包括第一栅极金属，所述第二栅极包括第二栅极金属，并且所述第一栅极金属具有与所述第二栅极金属的高度不同的高度。
14.根据权利要求1-9中的任一项所述的量子点器件，其中所述第一栅极包括第一栅极金属，所述第二栅极包括第二栅极金属，并且所述第一栅极金属具有与所述第二栅极金属不同的材料结构。
15.根据权利要求1-9中的任一项所述的量子点器件，其中所述量子阱堆叠包括量子阱层，所述量子阱层具有在所述第一栅极下面的第一应变、在所述第二栅极下面的第二应变，并且所述第一应变与所述第二应变不同。
16.根据权利要求1-9中的任一项所述的量子点器件，其中所述量子阱堆叠被至少部分地包括在鳍部中。
17.根据权利要求1-9中的任一项所述的量子点器件，其中所述第一栅极和所述第二栅极被至少部分地设置在所述量子阱堆叠上方的绝缘材料中的沟槽中。
18.一种操作量子点器件的方法，其包括：
作为使第一量子阱形成在量子阱堆叠中的量子阱层中的部分，向所述量子阱堆叠上方的一个或多个第一栅极提供电信号；
作为使第二量子阱形成在所述量子阱堆叠中的量子阱层中的部分，向所述量子阱堆叠上方的一个或多个第二栅极提供电信号；以及
向所述量子阱堆叠上方的一个或多个第三栅极提供电信号，以便（1）使第三量子阱形成在所述量子阱堆叠中的量子阱层中，或者（2）在所述第一量子阱与所述第二量子阱之间提供势垒；
其中所述第一、第二或第三栅极中的至少两个在其之间具有栅极壁，所述栅极壁包括第一介电材料和第二介电材料，并且所述第一介电材料至少部分地在所述第二介电材料与所述量子阱堆叠之间。
19.根据权利要求18所述的方法，其中所述第一介电材料至少部分地在所述第二介电材料与所述第一、第二或第三栅极中的至少一个的栅极金属之间。
20.一种制造量子点器件的方法，其包括：
形成量子阱堆叠；
在所述量子阱堆叠上方沉积虚设材料；
将所述虚设材料图案化成虚设栅极；
将屏蔽电介质共形地沉积在所述虚设栅极上；以及
在所述虚设栅极的侧壁上在所述屏蔽电介质上形成间隔部。
21.根据权利要求20所述的方法，其中所述虚设材料是第一虚设材料，并且所述方法进一步包括：
在所述间隔部之间沉积第二虚设材料；
在沉积所述第二虚设材料之后，移除所述第一虚设材料；
在移除所述第一虚设材料之后，共形地沉积栅极电介质；以及
在共形地沉积所述栅极电介质之后，沉积栅极金属。
22.根据权利要求21所述的方法，其中所述栅极电介质是第一栅极电介质，所述栅极金属是第一栅极金属，以及所述方法进一步包括：
在沉积所述第一栅极金属之后，移除所述第二虚设材料；
移除在所述量子阱堆叠上的所述屏蔽电介质的至少一些；
在移除所述屏蔽电介质的至少一些之后，共形地沉积第二栅极电介质；以及
在共形地沉积所述第二栅极电介质之后，沉积第二栅极金属。
23.一种量子计算设备，其包括:
量子处理器件，其中所述量子处理器件包括量子阱堆叠，所述量子处理器件进一步包括在所述量子阱堆叠上方的用以控制在所述量子阱堆叠中的量子点形成的多个栅极，至少两个栅极之间的栅极壁，其中所述栅极壁包括第一介电材料和与所述第一介电材料不同的第二介电材料；以及
非量子处理器件，其耦合到所述量子处理器件，以控制被施加于所述多个栅极的电压。
24.根据权利要求23所述的量子计算设备，其中所述第一介电材料具有L形截面。
25.根据权利要求23-24所述的量子计算设备，其中所述第二介电材料是间隔部。
CN201910135891.4A 2018-02-20 2019-02-20 量子点器件中的栅极布置 Pending CN110176455A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/900674 2018-02-20
US15/900,674 US10490727B2 (en) 2018-02-20 2018-02-20 Gate arrangements in quantum dot devices

Publications (1)

Publication Number Publication Date
CN110176455A true CN110176455A (zh) 2019-08-27

Family

ID=65230537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910135891.4A Pending CN110176455A (zh) 2018-02-20 2019-02-20 量子点器件中的栅极布置

Country Status (3)

Country Link
US (1) US10490727B2 (zh)
CN (1) CN110176455A (zh)
DE (1) DE102019100124A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10763347B2 (en) * 2016-12-14 2020-09-01 Intel Corporation Quantum well stacks for quantum dot devices
EP3505490B1 (en) * 2017-12-29 2022-02-09 Imec Vzw A method for forming a qubit device
US10475912B2 (en) * 2018-02-20 2019-11-12 Intel Corporation Gate arrangements in quantum dot devices
US11177912B2 (en) 2018-03-06 2021-11-16 Intel Corporation Quantum circuit assemblies with on-chip demultiplexers
US11355623B2 (en) 2018-03-19 2022-06-07 Intel Corporation Wafer-scale integration of dopant atoms for donor- or acceptor-based spin qubits
US10868119B2 (en) 2018-06-20 2020-12-15 equal1.labs Inc. Semiconductor quantum structures using preferential tunneling through thin insulator layers
US10854738B2 (en) 2018-06-20 2020-12-01 equal1.labs Inc. Semiconductor process for quantum structures with staircase active well
US11366345B2 (en) 2018-06-20 2022-06-21 equal1.labs Inc. Semiconductor controlled quantum Pauli interaction gate
US10903413B2 (en) 2018-06-20 2021-01-26 Equal!.Labs Inc. Semiconductor process optimized for quantum structures
US10845496B2 (en) 2018-06-20 2020-11-24 equal1.labs Inc. Multistage semiconductor quantum detector circuit incorporating anticorrelation
US11450760B2 (en) 2018-06-20 2022-09-20 equal1.labs Inc. Quantum structures using aperture channel tunneling through depletion region
US11423322B2 (en) 2018-06-20 2022-08-23 equal1.labs Inc. Integrated quantum computer incorporating quantum core and associated classical control circuitry
US10861940B2 (en) 2018-06-20 2020-12-08 equal1.labs Inc. Semiconductor process for quantum structures with staircase active well incorporating shared gate control
US10873019B2 (en) 2018-06-20 2020-12-22 equal1.labs Inc. Topological programmable scalable quantum computing machine utilizing chord line quasi unidimensional aperature tunneling semiconductor structures
US11183564B2 (en) 2018-06-21 2021-11-23 Intel Corporation Quantum dot devices with strain control
US11417765B2 (en) 2018-06-25 2022-08-16 Intel Corporation Quantum dot devices with fine-pitched gates
US11335778B2 (en) 2018-06-26 2022-05-17 Intel Corporation Quantum dot devices with overlapping gates
US10910488B2 (en) 2018-06-26 2021-02-02 Intel Corporation Quantum dot devices with fins and partially wrapped gates
US10879446B2 (en) 2018-08-14 2020-12-29 Intel Corporation Vertical flux bias lines coupled to vertical squid loops in superconducting qubits
US11424324B2 (en) 2018-09-27 2022-08-23 Intel Corporation Multi-spacers for quantum dot device gates
US11450765B2 (en) 2018-09-27 2022-09-20 Intel Corporation Quantum dot devices with diodes for electrostatic discharge protection
US11616126B2 (en) 2018-09-27 2023-03-28 Intel Corporation Quantum dot devices with passive barrier elements in a quantum well stack between metal gates
US11749721B2 (en) 2018-09-28 2023-09-05 Intel Corporation Gate walls for quantum dot devices
US11658212B2 (en) 2019-02-13 2023-05-23 Intel Corporation Quantum dot devices with conductive liners
US11699747B2 (en) * 2019-03-26 2023-07-11 Intel Corporation Quantum dot devices with multiple layers of gate metal
US11682701B2 (en) 2019-03-27 2023-06-20 Intel Corporation Quantum dot devices
US11011693B2 (en) * 2019-06-24 2021-05-18 Intel Corporation Integrated quantum circuit assemblies for cooling apparatus
US11957066B2 (en) 2019-09-04 2024-04-09 Intel Corporation Stackable in-line filter modules for quantum computing
IL292228A (en) * 2019-10-28 2022-06-01 Quantum Tech Ug Haftungsbeschr?Nkt A concept for a center-defect-based quantum computer based on a substrate that includes elements from the fourth group
US11387324B1 (en) 2019-12-12 2022-07-12 Intel Corporation Connectivity in quantum dot devices
EP3922596A1 (en) * 2020-06-12 2021-12-15 Imec VZW A method for processing a semiconductor device with two closely spaced gates
US11533046B2 (en) 2020-11-12 2022-12-20 equal1.labs Inc. System and method of generating quantum unitary noise using silicon based quantum dot arrays
WO2022195206A1 (fr) * 2021-03-14 2022-09-22 C12 Quantum Electronics Composant quantique

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829492B2 (en) * 2010-11-05 2014-09-09 Chungbuk National University Industry-Academic Cooperation Foundation Multiple quantum dot device and a production method for the device
CN107123676A (zh) 2011-09-30 2017-09-01 英特尔公司 非平坦晶体管以及其制造的方法
EP3082073B1 (en) * 2015-04-12 2019-01-16 Hitachi Ltd. Quantum information processing
EP3446342B1 (en) * 2016-04-22 2020-03-25 Oxford University Innovation Limited Coupled quantum dot memristor
US10475912B2 (en) * 2018-02-20 2019-11-12 Intel Corporation Gate arrangements in quantum dot devices
US11749721B2 (en) * 2018-09-28 2023-09-05 Intel Corporation Gate walls for quantum dot devices

Also Published As

Publication number Publication date
US20190044049A1 (en) 2019-02-07
US10490727B2 (en) 2019-11-26
DE102019100124A1 (de) 2019-08-22

Similar Documents

Publication Publication Date Title
CN110176455A (zh) 量子点器件中的栅极布置
CN110233150A (zh) 量子点器件中的鳍部应变
CN109791924A (zh) 量子计算组件
CN110176491A (zh) 量子点器件中的栅极布置
US11942516B2 (en) Quantum dot devices with overlapping gates
US11417765B2 (en) Quantum dot devices with fine-pitched gates
US11677017B2 (en) Quantum well stacks for quantum dot devices
US11444188B2 (en) Quantum dot devices
CN109643726A (zh) 量子点装置
CN109564937A (zh) 量子点阵列装置
US11417755B2 (en) Differentially strained quantum dot devices
CN109791943A (zh) 具有单电子晶体管检测器的量子点器件
CN109791945A (zh) 具有共享栅的量子点阵列设备
CN109564935A (zh) 量子点阵列装置
CN111108604A (zh) 量子点器件的量子阱堆叠
CN110024133A (zh) 垂直晶体管器件和技术
CN109791946A (zh) 双侧面量子点器件
TW202013646A (zh) 裝置層互連
CN109564936A (zh) 量子点阵列装置
US11749721B2 (en) Gate walls for quantum dot devices
CN110197820A (zh) 使用薄膜晶体管的可重配置的互连布置
TW201729441A (zh) 用於磁電阻隨機存取記憶體裝置之電氣端子
CN106575620A (zh) 具有集成高电压器件的硅管芯
US11699747B2 (en) Quantum dot devices with multiple layers of gate metal
CN114628506A (zh) 用于量子点装置的横向栅极材料布置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination