TW201729441A - 用於磁電阻隨機存取記憶體裝置之電氣端子 - Google Patents

Abstract

本文揭示了用於磁電阻隨機存取記憶體(MRAM)裝置的電氣端子以及相關的記憶體結構、裝置、及方法。例如，一種用於一MRAM裝置的電氣端子可包括：一鉭區域；由一第一材料所形成的一障壁區域；以及由一第二材料所形成並被設置在該鉭區域與該障壁區域之間的一鈍化區域，其中該第二材料包括氮化鉭並且不同於該第一材料。

Description

用於磁電阻隨機存取記憶體裝置之電氣端子

發明領域 本揭示一般係涉及積體電路的領域，更具體地說，係涉及用於磁電阻隨機存取記憶體裝置的電氣端子。

發明背景       鑲嵌製程通常被使用來在積體電路(IC)裝置中形成銅互連。這些製程可包括形成向下至一銅端子的一通孔開口，然後用額外的銅填充該通孔。一些鑲嵌製程可包括在形成該通孔開口之後但在用額外的銅填充該通孔開口之前在該銅端子上執行一種反應性的氫預清潔，以便減少在該銅上的該表面氧化物並且改善在該銅端子與該額外的銅之間的該電氣連接。

依據本發明之一實施例，係特地提出一種用於一磁電阻隨機存取記憶體(MRAM)裝置的電氣端子，包含：由一第一材料所形成的一MRAM頂部端子；一金屬端子；以及由該第一材料的一氮化物所形成且被嵌入在該MRAM頂部端子中的一鈍化區域，其中該鈍化區域被設置在該MRAM頂部端子與該金屬端子之間。

較佳實施例之詳細說明 本文揭示了用於磁電阻隨機存取記憶體(MRAM)裝置的電氣端子以及相關的記憶體結構、裝置、和方法。例如，一種用於MRAM裝置的電氣端子可以包括：一鉭區域；由一第一材料所形成的一障壁區域；以及由一第二材料所形成並設置在該鉭區域與該障壁區域之間的一鈍化區域，其中該第二材料包括氮化鉭並且不同於該第一材料。一種形成用於一MRAM裝置之一電氣端子的方法可以包括：在一電介質材料中形成一開口以暴露出一鉭硬遮罩的區域，其中該鉭硬遮罩被設置在該通孔與該MRAM裝置之間；使用氮鈍化該經暴露之區域以形成包括氮化鉭的一鈍化區域；以及在該鈍化區域及該開口的側壁上提供一障壁層。本文亦詳細討論了其他的實施例。

本文所揭示的各種實施例可提供新穎的積體電路(IC)處理技術，包括可以透過通孔端子蝕刻之原地的MRAM端子清潔及鈍化，其可以提高記憶體裝置的可靠性和效能。許多常規IC製造設備被使用於形成銅互連之標準的銅鑲嵌製程。這些製程包括在經暴露的銅上執行反應性的氫預清潔以去除在把額外的材料沉積到該經暴露的銅上之前已經形成之任何的表面氧化物。

然而，把這些標準鑲嵌製程應用於MRAM裝置可能會導致意外地形成了效能損壞的特徵。例如，因為MRAM裝置通常係由不容易揮發的材料來製成，所以可以在圖案化期間使用鉭硬遮罩，並且可保留在該IC裝置中，用作該等MRAM裝置的該頂部端子(而不是銅，如在一標準鑲嵌製程中)。當該鉭硬遮罩的部分被暴露於空氣中時(例如，當該裝置在工具之間被傳送時)，氧化鉭將在形成在該經暴露的表面上。氧化鉭係一電絕緣體，並且通常會形成對於電子穿透隧道而言太厚的厚度。在一旨在要導電的路徑中存在一電絕緣體對效能而言是一種重大的障礙。另外，從銅去除表面氧化物的該反應性氫預清潔不會除去氧化鉭。因此，當把標準銅鑲嵌製程應用至具有鉭硬遮罩的MRAM裝置時，由於該電絕緣氧化鉭的存在，該等MRAM裝置的電氣端子會受到損害。

去除氧化鉭的其他技術可能會有其他的缺點。例如，一機械式的氬濺射製程可在金屬化之前成功地去除該氧化鉭，但是也可能會移去除了氧化鉭之外的材料(例如，在一通孔開口之該等側壁處的該電介質材料)，從而改變了該IC裝置之端子關鍵尺寸。例如，如果窄間隔的通孔開口被「加寬」，則可能發生相鄰通孔之間的短路。另外，一機械式的氬濺射製程會把經移除的材料重新散佈到該IC裝置四周圍的其他的位置上，其可能會干擾進一步的處理。例如，氧化鉭的碎片可能最後落在一通孔開口的該等側壁上並可能干擾該通孔的適當填充。

如以下會詳細討論的，本文所揭示的各種實施例可包括在一IC裝置之一鉭硬遮罩的一經暴露的表面處形成一氮化鉭層，在暴露該IC裝置於空氣中之前。不同於純鉭，氮化鉭不會與空氣強烈反應，並且不容易氧化(雖然可能會吸收少量的氧)。此外，與氧化鉭不同的是，氮化鉭係導電的。雖然不像純鉭那麼導電，但在到MRAM裝置的該導電路徑中存在氮化鉭不會顯著地妨礙電氣效能(對比於氧化鉭的存在)。本文所揭示的電氣端子、記憶體結構、裝置；以及方法可以包括這些及/或其他的優點，如在下面會詳細討論的。

在以下的詳細描述中，會參考到形成發明之一部分的該等附圖，其中相同的圖例標號在全文中表示相同的組件，並且其中通過圖例的方式展示出了可被實踐的實施例。應被理解的是其他的實施例可被利用並在不脫離本揭示該範圍的情況下可以進行結構或邏輯的改變。因此，以下的詳細描述不應被視為具有一種限制性的意義。

各種操作係以以最有助於理解所要求保護之技術主題的方式依次地被描述為多個分立的動作或操作。然而，描述的順序不應被解讀為暗示這些操作必須是順序相依的。特別的是，這些操作可以不按照呈現的順序來執行。所描述的操作可以以一種與該描述實施例不同的順序來執行。各種的附加操作可被執行，及/或在其他的實施例中所描述的操作可被省略。

就本揭示的目的而言，「A及/或B」一詞係指(A)、(B)、或(A及B)。就本揭示的目的而言，「A、B、及/或C」一詞係指(A)、(B)、(C)、(A及B)、(A及C)、(B及C)、或(A、B、及C)。

本描述使用短語「在一實施例中」或「在實施例中」，其可各自指該等相同或不同實施例中的一或多個。此外，針對本揭示之實施例所使用的用詞「包含」、「包括」、「具有」、和類似者是同義的。本揭示會使用基於透視的描述，諸如「上方」、「下方」、「頂部」、「底部」、以及「側面」；這樣的描述被使用來便於討論並且不旨在限制所揭示實施例的該運用。該等附圖不一定是按比例被繪製。

圖1係一記憶體結構100的一橫截面側視圖，根據各種實施例。該記憶體結構100可包括用於一磁電阻隨機存取記憶體(MRAM)裝置160的一電氣端子102。該記憶體結構100可包括設置在該MRAM裝置160上的一鉭硬遮罩114。

該鉭硬遮罩114及MRAM裝置160可由一第一電介質材料124來鄰接。該第一電介質材料124可以是一低k電介質，諸如一碳摻雜氧化物(例如，一緻密的碳摻雜氧化物)、二氧化矽、氮化矽、有機聚合物諸如全氟環丁烷或聚四氟乙烯、氟矽酸鹽玻璃、以及有機矽酸鹽諸如半矽氧烷、矽氧烷、或有機矽酸鹽玻璃。該第一電介質材料124可以包括氣孔或氣隙以進一步降低其介電常數。一第二電介質材料126(其可以採用本文所討論之該第一電介質材料124之該等實施例之任一的形式)可被設置在該第一電介質材料124與該鉭硬遮罩114之上。該第一電介質材料124及該第二電介質材料126可以是相同的電介質材料(儘管它們可在不同的製造步驟中被沉積)；在其他的實施例中，該第一電介質材料124及該第二電介質材料126可以是不同的電介質材料。一通孔136可延伸穿透過在該第二電介質材料126之一頂表面127與該鉭硬遮罩114之間的該第二電介質材料126。在一些實施例中，如在圖1中所示，該通孔136可以是錐形的，其寬端138靠近該頂表面127，而其窄端140靠近該鉭硬遮罩114。在其他的實施例中，通孔136可能不是錐形的。

該通孔136可包括設置在該通孔136之該等側壁及底部上的一障壁層116、設置在該障壁層116上的一銅晶種層120、以及設置在該銅晶種層120上的銅填充物122。在一些實施例中，該銅晶種層120及該銅填充物122可能是不可區分的，並因此可以簡單地被認為是一銅部分。

該記憶體結構100還可以包括經氮鈍化的鉭118。該經氮鈍化之鉭118可包括氮化鉭並且可被設置在該障壁層116及該鉭硬遮罩114的鉭之間。特別地，該經氮鈍化之鉭118可被設置在該通孔136的該窄端140，並且可以在該第二電介質材料126中形成用於該通孔136的一開口之後，藉由使用一種氮化合物來鈍化該鉭硬遮罩114來形成(例如，如以下參考圖4及5的討論)。雖然該經氮鈍化之鉭118被展示於圖1中為一矩形，該經氮鈍化之鉭118可由把氮擴散到該鉭硬遮罩114中來形成(如以下所描述的)，並因此該經氮鈍化之鉭118可以具有與該製程一致的一擴散分佈。這種擴散可以是等向性的，因此該經氮鈍化之鉭118的該深度可以近似等於該經氮鈍化之鉭118的該橫向擴展。在一些實施例中，該經氮鈍化之鉭118的該深度及橫向擴展可以是大約1-3奈米。雖然該等附圖圖示出該經氮鈍化之鉭118的該橫向擴展大約等於該通孔136之該窄端140的該寬度，但該經氮鈍化之鉭118的該橫向擴展可以寬於該通孔136之該窄端140的該寬度。如在圖1中所示，該經氮鈍化之鉭118可被設置在該鉭硬遮罩114中，使得該經氮鈍化之鉭118被「垂直地」設置在該鉭硬遮罩114的鉭及該銅填充物122之間，並「水平地」位於該鉭硬遮罩114之鉭區域之間。

如在圖1的該詳細部分中所示，該電氣端子102可包括該鉭硬遮罩114的一鉭區域104、該障壁層116的一障壁區域106、及該經氮鈍化之鉭118的一鈍化區域108。如以上所述，該鈍化區域108可包括由鈍化該鉭硬遮罩114的該鉭所形成的氮化鉭。在一些實施例中，並非在鈍化期間暴露於氮之所有的鉭都會形成氮化鉭，因此該鈍化區域108可包括不是氮化鉭的材料。例如，該鈍化區域108可包括純鉭、純氮、或氮氧化物(例如，當在鈍化後所留下的純氮被暴露於空氣中並與氧反應時所形成)。該鈍化區域108的該厚度可由調整被使用來在該鉭硬遮罩114中由該鉭來形成氮化鉭的該時間、溫度、以及鈍化技術來控制。以下會參照圖5來討論不同鈍化技術的實例，以及用於調整一鈍化材料的該厚度的方法在本領域中係公知的。

該障壁層116可以一種與該鈍化區域108之材料不同的材料來形成。在一些實施例中，該障壁層116可能不包括任何的鉭。例如，該障壁層116可包括鈦(例如，氮化鈦或鈦鎢)。在一些實施例中，該障壁層116之該材料的組成可以不同於該鈍化區域108的該材料組成。在一些實施例中，該障壁層116可以包括鉭(例如，以其純形式，或以氮化鉭的形式)。在其中氮化鉭被包括在該障壁層116中的實施例中，該經氮鈍化之鉭118的存在可由當在處理操作之間被暴露於空氣中時該經氮鈍化之鉭118所吸收的少量氧來指出，並因此可以區分該障壁層116的該氮化鉭及該經氮鈍化之鉭118。

該電氣端子102還可以包括一銅區域128。該銅區域128可以包括一銅晶種層120的一銅晶種區域110，以及該銅填充物122的一銅填充區域112。如以上參考該銅晶種層120及該銅填充物122所討論的，在一些實施例中，該銅晶種區110及該銅填充區112可能是結構上無法區分的，並因此可以簡單地被視為是該銅區128。

如在圖1中所示，該電氣端子102可與該MRAM裝置160的一MRAM裝置區域150接觸。特別地是，該鉭區域104可被設置在該鈍化區域108與該MRAM裝置區域150之間。該MRAM裝置160可以是任何合適類型的記憶體(諸如自旋轉移力矩MRAM(STT-MRAM))並且可以具有任何所欲的架構。例如，圖2係包括一磁電阻穿隧接面(MTJ)131之一MRAM裝置160之實施例的橫截面側視圖，根據各種實施例。該MTJ 131可以包括一頂部電極130、一底部電極134、以及設置在該頂部電極130與該底部電極134之間的一穿隧穿隧障壁材料132。當圖2的該MRAM裝置160被包括在圖1的該記憶體結構100中時，該鉭區域104可被設置在該MTJ 131的該頂部電極130上。如在本領域中所公知的，MTJ裝置的操作係基於在由一穿隧接面所分隔之兩磁性層間穿隧磁電阻的原理。該MTJ 131可具有兩個穩定狀態；當該等兩層的該等磁矩彼此被平行地對準時，該MTJ 131呈現一較低的電阻，並且當對準被反向平行時，該MTJ 131呈現一較大的電阻。藉由在該適當的方向上傳送一合適的電流量，該MTJ 131可以從任何狀態切換到另一狀態。

如以上所提及的，該等附圖不一定按比例被繪製，並且適當的尺寸係由本領域的習知技藝者所理解。例如，在一些實施例中，在圖1中所示的該鉭硬遮罩114的該橫截面面積尺寸可大約為50nm乘50nm。

本文所揭示的該等記憶體結構100，及它們的組件(例如，電氣端子102)，可以使用任何合適的技術來形成。圖3-8圖示出在該記憶體結構100之形成中各個階段，根據各種實施例。雖然在圖3-8中圖示出了特定的結構，並討論了特定的操作，但是這些僅是為了說明的目的，並且可根據本揭示的教導使用任何合適的結構及操作。

圖3圖示出一種裝配300，其包括被設置在一MRAM裝置160與一層該第二電介質材料126之間的一鉭硬遮罩114。該MRAM裝置160可被設置在該第一電介質材料124的一層中。第二電介質材料126的該層可具有一頂表面127。該裝配300可由本領域公知之任何合適的程序來形成。例如，該裝配300可由沉積及圖案化該MRAM裝置160(例如，沉積及圖案化該MTJ 131(圖1))、沉積該第一電介質材料124、平面化及暴露該MRAM裝置160、以及沉積該第二電介質材料126來形成。

圖4圖示出一在該裝配300中形成一從該頂表面127到該鉭硬遮罩114開口162之後的裝配400，暴露該鉭硬遮罩114的一區域168。該開口162可由一乾式蝕刻製程來形成，其中當該裝配400處於真空下時，使用電漿來移除該第二電介質材料126。由於該真空，在形成該開口162的期間，將很少或沒有空氣接觸該鉭硬遮罩114的該區域168。如在圖4中所示的實施例中，該開口162可以是錐形的(例如，因為該乾式蝕刻係一種定向式的乾式蝕刻)並且可具有一寬端164及一窄端166；該鉭硬遮罩114的該區域168可以接近該窄端166。如以上所述，在其他的實施例中，該開口162可以不是錐形的。

圖5圖示一鈍化該裝配400的該區域168之後以形成一裝配500的裝配500，該裝配500包括在該鉭硬遮罩114中該區域168處的經氮鈍化之鉭118。該經氮鈍化之鉭118可以包括氮化鉭(例如，在該鈍化區108中)並且可以採用以上所討論之該經氮鈍化之鉭118的該等實施例之任一的該形式。圍繞該裝配400的該等真空條件可被保持直到該鈍化開始，並因此該裝配400的該區域168將不會被完全暴露於空氣中。例如，使用來執行以上參照圖4所討論之乾式蝕刻的該工具也可被使用來向該裝配400提供用於鈍化的氮(例如，藉由向該真空腔提供一含氮式的材料)。

該鉭硬遮罩114之該區域168的氮鈍化可以以多種方式中之任一來執行。在一些實施例中，鈍化該區域168可包括執行一乾式氮氣暴露。在一些實施例中，鈍化該區域168可以包括執行一種氮氣直接電漿暴露。在一些實施例中，鈍化該區域168可包括執行一氮氣遠端電漿暴露。一直接地電漿暴露可涉及在該電漿輝光與將被鈍化之該區域間的直接接觸，而一種遠端電漿暴露可涉及在一腔中形成該電漿，該腔分離於該待鈍化區域，但由一或多個氣體通道連接以允許在該電漿中產生活性物質以到達該待鈍化的區域。在一些實施例中，鈍化該區域168可以包括執行一種氨直接電漿暴露。在一些實施例中，鈍化該區域168可包括執行一種氨遠端電漿暴露。該含氮氣體的選擇提供了在該電漿空間中所產生之該等活性氮物質類型的一種控制類型。

圖6圖示在該裝配500之該開口162的該底部及側壁上提供一障壁層116之後的裝配600。在一些實施例中，該裝配500可在該經氮鈍化之鉭118被形成之後，且在該障壁層116被提供之前，被暴露於空氣中。該空氣暴露可當該裝配500在一製造設施中的工具之間作移動時發生。因為該經氮鈍化之鉭118的該氮化鉭對於在空氣中的氧係穩定的，所以當暴露於空氣中時該氮化鉭將不會氧化。另外，在一些實施例中，該裝配500可在該經氮鈍化之鉭118被形成之後，且在該障壁層116被提供之前，被氫氣電漿清潔；該氫氣電漿清潔將不會去除或與該氮化鉭起反應。該障壁層116可以使用本領域公知之任何合適的技術來提供，諸如電漿氣相沉積(PVD)(例如，一離子金屬電漿(IMP)製程)、化學氣相沉積(CVD)、或原子層沉積(ALD)。

圖7圖示在該裝配600之該開口162中的該障壁層116上提供一銅晶種層120之後的一裝配700。該銅晶種層120可以使用本領域公知之任何合適的技術來提供，諸如PVD、CVD、或ALD。

圖8圖示把銅填充物122電鍍到該開口162中，然後去除任何的銅填充覆蓋層(例如，使用化學機械式平坦化(CMP)) 之後的裝配800。提供該銅晶種層120(圖7)及電鍍銅填充物122(圖8)通常可以是一金屬化製程的一部分，並且可以根據任何合適的金屬化技術來執行。特別的是，在該鑲嵌製程的領域中電鍍銅然後使用CMP來去除覆蓋層係公知的。該裝配800可以具有以上參照圖1所討論之該記憶體結構100的該結構。

圖9係一種形成用於一MRAM裝置的一電氣端子之方法900的流程圖，根據各種實施例。雖然該方法900的該等操作在圖9中係以一種特定的順序來做安排並且每一個被圖示出一次，但在各種實施例中，該等操作的一或多個可被重複(例如，當形成用於多個MRAM裝置的多個電氣端子時)。雖然在以下參考該方法900所討論的操作可參考圖1及圖3-8的該記憶體結構100來說明，但是這僅是為了便於討論起見，該方法900可被使用來形成用於任何適當的MRAM裝置之任何適當的電氣端子。

在902，可在一電介質材料中形成一開口以暴露一硬遮罩的一區域。該硬遮罩可被設置在該開口與一MRAM裝置之間。例如，如在圖4中所示，一開口162可被形成在該第二電介質材料126中以暴露該鉭硬遮罩114的一區域168(其被設置在該開口162與該MRAM裝置160之間)。

在904，該硬遮罩之該暴露的區域可以用氮被鈍化以形成包括一氮化物的一鈍化區域。例如，如在圖5中所示，該鉭硬遮罩114的該區域168可用氮來鈍化以形成該經氮鈍化之鉭118(包括該鈍化區域108)，包括氮化鉭。904的該鈍化可以包括任何合適的鈍化技術，諸如以上參考圖5所討論的那些(例如，乾式氮氣暴露、氮氣直接或遠端電漿暴露、氨直接或遠端電漿暴露、等等)。

在906，可以在該開口中提供一金屬。例如，如在圖7及圖8中所示，可以在該開口中設置一銅晶種層120及一銅填充物122。

在一些實施例中，在906處在該開口中提供該金屬之前，一障壁層可被提供在該鈍化區域及該開口的側壁上。例如，在圖6中所示，一障壁層116可被提供在該鈍化區域108及該開口162的側壁上。該方法900可進一步包括在該障壁層上提供一銅晶種層(例如，該銅晶種層120)並且電鍍銅以填充該開口(例如，該銅填充物122)。如上面參考圖6所討論的，在一些實施例中，在904處所形成的該鈍化區域可以在906處提供該障壁層之前暴露於空氣中。在一些實施例中，在提供該障壁層906之前，該鈍化區域及該開口的側壁可被電漿清潔。

本文所揭示的電氣端子及記憶體結構可被包括在任何合適的IC裝置中，其接下來可被包括在任何合適的運算裝置中。圖10-13圖示出可包括本文所揭示之任何電氣端子及記憶體結構的裝置的各種實例。類似地，本文所揭示的該等方法可被使用於如以下參考圖10-13所討論之該等裝置的任何合適的製造階段中。

圖10A-B係一晶圓1000及晶粒1002的頂視圖，該晶粒1002可包括根據本文所揭示該等實施例之任一的該記憶體結構100(圖中未示出)。該記憶體結構100可以是形成在該晶圓1000上之多個IC結構中之一。該晶圓1000可以由半導體材料構成，並且可包括一或多個晶粒1002其具有形成在該晶圓1000之一表面上的IC結構。該等晶粒1002的每一個可以是包括該等記憶體結構100之一或多個的一種半導體產品的一重複單元。在該半導體產品的該製造被完成之後(例如，包括以上參考圖3-9所討論的該等操作)，該晶圓1000可以經歷一切割製程，其中該等晶粒1002之每一被彼此分離以提供該半導體產品的分立「晶片」。因此，該記憶體結構100可由於其在該等晶粒1002中的存在而存在於該晶圓1000中。具體來說，該記憶體結構100可採用該晶圓1000的該形式(例如，不經切割的)或用該晶粒1002的該形式(例如，經切割的)。除了該記憶體結構100之外，該晶粒1002可包括一或多個電晶體(例如，圖11的電晶體1140，在下面會討論)及/或支援電路以把電氣信號路由安排至該等一或多個電晶體，以及至任何其他的IC組件。

在一些實施例中，該記憶體結構100及邏輯裝置可被組合在一單一晶粒1002上。例如，由多個該記憶體結構100所形成的一記憶體陣列(例如，圖11的該記憶體陣列1150，下面會討論)可與一處理裝置(例如，圖13的該處理裝置1302)或其他邏輯被形成在一相同的晶粒1002上，該邏輯被組配成把資訊儲存在該記憶體陣列中或執行儲存在該記憶體陣列中的指令。例如，一處理裝置及一快取(使用包括多個該記憶體結構100的該記憶體陣列)可被形成在相同的晶粒上。

圖11根據本文所揭示之該等實施例之任一係一包括一記憶體結構100之一IC裝置1100的橫截面側視圖。該IC裝置1100可被形成在一基底1102(例如，圖10A的該晶圓1000)上，並且可被包括在一晶粒(例如，圖10B的該晶粒1002)中。該基底1102可由包括，例如，N型或P型材料系統之半導體材料系統所構成的一半導體基底。該基底1102可以包括，例如，使用一大塊矽或一絕緣層上矽晶子結構所形成的一結晶基底。在一些實施例中，該半導體基底1102可以使用替代材料來形成，其可或可不與矽結合，其包括但不侷限於鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、或銻化鎵。被分類為II-VI、III-V、或IV族材料的其他材料也可被使用來形成該基底1102。儘管這裡僅描述了可形成該基底1102之材料的幾個實例，但可充當為一IC裝置1100之基礎的任意材料可被適當地使用。該基底1102可以是一經切割之晶粒(例如，圖10B的該等晶粒1002)或一晶片(例如，圖10A的該晶圓1000)的一部分。

該IC裝置1100可以包括設置在基底1102上之一或多個裝置層1104。該裝置層1104可包括形成在該基底1102上之一或多個電晶體1140(例如，金屬氧化物半導體場效電晶體(MOSFET))的特徵。該裝置層1104可以包括，例如，一或多個源極及/或汲極(S/D)區域1120、控制在電晶體1140中在該S/D區域1120之間電流的一閘極1122、以及把電氣信號路由安排前往到該S/D區域1120或從該S/D區域而來的一或多個S/D端子1124。該等電晶體1140可包括為了清楚起見而未被描繪出之額外的特徵，諸如裝置隔離區域、閘極端子、及類似者。該等電晶體1140並不侷限於圖11所描繪的該類型及組配，並且可包括一廣泛範圍之其他的類型及組配諸如，例如，平面電晶體、非平面電晶體、或兩者的一種組合。非平面電晶體可包括FinFET電晶體諸如雙閘極電晶體或三閘極電晶體，以及環繞或全環繞閘極電晶體諸如奈米帶及納米線電晶體。

每一電晶體1140可以包括由至少兩層，一閘極介電層及一閘極電極層，所形成的一閘極1122。該閘極介電層可以包括一層或數層的一堆疊。該等一或多個層可以包括氧化矽、二氧化矽、及/或一高k電介質材料。該高k電介質材料可以包括元素諸如鉿、矽、氧、鈦、鉭、鑭、鋁、鋯、鋇、鍶、釔、鉛、鈧、鈮、以及鋅。可被使用於該閘極電介質層中之高k材料的實例包括，但不侷限於，氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、釔氧化物、鋁氧化物、鉛鈧鉭氧化物、以及鉛鋅鈮酸鹽。在一些實施例中，可以在該閘極介電層上執行一退火製程以當使用一高k材料時改善其品質。

該閘極電極層可被形成在該閘極介電層上，並且可以包括至少一種P型工作功能金屬或N型工作功能金屬，取決於該電晶體1140將會是一PMOS或是一NMOS電晶體。在一些實施方案中，該閘極電極層可由兩或更多個金屬層的一堆疊所組成，其中一或多個金屬層為工作功能金屬層並且至少一金屬層為一填充金屬層。另外的金屬層可被包括以用於其他的目的，諸如一障壁層。對於一PMOS電晶體而言，可被使用於該閘極電極的金屬包括，但不侷限於，釕、鈀、鉑、鈷、鎳、以及導電金屬氧化物–例如，氧化釕。對於一NMOS電晶體而言，可被使用於該閘極電極的金屬包括，但不侷限於鉿、鋯、鈦、鉭、鋁、這些金屬的合金、以及這些金屬的碳化物諸如碳化鉿、碳化鋯、碳化鈦、碳化鉭、以及碳化鋁。

在一些實施例中，當沿著該源極-通道-汲極方向來檢視該電晶體1140的一橫截面時，該閘極電極可由一U形結構組成，該U形結構包括本質上平行於該基底表面之一底部部分以及本質上垂直於該基底之該頂表面的兩個側壁部分。在其他的實施例中，形成該閘極電極之該等金屬層中的至少一個可以簡單地係本質上平行於該基底之該頂表面的一平面層，並且不包括本質上垂直於該基底之該頂表面的側壁部分。在其他的實施例中，該閘極電極可以由U形結構及平面的非U形結構的一種組合來構成。例如，該閘極電極可由在一或多個平面、非U形層之上所形成之一或多個U形的金屬層來構成。

在一些實施例中，一對側壁間隔物可被形成在該閘極堆疊的相對側上以支撐該閘極堆疊。該等側壁間隔物可由諸如氮化矽、氧化矽、碳化矽、摻雜有碳的氮化矽、以及氮氧化矽的材料來形成。用於形成側壁間隔物的製程在本領域中係公知的，並且通常包括沉積及蝕刻製程步驟。在一些實施例中，可以使用數個間隔物對；例如，可在該閘極堆疊之相對側上形成兩對、三對、或四對的側壁間隔物。

該等S/D區域1120可被形成在與每一電晶體1140之該閘極1122相鄰的該基底1102內。該等S/D區域1120可使用一植入/擴散製程或蝕刻/沉積製程兩者擇一來形成。在前一製程中，諸如硼、鋁、銻、磷、或砷的摻雜物可被離子式植入到該基底1102中以形成該等S/D區域1120。活化該等摻雜物並致使它們進一步擴散到該基底1102中的一退火製程可跟在該離子式植入製程之後。在該後一製程中，可首先蝕刻該基底1102以在該等S/D區域1120的該位置處形成凹陷。然後一種外延沉積製程可被執行以使用被用來製造該等S/D區域1120的材料來填充該等凹陷。在一些實現方式中，可使用一種矽合金諸如矽鍺或碳化矽來製造該等S/D區域1120。在一些實施例中，該經外延沉積的矽合金可在原位用摻雜物來進行摻雜，諸如使用硼、砷、或磷。在一些實施例中，該等S/D區域1120可使用一或多種替代的半導體材料來形成，諸如鍺或一III-V族材料或合金。在另外的實施例中，金屬及/或金屬合金的一或多個層可被使用來形成該等S/D區域1120。

電氣信號，諸如功率及/或輸入/輸出(I/O)信號，可透過被設置在該裝置層1104上之一或多個互連層(在圖11被圖示為互連層1106-1110)被路由安排前往至及/或來自於該裝置層1104的該等電晶體1140。例如，該裝置層1104的導電特徵(例如，該閘極1122及該等S/D端子1124)可以與該等互連層1106-1110的互連結構1128做電氣耦合。該等一或多個互連層1106-1110可形成該IC裝置1100的一種層間電介質(ILD)堆疊1119。

該等互連結構1128可被佈置在該等互連層1106-1110內，以根據各式各樣的設計(特別的是，該佈置並不侷限於在圖11中所圖示之互連結構1128的該特定組配)來路由安排電氣信號。雖然在圖11中描繪了一特定數量的互連層1106-1110，但本揭示的實施例可包括具有比所描繪者更多或更少互連層1106-1110的IC裝置。

在一些實施例中，該等互連結構1128可包括填充有諸如一金屬之一導電材料的溝槽結構1128a(有時稱為「線」)及/或通孔結構1128b(有時稱為「孔」)。一通孔結構1128b的一實例係在上面所討論的該通孔136。該等溝槽結構1128a可被佈置以在一平面的一方向上路由安排電氣信號，該平面本質上平行於在其上形成有該裝置層1104之該基底1102的一表面。例如，該等溝槽結構1128a可從圖11的視角沿著進入及離開該頁面的方向路由安排電氣信號。該等通孔結構1128b可被佈置在一平面的一方向上路由安排電氣信號，該平面本質上垂直於在其上形成有該裝置層1104之該基底1102的該表面。在一些實施例中，該等通孔結構1128b可把不同互連層1106-1110的溝槽結構1128a電氣耦合在一起。在一些實施例中，通孔結構1128b(例如，通孔136)可把一溝槽結構1128a電氣耦合到一鉭硬遮罩114，其作用為在一記憶體結構100中一MRAM裝置160的一頂部端子，如在圖11中所示。

該等互連層1106-1110可包括設置在該等互連結構1128之間的一電介質材料1126，如在圖11中所示。該電介質材料1126可以採用在本文中所討論之該第一電介質材料124及該第二電介質材料126之該等實施例之任一的形式。在一些實施例中，設置在該等互連層1106-1110之不同者中的該等互連結構1128間的該電介質材料1126可具有不同的成分；在其他的實施例中，在不同互連層1106-1110之間的該電介質材料1126的成分可能是相同的。

一第一互連層1106(稱為金屬1或「M1」)可直接被形成在該裝置層1104上。在一些實施例中，該第一互連層1106可包括溝槽結構1128a及/或通孔結構1128b，如圖所示。該第一互連層1106的溝槽結構1128a可與該裝置層1104的端子(例如，S/D端子1124)耦合。

圖11還描繪了被佈置在該第一互連層1106中的兩個MRAM裝置160，其中每一個被耦合到在該裝置層1104中電晶體1140的S/D端子1124。耦合到該MRAM裝置160的該等電晶體1140可在操作期間驅動電流穿透過該MRAM裝置160。該鉭硬遮罩114根據本文所揭示該等實施例之任一被展示成被設置於該MRAM裝置160上作為該記憶體結構100的一部分。當該MRAM裝置160及該鉭硬遮罩114被包括在該第一互連層1106中時，該記憶體結構100的該通孔136可被包括在該第二互連層1108中(如圖所示)。包括在多個記憶體結構100中的多個MRAM裝置160可以形成一記憶體陣列1150。

一第二互連層1108(稱為金屬2或「M2」)可被直接形成在該第一互連層1106上。在一些實施例中，該第二互連層1108可包括通孔結構1128b以把該第二互連層1108的該等溝槽結構1128a與該第一互連層1106的該等溝槽結構1128a耦合。儘管為了清楚起見，該等溝槽結構1128a及該等通孔結構1128b在結構上用一直線被描繪在每一互連層內(例如，在該第二互連層1108內)，但在一些實施例中，該等溝槽結構1128a及該等通孔結構1128b可以是在結構上及/或材料上鄰接的(例如，在一種雙重鑲嵌製程期間同時地填充)。在一些實施例中，用於該MRAM裝置160的一MRAM裝置160及一鉭硬遮罩114可被包括在該第二互連層1108中，取代或附加於該第一互連層1106(如以上在圖11中所述及所示)。在其中一MRAM裝置160及該鉭硬遮罩114被包括在該第二互連層1108中的實施例中，該記憶體結構100的該通孔136可被包括在該第三互連層1110中。

根據結合在該第一互連層1106上之該第二互連層1108所描述之類似的技術及組配，一第三互連層1110(稱為金屬3或「M3」)(以及額外的互連層，如所欲的)可被依序地形成在該第二互連層1108上。在一些實施例中，用於該MRAM裝置160的一MRAM裝置160及一鉭硬遮罩114可被包括在該第三互連層1110中，取代於或附加於第一互連層1106之該第二互連層1108。在一MRAM裝置160及該鉭硬遮罩114被包括在該第三互連層1110中的實施例中，該記憶體結構100的該通孔136可被包括在一第四互連層中(圖中未示出)。通常，該MRAM裝置160及該相關聯的鉭硬遮罩114可被包括在任何所欲的互連層中，其中該相關聯的通孔136被設置在該上面及相鄰的互連層中。

該IC裝置1100可包括一阻焊材料1134(例如，聚酰亞胺或類似材料)及形成在該等互連層1106-1110上之一或多個接合焊墊1136。該等接合焊墊1136可與該等互連結構1128電氣耦合且被配置成把電晶體1140(及該等MRAM裝置160)的該等電氣信號路由安排至其他外部的裝置。例如，焊接接合可被形成在該等一或多個接合焊墊1136上以把包括該IC裝置1100的一晶片與另一組件(例如，一電路板)做機械式及/或電氣地耦合。該IC裝置1100可具有其他替代的組配以路由安排來自該等互連層1106-1110的該等電氣信號，而非在其他實施例中所描繪的。例如，該等接合焊墊1136可被替換為或可以進一步包括可把該等電氣信號路由安排到外部組件之其他類似特徵(例如，柱體)。

圖12根據本文所揭示之該等實施例之任一係可包括一記憶體結構100之一IC裝置裝配1200的一橫截面側視圖。該IC裝置裝配1200包括設置在一電路板1202(其可以是，例如，一母板)上的多個組件。 該IC裝置裝配1200包括設置在該電路板1202之一第一面1240上及在該電路板1202之一相對的第二面1242上的組件；通常，組件可被設置在兩面1240及1242的一者或兩者上。

在一些實施例中，該電路板1202可以是一印刷電路板(PCB)，其包括由電介質材料層被彼此分離並由導電通孔被互連的多個金屬層。該等金屬層之任何一或多個可以以所欲的電路圖案來被形成以在耦合到該電路板1202的該等組件之間路由安排電氣信號(可任選地結合其他的金屬層)。在其他的實施例中，該電路板1202可以是一種非PCB基板。

在圖12中所示的該IC裝置裝配1200包括藉由耦合組件1216耦合到該電路板1202之該第一面1240的一種中介層上封裝結構1236。該等耦合組件1216可把該中介層上封裝結構1236電氣地及機械地耦合到該電路板1202，並可包括焊球(如在圖12中所示)、一插孔的公母部分、一粘合劑、一底部填充材料、及/或任何其他合適的電氣及/或機械式耦合結構。

該中介層上封裝結構1236可包括藉由耦合組件1218耦合到一中介層1204的一IC封裝1220。該等耦合組件1218可以採用該應用之任何合適的形式，諸如以上所討論參照該等耦合組件1216的該等形式。儘管在圖12中展示出一單一IC封裝1220，多個IC封裝可被耦合到該中介層1204；實際上，額外的中介層可被耦合到該中介層1204。該中介層1204可提供被使用來橋接該電路板1202及該IC封裝1220的一中間基底。該IC封裝1220可以是或包括，例如，一晶粒(圖10B的該晶粒1002)、一IC裝置(例如，圖11的該IC裝置1100)、一記憶體模組(包括該記憶體結構100的一或多個，例如，在一記憶體陣列1150中，其可被包括在圖11的該IC裝置1100及/或圖10B的該晶粒1002中)、或任何其他的合適的組件。通常，該中介層1204可把一連接擴展成一更寬的間距或把一連接重新路由安排到一不同的連接。例如，該中介層1204可把該IC封裝1220(例如，一晶粒)耦合到該等耦合組件1216的一球閘陣列(BGA)用以耦合到該電路板1202。在如圖12所示的該實施例中，該IC封裝1220及該電路板1202被附接到該中介層1204的相對側；在其他的實施例中，該IC封裝1220及該電路板1202可被該中介層1204的同一側。在一些實施例中，三或多個組件可藉由該中介層1204來被互連。

該中介層1204可由一環氧樹脂、一經玻璃纖維增強之環氧樹脂、一陶瓷材料、或諸如聚酰亞胺的一聚合物材料來形成。在一些實現方式中，該中介層1204可由交替的剛性或撓性材料形成，其可包括如上文所述之使用在一半導體基底中的相同材料，諸如矽、鍺、及其他的III-V族及IV族材料。該中介層1204可包括金屬互連1208及通孔1210，包括但不侷限於穿矽通孔(TSV)1206。該中介層1204可進一步包括嵌入式裝置1214，包括被動裝置及主動裝置。這樣的裝置可以包括，但不侷限於，電容、去耦電容、電阻、電感、熔絲、二極體、變壓器、感測器、靜電放電(ESD)裝置、以及記憶體裝置(例如，包括該記憶體結構100)。更複雜的裝置諸如射頻(RF)裝置、功率放大器、功率管理裝置、天線、陣列、感測器、以及微機電系統(MEMS)裝置也可被形成在該中介層1204上。該中介層上封裝結構1236可以採用本領域公知之任何中介層上封裝結構的該形式。

該IC裝配1200可包括藉由耦合組件1222被耦合到該電路板1202之該第一面1240的一IC封裝1224。該等耦合組件1222可以採用上文參考該等耦合組件1216所討論之該等實施例之任一的該形式，而該IC封裝1224可以採用上文參照該IC封裝1220所討論之該等實施例之任一的該形式。

在圖12中所示的該IC裝置裝配1200包括藉由耦合組件1228被耦合到該電路板1202之該第二面1242的一封裝堆疊結構1234。該封裝堆疊結構1234可包括藉由該等耦合組件1230被耦合在一起的一IC封裝1226及一IC封裝1232，使得該IC封裝1226被設置在該電路板1202與該IC封裝1232之間。該等耦合組件1228及1230可採用以上所討論之該等耦合組件1216該等實施例之任一的該形式，而該等IC封裝1226及1232可採用以上所討論該IC封裝1220的該等實施例之任一的該形式。該封裝堆疊結構1234可根據本領域公知之該等封裝堆疊結構之任一來進行組配。

圖13根據本揭示的該等教導係可包括一記憶體結構100之一實例運算裝置1300的方塊圖。特別的是，可儲存資料之該運算裝置1300之該等組件的任一可包括該記憶體結構100(例如，以一記憶體陣列1150(圖11)的形式、以一IC裝置1100(圖11)的形式、及/或以一晶粒1002(圖10B)的形式)。在圖13中多個組件被圖示在該運算裝置1300中，但是這些組件中的任何一或多個可被省略或複製，以適合於該應用。在一些實施例中，被包括在該運算裝置1300中該等組件的一些或所有可被附接到一或多個母板。在一些實施例中，這些組件的一些或全部被製造在一單一系統單晶片(SoC)晶粒上。

另外，在各種實施例中，該運算裝置1300可能不包括在圖13中所示的之該等組件的一或多個，但是該運算裝置1300可包括用於耦合到該等一或多個組件的介面電路。例如，該運算裝置1300可能不包括一顯示裝置1306，但是可包括一顯示裝置1306可被耦合到其的顯示裝置介面電路(例如，一連接器及驅動器電路)。在另一組實例中，該運算裝置1300可能不包括一音訊輸入裝置1324或一音訊輸出裝置1308，但可以包括一音訊輸入裝置1324或一音訊輸出裝置1308可被耦合到其的音訊輸入或輸出裝置介面電路(例如，連接器及支援電路)。該運算裝置1300之該等組件的任何一或多個可被包括在一或多個IC裝置中，該等IC裝置可包括本文所揭示之該記憶體結構100的一實施例。

該運算裝置1300可包括一處理裝置1302(例如，一或多個處理裝置)。如在本文中所使用的，「處理裝置」或「處理器」等用詞可指處理來自暫存器及/或記憶體的電子資料以把該電子資料轉換成為可被儲存在暫存器及/或記憶體中之其他電子資料的任何裝置或裝置的一部分。該處理裝置1302可包括一或多個數位信號處理器(DSP)、特定應用積體電路(ASIC)、中央處理單元(CPU)、圖形處理單元(GPU)、密碼處理器(在硬體內執行密碼演算法之專用的處理器)、伺服器處理器、或任何其他的合適的處理裝置。該運算裝置1300可包括一記憶體1304，記憶體1304本身可包括一或多個記憶體裝置諸如依電性記憶體(例如，動態隨機存取記憶體(DRAM))、非依電性記憶體(例如，唯讀記憶體(ROM))、快閃記憶體、固態記憶體、及/或一硬碟。在一些實施例中，該記憶體1304可包括與該處理裝置1302共享一晶粒的記憶體。此記憶體可被使用作為快取記憶體並且可包括嵌入式DRAM(eDRAM)或STT-MRAM。該處理裝置1302及/或該記憶體1304可包括該記憶體結構100的一或多個(例如，在STT-MRAM中)。

在一些實施例中，該運算裝置1300可包括一通信晶片1312(例如，一或多個通信晶片)。例如，該通信晶片1312可以被組配來管理無線通信用於往來於該運算裝置1300的該資料傳輸。「無線」一詞及其衍生詞可被使用來描述電路、裝置、系統、方法、技術、通信通道、等等，其可通過使用穿透過一非固體媒體之經調變的電磁輻射來傳送資料。該詞並不意味著該等相關聯的裝置不包含任何的導線，儘管在一些實施例中它們可能不包括任何的導線。

該通信晶片1312可實現多種無線標準或協定中之任何一種，包括但不侷限於電機及電子工程師協會(IEEE)標準，其包括Wi-Fi(IEEE 802.11家族)、IEEE 802.16標準(例如，IEEE 802.16-2005 修訂)、長期演進(LTE)計劃以及任何的修改、更新、及/或修訂(例如，高級LTE計劃、超行動寬頻(UMB)計劃(也稱為「3GPP2」)、等等)。IEEE 802.16相容的寬頻無線接取(BWA)網路通常被稱為WiMAX網路，WiMAX網路係代表全球互通微波存取的縮寫，其是針對通過該等IEEE 802.16標準之一致性及相互操作性測試的產品認證標記。該通信晶片1312可以根據全球行動通信系統(GSM)、通用封包無線電服務(GPRS)、通用行動電信系統(UMTS)、高速封包接取(HSPA)、演進的HSPA(E-HSPA)、或LTE網路來操作。該通信晶片1312可根據增強型資料GSM演進(EDGE)、GSM EDGE無線電接取網路(GERAN)、通用陸地無線電接取網路(UTRAN)、或演進的UTRAN(E-UTRAN)來操作。該通信晶片1312可根據分碼多重存取(CDMA)、分時多重存取(TDMA)、數位增強型無線電話系統(DECT)、演進資料最佳化(EV-DO)、及其衍生物、以及任何其他被指定為3G、4G、5G、及更高世代的無線協定。在其他實施例中，該通信晶片1312可根據其他的無線協定進行操作。該運算裝置1300可包括一天線1322以促進無線通信及/或接收其他的無線通信(諸如AM或FM無線電傳輸)。

在一些實施例中，該通信晶片1312可以管理有線通信，諸如電的、光的、或任何其他的合適的通信協定(例如，以太網路)。如上所述，該通信晶片1312可包括多個通信晶片。例如，一第一通信晶片1312可被專用於較短距離的無線通信諸如Wi-Fi或藍牙，而一第二通信晶片1312可被專用於較長距離的無線通信諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO、或其他。在一些實施例中，一第一通信晶片1312可被專用於無線通信，而一第二通信晶片1312可被專用於有線通信。該通信晶片1312可包括該記憶體結構100的一或多個。

該運算裝置1300可包括電池/電源電路1314。該電池/電源電路1314可包括一或多個能量儲存裝置(例如，電池或電容)及/或電路用於把該運算裝置1300的組件耦合到一獨立於該運算裝置1300的一能量來源(例如，一AC線路電源)。

該運算裝置1300可包括一顯示裝置1306(或如以上所討論之相應的介面電路)。例如，該顯示裝置1306可包括任何的視覺指示器，諸如一平視顯示器、一電腦監視器、一投影機、一觸控螢幕顯示器、一液晶顯示器(LCD)、一發光二極體顯示器、或一平板顯示器。

該運算裝置1300可包括一音訊輸出裝置1308(或如以上所討論之相應的介面電路)。例如，該音訊輸出裝置1308可包括產生一可聽指示的任何裝置，諸如揚聲器、耳機、或耳塞。

該運算裝置1300可包括一音訊輸入裝置1324(或如以上所討論之相應的介面電路)。該音訊輸入裝置1324可包括產生表示聲音之一信號的任何裝置，諸如麥克風、麥克風陣列、或數位樂器(例如，具有一樂器數位介面(MIDI)輸出的樂器)。

該運算裝置1300可包括一全球定位系統(GPS)裝置1318(或如以上所討論之相應的介面電路)。該GPS裝置1318可以與一基於衛星的系統進行通信，並且可接收該運算裝置1300的一位置，如在該領域中公知的。

該運算裝置1300可包括其他的輸出裝置1310(或如以上所討論之相應的介面電路)。其他輸出裝置1310的實例可包括一音訊編解碼器、一視訊編解碼器、一印表機、用於向其他裝置提供資訊之有線或無線發射器、或一額外的儲存裝置。

該運算裝置1300可包括一其他的輸入裝置1320(或如以上所討論之相應的介面電路)。其他輸入裝置1320的實例可包括一加速度計、一陀螺儀、一羅盤、一影像擷取裝置、一鍵盤、諸如滑鼠的一游標控制裝置、一觸控筆、一觸控板、一條碼讀取器、一快速反應(QR)碼讀取器、任何感測器、或一射頻識別(RFID)讀取器。

該運算裝置1300可以具有任何所欲的形狀因子，諸如一手持或行動運算裝置(例如，一蜂巢式電話、一智慧型手機、一行動網際網路裝置、一音樂播放器、一平板電腦、一膝上型電腦、一上網本電腦、一超輕薄筆記型電腦、一個人數位助理(PDA)、一超行動個人電腦、等等)、一桌上型運算裝置、一伺服器或其他連上網路的運算組件、一印表機、一掃描儀、一監視器、一機上盒、一娛樂控制單元、一車輛控制單元、一數位相機、一數位視訊記錄器、或一可穿戴式運算裝置。在一些實施例中，該運算裝置1300可以是處理資料之任何其他的電子裝置。

以下的段落提供本文所揭示之該等實施例的各種實例。

實例1係一種用於磁電阻隨機存取記憶體(MRAM)裝置的電氣端子，其包括：一鉭區域；由一第一材料所形成的一障壁區域；以及由一第二材料所形成並被設置在該鉭區域與該障壁區域之間的一鈍化區域；其中該第二材料包括氮化鉭並且不同於該第一材料。

實例2可包括實例1的該技術主題，並可進一步包括一銅區域，其中該障壁區域被設置在該鈍化區域與該銅區域之間。

實例3可包括實例2的該技術主題，並可進一步指定該銅區域包括一銅晶種區域。

實例4可以包括實例1-3之任一的該技術主題，並可進一步指定該第一材料包括鈦。

實例5可包括實例4的該技術主題，並可進一步指定該第一材料包括氮化鈦。

實例6可以包括實例1-5之任一的該技術主題，並可進一步指定該鉭區域被設置在該鈍化區域與該MRAM裝置之間。

實例7可以包括實例1-6之任一的該技術主題，並可進一步指定該MRAM裝置包括一磁電阻穿隧接面(MTJ)，該MTJ包括具有一穿隧障壁材料在其間的一對電極，以及該鉭區域被設置在該對電極的一電極上。

實例8可以包括實例1-7之任一的該技術主題，並可進一步指定該鉭區域係一鉭硬遮罩的一部分。

實例9可以包括實例1-8之任一的該技術主題，並可進一步指定該障壁區域被設置在一錐形通孔中，該錐形通孔具有一窄端及一寬端，以及該鈍化區域被設置在該錐形通孔的該窄端處。

實例10可以包括實例1-9之任一的該技術主題，並可進一步指定該第二材料也包括氮氧化物。

實例11係一種形成用於磁電阻隨機存取記憶體(MRAM)裝置之一電氣端子的方法，其包括：在一電介質材料中形成一開口以暴露一硬遮罩的一區域，其中該硬遮罩被設置在該開口與該MRAM裝置之間；用氮鈍化該經暴露之區域以形成包括一氮化物的一鈍化區域；以及在該開口中提供一金屬。

實例12可包括實例11的該技術主題，並可進一步包括：在該鈍化區域及該開口的側壁上提一供障壁層；其中在該開口中提供該金屬包括在該障壁層上提供一銅晶種層，以及在提供該銅晶種層之後，電鍍銅以填充該開口。

實例13可以包括實例11-12之任一的該技術主題，並可進一步包括：在鈍化該經暴露的區域之後，且在提供該金屬之前，暴露該鈍化區域於空氣中。

實例14可包括實例13的該技術主題，並可進一步包括，在暴露該鈍化區域於空氣中之後，並在提供該金屬之前，電漿清潔該鈍化區域及該開口的該等側壁。

實例15可以包括實例11-14之任一的該技術主題，並可進一步指定鈍化該經暴露的區域包括執行一乾式氮氣暴露。

實例16可以包括實例11-15之任一的該技術主題，並可進一步指定鈍化該經暴露的區域包括執行一氮氣直接或遠端電漿暴露。

實例17可以包括實例11-16之任一的該技術主題，並可進一步指定鈍化該經暴露的區域包括執行一氨直接或遠端電漿暴露。

實例18係一種記憶體結構，其包括：一種磁電阻隨機存取記憶體(MRAM)裝置；以及用於與該MRAM裝置進行電氣通信的一電氣端子，其中該電氣端子包括一鉭區域，由一第一材料所形成的一障壁區域，其中該第一材料包括鈦，由一第二材料所形成並被設置在該鉭區域與該障壁區域之間的一鈍化區域，其中該第二材料包括氮化鉭並且不同於該第一材料，以及一銅區域，其中該障壁區域被設置在該銅區域與該鈍化區域之間。

實例19可包括實例18的該技術主題，並可進一步包括設置在該MRAM裝置與一電晶體之間的一金屬層。

實例20可包括實例19的該技術主題，並可進一步指定該電晶體驅動電流穿透過該金屬層及該MRAM裝置。

實例21可以包括實例18-20之任一的該技術主題，並可進一步指定該MRAM裝置被設置在兩金屬層之間。

實例22可包括實例21的該技術主題，並可進一步指定該銅區域被包括在該等兩金屬層中之一。

實例23可以包括實例18-22之任一的該技術主題，並可進一步指定該鉭區域被包括在一鉭硬遮罩中。

實例24可以包括實例18-23之任一的該技術主題，並可進一步指定該第二材料還包括氮氧化物。

實例25可以包括實例18-24之任一的該技術主題，並可進一步指定該MRAM裝置包括一磁電阻穿隧接面(MTJ)。

實例26係一種運算裝置，其包括：一處理裝置；以及一記憶體陣列，其包括多個磁電阻隨機存取記憶體(MRAM)裝置及用於與該等MRAM裝置進行電氣通信的多個對應的電氣端子，其中一電氣端子包括一鉭區域、由一第一材料所形成的一障壁區域、由一第二材料所形成並被設置在該鉭區域與該障壁區域之間的一鈍化區域，其中該第二材料包括氮化鉭並且不同於該第一材料。

實例27可包括實例26的該技術主題，並可進一步包括：一天線；一通信晶片；一顯示器；以及一電池。

實例28可以包括實例26-27之任一的該技術主題，並可進一步包括一圖形處理單元、一功率放大器、一全球定位系統接收器、或一電壓調節器。

實例29可以包括實例26-28之任一的該技術主題，並可進一步指定該電氣端子更包括一銅區域，以及該障壁區域被設置在該鈍化區域與該銅區域之間。

實例30可包括實例29的該技術主題，並可進一步指定該銅區域包括一銅晶種區域。

實例31可以包括實例26-30之任一的該技術主題，並可進一步指定該第一材料包括鈦。

實例32可包括實例31的該技術主題，並可進一步指定該第一材料包括氮化鈦。

實例33可以包括實例26-32之任一的該技術主題，並可進一步指定該鉭區域被設置在該鈍化區域與該MRAM裝置之間。

實例34可以包括實例26-33之任一的該技術主題，並可進一步指定該鉭區域係一鉭硬遮罩的一部分。

實例35可以包括實例26-34之任一的該技術主題，並可進一步指定該障壁區域被設置在一錐形通孔中，該錐形通孔具有一窄端及一寬端，以及該鈍化區域被設置在該錐形通孔的該窄端處。

實例36可以包括實例26-35之任一的該技術主題，並可進一步指定該第二材料還包括氮氧化物。

實例37可以包括實例26-36之任一的該技術主題，並可進一步指定該MRAM裝置包括一磁電阻穿隧接面(MTJ)。

實例38可以包括實例26-37之任一的該技術主題，並可進一步指定該MRAM裝置係一自旋轉移力矩MRAM(STT-MRAM)裝置。

實例39係一種用於磁電阻隨機存取記憶體(MRAM)裝置的電氣端子，其包括：由一第一材料所形成的一MRAM頂部端子；一金屬端子；以及由該第一材料的一氮化物所形成並被嵌入在該MRAM頂部端子中的一鈍化區域，其中該鈍化區域被設置在該MRAM頂部端子與該金屬端子之間。

實例40可包括實例39的該技術主題，並可進一步指定該MRAM頂部端子係一硬遮罩的一部分。

實例41可包括實例40的該技術主題，並可進一步指定該硬遮罩包括鉭。

實例42可以包括實例39-42之任一的該技術主題，並可進一步指定該金屬端子包括銅。

實例43可以包括實例39-41之任一的該技術主題，並可進一步指定該鈍化區域包括氮氧化物。

實例44係一種用於一磁電阻隨機存取記憶體(MRAM)裝置的電氣端子，其包括：一硬遮罩，其中該硬遮罩包括在該電氣端子之一橫截面中的第一、第二、以及一第三區域；一金屬區域；以及由一第一材料所形成的一鈍化區域並在一第一方向中被設置在該硬遮罩的該第一區域與該金屬區域之間；其中該鈍化區域在該電氣端子之該橫截面中的一第二方向中被設置在該硬遮罩的該第二與第三區域之間，並且其中該第二方向垂直於該第一方向。

實例45可包括實例44的該技術主題，並可進一步指定該鈍化區域包括氮化鉭。

實例46可以包括實例44-45之任一的該技術主題，並可進一步指定該金屬區域包括銅。

實例47可以包括實例44-46之任一的該技術主題，並可進一步指定該硬遮罩的該第一區域被設置在該鈍化區域與該MRAM裝置之間。

實例48可以包括實例44-47之任一的該技術主題，並可進一步指定該第一材料包括氮氧化合物。

100‧‧‧記憶體結構
102‧‧‧電氣端子
104‧‧‧鉭區域
106‧‧‧障壁區域
108‧‧‧鈍化區域
110‧‧‧銅晶種區域
112‧‧‧銅填充區域
114‧‧‧鉭硬遮罩
116‧‧‧障壁層
118‧‧‧經氮鈍化之鉭
120‧‧‧銅晶種層
122‧‧‧銅填充物
124‧‧‧第一電介質材料
126‧‧‧第二電介質材料
127‧‧‧頂表面
128‧‧‧銅區域
130‧‧‧頂部電極
131‧‧‧MTJ
132‧‧‧穿隧障壁材料
134‧‧‧底部電極
136‧‧‧通孔
138、164‧‧‧寬端
140、166‧‧‧窄端
150‧‧‧MRAM裝置區域
160‧‧‧MRAM裝置
162‧‧‧開口
168‧‧‧區域
300、400、500、600、700、800‧‧‧裝配
900‧‧‧方法
902〜906‧‧‧方塊
1000‧‧‧晶圓
1002‧‧‧晶粒
1100‧‧‧IC裝置
1102‧‧‧基底
1104‧‧‧裝置層
1106〜1110‧‧‧互連層
1119‧‧‧ILD堆疊
1120‧‧‧S/D區域
1122‧‧‧閘極
1124‧‧‧S/D端子
1126‧‧‧電介質材料
1128‧‧‧互連結構
1128a‧‧‧溝槽結構
1128b‧‧‧通孔結構
1134‧‧‧阻焊材料
1136‧‧‧接合焊墊
1140‧‧‧電晶體
1150‧‧‧記憶體陣列
1200‧‧‧IC裝置封裝
1202‧‧‧電路板
1204‧‧‧中介層
1206‧‧‧TSV
1208‧‧‧金屬互連
1210‧‧‧通孔
1214‧‧‧嵌入式裝置
1216、1218、1222、1228、1230‧‧‧耦合組件
1220、1224、1226、1232‧‧‧IC封裝
1234‧‧‧封裝堆疊結構
1236‧‧‧中介層上封裝結構
1240‧‧‧第一面
1242‧‧‧第二面
1300‧‧‧運算裝置
1302‧‧‧處理裝置
1304‧‧‧記憶體
1306‧‧‧顯示裝置
1308‧‧‧音訊輸出裝置
1310‧‧‧其他輸出裝置
1312‧‧‧通信晶片
1314‧‧‧電源
1318‧‧‧GPS裝置
1320‧‧‧其他輸入裝置
1322‧‧‧天線
1324‧‧‧音訊輸入裝置

藉由以下的詳細描述並配合該等附圖，實施例將容易被理解。為了便於該描述，相同的圖例號碼表示相同的結構元件。在該等附圖的圖示中。實施例係由示例的方式而非以限制的方式被示出。

圖1係一記憶體結構的一橫截面側視圖，根據各種實施例。

圖2係一磁電阻隨機存取記憶體(MRAM)裝置的一橫截面側視圖，根據各種實施例。

圖3-8圖示出在圖1該記憶體結構之形成中的各個階段，根據各種實施例。

圖9係一種形成用於一MRAM裝置之一電氣端子之方法的流程圖，根據各種實施例。

圖10A-B根據本文所揭示之該等實施例之任一係可包括一記憶體結構之一晶圓和晶粒的頂視圖。

圖11根據本文所揭示之該等實施例之任一係可包括一記憶體結構之一IC裝置的橫截面側視圖。

圖12根據本文所揭示之該等實施例之任一係可包括一記憶體結構之一IC裝置的橫截面側視圖。

圖13根據本揭示的教導係可包括一記憶體結構之一實例運算裝置的方塊圖。

100‧‧‧記憶體結構

102‧‧‧電氣端子

104‧‧‧鉭區域

106‧‧‧障壁區域

108‧‧‧鈍化區域

110‧‧‧銅晶種區域

112‧‧‧銅填充區域

114‧‧‧鉭硬遮罩

116‧‧‧障壁層

118‧‧‧經氮鈍化之鉭

120‧‧‧銅晶種層

122‧‧‧銅填充物

124‧‧‧第一電介質材料

126‧‧‧第二電介質材料

127‧‧‧頂表面

128‧‧‧銅區域

136‧‧‧通孔

138‧‧‧寬端

140‧‧‧窄端

150‧‧‧MRAM裝置區域

160‧‧‧MRAM裝置

Claims (25)

1. 一種用於一磁電阻隨機存取記憶體(MRAM)裝置的電氣端子，包含： 由一第一材料所形成的一MRAM頂部端子； 一金屬端子；以及 由該第一材料的一氮化物所形成且被嵌入在該MRAM頂部端子中的一鈍化區域，其中該鈍化區域被設置在該MRAM頂部端子與該金屬端子之間。
2. 如請求項第1項之電氣端子，其中該MRAM頂部端子係一硬遮罩的一部分。
3. 如請求項第2項之電氣端子，其中該硬遮罩包括鉭。
4. 如請求項第1項之電氣端子，其中該金屬端子包括銅。
5. 如請求項第1項之電氣端子，其中該鈍化區域包括氮氧化物。
6. 一種用於一磁電阻隨機存取記憶體(MRAM)裝置的電氣端子，包含：       一鉭區域；       由一第一材料所形成的一障壁區域；以及       由一第二材料所形成且被設置在該鉭區域與該障壁區域之間的一鈍化區域；       其中該第二材料包括氮化鉭並且不同於該第一材料。
7. 如請求項第6項之電氣端子，其中該第一材料包括鈦。
8. 如請求項第7項之電氣端子，其中該第一材料包括氮化鈦。
9. 如請求項第6項之電氣端子，其中該鉭區域被設置在該鈍化區域與該MRAM裝置之間。
10. 如請求項第6項之電氣端子，其中該MRAM裝置包括一磁電阻穿隧接面(MTJ)，該MTJ包括具有一穿隧障壁材料在其間的一對電極，以及該鉭區域被設置在該對電極的一電極上。
11. 如請求項第6項之電氣端子，其中該鉭區域係一鉭硬遮罩的一部分。
12. 如請求項第6項之電氣端子，其中該障壁區域被設置在一錐形通孔中，該錐形通孔具有一窄端及一寬端，以及該鈍化區域被設置在該錐形通孔的該窄端處。
13. 如請求項第6項之電氣端子，其中該第二材料也包括氮氧化物。
14. 一種形成用於一磁電阻隨機存取記憶體(MRAM)裝置之一電氣端子的方法，包含：       在一電介質材料中形成一開口以暴露一硬遮罩的一區域，其中該硬遮罩被設置在該開口與該MRAM裝置之間；       用氮鈍化該經暴露之區域以形成包括一氮化物的一鈍化區域；以及       在該開口中提供一金屬。
15. 如請求項第14項之方法，進一步包含：       在鈍化該經暴露的區域之後，且在提供該金屬之前，將該鈍化區域暴露於空氣中。
16. 如請求項第15項之方法，更包含：       在將該鈍化區域暴露於空氣中之後，並且在提供該金屬之前，電漿清潔該鈍化區域及該開口的側壁。
17. 如請求項第16項之方法，其中鈍化該經暴露的區域包括執行一乾式氮氣暴露。
18. 一種記憶體結構，包含：       一磁電阻隨機存取記憶體(MRAM)裝置；以及       用於與該MRAM裝置電氣通信的一電氣端子，其中該電氣端子包括：             一鉭區域，             由一第一材料所形成的一障壁區域，其中該第一材料包括鈦，             由一第二材料所形成且被設置在該鉭區域與該障壁區域之間的一鈍化區域，其中該第二材料包括氮化鉭並且不同於該第一材料，以及             一銅區域，其中該障壁區域被設置在該銅區域與該鈍化區域之間。
19. 如請求項第18項之記憶體結構，更包含：       設置在該MRAM裝置與一電晶體之間的一金屬層。
20. 如請求項第19項之記憶體結構，其中該電晶體驅動電流穿透過該金屬層及該MRAM裝置。
21. 如請求項第18項之記憶體結構，其中該MRAM裝置被設置在兩金屬層之間。
22. 如請求項第21項之記憶體結構，其中該銅區域被包括在該兩金屬層之一者中。
23. 如請求項第18項之記憶體結構，其中該鉭區域被包括在一鉭硬遮罩中。
24. 如請求項第18項之記憶體結構，其中該MRAM裝置包括一磁電阻穿隧接面(MTJ)。
25. 如請求項第18項之記憶體結構，其中該記憶體結構被包括在一運算裝置中。