TWI788388B - 用於積體電路結構之間隔物的方向性移除 - Google Patents

用於積體電路結構之間隔物的方向性移除 Download PDF

Info

Publication number
TWI788388B
TWI788388B TW107125846A TW107125846A TWI788388B TW I788388 B TWI788388 B TW I788388B TW 107125846 A TW107125846 A TW 107125846A TW 107125846 A TW107125846 A TW 107125846A TW I788388 B TWI788388 B TW I788388B
Authority
TW
Taiwan
Prior art keywords
end cap
fin
gate
spacer material
spacer
Prior art date
Application number
TW107125846A
Other languages
English (en)
Other versions
TW201924021A (zh
Inventor
李奧納 古勒
伊利耶特 譚
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201924021A publication Critical patent/TW201924021A/zh
Application granted granted Critical
Publication of TWI788388B publication Critical patent/TWI788388B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Solid-Sorbent Or Filter-Aiding Compositions (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

此處揭露了用於定向間隔物移除的技術，以及相關的積體電路(IC)結構和裝置。例如，在某些實施方式中，IC結構可以包含：第一半導體鰭，具有第一鰭端部蓋帽；第二半導體鰭，具有第二鰭端部蓋帽，其中，該第二鰭端部蓋帽面對該第一鰭端部蓋帽；第一閘極，於該第一半導體鰭上方，其中，該第一閘極具有第一閘極端部蓋帽；第二閘極，於該第二半導體鰭上方，其中，該第二閘極具有面對該第一閘極端部蓋帽的第二閘極端部蓋帽；以及閘極邊緣隔離材料，相鄰於該第一鰭端部蓋帽、該第二鰭端部蓋帽、該第一閘極端部蓋帽、和該第二閘極端部蓋帽。

Description

用於積體電路結構之間隔物的方向性移除
本發明係有關一種積體電路結構，尤其是一種具有鰭之積體電路結構
側壁間隔物用於積體電路(IC)中以在相鄰元件之間提供非導電障壁。可以透過共形地沉積間隔物材料，然後「向下」蝕刻間隔物材料以在水平表面上移除間隔物材料同時在垂直側壁表面上留下間隔物材料來形成某些側壁間隔物。
及
此處揭露了用於定向間隔物移除的技術，以及相關的積體電路(IC)結構和裝置。例如，在某些實施方式中，IC結構可以包含：第一半導體鰭，具有第一鰭端部蓋帽；第二半導體鰭，具有第二鰭端部蓋帽，其中，該第二鰭端部蓋帽面對該第一鰭端部蓋帽；第一閘極，於該第一半導體鰭上方，其中，第一閘極具有第一閘極端部蓋帽；第二閘極，於該第二半導體鰭上方，其中，該第二閘極具有面對該第一閘極端部蓋帽的第二閘極端部蓋帽；以及閘極邊緣隔離材料，相鄰於該第一鰭端部蓋帽、該第二鰭端部蓋帽、該第一閘極端部蓋帽、和該第二閘極端部蓋帽。
在下述詳細說明中，會參考形成其一部分的圖式，且經由說明，可以實施顯示實施方式，在全文中，類似代號代表類似構件。須瞭解，可以使用其它實施方式，以及，在不悖離本揭露的範圍之下，可以作出結構或邏輯的變化。因此，以下詳細描述不應被視為具有限制意義。
以最有助於瞭解申請專利的標的之方式，可依序說明作為多個離散動作或操作之不同操作。但是，說明的次序不應被解釋為意指這些操作必須是次序相依的。特別是，可不以呈現的次序來予以執行這些操作。所描述的操作可以以與所描述的實施方式相異的順序執行。可以執行各種附加操作，及/或在其他實施方式中可以省略所描述的操作。
基於本揭露的目的，「A及/或B」之詞組意指(A)、(B)、或(A及B)。為了本揭露之目的，詞組「A、B及/或C」係指(A)、(B)、(C)、(A和B)、(A及C)、(B及C)、或(A、B、及C)。圖式不一定按比例繪製。儘管許多附圖示具有平坦壁和直角拐角的沿直線結構，但這僅僅是為了便於說明，並且使用這些技術製造的實際裝置將呈現圓角、表面粗糙度、和其他特徵。
說明可以使用「在實施方式中」、或是「在某些實施方式中」等詞組，它們都是意指一或更多相同或相異的實施方式。再者，與本揭露的實施方式相關地使用之「包括」、「包含」、「具有」等用語是同義的。如此處所使用的，「封裝」和「IC封裝」是同義的。如此處所用，當兩個元件至少部分地接觸時，它們是「相鄰的」。當用於描述一系列尺寸時，詞組「在X和Y之間」表示包含X和Y的範圍。為方便起見，詞組「圖1」可用於指稱為圖1A至1C的圖式集合，詞組「圖2」可用於指稱為圖2A至2C等的圖式集合。
圖1繪示IC結構100，根據各種實施方式。特別地，圖1A是IC結構100的頂視圖，圖1B是經由圖1A的截面B-B的側橫截面視圖，圖1C是經由圖1A的截面C-C的橫截面視圖。
IC結構100可包含多個鰭302。特別地，圖1中描繪的IC結構100的部分包含以2×2陣列配置的四個鰭302。在某些實施方式中，在圖1中繪示出的四個鰭302可以是鰭302的較大陣列(未示出)的一部分，並且可以位於該較大鰭302陣列的內部。IC結構100的鰭302不需要以規則陣列配置。
鰭302可以從基部300的表面301延伸。在某些實施方式中，基部300可以是塊狀半導體基板，而在其他實施方式中，基部300可以是絕緣體上矽(SOI)基板。基部300還可以包含淺溝槽隔離(STI)材料，圖1中未示出，但在下面參考圖18進行討論。
每個鰭302可具有兩個鰭端部蓋帽303。當兩個鰭302縱向對齊並相鄰時，「左」鰭302的「最右邊」鰭端部蓋帽303和「右」鰭302的「最左邊」鰭端部蓋帽303之間的空間(使用圖1A和1B的方位)此處可稱為鰭端部間隙327；圖1中繪示兩個鰭端部間隙327。為了便於討論，限定鰭端部間隙327的「左」側之鰭端部蓋帽303在此處中可稱為「左鰭端部蓋帽303-1」，並且限定鰭端部間隙327的「右」側之鰭端部蓋帽303在此處中可以稱為「右鰭端部蓋帽303-2」(再次，使用圖1A和1B的方位)。此處使用的用語「右」和「左」純粹是為了參考圖式的清楚說明。限定鰭端部間隙327的左鰭端部蓋帽303-1和右鰭端部蓋帽303-2可以被稱為彼此「面對」。在某些實施方式中，鰭端部間隙327的寬度317可以在25奈米和75奈米之間(例如，在40奈米和50奈米之間)。
鰭302可以是電晶體315的一部分；在圖1所繪示的特定實施方式中，每個鰭302可以是相關電晶體315的一部分。電晶體315可以包含源極及/或汲極(S/D)區321和閘極308，以控制經由S/D區321之間的通道在電晶體315中流動的電流。在圖1的IC結構100中，S/D區321可以沿著鰭302的長度在閘極308的對向側上靠近每個鰭302的鰭端部蓋帽303。S/D區321之間和閘極308下方的鰭302的區域可以提供相關聯電晶體315的通道。IC結構100還可以包含一或更多個S/D接點和一或更多個閘極接點(未示出)，以分別將電信號路由到S/D區321和閘極308或從S/D區321和閘極308將電信號路由。如此處所使用的，S/D區321可以被認為是相關聯鰭302的一部分。
各電晶體315可包含形成為至少二層的閘極308、閘極介電質307及閘極電極322。閘極介電質307可包含一層或層的堆疊。一或更多層可包含氧化矽、二氧化矽、碳化矽、及/或高介電常數(high-k)介電質材料。高介電常數介電質材料可包含諸如如鉿、矽、氧、鈦、鉭、鑭、鋁、鋯、鋇、鍶、釔、鉛、鈧、鈮和鋅的元素。可用於閘極介電質中的高介電常數(high-k)材料的實施例包含，但不限於，氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭氧化物和鈮酸鉛鋅。在某些實施方式中，當使用高介電常數材料時，退火工序可實施於閘極介電質上以增進它的品質。
取決於電晶體315是否是p型金屬氧化物半導體(PMOS)或n型金屬氧化物半導體(NMOS)電晶體，閘極電極322可以形成在閘極介電質307上並且可以包含至少一種p型功函數金屬或n型功函數金屬。在某些實施方案中，閘極電極322可由二或更多金屬層的堆疊組成，其中一或更多金屬層係功函數金屬層且至少一金屬層係填充金屬層。針對其他目的，可進一步包含金屬層，例如障壁層。對於PMOS電晶體，可用於閘極電極322的金屬包含，但不限於，釕、鈀、鉑、鈷、鎳、傳導金屬氧化物(例如，氧化釕)、及以及下面參考NMOS電晶體討論的任何金屬(例如，用於調整功函數)。針對於NMOS電晶體，用於閘極電極322的金屬包含，但不限於，鉿、鋯、鈦、鉭、鋁、這些金屬的合金、這些金屬的碳化物(例如，碳化鉿、碳化鋯、碳化鈦、碳化鉭、和碳化鋁)、以及上面參考PMOS電晶體討論的任何金屬(例如，用於調整功函數)。
每個閘極308可以各自具有兩個閘極端部蓋帽305，限定閘極308的橫向延伸(lateral extent)(例如，垂直於相關聯鰭302的縱向軸之閘極電極322的延伸)。當兩個電晶體315橫向對齊並相鄰時，兩個電晶體315的鄰近閘極端部蓋帽305之間的空間在此處中可稱為閘極端部間隙329；圖1中繪示兩個閘極端部間隙329。
S/D區321可以形成在與每個電晶體315的閘極308相鄰的鰭302內。S/D區321可以在電晶體315的操作期間作為載子的源/槽，並且可以具有n型導電性或p型導電性。S/D區321可以具有均勻的摻雜物濃度，或者可以包含相異濃度或相異摻雜物輪廓的子區。在某些實施方式中，鰭302中的兩個S/D區321可以具有相同的摻雜濃度輪廓；在其他實施方式中，鰭302中的S/D區321的摻雜濃度輪廓可以彼此不同。在某些實施方式中，S/D區321可使用一或更多替代半導體材料，例如鍺或III-V族材料或合金來形成。在進一步實施方式中，金屬及/或金屬合金的一或更多層可用於形成S/D區321。
在圖1的實施方式中，閘極邊緣隔離材料314可以設置在閘極端部間隙329中。特別地，閘極邊緣隔離材料314可以相鄰於面對的閘極端部蓋帽305，閘極端部蓋帽305限定閘極端部間隙329。閘極邊緣隔離材料314可以包含一或更多種介電質材料，並且可以在鄰近閘極308之間提供電障壁。因此，閘極邊緣隔離材料314可以隔離形成在閘極端部間隙329的任一側上的電晶體315。閘極邊緣隔離材料314可包含任何一或更多種介電質材料。雖然單數用語「材料」可用於指代閘極邊緣隔離材料314，但是閘極邊緣隔離材料314可包含多個介電質材料(例如，如下面參考圖19所討論的)。
閘極邊緣隔離材料314也可以設置在鰭端部間隙327中。因此，閘極邊緣隔離材料314還可以隔離形成在鰭302上的電晶體315，該鰭302縱向對齊和相鄰。在某些實施方式中，鰭端部間隙327中的閘極邊緣隔離材料314可以相鄰於限定相關聯鰭端部間隙327的鰭端部蓋帽303-1和303-2。
可以使用任何合適的技術製造圖1的IC結構100。例如，圖2至17繪示製造圖1的IC結構100的實施例工序中的各個階段。在圖2至17中，「A」、「B」和「C」子圖分別共享圖1A、1B、和1C的透視圖。
圖2繪示組合件200，包含從基部300延伸的鰭302。基部300可以採用此處揭露的任何形式(例如，參考圖1和18)。墊氧化物層306可以設置在鰭302的頂部上，並且硬遮罩層304可以設置在墊氧化物層306上。硬遮罩層304可以用於圖案化墊氧化物層306和鰭302。在某些實施方式中，墊氧化物層306可以包含氧化矽。在某些實施方式中，硬遮罩層304可以包含氮化矽。介電質材料的層310可以設置在鰭302的側面上，並且可以延伸到墊氧化物層306和硬遮罩層304的側面。在某些實施方式中，介電質材料310可以是虛置介電質材料，其可以在稍後的處理階段被移除並且被「永久」閘極介電質(如下所述)替換，而在其他實施方式中，介電質材料310本身可以是永久閘極介電質(例如，上面討論的閘極介電質307)。
圖3繪示在組合件200(圖2)上共形地沉積間隔物材料312之後的組合件202。在某些實施方式中，可以使用原子層沉積技術來沉積間隔物材料312。間隔物材料312的厚度319可以取任何合適的值；例如，在某些實施方式中，間隔物材料312可以沉積到10奈米和20奈米之間(例如，10奈米和15奈米之間)的厚度319。如圖3所繪示，間隔物材料312可以靠近鰭302的側面和鰭302的鰭端部蓋帽303。間隔物材料312可以是介電質材料，並且可以具有任何合適的材料組成物，例如氧化矽、氮化矽、氮氧化矽或其組合。
圖4繪示在組合件202(圖3)上相對於基部300的表面301以一定角度沉積保護材料313之後的組合件204，如箭頭323所示。可以選擇沉積角度，使得保護材料313在靠近右鰭端部蓋帽303-2的間隔物材料312上沉積得比靠近鰭端部間隙327的左鰭端部蓋帽303-1的間隔物材料312上沉積得更厚。例如，在某些實施方式中，靠近右鰭端部蓋帽303-2的保護材料313的厚度325可以在10奈米和15奈米之間(例如，12奈米)，而接近左鰭端部蓋帽303-1的保護材料313的厚度320可以在0奈米和10奈米之間(例如，在3奈米和7奈米之間)。在某些實施方式中，一些保護材料313可以沉積在鰭端部間隙327中(如圖4所示)，其量可以至少部分地取決於沉積角度。如圖4C所繪示，在垂直於鰭302的縱向軸的橫截面中保護材料313的厚度可以實質上是均勻的。可以使用任何合適的技術來沉積保護材料313；例如，在某些實施方式中，可以使用允許角度沉積的濺射工具將保護材料313濺射到組合件202上。保護材料313可具有任何合適的組成物。例如，在某些實施方式中，保護材料313可包含鈦、矽、氮化鈦、氧化矽或任何合適的濺射材料。
圖5繪示在使組合件204(圖4)的保護材料313凹陷之後的組合件206。可以使用任何合適的技術來執行保護材料313的凹陷，例如濕蝕刻，其在「向下」方向上移除保護材料313。可以選擇所執行的凹陷量，以便實質上移除靠近鰭端部間隙327的左鰭端部蓋帽303-1的間隔物材料312上之保護材料313，同時留下足夠的保護材料313以仍然實質上覆蓋靠近鰭端部間隙327的右鰭端部蓋帽303-2之間隔物材料312。在某些實施方式中，保護材料313可以凹陷2奈米至10奈米(例如，4奈米至8奈米之間)之間的量。
圖6繪示在「向下」蝕刻組合件206(圖5)的間隔物材料312之後的組合件208。保護材料313可以阻擋對保護材料313下方的任何間隔物材料312的蝕刻，因此可以僅蝕刻「暴露的」間隔物材料312。因為靠近鰭端部間隙327的左鰭端部蓋帽303-1之間隔物材料312暴露在組合件206中(並且靠近右鰭端部蓋帽303-2之間隔物材料312未暴露)，該蝕刻可以實質上移除靠近左鰭端部蓋帽303-1之間隔件材料312，同時使間隔物材料312靠近右鰭端部蓋帽303-2。在某些實施方式中，可以藉由蝕刻移除靠近左鰭端部蓋帽303-1的所有間隔物材料312，而在其他實施方式中，間隔物材料312的一些量可以保持靠近左鰭端部蓋帽303-1(例如，如圖6中所示)。例如，在某些實施方式中，保留在左鰭端部蓋帽303-1上之間隔物材料312的量可以具有0奈米和50奈米之間的高度331。可以使用任何合適的技術來蝕刻暴露的間隔物材料312，例如適當的定向選擇性蝕刻。
圖7繪示在從組合件208(圖6)移除保護材料313之後的組合件210。可以使用任何合適的技術來移除保護材料313，例如適當的選擇性蝕刻。
圖8繪示在組合件210(圖7)上相對於基部300的表面301以一定角度沉積額外保護材料313之後的組合件212，如箭頭333所示。可以針對額外保護材料313選擇沉積角度，使得額外保護材料313在靠近左鰭端部蓋帽303-1的間隔物材料312上沉積得比靠近鰭端部間隙327的右鰭端部蓋帽303-2的間隔物材料312沉積得更厚。因此，額外保護材料313的沉積可以與組合件204中的保護材料313的沉積「互補」(圖4)。在某些實施方式中，靠近左鰭端部蓋帽303-1的保護材料313的厚度335可以在10奈米和15奈米之間(例如，12奈米)，而接近右鰭端部蓋帽303-2的保護材料313的厚度337可以在0奈米和10奈米之間(例如，在3奈米和7奈米之間)。如上面參考圖4所述，並且如圖8所示，在某些實施方式中，一些額外保護材料313可以沉積在鰭端部間隙327中，其量可以至少部分地取決於沉積角度。如圖8C所繪示，在垂直於鰭302的縱向軸的橫截面中額外保護材料313的厚度可以實質上是均勻的。可以使用用於額外保護材料313的任何合適的沉積技術和材料組成物，例如上面參考圖4討論的任何實施方式。
圖9繪示在使組合件212(圖8)的額外保護材料313凹陷之後的組合件214。可以使用任何合適的技術來執行額外保護材料313的凹陷，並且可以移除任何期望厚度的額外保護材料313(例如，根據上面參考圖5討論的任何實施方式)。可以選擇所執行的凹陷量，以便實質上移除靠近鰭端部間隙327的右鰭端部蓋帽303-2的間隔物材料312上之保護材料313，同時留下足夠的保護材料313以仍然實質上覆蓋在組合件212的其他表面上的間隔物材料312。
圖10繪示在「向下」蝕刻組合件214(圖9)的間隔物材料312之後的組合件216。如上面參考圖6所討論的，額外保護材料313可以阻擋對額外保護材料313下方的任何間隔物材料312的蝕刻，因此可以僅蝕刻「暴露的」間隔物材料312。因為靠近鰭端部間隙327的右鰭端端蓋帽303-2的間隔物材料312在組合件214中暴露，所以該蝕刻可以實質上移除靠近右鰭端部蓋帽303-2之間隔物材料312，同時將隔離物材料312的其他部分留在適當位置。在某些實施方式中，可以藉由蝕刻移除靠近右鰭端部蓋帽303-2的所有間隔物材料312，而在其他實施方式中，間隔物材料312的一些量可以保持靠近右鰭端部蓋帽303-2(例如，如圖10中所示)。例如，在某些實施方式中，保留在右鰭端部蓋帽303-2上之間隔物材料312的量可以具有0奈米和50奈米之間的高度339。可以使用任何合適的技術來蝕刻暴露的間隔物材料312，例如適當的定向選擇性蝕刻。
圖11繪示在從組合件216(圖10)移除額外保護材料313之後的組合件218。可以使用任何合適的技術來移除額外保護材料313，例如適當的選擇性蝕刻。
圖12繪示在「向下」蝕刻組合件218(圖11)的間隔物材料312之後的組合件220。如本領域中已知的，該向下蝕刻可以實質上移除組合件216的「水平」表面上的間隔物材料312，同時將間隔物材料312留在組合件216的「垂直」表面上。特別地，如圖12所繪示，間隔物材料312可以保持靠近鰭302的側面，但是由於先前的處理，很少甚至沒有間隔物材料312可以保留在鰭端部蓋帽303上。
圖13繪示在組合件220(圖12)上沉積閘極邊緣隔離材料314之後的組合件222。如上所述，閘極邊緣隔離材料314可以包含任何合適的介電質材料，並且可以使用任何合適的技術來沉積。在某些實施方式中，在沉積閘極邊緣隔離材料314之後，可以使組合件222平坦化(例如，使用化學機械研磨技術)。
圖14繪示在從組合件222(圖13)移除間隔物材料312之後的組合件224。可以使用任何合適的蝕刻技術來選擇性地移除間隔物材料312。
圖15繪示在從組合件224(圖14)移除介電質材料310、墊氧化物層306、和硬遮罩層304之後的組合件226，並且在鰭302上共形地沉積「永久」閘極介電質307，隨後藉由沉積用於閘極電極322的材料。根據需要，組合件226(以及在IC結構100中)中的相異的閘極電極322可以具有相異的導電類型(例如，n型或p型)。在介電質材料310不是虛置材料而是永久性的實施方式中，介電質材料310可以不在組合件226中被替換。閘極邊緣隔離材料314可以限定閘極電極322相對於下伏鰭302的橫向延伸，並且如上所述，可以在橫向相鄰的閘極電極322之間提供隔離。
圖16繪示組合件228，在對組合件226(圖15)的閘極介電質307和閘極電極322進行圖案化之後以使鰭302的靠近鰭端部蓋帽303的部分被暴露。可以使用任何合適的圖案化技術來選擇性地移除這些區中的閘極介電質307和閘極電極322。
圖17繪示在鰭302的部分中形成S/D區321之後的組合件230，鰭302的部分在組合件228(圖16)中被暴露。在某些實施方式中，例如，可以使用佈植/擴散工序或蝕刻/沉積工序來形成S/D區321。於較前的工序，摻雜物，例如硼、鋁、銻、磷或砷，可被離子佈植到鰭302中以形成S/D區321。可在離子佈植工序後，退火工序活化摻雜物且造成它們更進一步擴散進入鰭302中。在之後的工序中，鰭302可首先被蝕刻以形成凹陷於S/D區321的位置。磊晶沉積工序可之後被實施而以提供S/D區321的材料填充凹陷。在某些實施方案中，S/D區321可使用矽合金製造，例如矽鍺或碳化矽。在某些實施方式中，磊晶沉積的矽合金可以用諸如硼、砷或磷的摻雜物原位摻雜。組合件230可以採用圖1的IC結構100的形式。可以在組合件230上執行進一步處理，諸如層間介電質(未示出)的沉積以及到閘極308和S/D區321的電接點(未示出)的形成。
圖18至22繪示根據各種實施方式的可以包含在IC結構100中的額外實施例特徵。參考此處的圖1和18至22中的任何一個所討論的任何特徵可以與IC結構100中的任何其他特徵組合。例如，如下面進一步討論的，圖19繪示閘極邊緣隔離材料314包含多個材料層的實施方式，而圖20繪示限定鰭端部間隙327的鰭端部蓋帽303的輪廓是相異的實施方式。圖19和20的這些特徵可以都在IC結構100中展示，使得根據本揭露的IC結構100具有閘極邊緣隔離材料314，其包含多個材料層的，以及限定鰭端部間隙327的鰭端部蓋帽303的輪廓是相異的。該特定組合僅是實施例，並且可以使用任何組合。圖18至22的許多元件與圖1至17共用；為了便於討論，不再重複對這些元件的描述，並且這些元件可以採用此處揭露的任何實施方式的形式。
如上所述，基部300可採用任何合適的形式。例如，在某些實施方式中，基部300可以包含塊狀單晶體基板，並且鰭302可以直接從塊狀基板形成(例如，以便與塊狀基板連續)。圖18是IC結構100的側橫截面視圖(共享圖1C的透視圖)，其基部300包含基板416和STI層418。上面討論的鰭302可以是「較高」鰭的較上部，其與基板416實質上鄰接並且在它們的基部處被STI層418間隔開。在某些實施方式中，基板416可為半導體材料系構成的半導體基板，半導體材料系包含例如n型或p型材料系統(或兩者的結合)。舉例而言，基板416可包含使用塊狀矽或SOI子結構而形成的晶體基板。在某些實施方式中，可使用替代材料以形成基板416，替代材料可以與矽相結合或不結合，替代材料包含但不限於鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、或銻化鎵。此外，分類為II-VI、III-V或IV的材料也可用以形成基板416。
如上所述，在某些實施方式中，閘極邊緣隔離材料314可包含多種相異的材料。例如，圖19繪示IC結構100(共享圖1C的透視圖)的實施方式，其中閘極邊緣隔離材料314包含較低的介電質材料434和相異的較高的介電質材料436。較低的介電質材料434和較高的介電質材料436可具有任何合適的材料組成物。例如，在某些實施方式中，較低的介電質材料434可以是氮化矽，較高的介電質材料436可以是金屬氧化物(例如，氧化鉿)。
在某些實施方式中，在鰭端部蓋帽303上移除間隔物材料312的兩個相異階段(分別由圖4至7和圖8至11表示)可能使下伏鰭302劣化並導致限定鰭端部間隙327之鰭端部蓋帽303的輪廓不對稱。例如，圖20繪示IC結構100(共享圖1B的透視圖)的實施方式，其中由於在每個鰭端部蓋帽303上執行相異的處理輪次，限定了鰭端部間隙327之鰭端部蓋帽303-1和303-2的輪廓(用粗線強調)是相異的。例如，鰭端部蓋帽303-1和303-2的輪廓的斜率或曲率可以相異。在某些實施方式中，鰭端部蓋帽303-1和303-2之間的表面IC結構可以不是完全「平坦的」，而是可以具有一些非零斜率(例如，如圖20所示)，因為在每個鰭端部蓋帽303上執行相異輪次的處理。
在某些實施方式中，上面參考圖2至13討論的處理操作可以導致靠近鰭302的底部之間隔物材料312變薄。因此，在某些實施方式中，閘極電極322本身可以在靠近鰭302的底部處「較薄」，並且閘極端部間隙329中的閘極邊緣隔離材料314隨後可以在靠近於鰭302的底部「較胖」。圖21繪示展示這些特徵的IC結構100的實施例(共享圖1C的透視圖)。
如上所述，在某些實施方式中，不是所有間隔物材料312都可以從鰭端部蓋帽303移除。圖22繪示IC結構100(共享圖1B的透視圖)的實施例，其包含保留靠近鰭端部蓋帽303之一些間隔物材料312。在某些實施方式中，保留靠近鰭端部蓋帽303之間隔物材料312的厚度341可小於5奈米(例如，在0奈米和2奈米之間，或在0奈米和3奈米之間)。在某些實施方式中，保留靠近在鰭端部蓋帽303上的間隔物材料312的厚度341可以小於相關聯鰭302的一側上的閘極308的厚度350(圖1A)的一半。
圖23是根據各種實施方式的製造IC結構的方法1000的流程圖。儘管可以參考此處揭露的IC結構100的特定實施方式來說明方法1000的操作，但是方法1000可以用於形成任何合適的IC結構。在圖23中以每個並且以特定順序繪示操作一次，但是可以根據需要對操作進行重新排序及/或重複(例如，當同時製造多個電子組件時，並行執行相異的操作)。
在1002處，間隔物材料可以共形地沉積在第一和第二鰭上。第一鰭可具有第一端部，其面向第二鰭的第二端部。例如，間隔物材料312可以共形地沉積在兩個縱向對齊的鰭302上。其中一個鰭302的左鰭端部蓋帽303-1可以面對另一個鰭302的右鰭端部蓋帽303-2(例如，如上面參照圖3所討論的)。
在1004處，可以以一定角度朝向第一端部沉積保護材料。例如，保護材料313可以以一定角度朝向左鰭端部蓋帽303-1沉積(例如，如上面參考圖8所討論的)。
在1006處，保護材料可以被凹陷以暴露第二端部上的間隔物材料。例如，保護材料313可以是凹陷的，以暴露右鰭端部蓋帽303-2上的間隔物材料312(例如，如上面參考圖9所討論的)。
在1008處，可以向下蝕刻間隔物材料以移除第二端部上的至少一些暴露的間隔物材料。例如，可以向下蝕刻間隔物材料312以移除第二鰭端部蓋帽303-2上的至少一些暴露的間隔物材料312(例如，如上面參考圖10所討論的)。
此處揭露的IC結構100可以包含在任何合適的電子組件中。圖24至28繪示設備的各種實施例，其可以包含此處揭露的任何IC結構100。
圖24是晶圓1500和晶粒1502的頂視圖，其可包含根據此處揭露的任何實施方式的一或更多IC結構100。晶圓1500可以由半導體材料所組成，並且可以包含具有形成在晶圓1500的表面上的IC結構(例如，IC結構100)的一個或更多個晶粒1502。每個晶粒1502可以是半導體產品的重複單元，其包含任何合適的IC。在完成半導體產品的製造之後，晶圓1500可以經歷切割工序，其中晶粒1502彼此分離以提供半導體產品的離散「晶片」。晶粒1502可以包含一或更多個IC結構100(例如，作為一或更多個電晶體的一部分，例如下面討論的圖25的一些電晶體315)及/或用於將電信號路由到電晶體的支援電路，以及任何其他IC組件。在某些實施方式中，晶圓1500或晶粒1502可以包含記憶體裝置(例如，隨機存取記憶體(RAM)裝置、諸如靜態RAM(SRAM)裝置、磁RAM(MRAM)裝置、電阻RAM(RRAM)裝置、導電橋接RAM(CBRAM)裝置等)、邏輯裝置(例如，AND、OR、NAND、或NOR閘)或任何其他合適的電路元件。這些裝置中的多個可以被組合在單個晶粒1502上。例如，由多個記憶體裝置形成的記憶體陣列可被形成在相同晶粒1502上，如(例如，圖28之處理裝置1802)或其它邏輯，其被組態以將資訊儲存在記憶體裝置中或執行儲存在記憶體陣列中之指令的處理裝置。
圖25是IC裝置1600的橫截面側視圖，該IC裝置1600可以包含一或更多IC結構100，根據此處揭露的任何實施方式的。一或更多個IC裝置1600可以被包含在一或更多個晶粒1502中(圖24)。IC裝置1600可以形成在基板416(例如，圖24的晶圓1500)上，並且可以包含在晶粒(例如，圖24的晶粒1502)中。IC裝置1600的基板416可以採用此處揭露的任何形式。雖然此處說明可形成基板416的一些材料實施例，但是，可使用任何可以作為IC裝置1600的基礎的材料。基板416可以是單個晶粒(例如，圖24的晶粒1502)或晶圓(例如，圖24的晶圓1500)的一部分。
如上所述，IC裝置1600可以包含設置在基板416上的一或更多個裝置層1604。裝置層1604可以包含形成在基板416上的一或更多個電晶體315(例如，金屬氧化物半導體場效電晶體(MOSFET))的特徵。在某些實施方式中，電晶體315可以採用上面參考圖1討論的任何形式。電晶體315不限於圖25中所示的類型和配置，並且可以包含各種其他類型和配置，例如平面電晶體、非平面電晶體、或兩者的組合。非平面電晶體可包含FinFET電晶體，例如雙閘極電晶體或三閘極電晶體，以及環繞周圍或全環繞閘極電晶體，例如奈米帶及奈米線電晶體。
在某些實施方式中，裝置層1604可以包含一或更多個IC結構100(例如，包含電晶體315)。圖25繪示裝置層1604中的一定數量的電晶體315以用於說明目的，但是任何數量和結構的電晶體315可以包含在裝置層1604中。包含在裝置層1604中的IC結構100可以被稱為「前端」結構。在某些實施方式中，IC裝置1600可以不包含任何前端IC結構100。裝置層1604中的一或更多個IC結構100(例如，一或更多個電晶體315)可以耦接到裝置層1604中的任何合適的其他者，到金屬化堆疊1619中的任何裝置(下面討論)、及/或傳導接點1636中的一或更多個(下面討論)。
諸如電源及/或輸入/輸出(I/O)信號的電信號可以透過設置在裝置層1604(被繪示在圖25中為互連體層1606至1610)上的一或更多個互連體層路由到裝置層1604的裝置(例如，IC結構100的電晶體315)及/或從該裝置層1604的該裝置路由出。例如，裝置層1604的電性傳導特徵(例如，閘極308和S/D接點1624)可以與互連體層1606至1610的互連體結構1628電耦接。一或更多個互連體層1606至1610可以形成IC裝置1600的金屬化堆疊(也稱為「層間介電質(ILD)堆疊」)1619。在某些實施方式中，根據此處揭露的任何技術，一或更多個IC結構100可以設置在互連體層1606至1610中的一或更多個中。圖25未繪示出金屬化堆疊1619中的任何IC結構100以便於說明，但是任何數量和配置的IC結構100可以包含在金屬化堆疊1619中的任何一或更多個層中。包含在金屬化堆疊層1619中的IC結構100可以稱為「後端」結構。在某些實施方式中，IC裝置1600可以不包含任何後端IC結構100；在某些實施方式中，IC裝置1600可以包含前端IC結構100和後端IC結構100兩者。金屬化疊層1619中的一或更多個IC結構100可以耦接到裝置層1604中的任何合適的裝置，及/或耦接到傳導接點1636中的一或更多個(下面討論)。
互連體結構1628可以配置在互連體層1606至1610內，以根據各種設計來路由電信號(具體地，該配置不限於圖25中所示的互連體結構1628的特定配置)。儘管在圖25中描繪了特定數量的互連體層1606至1610，但是本揭露的實施方式包含具有比所描繪的更多或更少的互連體層的IC裝置。
在某些實施方式中，互連體結構1628可以包含填充有諸如金屬的電性傳導材料的線1628a及/或通孔1628b。線1628a可以配置成在平面的方向上路由電信號，該平面實質上與形成裝置層1604的基板416的表面平行。例如，線1628a可以從圖25的視角沿著進出頁面的方向路由電信號。通孔1628b可以配置成在平面的方向上路由電信號，該平面實質上與形成裝置層1604的基板416的該表面垂直。在某些實施方式中，通孔1628b可以將相異互連體層1606至1610的線1628a電耦接在一起。
互連體層1606至1610可以包含設置在互連體結構1628之間的介電質材料1626，如圖25所示。在某些實施方式中，設置在互連體層1606至1610中的相異互連體層中的互連體結構1628之間的介電質材料1626可以具有相異的組成物；在其他實施方式中，相異互連體層1606至1610之間的介電質材料1626的組成物可以是相同的。
可以在裝置層1604上直接形成第一互連體層1606(稱為金屬1或「M1」)。在某些實施方式中，第一互連體層1606可以包含線1628a及/或通孔1628b，如圖所示。第一互連體層1606的線1628a可以與裝置層1604的接點(例如，S/D接點1624)耦接。
可以在第一互連體層1606上直接形成第二互連體層1608(稱為金屬2或「M2」)。在某些實施方式中，第二互連體層1608可以包含通孔1628b，以將第二互連體層1608的線1628a與第一互連體層1606的線1628a耦接。儘管為了清楚起見，線1628a和通孔1628b在結構上用每條互連體層內的線(例如，在第二互連體層1608內)描繪，但是線1628a和通孔1628b可以在結構上及/或在實質上鄰接(例如，在雙鑲嵌工序期間同時被填充)於某些實施方式中。
根據結合第二互連體層1608或第一互連體層1606描述的類似技術和組態，可以在第二互連體層1608上連續形成第三互連體層1610(被稱為金屬3或「M3」)(及額外互連體層，視需要)。在某些實施方式中，IC裝置1600中之金屬化堆疊1619中「更高」的互連體層(即，更遠離裝置層1604)可以更厚。
IC裝置1600可以包含焊阻材料1634(例如，聚醯亞胺或類似材料)和形成在互連體層1606至1610上的一或更多個傳導接點1636。在圖25中，傳導接點1636被繪示為採用接合墊(bond pad)的形式。傳導接點1636可以與互連體結構1628電耦接，並且被配置為將電晶體315的電信號路由到其他外部裝置。例如，焊接合可以形成在一或更多個傳導接點1636上，以將包含IC裝置1600的晶片與另一個組件(例如，電路板)機械及/或電耦接。IC裝置1600可以包含額外或替代結構，以路由來自互連體層1606至1610的電信號；例如，傳導接點1636可以包含其他類似部件(例如，柱)，其將電信號路由到外部組件。
圖26是實施例IC封裝1650的橫截面視圖，其可以包含其中具有一個或多個IC結構100的晶粒1656(例如，如上面參考圖24和圖25所討論的)。封裝基板1652可以由介電質材料形成，並且可以具有傳導路徑，其延伸穿過面1672和面1674之間、或者面1672上的相異位置之間、及/或面1674上的相異位置之間的介電質材料。這些傳導路徑可以採用上面參考圖25討論的任何互連體結構1628的形式。
IC封裝1650可以包含耦接到封裝基板1652的晶粒1656，透過晶粒1656的傳導接點1654、第一級互連體1658、和封裝基板1652的傳導接點1660。傳導接點1660可以經由封裝基板1652耦接到傳導路徑1662，允許晶粒1656內的電路電耦接至傳導接點1664中的各個傳導接點或電耦接到封裝基板1652中所包含的任何裝置(未示出)。圖26中所繪示的第一級互連體1658是焊凸塊，但是可以使用任何合適的第一級互連體1658。如此處所用，「傳導接點」可以指用作相異組件之間的電介面的傳導材料(例如，金屬)的一部分；傳導接點可以凹陷，與元件表面齊平或從組件表面延伸，並且可以採用任何合適的形式(例如，傳導墊或插座)。
在某些實施方式中，下填材料1666可以圍繞第一級互連體1658設置在晶粒1656和封裝基板1652之間，並且模具化合物1668可以設置在晶粒1656周圍並與封裝基板1652接觸。在某些實施方式中，下填材料1666可以與模具化合物1668相同。可以用於下填材料1666和模具化合物1668的實施例材料是環氧樹脂模製材料，如果合適的話。第二級互連體1670可以耦接到傳導接點1664。圖26中所繪示的第二級互連體1670是焊球(例如，用於球柵格陣列配置)，但是可以使用任何合適的第二級互連體1670(例如，栓銷柵格陣列配置中的栓銷或者平面柵格陣列配置中的平面)。第二級互連體1670可用於將IC封裝1650耦接到另一組件，例如電路板(例如，主機板)、中介層、或另一IC封裝，如本領域中已知的並且參考圖27如下文所述。
儘管圖26中所繪示的IC封裝1650是倒裝晶片封裝，但是可以使用其他封裝架構。例如，IC封裝1650可以是球柵格陣列(BGA)封裝，例如嵌入式晶圓級球柵格陣列(eWLB)封裝。在另一實施例中，IC封裝1650可以是晶圓級晶片規模封裝(WLCSP)或面板扇出(FO)封裝。儘管在圖26的IC封裝1650中繪示單晶粒1656，但IC封裝1650可以包含多個晶粒1656(例如，具有包含IC結構100多個晶粒1656中的一或更多個)。IC封裝1650可以包含額外的被動組件，例如設置在封裝基板1652的第一面1672或第二面1674上的表面安裝電阻器、電容器、和電感器。更一般地，IC封裝1650可以包含本領域中已知的任何其他主動或被動組件。
圖27是IC裝置組合件1700的橫截面側視圖，其可以包含一或更多個IC封裝或其他電子組件(例如，晶粒)，包含一或更多個IC結構100，根據此處揭露的任何實施方式。IC裝置組合件1700包含設置在電路板1702(其可以是例如主機板)上的多個組件。IC裝置組合件1700包含設置在電路板1702的第一面1740和電路板1702的對置的第二面1742上的元件；通常，組件可以設置在面1740和1742中的一或兩者上。下面參考IC裝置組合件1700討論的任何IC封裝可以採用上面參考圖26討論的IC封裝1650的任何實施方式的形式(例如，可以包含晶粒中的一或更多個IC結構100)。
在某些實施方式中，電路板1702可以是印刷電路板(PCB)，其包含藉由介電質材料的層彼此分開並藉由電性傳導通孔互連的多個金屬層。可以以期望的電路圖案形成任何一或更多個金屬層，以在耦接到電路板1702的組件之間路由電信號(可選地與其他金屬層結合)。在其他實施方式中，電路板1702可以是非PCB基板。
圖27中所繪示的IC裝置組合件1700包含藉由耦接組件1716耦接到電路板1702的第一面1740的封裝上中介層結構(package-on-interposer structure)1736。耦接組件1716可以將封裝上中介層結構1736電耦接和機械耦接到電路板1702，並且可包含焊球(如圖27所示)、插座的凸形和凹形部分、粘合劑、下填材料及/或任何其它合適的電氣和/或機械耦接結構。
封裝上中介層結構1736可包含藉由耦接組件1718耦接至中介層1704的IC封裝1720。耦接組件1718可採取任何合適的形式用於應用，諸如上面參考耦接組件1716所討論的形式。雖然在圖27中顯示為單個IC封裝1720，但是多個IC封裝可被耦接至中介層1704；實際上，額外的中介層可以被耦接到中介層1704。中介層1704可提供用於橋接電路板1702和IC封裝1720的中介基板。IC封裝1720可以是或者包含例如晶粒(圖24的晶粒1502)、IC裝置(例如，圖25的IC裝置1600)或任何其他合適的組件。通常，中介層1704可延展連接至更寬節距，或將連接體再路由至相異連接體。例如，中介層1704可將IC封裝1720(例如，晶粒)耦接至用於耦接至電路板1702的耦接組件1716之一組BGA傳導接點。於圖27所繪示的實施方式中，IC封裝1720和電路板1702被附接至中介層1704的對置側；於其他實施方式中，IC封裝1720和電路板1702可被附接到中介層1704的相同側。在某些實施方式中，三或更多個組件可經由中介層1704互連。
中介層1704可以由環氧樹脂、玻璃纖維增強環氧樹脂、有無機填充物的環氧樹脂、陶瓷材料、或是例如聚醯亞胺等聚合物材料所形成。在某些實施方式中，中介層1704可以由交替的剛硬或可撓性材料所形成，可包含上述用於半導體基板中的相同材料，例如矽、鍺、及其它III-V族和IV族材料。中介層1704包含金屬互連體1708及通孔1710，通孔1710可包含但不侷限於矽通孔(TSVs)1706。中介層1704又可包含嵌入裝置1714，嵌入裝置1714包含被動及主動裝置兩者。這些裝置可包含但不限於電容器、解耦電容器、電阻器、電感器、保險絲、二極體、變壓器、感測器、及靜電放電(ESD)裝置、以及記憶體裝置。例如射頻裝置、功率放大器、功率管理裝置、天線、陣列、感測器、及為微機電系統(MEMS)裝置等更複雜的裝置也可以被形成於中介層1704上。封裝上中介層結構1736可以採用本領域中已知的任何封裝插入結構的形式。
IC裝置組合件1700可包含藉由耦接組件1722耦接到電路板1702的第一面1740的IC封裝1724。耦接組件1722可以採用上面參考耦接組件1716所討論的任何實施方式的形式，並且IC封裝1724可以採用上面參考IC封裝1720所討論的任何實施方式的形式。
圖27中所繪示的IC裝置組合件1700包含藉由耦接組件1728耦接到電路板1702的第二面1742的疊合式封裝(package-on-package)結構1734。疊合式封裝結構1734可以包含藉由耦接組件1730耦接在一起的IC封裝1726和IC封裝1732，使得IC封裝1726設置在電路板1702和IC封裝1732之間。耦接組件1728和1730可以採用上面討論的耦接組件1716的任何實施方式的形式，並且IC封裝1726和1732可以採用上面討論的IC封裝1720的任何實施方式的形式。可以根據本領域中已知的任何疊合式封裝結構來組態疊合式封裝結構1734。
圖28是實施例電裝置1800的方塊圖，該電裝置可以包含根據此處揭露的任何實施方式的一或更多個IC結構100。例如，電裝置1800的任何合適的組件可包含此處揭露的IC封裝1650、IC裝置1600、或晶粒1502中的一或更多個。圖28中繪示包含在電裝置1800中的多個組件，但是可以省略或複製這些組件中的任何一個或更多個，以適合於應用。在某些實施方式中，電裝置1800中包含的一些或所有組件可以附接到一或更多個主機板。在某些實施方式中，這些組件中的一些或全部被製造到單系統晶片(SoC)晶粒上。
另外，在各種實施方式中，電裝置1800可以不包含圖28中所繪示的一或更多個組件，但是電裝置1800可以包含用於耦接到一或更多個組件的介面電路。例如，電裝置1800可以不包含顯示裝置1806，但是可以包含顯示裝置1806可以耦接到的顯示裝置介面電路(例如，連接器和驅動器電路)。在另一組實施例中，電裝置1800可以不包含音訊輸入裝置1824或音訊輸出裝置1808，但是可以包含音訊輸入裝置1824或音訊輸出設備1808可以耦接的音訊輸入或輸出裝置介面電路(例如，連接器和支援電路)。
電裝置1800可以包含處理裝置1802(例如，一或更多個處理裝置)。如此處所使用，用語「處理裝置」或「處理器」可意指處理來自暫存器及/或記憶體的電子資料以將該電子資料轉換成可儲存在暫存器及/或記憶體中的其它電子資料之任何裝置或裝置的一部分。處理裝置1802可以包含一或更多個數位信號處理器(DSP)、特殊應用積體電路(ASIC)、中央處理單元(CPU)、圖形處理單元(GPU)、加密處理器(在硬體內執行加密算法的專用處理器)、伺服器處理器、或任何其他合適的處理裝置。電裝置1800可以包含記憶體1804，其本身可以包含一或更多個存記憶體裝置，諸如易失性記憶體(例如，動態隨機存取記憶體(DRAM))、非揮發性記憶體(例如，唯讀記憶體(ROM))、快閃記憶體、固態記憶體、及/或硬體驅動器。在某些實施方式中，記憶體1804可以包含與處理裝置1802共享晶粒的記憶體。該記憶體可以用作高速緩衝記憶體，並且可以包含嵌入式動態隨機存取記憶體(eDRAM)或自旋轉移轉矩磁隨機存取記憶體(STT-MRAM)。
在某些實施方式中，電裝置1800可以包含通訊晶片1812(例如，一或更多個通訊晶片)。例如，通訊晶片1812可以被組態用於管理用於向電裝置1800轉移資料和從電裝置1800轉移資料的無線通訊。用語「無線」及其衍生詞可被用來描述電路、裝置、系統、方法、技術、通訊頻道、等等，其可經由使用透過非固態媒體之經調變的電磁輻射來通訊資料。該用語並非暗示相關裝置不含有任何線路，儘管在一些實施方式中它們可能不包含任何線路。
通訊晶片1812可以實施任何無線標準或是通訊協定，包含但不限於電機電子工程師學會(IEEE)標準包含：Wi-Fi(IEEE 802.11系列)、IEEE 802.16標準(例如IEEE 802.16-2005修正版)、長程演化(LTE)計劃及任何修正、更新、及/或修訂(例如進階LTE計劃、超行動寬頻(UMB)計劃(也稱為「3GPP2」)等等)。IEEE 802.16共容寬頻無線存取(BWA)網路一般稱為WiMAX網路，WiMAX是縮寫，代表全球互通微波存取，用於通過IEEE 802.16標準之一致性及互通性測試的產品之認證標章。通訊晶片1812可根據全球行動通訊系統(GSM)、一般分封無線電服務(GPRS)、通用行動電信系統(UMTS)、高速封包存取(HSPA)、演進HSPA(E-HSPA)、或LTE網路而操作。通訊晶片1812可以根據GSM演進增強資料(EDGE)、GSM EDGE無線電存取網路(GERAN)、通用陸面無線電存取網路(UTRAN)、或演進UTRAN(E-UTRAN)而操作。通訊晶片1812可根據碼分多重存取(CDMA)、分時多存取(TDMA)、數位增強無線電信(DECT)、演進資料最佳化(EV-DO)、及其衍生、以及以3G、4G、5G、及更新的世代標示的任何其它無線通信協定而操作。在其它實施方式中，通訊晶片1812可以根據其它無線協定而操作。電裝置1800可以包含天線1822以促進無線通訊及/或接收其他無線通訊(諸如AM或FM無線電傳輸)。
在某些實施方式中，通訊晶片1812可以管理有線通訊，例如電、光或任何其他合適的通訊協定(例如，乙太網)。如上所述，通訊晶片1812可以包含多個通訊晶片。舉例而言，第一通訊晶片1812專用於例如Wi-Fi或藍牙等較短程無線通訊，而第二通訊晶片1812專用於例如全球定位系統(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO、或等等較長程無線通訊。在某些實施方式中，第一通訊晶片1812可以專用於無線通訊，第二通訊晶片1812可以專用於有線通訊。
電裝置1800可以包含電池/電力電路1814。電池/電力電路1814可以包含一或更多個能量儲存裝置(例如，電池或電容器)及/或用於將電裝置1800的組件耦接到與電裝置1800分開的能量源的電路(例如，AC線電力)。
電裝置1800可以包含顯示裝置1806(或對應的介面電路，如上所述)。顯示裝置1806可以包含任何視覺指示器、諸如抬頭顯示器、電腦監視器、投影機、觸控螢幕顯示器、液晶顯示器(LCD)、發光二極體顯示器、或平板顯示器。
電裝置1800可以包含音訊輸出裝置1808(或對應的介面電路，如上所述)。音訊輸出裝置1808可以包含產生可聽指示器的任何裝置，例如喇叭、耳機、或耳塞。
電裝置1800可以包含音訊輸入裝置1824(或對應的介面電路，如上所述)。音訊輸入裝置1824可以包含產生表示聲音的信號的任何裝置，例如麥克風、麥克風陣列或數位樂器(例如，具有音樂數位介面(MIDI)輸出的樂器)。
電裝置1800可以包含GPS裝置1818(或對應的介面電路，如上所述)。GPS裝置1818可以與基於衛星的系統通訊，並且可以接收電裝置1800的位置，如本領域中已知的。
電裝置1800可以包含其他輸出裝置1810(或對應的介面電路，如上所述)。其他輸出裝置1810的實施例可以包含音訊編解碼器、視訊編解碼器、影印機、用於向其他裝置提供資訊的有線或無線發射器、或額外儲存裝置。
電裝置1800可以包含其他輸入裝置1820(或對應的介面電路，如上所述)。其他輸入裝置1820的實施例可以包含加速度計、陀螺儀、羅盤、圖像擷取裝置、鍵盤、諸如滑鼠的游標控制裝置、觸控筆、觸控板、條碼讀取器、快速響應(QR)代碼讀取器、任何感測器或射頻識別(RFID)讀取器。
電裝置1800可以具有任何期望的形式因子，例如手持或行動電裝置(例如，手機、智慧電話、行動網際網路裝置、音樂播放器、平板電腦、膝上型電腦、隨身型易網機、超薄行動電腦、個人數位助理(PDA)、超薄行動個人電腦等)、桌上型電裝置、伺服器或其他聯網計算組件、影印機、掃描器、監視器、機上盒、娛樂控制單元、車輛控制單元、數位相機，數位視訊記錄器或可穿戴電裝置。在某些實施方式中，電裝置1800可以是處理資料的任何其他電子裝置。
以下段落提供了此處揭露的實施方式的各種實施例。
實施例1是一種積體電路(IC)結構，包含：第一半導體鰭，具有第一鰭端部蓋帽；第二半導體鰭，具有第二鰭端部蓋帽，其中該第二鰭端部蓋帽面對該第一鰭端部蓋帽；第一閘極，於該第一半導體鰭上方，其中，第一閘極具有第一閘極端部蓋帽；第二閘極，於該第二半導體鰭上方，其中，該第二閘極具有面對該第一閘極端部蓋帽的第二閘極端部蓋帽；以及閘極邊緣隔離材料，相鄰於該第一鰭端部蓋帽、該第二鰭端部蓋帽、該第一閘極端部蓋帽、和該第二閘極端部蓋帽。
實施例2可以包含實施例1之標的，並且可以進一步指出該第一鰭端部蓋帽和該第二鰭端部蓋帽具有相異輪廓。
實施例3可以包含實施例1和2中任一者之標的，並且可以進一步指出該第一閘極朝向該第一半導體鰭的基部比朝向該第一半導體鰭的頂部更窄。
實施例4可以包含實施例1至3中任一者之標的，並且可以進一步包含間隔物材料，靠近該第一鰭端部蓋帽的底部。
實施例5可以包含實施例4之標的，並且可以進一步指出該間隔物材料具有小於50奈米的高度。
實施例6可以包含實施例4和5中任一者之標的，並且可以進一步指出該間隔物材料具有小於5奈米的厚度。
實施例7可以包含實施例4至6中任一者之標的，並且可以進一步指出該間隔物材料具有小於在該第一半導體鰭的一側上的該第一閘極的厚度的一半的厚度。
實施例8可以包含實施例4至7中任一者之標的，並且可以進一步指出該間隔物材料包含矽和氧。
實施例9可以包含實施例1至8中任一者之標的，並且可以進一步指出該閘極邊緣隔離材料包含較低的介電質材料和相異的較高的介電質材料。
實施例10是一種積體電路(IC)結構，包含：第一半導體鰭，具有第一鰭端部蓋帽；第二半導體鰭，具有第二鰭端部蓋帽，其中該第二鰭端部蓋帽面對該第一鰭端部蓋帽，且該第二鰭端部蓋帽具有與該第一鰭端部蓋帽相異的輪廓；第一閘極，於該第一半導體鰭上方，其中，第一閘極包含第一閘極端部蓋帽；第二閘極，於該第二半導體鰭上方，其中，該第二閘極包含第二閘極端部蓋帽；以及閘極邊緣隔離材料，相鄰於該第一閘極端部蓋帽和該第二閘極端部蓋帽。
實施例11可以包含實施例10之標的，並且可以進一步指出該閘極邊緣隔離材料包含矽和氮。
實施例12可以包含實施例10和11中任一者之標的，並且可以進一步指出該第一閘極朝向該第一半導體鰭的基部比朝向該第一半導體鰭的頂部更窄。
實施例13可以包含實施例10至12中任一者之標的，並且可以進一步包含：
間隔物材料，靠近該第一鰭端部蓋帽的底部。
實施例14可以包含實施例13之標的，並且可以進一步指出該間隔物材料具有小於50奈米的高度。
實施例15可以包含實施例13和14中任一者之標的，並且可以進一步指出該間隔物材料具有小於5奈米的厚度。
實施例16可以包含實施例13至15中任一者之標的，並且可以進一步指出該間隔物材料具有小於在該第一半導體鰭的一側上的該第一閘極的厚度的一半的厚度。
實施例17是一種製造積體電路(IC)結構的方法，包含：形成具有第一端部蓋帽的第一鰭，其中，該第一鰭實質上垂直於基板表面；形成具有第二端部蓋帽的第二鰭，其中，該第二鰭實質上垂直於該基板表面，且該第二鰭端部蓋帽面對該第一鰭端部蓋帽；共形沉積間隔物材料，其中，該間隔物材料沉積於該第一鰭和該第二鰭的側面和端部蓋帽上；以非垂直於該基板表面的角度沉積保護材料，其中，該保護材料靠近該第一端部蓋帽的頂部比靠近該第二端部蓋帽的頂部沉積更厚；使該保護材料凹陷以暴露靠近該第二端部蓋帽的該頂部之間隔物材料，其中，在該凹陷之後，靠近該第一端部蓋帽的該頂部之間隔物材料被保護材料覆蓋；以及在使該保護材料凹陷之後，在垂直於該基板表面的方向上蝕刻該間隔物材料，其中，蝕刻該間隔物材料移除在該第二端部蓋帽上的該間隔物材料的至少一些。
實施例18可以包含實施例17之標的，並且可以進一步指出該保護材料包含氮化鈦。
實施例19可以包含實施例17和18中任一者之標的，並且可以進一步指出藉由原子層沉積來共形地沉積該間隔物材料。
實施例20可以包含實施例17至19中任一者之標的，並且可以進一步指出藉由濺射來沉積該保護材料。
實施例21可以包含實施例17至20中任一者之標的，並且可以進一步指出該第一鰭端部蓋帽和該第二鰭端部蓋帽之間的距離是在25奈米和75奈米之間。
實施例22可以包含實施例17至21中任一者之標的，並且可以進一步指出定向蝕刻該間隔物材料移除在該第二端部蓋帽上該間隔物材料的厚度的至少一半。
實施例23可以包含實施例17至22中任一者之標的，並且可以進一步指出該角度是第一角度，且該方法進一步包含：在蝕刻該間隔物材料之後，移除該保護材料；以非垂直於該基板表面的第二角度沉積額外保護材料，其中，該額外保護材料靠近該第二端部蓋帽的該頂部比靠近該第一端部蓋帽的該頂部沉積更厚；使該額外保護材料凹陷以暴露靠近該第一端部蓋帽的該頂部之間隔物材料，其中，在該凹陷之後，該第二端部蓋帽的該頂部被該額外保護材料覆蓋；以及在使該額外保護材料凹陷之後，在垂直於該基板表面的方向上蝕刻該間隔物材料，其中，蝕刻該間隔物材料移除在該第一端部蓋帽上的該間隔物材料的至少一些。
實施例24可以包含實施例23之標的，並且可以進一步包含：在蝕刻該間隔物材料以在該第一端部蓋帽上移除該間隔物材料的至少一些之後，移除該額外保護材料；在移除該額外保護材料之後，蝕刻該剩餘間隔物材料，以在該第一鰭和該第二鰭的側面上形成間隔物；以及在形成該間隔物之後，沉積閘極邊緣隔離材料。
實施例25可以包含實施例24之標的，並且可以進一步包含：在沉積該閘極邊緣隔離材料之後，移除該間隔物以形成空腔；以及形成閘極於該空腔中。
實施例26是一種計算裝置，包含：電路板；以及積體電路(IC)封裝耦接至該電路板，其中，該IC封裝包含晶粒，該晶粒包含IC結構，以及該IC結構包含第一半導體鰭，具有第一鰭端部蓋帽，第二半導體鰭，具有第二鰭端部蓋帽，其中該第二鰭端部蓋帽面對該第一鰭端部蓋帽，第一閘極，於該第一半導體鰭上方，其中，該第一閘極具有第一閘極端部蓋帽，第二閘極，於該第二半導體鰭上方，其中，該第二閘極具有面對該第一閘極端部蓋帽的第二閘極端部蓋帽，以及閘極邊緣隔離材料，相鄰於該第一鰭端部蓋帽、該第二鰭端部蓋帽、該第一閘極端部蓋帽、和該第二閘極端部蓋帽。
實施例27可以包含實施例26之標的，並且可以進一步包含無線通訊天線，耦接至該電路板。
實施例28可以包含實施例26和27中任一者之標的，並且可以進一步指出該計算裝置是手持或可穿戴計算裝置。
100‧‧‧IC結構200‧‧‧組合件202‧‧‧組合件204‧‧‧組合件206‧‧‧組合件208‧‧‧組合件210‧‧‧組合件212‧‧‧組合件214‧‧‧組合件216‧‧‧組合件218‧‧‧組合件220‧‧‧組合件222‧‧‧組合件224‧‧‧組合件226‧‧‧組合件228‧‧‧組合件230‧‧‧組合件300‧‧‧基部301‧‧‧表面302‧‧‧鰭303-1‧‧‧鰭端部蓋帽303-2‧‧‧鰭端部蓋帽304‧‧‧硬遮罩層305‧‧‧閘極端部蓋帽306‧‧‧墊氧化物層307‧‧‧閘極介電質308‧‧‧閘極310‧‧‧介電質材料312‧‧‧間隔物材料313‧‧‧保護材料314‧‧‧閘極邊緣隔離材料315‧‧‧電晶體317‧‧‧寬度319‧‧‧厚度320‧‧‧厚度321‧‧‧S/D區322‧‧‧閘極電極323‧‧‧箭頭325‧‧‧厚度327‧‧‧鰭端部間隙329‧‧‧閘極端部間隙331‧‧‧高度333‧‧‧箭頭335‧‧‧厚度337‧‧‧厚度339‧‧‧高度341‧‧‧厚度350‧‧‧厚度416‧‧‧基板418‧‧‧STI層434‧‧‧介電質材料436‧‧‧介電質材料1000‧‧‧方法1002‧‧‧流程1004‧‧‧流程1006‧‧‧流程1008‧‧‧流程1500‧‧‧晶圓1502‧‧‧晶粒1600‧‧‧IC裝置1604‧‧‧裝置層1606‧‧‧互連體層1608‧‧‧互連體層1610‧‧‧互連體層1619‧‧‧金屬化堆疊1624‧‧‧S/D接點1626‧‧‧介電質材料1628‧‧‧互連體結構1628a‧‧‧線1628b‧‧‧通孔1634‧‧‧焊阻材料1636‧‧‧傳導接點1650‧‧‧實施例IC封裝1652‧‧‧封裝基板1654‧‧‧傳導接點1656‧‧‧晶粒1658‧‧‧第一級互連體1660‧‧‧傳導接點1662‧‧‧傳導路徑1664‧‧‧傳導接點1666‧‧‧下填材料1668‧‧‧模具化合物1670‧‧‧第二級互連體1672‧‧‧第一面1674‧‧‧第二面1700‧‧‧IC裝置組合件1702‧‧‧電路板1704‧‧‧中介層1706‧‧‧矽通孔1708‧‧‧金屬互連體1710‧‧‧通孔1714‧‧‧嵌入裝置1716‧‧‧耦接組件1718‧‧‧耦接組件1720‧‧‧IC封裝1722‧‧‧耦接組件1724‧‧‧IC封裝1726‧‧‧IC封裝1728‧‧‧耦接組件1730‧‧‧耦接組件1732‧‧‧IC封裝1734‧‧‧疊合式封裝結構1736‧‧‧封裝上中介層結構1740‧‧‧第一面1742‧‧‧第二面1800‧‧‧實施例電裝置1802‧‧‧處理裝置1804‧‧‧記憶體1806‧‧‧顯示裝置1808‧‧‧音訊輸出裝置1810‧‧‧輸出裝置1812‧‧‧通訊晶片1814‧‧‧電池/電力電路1818‧‧‧GPS裝置1820‧‧‧輸入裝置1822‧‧‧天線
配合附圖之詳細說明，將更容易瞭解實施方式。為了便於此說明，類似代號表示類似結構元件。在附圖的圖式中，經由舉例方式而非經由限定方式，來繪示實施方式。
圖1A至1C是根據各種實施方式的積體電路(IC)結構的各種視圖。
圖2A至2C、3A至3C、4A至4C、5A至5C、6A至6C、7A至7C、8A至8C、9A至9C、10A至10C、11A至11C、12A至12C、13A至13C、14A至14C、15A至15C、16A至16C和17A至17C繪示根據各種實施方式的製造圖1的IC結構的實施例工序中的階段。
圖18至22繪示根據各種實施方式的可以是圖1的IC結構的一部分的各種特徵。
圖23是根據各種實施方式的製造IC結構的方法的流程圖。
圖24是晶圓和晶粒的頂視圖，其可包含根據此處揭露的任何實施方式的IC結構。
圖25是IC裝置的橫截面側視圖，該IC裝置可以包含根據此處揭露的任何實施方式的IC結構。
圖26是IC封裝的橫截面側視圖，IC封裝可包含IC結構，根據各種實施方式。
圖27是IC裝置組合件的橫截面側視圖，該IC裝置組合件可以包含根據此處揭露的任何實施方式的IC結構。
圖28是實施例電裝置的方塊圖，該電裝置可以包含根據此處揭露的任何實施方式的IC結構。
100‧‧‧IC結構
300‧‧‧基部
301‧‧‧表面
302‧‧‧鰭
303-1‧‧‧鰭端部蓋帽
303-2‧‧‧鰭端部蓋帽
307‧‧‧閘極介電質
308‧‧‧閘極
314‧‧‧閘極邊緣隔離材料
315‧‧‧電晶體
321‧‧‧S/D區
322‧‧‧閘極電極
327‧‧‧鰭端部間隙

Claims (24)

  1. 一種積體電路(IC)結構，包括：第一半導體鰭，具有第一鰭端部蓋帽；第二半導體鰭，具有第二鰭端部蓋帽，其中，該第二鰭端部蓋帽面對該第一鰭端部蓋帽；第一閘極，於該第一半導體鰭上方，其中，該第一閘極具有第一閘極端部蓋帽；第二閘極，於該第二半導體鰭上方，其中，該第二閘極具有面對該第一閘極端部蓋帽的第二閘極端部蓋帽；以及閘極邊緣隔離材料，相鄰於該第一鰭端部蓋帽、該第二鰭端部蓋帽、該第一閘極端部蓋帽、和該第二閘極端部蓋帽，其中，該閘極邊緣隔離材料包含較低的介電質材料和相異的較高的介電質材料。
  2. 如請求項1之IC結構，其中，該第一鰭端部蓋帽和該第二鰭端部蓋帽具有相異輪廓。
  3. 如請求項1之IC結構，其中，該第一閘極朝向該第一半導體鰭的基部比朝向該第一半導體鰭的頂部更窄。
  4. 如請求項1之IC結構，進一步包括： 間隔物材料，靠近該第一鰭端部蓋帽的底部。
  5. 如請求項4之IC結構，其中，該間隔物材料具有小於50奈米的高度。
  6. 如請求項4之IC結構，其中，該間隔物材料具有小於5奈米的厚度。
  7. 如請求項4之IC結構，其中，該間隔物材料具有小於在該第一半導體鰭的一側上的該第一閘極的厚度的一半的厚度。
  8. 如請求項4之IC結構，其中，該間隔物材料包含矽和氧。
  9. 一種積體電路(IC)結構，包括：第一半導體鰭，具有第一鰭端部蓋帽；第二半導體鰭，具有第二鰭端部蓋帽，其中，該第二鰭端部蓋帽面對該第一鰭端部蓋帽，且該第二鰭端部蓋帽具有與該第一鰭端部蓋帽相異的輪廓；第一閘極，於該第一半導體鰭上方，其中，該第一閘極包含第一閘極端部蓋帽；第二閘極，於該第二半導體鰭上方，其中，該第二閘極包含第二閘極端部蓋帽；以及 閘極邊緣隔離材料，相鄰於該第一閘極端部蓋帽和該第二閘極端部蓋帽。
  10. 如請求項9之IC結構，其中，該閘極邊緣隔離材料包含矽和氮。
  11. 如請求項9之IC結構，其中，該第一閘極朝向該第一半導體鰭的基部比朝向該第一半導體鰭的頂部更窄。
  12. 如請求項9之IC結構，進一步包括：間隔物材料，靠近該第一鰭端部蓋帽的底部。
  13. 如請求項12之IC結構，其中，該間隔物材料具有小於50奈米的高度。
  14. 如請求項12之IC結構，其中，該間隔物材料具有小於5奈米的厚度。
  15. 如請求項12之IC結構，其中，該間隔物材料具有小於在該第一半導體鰭的一側上的該第一閘極的厚度的一半的厚度。
  16. 一種製造積體電路(IC)結構的方法，包括：形成具有第一端部蓋帽的第一鰭，其中，該第一鰭實 質上垂直於基板表面；形成具有第二端部蓋帽的第二鰭，其中，該第二鰭實質上垂直於該基板表面，且該第二鰭端部蓋帽面對該第一鰭端部蓋帽；共形沉積間隔物材料，其中，該間隔物材料沉積於該第一鰭和該第二鰭的側面和端部蓋帽上；以非垂直於該基板表面的角度沉積保護材料，其中，該保護材料靠近該第一端部蓋帽的頂部比靠近該第二端部蓋帽的頂部沉積更厚；使該保護材料凹陷以暴露靠近該第二端部蓋帽的該頂部之間隔物材料，其中，在該凹陷之後，靠近該第一端部蓋帽的該頂部之間隔物材料被保護材料覆蓋；以及在使該保護材料凹陷之後，在垂直於該基板表面的方向上蝕刻該間隔物材料，其中，蝕刻該間隔物材料移除在該第二端部蓋帽上的該間隔物材料的至少一些。
  17. 如請求項16的方法，其中，該第一鰭端部蓋帽和該第二鰭端部蓋帽之間的距離是在25奈米和75奈米之間。
  18. 如請求項16的方法，其中，定向蝕刻該間隔物材料移除在該第二端部蓋帽上該間隔物材料的厚度的至少一半。
  19. 如請求項16的方法，其中，該角度是第一角度，且該方法進一步包含： 在蝕刻該間隔物材料之後，移除該保護材料；以非垂直於該基板表面的第二角度沉積額外保護材料，其中，該額外保護材料靠近該第二端部蓋帽的該頂部比靠近該第一端部蓋帽的該頂部沉積更厚；使該額外保護材料凹陷以暴露靠近該第一端部蓋帽的該頂部之間隔物材料，其中，在該凹陷之後，該第二端部蓋帽的該頂部被該額外保護材料覆蓋；以及在使該額外保護材料凹陷之後，在垂直於該基板表面的方向上蝕刻該間隔物材料，其中，蝕刻該間隔物材料移除在該第一端部蓋帽上的該間隔物材料的至少一些。
  20. 如請求項19的方法，進一步包括：在蝕刻該間隔物材料以在該第一端部蓋帽上移除該間隔物材料的至少一些之後，移除該額外保護材料；在移除該額外保護材料之後，蝕刻該剩餘間隔物材料，以在該第一鰭和該第二鰭的側面上形成間隔物；以及在形成該間隔物之後，沉積閘極邊緣隔離材料。
  21. 如請求項20的方法，進一步包括：在沉積該閘極邊緣隔離材料之後，移除該間隔物以形成空腔；以及形成閘極於該空腔中。
  22. 一種計算裝置，包括： 電路板；以及積體電路(IC)封裝耦接至該電路板，其中，該IC封裝包含晶粒，該晶粒包含IC結構，以及該IC結構包含：第一半導體鰭，具有第一鰭端部蓋帽，第二半導體鰭，具有第二鰭端部蓋帽，其中，該第二鰭端部蓋帽面對該第一鰭端部蓋帽，第一閘極，於該第一半導體鰭上方，其中，該第一閘極具有第一閘極端部蓋帽，第二閘極，於該第二半導體鰭上方，其中，該第二閘極具有第二閘極端部蓋帽面對該第一閘極端部蓋帽，以及閘極邊緣隔離材料，相鄰於該第一鰭端部蓋帽、該第二鰭端部蓋帽、該第一閘極端部蓋帽、和該第二閘極端部蓋帽，該閘極邊緣隔離材料包含較低的介電質材料和相異的較高的介電質材料。
  23. 如請求項22之計算裝置，進一步包括：無線通訊天線，耦接至該電路板。
  24. 如請求項22之計算裝置，其中，該計算裝置是手持或可穿戴計算裝置。
TW107125846A 2017-09-26 2018-07-26 用於積體電路結構之間隔物的方向性移除 TWI788388B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
WOPCT/US17/53358 2017-09-26
??PCT/US17/53358 2017-09-26
PCT/US2017/053358 WO2019066768A1 (en) 2017-09-26 2017-09-26 DIRECTIONAL SPACER REMOVAL FOR INTEGRATED CIRCUIT STRUCTURES

Publications (2)

Publication Number Publication Date
TW201924021A TW201924021A (zh) 2019-06-16
TWI788388B true TWI788388B (zh) 2023-01-01

Family

ID=65901797

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107125846A TWI788388B (zh) 2017-09-26 2018-07-26 用於積體電路結構之間隔物的方向性移除

Country Status (3)

Country Link
US (1) US11056397B2 (zh)
TW (1) TWI788388B (zh)
WO (1) WO2019066768A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019066768A1 (en) 2017-09-26 2019-04-04 Intel Corporation DIRECTIONAL SPACER REMOVAL FOR INTEGRATED CIRCUIT STRUCTURES
US11508729B2 (en) * 2020-09-24 2022-11-22 Nanya Technology Corporation Semiconductor die with decoupling capacitor and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150171217A1 (en) * 2013-12-12 2015-06-18 Texas Instruments Incorporated Design and integration of finfet device
TW201639161A (zh) * 2015-01-30 2016-11-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US20160329332A1 (en) * 2013-05-06 2016-11-10 International Business Machines Corporation Dual material finfet on single substrate

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4487266B2 (ja) * 2006-08-30 2010-06-23 エルピーダメモリ株式会社 半導体装置
US7859044B2 (en) * 2007-07-24 2010-12-28 International Business Machines Corporation Partially gated FINFET with gate dielectric on only one sidewall
US8592918B2 (en) * 2009-10-28 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Forming inter-device STI regions and intra-device STI regions using different dielectric materials
US8174055B2 (en) * 2010-02-17 2012-05-08 Globalfoundries Inc. Formation of FinFET gate spacer
US8420476B2 (en) * 2010-05-27 2013-04-16 International Business Machines Corporation Integrated circuit with finFETs and MIM fin capacitor
US8860107B2 (en) 2010-06-03 2014-10-14 International Business Machines Corporation FinFET-compatible metal-insulator-metal capacitor
US8546891B2 (en) * 2012-02-29 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin profile structure and method of making same
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US9793268B2 (en) * 2014-01-24 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for gap filling improvement
US9431395B2 (en) * 2014-07-01 2016-08-30 International Business Machines Corporation Protection of semiconductor-oxide-containing gate dielectric during replacement gate formation
US9536789B1 (en) * 2016-01-27 2017-01-03 International Business Mashines Corporation Fin-double-gated junction field effect transistor
US9755019B1 (en) * 2016-03-03 2017-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10510608B2 (en) * 2016-03-04 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US11043492B2 (en) 2016-07-01 2021-06-22 Intel Corporation Self-aligned gate edge trigate and finFET devices
US9929048B1 (en) * 2016-12-22 2018-03-27 Globalfoundries Inc. Middle of the line (MOL) contacts with two-dimensional self-alignment
WO2019066768A1 (en) 2017-09-26 2019-04-04 Intel Corporation DIRECTIONAL SPACER REMOVAL FOR INTEGRATED CIRCUIT STRUCTURES

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160329332A1 (en) * 2013-05-06 2016-11-10 International Business Machines Corporation Dual material finfet on single substrate
US20150171217A1 (en) * 2013-12-12 2015-06-18 Texas Instruments Incorporated Design and integration of finfet device
TW201639161A (zh) * 2015-01-30 2016-11-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
TW201924021A (zh) 2019-06-16
US11056397B2 (en) 2021-07-06
WO2019066768A1 (en) 2019-04-04
US20200373205A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
TWI818016B (zh) 裝置層互連
US10964820B2 (en) Vertical transistor devices and techniques
US10818799B2 (en) Vertical transistor devices and techniques
US20200083225A1 (en) Structures and methods for memory cells
US20200294969A1 (en) Stacked transistors with dielectric between source/drain materials of different strata
US11211489B2 (en) Low resistance field-effect transistors and methods of manufacturing the same
TWI777936B (zh) 具有在金屬化堆疊中之三維電容器的電子組件以及運算裝置
US11374024B2 (en) Integrated circuits with stacked transistors and methods of manufacturing the same using processes which fabricate lower gate structures following completion of portions of an upper transistor
TW202119594A (zh) 用以建立三維記憶體和邏輯並具有背側接點的電晶體
KR20210150259A (ko) 집적 회로 구조물 내의 소스/드레인 영역
WO2018057021A1 (en) Metal filament memory cells
TWI788388B (zh) 用於積體電路結構之間隔物的方向性移除
WO2018057022A1 (en) Barriers for metal filament memory devices
US11710694B2 (en) Integrated circuit structures with contoured interconnects
TW202236585A (zh) 積體電路結構中的梯度摻雜犧牲層
CN113451406A (zh) 集成电路结构中的源极/漏极区
US20210183761A1 (en) Line patterning in integrated circuit devices
TW202230722A (zh) 積體電路結構中的閘極間距
US20200251522A1 (en) Substrate-gated group iii-v transistors and associated fabrication methods
TW202217670A (zh) 用於神經計算的分級振盪器
CN112992896A (zh) Pn体接触场效应晶体管
TW202327096A (zh) 具有介面費米能階調整層之接點
CN114078949A (zh) 晶体管帽盖沟道布置