CN114078949A - 晶体管帽盖沟道布置 - Google Patents

晶体管帽盖沟道布置 Download PDF

Info

Publication number
CN114078949A
CN114078949A CN202110829059.1A CN202110829059A CN114078949A CN 114078949 A CN114078949 A CN 114078949A CN 202110829059 A CN202110829059 A CN 202110829059A CN 114078949 A CN114078949 A CN 114078949A
Authority
CN
China
Prior art keywords
capping
channel
transistor
end transistor
capping material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110829059.1A
Other languages
English (en)
Inventor
C-j·古
B·塞尔
P-h·王
C·J·维甘德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN114078949A publication Critical patent/CN114078949A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文公开的是晶体管帽盖沟道布置、以及相关的方法和设备。例如，在一些实施例中，晶体管帽盖沟道布置可以包括：具有导电类型的沟道材料；绝缘材料；以及处于沟道材料与绝缘材料之间的帽盖材料，其中帽盖材料不同于沟道材料和绝缘材料，并且帽盖材料具有的导电类型与沟道材料的导电类型相同。

Description

晶体管帽盖沟道布置
背景技术
薄膜晶体管可以包括处于栅极和层间电介质之间的半导体沟道。源极/漏极接触部可以延伸穿过层间电介质以接触半导体沟道。
附图说明
通过以下结合附图的详细描述将容易地理解实施例。为了便于描述，类似的附图标记表示类似的结构元件。在附图的图中通过示例而非限制的方式示出了实施例。
图1是根据各种实施例的晶体管帽盖沟道布置的侧视截面图。
图2-图10是根据各种实施例的包括晶体管帽盖沟道布置的示例性晶体管的侧视截面图。
图11是根据各种实施例的制造晶体管帽盖沟道布置的示例性方法的流程图。
图12是根据本文公开的实施例中的任一个的可以包括晶体管帽盖沟道布置的晶片和管芯的顶视图。
图13是根据本文公开的实施例中的任一个的可以包括晶体管帽盖沟道布置的集成电路(IC)设备的侧视截面图。
图14是根据各种实施例的可以包括晶体管帽盖沟道布置的IC封装的侧视截面图。
图15是根据本文公开的实施例中的任一个的可以包括晶体管帽盖沟道布置的IC设备组件的侧视截面图。
图16是根据本文公开的实施例中的任一个的可以包括晶体管帽盖沟道布置的示例性电气设备的框图。
具体实施方式
本文公开了晶体管帽盖沟道布置以及相关的方法和设备。例如，在一些实施例中，晶体管帽盖沟道布置可以包括：具有导电类型的沟道材料；绝缘材料；以及处于沟道材料与绝缘材料之间的帽盖材料，其中帽盖材料不同于沟道材料和绝缘材料，并且帽盖材料具有的导电类型与沟道材料的导电类型相同。
薄膜晶体管(TFT)的电性质可能受到后续制造操作的影响。例如，当首先在集成电路(IC)设备中制造TFT时，n型TFT的阈值电压(VT)可以具有初始值，但是由于后续的热处理，VT可以降低。VT的这种减小可能不利于设备性能；例如，对于作为存储器单元(例如，动态随机存取存储器(DRAM)单元)的一部分的TFT，负VT可能导致TFT中的高泄漏电流，并且因此缩短存储器单元的保存时间。p型TFT的性能可能类似地受到后续处理的影响(即，p型TFT的VT可能不希望地增加)，并且这些对VT造成的后果对于后端(或“后端工艺(BEOL)”)TFT可能特别严重。
本文公开的晶体管帽盖沟道布置可以包括能够使晶体管的VT在一个方向(即，正或负)上偏移以补偿在后续处理期间可能发生的在相反方向上的偏移的帽盖层，并且因此可以产生相对于常规晶体管具有改进的电特性的晶体管。例如，n型TFT可以包括使TFT具有比常规TFT的初始VT更正的初始VT的帽盖层；在后续处理期间，TFT的VT可以从其初始值减小，但可以保持为正，并且因此可以实现使用常规方法无法实现的电性能。
在下面的具体实施方式中，参考形成其一部分的附图，并且其中通过说明的方式示出了可以实践的实施例。应当理解，在不脱离本公开的范围的情况下，可以利用其他实施例，并且可以做出结构或逻辑上的改变。因此，以下具体实施方式不应被理解为限制性意义。
可以以最有助于理解所要求保护的主题的方式将各种操作依次描述为多个分立动作或操作。然而，描述的顺序不应被解释为暗示这些操作必然依赖于顺序。特别是，这些操作可能不会按照呈现的顺序执行。所描述的操作可以以与所描述的实施例不同的顺序来执行。可以执行各种附加操作，和/或在附加实施例中可以省略所描述的操作。
出于本公开的目的，短语“A和/或B”是指(A)、(B)或(A和B)。出于本公开的目的，短语“A、B和/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B和C)。出于本公开的目的，短语“A、B或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B和C)。术语“之间”在参考测量范围使用时，包括测量范围的端值。
说明书使用了短语“在实施例中”，其可以指代相同或不同实施例中的一个或多个。此外，如关于本公开的实施例所使用的，术语“包括”、“包含”、“具有”等是同义词。本公开可以使用基于透视的描述，例如“上方”、“下方”、“顶部”、“底部”和“侧面”；这种描述用于方便讨论并且不旨在限制所公开实施例的应用。附图不一定按比例绘制。如本文所用，“高k电介质”是指具有比氧化硅高的介电常数的材料。如本文所用，“导电类型”是指材料的p型导电性或n型导电性。
图1是根据各种实施例的包括沟道材料102和帽盖堆叠体150的晶体管帽盖沟道布置100的侧视截面图。帽盖堆叠体150可以包括第一帽盖材料108和第二帽盖材料110，第一帽盖材料108在沟道材料102与第二帽盖材料110之间。帽盖堆叠体150可以在绝缘材料112与沟道材料102之间。晶体管帽盖沟道布置100还可以包括栅电极材料106和设置在栅电极材料106与沟道材料102之间的栅极电介质104。
沟道材料102可以由包括例如n型或p型材料系统的半导体材料系统构成。沟道材料102可以包括半导体材料(例如，氧化物半导体材料)。在一些实施例中，沟道材料102可以包括铟、镓、锌和氧(例如，以氧化铟镓锌(IGZO)的形式)；这种沟道材料102可以具有n型导电性。在一些实施例中，沟道材料102可以包括：锡和氧(例如，以氧化锡的形式)；锑和氧(例如，以氧化锑的形式)；铟和氧(例如，以氧化铟的形式)；铟、锡和氧(例如，以氧化铟锡的形式)；钛和氧(例如，以氧化钛的形式)；锌和氧(例如，以氧化锌的形式)；铟、锌和氧(例如，以氧化铟锌的形式)；镓和氧(例如，以氧化镓的形式)；钛、氧和氮(例如，以氮氧化钛的形式)；钌和氧(例如，以氧化钌的形式)；或钨和氧(例如，以氧化钨的形式)。沟道材料102可以具有厚度113。在一些实施例中，厚度113可以在5纳米和30纳米之间。
如上所述，晶体管帽盖沟道布置100可以包括帽盖堆叠体150，该帽盖堆叠体150包括第一帽盖材料108和第二帽盖材料110。第一帽盖材料108可以用作VT调整层，其使晶体管帽盖沟道布置100的VT在期望的方向上偏移(例如，使得使VT在相反方向上偏移的后续处理将导致期望的最终VT)。可以实现这种VT偏移的机制可以包括附加的偶极子形成、耗尽区的形成、积累区的形成、和/或通过第一帽盖材料108的存在而引入新的固定电荷。在一些实施例中，第一帽盖材料108的厚度148可以在1埃和1纳米之间。
在一些实施例中，第一帽盖材料108可以具有与沟道材料102相同的导电类型(即，沟道材料102和第一帽盖材料108可以都具有n型导电性，或者沟道材料102和第一帽盖材料108可以都具有p型导电性)。例如，当沟道材料102具有n型导电性(例如，沟道材料102包括IGZO)时，第一帽盖材料108可以包括：铜和氧(例如，以氧化铜的形式)；镍和氧(例如，以氧化镍的形式)；铁和氧(例如，以氧化铁的形式)；钴和氧(例如，以氧化钴的形式)；铱和氧(例如，以氧化铱的形式)；钌和氧(例如，以氧化钌的形式)；镧和氧(例如，以氧化镧的形式)；铍和氧(例如，以氧化铍的形式)；锂和氧(例如，以氧化锂的形式)；或钙和氧(例如，以氧化钙的形式)。在一些这样的实施例中，第一帽盖材料108的使用可以使晶体管帽盖沟道布置100的VT在正方向上偏移(例如，在一些实施例中，偏移0.4伏)。在另一示例中，当沟道材料102具有p型导电性(例如，沟道材料102包括铟、锌、镓、铪、镁、铝、硅、镧或锆中的任一种的氧化物)时，第一帽盖材料108可以包括铜、镍、钴、锂或银中的任一种的氧化物。
如上所述，帽盖堆叠体150可以包括在第一帽盖材料108与绝缘材料112之间(例如，与第一帽盖材料108和绝缘材料112接触)的第二帽盖材料110。第二帽盖材料110可以起到保护作用，以在后续处理操作期间减轻邻近材料(例如，沟道材料102)的退化。在一些实施例中，第二帽盖材料110可以包括氧(例如，以氧化物材料的形式)或氮(例如，以氮化物材料的形式)。在一些实施例中，第二帽盖材料110可以包括：镓和氧(例如，以氧化镓的形式)；铝和氧(例如，以氧化铝的形式)；铪和氧(例如，以氧化铪的形式)；锆和氧(例如，以氧化锆的形式)；硅和氧(例如，以氧化硅的形式)；或硅和氮(例如，以氮化硅的形式)。在一些实施例中，第二帽盖材料110的厚度154可以在5埃和2纳米之间。在一些实施例中，第二帽盖材料110可以不存在于帽盖堆叠体150中。
绝缘材料112可以包括任何合适的电介质材料。在一些实施例中，绝缘材料112可以包括层间电介质(ILD)，其可以包括：硅和氧(例如，以氧化硅的形式)；硅和氮(例如，以氮化硅的形式)；铝和氧(例如，以氧化铝的形式)；和/或硅、氧和氮(例如，以氮氧化硅的形式)。
栅电极材料106可以包括至少一种p型功函数金属或n型功函数金属，这取决于晶体管帽盖沟道布置100将被包括在p型金属氧化物半导体(PMOS)晶体管中还是n型金属氧化物半导体(NMOS)晶体管中。对于PMOS晶体管，可以用于栅电极材料106的金属可以包括但不限于钌、钯、铂、钴、镍和导电金属氧化物(例如氧化钌)。对于NMOS晶体管，可以用于栅电极材料106的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金和这些金属的碳化物(例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝)。在一些实施例中，栅电极材料106可以由两个或更多个金属层的堆叠体组成，其中一个或多个金属层是功函数金属层并且至少一个金属层是填充金属层。出于其他目的，可以包括另外的金属层，以例如充当阻挡层。
栅极电介质104可以在沟道材料102与栅电极材料106之间(例如，可以与沟道材料102和栅电极材料106接触)。栅极电介质104可以是高k电介质，并且可以包括一层或多层材料。栅极电介质104可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可以在栅极电介质104中使用的高k材料的示例可以包括但不限于氧化铪、硅氧化铪、氧化镧、氧化镧铝、氧化锆、硅氧化锆、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化钽、硅氧化钽、氧化铅钪钽和铌酸铅锌。在一些实施例中，可以在晶体管帽盖沟道布置100的制造期间对栅极电介质104执行退火工艺，以提高栅极电介质104的质量。栅极电介质104可以具有厚度114。在一些实施例中，厚度114可以在0.5纳米和3纳米之间(例如，在1纳米和3纳米之间，或在1纳米和2纳米之间)。
晶体管帽盖沟道布置100可以包括在任何合适的晶体管结构中。例如，图2-图8是包括晶体管帽盖沟道布置100的示例性晶体管120(例如，TFT)的侧视截面图，并且图9-图10是包括晶体管帽盖沟道布置100的晶体管120的示例性阵列的侧视截面图。图2-图10中所示的晶体管120并不表示其中可以包括晶体管帽盖沟道布置100的晶体管结构的详尽集合，而是提供这种晶体管结构的示例。注意，图2-图10旨在示出其中的部件的相对布置，并且晶体管120可以包括未示出的其他部件(例如，用于将电流传输进入和离开晶体管120的到源极/漏极(S/D)材料116的电接触部、到栅电极材料106的电接触部等)。下面参考图2-图10讨论的晶体管120的部件中的任何部件可以采用上面参考图1讨论的那些部件的任何实施例的形式。此外，虽然晶体管120的各种部件在图2-图10中被示为平面矩形或由矩形实体形成，这只是为了便于说明，并且这些晶体管120的实施例可以是弯曲的、圆形的或在其他情况下具有不规则形状，这是由用于制造晶体管120的制造工艺所决定的。
图2描绘了晶体管120，其包括晶体管帽盖沟道布置100并且具有由栅电极材料106和栅极电介质104提供的“顶部”栅极。栅极电介质104可以设置在栅电极材料106与沟道材料102之间。在图2的实施例中，晶体管帽盖沟道布置100被示为设置在衬底122上。衬底122可以是其上设置晶体管帽盖沟道布置100或晶体管120的其他元件的任何结构。在一些实施例中，衬底122可以包括半导体，例如硅。在一些实施例中，衬底122可以包括诸如氧化物隔离层的绝缘层、或者一层或多层金属化堆叠体(例如，当晶体管120是后端晶体管时)，如下面参考图13所讨论的。例如，衬底122可以包括半导体材料(例如，下面参考图13的衬底1602讨论的任何材料)和一个或多个金属化层(例如，下面参考图13讨论的)中的设置在半导体材料与S/D材料116和沟道材料102之间的ILD。参考图2描述的衬底122的实施例中的任何合适的实施例可以用于本文公开的其他晶体管120的衬底122。
如上所述，图2的晶体管120可以包括衬底122上的S/D材料116，沟道材料102设置在S/D材料116之间，使得沟道材料102中的至少一些与S/D材料116中的至少一些共面。此外，帽盖堆叠体150可以完全处于S/D材料116之间(即，第一帽盖材料108可以不在S/D材料116与沟道材料102之间延伸，并且第一帽盖材料108和第二帽盖材料110可以在S/D材料116之间)。因此，在图2的晶体管120中，S/D材料116可以直接“着陆”在沟道材料102上。S/D材料116可以具有厚度124，并且沟道材料102可以具有厚度126；厚度124可以大于厚度126，如图所示。S/D材料116可以间隔开距离125，该距离可以例如在20纳米和30纳米之间(例如，在22纳米和28纳米之间，或大约25纳米)。
S/D材料116可以使用本领域已知的任何合适的工艺形成。例如，可以沉积或以其他方式提供金属和/或金属合金的一层或多层，以形成S/D材料116，如对于基于半导体氧化物系统的TFT已知的。上面参考图2描述的S/D材料116的实施例中的任何合适的实施例可以用于本文描述的S/D材料116中的任何S/D材料。
图3描绘了另一晶体管120，其包括晶体管帽盖沟道布置100并且具有由栅电极材料106和栅极电介质104提供的“顶部”栅极。图3的晶体管120与图2的晶体管120共享许多特征，但在图3的晶体管120中，帽盖堆叠体150可能不完全处于S/D材料116之间。特别地，在图3的晶体管120中，第一帽盖材料108可以在S/D材料116与沟道材料102之间延伸，而第二帽盖材料110可以在S/D材料116之间(并且可以不在S/D材料116之间延伸)。如图所示，在图3的晶体管120中，S/D材料116可以“着陆”在第一帽盖材料108上，使得第一帽盖材料108处于S/D材料116与沟道材料102之间。因此，在各种实施例中，晶体管120的S/D材料116可以直接着陆在沟道材料102上(例如，如上面参考图2所讨论的，以及如图4-5所示和下面讨论的)，或者可以着陆在第一帽盖材料108上(例如，如上面参考图3所讨论的，以及如图6-7所示和下面讨论的)，使得第一帽盖材料108在S/D材料116与沟道材料102之间。
图4描绘了晶体管120，其包括晶体管帽盖沟道布置100并且具有由栅电极材料106和栅极电介质104提供的“底部”栅极。栅极电介质104可以设置在栅电极材料106与沟道材料102之间。在图4的实施例中，栅电极材料106可以设置在衬底122与沟道材料102之间。晶体管120可以包括设置在沟道材料102上的S/D材料116，使得S/D材料116不与沟道材料102共面。此外，如上面参考图2所讨论的，帽盖堆叠体150可以完全处于S/D材料116之间(即，第一帽盖材料108可以不在S/D材料116与沟道材料102之间延伸，并且第一帽盖材料108和第二帽盖材料110可以在S/D材料116之间)。因此，在图4的晶体管120中，S/D材料116可以直接“着陆”在沟道材料102上。
图5描绘具有图4的晶体管120的结构的晶体管120。特别地，图5的晶体管120包括晶体管帽盖沟道布置100，具有由栅电极材料106和栅极电介质104提供的单个“底部”栅极，并且S/D材料116与沟道材料102接触(与S/D材料116之间的帽盖堆叠体150接触)。图5的晶体管120还可以包括衬底122(未示出)，其被布置为使得栅电极材料106设置在衬底122与栅极电介质104之间。晶体管120可以包括设置在沟道材料102上的S/D材料116，使得S/D材料116与沟道材料102不共面。
图6描绘了晶体管120，其包括晶体管帽盖沟道布置100并且具有由栅电极材料106和栅极电介质104提供的“底部”栅极。栅极电介质104可以设置在栅电极材料106与沟道材料102之间。在图6的实施例中，栅电极材料106可以设置在衬底122与沟道材料102之间。晶体管120可以包括设置在沟道材料102上的S/D材料116，使得S/D材料116不与沟道材料102共面。此外，如上面参考图2所讨论的，帽盖堆叠体150可以不完全处于S/D材料116之间。特别地，在图6的晶体管120中，第一帽盖材料108可以在S/D材料116与沟道材料102之间延伸，而第二帽盖材料110可以在S/D材料116之间(并且可以不在S/D材料116之间延伸)。如图所示，在图6的晶体管120中，S/D材料116可以“着陆”在第一帽盖材料108上。
图7描绘了具有图6的晶体管120的结构的晶体管120。特别地，图7的晶体管120包括晶体管帽盖沟道布置100，具有由栅电极材料106和栅极电介质104提供的单个“底部”栅极，并且S/D材料116与帽盖堆叠体150的第一帽盖材料108接触(第二帽盖材料110在S/D材料116之间)，使得第一帽盖材料108在S/D材料116与沟道材料102之间。图7的晶体管120还可以包括被布置成使得栅电极材料106设置在衬底122与栅极电介质104之间的衬底122(未示出)。晶体管120可以包括设置在第一帽盖材料108上的S/D材料116，使得S/D材料116与沟道材料102不共面。
图8描绘了晶体管120，其包括晶体管帽盖沟道布置100并且具有由栅电极材料106和栅极电介质104提供的“底部”栅极。栅极电介质104可以设置在栅电极材料106与沟道材料102之间。在图8的实施例中，栅电极材料106可以设置在衬底122与沟道材料102之间。晶体管120可以包括设置在S/D材料116上的沟道材料102，使得S/D材料116中的至少一些与沟道材料102中的至少一些共面。在一些实施例中，S/D材料116可以单独设置在沟道材料102中的一些与衬底122之间，如图8所示，而在其他实施例中，沟道材料102可以不在S/D材料116“上方”延伸。在一些实施例中，沟道材料102可以围绕S/D材料116共形。帽盖堆叠体150可以设置在沟道材料102上方，使得S/D材料116在帽盖堆叠体150与栅电极材料106之间(并且，在一些实施例中，沟道材料102中的至少一些在帽盖堆叠体150与S/D材料116之间)。
本文公开的晶体管120中的任一个可以被包括在晶体管120的阵列中。这样的晶体管120的阵列可以是包括那些晶体管120的存储器单元的阵列的一部分(例如，还包括电容器的DRAM单元的阵列，未示出)。例如，图9和图10是晶体管120的阵列的侧视截面图。特别地，图9中包括的晶体管120是图4和图5的晶体管120，并且图10中包括的晶体管120包括图6和图7的晶体管120。相邻的晶体管120可以由绝缘材料152分开，绝缘材料152可以是任何合适的电介质材料(例如，ILD或其他隔离材料)。
本文公开的晶体管帽盖沟道布置100可以使用任何合适的技术制造。例如，图11是根据各种实施例的制造晶体管帽盖沟道布置的示例性方法1100的流程图。尽管方法1100的操作均以特定顺序示出一次，但是这些操作可以以任何合适的顺序执行并根据需要重复。例如，可以并行执行一个或多个操作以基本上同时制造多个晶体管帽盖沟道布置。在另一示例中，可以以不同的顺序执行操作以反映将包括晶体管帽盖沟道布置的晶体管的结构(例如，可以在沟道材料102之前提供图2的晶体管120的帽盖堆叠体150，而可以在沟道材料102之后提供图4的晶体管120的帽盖堆叠体150)。
在1102处，可以提供沟道材料。在1102处提供的沟道材料可以采用本文公开的沟道材料102的任何实施例的形式(例如，本文参考晶体管120讨论的任何实施例)。可以在1102处使用本领域已知的任何合适的沉积和图案化技术(例如，化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积(ALD))来提供沟道材料。
在1104处，可以提供阈值电压调整层。例如，在1104处提供的阈值电压调整层可以调整其中包括阈值电压调整层的晶体管的阈值电压(VT)，并且在一些实施例中，可以采用本文公开的第一帽盖材料108中的任一种的形式(例如，本文参考晶体管120讨论的任何实施例)。可以在1104处使用本领域已知的任何合适的沉积和图案化技术来提供阈值电压调整层。在其中阈值电压调整层包括氧的一些实施例中，可以在1104处通过沉积金属膜来提供阈值电压调整层，该金属膜在后续制造操作(例如，通过沉积第二帽盖材料110和/或绝缘材料112)期间被氧化。
在1106处，可以提供绝缘材料，使得阈值电压调整层处于沟道材料与绝缘材料之间。例如，在1106处提供的绝缘材料可以采用本文公开的绝缘材料112的任何实施例的形式和/或可以采用本文公开的第二帽盖材料110的任何实施例的形式(例如，本文参考晶体管120讨论的任何实施例)。可以在1106处使用本领域已知的任何合适的沉积和图案化技术来提供绝缘材料。
方法1100还可以包括与晶体管120的其他部件的制造相关的其他制造操作。例如，方法1100可以包括提供S/D材料(例如，根据上面讨论的S/D材料116的实施例中的任何合适的实施例)，从而形成至晶体管沟道布置的各个部分的导电接触部等。
本文公开的晶体管帽盖沟道布置100和晶体管120可以被包括在任何合适的电子部件中。图12-16示出了可以包括本文公开的晶体管帽盖沟道布置100和晶体管120中的任一个的装置的各种示例。
图12是根据本文公开的实施例中的任一个的可以包括一个或多个晶体管帽盖沟道布置100的晶片1500和管芯1502的顶视图。晶片1500可以由半导体材料构成并且可以包括具有形成在晶片1500的表面上的IC结构的一个或多个管芯1502。管芯1502中的每一个可以是包括任何合适的IC(例如，包括本文公开的晶体管120中的任何一个或多个的IC)的半导体产品的重复单元。在半导体产品的制造完成之后，晶片1500可以经历单个化工艺，其中管芯1502彼此分开以提供半导体产品的分立“芯片”。特别地，包括如本文所公开的晶体管帽盖沟道布置100的设备可以采用晶片1502的形式(例如，未单个化的)或管芯1502的形式(例如，单个化的)。管芯1502可以包括一个或多个晶体管(例如，晶体管120或下面参考图13讨论的晶体管1640中的一个或多个)和/或用于将电信号路由到晶体管的支持电路、以及任何其他IC部件。在一些实施例中，晶片1500或管芯1502可以包括存储器设备(例如，随机存取存储器(RAM)设备，例如静态RAM(SRAM)设备、磁性RAM(MRAM)设备、电阻式RAM(RRAM)设备、导电桥接RAM(CBRAM)设备等)、逻辑设备(例如，AND、OR、NAND或NOR门)或任何其他合适的电路元件。这些设备中的多个设备可以组合在单个管芯1502上。例如，由多个存储器设备形成的存储器阵列可以形成在与处理设备(例如，图16的处理设备1802)或者被配置为将信息存储在存储器设备中或执行存储在存储器阵列中的指令的其他逻辑单元相同的管芯1502上。
图13是根据本文公开的实施例中的任一个的可以包括一个或多个晶体管帽盖沟道布置100和/或晶体管120的IC设备1600的侧视截面图。IC设备1600中的一个或多个可以包括在一个或多个管芯1502(图12)中。IC设备1600可以形成在衬底1602(例如，图12的晶片1500)上并且可以被包括在管芯(例如，图12的管芯1502)中。衬底1602可以是由包括例如n型或p型材料系统(或两者的组合)的半导体材料系统构成的半导体衬底。衬底1602可以包括例如使用体硅或绝缘体上硅(SOI)子结构形成的晶体衬底。在一些实施例中，衬底1602可以使用可以或可以不与硅组合的替代材料形成，所述替代材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。还可以使用分类为II-VI、III-V或IV族的其他材料来形成衬底1602。尽管此处描述了可以形成衬底1602的材料的几个示例，但是可以使用任何可以用作IC设备1600的基础的材料。衬底1602可以是单个化的管芯的一部分(例如，图12的管芯1502)或晶片(例如，图12的晶片1500)。
IC设备1600可以包括设置在衬底1602上的一个或多个设备层1604。设备层1604可以包括形成在衬底1602上的一个或多个晶体管1640(例如，金属氧化物半导体场效应晶体管(MOSFET))的特征。设备层1604可以包括例如一个或多个源极和/或漏极(S/D)区1620、控制晶体管1640中的电流在S/D区1620之间的流动的栅极1622、以及将电信号路由到S/D区1620/从S/D区1620路由电信号的一个或多个S/D接触部1624。晶体管1640可以包括为了清楚起见未描绘的附加特征，例如设备隔离区、栅极接触部等。晶体管1640不限于图13中描绘的类型和构造，并且可以包括多种其他类型和构造，例如平面晶体管、非平面晶体管或两者的组合。平面晶体管可以包括双极结型晶体管(BJT)、异质结双极型晶体管(HBT)或高电子迁移率晶体管(HEMT)。非平面晶体管可以包括FinFET晶体管(例如双栅极晶体管或三栅极晶体管)、以及环绕栅或全环栅晶体管(例如纳米带和纳米线晶体管)。在一些实施例中，晶体管1640中的一个或多个可以包括根据本文公开的实施例中的任一个的一个或多个晶体管帽盖沟道布置100。例如，晶体管1640可以采用本文公开的晶体管120中的任一个的形式。S/D区1620可以包括S/D材料116。当在用于模拟电路、逻辑电路或存储器电路的微处理器设备的金属层中使用时，包括本文公开的晶体管帽盖沟道布置100的晶体管120可能特别有利，并且可以与现有的互补金属氧化物半导体(CMOS)工艺一起形成所述晶体管120。
每个晶体管1640可以包括由至少两层形成的栅极1622，栅极电介质层和栅电极层。栅电极层可以采用本文公开的栅电极材料106的实施例中的任一个的形式。栅极电介质层可以采用本文公开的栅极电介质104的实施例中的任一个的形式。通常，晶体管1640的栅极电介质层可以包括一层或包括多层的堆叠体，并且该一层或多层可以包括氧化硅、二氧化硅、碳化硅和/或高k电介质材料。
在一些实施例中，当从晶体管1640沿着源极-沟道-漏极方向的截面来看时，栅电极可以由U形结构组成，该U形结构包括基本上平行于衬底表面的底部部分和基本上垂直于衬底顶表面的两个侧壁部分。在其他实施例中，形成栅电极的金属层中的至少一个可以简单地是基本上平行于衬底顶表面的平面层并且不包括基本上垂直于衬底顶表面的侧壁部分。在其他实施例中，栅电极可以由U形结构和平面非U形结构的组合组成。例如，栅电极可以由形成在一个或多个平面非U形层的顶上的一个或多个U形金属层组成。在一些实施例中，栅电极可以由V形结构(例如，当鳍状物不具有“平坦”上表面，而是具有圆形峰时)组成。
在一些实施例中，一对侧壁间隔体可以形成在栅极堆叠体的相对侧上以夹住栅极堆叠体。侧壁间隔体可以由诸如氮化硅、氧化硅、碳化硅、掺杂有碳的氮化硅、和氮氧化硅的材料形成。形成侧壁间隔体的工艺在本领域中是众所周知的并且通常包括沉积和蚀刻工艺步骤。在一些实施例中，可以使用多个间隔体对；例如，可以在栅极堆叠体的相对侧上形成两对、三对或四对侧壁间隔体。
S/D区1620可以形成在衬底1602内、与每个晶体管1640的栅极1622相邻。S/D区1620可以采用上文参考晶体管120讨论的S/D材料116的实施例中的任一个的形式。在其他实施例中，S/D区1620可以使用本领域已知的任何合适的工艺形成。例如，S/D区1620可以使用例如注入/扩散工艺或蚀刻/沉积工艺形成。在前一工艺中，诸如硼、铝、锑、磷或砷的掺杂剂可以被离子注入到衬底1602中以形成S/D区1620。激活掺杂剂并使它们进一步扩散到衬底1602中的退火工艺可以在离子注入工艺之后。在后一工艺中，可以首先蚀刻衬底1602以在S/D区1620的位置处形成凹陷。然后可以执行外延沉积工艺以用用于制造S/D区1620的材料填充所述凹陷。在一些实施方式中，S/D区1620可以使用诸如硅锗或碳化硅的硅合金制造。在一些实施例中，可以用诸如硼、砷或磷的掺杂剂原位掺杂外延沉积的硅合金。在一些实施例中，S/D区1620可以使用诸如锗或III-V族材料或合金的一种或多种替代半导体材料形成。在其他实施例中，一层或多层金属和/或金属合金可以用于形成S/D区1620。
诸如功率和/或输入/输出(I/O)信号的电信号可以通过设置在设备层1604上的一个或多个互连层(在图13中示为互连层1606-1610)路由到设备层1604的设备(例如，晶体管1640)和/或从设备层1604的设备(例如，晶体管1640)路由所述电信号。例如，设备层1604的导电特征(例如，栅极1622和S/D接触部1624)可以与互连层1606-1610的互连结构1628电耦合。一个或多个互连层1606-1610可以形成IC设备1600的金属化堆叠体(也称为“ILD堆叠体”)1619。在一些实施例中，根据本文公开的任何技术，一个或多个晶体管120可以设置在互连层1606-1610中的一个或多个中。图13出于说明的目的示出了互连层1608中的单个晶体管120，但是任何数量和结构的晶体管120可以包括在金属化堆叠体1619(例如，晶体管120的阵列，如图9-10所示)中的任何一层或多层中。包括在金属化堆叠体1619中的晶体管120可以被称为“后端”设备。金属化堆叠体1619中的一个或多个晶体管120可以耦合到设备层1604中的设备中的任何合适的设备，耦合到其他部件(例如，金属化堆叠体1619中作为DRAM单元的一部分的电容器)和/或耦合到导电接触部1636(下面讨论的)中的一个或多个。
互连结构1628可以布置在互连层1606-1610内以根据多种设计来路由电信号(特别地，该布置不限于图13中描绘的互连结构1628的特定构造)。尽管在图13中描绘了特定数量的互连层1606-1610，本公开的实施例包括具有比所描绘的更多或更少的互连层的IC设备。
在一些实施例中，互连结构1628可以包括填充有诸如金属的导电材料的线1628a和/或过孔1628b。线1628a可以被布置为在基本上平行于衬底1602的其上形成设备层1604的表面的平面的方向上路由电信号。例如，线1628a可以在从图13的角度进出页面的方向上路由电信号。过孔1628b可以被布置为在基本上垂直于衬底1602的其上形成设备层1604的表面的平面的方向上路由电信号。在一些实施例中，过孔1628b可以将不同互连层1606-1610的线1628a电耦合在一起。
如图13所示，互连层1606-1610可以包括设置在互连结构1628之间的电介质材料1626。在一些实施例中，设置在互连层1606-1610中的不同互连层中的互连结构1628之间的电介质材料1626可以具有不同的成分；在其他实施例中，不同互连层1606-1610之间的电介质材料1626的成分可以相同。
第一互连层1606可以形成在设备层1604上方。在一些实施例中，第一互连层1606可以包括线1628a和/或过孔1628b，如图所示。第一互连层1606的线1628a可以与设备层1604的接触部(例如，S/D接触部1624)耦合。
第二互连层1608可以形成在第一互连层1606上方。在一些实施例中，第二互连层1608可以包括过孔1628b以将第二互连层1608的线1628a与第一互连层1606的线1628a耦合。虽然为了清楚起见在每个互连层内(例如，在第二互连层1608内)用线在结构上描绘了线1628a和过孔1628b，但是在一些实施例中，线1628a和过孔1628b可以在结构上和/或材料上是连续的(例如，在双镶嵌工艺期间被同时填充)。
根据与结合第二互连层1608或第一互连层1606描述的类似的技术和构造，可以在第二互连层1608上相继形成第三互连层1610(和附加的互连层，根据需要)。在一些实施例中，在IC设备1600中的金属化堆叠体1619中的“较高层级”的互连层(即，较远离设备层1604)可以较厚。
IC设备1600可以包括阻焊剂材料1634(例如，聚酰亚胺或类似材料)和形成在互连层1606-1610上的一个或多个导电接触部1636。在图13中，导电接触部1636被示为采用接合焊盘的形式。导电接触部1636可以与互连结构1628电耦合并且被配置为将(多个)晶体管1640的电信号路由到其他外部设备。例如，焊料接合部可以形成在一个或多个导电接触部1636上以将包括IC设备1600的芯片与另一部件(例如，电路板)机械和/或电耦合。IC设备1600可以包括附加的或替代的结构以路由来自互连层1606-1610的电信号；例如，导电接触部1636可以包括将电信号路由到外部部件的其他类似特征(例如，柱)。
图14是根据本文公开的实施例中的任一个的可以包括一个或多个晶体管帽盖沟道布置100和/或晶体管120的示例性IC封装1650的侧视截面图。在一些实施例中，IC封装1650可以是系统级封装(SiP)。
封装衬底1652可以由电介质材料(例如，陶瓷、堆积膜、其中具有填充颗粒的环氧膜、玻璃、有机材料、无机材料、有机和无机材料的组合、由不同材料形成的嵌入部分等)形成，并且可以具有延伸穿过在面1672和面1674之间、或在面1672上的不同位置之间、和/或在面1674上的不同位置之间的电介质材料的导电通路。这些导电通路可以采用以上参考图13讨论的互连结构1628中的任一个的形式。
封装衬底1652可以包括通过封装衬底1652耦合到导电通路(未示出)的导电接触部1663，从而允许管芯1656和/或插入件1657内的电路电耦合到导电接触部1664中的各个导电接触部(或电耦合到封装衬底1652中包括的其他设备，未示出)。
IC封装1650可以包括插入件1657，其经由插入件1657的导电接触部1661、第一级互连1665和封装衬底1652的导电接触部1663耦合到封装衬底1652。图14所示的第一级互连1665是焊料凸块，但是可以使用任何合适的第一级互连1665。在一些实施例中，IC封装1650中可以不包括插入件1657；相反，管芯1656可以通过第一级互连1665直接耦合到面1672处的导电接触部1663。更一般地，一个或多个管芯1656可以经由任何合适的结构(例如，硅桥、有机桥、一个或多个波导、一个或多个插入件、引线接合部等)耦合到封装衬底1652。
IC封装1650可以包括一个或多个管芯1656，其经由管芯1656的导电接触部1654、第一级互连1658和插入件1657的导电接触部1660耦合到插入件1657。导电接触部1660可以通过插入件1657耦合到导电通路(未示出)，从而允许管芯1656内的电路电耦合到导电接触部1661中的各个导电接触部(或电耦合到插入件1657中包括的其他设备，未示出)。图14所示的第一级互连1658是焊料凸块，但是可以使用任何合适的第一级互连1658。如本文所用，“导电接触部”可以指用作不同部件之间的接口的导电材料(例如，金属)的一部分；导电接触部可以凹陷在部件的表面中、与部件的表面齐平或延伸远离部件的表面，并且可以采用任何合适的形式(例如，导电焊盘或插座)。
在一些实施例中，底部填充材料1666可以设置在封装衬底1652和插入件1657之间、围绕第一级互连1665，并且模制化合物1668可以设置在管芯1656和插入件1657周围并与封装衬底1652接触。在一些实施例中，底部填充材料1666可以与模制化合物1668相同。可以用于底部填充材料1666和模制化合物1668的示例性材料是环氧树脂模塑材料，视情况而定。第二级互连1670可以耦合到导电接触部1664。图14中所示的第二级互连1670是焊料球(例如，用于球栅阵列布置)，但是可以使用任何合适的第二级互连1670(例如，引脚网格阵列布置中的引脚或焊盘网格阵列布置中的焊盘)。第二级互连1670可以用于将IC封装1650耦合到另一部件，例如电路板(例如，母板)、插入件或另一IC封装，如本领域中已知的并且如下文参考图15所讨论的。
管芯1656可以采用本文讨论的管芯1502的任何实施例的形式(例如，可以包括IC设备1600的任何实施例，并且可以包括如本文公开的晶体管帽盖沟道布置100和/或晶体管120中的任一者)。在IC封装1650包括多个管芯1656的实施例中，IC封装1650可以被称为多芯片封装(MCP)。管芯1656可以包括执行任何所需功能的电路。例如，管芯1656中的一个或多个可以是逻辑管芯(例如，基于硅的管芯)，并且管芯1656中的一个或多个可以是存储器管芯(例如，高带宽存储器)。
尽管图14中所示的IC封装1650是倒装芯片封装，可以使用其他封装架构。例如，IC封装1650可以是球栅阵列(BGA)封装，例如嵌入式晶片级球栅阵列(eWLB)封装。在另一示例中，IC封装1650可以是晶片级芯片规模封装(WLCSP)或面板扇出(FO)封装。尽管在图14的IC封装1650中示出了两个管芯1656，IC封装1650可以包括任何期望数量的管芯1656。IC封装1650可以包括附加的无源部件，例如设置在封装衬底1652的第一面1672或第二面1674上、或插入件1657的任一面上的表面贴装电阻器、电容器和电感器。更一般地，IC封装1650可以包括本领域已知的任何其他有源或无源部件。
图15是根据本文公开的实施例中的任一个的可以包括一个或多个IC封装或其他电子部件(例如，管芯)的IC设备组件1700的侧视截面图，所述IC封装或其他电子部件包括一个或多个晶体管帽盖沟道布置100和/或晶体管120。IC设备组件1700包括设置在电路板1702(其可以是例如母板)上的多个部件。IC设备组件1700包括设置在电路板1702的第一面1740和电路板1702的相对的第二面1742上的部件；通常，部件可以设置在面1740和1742中的一个或这两者上。下面参考IC设备组件1700讨论的IC封装中的任一个可以采用上面参考图14讨论的IC封装1650的任何实施例的形式(例如，在管芯中可以包括一个或多个晶体管帽盖沟道布置100和/或晶体管120)。
在一些实施例中，电路板1702可以是包括多个金属层的印刷电路板(PCB)，所述多个金属层通过电介质材料层彼此分开并且通过导电过孔互连。金属层中的任一个或多个可以以期望的电路图案形成以在耦合到电路板1702的部件之间路由电信号(可选地结合其他金属层)。在其他实施例中，电路板1702可以是非PCB衬底。
图15所示的IC设备组件1700包括通过耦合部件1716耦合到电路板1702的第一面1740的插入件上封装结构1736。耦合部件1716可以将插入件上封装结构1736电和机械耦合到电路板1702，并且可以包括焊料球(如图15所示)、插座的公和母部分、粘合剂、底部填充材料和/或任何其他合适的电和/或机械耦合结构。
插入件上封装结构1736可以包括通过耦合部件1718耦合到封装插入件1704的IC封装1720。耦合部件1718可以采用用于应用的任何合适的形式，例如以上参考耦合部件1716讨论的形式。虽然图15中示出了单个IC封装1720，多个IC封装可以耦合到封装插入件1704；实际上，附加的插入件可以耦合到封装插入件1704。封装插入件1704可以提供用于桥接电路板1702和IC封装1720的介入其间的衬底。IC封装1720可以是或包括例如管芯(图12的管芯1502)、IC设备(例如，图13的IC设备1600)或任何其他合适的部件。通常，封装插入件1704可以将连接扩展到更宽的间距或者将连接重新路由到不同的连接。例如，封装插入件1704可以将IC封装1720(例如，管芯)耦合到耦合部件1716的一组BGA导电接触部以耦合到电路板1702。在图15所示的实施例中，IC封装1720和电路板1702附接到封装插入件1704的相对侧；在其他实施例中，IC封装1720和电路板1702可以附接到封装插入件1704的同一侧。在一些实施例中，三个或更多个部件可以通过封装插入件1704互连。
在一些实施例中，封装插入件1704可以形成为PCB，其包括多个金属层，这些金属层通过电介质材料层彼此分开并且通过导电过孔互连。在一些实施例中，封装插入件1704可以由环氧树脂、玻璃纤维增强环氧树脂、具有无机填料的环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在一些实施例中，封装插入件1704可以由交替的刚性或柔性材料形成，所述材料可以包括与上述用于半导体衬底中的材料相同的材料，例如硅、锗和其他III-V族和IV族材料。封装插入件1704可以包括金属线1710和过孔1708，包括但不限于穿硅过孔(TSV)1706。封装插入件1704还可以包括嵌入式设备1714，包括无源和有源设备。这样的设备可以包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电(ESD)设备和存储器设备。诸如射频设备、功率放大器、功率管理设备、天线、阵列、传感器和微机电系统(MEMS)设备的更复杂的设备也可以形成在封装插入件1704上。插入件上封装结构1736可以采用任何本领域已知的插入件上封装结构的形式。
IC设备组件1700可以包括通过耦合部件1722耦合到电路板1702的第一面1740的IC封装1724。耦合部件1722可以采用以上参考耦合部件1716讨论的任何实施例的形式，并且IC封装1724可以采用以上参考IC封装1720讨论的任何实施例的形式。
图15所示的IC设备组件1700包括通过耦合部件1728耦合到电路板1702的第二面1742的层叠封装结构1734。层叠封装结构1734可以包括IC封装1726和IC封装1732，它们通过耦合部件1730耦合在一起，使得IC封装1726设置在电路板1702和IC封装1732之间。耦合部件1728和1730可以采用以上讨论的耦合部件1716的任何实施例的形式，并且IC封装1726和1732可以采用以上讨论的IC封装1720的任何实施例的形式。层叠封装结构1734可以根据本领域已知的任何层叠封装结构来配置。
图16是根据本文公开的实施例中的任一个的可以包括一个或多个晶体管帽盖沟道布置100和/或晶体管120的示例性电气设备1800的框图。例如，电气设备1800的部件中的任何合适的部件可以包括本文公开的IC设备组件1700、IC封装1650、IC设备1600或管芯1502中的一个或多个。许多部件在图16中被示为包括在电气设备1800中，但是这些部件中的任何一个或多个可以被省略或复制，以适合于应用。在一些实施例中，包括在电气设备1800中的一些或全部部件可以附接到一个或多个母板。在一些实施例中，这些部件中的一些或全部被制造到单个片上系统(SoC)管芯上。
此外，在各种实施例中，电气设备1800可以不包括图16中所示的部件中的一个或多个，但是电气设备1800可以包括用于耦合到一个或多个部件的接口电路。例如，电气设备1800可以不包括显示设备1806，但是可以包括显示设备接口电路(例如，连接器和驱动器电路)，显示设备1806可以耦合到该显示设备接口电路。在另一组示例中，电气设备1800可以不包括音频输入设备1824或音频输出设备1808，但可以包括音频输入或输出设备接口电路(例如，连接器和支持电路)，音频输入设备1824或音频输出设备1808可以耦合到该音频输入或输出设备接口电路。
电气设备1800可以包括处理设备1802(例如，一个或多个处理设备)。如本文所用，术语“处理设备”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分。处理设备1802可以包括一个或多个数字信号处理器(DSP)、专用集成电路(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、密码处理器(在硬件内执行密码算法的专用处理器)、服务器处理器、或任何其他合适的处理设备。电气设备1800可以包括存储器1804，其本身可以包括一个或多个存储器设备，例如易失性存储器(例如，DRAM)、非易失性存储器(例如，只读存储器(ROM))、闪存存储器、固态存储器和/或硬盘驱动器。在一些实施例中，存储器1804可以包括与处理设备1802共享管芯的存储器。该存储器可以用作高速缓冲存储器并且可以包括嵌入式动态DRAM(eDRAM)或自旋转移矩磁RAM(STT-MRAM)。
在一些实施例中，电气设备1800可以包括通信芯片1812(例如，一个或多个通信芯片)。例如，通信芯片1812可以被配置用于管理无线通信，以便向和从电气设备1800传输数据。术语“无线”及其派生词可以用于描述可以通过非固体介质通过使用经调制的电磁辐射来传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联的设备不包含任何电线，尽管在一些实施例中它们可能不包含。
通信芯片1812可以实施多种无线标准或协议中的任一种，包括但不限于电气和电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16标准(例如，IEEE802.16-2005修正案)、长期演进(LTE)项目以及任何修正、更新和/或修订(例如，高级LTE项目、超移动宽带(UMB)项目(也称为“3GPP2”)，等等)。兼容IEEE 802.16的宽带无线接入(BWA)网络通常被称为WiMAX网络，其是代表全球微波接入互操作性的首字母缩写词，其是通过了IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1812可以根据全球移动通信系统(GSM)、通用分组无线电服务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进的HSPA(E-HSPA)或LTE网络进行操作。通信芯片1812可以根据用于GSM演进的增强数据(EDGE)、GSM EDGE无线电接入网络(GERAN)、通用陆地无线电接入网络(UTRAN)或演进UTRAN(E-UTRAN)进行操作。通信芯片1812可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、演进数据优化(EV-DO)及其派生物、以及指定为3G、4G、5G及更高版本的任何其他无线协议进行操作。在其他实施例中，通信芯片1812可以根据其他无线协议进行操作。电气设备1800可以包括天线1822以促进无线通信和/或接收其他无线通信(例如AM或FM无线电传输)。
在一些实施例中，通信芯片1812可以管理有线通信，例如电、光或任何其他合适的通信协议(例如，以太网)。如上所述，通信芯片1812可以包括多个通信芯片。例如，第一通信芯片1812可以专用于诸如Wi-Fi或蓝牙之类的较短距离无线通信，而第二通信芯片1812可以专用于诸如全球定位系统(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其他的较长距离无线通信。在一些实施例中，第一通信芯片1812可以专用于无线通信，而第二通信芯片1812可以专用于有线通信。
电气设备1800可以包括电池/电源电路1814。电池/电源电路1814可以包括一个或多个能量存储设备(例如，电池或电容器)和/或用于将电气设备1800的部件耦合到与电气设备1800分开的能量源(例如，AC线路电源)的电路。
电气设备1800可以包括显示设备1806(或相应的接口电路，如上所述)。显示设备1806可以包括任何视觉指示器，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或平板显示器。
电气设备1800可以包括音频输出设备1808(或相应的接口电路，如上所述)。音频输出设备1808可以包括产生可听指示符的任何设备，例如扬声器、头戴式耳机或耳塞。
电气设备1800可以包括音频输入设备1824(或相应的接口电路，如上所述)。音频输入设备1824可以包括产生代表声音的信号的任何设备，例如麦克风、麦克风阵列或数字乐器(例如，具有乐器数字接口(MIDI)输出的乐器)。
电气设备1800可以包括GPS设备1818(或相应的接口电路，如上所述)。GPS设备1818可以与基于卫星的系统通信并且可以接收电气设备1800的位置，如本领域中已知的。
电气设备1800可以包括其他输出设备1810(或相应的接口电路，如上所述)。其他输出设备1810的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发射器、或附加存储设备。
电气设备1800可以包括其他输入设备1820(或相应的接口电路，如上所述)。其他输入设备1820的示例可以包括加速度计、陀螺仪、罗盘、图像捕获设备、键盘、诸如鼠标、手写笔、触摸板的光标控制设备、条形码阅读器、快速响应(QR)代码阅读器、任何传感器或射频识别(RFID)阅读器。
电气设备1800可以具有任何期望的形状因子，例如手持或移动电气设备(例如，手机、智能电话、移动互联网设备、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理(PDA)、超移动个人计算机等)、台式电气设备、服务器设备或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数字相机、数字录像机或可穿戴电气设备。在一些实施例中，电气设备1800可以是处理数据的任何其他电子设备。
以下段落提供了本文公开的实施例的各种示例。
示例1是一种后端晶体管，包括：沟道材料；绝缘材料；以及处于沟道材料与绝缘材料之间的帽盖材料，其中帽盖材料包括铜、镍、铁、钴、铱、钌、镧、铍、锂或钙。
示例2包括示例1的主题，并且进一步指定：帽盖材料还包括氧。
示例3包括示例1-2中任一个的主题，并且进一步指定：所述帽盖材料是第一帽盖材料，所述后端晶体管还包括不同于第一帽盖材料的第二帽盖材料，第一帽盖材料处于沟道材料与第二帽盖材料之间，第二帽盖材料处于第一帽盖材料与绝缘材料之间，并且第二帽盖材料与绝缘材料不同。
示例4包括示例3的主题，并且进一步指定：第二帽盖材料包括氧。
示例5包括示例4的主题，并且进一步指定：第二帽盖材料包括镓、铝、铪或锆。
示例6包括示例3的主题，并且进一步指定：第二帽盖材料包括氮。
示例7包括示例6的主题，并且进一步指定：第二帽盖材料包括硅。
示例8包括示例3-7中任一个的主题，并且进一步指定：第二帽盖材料的厚度在5埃和2纳米之间。
示例9包括示例3-8中任一个的主题，并且还包括：朝向沟道材料延伸穿过绝缘材料的源极/漏极接触部，其中第二帽盖材料不在源极/漏极接触部与沟道材料之间。
示例10包括示例1-9中任一个的主题，并且进一步指定：帽盖材料的厚度在1埃和1纳米之间。
示例11包括示例1-10中任一个的主题，并且进一步指定：沟道材料包括半导体材料。
示例12包括示例1-11中任一个的主题，并且进一步指定：沟道材料包括氧化铟镓锌(IGZO)。
示例13包括示例1-12中任一个的主题，并且进一步指定：绝缘材料包括层间电介质。
示例14包括示例1-13中任一个的主题，并且进一步指定：绝缘材料包括氧。
示例15包括示例1-14中任一个的主题，并且进一步指定：绝缘材料包括硅或铝。
示例16包括示例1-13中任一个的主题，并且进一步指定：绝缘材料包括氮。
示例17包括示例16的主题，并且进一步指定：绝缘材料包括硅。
示例18包括示例17的主题，并且进一步指定：绝缘材料包括氧。
示例19包括示例1-18中任一个的主题，并且还包括：朝向沟道材料延伸穿过绝缘材料的源极/漏极接触部。
示例20包括示例19的主题，并且进一步指定：帽盖材料在源极/漏极接触部与沟道材料之间延伸。
示例21包括示例19的主题，并且进一步指定：帽盖材料不在源极/漏极接触部与沟道材料之间延伸。
示例22包括示例1-21中任一个的主题，并且进一步指定：帽盖材料与沟道材料接触。
示例23包括示例1-22中任一个的主题，并且还包括：栅极电介质；以及栅电极，其中栅极电介质处于沟道材料与栅电极之间。
示例24包括示例1-23中任一个的主题，并且进一步指定：后端晶体管在集成电路(IC)设备的金属化堆叠体中。
示例25包括示例1-24中任一个的主题，并且进一步指定：后端晶体管是存储器单元的一部分。
示例26包括示例25的主题，并且进一步指定：存储器单元是动态随机存取存储器(DRAM)单元。
示例27是一种后端晶体管，包括：具有导电类型的沟道材料；绝缘材料；以及处于沟道材料与绝缘材料之间的帽盖材料，其中帽盖材料不同于沟道材料和绝缘材料，并且帽盖材料具有的导电类型与沟道材料的导电类型相同。
示例28包括示例27的主题，并且进一步指定：沟道材料和帽盖材料的导电类型是n型。
示例29包括示例28的主题，并且进一步指定：帽盖材料包括铜、镍、铁、钴、铱、钌、镧、铍、锂或钙。
示例30包括示例29的主题，并且进一步指定：帽盖材料还包括氧。
示例31包括示例28-30中任一个的主题，并且进一步指定：所述帽盖材料是第一帽盖材料，所述后端晶体管还包括不同于第一帽盖材料的第二帽盖材料，第一帽盖材料处于沟道材料与第二帽盖材料之间，第二帽盖材料处于第一帽盖材料与绝缘材料之间，并且第二帽盖材料与绝缘材料不同。
示例32包括示例31的主题，并且进一步指定：第二帽盖材料包括氧。
示例33包括示例32的主题，并且进一步指定：第二帽盖材料包括镓、铝、铪或锆。
示例34包括示例31的主题，并且进一步指定：第二帽盖材料包括氮。
示例35包括示例34的主题，并且进一步指定：第二帽盖材料包括硅。
示例36包括示例31-35中任一个的主题，并且进一步指定：第二帽盖材料的厚度在5埃和2纳米之间。
示例37包括示例31-36中任一个的主题，并且还包括：朝向沟道材料延伸穿过绝缘材料的源极/漏极接触部，其中第二帽盖材料不在源极/漏极接触部与沟道材料之间。
示例38包括示例28-37中任一个的主题，并且进一步指定：沟道材料包括氧化铟镓锌(IGZO)。
示例39包括示例27的主题，并且进一步指定：沟道材料和帽盖材料的导电类型是p型。
示例40包括示例39的主题，并且进一步指定：帽盖材料包括铜、镍、钴、锂或银中的任一种和氧。
示例41包括示例39-40中任一个的主题，并且进一步指定：所述帽盖材料是第一帽盖材料，所述后端晶体管还包括不同于第一帽盖材料的第二帽盖材料，第一帽盖材料处于沟道材料与第二帽盖材料之间，第二帽盖材料处于第一帽盖材料与绝缘材料之间，并且第二帽盖材料与绝缘材料不同。
示例42包括示例41的主题，并且进一步指定：第二帽盖材料包括氧或氮。
示例43包括示例41-42中任一个的主题，并且进一步指定：第二帽盖材料的厚度在5埃和2纳米之间。
示例44包括示例41-43中任一个的主题，并且还包括：朝向沟道材料延伸穿过绝缘材料的源极/漏极接触部，其中第二帽盖材料不在源极/漏极接触部与沟道材料之间。
示例45包括示例39-44中任一个的主题，并且进一步指定：沟道材料包括铟、锌、镓、铪、镁、铝、硅、镧或锆中的任一种和氧。
示例46包括示例27-45中任一个的主题，并且进一步指定：沟道材料包括半导体材料。
示例47包括示例27-46中任一个的主题，并且进一步指定：帽盖材料的厚度在1埃和1纳米之间。
示例48包括示例27-47中任一个的主题，并且进一步指定：绝缘材料包括层间电介质。
示例49包括示例27-48中任一个的主题，并且进一步指定：绝缘材料包括氧。
示例50包括示例27-49中任一个的主题，并且进一步指定：绝缘材料包括硅或铝。
示例51包括示例27-48中任一个的主题，并且进一步指定：绝缘材料包括氮。
示例52包括示例51的主题，并且进一步指定：绝缘材料包括硅。
示例53包括示例52的主题，并且进一步指定：绝缘材料包括氧。
示例54包括示例27-53中任一个的主题，并且还包括：朝向沟道材料延伸穿过绝缘材料的源极/漏极接触部。
示例55包括示例54的主题，并且进一步指定：帽盖材料在源极/漏极接触部与沟道材料之间延伸。
示例56包括示例54的主题，并且进一步指定：帽盖材料不在源极/漏极接触部与沟道材料之间延伸。
示例57包括示例27-56中任一个的主题，并且进一步指定：帽盖材料与沟道材料接触。
示例58包括示例27-57中任一个的主题，并且还包括：栅极电介质；以及栅电极，其中栅极电介质处于沟道材料与栅电极之间。
示例59包括示例27-58中任一个的主题，并且进一步指定：后端晶体管在集成电路(IC)设备的金属化堆叠体中。
示例60包括示例27-59中任一个的主题，并且进一步指定：后端晶体管是存储器单元的一部分。
示例61包括示例60的主题，并且进一步指定：存储器单元是动态随机存取存储器(DRAM)单元。
示例62是一种计算设备，包括：衬底；以及耦合到衬底的集成电路(IC)管芯，其中IC管芯包括晶体管，该晶体管具有：沟道材料；绝缘材料；处于沟道材料与绝缘材料之间的不同于沟道材料的第一帽盖材料；处于第一帽盖材料与绝缘材料之间的不同于第一帽盖材料的第二帽盖材料；以及源极/漏极接触部，其中第二帽盖材料处于源极/漏极接触部之间。
示例63包括示例62的主题，并且进一步指定：第二帽盖材料不在源极/漏极接触部与沟道材料之间。
示例64包括示例62-63中任一个的主题，并且进一步指定：第一帽盖材料具有的导电类型与沟道材料的导电类型相同。
示例65包括示例62-64中任一个的主题，并且进一步指定：沟道材料和第一帽盖材料的导电类型是n型。
示例66包括示例65的主题，并且进一步指定：第一帽盖材料包括铜、镍、铁、钴、铱、钌、镧、铍、锂或钙。
示例67包括示例66的主题，并且进一步指定：第一帽盖材料还包括氧。
示例68包括示例65-67中任一个的主题，并且进一步指定：第二帽盖材料包括氧。
示例69包括示例68的主题，并且进一步指定：第二帽盖材料包括镓、铝、铪或锆。
示例70包括示例65-67中任一个的主题，并且进一步指定：第二帽盖材料包括氮。
示例71包括示例70的主题，并且进一步指定：第二帽盖材料包括硅。
示例72包括示例65-71中任一个的主题，并且进一步指定：第二帽盖材料的厚度在5埃和2纳米之间。
示例73包括示例65-72中任一个的主题，并且进一步指定：沟道材料包括氧化铟镓锌(IGZO)。
示例74包括示例62-64中任一个的主题，并且进一步指定：沟道材料和第一帽盖材料的导电类型是p型。
示例75包括示例74的主题，并且进一步指定：第一帽盖材料包括铜、镍、钴、锂或银中的任一种和氧。
示例76包括示例74-75中任一个的主题，并且进一步指定：第二帽盖材料包括氧或氮。
示例77包括示例74-76中任一个的主题，并且进一步指定：第二帽盖材料的厚度在5埃和2纳米之间。
示例78包括示例74-77中任一个的主题，并且进一步指定：沟道材料包括铟、锌、镓、铪、镁、铝、硅、镧或锆中的任一种和氧。
示例79包括示例62-78中任一个的主题，并且进一步指定：沟道材料包括半导体材料。
示例80包括示例62-79中任一个的主题，并且进一步指定：第一帽盖材料的厚度在1埃和1纳米之间。
示例81包括示例62-80中任一个的主题，并且进一步指定：绝缘材料包括层间电介质。
示例82包括示例62-81中任一个的主题，并且进一步指定：绝缘材料包括氧。
示例83包括示例62-82中任一个的主题，并且进一步指定：绝缘材料包括硅或铝。
示例84包括示例62-81中任一个的主题，并且进一步指定：绝缘材料包括氮。
示例85包括示例84的主题，并且进一步指定：绝缘材料包括硅。
示例86包括示例85的主题，并且进一步指定：绝缘材料包括氧。
示例87包括示例62-86中任一个的主题，并且进一步指定：第一帽盖材料在源极/漏极接触部与沟道材料之间延伸。
示例88包括示例62-86中任一个的主题，并且进一步指定：第一帽盖材料不在源极/漏极接触部与沟道材料之间延伸。
示例89包括示例62-88中任一个的主题，并且进一步指定：第一帽盖材料与沟道材料接触。
示例90包括示例62-89中任一个的主题，并且还包括：栅极电介质；以及栅电极，其中栅极电介质处于沟道材料与栅电极之间。
示例91包括示例62-90中任一个的主题，并且进一步指定：晶体管在集成电路(IC)设备的金属化堆叠体中。
示例92包括示例62-91中任一个的主题，并且进一步指定：晶体管是存储器单元的一部分。
示例93包括示例92的主题，并且进一步指定：存储器单元是动态随机存取存储器(DRAM)单元。
示例94包括示例62-93中任一个的主题，并且进一步指定：计算设备是可穿戴或手持计算设备。
示例95包括示例62-94中任一个的主题，并且进一步指定：计算设备还包括一个或多个通信芯片和天线。
示例96包括示例62-95中任一个的主题，并且进一步指定：衬底包括电路板。
示例97包括示例96的主题，并且进一步指定：电路板是母板。

Claims (25)

1.一种后端晶体管，包括：
沟道材料；
绝缘材料；以及
处于所述沟道材料与所述绝缘材料之间的帽盖材料，其中，所述帽盖材料包括铜、镍、铁、钴、铱、钌、镧、铍、锂或钙。
2.根据权利要求1所述的后端晶体管，其中，所述帽盖材料还包括氧。
3.根据权利要求1所述的后端晶体管，其中，所述帽盖材料是第一帽盖材料，所述后端晶体管还包括不同于所述第一帽盖材料的第二帽盖材料，所述第一帽盖材料处于所述沟道材料与所述第二帽盖材料之间，所述第二帽盖材料处于所述第一帽盖材料与所述绝缘材料之间，并且所述第二帽盖材料与所述绝缘材料不同。
4.根据权利要求3所述的后端晶体管，其中，所述第二帽盖材料包括氧。
5.根据权利要求4所述的后端晶体管，其中，所述第二帽盖材料包括镓、铝、铪或锆。
6.根据权利要求3所述的后端晶体管，其中，所述第二帽盖材料包括氮。
7.根据权利要求6所述的后端晶体管，其中，所述第二帽盖材料包括硅。
8.根据权利要求3所述的后端晶体管，其中，所述第二帽盖材料的厚度在5埃与2纳米之间。
9.根据权利要求3所述的后端晶体管，还包括：
朝向所述沟道材料延伸穿过所述绝缘材料的源极/漏极接触部，其中，所述第二帽盖材料不在所述源极/漏极接触部与所述沟道材料之间。
10.根据权利要求1所述的后端晶体管，其中，所述帽盖材料的厚度在1埃与1纳米之间。
11.根据权利要求1-10中任一个所述的后端晶体管，其中，所述沟道材料包括半导体材料。
12.根据权利要求1-10中任一个所述的后端晶体管，其中，所述沟道材料包括氧化铟镓锌(IGZO)。
13.根据权利要求1-10中任一个所述的后端晶体管，其中，所述绝缘材料包括层间电介质。
14.根据权利要求1-10中任一个所述的后端晶体管，其中，所述绝缘材料包括氧。
15.根据权利要求1-10中任一个所述的后端晶体管，其中，所述绝缘材料包括硅或铝。
16.一种后端晶体管，包括：
具有导电类型的沟道材料；
绝缘材料；以及
处于所述沟道材料与所述绝缘材料之间的帽盖材料，其中，所述帽盖材料与所述沟道材料和所述绝缘材料不同，并且所述帽盖材料具有的导电类型与所述沟道材料的导电类型相同。
17.根据权利要求16所述的后端晶体管，还包括：
朝向所述沟道材料延伸穿过所述绝缘材料的源极/漏极接触部。
18.根据权利要求17所述的后端晶体管，其中，所述帽盖材料在所述源极/漏极接触部与所述沟道材料之间延伸。
19.根据权利要求17所述的后端晶体管，其中，所述帽盖材料不在所述源极/漏极接触部与所述沟道材料之间延伸。
20.根据权利要求16所述的后端晶体管，其中，所述帽盖材料与所述沟道材料接触。
21.根据权利要求16所述的后端晶体管，其中，所述后端晶体管在集成电路(IC)设备的金属化堆叠体中。
22.根据权利要求16所述的后端晶体管，其中，所述后端晶体管是存储器单元的一部分。
23.根据权利要求22所述的后端晶体管，其中，所述存储器单元是动态随机存取存储器(DRAM)单元。
24.一种计算设备，包括：
衬底；以及
耦合到所述衬底的集成电路(IC)管芯，其中，所述IC管芯包括晶体管，所述晶体管具有：
沟道材料，
绝缘材料，
处于所述沟道材料与所述绝缘材料之间的不同于所述沟道材料的第一帽盖材料，
处于所述第一帽盖材料与所述绝缘材料之间的不同于所述第一帽盖材料的第二帽盖材料，以及
源极/漏极接触部，其中，所述第二帽盖材料处于所述源极/漏极接触部之间。
25.根据权利要求24所述的计算设备，其中，所述计算设备还包括一个或多个通信芯片和天线。
CN202110829059.1A 2020-08-21 2021-07-21 晶体管帽盖沟道布置 Pending CN114078949A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/999,819 US20220059704A1 (en) 2020-08-21 2020-08-21 Transistor cap-channel arrangements
US16/999,819 2020-08-21

Publications (1)

Publication Number Publication Date
CN114078949A true CN114078949A (zh) 2022-02-22

Family

ID=80271084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110829059.1A Pending CN114078949A (zh) 2020-08-21 2021-07-21 晶体管帽盖沟道布置

Country Status (4)

Country Link
US (1) US20220059704A1 (zh)
JP (1) JP2022035991A (zh)
KR (1) KR20220030328A (zh)
CN (1) CN114078949A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6401483B2 (ja) * 2013-04-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015109422A (ja) * 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置の評価方法
WO2016063159A1 (en) * 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
JP2017022377A (ja) * 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
JP2019129320A (ja) * 2018-01-19 2019-08-01 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Also Published As

Publication number Publication date
KR20220030328A (ko) 2022-03-10
JP2022035991A (ja) 2022-03-04
US20220059704A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
US11881452B2 (en) Device layer interconnects
US20190058043A1 (en) Transistor gate-channel arrangements
US11362189B2 (en) Stacked self-aligned transistors with single workfunction metal
US11374024B2 (en) Integrated circuits with stacked transistors and methods of manufacturing the same using processes which fabricate lower gate structures following completion of portions of an upper transistor
WO2019125352A1 (en) Three-dimensional integrated circuit memory cell having a ferroelectric field effect transistor with a floating gate
US10741486B2 (en) Electronic components having three-dimensional capacitors in a metallization stack
US11404562B2 (en) Tunneling field effect transistors
US20230317597A1 (en) Integrated circuit structures with contoured interconnects
KR20210150259A (ko) 집적 회로 구조물 내의 소스/드레인 영역
US11676966B2 (en) Stacked transistors having device strata with different channel widths
US20190181337A1 (en) Barriers for metal filament memory devices
US11056397B2 (en) Directional spacer removal for integrated circuit structures
EP4009376A1 (en) Transistor source/drain contacts
US11430866B2 (en) Device contact sizing in integrated circuit structures
US20220059704A1 (en) Transistor cap-channel arrangements
CN111183523A (zh) 在源极区和漏极区之间包括第一和第二半导体材料的晶体管及其制造方法
US20240113220A1 (en) Technologies for transistors with a thin-film ferroelectric
US20230395729A1 (en) Memory devices with gradient-doped control gate material
US20220190121A1 (en) Transistor channel materials
US20200373329A1 (en) Neural computing dies with stacked neural core regions
US11158712B2 (en) Field-effect transistors with buried gates and methods of manufacturing the same
US20200251522A1 (en) Substrate-gated group iii-v transistors and associated fabrication methods
CN115831971A (zh) 具有共享接触的薄膜晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination