CN115831971A - 具有共享接触的薄膜晶体管 - Google Patents

具有共享接触的薄膜晶体管 Download PDF

Info

Publication number
CN115831971A
CN115831971A CN202210984836.4A CN202210984836A CN115831971A CN 115831971 A CN115831971 A CN 115831971A CN 202210984836 A CN202210984836 A CN 202210984836A CN 115831971 A CN115831971 A CN 115831971A
Authority
CN
China
Prior art keywords
tft
contact
channel layer
shared
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210984836.4A
Other languages
English (en)
Inventor
A·A·夏尔马
N·佐藤
V·H·勒
S·阿塔纳索夫
H.J.刘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN115831971A publication Critical patent/CN115831971A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了具有共享接触的薄膜晶体管。公开了实现具有共享接触的薄膜晶体管(TFT)对的集成电路(IC)器件以及关联的系统和方法。示例IC器件可以包括：支承结构；提供在支承结构上的沟道层，其中沟道层包括薄膜半导体材料；具有包括沟道层的第一部分的沟道区的第一TFT；以及具有包括沟道层的第二部分的沟道区的第二TFT。在一些实施例中，第一TFT的源极或漏极(S/D)接触可以是共享接触，其也是第二TFT的S/D接触。在其它实施例中，第一TFT的栅极接触/堆叠可以是共享接触/堆叠，其也是第二TFT的栅极接触/堆叠。

Description

具有共享接触的薄膜晶体管
背景技术
在过去的几十年里，集成电路中的特征的缩放一直是不断增长的半导体工业背后的驱动力。进行缩放为越来越小的特征使得能够有在半导体芯片的受限制的区域上的功能单元的增加的密度。例如，缩减晶体管尺寸允许在芯片上合并增加数量的存储器或逻辑器件，适合于制备具有增加的容量的产品。然而，针对不断增加的容量的驱动并非没有问题。优化每个器件和每个互连的性能的必要性变得日益重要。
附图说明
通过结合随附附图的以下详细描述，将容易理解实施例。为了便于描述，同样的参考标号‎指明同样的结构元件。在随附附图的各图中，通过‎示例的方式而不是通过限制的方式图示实施例。
图1至图8提供图示根据本公开的一些实施例的具有共享源极/漏极(S/D)接触的两个顶栅(top-gated)薄膜晶体管(TFT)的集成电路(IC)器件的不同示例的横截面侧视图。
图9至图16提供图示根据本公开的一些实施例的具有共享源极/漏极接触的两个底栅(bottom-gated)TFT的IC器件的不同示例的横截面侧视图。
图17至图18提供图示根据本公开的一些实施例的具有共享栅极接触的两个竖向TFT的IC器件的不同示例的横截面侧视图。
图19A至图19B是根据本公开的一些实施例的可以包括具有共享接触的一对或多对TFT的晶片和管芯的顶视图。
图20是根据本公开的一些实施例的可以包括具有共享接触的一对或多对TFT的IC器件的横截面侧视图。
图21是根据本公开的一些实施例的可以包括实现具有共享接触的TFT对的一个或多个IC器件的IC封装的横截面侧视图。
图22是根据本公开的一些实施例的可以包括实现具有共享接触的TFT对的一个或多个IC器件的IC器件组合件的横截面侧视图。
图23是根据本公开的一些实施例的可以包括实现具有共享接触的TFT对的一个或多个IC器件的示例计算设备的框图。
具体实施方式
本公开的系统、方法和器件均具有若干创新方面，并非其中的单一方面单独承担起在此公开的所有合期望的属性。在以下的描述和随附附图中阐述本说明书中描述的主题的一个或多个实现的细节。
为了说明如在此描述的实现具有共享接触的TFT对的IC器件和组合件的目的，首先理解在某些IC布置中可能起作用的现象可能是有用的。以下的基本信息可以被视为可以从中适当地解释本公开的基础。这样的信息仅是为了解释的目的提供的，并且因此不应当被以任何方式解释为限制本公开的广泛范围以及本公开的潜在应用。
TFT是一种特殊种类的场效应晶体管(FET)，其是通过在可以是非导电层的支承层上沉积有源半导体材料的薄膜以及提供栅极堆叠和金属接触而制成的。有源半导体材料的至少一部分形成TFT的沟道区。这不同于其中有源半导体沟道材料典型地为半导体衬底的一部分(例如硅晶片的一部分)的常规的非TFT前端晶体管。TFT提供若干优点，并且使得能够有在常规前端晶体管的情况下不可能并且可以被使用在各种各样的应用(例如作为存储器单元的存取晶体管)中的独特架构。一个优点是与前端晶体管相比TFT可以具有实质上更低的泄漏。另一优点是TFT可以被容易地集成在IC器件的后端中。
公开了实现具有共享接触的TFT对的IC器件以及关联的系统和方法。示例IC器件可以包括：支承结构(例如衬底、晶片、管芯或芯片)；被提供在支承结构上的沟道层，其中沟道层包括薄膜半导体材料；第一TFT，其具有包括沟道层的第一部分的沟道区；以及第二TFT，其具有包括沟道层的第二部分的沟道区。在一些实施例中，第一TFT的S/D接触可以是共享接触，该共享接触也是第二TFT的S/D接触。在其它实施例中，第一TFT的栅极接触/堆叠可以是共享接触/堆叠，其也是第二TFT的栅极接触/堆叠。实现如在此描述的具有共享接触的TFT对(即实现共享S/D接触或栅极接触的TFT对)可以允许显著增加具有给定占位面积(占位面积被限定为支承结构的平面或平行于支承结构的平面的平面中的面积)的阵列中的TFT的密度，或反过来说，允许显著减小具有给定TFT密度的阵列的占位面积。
在下面，一些描述可能涉及特定的S/D区或接触，其是源极区/接触或漏极区/接触。然而，除非另外指明，否则晶体管的哪个区/接触被认为是源极区/接触以及哪个区/接触被认为是漏极区/接触并不重要，因为如在FET领域中常见的那样，源极和漏极的指定经常是可互换的。因此，在此提供的源极区/接触和漏极区/接触的一些说明性实施例的描述可应用于其中源极区/接触和漏极区/接触的指定可以颠倒的实施例。
在以下详细描述中，将使用本领域技术人员通常采用的术语来描述说明性实现的各个方面，以向本领域其它技术人员传达其工作的实质。例如，术语“互连”可以被用于描述由导电材料形成的任何互连结构以用于提供到与IC关联的一个或多个组件的电连接和/或在各种这样的组件之间的电连接。一般而言，术语“互连”可以指代导电线(或简单地为“线”，有时也被称为“迹线”或“沟槽”)以及导电通孔(或简单地为“通孔”)这两者。一般而言，在互连的上下文中，术语“导电线”可以被用于描述被由提供在IC管芯的平面内的绝缘体材料(例如低k电介质材料)隔离的导电元件。这样的导电线典型地被堆叠到金属化堆叠的若干个层级或若干个层中。另一方面，术语“导电通孔”可以被用于描述将不同层级的两个或更多个导电线进行互连的导电元件。为此，导电通孔可以被提供为实质上垂直于IC管芯的平面，并且可以互连相邻的层级中的两个导电线或不相邻的层级中的两个导电线。术语“金属化堆叠”可以被用于指代用于提供到IC芯片的不同电路组件的连接的一个或多个互连的堆叠。有时，导电线和通孔可以分别被称为“金属线”和“金属通孔”，以强调这些元件包括诸如金属的导电材料的事实。
在另一示例中，除非另外指明，否则术语“封装”和“IC封装”是同义的，术语“管芯”和“IC管芯”也是同义的，术语“绝缘”意味着“电绝缘”，术语“导通”意味着“电导通”。虽然在此可能以单数形式提及某些元件，但是这样的元件可以包括多个子元件。例如，“导电材料”可以包括一种或多种导电材料。如果使用的话，术语“氧化物”、“碳化物”、“氮化物”等指代分别包含氧、碳、氮等的复合物，术语“高k电介质”指代与氧化硅相比具有更高的介电常数的材料，而术语“低k电介质”指代与氧化硅相比具有更低的介电常数的材料。更进一步地，术语“连接”可以被用于描述被连接的事物之间的直接的电气或磁连接而没有任何中间器件，而术语“耦合”可以被用于描述被连接的事物之间的直接的电气或磁连接或者通过一个或多个无源或有源中间设备的间接连接。术语“电路”可以被用于描述被布置成彼此协作以提供合期望的功能的一个或多个无源和/或有源组件。基于如在此描述或如本领域中已知的特定值的上下文，术语“实质上”、“接近”、“近似”、“近于”和“大约”一般指代在目标值的+/-20%内(例如在目标值的+/-10%内或+/-5%内)。类似地，基于如在此描述或如本领域中已知的特定值的上下文，指示各种元件的定向的术语，例如“共面”、“垂直”、“正交”、“平行”或元件之间的任何其它角度，一般指代在目标值的+/-5%至20%内。
为了本公开的目的，用语“A和/或B”意味着(A)、(B)或(A和B)。为了本公开的目的，用语“A、B和/或C”意味着(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。当参照测量范围使用时，术语“之间”包括测量范围的端点。如在此使用的那样，标示“A/B/C”意味着(A)、(B)和/或(C)。
描述可以使用用语“在实施例中”或“在(多个)实施例中”，其均可以指代相同或不同的实施例中的一个或多个。更进一步地，如关于本公开的实施例使用的术语“包括”、“包括有”和“具有”等是同义的。本公开可以使用基于透视的描述，诸如“上方”、“下方”、“顶部”、“底部”和“侧部”；这样的描述被用于有利于讨论并且不意图约束所公开的实施例的应用。随附附图未必是按比例绘制的。除非另外指明，否则使用序数形容词“第一”、“第二”和“第三”等来描述共同的对象仅指示正在提及的同样的对象的不同实例，并且不意图暗示如此描述的对象必须在时间上、空间上、在等级上或以任何其它方式处于给定的次序。
在以下详细描述中，参照随附附图，随附附图形成在此的一部分，并且其中通过图示方式示出可以实践的实施例。要理解的是，可以利用其它实施例，并且可以在不脱离本公开的范围的情况下作出结构或逻辑上的改变。因此，以下详细描述不应被在限制的意义上看待。为了方便，如果存在利用不同字母指定的附图的集合，例如图19A至图19B，则这样的集合可以在此在没有字母的情况下被提及，例如如“图19”。为了不使附图混乱，有时给定元件的仅一个实例被在附图中利用参考标号标记，虽然可以示出其它类似的元件。
在附图中，在此描述的各种器件和组合件的示例结构的一些示意性示图可以是利用精确的直角和直线示出的，但是要理解，这样的示意性示图可能不反映现实的处理限制，当使用例如扫描电子显微镜(SEM)图像或透射电子显微镜(TEM)图像检查在此描述的任何结构时，现实的处理限制可能引起特征并非看起来十分“理想”。在真实结构的这样的图像中，可能的处理缺陷也可能是可见的，例如，并非完美笔直的材料边缘、逐渐变细的通孔或其它开口、角部的非有意的倒圆角或不同材料层的厚度上的变化、晶体区内的偶然的螺旋、边缘或组合位错、和/或单个原子或原子簇的偶然位错缺陷。可能存在在此未列出但是在器件制备领域中常见的其它缺陷。更进一步地，虽然可能在一些附图中图示了特定数量的给定元件(例如具有共享接触的特定数量的TFT)，但是这仅是为了易于说明，并且在根据本公开的各种实施例的IC器件以及相关的组合件和封装中可以包括比该数量多或者少的元件。还进一步地，在一些附图中示出的各种视图意图示出其中的各种元件的相对布置。在其它实施例中，各种IC器件和相关的组合件和封装或其部分可以包括未图示的其它元件或组件(例如可以接触具有共享接触的TFT的不同部分的各种互连或进一步的组件等)。使用例如光学显微镜、TEM或SEM检查布局和掩模数据以及对器件的部分执行反向工程以重构电路和/或使用例如物理故障分析(PFA)检查器件的横截面以检测在此描述的各种器件元件的形状和位置，将允许确定如在此描述的实现具有共享接触的TFT对的一个或多个IC器件的存在。
如在此描述的实现具有共享接触的TFT对的各种IC器件可以被实现在与IC关联的一个或多个组件中或者是与关联于IC的一个或多个组件关联地实现的，或者/并且可以被实现在各种这样的组件之间。在各种实施例中，与IC关联的组件包括例如晶体管、二极管、功率源、电阻器、电容器、电感器、传感器、收发器、接收器、天线等。与IC关联的组件可以包括安装在IC上的组件或连接到IC的组件。IC可以是模拟的或数字的，并且可以被使用在许多应用中，诸如微处理器、光电子器件、逻辑块、音频放大器等，这取决于与IC关联的组件。IC可以被利用为芯片组的一部分以用于执行计算机中的一个或多个相关功能。
一般而言，如在此描述的具有共享接触的TFT中的任何一个可以是顶栅TFT、底栅TFT、或竖向TFT。一对顶栅和/或底栅TFT可以共享单个S/D接触，而一对竖向TFT可以共享单个栅极接触。为此，图1至图8提供图示根据本公开的一些实施例的具有共享S/D接触的两个顶栅TFT的IC器件100的不同示例的横截面侧视图；图9至图16提供图示根据本公开的一些实施例的具有共享S/D接触的两个底栅TFT的IC器件100的不同示例的横截面侧视图；以及图17至图18提供图示根据本公开的一些实施例的具有共享栅极接触的两个竖向TFT的IC器件100的不同示例的横截面侧视图。在图1至图18中利用参考标号标记的多个元件是在图1至图18中利用不同的图案指示的，以便不因参考标号过多而使附图混乱，其中在图1至图18的底部处提供示出参考标号和图案之间的对应的图例。例如，图例图示图1至图18使用不同的图案示出支承结构112、S/D接触128、栅极接触126等。共享接触的一对TFT的各个晶体管在图1至图18中被标记为TFT 110-1和110-2，其中示出点划线轮廓以图示这些晶体管的近似边界。
图1至图8提供图示根据本公开的一些实施例的具有共享S/D接触的两个顶栅TFT110-1和110-2的IC器件100的不同示例的横截面侧视图。
如在图1中示出那样，TFT 110可以被提供在支承结构112上。特别是，在一些实施例中，中间层114可以被提供在支承结构112上，并且然后薄膜半导体材料118的将用作为用于TFT 110的沟道区111的基础的层116(因此，层116可以被称为“沟道层116”)可以被提供在中间层114上。
一般而言，本公开的实现可以是在衬底上形成或执行的，衬底诸如为由包括例如N型或P型材料系统的半导体材料系统构成的半导体衬底。在一个实现中，半导体衬底可以是使用块体硅或绝缘体上硅(SOI)子结构形成的晶体衬底。在其它实现中，可以使用替换材料来形成半导体衬底，替换材料可以与硅组合或者可以不与硅组合，替换材料包括但是不限制于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铟镓、锑化镓或III-V族、II-VI族或IV族材料的其它组合。在一些实施例中，衬底可以是非晶体的。在一些实施例中，衬底可以是印刷电路板(PCB)衬底。虽然在此描述了可以从其形成衬底的材料的一些示例，但是可以用作为可以在其上构建如在此描述的具有共享接触的TFT 110的基础的任何材料落入在本公开的精神和范围内。
中间层114可以是前端层，例如具有多个前端器件的层，前端器件例如为诸如FinFET、纳米薄片晶体管、纳米带晶体管、纳米线晶体管或平面晶体管的前端晶体管。在一些实施例中，中间层114还可以包括一个或多个后端层，例如一个或多个后端存储器层。中间层114的细节未被示出，因为用于布置各种器件和互连的各种方式在本领域中是已知的，所有这些方式在本公开的范围内。
层116可以包括薄膜半导体材料118。层116可以在IC器件100的后端中，因为与外延生长用于前端器件的半导体材料的单晶半导体材料所要求的相对高的温度相比，薄膜半导体材料可以是在相对低的温度下沉积的。给定晶体管的半导体沟道材料是薄膜沟道材料还是单晶半导体材料可以是通过检查材料的晶粒尺寸来标识的。在晶体管的沟道区中的半导体材料的平均晶粒尺寸在大约0.05毫米和1毫米之间(在这种情况下材料可以被认为是多晶的)或小于大约0.05毫米(在这种情况下材料可以被认为是多形的)可以指示半导体材料已经在相对低的温度下沉积(即指示晶体管是TFT)。另一方面，半导体材料的平均晶粒尺寸等于或大于大约1毫米(在这种情况下材料可以被视为实质上是单晶材料)可以指示半导体材料已经被外延生长(一般而言外延生长是在与可以针对TFT沉积薄膜半导体材料的温度相比实质上更高的温度下执行的处理)。
对于在此描述的TFT 110中的任何一个而言，薄膜半导体材料118的沟道区111可以由包括例如N型或P型材料系统的半导体材料系统构成。在一些实施例中，TFT 110的沟道区111可以包括高迁移率氧化物半导体材料，诸如氧化锡、氧化锑、氧化铟、氧化铟锡、氧化钛、氧化锌、氧化铟锌、氧化铟镓锌(IGZO)、氧化镓、氮氧化钛、氧化钌或氧化钨。一般而言，TFT 110的沟道区111可以包括如下中的一种或多种：氧化锡、氧化钴、氧化铜、氧化锑、氧化钌、氧化钨、氧化锌、氧化镓、氧化钛、氧化铟、氮氧化钛、氧化铟锡、氧化铟锌、氧化镍、氧化铌、过氧化铜、IGZO、碲化铟、辉钼矿、二硒化钼、二硒化钨、二硫化钨、N型或P型非晶或多晶硅、锗、砷化铟镓、硅锗、氮化镓、氮化铝镓、亚磷酸铟和黑磷，它们中的每个可以可能地被掺杂有镓、铟、铝、氟、硼、磷、砷、氮、钽、钨和镁等中的一种或多种。特别是，TFT的沟道区可以是薄膜材料。一些这样的材料可以是在相对低的温度下沉积的，这允许在强加在后端制备上的热预算内沉积它们以避免损坏前端组件(例如包括在中间层114中的组件)。在一些实施例中，TFT 110的沟道区111可以具有在大约5纳米和75纳米之间的厚度，包括其中的所有值和范围。
如在图1中示出那样，每个TFT 110可以包括栅极堆叠120，其可以包括栅极电极材料122以及可选的栅极电介质材料124。每个晶体管可以进一步包括栅极接触126、一对S/D接触128、以及可选的S/D区130。图1中示出的TFT 110是顶栅TFT，因为薄膜半导体材料118中的其相应的沟道区111在支承结构112和相应的栅极堆叠120之间。更进一步地，图1还图示每个S/D接触128被提供在薄膜半导体材料118之上，类似于栅极堆叠120，虽然在其它实施例中，一个或多个S/D接触128可以被提供在层116的底面上。
在一些实施例中，IC器件100可以进一步包括绝缘体材料(图1中未具体示出)，其围绕IC器件100的各种组件的部分以根据需要在各种部分之间提供电隔离。这样的绝缘体材料可以例如为层间电介质(ILD)材料，其可以围绕TFT 110的各种部分以及在IC器件100中实现的各种其它组件，包括各种互连。在各种实施例中，这样的绝缘体材料可以包括任何合适的ILD材料，诸如氧化硅、掺杂碳的氧化硅、碳化硅、氮化硅、氧化铝和/或氮氧化硅。在各种实施例中，这样的绝缘体材料可以包括低k电介质材料。可以被用作为IC器件100中的绝缘体材料的低k电介质材料的示例包括但是不限制于二氧化硅、掺杂碳的氧化物、氮化硅、熔融石英玻璃(FSG)和有机硅酸盐，诸如倍半硅氧烷、硅氧烷和有机硅酸盐玻璃。可以被用作为IC器件100中的绝缘体材料的低k电介质材料的其它示例包括有机聚合物，诸如聚酰亚胺、聚降冰片烯、苯并环丁烯、全氟环丁烷或聚四氟乙烯(PTFE)。可以被用作为IC器件100中的绝缘体材料的低k电介质材料的又一些示例包括基于硅的聚合电介质，诸如氢倍半硅氧烷(HSQ)和甲基倍半硅氧烷(MSQ)。可以被使用在IC器件100中的绝缘体材料中的低k材料的其它示例包括各种多孔电介质材料，诸如例如多孔二氧化硅或多孔掺杂碳的二氧化硅，其中在电介质中创建大的空隙或孔以便减小层的总的介电常数，因为空隙可以具有接近1的介电常数。
包括栅极电极材料122和可选的栅极电介质材料124的栅极堆叠120可以被提供在薄膜半导体材料118的形成相应的TFT 110的沟道区的部分之上或下方。特别是，可以提供栅极电介质材料124，从而栅极电介质材料124的至少一部分在栅极电极材料122和薄膜半导体材料118的形成相应的TFT 110的沟道区的部分之间。取决于TFT 110是PMOS晶体管还是NMOS晶体管，栅极电极材料122可以包括至少一种P型功函数金属或N型功函数金属(当TFT 110是PMOS晶体管时P型功函数金属被用作为栅极电极材料122，并且当TFT 110是NMOS晶体管时N型功函数金属被用作为栅极电极材料122)。对于PMOS晶体管而言，可以被用于栅极电极材料122的金属可以包括但是不限制于钌、钯、铂、钴、镍和导电金属氧化物(例如氧化钌)。对于NMOS晶体管而言，可以被用于栅极电极材料122的金属包括但是不限制于铪、锆、钛、钽、铝、这些金属的合金、以及这些金属的碳化物(例如碳化铪、碳化锆、碳化钛、碳化钽、以及碳化铝)。在一些实施例中，栅极电极材料122可以包括两个或更多个金属层的堆叠，其中一个或多个金属层是功函数金属层，并且至少一个金属层是填充金属层。为了其它目的(诸如充当扩散阻挡层或/和粘附层)，可以挨着栅极电极材料122包括进一步的层。
在一些实施例中，栅极电介质材料124可以包括一种或多种高k电介质，其包括在此参照可以围绕IC器件100中的各种组件的部分的绝缘体材料讨论的任何材料。在一些实施例中，可以在IC器件100的制造期间对栅极电介质材料124执行退火处理，以改进栅极电介质材料124的质量。栅极电介质材料124可以具有一定的厚度，在一些实施例中厚度可以在大约0.5纳米和3纳米之间，包括其中的所有值和范围(例如在大约1纳米和3纳米之间，或者在大约1纳米和2纳米之间)。在一些实施例中，栅极堆叠120可以被栅极间隔部132围绕。栅极间隔部132可以被配置为在栅极堆叠120和TFT 110的源极接触/漏极接触128之间提供分离并且可以由低k电介质材料制成，其一些示例已经在上面提供。栅极间隔部132可以包括孔或空气间隙以进一步减小其介电常数。
如在图1中进一步示出那样，TFT 110可以包括在栅极堆叠120的任一侧上的源极区和漏极区，因此实现晶体管。如本领域中熟知的那样，针对每个金属氧化物半导体(MOS)晶体管的栅极堆叠形成源极区和漏极区。如上面描述的那样，晶体管的源极区和漏极区是可互换的，并且晶体管的第一S/D区和第二S/D区的命名可以被用于在晶体管的不同的S/D区之间进行区分。TFT 110的S/D区130一般可以是使用注入/扩散处理或蚀刻/沉积处理形成的。在前者的处理中，诸如硼、铝、锑、磷或砷的掺杂剂可以被离子注入到薄膜半导体材料118中以形成源极区和漏极区。激活掺杂剂并且引起它们进一步扩散到薄膜半导体材料118中的退火处理可以在离子注入处理之后。在后者的处理中，可以首先蚀刻薄膜半导体材料118的部分以在未来的S/D区130的位置处形成凹部。然后可以执行外延沉积处理以利用被用于制备S/D区130的材料来填充凹部。在一些实现中，可以使用诸如硅锗或碳化硅的硅合金来制备S/D区130。在一些实现中，可以利用诸如硼、砷或磷的掺杂剂原位掺杂外延沉积的硅合金。在进一步的实施例中，S/D区130可以是使用一种或多种替换的半导体材料(诸如锗或III-V族材料或合金)形成的。并且在进一步的实施例中，可以使用一层或多层的金属和/或金属合金来形成S/D区130。
对于每个TFT 110而言，如在图1中示出那样，相应的栅极接触126可以被用于接触栅极堆叠120的栅极电极材料122，并且相应的S/D接触128可以被用于接触不同的S/D区130。特别是，如在图1中示出那样，成对的TFT 110可以共享它们的S/D区130中的一个，在图1中标记为共享的S/D区140，并且因此，TFT 110也可以共享被耦合到所共享的S/D区140的S/D接触132，共享的S/D接触在图1中被标记为共享S/D接触148。在其它实施例中，在图1中被示出为S/D区130的区可以是薄膜半导体材料118的未掺杂的区。
栅极接触126和S/D接触128中的每个以及可以被包括在IC器件100中的各种互连可以是由任何合适的导电材料形成的，导电材料可以包括合金或多个导电材料的堆叠。在一些实施例中，这样的导电材料可以包括一种或多种金属或金属合金，其中金属诸如为铜、钌、钯、铂、钴、镍、铪、锆、钛、钽和铝。在一些实施例中，这样的导电材料可以包括一种或多种导电合金氧化物或一种或多种金属的碳化物。
在图1中示出的IC器件100中，共享S/D接触148接触薄膜半导体材料118的顶表面的一部分(即共享S/D接触148是前侧共享S/D接触148)。图2图示IC器件100的实质上与图1中示出的相同的实施例(即顶栅TFT 110、前侧共享S/D接触148)，除了共享S/D接触148朝向支承结构110完全延伸通过薄膜半导体材料118。使共享S/D接触148延伸通过薄膜半导体材料118可以提供在第一TFT 110-1的沟道区111-1和第二TFT 110-2的沟道区111-2之间的清楚分离的优点。在具有前侧共享S/D接触148的顶栅TFT 110的进一步的实施例中，共享S/D接触148可以部分地延伸到薄膜半导体材料118中，即其可以如在图1中示出那样接触薄膜半导体材料118的顶表面而在下方延伸但是不是如在图2中示出那样一直延伸通过薄膜半导体材料118。
在图1和图2中示出的IC器件100中，栅极堆叠120被提供在薄膜半导体材料118的顶表面的相应的部分之上。在这样的实施例中，栅极堆叠120的底部可以与S/D接触128的底部对准，因为栅极堆叠120和S/D接触128这两者都接触薄膜半导体材料118的相应的部分。图3图示IC器件100的实质上与图1中示出的相同的实施例(即顶栅TFT 110、前侧共享S/D接触148)，除了层116被示出为更厚从而更容易图示栅极堆叠120凹入到薄膜半导体材料118中。例如，在一些实施例中，栅极堆叠120的顶部可以与薄膜半导体材料118的顶部对准并且与S/D接触128的底部对准，如在图3中示出那样。然而，在具有顶栅TFT 110和前侧共享S/D接触148的凹入栅极堆叠120的其它实施例中，栅极堆叠120可以仅部分地凹入到薄膜半导体材料118中，即其中栅极堆叠120的侧壁的部分在层116中，而栅极堆叠120的侧壁的其它部分在层116上方。使顶栅TFT 110的栅极堆叠120凹入到薄膜半导体材料118中可以具有针对同样的由栅极堆叠占据的表面面积的增加的栅极长度的优点。
在图3中示出的IC器件100中，共享S/D接触148接触薄膜半导体材料118的顶表面的一部分。图4图示IC器件100的实质上与图3中示出的相同的实施例(即顶栅TFT 110、前侧共享S/D接触148、凹入的栅极堆叠120)，除了共享S/D接触148朝向支承结构110完全延伸通过薄膜半导体材料118，这可以具有如上面描述那样的优点。在具有前侧共享S/D接触148和凹入的栅极堆叠120的顶栅TFT 110的进一步的实施例中，共享S/D接触148可以部分地延伸到薄膜半导体材料118中，即其可以如在图3中示出那样接触薄膜半导体材料118的顶表面而在下方延伸但是不是如在图4中示出那样一直延伸通过薄膜半导体材料118。
在图1至图4中示出的IC器件100中，共享S/D接触148是前侧接触，因为其是从层116的顶部提供的。图5图示IC器件100的实质上与图1中示出的相同的实施例(即顶栅TFT110)，除了共享S/D接触148被提供在层116的底部处(即共享S/D接触148是背侧共享S/D接触148)。在TFT 110的底部处具有共享S/D接触148可以提供更容易地将共享S/D接触148连接到TFT 110下方的其它IC器件组件(例如连接到IC器件100的前端晶体管或连接到可以存在于IC器件100中的背侧功率传递结构)的优点。其还可以提供在TFT 110上方的不太拥挤的空间的优点。
在图5中示出的IC器件100中，共享S/D接触148接触薄膜半导体材料118的底表面的一部分。图6图示IC器件100的实质上与图5中示出的相同的实施例(即顶栅TFT 110，背侧共享S/D接触148)，除了共享S/D接触148从层116的底部并且远离支承结构110地完全延伸通过薄膜半导体材料118，这可以具有如上面描述那样的优点。在具有背侧共享S/D接触148的顶栅TFT 110的进一步的实施例中，共享S/D接触148可以部分地延伸到薄膜半导体材料118中，即其可以如在图5中示出那样接触薄膜半导体材料118的底表面而在上方延伸但是不是如在图6中示出那样一直延伸通过薄膜半导体材料118。
在图5和图6中示出的IC器件100中，栅极堆叠120被提供在薄膜半导体材料118的顶表面的相应的部分之上。在这样的实施例中，栅极堆叠120的底部可以与S/D接触128的底部对准，因为栅极堆叠120和S/D接触128这两者都接触薄膜半导体材料118的相应的部分。图7图示IC器件100的实质上与图5中示出的相同的实施例(即顶栅TFT 110，背侧共享S/D接触148)，除了层116被示出为更厚从而更容易图示栅极堆叠120凹入到薄膜半导体材料118中，这可以具有如上面描述那样的优点。例如，在一些实施例中，栅极堆叠120的顶部可以与薄膜半导体材料118的顶部对准并且与S/D接触128的底部对准，如在图7中示出那样。然而，在具有顶栅TFT 110和背侧共享S/D接触148的凹入的栅极堆叠120的其它实施例中，栅极堆叠120可以仅部分地凹入到薄膜半导体材料118中，即其中栅极堆叠120的侧壁的部分在层116中，而栅极堆叠120的侧壁的其它部分在层116上方。
在图7中示出的IC器件100中，共享S/D接触148接触薄膜半导体材料118的底表面的一部分。图8图示IC器件100的实质上与图7中示出的相同的实施例(即顶栅TFT 110、背侧共享S/D接触148、凹入的栅极堆叠120)，除了共享S/D接触148远离支承结构110地完全延伸通过薄膜半导体材料118，这可以具有如上面描述那样的优点。在具有背侧共享S/D接触148的顶栅TFT 110的进一步的实施例中，共享S/D接触148可以部分地延伸到薄膜半导体材料118中，即其可以如在图7中示出那样接触薄膜半导体材料118的底表面而在上方延伸但是不是如在图8中示出那样一直延伸通过薄膜半导体材料118。
图9至图16提供图示根据本公开的一些实施例的具有两个底栅TFT 110-1和110-2的IC器件100的不同示例的横截面侧视图，两个底栅TFT 110-1和110-2具有共享S/D接触148。
在图1至图8中示出的IC器件100中，TFT 110是顶栅晶体管。图9图示IC器件100的实质上与图1中示出的相同的实施例(即前侧共享S/D接触148)，除了图9中示出的TFT 110为底栅TFT，因为它们的相应的栅极堆叠120在支承结构112和薄膜半导体材料118中的它们的相应的沟道区111之间。在TFT 110的底部处具有栅极堆叠120可以提供更容易地将栅极堆叠120连接到TFT 110下方的其它IC器件组件(例如连接到IC器件100的前端晶体管或者连接到可以存在于IC器件100中的背侧功率传递结构)的优点。其还可以提供在TFT 110上方的不太拥挤的空间的优点。
在图9中示出的IC器件100中，共享S/D接触148接触薄膜半导体材料118的顶表面的一部分(即共享S/D接触148是前侧共享S/D接触148)。图10图示IC器件100的实质上与图9中示出的相同的实施例(即底栅TFT 110，前侧共享S/D接触148)，除了共享S/D接触148朝向支承结构110完全延伸通过薄膜半导体材料118，这可以具有如上面描述那样的优点。在具有前侧共享S/D接触148的底栅TFT 110的进一步的实施例中，共享S/D接触148可以部分地延伸到薄膜半导体材料118中，即其可以如在图9中示出那样接触薄膜半导体材料118的顶表面而在下方延伸但是不是如在图10中示出那样一直延伸通过薄膜半导体材料118。
在图9和图10中示出的IC器件100中，栅极堆叠120被提供在薄膜半导体材料118的底表面的相应的部分之下。在这样的实施例中，栅极堆叠120的底部可以与层116的底部对准。图11图示IC器件100的实质上与图9中示出的相同的实施例(即底栅TFT 110，前侧共享S/D接触148)，除了层116被示出为更厚从而更容易图示栅极堆叠120突出到薄膜半导体材料118中。例如，在一些实施例中，栅极堆叠120的底部可以与层116的底部对准，如在图11中示出那样。然而，在具有底栅TFT 110和前侧共享S/D接触148的突出的栅极堆叠120的其它实施例中，栅极堆叠120可以仅部分地突出到薄膜半导体材料118中，即其中栅极堆叠120的侧壁的部分在层116中，而栅极堆叠120的侧壁的其它部分在层116下方。使底栅TFT 110的栅极堆叠120突出到薄膜半导体材料118中可以具有针对同样的由栅极堆叠占据的表面面积的增加的栅极长度的优点。
在图11中示出的IC器件100中，共享S/D接触148接触薄膜半导体材料118的底表面的一部分。图12图示IC器件100的实质上与图11中示出的相同的实施例(即顶栅TFT 110，前侧共享S/D接触148，突出的栅极堆叠120)，除了共享S/D接触148远离支承结构110地完全延伸通过薄膜半导体材料118，这可以具有如上面描述那样的优点。在具有前侧共享S/D接触148和突出的栅极堆叠120的底栅TFT 110的进一步的实施例中，共享S/D接触148可以部分地延伸到薄膜半导体材料118中，即其可以如在图11中示出那样接触薄膜半导体材料118的底表面而在上方延伸但是不是如在图12中示出那样一直延伸通过薄膜半导体材料118。
在图9至图12中示出的IC器件100中，共享S/D接触148是前侧接触，因为其是从层116的顶部提供的。图13图示IC器件100的实质上与图9中示出的相同的实施例(即底栅TFT110)，除了共享S/D接触148被提供在层116的底部处(即共享S/D接触148是背侧共享S/D接触148)，这可以具有如上面描述那样的优点。
在图13中示出的IC器件100中，共享S/D接触148接触薄膜半导体材料118的底表面的一部分。图14图示IC器件100的实质上与图13中示出的相同的实施例(即底栅TFT 110，背侧共享S/D接触148)，除了共享S/D接触148从层116的底部并且远离支承结构110地完全延伸通过薄膜半导体材料118，这可以具有如上面描述那样的优点。在具有背侧共享S/D接触148的底栅TFT 110的进一步的实施例中，共享S/D接触148可以部分地延伸到薄膜半导体材料118中，即其可以如在图13中示出那样接触薄膜半导体材料118的底表面而在上方延伸但是不是如在图14中示出那样一直延伸通过薄膜半导体材料118。
在图13和图14中示出的IC器件100中，栅极堆叠120被提供在薄膜半导体材料118的底表面的相应的部分之下。在这样的实施例中，栅极堆叠120的底部可以与层116的底部对准。图15图示IC器件100的实质上与图13中示出的相同的实施例(即底栅TFT 110，背侧共享S/D接触148)，除了层116被示出为更厚从而更容易图示栅极堆叠120突出到薄膜半导体材料118中，这可以具有如上面描述那样的优点。例如，在一些实施例中，栅极堆叠120的底部可以与层116的底部对准，如在图15中示出那样。然而，在具有底栅TFT 110和背侧共享S/D接触148的突出的栅极堆叠120的其它实施例中，栅极堆叠120可以仅部分地突出到薄膜半导体材料118中，即其中栅极堆叠120的侧壁的部分在层116中，而栅极堆叠120的侧壁的其它部分在层116下方。
在图15中示出的IC器件100中，共享S/D接触148接触薄膜半导体材料118的底表面的一部分。图16图示IC器件100的实质上与图15中示出的相同的实施例(即顶栅TFT 110，背侧共享S/D接触148，突出的栅极堆叠120)，除了共享S/D接触148远离支承结构110地完全延伸通过薄膜半导体材料118，这可以具有如上面描述那样的优点。在具有背侧共享S/D接触148的底栅TFT 110的进一步的实施例中，共享S/D接触148可以部分地延伸到薄膜半导体材料118中，即其可以如在图15中示出那样接触薄膜半导体材料118的底表面而在上方延伸但是不是如在图16中示出那样一直延伸通过薄膜半导体材料118。
图17至图18提供图示根据本公开的一些实施例的具有两个竖向TFT 110-1和110-2的IC器件100的不同示例的横截面侧视图，两个竖向TFT 110-1和110-2具有共享栅极堆叠150。共享栅极堆叠150可以包括如参照栅极堆叠120描述的栅极电极材料122和栅极电介质材料124，但是使用不同的参考标号来指示在一对TFT 110之间共享栅极堆叠150。在图17中示出第一TFT 110-1的S/D接触在共享栅极堆叠150的左侧，在层116的上方和下方，而在图17中示出第二TFT 110-2的S/D接触在共享栅极堆叠150的右侧，也在层116的上方和下方。
在图17中示出的IC器件100中，TFT 110可以被认为是顶栅晶体管，因为栅极接触126被提供在共享栅极堆叠150之上。图18图示IC器件100的实质上与图17中示出的相同的实施例(即具有共享栅极堆叠150的竖向TFT 110)，除了图18中示出的TFT 110可以被认为是底栅TFT，因为栅极接触126被提供在共享栅极堆叠150之下。
上面描述的图1至图18中示出的IC器件100的各种实施例并不表示可以实现具有共享接触的TFT的IC器件的穷举列表，并且进一步的实施例是可能的，所有实施例均在本公开的范围内。例如，在各种实施例中，栅极堆叠120的至少部分可以至少部分地在任何S/D接触的上方(对于顶栅TFT 110而言)或下方(对于底栅TFT 110而言)延伸，或者可以比TFT110的相应的源极接触和漏极接触之间的距离窄。在另一示例中，具有共享接触的第一和第二TFT 110不总是必须如它们在图1至图18的全部中示出那样为对称的。此外，在各种实施例中，具有共享接触的第一和第二TFT 110中的任何一个可以是在此描述的实施例中的任何一个，并且未必是相同的实施例。
任何合适的技术可以被用于制造如在此公开的实现具有共享接触的TFT的IC器件100，例如减成、加成、镶嵌、双镶嵌等。这样的技术中的一些可以包括合适的沉积和图案化技术。如在此使用的那样，“图案化”可以指代使用任何合适的技术在一种或多种材料中形成图案(例如施加抗蚀剂，使用平版印刷来图案化抗蚀剂，并且然后使用干法蚀刻、湿法蚀刻或任何适当的技术蚀刻一种或多种材料)。
如在此公开的实现具有共享接触的TFT对的IC器件可以被包括在任何合适的电子设备中。图19至图23图示根据在此公开的任何实施例的可以包括实现具有共享接触的TFT对的一个或多个IC器件的设备和组件的各种示例。
图19A至图19B是根据在此公开的任何实施例的可以包括具有共享接触的一对或多对TFT的晶片2000和管芯2002的顶视图。在一些实施例中，根据在此公开的任何实施例，管芯2002可以被包括在IC封装中。例如，任何管芯2002可以用作为图21中示出的IC封装2200中的管芯2256中的任何一个。晶片2000可以由半导体材料构成，并且可以包括具有形成在晶片2000的表面上的IC结构的一个或多个管芯2002。每个管芯2002可以是包括任何合适的IC(例如如在此描述的包括具有共享接触的一对或多对TFT的IC)的半导体产品的重复单元。在半导体产品的制备完成之后(例如在制造了如在此描述的实现具有共享接触的TFT对的一个或多个IC器件之后)，晶片2000可以经受单体化处理，其中每个管芯2002被彼此分离以提供半导体产品的分立的“芯片”。特别是，如在此公开的包括具有共享接触的一对或多对TFT的IC器件可以采用晶片2000的形式(例如未被单体化)或者采用管芯2002的形式(例如被单体化)。管芯2002可以包括如在此描述的具有共享接触的一对或多对TFT 110和/或如在此描述的一个或多个前端晶体管、一个或多个存储元件和/或用以将电信号路由到晶体管和/或存储元件的支持电路、以及任何其它IC组件。在一些实施例中，晶片2000或管芯2002可以实现或包括存储器器件(例如动态随机存取存储器(DRAM)器件)、逻辑器件(例如与门、或门、与非门或者或非门)或任何其它合适的电路元件。这些器件中的多个可以被组合在单个管芯2002上。例如，由多个存储器器件形成的存储器阵列可以与处理器件(例如图23的处理器件2402)或被配置为将信息存储在存储器器件中或执行存储在存储器阵列中的指令的其它逻辑形成在同一管芯2002上。
图20是根据在此公开的任何实施例的可以包括具有共享接触的一对或多对TFT的IC器件2100的横截面侧视图。例如，IC器件2100可以是或者可以包括上面描述的IC器件100，其实现一个或多个堆叠的存储器阵列190，一个或多个堆叠的存储器阵列190中的一个或多个可以包括根据在此描述的任何实施例的具有共享接触的TFT对。特别是，如在此描述的具有共享接触的一对或多对TFT可以被实现在IC器件2100的后端层中的任何一个中，例如被实现在图20中示出的互连层2106至2110中的任何一个中。因为存在其中具有共享接触的这样的成对的TFT可以被集成在IC器件2100中的各种可能性，所以具有共享接触的成对的TFT并未在图20中具体地示出。在一些实施例中，IC器件2100可以用作为IC封装2300中的任何管芯2256。
如在图20中示出那样，IC器件2100可以被形成在衬底2102(例如图19A的晶片2000)上，并且可以被包括在管芯(例如图19B的管芯2002)中。衬底2102可以包括可以用作为用于IC器件2100的基础的任何材料。衬底2102可以是半导体衬底，并且可以是参照图1中示出的支承结构110如上面描述那样实现的。虽然在此描述了衬底2102的一些示例，但是可以用作为其上可以构建IC器件2100的基础的任何材料或结构落入在本公开的精神和范围内。衬底2102可以是单体化的管芯(例如图19B的管芯2002)或晶片(例如图19A的晶片2000)的一部分。
IC器件2100可以包括被部署在衬底2102上的一个或多个器件层2104。器件层2104可以包括形成在衬底2102上的一个或多个晶体管2140(例如金属氧化物半导体场效应晶体管(MOSFET))的特征。器件层2104可以包括例如一个或多个S/D区2120、用以控制晶体管2140中的在S/D区2120之间的电流流动的栅极2122、以及用以路由去往/来自S/D区2120的电信号的一个或多个S/D接触2124。晶体管2140可以包括为了清楚起见而未描绘的附加特征，诸如器件隔离区、栅极接触等。
每个晶体管2140可以包括由至少两个层——栅极电介质层和栅极电极层——形成的栅极2122。一般地，晶体管2140的栅极电介质层可以包括一层或层堆叠，并且可以包括上面参照栅极电介质材料124描述的任何材料。在一些实施例中，当使用高k材料时，可以对栅极2122的栅极电介质执行退火处理以改进其质量。
栅极电极可以被形成在栅极电介质上，并且可以包括至少一个P型功函数金属或N型功函数金属，这取决于晶体管2140是PMOS晶体管还是NMOS晶体管。在一些实现中，栅极电极可以包括两个或更多个金属层的堆叠，其中一个或多个金属层是功函数金属层并且至少一个金属层是填充金属层。为了其它目的，可以包括进一步的金属层，诸如阻挡层。栅极2122的栅极电极可以包括上面参照栅极电极材料122描述的任何材料。
在一些实施例中，当沿着源极-沟道-漏极方向作为晶体管2140的横截面进行观察时，栅极2122的栅极电极可以包括U形结构，U形结构包括实质上平行于衬底表面的底部部分和实质上垂直于衬底的顶表面的两个侧壁部分。在其它实施例中，形成栅极电极的金属层中的至少一个可以简单地是平面层，其实质上平行于衬底的顶表面并且不包括实质上垂直于衬底的顶表面的侧壁部分。在其它实施例中，栅极电极可以包括U形结构和平面的非U形结构的组合。例如，栅极电极可以包括形成在一个或多个平面的非U形层的顶部上的一个或多个U形金属层。在一些实施例中，栅极电极可以包括V形结构(例如当FinFET的鳍片不具有“平坦的”上表面而是替代地具有圆状的峰时)。
在一些实施例中，一对侧壁间隔部可以被形成在栅极堆叠的相对的侧上以围住栅极堆叠。侧壁间隔部可以是由诸如氮化硅、氧化硅、碳化硅、掺杂有碳的氮化硅和氮氧化硅的材料形成的。用于形成侧壁间隔部的处理在本领域中是熟知的，并且一般包括沉积和蚀刻处理步骤。在一些实施例中，可以使用多个间隔部对；例如两对、三对或四对侧壁间隔部可以被形成在栅极堆叠的相对的侧上。
S/D区2120可以被形成在衬底2102中，例如相邻于每个晶体管2140的栅极。S/D区2120可以是使用例如注入/扩散处理或蚀刻/沉积处理形成的。在前者的处理中，可以将诸如硼、铝、锑、磷或砷的掺杂剂离子注入到衬底2102中以形成S/D区2120。在离子注入处理之后可以进行激活掺杂剂并且引起它们更远地扩散到衬底2102中的退火处理。在后者的处理中，可以首先蚀刻衬底2102以在S/D区2120的位置处形成凹部。然后可以执行外延沉积处理以利用用于制备S/D区2120的材料填充凹部。在一些实现中，S/D区2120可以是使用诸如硅锗或碳化硅的硅合金制备的。在一些实施例中，外延沉积的硅合金可以被利用诸如硼、砷或磷的掺杂剂原位掺杂。在一些实施例中，S/D区2120可以是使用一种或多种替换的半导体材料形成的，替换的半导体材料诸如为锗或III-V族材料或合金。在进一步的实施例中，可以使用一层或多层的金属和/或金属合金来形成S/D区2120。
各种晶体管2140不限制于图20中描绘的类型和配置，并且可以包括各种各样的其它类型和配置，诸如例如平面晶体管、非平面晶体管(例如FinFET、纳米线或者纳米带晶体管)或者这两者的组合。
可以通过部署在器件层2104上的一个或多个互连层(在图20中被图示为互连层2106至2110)来路由去往和/或来自器件层2104的晶体管2140的诸如功率和/或输入/输出(I/O)信号的电信号。例如，器件层2104的导电特征(例如栅极2122和S/D接触2124)可以与互连层2106至2110的互联结构2128电耦合。一个或多个互连层2106至2110可以形成IC器件2100的ILD堆叠2119。
互连结构2128可以被布置在互连层2106至2110内以根据各种各样的设计来路由电信号(特别是，该布置不限制于图20中描绘的互连结构2128的特定配置)。虽然在图20中描绘了特定数量的互连层2106至2110，但是本公开的实施例包括具有比所描绘的更多或更少的互连层的IC器件。
在一些实施例中，互连结构2128可以包括沟槽结构2128a(有时称为“线”)和/或通孔结构2128b (有时称为“孔”)，其被填充有诸如金属的导电材料。沟槽结构2128a可以被布置成在实质上与其上形成有器件层2104的衬底2102的表面平行的平面的方向上路由电信号。例如，从图20看来沟槽结构2128a可以在进入页面和离开页面的方向上路由电信号。通孔结构2128b可以被布置成在实质上垂直于其上形成有器件层2104的衬底2102的表面的平面的方向上路由电信号。在一些实施例中，通孔结构2128b可以将不同的互连层2106至2110的沟槽结构2128a电耦合在一起。
互连层2106至2110可以包括部署在互连结构2128之间的电介质材料2126，如在图20中示出那样。在一些实施例中，部署在互连层2106至2110中的不同互连层中的互连结构2128之间的电介质材料2126可以具有不同的组分；在其它实施例中，不同的互连层2106至2110之间的电介质材料2126的组分可以相同。电介质材料2126可以包括上面参照IC器件100的绝缘体材料描述的任何材料。
第一互连层2106(被称为金属1或“M1”)可以被直接形成在器件层2104上。在一些实施例中，第一互连层2106可以包括沟槽结构2128a和/或通孔结构2128b，如所示出那样。第一互连层2106的沟槽结构2128a可以与器件层2104的接触(例如S/D接触2124)耦合。
第二互连层2108(被称为金属2或“M2”)可以被直接形成在第一互连层2106上。在一些实施例中，第二互连层2108可以包括通孔结构2128b，以将第二互连层2108的沟槽结构2128a与第一互连层2106的沟槽结构2128a耦合。虽然为了清楚起见，沟槽结构2128a和通孔结构2128b在结构上被利用每个互连层内(例如在第二互连层2108内)的线描画，但是在一些实施例中，沟槽结构2128a和通孔结构2128b可以是在结构上和/或在材料上连续的(例如在双镶嵌处理期间被同时填充)。
根据与第二互连层2108或第一互连层2106有关地描述的类似的技术和配置，可以接着在第二互连层2108上形成第三互连层2110 (被称为金属3或“M3”)(以及如合期望的那样附加的互连层)。
互连层2106至2110可以是在上面描述的一些附图中示出并且在上面描述的金属层M1至M3。如还在上面描述的那样，IC器件2100中可以存在进一步的金属层。
IC器件2100可以包括阻焊材料2134(例如聚酰亚胺或类似的材料)以及形成在互连层2106至2110上的一个或多个接合焊盘2136。接合焊盘2136可以与互连结构2128电耦合并且被配置为将(多个)晶体管2140的电信号路由到其它外部设备。例如，焊料接合可以被形成在一个或多个接合焊盘2136上以将包括IC器件2100的芯片与另外的组件(例如电路板)机械地和/或电气地耦合。IC器件2100可以具有其它的替换配置以与其它实施例中所描绘的不同地对来自互连层2106至2110的电信号进行路由。例如，接合焊盘2136可以被由将电信号路由到外部组件的其它类似特征(例如柱)替代或者可以进一步包括将电信号路由到外部组件的其它类似特征(例如柱)。
图21是根据在此公开的任何实施例的可以包括实现具有共享接触的TFT对的一个或多个IC器件的示例IC封装2200的横截面视图。在一些实施例中，IC封装2200可以是系统级封装(SiP)。
封装衬底2252可以是由电介质材料(例如陶瓷、堆积膜(buildup film)、其中具有填充物颗粒的环氧树脂膜等)形成的，并且可以具有在面2272和面2274之间、或者在面2272上的不同位置之间、和/或在面2274上的不同位置之间延伸通过电介质材料的导电路径。这些导电路径可以采用以上参照图20讨论的互连结构2128中的任何一种的形式。
封装衬底2252可以包括耦合到通过封装衬底2252的导电路径2262的导电接触2263，允许管芯2256和/或中介层(interposer)2257内的电路电耦合到导电接触2264中的各个导电接触(或者电耦合到包括在封装衬底2252中的其它器件，未示出)。
IC封装2200可以包括中介层2257，中介层2257经由中介层2257的导电接触2261、第一层级互连2265和封装衬底2252的导电接触2263耦合到封装衬底2252。图21中图示的第一层级互连2265是焊料凸块，但是可以使用任何合适的第一层级互连2265。在一些实施例中，IC封装2200中可以不包括中介层2257；替代地，管芯2256可以被通过第一层级互连2265直接耦合到在面2272处的导电接触2263。
IC封装2200可以包括一个或多个管芯2256，一个或多个管芯2256经由管芯2256的导电接触2254、第一层级互连2258、以及中介层2257的导电接触2260耦合到中介层2257。导电接触2260可以被通过中介层2257耦合到导电路径(未示出)，允许管芯2256内的电路电耦合到导电接触2261中的各个导电接触(或者电耦合到包括在中介层2257中的其它器件，未示出)。图21中图示的第一层级互连2258是焊料凸块，但是可以使用任何合适的第一层级互连2258。如在此使用的那样，“导电接触”可以指代导电材料(例如金属)的用作为不同组件之间的界面的部分；导电接触可以凹入在组件的表面中、与组件的表面齐平或者远离组件的表面地延伸，并且可以采用任何合适的形式(例如导电焊盘或插座)。
在一些实施例中，底部填充材料2266可以围绕第一层级互连2265部署在封装衬底2252和中介层2257之间，并且模制复合物2268可以是围绕管芯2256和中介层2257并且与封装衬底2252接触地部署的。在一些实施例中，底部填充材料2266可以与模制复合物2268相同。可以被用于底部填充材料2266和模制复合物2268的示例材料是环氧树脂模制材料，如合适的那样。第二层级互连2270可以被耦合到导电接触2264。图21中图示的第二层级互连2270是焊料球(例如用于球栅阵列布置)，但是可以使用任何合适的第二层级互连2270(例如引脚栅格阵列布置中的引脚或岛状部栅格阵列布置中的岛状部)。第二层级互连2270可以被用于将IC封装2200耦合到另外的组件，诸如电路板(例如主板)、中介层、或另外的IC封装，如在本领域中已知并且如以下参照图22讨论的那样。
管芯2256可以采用在此讨论的管芯2002的任何实施例的形式(例如可以包括IC器件2100的任何实施例)。在其中IC封装2200包括多个管芯2256的实施例中，IC封装2200可以被称为多芯片封装(MCP)。管芯2256可以包括用以执行任何合期望的功能的电路。例如，管芯2256中的一个或多个可以是逻辑管芯(例如基于硅的管芯)，并且管芯2256中的一个或多个可以是存储器管芯(例如高带宽存储器)，包括实现如在此描述的具有共享接触的TFT对的嵌入式存储器管芯。在一些实施例中，管芯2256中的任何管芯可以包括实现具有共享接触的TFT对的一个或多个IC器件，例如如在上面讨论的那样；在一些实施例中，管芯2256中的至少一些可以不包括实现具有共享接触的TFT对的任何IC器件。
图21中图示的IC封装2200可以是倒装芯片封装，虽然可以使用其它封装架构。例如，IC封装2200可以是球栅阵列(BGA)封装，诸如嵌入式晶片级球栅阵列(eWLB)封装。在另一示例中，IC封装2200可以是晶片级芯片尺度封装(WLCSP)或面板扇出(FO)封装。虽然在图21的IC封装2200中图示两个管芯2256，但是IC封装2200可以包括任何合期望的数量的管芯2256。IC封装2200可以包括附加的无源组件，诸如部署在封装衬底2252的第一面2272或第二面2274上或者部署在中介层2257的任一面上的表面安装电阻器、电容器和电感器。更一般地，IC封装2200可以包括本领域中已知的任何其它有源或无源组件。
图22是根据在此公开的任何实施例的可以包括具有实现具有共享接触的TFT对的一个或多个IC器件的组件的IC器件组合件2300的横截面侧视图。IC器件组合件2300包括部署在电路板2302(其可以是例如主板)上的多个组件。IC器件组合件2300包括部署在电路板2302的第一面2340和电路板2302的相对的第二面2342上的组件；一般地，组件可以被部署在表面2340和表面2342中的一个或这两者上。特别是，IC器件组合件2300的组件中的任何合适的组件可以包括根据在此公开的任何实施例的实现具有共享接触的TFT对的一个或多个IC器件中的任何IC器件；例如下面参照IC器件组合件2300讨论的任何IC封装可以采用上面参照图21讨论的IC封装2200的任何实施例的形式(例如可以包括提供在管芯2256上的实现具有共享接触的TFT对的一个或多个IC器件)。
在一些实施例中，电路板2302可以是包括多个金属层的PCB，该多个金属层被通过电介质材料层彼此分离开并且被通过导电通孔互连。金属层中的任何一个或多个可以是以合期望的电路图案形成的，以在耦合到电路板2302的组件之间路由电信号(可选地与其它金属层结合)。在其它实施例中，电路板2302可以是非PCB衬底。
图22中图示的IC器件组合件2300包括被通过耦合组件2316耦合到电路板2302的第一面2340的中介层上封装结构2336。耦合组件2316可以将中介层上封装结构2336电气地以及机械地耦合到电路板2302，并且可以包括焊料球(例如如在图22中示出那样)、插座的插头部分和插入部分、粘合剂、底部填充材料和/或任何其它合适的电气的和/或机械的耦合结构。
中介层上封装结构2336可以包括被通过耦合组件2318耦合到中介层2304的IC封装2320。耦合组件2318可以采用用于应用的任何合适的形式，诸如上面参照耦合组件2316讨论的形式。IC封装2320可以是或者包括例如管芯(图19B的管芯2002)、IC器件(例如图20的IC器件2100)、或任何其它合适的组件。特别是，IC封装2320可以包括如在此描述的实现具有共享接触的TFT对的一个或多个IC器件。虽然图22中示出单个IC封装2320，但是多个IC封装可以被耦合到中介层2304；实际上，附加的中介层可以被耦合到中介层2304。中介层2304可以提供用于桥接电路板2302和IC封装2320的中间衬底。一般地，中介层2304可以将连接扩布到更宽的间距或者将连接重新路由到不同的连接。例如，中介层2304可以将IC封装2320(例如管芯)耦合到耦合组件2316的BGA以用于耦合到电路板2302。在图22中图示的实施例中，IC封装2320和电路板2302被附接到中介层2304的相对的侧；在其它实施例中，IC封装2320和电路板2302可以被附接到中介层2304的同一侧。在一些实施例中，可以通过中介层2304互连三个或更多个组件。
中介层2304可以由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在一些实现中，中介层2304可以由替换的刚性或柔性材料形成，替换的刚性或柔性材料可以包括与上面描述的用于在半导体衬底中使用的材料相同的材料，诸如硅、锗、以及其它III-V族和IV族材料。中介层2304可以包括金属互连2308和通孔2310，包括但是不限制于贯通的硅通孔(TSV)2306。中介层2304可以进一步包括嵌入式器件2314，其包括无源器件和有源器件这两者。这样的器件可以包括但是不限制于电容器、解耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电(ESD)保护器件和存储器器件。诸如射频(RF)器件、功率放大器、功率管理器件、天线、阵列、传感器和微机电系统(MEMS)器件的更复杂的器件也可以被形成在中介层2304上。中介层上封装结构2336可以采用本领域中已知的任何中介层上封装结构的形式。
IC器件组合件2300可以包括被通过耦合组件2322耦合到电路板2302的第一面2340的IC封装2324。耦合组件2322可以采用上面参照耦合组件2316讨论的任何实施例的形式，并且IC封装2324可以采用上面参照IC封装2320讨论的任何实施例的形式。
图22中图示的IC器件组合件2300包括被通过耦合组件2328耦合到电路板2302的第二面2342的封装上封装结构2334。封装上封装结构2334可以包括被通过耦合组件2330耦合在一起的IC封装2326和IC封装2332，使得IC封装2326被部署在电路板2302和IC封装2332之间。耦合组件2328和2330可以采用上面讨论的耦合组件2316的任何实施例的形式，并且IC封装2326和2332可以采用上面讨论的IC封装2320的任何实施例的形式。封装上封装结构2334可以是根据本领域中已知的任何封装上封装结构配置的。
图23是根据在此公开的任何实施例的可以包括具有一个或多个IC器件——该一个或多个IC器件实现具有共享接触的TFT对——的一个或多个组件的示例计算设备2400的框图。例如，计算设备2400的组件中的任何合适的组件可以包括管芯(例如管芯2002(图19B))，其包括根据在此公开的任何实施例的实现具有共享接触的TFT对的一个或多个IC器件。计算设备2400的任何组件可以包括IC器件2100(图20)和/或IC封装2200(图21)。计算设备2400的任何组件可以包括IC器件组合件2300(图22)。
在图23中多个组件被图示为包括在计算设备2400中，但是这些组件中的任何一个或多个可以如合适的那样被省略或复制以用于应用。在一些实施例中，包括在计算设备2400中的一些或全部组件可以被附接到一个或多个主板。在一些实施例中，这些组件中的一些或全部可以被制备在单个芯片上系统(SoC)管芯上。
附加地，在各种实施例中，计算设备2400可以不包括图23中图示的一个或多个组件，但是计算设备2400可以包括用于耦合到一个或多个组件的接口电路。例如，计算设备2400可以不包括显示设备2406，但是可以包括显示设备2406可以被耦合到其的显示设备接口电路(例如连接器和驱动器电路)。在另一组示例中，计算设备2400可以不包括音频输入设备2418或音频输出设备2408，但是可以包括音频输入设备2418或音频输出设备2408可以被耦合到其的音频输入或输出设备接口电路(例如连接器和支持电路)。
计算设备2400可以包括处理设备2402(例如一个或多个处理设备)。如在此使用的那样，术语“处理设备”或“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以被存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的一部分。处理设备2402可以包括一个或多个数字信号处理器(DSP)、专用IC(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、加密处理器(在硬件内执行密码算法的专用处理器)、服务器处理器或任何其它合适的处理设备。计算设备2400可以包括存储器2404，其本身可以包括一个或多个存储器设备，诸如易失性存储器(例如DRAM)、非易失性存储器(例如只读存储器(ROM))、闪速存储器、固态存储器和/或硬盘驱动器。在一些实施例中，存储器2404可以包括与处理设备2402共享管芯的存储器。该存储器可以被用作为高速缓冲存储器并且可以包括eDRAM(例如如在此描述的基于堆叠TFT的eDRAM)和/或自旋转移转矩磁性随机存取存储器(STT-MRAM)。
在一些实施例中，计算设备2400可以包括通信芯片2412 (例如一个或多个通信芯片)。例如，通信芯片2412可以被配置用于管理用于转移去往和来自计算设备2400的数据的无线通信。术语“无线”以及其派生词可以被用于描述可以通过使用调制的电磁辐射经非固体介质来传递数据的电路、设备、系统、方法、技术、通信信道等。该术语并不意指关联的设备不包含任何布线，虽然在一些实施例中它们可能不包含。
通信芯片2412可以实现多种无线标准或协议中的任何一种，包括但是不限制于电气和电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16标准(例如IEEE 802.16—2005修正)、长期演进(LTE)项目以及任何修正、更新和/或修订(例如高级LTE项目、超移动宽带(UMB)项目(也称为“3GPP2”)等)。兼容IEEE 802.16的宽带无线接入(BWA)网络一般被称为WiMAX网络，WiMAX网络是代表微波接入全球互通(WorldwideInteroperability for Microwave Access)的首字母缩写词，其是用于通过针对IEEE802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片2412可以根据全球移动通信系统(GSM)、通用分组无线业务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络进行工作。通信芯片2412可以根据增强型数据GSM演进(EDGE)、GSM EDGE无线接入网(GERAN)、通用陆地无线接入网(UTRAN)或演进型UTRAN(E-UTRAN)进行工作。通信芯片2412可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)以及其派生物、以及被指定为3G、4G、5G以及以上的任何其它无线协议进行工作。在其它实施例中，通信芯片2412可以根据其它无线协议进行工作。计算设备2400可以包括天线2422以促进无线通信和/或接收其它无线通信(诸如AM或FM无线电传输)。
在一些实施例中，通信芯片2412可以管理有线通信，诸如电气、光学或任何其它合适的通信协议(例如以太网)。如上面指出那样，通信芯片2412可以包括多个通信芯片。例如，第一通信芯片2412可以专用于诸如Wi-Fi或蓝牙的更短距离的无线通信，并且第二通信芯片2412可以专用于诸如全球定位系统(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其它的更长距离的无线通信。在一些实施例中，第一通信芯片2412可以专用于无线通信，并且第二通信芯片2412可以专用于有线通信。
计算设备2400可以包括电池/功率电路2414。电池/功率电路2414可以包括一个或多个能量存储设备(例如电池或电容器)和/或用于将计算设备2400的组件耦合到与计算设备2400分离的能量源(例如AC线路电力)的电路。
计算设备2400可以包括显示设备2406(或对应的接口电路，如上面讨论的那样)。显示设备2406可以包括任何视觉指示器，例如诸如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或平板显示器。
计算设备2400可以包括音频输出设备2408(或对应的接口电路，如上面讨论的那样)。音频输出设备2408可以包括生成例如诸如扬声器、耳机或耳塞的听觉指示器的任何设备。
计算设备2400可以包括音频输入设备2418(或对应的接口电路，如上面讨论的那样)。音频输入设备2418可以包括生成表示声音的信号的任何设备，诸如麦克风、麦克风阵列、或数字乐器(例如具有音乐乐器数字接口(MIDI)输出的乐器)。
计算设备2400可以包括GPS设备2416(或对应的接口电路，如上面讨论的那样)。GPS设备2416可以与基于卫星的系统通信，并且可以接收计算设备2400的位置，如本领域中已知的那样。
计算设备2400可以包括其它输出设备2410(或对应的接口电路，如上面讨论的那样)。其它输出设备2410的示例可以包括音频编解码器、视频编解码器、打印机、用于向其它设备提供信息的有线或无线发射器、或者附加的存储设备。
计算设备2400可以包括其它输入设备2420(或对应的接口电路，如上面讨论的那样)。其它输入设备2420的示例可以包括加速度计、陀螺仪、罗盘、图像捕获设备、键盘、诸如鼠标的光标控制设备、指示笔、触摸板、条形码读取器、快速响应(QR)码读取器、任何传感器、或射频标识(RFID)读取器。
计算设备2400可以具有任何合期望的形状要素，诸如手持的或移动的计算设备(例如蜂窝电话、智能电话、移动互联网设备、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理(PDA)、超级移动个人计算机等)、台式计算设备、服务器或其它联网计算组件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数字相机、数字视频记录器、或可穿戴计算设备。在一些实施例中，计算设备2400可以是处理数据的任何其它电子设备。
选择示例
以下段落提供了在此公开的实施例的各种示例。
示例1提供了一种IC器件，其包括支承结构(例如衬底、管芯、晶片或芯片)；沟道层，其被提供在支承结构上，沟道层包括薄膜半导体材料；第一TFT；以及第二TFT，其中第一TFT的沟道区包括沟道层的第一部分，第二TFT的沟道区包括沟道层的第二部分，并且第一TFT的源极接触和漏极接触中的一个是共享接触，共享接触也是第二TFT的源极接触或漏极接触中的一个。
示例2提供了根据示例1的IC器件，其中共享接触与沟道层的第三部分接触，第一TFT的源极接触和漏极接触中的第二个与沟道层的第四部分接触，并且第二TFT的源极接触和漏极接触中的第二个与沟道层的第五部分接触，并且其中沟道层的第三部分在沟道层的第四部分和沟道层的第五部分之间。
示例3提供了根据示例2的IC器件，其中沟道层的第三部分在支承结构和共享接触之间。
示例4提供根据示例2的IC器件，其中共享接触在支承结构和沟道层的第三部分之间。
示例5提供了根据示例1的IC器件，其中共享接触替代沟道层的第三部分，第一TFT的源极接触和漏极接触中的第二个与沟道层的第四部分接触，并且第二TFT的源极接触和漏极接触中的第二个与沟道层的第五部分接触，并且其中沟道层的第一部分在沟道层的第四部分和共享接触之间，并且沟道层的第二部分在沟道层的第五部分和共享接触之间。
示例6提供了根据示例5的IC器件，其中共享接触在沟道层上方远离支承结构延伸。
示例7提供了根据示例5的IC器件，其中共享接触在沟道层下方朝向支承结构延伸。
示例8提供了根据示例2至7中的任何一项的IC器件，其中沟道层的第四部分在支承结构与第一TFT的源极接触和漏极接触中的第二个之间。
示例9提供了根据示例2至8中的任何一项的IC器件，其中沟道层的第五部分在支承结构与第二TFT的源极接触和漏极接触中的第二个之间。
示例10提供了根据示例1至9中的任何一项IC器件，其中第一TFT的栅极堆叠在支承结构和沟道层的第一部分之间。
示例11提供了根据示例1至9中的任何一项的IC器件，其中沟道层的第一部分在支承结构和第一TFT的栅极堆叠之间。
示例12提供了根据示例1至11中的任何一项的IC器件，其中第二TFT的栅极堆叠在支承结构和沟道层的第二部分之间。
示例13提供了根据示例1至11中的任何一项的IC器件，其中沟道层的第二部分在支承结构和第二TFT的栅极堆叠之间。
示例14提供了一种IC器件，其包括支承结构(例如衬底、管芯、晶片或芯片)；沟道层，其被提供在支承结构上，沟道层包括薄膜半导体材料；第一TFT；以及第二TFT，其中第一TFT的沟道区包括沟道层的第一部分，第二TFT的沟道区包括沟道层的第二部分，第一TFT的栅极堆叠是共享的栅极堆叠，其也是第二TFT的栅极堆叠，并且共享的栅极堆叠在沟道层的第一部分和沟道层的第二部分之间。
示例15提供了根据示例14的IC器件，其中沟道层的第一部分在第一TFT的源极接触和漏极接触之间。
示例16提供了根据示例14或15的IC器件，其中沟道层的第二部分在第二TFT的源极接触和漏极接触之间。
示例17提供了根据示例14至16中的任何一项的IC器件，其中共享栅极堆叠在支承结构和耦合到栅极堆叠的栅极接触之间。
示例18提供了根据示例14至16中的任何一项的IC器件，其中耦合到栅极堆叠的栅极接触在支承结构和共享栅极堆叠之间。
示例19提供了一种IC封装，其包括根据前述示例中的任何一项的IC器件；以及耦合到IC器件的进一步的组件。
示例20提供了根据示例19的IC封装，其中进一步的组件是封装衬底、中介层或进一步的IC管芯中的一个或包括封装衬底、中介层或其它IC管芯中的一个。
在根据示例19或20的IC封装的各种进一步的示例中，进一步的组件可以经由一个或多个第一层级互连耦合到IC管芯，其中一个或多个第一层级互连可以包括一个或多个焊料凸块、焊料柱、或接合布线。
在根据前述示例中的任何一项的IC封装的进一步的示例中，IC管芯包括存储器设备、计算设备、可穿戴设备、手持电子设备和无线通信设备中的至少一个，或者是存储器设备、计算设备、可穿戴设备、手持电子设备和无线通信设备中的至少一个的一部分。
示例21提供了一种电子设备，其包括：载体衬底；以及耦合到载体衬底的根据前述示例中的任何一项的IC器件和根据前述示例中的任何一项的IC封装中的一个或多个。
示例22提供了根据示例21的电子设备，其中载体衬底是主板。
示例23提供了根据示例21的电子设备，其中载体衬底是PCB。
示例24提供了根据示例21至23中的任何一项的电子设备，其中电子设备是可穿戴电子设备(例如智能手表)或手持电子设备(例如移动电话)。
示例25提供了根据示例21至24中的任何一项的电子设备，其中电子设备进一步包括一个或多个通信芯片和天线。
示例26提供了根据示例21至25中的任何一项的电子设备，其中电子设备是存储器设备。
示例27提供了根据示例21至25中的任何一项的电子设备，其中电子设备是例如RF收发器的RF通信设备的RF收发器、开关、功率放大器、低噪声放大器、滤波器、滤波器组、双工器、上变频器或下变频器中的一个。
示例28提供了根据示例21至25中的任何一项的电子设备，其中电子设备是计算设备。
示例29提供了根据示例21至28中的任何一项的电子设备，其中电子设备被包括在无线通信系统的基站中。
示例30提供了根据示例21至28中的任何一项的电子设备，其中电子设备被包括在无线通信系统的用户装备设备(即移动设备)中。
以上对本公开的所说明的实现的描述，包括在摘要中描述的内容，不意图穷举或将本公开限制为公开的精确形式。虽然在此出于说明的目的描述了本公开的具体实现和示例，但是如相关领域的技术人员将认识到的那样，在本公开的范围内各种等同的修改是可能的。根据以上详细描述，可以对本公开作出这些修改。

Claims (20)

1.一种集成电路IC器件，包括：
支承结构；
在支承结构上的沟道层，沟道层包括薄膜半导体材料；
第一薄膜晶体管TFT；以及
第二TFT，
其中：
第一TFT的沟道区包括沟道层的第一部分，
第二TFT的沟道区包括沟道层的第二部分，以及
第一TFT的源极接触和漏极接触中的一个是共享接触，共享接触也是第二TFT的源极接触或漏极接触中的一个。
2.根据权利要求1所述的IC器件，其中共享接触与沟道层的第三部分接触，第一TFT的源极接触和漏极接触中的第二个与沟道层的第四部分接触，并且第二TFT的源极接触和漏极接触中的第二个与沟道层的第五部分接触，并且其中沟道层的第三部分在沟道层的第四部分和沟道层的第五部分之间。
3.根据权利要求2所述的IC器件，其中沟道层的第三部分在支承结构和共享接触之间。
4.根据权利要求2所述的IC器件，其中共享接触在支承结构和沟道层的第三部分之间。
5.根据权利要求1所述的IC器件，其中共享接触替代沟道层的第三部分，第一TFT的源极接触和漏极接触中的第二个与沟道层的第四部分接触，并且第二TFT的源极接触和漏极接触中的第二个与沟道层的第五部分接触，并且其中沟道层的第一部分在沟道层的第四部分和共享接触之间，并且沟道层的第二部分在沟道层的第五部分和共享接触之间。
6.根据权利要求5所述的IC器件，其中共享接触在沟道层上方远离支承结构延伸。
7.根据权利要求5所述的IC器件，其中共享接触在沟道层下方朝向支承结构延伸。
8.根据权利要求2所述的IC器件，其中沟道层的第四部分在支承结构与第一TFT的源极接触和漏极接触中的第二个之间。
9.根据权利要求2所述的IC器件，其中沟道层的第五部分在支承结构与第二TFT的源极接触和漏极接触中的第二个之间。
10.根据权利要求1至9中的任何一项所述的IC器件，其中第一TFT的栅极堆叠在支承结构和沟道层的第一部分之间。
11.根据权利要求1至9中的任何一项所述的IC器件，其中沟道层的第一部分在支承结构和第一TFT的栅极堆叠之间。
12.根据权利要求1至9中的任何一项所述的IC器件，其中第二TFT的栅极堆叠在支承结构和沟道层的第二部分之间。
13.根据权利要求1至9中的任何一项所述的IC器件，其中沟道层的第二部分在支承结构和第二TFT的栅极堆叠之间。
14.一种集成电路IC器件，包括：
支承结构；
在支承结构上的沟道层，沟道层包括薄膜半导体材料；
第一薄膜晶体管TFT；以及
第二TFT，
其中：
第一TFT的沟道区包括沟道层的第一部分，
第二TFT的沟道区包括沟道层的第二部分，
第一TFT的栅极堆叠是共享栅极堆叠，共享栅极堆叠也是第二TFT的栅极堆叠，以及
共享栅极堆叠在沟道层的第一部分和沟道层的第二部分之间。
15.根据权利要求14所述的IC器件，其中沟道层的第一部分在第一TFT的源极接触和漏极接触之间。
16.根据权利要求14所述的IC器件，其中沟道层的第二部分在第二TFT的源极接触和漏极接触之间。
17.根据权利要求14至16中的任何一项所述的IC器件，其中共享栅极堆叠在支承结构与耦合到栅极堆叠的栅极接触之间。
18.根据权利要求14至16中的任何一项所述的IC器件，其中耦合到栅极堆叠的栅极接触在支承结构和共享栅极堆叠之间。
19.一种集成电路IC封装，包括：
IC管芯，其包括IC器件，IC器件包括：支承结构；在支承结构上的沟道层，沟道层包括薄膜半导体材料；第一薄膜晶体管TFT；以及第二TFT，其中第一TFT的沟道区包括沟道层的第一部分，第二TFT的沟道区包括沟道层的第二部分，并且第一TFT的源极接触和漏极接触中的一个是共享接触，共享接触也是第二TFT的源极接触或漏极接触中的一个；以及
耦合到IC管芯的进一步的组件。
20.根据权利要求19所述的IC封装，其中进一步的组件是封装衬底、中介层或进一步的IC管芯中的一个。
CN202210984836.4A 2021-09-17 2022-08-17 具有共享接触的薄膜晶体管 Pending CN115831971A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/477,850 US20230093064A1 (en) 2021-09-17 2021-09-17 Thin-film transistors with shared contacts
US17/477850 2021-09-17

Publications (1)

Publication Number Publication Date
CN115831971A true CN115831971A (zh) 2023-03-21

Family

ID=82458690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210984836.4A Pending CN115831971A (zh) 2021-09-17 2022-08-17 具有共享接触的薄膜晶体管

Country Status (3)

Country Link
US (1) US20230093064A1 (zh)
EP (1) EP4156287A1 (zh)
CN (1) CN115831971A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG115733A1 (en) * 2004-03-12 2005-10-28 Semiconductor Energy Lab Thin film transistor, semiconductor device, and method for manufacturing the same
US8395191B2 (en) * 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
JP2010267705A (ja) * 2009-05-13 2010-11-25 Panasonic Corp 半導体メモリセルおよびその製造方法
US9466536B2 (en) * 2013-03-27 2016-10-11 Qualcomm Incorporated Semiconductor-on-insulator integrated circuit with back side gate

Also Published As

Publication number Publication date
US20230093064A1 (en) 2023-03-23
EP4156287A1 (en) 2023-03-29

Similar Documents

Publication Publication Date Title
US11881452B2 (en) Device layer interconnects
US11410908B2 (en) Integrated circuit devices with front-end metal structures
US12100705B2 (en) Deep trench via for three-dimensional integrated circuit
US20220392957A1 (en) Stacked backend memory with resistive switching devices
CN111987063A (zh) 具有轮廓互连的集成电路结构
US11056397B2 (en) Directional spacer removal for integrated circuit structures
US11749715B2 (en) Isolation regions in integrated circuit structures
EP4156287A1 (en) Thin-film transistors with shared contacts
US20230411390A1 (en) Two-dimensional pmos devices for providing cmos in back-end layers of integrated circuit devices
US20240334669A1 (en) Buried low-k dielectric to protect source/drain to gate connection
US20240006488A1 (en) Capping source and drain regions of transistors to prevent diffusion of dopants during fabrication
US20240332299A1 (en) Integrated circuit device with heterogenous transistors
US20230207421A1 (en) Technologies for thermoelectric-enhanced cooling
US20230197732A1 (en) Integrated group iii-nitrogen and silicon transistors on the same die
US20240324167A1 (en) Architectures and methods for computation in memory (cim) with backside memory using high performance (hp) thin film transistor (tft) material
US20240222376A1 (en) Technologies for ribbon field effect transistors with variable fin channel dimensions
EP4138143A1 (en) Leakage insensitive transistor circuits
US20240332285A1 (en) Circuit components with high performance thin film transistor material
US20240222521A1 (en) Technologies for ribbon field effect transistors with variable fin numbers
US20240006494A1 (en) Source and drain refractory metal cap
CN116508148A (zh) 具有到电路板的直接芯片附连的集成电路组合件
CN114078949A (zh) 晶体管帽盖沟道布置
KR20240147418A (ko) 고성능 박막 트랜지스터 재료를 사용한 회로 컴포넌트
CN114628501A (zh) 晶体管沟道材料

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination