CN102403451B - 一种磁性随机存取存储器磁性隧道结层制造方法 - Google Patents
一种磁性随机存取存储器磁性隧道结层制造方法 Download PDFInfo
- Publication number
- CN102403451B CN102403451B CN201010285719.6A CN201010285719A CN102403451B CN 102403451 B CN102403451 B CN 102403451B CN 201010285719 A CN201010285719 A CN 201010285719A CN 102403451 B CN102403451 B CN 102403451B
- Authority
- CN
- China
- Prior art keywords
- layer
- mtj
- mask
- substrate
- mtj structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 6
- 239000000696 magnetic material Substances 0.000 claims description 6
- 238000009966 trimming Methods 0.000 claims description 6
- 239000012774 insulation material Substances 0.000 claims description 5
- 238000010276 construction Methods 0.000 claims description 4
- 239000000428 dust Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 106
- 239000011229 interlayer Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明提供一种磁性随机存取存储器(MRAM)磁性隧道结层(MTJ)制造方法，在沉积MTJ结构时使用了两套不同尺寸的去边掩模，且第一掩模比第二掩模更多的遮蔽了衬底的四周，因此在衬底上形成的覆盖层可完全覆盖住已在其下形成的MTJ层，特别是在通过第一掩模形成的MTJ层和下部导电层的四周侧围，通过第二掩模形成的覆盖层可完全将其下的MTJ层和下部导电层包覆住，从而可有效避免MTJ结构中的金属在后续工艺中扩散出去。为更好的使覆盖层包裹住其下的MTJ层和下部导电层，本发明中沉积的上部覆盖层相较于现有技术更厚一些，从而可进一步加强上部覆盖层的包覆作用，可进一步防止MTJ结构中的金属扩散。
Description
技术领域
本发明涉及磁性随机存取存储器制造领域，特别涉及一种磁性随机存取存储器磁性隧道结层制造方法。
背景技术
MRAM(Magnetic Random Access Memory)是一种非挥发性的磁性随机存储器。它拥有静态随机存储器(SRAM)的高速读取写入能力，以及动态随机存储器(DRAM)的高集成度，而且基本上可以无限次地重复写入。MRAM通常包括用作开关的晶体管T和核心结构磁隧道结MTJ(Magnetic Tunnel Junction)结构，MTJ结构包括下部导电层、MTJ层和上部覆盖层，其中，MTJ层由磁性材料层和绝缘材料层接替堆叠而成。在工作时，由于不同的电信号，会引起磁性材料层上磁化方向的不同，使MTJ结构呈现出不同的电阻值，从而实现记录“0”或“1”这两种存储状态。
请参看图1，图1为现有技术的MRAM结构示意图。如图1所示，包括栅极120和字线130形成在半导体衬底100上，之后，源极区111和漏极区112分别形成在栅极120的两侧，从而形成了具有开关功能的晶体管。在图1中，层间介电层101形成在已经在其上形成有晶体管的半导体衬底上，以完全覆盖晶体管。接触孔140形成在层间介电层101中，漏极区112经过该孔暴露出来。接触孔140填充有与层间介电层101高度相同的导电插塞，之后沉积第一层金属层间介质层并在该第一金属层间介质层上开沟槽，并填充金属Cu作为MTJ结构的底电极150。底电极150形成在数据线130上方。MTJ结构160形成在底电极150的上表面与数据线130相应的预定区域上，然后，形成第二金属层间介电层，并先后刻蚀出通孔和沟槽，以填充金属Cu作为顶电极180。
现有技术中，MTJ结构中的下部导电层、MTJ层和上部覆盖层顺序形成在底电极150的预定区域上；之后在MTJ结构上形成掩模图案，以定义形成MTJ结构的位置；此后，以掩模图案作为蚀刻掩模顺序蚀刻下部导电层、MTJ层和上部覆盖层；最后除掉掩模图案，从而完成MTJ结构。
但现有技术中，在衬垫导电层上沉积形成MTJ结构时，为避免因在衬底的边缘形成MTJ结构，导致最终蚀刻MTJ结构时无法将位于衬底边缘的MTJ结构蚀刻干净，因此如图2所示，现有技术中在衬底上形成MTJ结构160时即在衬底的四周设置掩模200，以防止在衬底的四周形成MTJ结构。掩模200同衬底四周相重叠的宽度为D。但由于形成MTJ结构160通常采用物理气相沉积方法，在掩模200之下还是会形成一小部分的MTJ结构160。为确保沉积形成的MTJ结构160中的各种金属不会扩散至后续工艺制程的工艺腔内，MTJ结构160中上部覆盖层用以将其下的下部导电层和MTJ层包裹覆盖。但现有技术中在掩模200之下形成的那一小部分下部导电层和MTJ层上最终形成的上部覆盖层非常的薄，从而无法将下部导电层和MTJ层包裹住，容易造成MTJ结构160中的金属在后续工艺制程中扩散至工艺腔内。
发明内容
本发明要解决的技术问题是提供一种磁性随机存取存储器磁性隧道结层制造方法，以解决现有技术在沉积MTJ结构时，上部覆盖层无法将下部导电层和MTJ层包裹住，容易造成MTJ结构中的金属在后续工艺制程中扩散至工艺腔内的问题。
为解决上述技术问题，本发明提供一种磁性随机存取存储器磁性隧道结层制造方法，包括：
提供衬底，衬底上包括已经形成的晶体管，以及晶体管上方形成的数据线和MTJ结构的底电极；
在衬底上沉积MTJ结构，所述MTJ结构包括下部导电层、MTJ层和上部覆盖层，所述MTJ层是由磁性材料层和绝缘材料层交替堆叠而成的多层结构；沉积所述MTJ结构时，首先，在所述衬底上设置用以对衬底四周进行去边遮蔽的第一掩模；其次，在所述第一掩模的遮蔽下，在所述衬底上依次沉积形成MTJ结构的下部导电层和MTJ层，沉积完成后撤除所述第一掩模；再次，在所述衬底上设置同样用以对衬底四周进行去边遮蔽的第二掩模，所述第二掩模同所述衬底相重叠的宽度小于所述第一掩模同所述衬底相重叠的宽度；再次，在所述第二掩模的遮蔽下，在已沉积形成的下部导电层和MTJ层的衬底之上沉积上部覆盖层；最后撤除所述第二掩模；
在MTJ结构上形成掩模图案并以所述掩模图案为遮蔽对所述MTJ结构依次进行刻蚀，最后去除掩模图案形成最终的MTJ结构。
可选的，所述第一掩模同所述衬底相重叠的宽度与所述第二掩模同所述衬底相重叠的宽度之差在0.5mm至5mm之间。
可选的，所述上部覆盖层的厚度为200埃至1000埃。
可选的，所述下部导电层和上部覆盖层均由金属导电材质形成。
可选的，所述MTJ层为磁性材料层和绝缘材料层交替堆叠而成的多层结构。
在本发明方法中，在沉积MTJ结构时使用了两次掩模，且第一掩模比第二掩模更多的遮蔽了衬底的四周，因此在衬底上形成的上部覆盖层可完全覆盖住已在其下形成的下部导电层和MTJ层，特别是在通过第一掩模形成的下部导电层和MTJ层的四周侧围，通过第二掩模形成的上部覆盖层可完全将其下的MTJ层包覆住，从而可有效避免MTJ结构中的金属在后续工艺中扩散出去。为更好的使上部覆盖层包裹住其下的下部导电层和MTJ层，本发明中沉积的上部覆盖层相较于现有技术更厚一些，从而可进一步加强上部覆盖层对其下MTJ层的包覆作用，可进一步防止MTJ结构中的金属扩散。
附图说明
图1为现有技术的MRAM结构示意图；
图2为现有技术沉积MTJ结构的方法示意图；
图3为本发明的沉积MTJ结构的方法示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明所述的磁性随机存取存储器磁性隧道结层制造方法可利用多种替换方式实现，下面是通过较佳的实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，示意图不依一般比例局部放大，不应以此作为对本发明的限定。
本发明的磁性随机存取存储器磁性隧道结层制造方法包括以下步骤：
首先，提供衬底，所述衬底上包括已形成的晶体管以及在晶体管上方形成的数据线和MTJ结构的底电极。
具体包括以下步骤：
在硅衬底上定义有源区域和场区，在场区中形成用于器件绝缘的场氧化层，将包括栅极的栅栈形成在硅衬底的有源区域内，分别在栅栈两侧的有源区域内形成源极区和漏极区，从而在硅衬底上形成晶体管。
将第一层间介电层形成在硅衬底上，以覆盖形成的晶体管，将数据线形成在第一层间介电层的预定区域上，最好是直接位于栅栈上方，以使数据线与栅栈平行；将第二层间介电层形成在层间介电层上，以覆盖数据线，将接触孔形成在第一和第二层间介电层上，其中晶体管的预定区域如漏极区可以由该接触孔露出，以导电插塞填充接触孔，将在其上形成MTJ结构的底电极形成在第二层间介电层上，以使底电极与导电插塞的顶面相接触并在数据线的上方延伸。
所述底电极可以由单导电材料层或多层导电材料层形成。所述多层导电材料层可以通过顺序沉积钛(Ti)层和氮化钛(TiN)层形成。
以上步骤可参看图1及背景技术中有关MRAM结构及制造过程的介绍。
其次，在底电极上沉积MTJ结构。
MTJ结构通常包括下部导电层、MTJ层和上部覆盖层。所述MTJ层是由磁性材料层和绝缘材料层交替堆叠而成的多层结构；下部导电层和上部覆盖层均由金属导电材质形成，例如钽或氮化钽或钌或铂等。
沉积所述MTJ结构时，请参照图3，图3为本发明的沉积MTJ结构的方法示意图。如图3所示，首先，在所述衬底300上设置第一掩模401，用以对所述衬底300进行去边遮蔽；其次，在所述第一掩模401的遮蔽下，在所述衬底300上依次沉积形成MTJ结构500中的下部导电层和MTJ层，沉积完成后撤除所述第一掩模401；再次，在所述衬底300上设置第二掩模402，所述第二掩模402同样用以对所述衬底的四周进行去边遮蔽，但所述第二掩模402同所述衬底300四周相重叠的宽度D2小于所述第一掩模401同所述衬底300四周相重叠的宽度D1，所述第一掩模同所述衬底四周相重叠的宽度D1与所述第二掩模同所述衬底四周相重叠的宽度D2之差在0.5mm至5mm之间；再次，在所述第二掩模402的遮蔽下，在已沉积形成的MTJ结构的下部导电层和MTJ层上沉积上部覆盖层501；最后撤除所述第二掩模。
在本发明方法中，在沉积MTJ结构500时使用了两次掩模，且第一掩模401比第二掩模402更多的遮蔽了衬底300的四周，因此在衬底300上形成的上部覆盖层501可完全覆盖住已在其下形成的MTJ层和下部导电层，特别是在通过第一掩模401沉积形成的MTJ层和下部导电层的四周侧围，通过第二掩模402形成的上部覆盖层501可完全将其下的MTJ层和下部导电层包覆住，从而可有效避免MTJ结构500中的金属在后续工艺中扩散出去。进一步的，为更好的使上部覆盖层501包裹住其下的MTJ层和下部导电层，本发明中沉积的上部覆盖层501相较于现有技术更厚一些，厚度在200埃至1000埃之间。
最后，在MTJ结构上形成掩模图案并以所述掩模图案为遮蔽对所述MTJ结构依次进行刻蚀，最后去除掩模图案形成最终的MTJ结构。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (4)
1.一种磁性随机存取存储器磁性隧道结层制造方法，包括：
提供衬底，衬底上包括已经形成的晶体管，以及晶体管上方形成的数据线和MTJ结构的底电极；
在衬底上沉积MTJ结构，所述MTJ结构包括下部导电层、MTJ层和上部覆盖层，所述MTJ层是由磁性材料层和绝缘材料层交替堆叠而成的多层结构；沉积所述MTJ结构时，首先，在所述衬底上设置用以对衬底四周进行去边遮蔽的第一掩模；其次，在所述第一掩模的遮蔽下，在所述衬底上依次沉积形成MTJ结构的下部导电层和MTJ层，沉积完成后撤除所述第一掩模；再次，在所述衬底上设置同样用以对衬底四周进行去边遮蔽的第二掩模，所述第二掩模同所述衬底相重叠的宽度小于所述第一掩模同所述衬底相重叠的宽度；再次，在所述第二掩模的遮蔽下，在已沉积形成的下部导电层和MTJ层的衬底之上沉积上部覆盖层；最后撤除所述第二掩模；
在MTJ结构上形成掩模图案并以所述掩模图案为遮蔽对所述MTJ结构依次进行刻蚀，最后去除掩模图案形成最终的MTJ结构。
2.如权利要求1所述的磁性随机存取存储器磁性隧道结层制造方法，其特征在于，所述第一掩模同所述衬底相重叠的宽度与所述第二掩模同所述衬底相重叠的宽度之差在0.5mm至5mm之间。
3.如权利要求1所述的磁性随机存取存储器磁性隧道结层制造方法，其特征在于，所述上部覆盖层的厚度为200埃至1000埃。
4.如权利要求1或3中任一权利要求所述的磁性随机存取存储器磁性隧道结层制造方法，其特征在于，所述下部导电层和上部覆盖层均由金属导电材质形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010285719.6A CN102403451B (zh) | 2010-09-17 | 2010-09-17 | 一种磁性随机存取存储器磁性隧道结层制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010285719.6A CN102403451B (zh) | 2010-09-17 | 2010-09-17 | 一种磁性随机存取存储器磁性隧道结层制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102403451A CN102403451A (zh) | 2012-04-04 |
| CN102403451B true CN102403451B (zh) | 2014-11-26 |
Family
ID=45885441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010285719.6A Active CN102403451B (zh) | 2010-09-17 | 2010-09-17 | 一种磁性随机存取存储器磁性隧道结层制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102403451B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10068945B2 (en) * | 2015-09-30 | 2018-09-04 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure integrated with magnetic tunneling junction and manufacturing method thereof |
| WO2017091189A1 (en) * | 2015-11-23 | 2017-06-01 | Intel Corporation | Electrical contacts for magnetoresistive random access memory devices |
| CN110098321B (zh) * | 2018-01-30 | 2023-07-04 | 上海磁宇信息科技有限公司 | 一种制备磁性随机存储器导电硬掩模的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6365419B1 (en) * | 2000-08-28 | 2002-04-02 | Motorola, Inc. | High density MRAM cell array |
| CN1501523A (zh) * | 2002-11-15 | 2004-06-02 | ���ǵ�����ʽ���� | 磁性隧道结器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6949389B2 (en) * | 2002-05-02 | 2005-09-27 | Osram Opto Semiconductors Gmbh | Encapsulation for organic light emitting diodes devices |
| JP2004095330A (ja) * | 2002-08-30 | 2004-03-25 | Tohoku Pioneer Corp | 電子部品を覆う保護膜の形成方法および保護膜を備えた電子機器 |
-
2010
- 2010-09-17 CN CN201010285719.6A patent/CN102403451B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6365419B1 (en) * | 2000-08-28 | 2002-04-02 | Motorola, Inc. | High density MRAM cell array |
| CN1501523A (zh) * | 2002-11-15 | 2004-06-02 | ���ǵ�����ʽ���� | 磁性隧道结器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102403451A (zh) | 2012-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102142399B (zh) | 集成电路结构的制造方法 | |
| CN104347631B (zh) | 使用组合间隔件的rram结构和工艺 | |
| CN103489831B (zh) | 具有多层式存储节点的半导体器件及其制造方法 | |
| US20240324244A1 (en) | Memory cell with a buffer layer and its fabrication process | |
| CN100345214C (zh) | Mram设备及制造用在mram结构中的磁轭结构的方法 | |
| CN103066198B (zh) | 一种新型的磁隧穿结器件及其制造方法 | |
| JP6446321B2 (ja) | 半導体素子及び磁気記憶素子の製造方法 | |
| US20140097477A1 (en) | Magnetic random access memory and a method of fabricating the same | |
| KR102102783B1 (ko) | 반도체 소자, 자기 기억 소자 및 이들의 제조 방법 | |
| US20120061637A1 (en) | 3-d structured nonvolatile memory array and method for fabricating the same | |
| US8722469B2 (en) | Memory cell and process for manufacturing the same | |
| KR102381009B1 (ko) | 고성능 자기저항 랜덤 액세스 메모리(mram) 디바이스를 위한 자유층 측벽 산화 및 스페이서 보조 자기 터널 접합부(mtj) 에칭 | |
| TW200603382A (en) | MRAM arrays with reduced bit line resistance and method to make the same | |
| CN110224059A (zh) | 半导体装置及其形成方法 | |
| CN109494192A (zh) | 半导体元件以及其制作方法 | |
| TW201939777A (zh) | 磁性記憶裝置及其製造方法 | |
| KR20160059297A (ko) | 자기 저항 메모리 소자를 형성하는 방법 | |
| CN102403451B (zh) | 一种磁性随机存取存储器磁性隧道结层制造方法 | |
| FR2654870A1 (fr) | Dispositif semi-conducteur, notamment dispositif de memoire a condensateur, et procede pour sa fabrication. | |
| CN209216972U (zh) | 一种半导体单元接触结构 | |
| CN103066199B (zh) | 一种新型的磁隧穿结器件及其制造方法 | |
| CN105679784A (zh) | 制备磁性随机存储器周边导电通路的方法 | |
| TW202111973A (zh) | 磁性記憶裝置 | |
| JPS5810861A (ja) | 半導体装置およびその製造方法 | |
| US20070155026A1 (en) | Method for manufacturing a semiconductor device, method for manufacturing magnetic memory, and the magnetic memory thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA Effective date: 20130614 Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION Effective date: 20130614 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20130614 Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 No. 18 Zhangjiang Road, Shanghai Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |