CN110197820A - 使用薄膜晶体管的可重配置的互连布置 - Google Patents

使用薄膜晶体管的可重配置的互连布置 Download PDF

Info

Publication number
CN110197820A
CN110197820A CN201910145003.7A CN201910145003A CN110197820A CN 110197820 A CN110197820 A CN 110197820A CN 201910145003 A CN201910145003 A CN 201910145003A CN 110197820 A CN110197820 A CN 110197820A
Authority
CN
China
Prior art keywords
transistor
electrode
tft
layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910145003.7A
Other languages
English (en)
Inventor
A.A.沙尔马
J.T.卡瓦列罗斯
G.德维
W.拉赫马迪
R.皮拉里塞蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN110197820A publication Critical patent/CN110197820A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供了使用薄膜晶体管的可重配置的互连布置。本文中所公开的是包括薄膜晶体管（TFT）的可重配置的互连布置。示例性的布置包括被提供在半导体衬底之上的TFT，所述布置包括在TFT与半导体衬底之间的一个或多个金属互连层，以及被提供在TFT的与面向半导体衬底的侧相对的侧之上的一个或多个金属互连层。将TFT集成在互连布置的金属互连层中间有利地允许通过控制被施加到TFT的栅极电极的电压来控制在各种电路元件之间的电连接性。

Description

使用薄膜晶体管的可重配置的互连布置
技术领域
本公开一般地涉及半导体器件的领域，并且更具体地涉及用于连接半导体器件的各种电路元件的互连布置。
背景技术
集成电路（IC）结构中的多个元件可以通过导电的、典型金属的互连而被电连接。一旦被制造，常规的互连布置就是硬性的，无另外的修改有可能。这样的常规的互连布置在某些应用（例如某些存储器或逻辑应用）中已在其可伸缩性方面受限。
附图说明
通过结合附图的以下详细描述，将容易地理解实施例。为了便于此描述，同样的参考标号标明同样的结构元素。在附图的各图中作为示例而不是作为限制地图示了实施例。
图1图示了根据本公开的各种实施例的具有薄膜晶体管的示例性可重配置的互连布置的横截面视图。
图2图示了根据本公开的一些实施例的示例性电子器件的横截面视图，所述示例性电子器件实现具有薄膜晶体管的可重配置的互连布置。
图3图示了根据本公开的其它实施例的示例性电子器件的横截面视图，所述示例性电子器件实现具有薄膜晶体管的可重配置的互连布置。
图4是根据本公开的一些实施例的用于操作如下电子器件的说明性方法的流程图：所述电子器件使用具有薄膜晶体管的可重配置的互连布置。
图5A和5B是根据各种实施例的可以包括本文中所公开的可重配置的互连布置中任一个的管芯和晶圆的顶视图。
图6是根据各种实施例的可以包括本文中所公开的可重配置的互连布置中任一个的集成电路（IC）器件的横截面侧视图。
图7是根据各种实施例的可以包括本文中所公开的可重配置的互连布置中任一个的IC器件的横截面侧视图。
图8是根据各种实施例的可以包括本文中所公开的可重配置的互连布置中任一个的示例计算设备的框图。
具体实施方式
本文中所公开的是包括薄膜晶体管（TFT）的可重配置的互连布置。示例性的布置包括被提供在半导体衬底之上的TFT，所述布置包括在TFT与半导体衬底之间的一个或多个金属互连层，以及被提供在TFT的与面向半导体衬底的侧相对的侧之上的一个或多个金属互连层。将TFT集成在互连布置的金属互连层中间有利地允许通过控制被施加到TFT的栅极电极的电压来控制在各种电路元件之间的电连接性。例如，这样的TFT可以用于连接具有所选的前端晶体管的存储元件，例如动态随机存取存储器（DRAM）元件、磁性随机存取存储器（MRAM）元件、电阻性随机存取存储器（RRAM）元件，或DRAM、MRAM、和/或RRAM元件的串。
TFT是特殊种类的场效应晶体管，其通过在支撑性的典型非导电的层之上沉积有源半导体材料的薄膜、以及介电层和金属接触部而被制成。有源半导体材料的至少一部分形成TFT的沟道。这不同于常规的、非薄膜晶体管，其中有源半导体沟道材料典型是衬底的一部分，例如硅晶圆的一部分。本公开的实施例利用TFT的这种独特的结构来提供可重配置的互连布置。
具有如本文中所述的TFT的可重配置的互连布置可以被实现以提供在集成电路（IC）内或与集成电路（IC）相关联的各种组件之间的电连接性。在各种实施例中，IC内的或与IC相关联的组件包括例如晶体管、二极管、存储元件、功率源、电阻器、电容器、电感器、传感器、收发器、接收器、天线等等。与IC相关联的组件可以包括被装配在IC上的那些或被连接到IC的那些。取决于与IC相关联的组件，IC可以是模拟的或数字的，并且可以被使用在许多应用、诸如微处理器、光电子器件、逻辑块、音频放大器等等中。可以采用IC作为芯片组的部分，以用于执行计算机中的一个或多个有关功能。
在以下详细描述中，参考了附图，所述附图形成本文的一部分，并且其中作为图示而示出了可以被实践的实施例。要理解的是，可以利用其它实施例，并且可以做出结构性或逻辑改变而不偏离本公开的范围。因此，以下详细描述不要以限制性意义被理解。
在附图中，本文中所述的各种设备和组装件的示例性结构的某些示意性图示可以利用精确的直角和直线来被示出，但是要理解的是，这样的示意性图示可能不反映当本文中所述的任何结构通过使用例如扫描电子显微术（SEM）图像或透射式电子显微镜（TEM）图像被检查的时候可使得特征不看起来如此“理想”的现实生活过程限制。在这样的真实结构图像中，可能的处理缺陷也能可见，例如材料的不完美笔直的边缘，锥形过孔或其它开口，拐角的无意圆化或不同材料层的厚度中的变化，晶体区内的偶尔的螺旋、边缘，或组合错位，和/或单个原子或原子簇的偶尔错位缺陷。可存在此处没有列出但是在器件制造领域内常见的其它缺陷。
各种操作可以进而用对理解所要求保护的主题最有帮助的方式被描述为多个分立的动作或操作。然而，描述的次序不应当被解释为暗示这些操作必定是取决于次序的。特别地，可以不以呈现的次序来执行这些操作。可以用与所描述的实施例不同的次序来执行所描述的操作。在附加的实施例中，各种附加的操作可以被执行和/或所描述的操作可以被省略。
为了本公开的目的，短语“A和/或B”意指（A）、（B）或（A和B）。为了本公开的目的，短语“A、B和/或C”意指（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。术语“之间”当参考测量范围被使用的时候包括测量范围的端部。如本文中所使用的，记号“A/B/C”意指（A）、（B）和/或（C）。
描述使用短语“在一实施例中”、或“在多个实施例中”，其可以各自指代一个或多个相同或不同的实施例。此外，如关于本公开的实施例所使用的术语“包括”、“包含”、“具有”等等是同义的。本公开可以使用基于视角的描述，诸如“以上”、“以下”、“顶部”、“底部”和“侧”；这样的描述用于便于讨论并且不意图限制所公开的实施例的应用。附图不一定按比例绘制。除非另行指定，否则使用序数形容词“第一”、“第二”和“第三”等等来描述公共对象仅仅指示同样对象的不同实例被提及，并且不意图暗示这样描述的对象必须在时间上、空间上、等级上或以任何其它方式地呈给定序列。
如本文中所使用的术语“之上”、“之下”、“之间”和“其上”指代一个材料层或组件关于其它层或组件的相对定位。例如，被设置在另一层之上或之下的一个层可以直接接触所述另一层，或可以具有一个或多个居间层。此外，被设置在两个层之间的一个层可以直接接触所述两个层，或可以具有一个或多个居间层。相比之下，第二层“上”的第一层直接接触该第二层。类似地，除非另行明确声明，否则被设置在两个特征之间的一个特征可以直接接触相邻的特征，或可以具有一个或多个居间层。
在以下详细描述中，将通过使用由本领域技术人员通常采用来将其工作的实质传达给本领域中其他技术人员的术语来描述说明性实现方式的各种方面。例如，术语“氧化物”、“碳化物”、“氮化物”等等是指相应地包含氧、碳、氮等等的化合物。术语“大体上”、“靠近”、“近似”、“接近”、和“大约”一般是指在目标值的+/-20%内，所述目标值基于如本文中所述或如本领域中已知的特定值的上下文。类似地，指示各种元件的定向的术语，例如“共平面”、“垂直”、“正交”、“平行”或元素之间的任何其它角一般是指在目标值的+/- 5-20%内，所述目标值基于如本文中所述或如本领域中已知的特定值的上下文。
图1图示了根据本公开的各种实施例的具有TFT 100的示例性可重配置的互连布置150的横截面视图。TFT 100可以包括第一源极/漏极（S/D）电极102、第二S/D电极104、栅极电极106、栅极电介质108、以及被设置在栅极电介质108与S/D电极102和104之间的沟道材料110。
沟道材料110可以包括半导体材料体系，包括例如n型或p型材料体系。在一些实施例中，沟道材料110可以包括高迁移性氧化物半导体材料，诸如氧化锡、氧化锑、氧化铟、氧化铟锡、氧化钛、氧化锌、氧化铟锌、氧化铟镓锌、氧化镓、氮氧化钛、氧化钌或氧化钨。通常，沟道材料110可以包括以下各项中的一个或多个：氧化锡、氧化钴、氧化铜、氧化锑、氧化钌、氧化钨、氧化锌、氧化镓、氧化钛、氧化铟、氮氧化钛、氧化铟锡、氧化铟锌、氧化镍、氧化铌、过氧化铜、氧化铟镓锌（IGZO）、碲化铟、辉钼矿、钼联硒化物、钨联硒化物、二硫化钨、n型或p型非晶或多晶硅、锗、砷化铟镓、硅锗、氮化镓、氮化铝镓、亚磷酸铟、以及黑磷，其中的每一个可以可能地掺杂有镓、铟、铝、氟、硼、磷、砷、氮、钽、钨和镁等等中的一个或多个。特别地，沟道110可以由薄膜材料形成。一些这样的材料可以在相对低的温度下被沉积，这使得它们在被强加在后端制造上以避免损害前端组件的热预算内可沉积。在一些实施例中，沟道材料110可以具有在大约5和30纳米之间的厚度，包括其中的所有值和范围。
S/D电极104、106，其中对哪个电极是“源极”电极以及哪个电极是“漏极”电极的指定可以变化（即，在一些实施例中，第一S/D电极102可以是源极电极，并且第二S/D电极104可以是漏极电极，而在其它实施例中，第一S/D电极102可以是漏极电极并且第二S/D电极104可以是源极电极），可以包括任何合适的导电材料、合金、或多种导电材料的堆叠。在一些实施例中，S/D电极104、106可以包括一种或多种金属或金属合金，其中金属例如为铜、钌、钯、铂、钴、镍、铪、锆、钛、钽、和铝、氮化钽、氮化钛、钨、掺杂的硅、掺杂的锗、或者这些的合金和混合物。在一些实施例中，S/D电极104、106可以包括一种或多种导电合金、氧化物、或者一种或多种金属的碳化物。在一些实施例中，S/D电极102和/或104可以包括掺杂的半导体，诸如掺杂有n型掺杂剂或p型掺杂剂的硅或另一半导体。当S/D电极102和/或104包括掺杂的材料时，用于S/D电极102和/或104的材料可以采取以下参考图2和图3所讨论的S/D区118中任一个的形式。金属可以提供较高的导电性，而掺杂的半导体可以在制造期间更容易图案化。在一些实施例中，S/D电极104、106可以具有在大约2纳米和1000纳米之间、优选在大约2纳米和100纳米之间的厚度。S/D电极102、104可以可互换地被称为“S/D端子”或“S/D接触部”。
栅极电介质108可以横向地围绕沟道110，并且栅极电极106可以横向地围绕栅极电介质108使得栅极电介质108被设置在栅极电极106与沟道110之间。TFT 100可以是底栅晶体管，因为栅极电极106可以被提供成比S/D电极102、104更靠近于在其之上可以实现TFT100的衬底（在图1中没有被特别示出但是例如在图2-3中被示出的衬底）。
栅极电介质108可以包括一种或多种高k介电材料，并且可以包括诸如以下之类的元素：铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌、和锌。可以在栅极电介质108中使用的高k材料的示例可以包括但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化钽、氧化钽硅、氧化铅钪钽、以及铌酸铅锌。在一些实施例中，可以在制造TFT 100期间在栅极电介质108上实施退火过程，以改善栅极电介质108的品质。在一些实施例中，栅极电介质108可以具有在大约0.5纳米和3纳米之间的厚度，包括其中的所有值和范围，例如在大约1和3纳米之间，或在大约1和2纳米之间。
在一些实施例中，栅极电介质108可以是多层栅极电介质，例如它可以包括一层中的任何高k介电材料以及IGZO层。在一些实施例中，栅极堆叠（即栅极电介质108和栅极电极106的组合）可以被布置使得IGZO被设置在高k电介质和沟道材料110之间。在这样的实施例中，IGZO可以接触沟道材料110，并且可以提供在沟道材料110与多层栅极电介质108的其余部分之间的界面。IGZO可以具有1:1的镓与铟比，大于1（例如2:1、3:1、4:1、5:1、6:1、7:1、8:1、9:1或10:1）的镓与铟比，和/或小于1（例如1:2、1:3、1:4、1:5、1:6、1:7、1:8、1:9或1:10）的镓与铟比。
栅极电极材料106可以包括至少一种p型功函数金属或n型功函数金属，这取决于TFT 100是P型金属氧化物半导体（PMOS）晶体管还是N型金属氧化物半导体（NMOS）晶体管。对于PMOS晶体管而言，可以用于栅极电极材料106的金属可以包括但不限于钌、钯、铂、钴、镍和导电金属氧化物（例如氧化钌）。对于NMOS晶体管而言，可以用于栅极电极材料106的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、以及这些金属的碳化物（例如碳化铪、碳化锆、碳化钛、碳化钽和碳化铝）。在一些实施例中，栅极电极材料106可以包括两个或更多金属层的堆叠，其中一个或多个金属层是功函数金属层并且至少一个金属层是填充金属层。另外的金属层可以被包括以用于其它目的，诸如用于充当屏障层。
如图1中所示，第一S/D电极102接触导电通路122，所述导电通路122可以向和/或自第一S/D电极102路由电信号。类似地，第二S/D电极104接触导电通路124，所述导电通路124可以向和/或自第二S/D电极104路由电信号，而栅极电极106接触导电通路126，所述导电通路126可以向和/或自栅极电极106路由电信号。在图1中，导电通路122、124和126中的每一个被图示为包括导电过孔112和导电线114。然而，图1中所示的导电通路122、124和126中的导电线和过孔的布置仅仅是说明性的，并且一个或多个导电过孔和/或线的任何合适的互连布置可以用于形成导电通路122、124和126中的每一个。例如，在一些实施例中，导电通路122、124和126中的任一个可以包括导电线114，所述导电线114在没有居间导电过孔112的情况下直接接触相应的电极102、104或106。在另一示例中，在一些实施例中，导电通路122、124和126中的任一个可以仅仅包括一个或多个导电过孔112，而没有任何导电线114。
绝缘材料128可以被设置在图1的TFT 100和导电通路122、124、126周围，如所示那样。绝缘材料128可以是介电材料，诸如二氧化硅。在一些实施例中，绝缘材料128可以包括任何合适的层间电介质（ILD）材料，诸如氧化硅、氮化硅、氧化铝和/或氮氧化硅。
在TFT 100的一侧上的导电通路、例如导电通路122和124可以被视为互连层132的金属互连，而在TFT 100的相对侧上的导电通路、例如导电通路126可以被视为不同金属互连层134的金属互连。TFT 100本身可以被视为被包括在层130中，所述层130被夹在互连层132与134之间，如图1中所示。尽管图1图示了层130、132和134中的每一个包括绝缘材料128，但是在各种实施例中，包括在这些层中的每一个中或至少一些中的绝缘材料128的类型可以是不同的。
将TFT 100嵌入在金属互连堆叠内、例如如图1中所示的至少两个不同的金属互连层之间允许通过控制TFT 100来控制在各种另外的电路组件之间的电连接性。例如，通过控制被施加到TFT 100的栅极电极106的信号、例如电压，例如通过使用导电通路126，导电通路122和124可以被连接或断开，如所期望的那样。因此，被耦合到导电通路122和124的另外的电路组件可以被连接或断开，如所期望的那样。例如，对于逻辑实现方式，另外的电路组件可以是各种晶体管，而在另一示例中，对于存储器实现方式，另外的电路组件可以是存储元件、诸如DRAM、MRAM或RRAM元件等等中的一个或多个。仍在另外的实现方式中，TFT 100可以用于连接或断开具有所选的前端晶体管的存储元件，例如DRAM、MRAM或RRAM元件中的一个或多个，或者DRAM、MRAM和/或RRAM元件的串，通过如果阵列位中的任一个由于例如缺陷而无功能则添加冗余位，所述前端晶体管可以例如用于扩增存储器阵列。图2和图3图示了各种实施例，其中具有TFT 100的可重配置的互连150用于选择性地耦合在这些图中被标注为晶体管140的两个晶体管，但是如以上所指定的，本公开的实施例不限于通过以这样的晶体管的形式的TFT 100而被互连的电路。
如上所述的具有TFT 100的可重配置的互连布置150可以被包括在任何合适的电子器件结构中。图2图示了根据本公开的一些实施例的示例性电子器件160的横截面视图，所述示例性电子器件160实现具有TFT的可重配置的互连布置，而图3图示了根据本公开的其它实施例的示例性电子器件170的横截面视图，所述示例性电子器件170实现具有TFT的可重配置的互连布置。在图2和图3中的每一个中，具有TFT的可重配置的互连布置可以是如图1中所示出以及参考图1所描述的具有TFT 100的可重配置的互连布置150，因此其描述为了简要而不被重复。图1中所图示的可重配置的互连布置150的组件的任何实施例（例如图1中所示的导电过孔112、导电线114和各种导电通路）可以被包括在本文中所公开的任何电子器件（例如电子器件160，160参考图2和图3而被讨论）中。
在图2和图3二者中，可重配置的互连布置150用于选择性地连接晶体管140。如以下详细讨论的，晶体管140可以是“前端”晶体管（即作为前端制造操作的部分而被形成），而可重配置的互连布置150的TFT 100可以是“后端”晶体管（即作为后端制造操作的部分而被形成）。图2和图3不同之处在于TFT 100的哪一侧被连接到晶体管140中的一个或多个。即，在图2中所示的实施例中，是TFT 100的S/D电极102、104被电连接到两个不同晶体管140的部分，而在图3中所示的实施例中，是TFT 100的栅极电极106被电连接到晶体管140中的一个。
电子器件160、170可以被形成在衬底136（例如以下讨论的图5A的晶圆2000）上，并且可以被包括在管芯（例如以下讨论的图5B的经切单的管芯2002）中。衬底136可以是半导体衬底，其包括半导体材料体系，包括例如n型或p型材料体系。衬底136可以包括例如通过使用块状硅或绝缘体上硅的子结构而被形成的晶体衬底。在一些实施例中，衬底136可以通过使用可替换的材料来被形成，所述可替换的材料可以或可以不与硅相组合，其包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、或锑化镓。被分类为II-VI、III-V或IV族的另外的材料也可以用于形成衬底136。尽管在此处描述了可以由之形成衬底136的材料的几个示例，但是可以用作电子器件160、170或集成了如本文中所述的可重配置的互连150的任何其它电子器件的基础的任何材料可以被使用。衬底136可以是经切单的管芯（例如图5B的管芯2002）或晶圆（例如图5A的晶圆2000）的部分。
电子器件160、170可以包括被设置在衬底136上的一个或多个器件层138。所述器件层138可以包括被形成在衬底136上的一个或多个晶体管140（例如金属氧化物半导体场效应晶体管（MOSFET））的特征。器件层138可以包括例如一个或多个源极和/或漏极（S/D）区118、用于控制在S/D区118之间的晶体管140的沟道120中的电流流动的栅极116、以及用于向/自S/D区118路由电信号的一个或多个S/D电极142（其可以采取导电过孔的形式）。在一些实施例中，相邻的晶体管140可以通过浅沟槽隔离（STI）绝缘材料144而与彼此绝缘。晶体管140可以包括为了清楚而没有被描绘的附加特征，诸如器件隔离区、栅极接触部等等。晶体管140不限于图2和图3中所描绘的类型和配置，并且可以包括各种各样的其它类型和配置，诸如例如平面晶体管、非平面晶体管、或二者的组合。非平面晶体管可以包括FinFet晶体管，诸如双栅极晶体管或三栅极晶体管，以及包绕式或全绕式栅极晶体管，诸如纳米带和纳米线晶体管。
每个晶体管140可以包括栅极116，所述栅极116包括栅极电介质和栅极电极。晶体管140的栅极电极可以包括至少一种p型功函数金属或n型功函数金属，这取决于晶体管140将是PMOS晶体管还是NMOS晶体管。对于PMOS晶体管而言，可以用于晶体管140栅极电极的金属可以包括但不限于钌、钯、铂、钴、镍和导电金属氧化物（例如氧化钌）。对于NMOS晶体管而言，可以用于晶体管140栅极电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、以及这些金属的碳化物（例如碳化铪、碳化锆、碳化钛、碳化钽和碳化铝）。在一些实施例中，晶体管140的栅极电极可以包括两个或更多金属层的堆叠，其中一个或多个金属层是功函数金属层并且至少一个金属层是填充金属层。另外的金属层可以被包括以用于其它目的，诸如用于充当屏障层。在本文中参考晶体管140的栅极电极所讨论的任何材料可以用于TFT 100的栅极电极106。
晶体管140的栅极电介质可以例如是氧化硅、氧化铝或高k电介质、诸如氧化铪。更一般地，晶体管140的栅极电介质可以包括诸如以下之类的元素：铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌、和锌。可以在晶体管140的栅极电介质中使用的材料的示例可以包括但不限于氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化钽、氧化钽硅、氧化铅钪钽、以及铌酸铅锌。在一些实施例中，可以在晶体管140的栅极电介质上实施退火过程，以改善晶体管140的栅极电介质的品质。在本文中参考晶体管140的栅极电介质所讨论的任何材料可以用于TFT100的栅极电介质108。
在一些实施例中，当被视为沿着源极-沟道-漏极方向的晶体管140的横截面的时候，栅极电极可以包括U形结构或由U形结构构成，所述U形结构包括与衬底表面大体上平行的底部部分以及与衬底顶表面大体上垂直的两个侧壁部分。在其它实施例中，形成晶体管140的栅极电极的金属层中的至少一个可以简单地是平面层，其与衬底的顶表面大体上并行，并且不包括与衬底的顶表面大体上垂直的侧壁部分。在其它实施例中，晶体管140的栅极电极可以包括U形结构与平面非U形结构的组合，或由其构成。例如，晶体管140的栅极电极可以由一个或多个U形金属层构成，所述一个或多个U形金属层被形成在一个或多个平面非U形层顶上。在一些实施例中，栅极电极可以由V形结构构成。
在一些实施例中，一对侧壁间隔器146可以被形成在栅极116的相对侧上以括住栅极116。侧壁间隔器146可以由诸如以下各项的材料形成：氮化硅、氧化硅、碳化硅、掺杂有碳的氮化硅和氮氧化硅。用于形成侧壁间隔器146的过程在本领域中是众所周知的，并且一般包括沉积和蚀刻过程步骤。在一些实施例中，可以使用多对侧壁间隔器146；例如两对、三对或四对侧壁间隔器146可以被形成在栅极堆叠的相对侧上。
S/D区118可以被形成在衬底136内，邻近于、例如相邻于每个晶体管140的栅极116。例如，可以通过使用注入/扩散过程或沉积过程来形成S/D区118。在前一过程中，诸如硼、铝、锑、磷或砷之类的掺杂剂可以被离子注入到衬底136中以形成S/D区118。激活掺杂剂并且使得它们往衬底136中扩散得更远的退火过程可以遵循离子注入过程。在后一过程中，外延沉积过程可以提供用于制造S/D区118的材料。在一些实现方式中，S/D区118可以通过使用硅合金、诸如硅锗或碳化硅来被制造。在一些实施例中，外延沉积的硅合金可以在原位掺杂有掺杂剂，诸如硼、砷或磷。在一些实施例中，S/D区118可以通过使用一种或多种可替换的半导体材料、诸如锗或III-V族材料或合金来被形成。在另外的实施例中，金属和/或金属合金的一个或多个层可以用于形成S/D区118。在一些实施例中，在外延沉积之前可以执行蚀刻过程，以在衬底136中创建凹槽，在所述凹槽中沉积用于S/D区118的材料。在其中S/D电极102和104包括经掺杂的材料的实施例中，本文中参考形成晶体管140的S/D区118所讨论的过程中任何合适的过程可以用于形成TFT 100的S/D电极102和104。
通过被设置在器件层138中的一个或多个互连层，可以向和/或自器件层138的晶体管140，和/或向和/或自TFT 100路由电信号、诸如功率和/或输入/输出（I/O）信号。图2图示了这样的被设置在器件层138上的一个或多个互连层，如被设置在器件层138上的互连层132，被设置在互连层132上的互连层130（包括TFT 100），以及被设置在互连层130上的互连层134。例如，如图2中所示，器件层138的导电特征（例如晶体管140的S/D区118）和/或TFT100（例如S/D电极102和104）可以与如下互连结构电耦合：所述互连结构包括互连层132的导电过孔112和/或导电线114；而TFT 100的导电特征（例如栅极电极106）可以与如下互连结构电耦合：所述互连结构包括互连层134的导电过孔112和/或导电线114。对于图2中所示的实施例，互连层132可以被称为金属1或“M1”层，互连层130可以被称为金属2或“M2”层，而互连层134可以被称为金属3或“M3”层。另一方面，图3中所示的实施例图示了这样的被设置在器件层138上的一个或多个互连层，如被设置在器件层138上的互连层134，被设置在互连层134上的互连层130（包括TFT 100），以及被设置在互连层130上的互连层132。例如，如图3中所示，器件层138的导电特征（例如晶体管140的栅极116）和/或TFT 100（例如栅极106）可以与如下互连结构电耦合：所述互连结构包括互连层134的导电过孔112和/或导电线114，而TFT 100的导电特征（例如S/D电极102、104）可以与如下互连结构电耦合：所述互连结构包括互连层132的导电过孔112和/或导电线114。对于图3中所示的实施例，互连层134可以被称为金属1或“M1”层，互连层130可以被称为金属2或“M2”层，而互连层132可以被称为金属3或“M3”层。
如前述描述所说明的，在其中可以实现具有一个或多个TFT 100的可重配置的互连布置150的各种电子器件中，所述一个或多个TFT 100可以被实现在关于衬底136的与其它电路组件、例如与（多个）前端晶体管140不同的层中。此外，在其中实现TFT 100的层内，TFT 100的S/D电极102、104可以被实现在第一子层中，沟道材料110可以被实现在第二子层中，而具有栅极电介质108和栅极电极106的栅极堆叠可以被实现在第三子层中，其中第二子层在第一子层与第三子层之间。在一些实施例（例如图2中所示的实施例）中，这样的第一子层（即S/D电极102、104）可以在第二子层（即沟道材料110）与其中实现一个或多个前端晶体管140的层之间。在其它实施例（例如图3中所示的实施例）中，这样的第三子层（即栅极电极106）可以在第二子层（即沟道材料110）与其中实现一个或多个前端晶体管140的层之间。
所述一个或多个互连层130、132和134可以形成电子器件160、170的ILD堆叠。TFT100可以本身被包括在ILD堆叠中，作为“后端”器件。在一些实施例中，TFT 100的阵列可以取代ILD堆叠的一部分中的导电过孔和导电线，从而使得ILD堆叠的互连能够以各种方式被重配置。在一些实施例中，TFT 100的阵列可以与导电过孔和/或导电线共享ILD堆叠中的“多层”（例如TFT 100的阵列可以与ILD堆叠中的导电过孔和/或导电线横向地布置）。
如以上所指出的，电子器件160、170包括TFT 100，所述TFT 100可以电耦合到晶体管140中的一个或多个。在图2和图3二者中，TFT 100被图示为被包括在第二互连层M2、130中，但是TFT 100可以位于任何合适的互连层或电子器件160、170的其它部分中。
互连结构可以被布置于在器件层138之上所提供的互连层内，用于根据多种多样的设计来路由电信号（特别地，布置不限于在图2和图3中所描绘的互连结构的特定配置）。尽管在图2和图3中描绘了特定数目的互连层，但是本公开的实施例包括具有比所描绘的更多或更少的互连层的电子器件。
在一些实施例中，本文中所描述的各种互连结构可以包括导电线114（有时被称为“沟槽结构”）和/或填充有导电材料、诸如金属的导电过孔112（有时被称为“孔洞”）。导电线114可以被布置成在与衬底136的如下表面大体上平行的平面的方向上路由电信号：在衬底136的所述表面上形成器件层138和可重配置的互连布置150。例如，导电线114可以在从图1-3的视角进和出页面的方向上路由电信号。导电过孔112可以被布置成在与衬底136的如下表面大体上垂直的平面的方向上路由电信号：在衬底136的所述表面上形成器件层138和可重配置的互连布置150。在一些实施例中，导电过孔112可以将不同互连层的导电线114电耦合在一起。
尽管为了清楚，导电线114和导电过孔112在各图中所示的每个互连层内利用线条在结构上被描画，但是导电线114和导电过孔112在一些实施例中可以在结构上和/或材料上是邻接的（例如在双镶嵌过程期间被同时填充）。根据已知技术和配置，附加的互连层可以被接连形成在M3互连层（即对于图2的实施例的层134，或者对于图3的实施例的层132）上。
如还在图2和图3中所示，电子器件160、170可以包括形成在互连层上的阻焊材料148（例如聚酰亚胺或类似的材料）以及一个或多个接合焊盘156。接合焊盘156可以与互连结构电耦合，并且可以将电子器件160、170的电信号、包括可重配置的互连布置150的电信号路由到其它外部器件。例如，焊料接合可以被形成在一个或多个接合焊盘156上以将包括电子器件160、170以及可重配置的互连布置150的芯片与另一组件（例如电路板）机械地和/或电气地耦合。在其它实施例中，包括可重配置的互连布置150的电子器件可以包括用于从互连层路由电信号的、与图2和3中所描绘的不同的结构。例如，接合焊盘156可以由向外部组件路由电信号的其它类似特征（例如接线柱）取代，或者可以此外包括所述其它类似特征。
在图2和图3中所图示的电子器件160和170不表示其中可以包括具有一个或多个TFT 100的可重配置的互连布置150的电子器件的穷举集合，而是其可以提供这样的器件/结构的示例。例如，在其它实施例中，具有本文中所述的一个或多个TFT 100的可重配置的互连布置150中的任一个可以用于互连实现三栅极或全绕式栅极架构的晶体管，或可以用于互连与晶体管不同的电路元件、例如存储元件。图2和图3意图在其中示出组件的相对布置，并且在各种此外的实施例中，电子器件160和170可以包括没有被图示的其它组件（例如向晶体管140的源极、漏极和栅极电极的导电通路等等）。
具有一个或多个TFT 100的可重配置的互连布置150以及包括如本文中所述的这样的布置的各种电子器件可以通过使用任何合适的技术被形成。这样的技术中的一些可以包括合适的沉积和图案化技术。如本文中所使用的，“图案化”可以是指通过使用任何合适的技术（例如施加抗蚀剂、通过使用光刻来使抗蚀剂图案化，并然后通过使用干式蚀刻、湿式蚀刻或任何适当的技术来蚀刻一种或多种材料）来在一种或多种材料中形成图案。
例如，各种互连结构、包括本文中所述的一个或多个导电通路（例如导电通路122、124、126）或其它导电通路（包括一个或多个导电线114和/或导电过孔112）可以通过使用任何合适的制造技术、例如消减、加成、镶嵌、双镶嵌等等来被提供。
另外，如以上所指出的，图1-3中所示的互连结构仅仅是说明性的，并且后续操作可以在任何合适的“起始”组装件上被执行。例如，在一些实施例中，存储元件或各种前端晶体管可以被包括在具有一个或多个TFT 100的可重配置的互连布置150以及包括这样的布置的各种电子器件中，并且可以在TFT 100的制造期间被电耦合到电极中的至少一些。
用于为本文中所述的各种S/D电极、例如S/D电极102和104提供材料的技术可以取决于特定材料，并且可以包括原子层沉积（ALD）、物理气相沉积（PVD）或化学气相沉积（CVD）。在其中电极、例如S/D电极102和104包括掺杂剂的实施例中，材料可以初始被沉积，并然后通过使用任何合适的技术被掺杂有掺杂剂。任何合适的技术可以用于为本文中所述的栅极电极、例如栅极电极106沉积材料，诸如溅射、蒸发、ALD、或CVD技术。
任何合适的技术可以用于提供本文中所述的绝缘材料、例如绝缘材料128或STI绝缘材料144，诸如旋转涂覆、CVD或等离子体增强的CVD（PECVD）。在一些实施例中，本文中所述的栅极电介质、例如栅极电介质108可以通过使用ALD来被沉积。
如以上所指出的，在一些实施例中，用于TFT 100的沟道110的材料可以通过使用薄膜沉积技术（例如溅射、蒸发、分子束外延（MBE）、CVD或ALD）来被沉积。
在一些实施例中，具有一个或多个TFT 100的可重配置的互连布置150以及包括这样的布置的各种电子器件的制造可以包括提供掩模材料层，并且使掩模材料图案化。例如，用于S/D电极102、104的材料的一部分可以通过掩模材料的图案化来被暴露，并且掩模材料中的图案可以对应于针对S/D电极102和104所期望的图案，如本领域中所已知的。在一些实施例中，掩模材料可以是光刻胶，其可以在后续操作中被移除。在一些实施例中，掩模材料可以是硬掩模，其可以被移除或可以留下作为电子器件160、170或者可以包括如本文中所述的具有一个或多个TFT 100的可重配置的互连布置150的任何其它电子器件的部分（为了图示的清楚而没有在附图中示出）。
如以上所指出的，在一些实施例中，具有可重配置的互连布置150的电子器件可以包括多个TFT 100。这些TFT 100中的一些可以被同时制造，并且可以用多种方式中的任一种来被电耦合，所述方式中的全部都在本公开的范围内。
图4是根据本公开的一些实施例的操作如下电子器件的说明性方法400的流程图：所述电子器件使用具有至少一个TFT的可重配置的互连布置、例如具有TFT 100的可重配置的互连布置150。尽管以下参考方法400（以及本文中所公开的其它方法）所讨论的操作以特定次序被图示，并且每个被描绘一次，但是在合适时这些操作可以被重复或用不同的次序（例如并行地）被执行。另外，在合适时，可以省略各种操作。方法400（以及本文中所公开的其它方法）的各种操作可以参考以上讨论的实施例中的一个或多个来被说明，但是方法400可以用于操作任何合适的电子器件（包括本文中所公开的实施例中任何合适的实施例）。
方法400可以包括过程402，其中第一电压可以被施加到TFT 100的栅极电极106以连接第一和第二电路元件，所述第一和第二电路元件相应地被连接到S/D电极102和104；以及过程404，其中与第一电压不同的第二电压可以被施加到TFT 100的栅极电极106以断开第一和第二电路元件。在一些实施例中，第一和第二电路元件中的任一个可以是前端晶体管140或存储元件，如本文中所述的那样。将合适的电压施加到TFT 100的栅极电极106可以控制向或通过第一或/和第二电路元件的电流流动。换言之，TFT 100可以被配置成连接给定的电路元件、例如存储元件或前端晶体管，或从其它电路、例如另一存储元件或/和另一前端晶体管断开这样的电路元件，这取决于被施加到TFT 100的栅极电极的电压。
如本文中所公开的具有一个或多个TFT的可重配置的互连布置可以被包括在任何合适的电子器件中。图5-8图示了可以包括如本文中所公开的在每一个中具有一个或多个TFT的一个或多个可重配置的互连布置的装置的各种示例。
图5A-5B是根据本文中所公开的实施例中任一个的、可以包括在每一个中具有一个或多个TFT的一个或多个可重配置的互连布置的管芯2002和晶圆2000的顶视图。晶圆2000可以由半导体材料组成，并且可以包括一个或多个管芯2002，所述管芯2002具有被形成在晶圆2000的表面上的IC结构。管芯2002中的每一个可以是包括任何合适IC的半导体产品的重复单元，所述IC例如是如下IC：其可以包括一个或多个可重配置的互连布置150（其中的每一个包括一个或多个TFT 100）或/和一个或多个电子器件160或/和170、或实现如本文中所述的具有一个或多个TFT的可重配置的互连布置的任何其它器件组件。在半导体产品的制造完成之后（例如在制造了如本文中所述的一个或多个可重配置的互连布置150或/和一个或多个电子器件160或/和170之后），晶圆2000可以经历切单过程，其中管芯2002中的每一个与彼此分离以提供半导体产品的分立“芯片”。具体地，包括如本文中所公开的一个或多个可重配置的互连布置150的器件可以采取晶圆2000（例如未经切单）的形式或管芯2002（例如经切单）的形式。管芯2002可以包括一个或多个晶体管（例如以下讨论的图6的晶体管2140中的一个或多个，其可以采取如本文中所述的前端晶体管140中任一个的形式）、如本文中所述的具有一个或多个后端TFT的一个或多个可重配置的互连布置、和/或用于向晶体管中任一个路由电信号的支持电路、以及任何其它IC组件。在一些实施例中，晶圆2000或管芯2002可以包括存储器器件（例如静态随机存取存储器（SRAM）器件）、逻辑器件（例如“和”、“或”、“与非”或“或非”门），或任何其它合适的电路元件。这些器件中的多个可以被组合在单个管芯2002上。例如，由多个存储器器件所形成的存储器阵列可以被形成在与处理器件（例如图8的处理器件2302）或被配置成将信息存储在存储器器件中或执行被存储在存储器阵列中的指令的其它逻辑相同的管芯2002上。
图6是根据本文中所公开的实施例中任一个的、可以包括在每一个中具有一个或多个TFT的一个或多个可重配置的互连布置的IC器件2100的横截面侧视图。IC器件2100可以被形成在衬底2102（例如图5A的晶圆2000）上，并且可以被包括在管芯（例如图5B的管芯2002）中。衬底2102可以是如上所述的半导体衬底136。衬底2102可以是经切单的管芯（例如图5B的管芯2002）或晶圆（例如图5A的晶圆2000）的部分。
IC器件2100可以包括被设置在衬底2102上的一个或多个器件层2104。所述器件层2104可以包括被形成在衬底2102上的一个或多个晶体管2140（例如MOSFET）的特征。器件层2104可以包括例如一个或多个源极和/或漏极（S/D）区2120、用于控制在S/D区2120之间的晶体管2140中的电流流动的栅极2122、以及用于向/自S/D区2120路由电信号的一个或多个S/D接触部2124。通过使用本领域中已知的任何合适的过程（其中的一些在以上被描述），S/D区2120可以被形成在衬底2102内、相邻于每个晶体管2140的栅极2122或在自每个晶体管2140的栅极2122的某个距离处。晶体管2140可以包括为了清楚而没有被描绘的附加特征，诸如附加的器件隔离区、栅极接触部等等。晶体管2140不限于在图6中所描绘的类型和配置，并且可以包括多种多样的其它类型和配置，诸如例如平面晶体管、非平面晶体管、或二者的组合。在一些实施例中，晶体管2140可以是本文中所述的前端晶体管140。
每个晶体管2140可以包括栅极2122，所述栅极2122由至少两层（栅极介电层和栅极电极层）形成。以上关于栅极电介质116和栅极电极106所提供的描述一般可适用于晶体管2140相应的栅极介电层和栅极电极层，并且因此为了简要在此处没有被重复。
通过被设置在器件层2104上的一个或多个互连层（在图6中被图示为互连层2106-2110），可以向和/或自器件层2104的晶体管2140路由电信号、诸如功率和/或输入/输出（I/O）信号。例如，器件层2104的导电特征（例如栅极2122和S/D接触部2124）可以与互连层2106-2110的互连结构2128电耦合。所述一个或多个互连层2106-2110可以形成IC器件2100的ILD堆叠2119。尽管在图6中没有特别示出，但是根据本文中所公开的实施例中的任一个，IC器件2100的ILD堆叠2119可以包括在每一个中具有一个或多个TFT的一个或多个可重配置的互连布置。
互连结构2128可以被布置于互连层2106-2110内，用于根据多种多样的设计来路由电信号（特别地，布置不限于在图6中所描绘的互连结构2128的特定配置）。尽管在图6中描绘了特定数目的互连层2106-2210，但是本公开的实施例包括具有比所描绘的更多或更少的互连层的IC器件。
在一些实施例中，互连结构2128可以包括沟槽结构2128a（有时被称为“线”）和/或填充有或内衬有导电材料、诸如金属的过孔结构2128b（有时被称为“孔洞”）。类似于本文中所述的导电线114，沟槽结构2128a可以被布置成在与衬底2102的如下表面大体上平行的平面的方向上路由电信号：在衬底2102的所述表面上形成器件层2104。例如，沟槽结构2128a可以在从图6的视角进和出页面的方向上路由电信号。类似于本文中所述的导电过孔112，过孔结构2128b可以被布置成在与衬底2102的如下表面大体上垂直的平面的方向上路由电信号：在衬底2102的所述表面上形成器件层2104。在一些实施例中，过孔结构2128b可以将不同互连层2106-2110的沟槽结构2128a电耦合在一起。
互连层2106-2110可以包括被设置在互连结构2128之间的介电材料2126，如图6中所示。在一些实施例中，被设置在互连层2106-2110中不同的多个互连层中的互连结构2128之间的介电材料2126可以具有不同的组分；在其它实施例中，在不同互连层2106-2110之间的介电材料2126的组分可以相同。在一些实施例中，介电材料2126可以是本文中所述的绝缘材料128。
第一互连层2106（其被称为金属1或“M1”）可以被直接形成在器件层2104上。在一些实施例中，第一互连层2106可以包括沟槽结构2128a和/或过孔结构2128b，如所示的那样。第一互连层2106的沟槽结构2128a可以与器件层2104的接触部（例如S/D接触部2124）耦合。
第二互连层2108（其被称为金属2或“M2”）可以被直接形成在第一互连层2106上。在一些实施例中，第二互连层2108可以包括过孔结构2128b，用于耦合第二互连层2108的沟槽结构2128a与第一互连层2106的沟槽结构2128a。尽管为了清楚，沟槽结构2128a和过孔结构2128b在每个互连层内（例如在第二互连层2108内）利用线条在结构上被描画，但是沟槽结构2128a和过孔结构2128b在一些实施例中可以在结构上和/或材料上是邻接的（例如在双镶嵌过程期间被同时填充）。
根据结合第二互连层2108或第一互连层2106所述的类似技术和配置，第三互连层2110（其被称为金属3或“M3”）（以及在期望时的附加互连层）可以接连地被形成在第二互连层2108上。
IC器件2100可以包括阻焊材料2134（例如聚酰亚胺或类似的材料）以及一个或多个接合焊盘2136，其被形成在互连层2106-2110上。接合焊盘2136可以与互连结构2128电耦合，并且被配置成将（多个）晶体管2140的电信号路由到其它外部器件。例如，焊料接合可以被形成在一个或多个接合焊盘2136上以将包括IC器件2100的芯片与另一组件（例如电路板）机械地和/或电气地耦合。IC器件2100可以具有用于从互连层2106-2110路由电信号的、与其它实施例中所描绘的不同的可替换配置。例如，接合焊盘2136可以由向外部组件路由电信号的其它类似特征（例如接线柱）取代，或者可以此外包括所述其它类似特征。
图7是根据本文中所公开的实施例中任一个的、可以包括在每一个中具有一个或多个TFT的一个或多个可重配置的互连布置的IC器件组装件2200的横截面侧视图。IC器件组装件2200包括被设置在电路板2202（其可以是例如母板）上的多个组件。IC器件组装件2200包括被设置在电路板2202的第一面2240与电路板2202的相对第二面2242上的组件；通常，组件可以被设置在面2240和2242中的一个或两个上。特别地，IC器件组装件2200的组件中任何合适的多个组件可以包括具有根据本文中所公开的实施例中任一个的在每一个中具有一个或多个TFT的可重配置的互连布置的任何管芯，例如可以包括在图1-3中所图示的具有一个或多个TFT 100的可重配置的互连布置150中的任一个，或包括这样的可重配置的互连布置的任何电子器件、例如在图2-3中所图示的电子器件160和170中的任一个，或本文中所述的这样的电子器件和可重配置的互连布置的任何另外的实施例。IC器件组装件2200可以包括具有一个或多个TFT的可重配置的互连配置中的任一个，或并入了这样的可重配置的互连布置、被实现在一个或多个封装中的电子器件。“封装”可以是指一种电子组件，其包括被结构化以用以耦合到其它组件的一个或多个IC器件；例如，封装可以包括被耦合到封装衬底的管芯，所述封装衬底向管芯提供电路由和机械稳定性。
在一些实施例中，电路板2202可以是印刷电路板（PCB），其包括通过介电材料层而与彼此分离并且通过导电过孔而被互连的多个金属层。金属层中的任何一个或多个可以用期望的电路图案来被形成以在被耦合到电路板2202的组件之间路由电信号（可选地结合其它金属层）。在其它实施例中，电路板2202可以是非PCB衬底。
图7中所图示的IC器件组装件2200可以包括插入件上封装式结构2236，所述插入件上封装式结构2236通过耦合组件2216而被耦合到电路板2202的第一面2240。耦合组件2216可以将插入件上封装式结构2236电气地和机械地耦合到电路板2202，并且可以包括焊料球（如图7中所示）、插槽的凹凸面部分、粘合剂、底部填充材料和/或任何其它合适的电气和/或机械耦合结构。
插入件上封装式结构2236可以包括IC封装2220，所述IC封装2220通过耦合组件2218而被耦合到插入件2204。耦合组件2218可以采取针对应用的任何合适形式，诸如以上参考耦合组件2216所讨论的形式。尽管在图7中示出了单个IC封装2220，但是多个IC封装可以被耦合到插入件2204；实际上，附加的插入件可以被耦合到插入件2204。插入件2204可以提供居间衬底，所述居间衬底用于桥接电路板2202和IC封装2220。IC封装2220可以是或包括例如管芯（图5B的管芯2002）、IC器件（例如图6的IC器件2100），或任何其它合适的组件，并且可以包括如本文中所述的在每一个中具有一个或多个TFT的一个或多个可重配置的互连布置或包括这样的布置的电子器件中的任一个（例如，如图2-3中所图示的）的任何实施例，或者本文中所述的这样的可重配置的互连布置和电子器件的任何另外的实施例。通常，插入件2204可以将连接散布到更宽的节距，或将连接重路由到不同的连接。例如，插入件2204可以将IC封装2220（例如管芯）耦合到耦合组件2216的球栅阵列（BGA），以用于耦合到电路板2202。在图7中所图示的实施例中，IC封装2220和电路板2202被附连到插入件2204的相对侧；在其它实施例中，IC封装2220和电路板2202可以被附连到插入件2204的相同侧。在一些实施例中，三个或更多组件可以通过插入件2204而被互连。
插入件2204可以由环氧树脂、纤维玻璃加固的环氧树脂、陶瓷材料、或聚合物材料（诸如聚酰亚胺）形成。在一些实现方式中，插入件2204可以由可替换的刚性或柔性材料形成，所述刚性或柔性材料可以包括以上所描述的用于在半导体衬底中使用的相同材料，诸如硅、锗、和其它III-N族以及IV族材料。插入件2204可以包括金属互连2208和过孔2210，包括但不限于硅通孔（TSV）2206。插入件2204可以此外包括嵌入式器件2214，包括无源和有源器件二者。这样的器件可以包括但不限于具有一个或多个TFT 100的可重配置的互连布置150，以及任何电容器、解耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电（ESD）器件和存储器器件。更复杂的器件、诸如射频（RF）器件、功率放大器、功率管理器件、天线、阵列、传感器和微机电系统（MEMS）器件也可以被形成在插入件2204上。插入件上封装式结构2236可以采取本领域中已知的插入件上封装式结构中任一个的形式。
IC器件组装件2200可以包括IC封装2224，所述IC封装2224通过耦合组件2222而被耦合到电路板2202的第一面2240。耦合组件2222可以采取以上参考耦合组件2216所讨论的实施例中任一个的形式，并且IC封装2224可以采取以上参考IC封装2220所讨论的实施例中任一个的形式。
如图7中还示出的，IC器件组装件2200可以此外包括封装上封装式结构2234，所述封装上封装式结构2234通过耦合组件2228而被耦合到电路板2202的第二面2242。封装上封装式结构2234可以包括IC封装2226和IC封装2232，所述IC封装2226和IC封装2232通过耦合组件2230而被耦合在一起，使得IC封装2226被设置在电路板2202与IC封装2232之间。耦合组件2228和2230可以采取以上讨论的耦合组件2216的实施例中任一个的形式，并且IC封装2226和2232可以采取以上讨论的IC封装2220的实施例中任一个的形式，并且可以包括如本文中所述的具有一个或多个TFT 100的可重配置的互连布置150中的任一个。封装上封装式结构2234可以根据本领域中已知的封装上封装式结构中的任一个来被配置。
图8是根据本文中所公开的实施例中任一个的、可以包括如下一个或多个器件组装件的示例计算设备2300的框图：所述器件组装件实现在每一个中具有一个或多个TFT的任何数目的可重配置的互连布置。例如，计算设备2300的组件中任何合适的多个组件可以包括管芯（例如管芯2002（图5B）），所述管芯具有如本文中所述的带有一个或多个TFT的可重配置的互连布置，例如以下各项的任何实施例：一个或多个可重配置的互连布置150（其中的每一个包括一个或多个TFT 100）或/和一个或多个电子器件160或/和170、或实现如本文中所述的具有一个或多个TFT的可重配置的互连布置的任何其它器件组件。计算设备2300的组件中的任何一个或多个可以包括IC器件2100（图6）或被包括在所述IC器件2100中。计算设备2300的组件中的任何一个或多个可以包括IC器件组装件2200（图7）或被包括在所述IC器件组装件2200中。
多个组件在图8中被图示为被包括在计算设备2300中，但是在对于应用合适时，这些组件中的任何一个或多个可以被省略或复制。在一些实施例中，被包括在计算设备2300中的组件中的一些或全部可以被附连到一个或多个母板。在一些实施例中，这些组件中的一些或全部被制造到单个芯片上系统（SoC）管芯上。
另外，在各种实施例中，计算设备2300可以不包括在图8中所图示的组件中的一个或多个，但是计算设备2300可以包括接口电路以用于耦合到所述一个或多个组件。例如，计算设备2300可以不包括显示设备2306，但是可以包括显示设备接口电路（例如连接器和驱动器电路），显示设备2306可以被耦合到所述显示设备接口电路。在另一组示例中，计算设备2300可以不包括音频输入设备2318或音频输出设备2308，但是可以包括音频输入或输出设备接口电路（例如连接器和支持电路），音频输入设备2318或音频输出设备2308可以被耦合到所述音频输入或输出设备接口电路。
计算设备2300可以包括处理设备2302（例如一个或多个处理设备）。如本文中所使用的，术语“处理设备”或“处理器”可以是指处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以被存储在寄存器和/或存储器中的其它电子数据的任何设备或设备部分。处理设备2302可以包括一个或多个数字信号处理器（DSP）、专用集成电路（ASIC）、中央处理单元（CPU）、图形处理单元（GPU）、密码处理器（在硬件内执行密码算法的专门化处理器）、服务器处理器、或任何其它合适的处理设备。计算设备2300可以包括存储器2304，所述存储器2304可以本身包括一个或多个存储器设备、诸如易失性存储器（例如DRAM）、非易失性存储器（例如只读存储器（ROM））、闪速存储器、固态存储器和/或硬驱动器。在一些实施例中，存储器2304可以包括与处理设备2302共享管芯的存储器。该存储器可以被用作高速缓存存储器，并且可以包括嵌入式DRAM（eDRAM）或自旋转移矩MRAM（STT-MRAM）。在一些实施例中，处理设备2302和存储器2304中的任一个可以包括如本文中所述的具有一个或多个TFT100的一个或多个可重配置的互连布置150，或者实现如本文中所述的这样的可重配置的互连布置的电子器件中的任一个。
在一些实施例中，计算设备2300可以包括通信芯片2312（例如一个或多个通信芯片）。例如，通信芯片2312可以被配置用于管理无线通信以用于向和自计算设备2300传递数据。术语“无线”及其派生词可以用于描述电路、设备、系统、方法、技术、通信信道等等，其可以通过使用经调制的电磁辐射经由非固体介质来传送数据。所述术语不意味着相关联的设备不包含任何导线，尽管在一些实施例中它们可能不包含。
通信芯片2312可以实现多个无线标准或协议中的任一个，包括但不限于电气与电子工程师协会（IEEE）标准，包括Wi-Fi（IEEE 802.11族）、IEEE 802.16标准（例如IEEE802.16-2005修正）、长期演进（LTE）项目连同任何修正、更新和/或修订（例如高级LTE项目、超移动宽带（UMB）项目（也被称为“3GPP2”）等等）。IEEE 802.16兼容宽带无线接入（BWA）网络一般被称为WiMAX网络，代表微波存取全球互通（Worldwide Interoperability forMicrowave Access）的首字母缩略词，所述微波存取全球互通是对于通过针对IEEE 802.16标准的符合以及互通测试的产品的认证标记。通信芯片2312可以根据全球移动通信系统（GSM）、通用分组无线电服务（GPRS）、通用移动电信系统（UMTS）、高速分组接入（HSPA）、演进的HSPA（E-HSPA）或LTE网络来运作。通信芯片2312可以根据GSM演进的增强数据（EDGE）、GSMEDGE无线电接入网络（GERAN）、通用陆地无线电接入网络（UTRAN）或演进UTRAN（E-UTRAN）来运作。通信芯片2312可以根据码分多址（CDMA）、时分多址（TDMA）、数字增强的无绳电信（DECT）、优化的演进数据（EV-DO）及其衍生物、以及被标明为3G、4G、5G以及超越这些的任何其它无线协议来运作。在其它实施例中，通信芯片2312可以根据其它无线协议来运作。计算设备2300可以包括天线2322，用于促进无线通信和/或接收其它无线通信（诸如AM或FM无线电传输）。
在一些实施例中，通信芯片2312可以管理有线通信，诸如电学、光学或任何其它合适的通信协议（例如以太网）。如以上所指出的，通信芯片2312可以包括多个通信芯片。例如，第一通信芯片2312可以专用于较短程无线通信，诸如Wi-Fi或蓝牙，并且第二通信芯片2312可以专用于较长程无线通信，诸如全球定位系统（GPS）, ‎EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO或其它。在一些实施例中，第一通信芯片2312可以专用于无线通信，并且第二通信芯片2312可以专用于有线通信。
存储设备2300可以包括电池/功率电路2314。电池/功率电路2314可以包括一个或多个能量存储设备（例如电池或电容器）和/或用于将计算设备2300的组件耦合到与计算设备2300分离的能量源（例如AC线路功率）的电路。
计算设备2300可以包括显示设备2306（或对应的接口电路，如以上所讨论的）。显示设备2306可以包括任何视觉指示器，诸如例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器（LCD）、发光二极管显示器、或平坦面板显示器。
计算设备2300可以包括音频输出设备2308（或对应的接口电路，如以上所讨论的）。音频输出设备2308可以包括生成可听指示器的任何设备，诸如例如扬声器、耳机或耳塞。
计算设备2300可以包括音频输入设备2318（或对应的接口电路，如以上所讨论的）。音频输入设备2318可以包括生成表示声音的信号的任何设备，诸如麦克风、麦克风阵列或数字仪器（例如具有音乐仪器数字接口（MIDI）输出的仪器）。
计算设备2300可以包括GPS设备2316（或对应的接口电路，如以上所讨论的）。GPS设备2316可以与基于卫星的系统通信，并且可以接收计算设备2300的位置，如本领域中所已知的。
计算设备2300可以包括其它输出设备2310（或对应的接口电路，如以上所讨论的）。其它输出设备2310的示例可以包括音频编解码器、视频编解码器、打印机、用于向其它设备提供信息的有线或无线传送器、或附加存储设备。
计算设备2300可以包括其它输入设备2320（或对应的接口电路，如以上所讨论的）。其它输入设备2320的示例可以包括加速度计、陀螺仪、罗盘、图像捕获设备、键盘、光标控制设备（诸如鼠标）、触笔、触摸板、条形码读取器、快速响应（QR）码读取器、任何传感器、或射频标识（RFID）读取器。
计算设备2300可以具有任何期望的形状因数，诸如手持式或移动计算设备（例如手机、智能电话、移动因特网设备、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理（PDA）、超移动个人计算机等等）、台式计算设备、服务器或其它联网的计算组件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数字相机、数字视频记录仪或可穿戴的计算设备。在一些实施例中，计算设备2300可以是处理数据的任何其它电子设备。
选择性示例
以下段落提供本文中所公开的实施例中各种实施例的示例。
示例1提供了一种器件，所述器件包括半导体衬底，在半导体衬底之上的第一层中的第一晶体管（例如前端晶体管140），以及在半导体衬底之上的第二层中的第二晶体管（例如后端晶体管110），第二层不同于第一层，其中第二晶体管是薄膜晶体管（并且因而，第二晶体管的沟道包括薄膜材料）。
示例2提供根据示例1的器件，其中第二晶体管包括第一源极/漏极（S/D）电极、第二S/D电极、沟道材料、栅极电极、以及在栅极电极与沟道材料之间的栅极电介质。
示例3提供根据示例2的器件，其中第二晶体管的第一S/D电极和第二S/D电极在第二层的第一子层中，第二晶体管的沟道材料在第二层的第二子层中，并且第二晶体管的栅极电极在第二层的第三子层中，并且第二子层在第一子层与第三子层之间。
示例4提供根据示例3的器件，其中第一子层在第二子层与第一层之间。
示例5提供根据示例3的器件，其中第三子层在第二子层与第一层之间。
示例6提供根据示例2-4中任一项的器件，其中第一晶体管包括第一S/D电极、第二S/D电极、沟道材料、栅极电极、以及在第一晶体管的栅极电极与沟道材料之间的栅极电介质，并且第二晶体管的第一S/D电极与第一晶体管的第一S/D电极电连续（即电连接到第一晶体管的第一S/D电极）。
示例7提供根据示例6的器件，其中所述器件此外在第一层中包括第三晶体管，第三晶体管包括第一S/D电极、第二S/D电极、沟道材料、栅极电极以及在第三晶体管的栅极电极与沟道材料之间的栅极电介质，并且第二晶体管的第二S/D电极与第三晶体管的第一S/D电极电连续。
示例8提供根据示例2、3或5中任一项的器件，其中第一晶体管包括第一S/D电极、第二S/D电极、沟道材料、栅极电极、以及在第一晶体管的栅极电极与沟道材料之间的栅极电介质，并且第二晶体管的栅极电极与第一晶体管的栅极电极电连续。
示例9提供根据示例2-8中任一项的器件，其中第二晶体管的沟道材料在第二晶体管的第一S/D电极和第二S/D电极中之一与第二晶体管的栅极电极之间。
示例10提供根据示例9的器件，其中第二晶体管的第一S/D电极、第二S/D电极、以及栅极电极中的每一个被电连接到相应导电过孔和相应导电线中的至少一个。
示例11提供根据示例2-10中任一项的器件，其中第二晶体管的第一S/D电极或第二S/D电极包括金属。
示例12提供根据示例2-10中任一项的器件，其中第二晶体管的第一S/D电极或第二S/D电极包括半导体和n型掺杂剂。
示例13提供根据示例2-12中任一项的器件，其中第二晶体管的沟道材料包括以下各项中的一个或多个：氧化锡、氧化钴、氧化铜、氧化锑、氧化钌、氧化钨、氧化锌、氧化镓、氧化钛、氧化铟、氮氧化钛、氧化铟锡、氧化铟锌、氧化镍、氧化铌、过氧化铜、氧化铟镓锌（IGZO）、碲化铟、辉钼矿、钼联硒化物、钨联硒化物、二硫化钨、以及黑磷。
示例14提供根据示例2-13中任一项的器件，此外包括存储元件，存储元件被耦合到第二晶体管的第一S/D电极或第二S/D电极。
示例15提供根据示例14的器件，其中存储元件包括电阻性随机存取存储器（RRAM）元件、动态随机存取存储器（DRAM）元件、或磁性随机存取存储器（MRAM）元件。
示例16提供一种器件，其包括：半导体衬底；在半导体衬底之上的层中的薄膜晶体管，薄膜晶体管是底栅晶体管；在薄膜晶体管的层以上的一个或多个金属互连层；以及在薄膜晶体管的层以下的一个或多个金属互连层（例如在薄膜晶体管的层与半导体衬底之间）。
示例17提供根据示例16的器件，其中薄膜晶体管包括第一源极/漏极（S/D）电极、第二S/D电极、沟道材料、栅极电极、以及在栅极电极与沟道材料之间的栅极电介质，并且其中薄膜晶体管的第一S/D电极、第二S/D电极、以及栅极电极中的每一个被电连接到导电过孔和导电线中的至少一个。
示例18提供根据示例16的器件，其中薄膜晶体管包括第一源极/漏极（S/D）电极、第二S/D电极、沟道材料、栅极电极、以及在栅极电极与沟道材料之间的栅极电介质，并且其中所述器件此外包括存储元件，存储元件被耦合到薄膜晶体管的第一S/D电极或第二S/D电极。
示例19提供根据示例18的器件，其中存储元件包括电阻性随机存取存储器（RRAM）元件、动态随机存取存储器（DRAM）元件、或磁性随机存取存储器（MRAM）元件。
示例20提供根据示例18或19的器件，此外包括其它电路，其中取决于被施加到薄膜晶体管的栅极电极的电压，薄膜晶体管被配置成将存储元件连接到其它电路或将存储元件从其它电路断开。
示例21提供根据示例16的器件，其中薄膜晶体管包括第一源极/漏极（S/D）电极、第二S/D电极、沟道材料、栅极电极、以及在栅极电极与沟道材料之间的栅极电介质，并且其中所述器件此外包括另一晶体管，另一晶体管被耦合到薄膜晶体管的第一S/D电极或第二S/D电极。
示例22提供根据示例21的器件，此外包括其它电路，其中取决于被施加到薄膜晶体管的栅极电极的电压，薄膜晶体管被配置成将另一晶体管连接到其它电路或将另一晶体管从其它电路断开。
示例23提供根据示例16-22中任一项的器件，其中薄膜晶体管包括沟道材料，沟道材料包括以下各项中的一个或多个：氧化锡、氧化钴、氧化铜、氧化锑、氧化钌、氧化钨、氧化锌、氧化镓、氧化钛、氧化铟、氮氧化钛、氧化铟锡、氧化铟锌、氧化镍、氧化铌、过氧化铜、氧化铟镓锌（IGZO）、碲化铟、辉钼矿、钼联硒化物、钨联硒化物、二硫化钨、以及黑磷。
示例24提供一种操作电子器件的方法，所述方法包括将第一电压施加到薄膜晶体管的栅极电极以将第一电路元件连接到第二电路元件，以及将第二电压施加到薄膜晶体管的栅极电极以将第一电路元件从第二电路元件断开，其中薄膜晶体管在半导体衬底之上，并且所述电子器件包括在薄膜晶体管与半导体衬底之间的至少一个金属互连层。所述电子器件可以可选地此外包括在薄膜晶体管以上的至少一个金属互连层。
示例25提供根据示例24的方法，其中薄膜晶体管、第一电路元件、第二电路元件和至少一个互连层被包括在单个管芯中。
在一些实施例中，权利要求24-25中任一项的电子器件可以是根据权利要求1-15中任一项的器件，其中权利要求24-25中任一项的方法中的薄膜晶体管是权利要求1-15中任一项的器件的第二晶体管。
在一些实施例中，权利要求24-25中任一项的电子器件可以是根据权利要求16-23中任一项的器件，其中权利要求24-25中任一项的方法中的薄膜晶体管是权利要求16-23中任一项的器件的薄膜晶体管。
示例26提供一种集成电路（IC）组装件，其包括管芯和另外的IC元件。管芯可以包括在管芯的第一层中的薄膜晶体管、在第一层以上的一个或多个金属互连层、在第一层以下的一个或多个金属互连层、以及在管芯的第一面处的导电接触部，其中在管芯的第一面处的导电接触部被电耦合到另外的IC元件的导电接触部。
示例27提供根据示例26的IC组装件，其中管芯包括可重配置的互连布置。
示例28提供根据示例26或27的IC组装件，其中薄膜晶体管是底栅晶体管。
示例29提供根据示例26-28中任一项的IC组装件，其中另外的IC元件是以下各项之一：插入件、电路板、柔性板或封装衬底。
在一些实施例中，权利要求26-29中任一项的IC组装件的管芯可以是根据权利要求1-15中任一项的器件，其中权利要求26-29中任一项的IC组装件的薄膜晶体管是权利要求1-15中任一项的器件的第二晶体管。
在一些实施例中，权利要求26-29中任一项的IC组装件的管芯可以是根据权利要求16-23中任一项的器件，其中权利要求26-29中任一项的IC组装件的薄膜晶体管是权利要求16-23中任一项的器件的薄膜晶体管。
示例30提供一种计算设备，所述计算设备包括封装衬底，以及被耦合到封装衬底的集成电路（IC）管芯，其中IC管芯包括在管芯的第一层中的薄膜晶体管、在第一层以上的一个或多个金属互连层、以及在第一层以下的一个或多个金属互连层。
示例31提供根据示例30的计算设备，其中所述计算设备是可穿戴计算设备或手持式计算设备。
示例32提供根据示例30或31的计算设备，其中所述计算设备此外包括一个或多个通信芯片和天线。
示例33提供根据示例30-33中任一项的计算设备，其中封装衬底和IC管芯是IC封装的部分，并且所述计算设备此外包括被耦合到IC封装的母板。
在一些另外的权利要求中，根据权利要求30-33中任一项的计算设备的IC管芯可以包括根据权利要求1-15中任一项的器件，使得根据权利要求1-15中任一项的器件的第二晶体管是根据权利要求30-33中任一项的计算设备的IC管芯的薄膜晶体管。
在一些另外的权利要求中，根据权利要求30-33中任一项的计算设备的IC管芯可以包括根据权利要求16-23中任一项的器件，使得根据权利要求16-23中任一项的器件的薄膜晶体管是根据权利要求30-33中任一项的计算设备的IC管芯的薄膜晶体管。
在一些另外的权利要求中，根据权利要求30-33中任一项的计算设备的IC管芯可以是根据权利要求24-25中任一项的方法被操作的电子器件。
仍另外的权利要求可以提供根据权利要求30-33中任一项的计算设备，其中IC管芯和封装衬底形成根据权利要求26-29中任一项的IC组装件。
本公开的所图示的实现方式的以上描述（包括在摘要中所描述的内容）不意图是穷举性的或将本公开限制到所公开的精确形式。虽然在本文中为了说明性目的而描述了本公开的特定实现方式和示例，但是在本公开的范围内，各种等同的修改是可能的，如相关领域中的技术人员将认识到的那样。鉴于以上详细描述，可以对本公开做出这些修改。

Claims (25)

1.一种器件，包括：
半导体衬底；
在半导体衬底之上的第一层中的第一晶体管；以及
在半导体衬底之上的第二层中的第二晶体管，第二层不同于第一层，其中第二晶体管是薄膜晶体管。
2.根据权利要求1所述的器件，其中第二晶体管包括第一源极/漏极（S/D）电极、第二S/D电极、沟道材料、栅极电极、以及在栅极电极与沟道材料之间的栅极电介质。
3.根据权利要求2所述的器件，其中：
第二晶体管的第一S/D电极和第二S/D电极在第二层的第一子层中，第二晶体管的沟道材料在第二层的第二子层中，并且第二晶体管的栅极电极在第二层的第三子层中，并且
第二子层在第一子层与第三子层之间。
4.根据权利要求3所述的器件，其中第一子层在第二子层与第一层之间。
5.根据权利要求3所述的器件，其中第三子层在第二子层与第一层之间。
6.根据权利要求2-4中任一项所述的器件，其中：
第一晶体管包括第一S/D电极、第二S/D电极、沟道材料、栅极电极、以及在第一晶体管的栅极电极与沟道材料之间的栅极电介质。
7.根据权利要求6所述的器件，其中：
所述器件此外在第一层中包括第三晶体管，第三晶体管包括第一S/D电极、第二S/D电极、沟道材料、栅极电极以及在第三晶体管的栅极电极与沟道材料之间的栅极电介质，并且
第二晶体管的第二S/D电极与第三晶体管的第一S/D电极电连续。
8.根据权利要求2、3或5中任一项所述的器件，其中：
第一晶体管包括第一S/D电极、第二S/D电极、沟道材料、栅极电极、以及在第一晶体管的栅极电极与沟道材料之间的栅极电介质，并且
第二晶体管的栅极电极与第一晶体管的栅极电极电连续。
9.根据权利要求2-5中任一项所述的器件，其中第二晶体管的沟道材料在第二晶体管的第一S/D电极和第二S/D电极中之一与第二晶体管的栅极电极之间。
10.根据权利要求9所述的器件，其中第二晶体管的第一S/D电极、第二S/D电极、以及栅极电极中的每一个被电连接到相应导电过孔和相应导电线中的至少一个。
11.根据权利要求2-5中任一项所述的器件，其中第二晶体管的第一S/D电极或第二S/D电极包括金属。
12.根据权利要求2-5中任一项所述的器件，其中第二晶体管的第一S/D电极或第二S/D电极包括半导体和n型掺杂剂。
13.根据权利要求2-5中任一项所述的器件，其中第二晶体管的沟道材料包括以下各项中的一个或多个：氧化锡、氧化钴、氧化铜、氧化锑、氧化钌、氧化钨、氧化锌、氧化镓、氧化钛、氧化铟、氮氧化钛、氧化铟锡、氧化铟锌、氧化镍、氧化铌、过氧化铜、氧化铟镓锌（IGZO）、碲化铟、辉钼矿、钼联硒化物、钨联硒化物、二硫化钨、以及黑磷。
14.根据权利要求2-5中任一项所述的器件，此外包括：
存储元件，存储元件被耦合到第二晶体管的第一S/D电极或第二S/D电极。
15.根据权利要求14所述的器件，其中存储元件包括电阻性随机存取存储器（RRAM）元件、动态随机存取存储器（DRAM）元件、或磁性随机存取存储器（MRAM）元件。
16.一种器件，包括：
半导体衬底；
在半导体衬底之上的层中的薄膜晶体管，薄膜晶体管是底栅晶体管；
在薄膜晶体管的层以上的一个或多个互连层；以及
在薄膜晶体管的层以下的一个或多个互连层。
17.根据权利要求16所述的器件，其中薄膜晶体管包括第一源极/漏极（S/D）电极、第二S/D电极、沟道材料、栅极电极、以及在栅极电极与沟道材料之间的栅极电介质，并且其中所述器件此外包括存储元件，存储元件被耦合到薄膜晶体管的第一S/D电极或第二S/D电极。
18.根据权利要求17所述的器件，此外包括其它电路，其中取决于被施加到薄膜晶体管的栅极电极的电压，薄膜晶体管被配置成将存储元件连接到其它电路或将存储元件从其它电路断开。
19.根据权利要求16所述的器件，其中薄膜晶体管包括第一源极/漏极（S/D）电极、第二S/D电极、沟道材料、栅极电极、以及在栅极电极与沟道材料之间的栅极电介质，并且其中所述器件此外包括被耦合到薄膜晶体管的第一S/D电极或第二S/D电极的另一晶体管，并且此外包括其它电路，其中取决于被施加到薄膜晶体管的栅极电极的电压，薄膜晶体管被配置成将另一晶体管连接到其它电路或将另一晶体管从其它电路断开。
20.一种操作电子器件的方法，所述方法包括：
将第一电压施加到薄膜晶体管的栅极电极以将第一电路元件连接到第二电路元件；以及
将第二电压施加到薄膜晶体管的栅极电极以将第一电路元件从第二电路元件断开，
其中所述电子器件包括在薄膜晶体管与半导体衬底之间的至少一个互连层。
21.根据权利要求20所述的方法，其中薄膜晶体管、第一电路元件、第二电路元件和至少一个互连层被包括在单个管芯中。
22.一种集成电路（IC）组装件，包括：
管芯，其包括在管芯的第一层中的薄膜晶体管、在第一层以上的一个或多个互连层、在第一层以下的一个或多个互连层、以及在管芯的第一面处的导电接触部；以及
另外的IC元件，
其中在管芯的第一面处的导电接触部电耦合到另外的IC元件的导电接触部。
23.根据权利要求22所述的IC组装件，其中管芯包括可重配置的互连布置。
24.根据权利要求22或23所述的IC组装件，其中薄膜晶体管是底栅晶体管。
25.根据权利要求22或23所述的IC组装件，其中另外的IC元件是以下各项之一：插入件、电路板、柔性板或封装衬底。
CN201910145003.7A 2018-02-27 2019-02-27 使用薄膜晶体管的可重配置的互连布置 Pending CN110197820A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/906,001 US20190267319A1 (en) 2018-02-27 2018-02-27 Reconfigurable interconnect arrangements using thin-film transistors
US15/906001 2018-02-27

Publications (1)

Publication Number Publication Date
CN110197820A true CN110197820A (zh) 2019-09-03

Family

ID=67550200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910145003.7A Pending CN110197820A (zh) 2018-02-27 2019-02-27 使用薄膜晶体管的可重配置的互连布置

Country Status (3)

Country Link
US (1) US20190267319A1 (zh)
CN (1) CN110197820A (zh)
DE (1) DE102019101583A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113206098A (zh) * 2021-04-30 2021-08-03 长江存储科技有限责任公司 三维存储器及制造三维存储器的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629499B2 (en) 2018-06-13 2020-04-21 International Business Machines Corporation Method and structure for forming a vertical field-effect transistor using a replacement metal gate process
US11030372B2 (en) 2018-10-31 2021-06-08 Taiwan Semiconductor Manufacturing Company Ltd. Method for generating layout diagram including cell having pin patterns and semiconductor device based on same
US11538804B2 (en) * 2019-01-09 2022-12-27 Intel Corporation Stacked integration of III-N transistors and thin-film transistors
US10978292B2 (en) * 2019-05-29 2021-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Cuprous oxide devices and formation methods
US11888034B2 (en) 2019-06-07 2024-01-30 Intel Corporation Transistors with metal chalcogenide channel materials
US11777029B2 (en) 2019-06-27 2023-10-03 Intel Corporation Vertical transistors for ultra-dense logic and memory applications
US11171243B2 (en) 2019-06-27 2021-11-09 Intel Corporation Transistor structures with a metal oxide contact buffer
US11094613B2 (en) * 2019-08-22 2021-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US20220173046A1 (en) * 2020-12-01 2022-06-02 Intel Corporation Integrated circuit assemblies with direct chip attach to circuit boards
US11849578B2 (en) 2021-07-29 2023-12-19 Sandisk Technologies Llc Three-dimensional memory device with a columnar memory opening arrangement and method of making thereof
US20230063125A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device, integrated circuit and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113206098A (zh) * 2021-04-30 2021-08-03 长江存储科技有限责任公司 三维存储器及制造三维存储器的方法
CN113206098B (zh) * 2021-04-30 2023-04-11 长江存储科技有限责任公司 三维存储器及制造三维存储器的方法

Also Published As

Publication number Publication date
DE102019101583A1 (de) 2019-08-29
US20190267319A1 (en) 2019-08-29

Similar Documents

Publication Publication Date Title
CN110197820A (zh) 使用薄膜晶体管的可重配置的互连布置
US11881452B2 (en) Device layer interconnects
US10964820B2 (en) Vertical transistor devices and techniques
CN109791924A (zh) 量子计算组件
CN110176455A (zh) 量子点器件中的栅极布置
US10818799B2 (en) Vertical transistor devices and techniques
CN110176491A (zh) 量子点器件中的栅极布置
US20190058043A1 (en) Transistor gate-channel arrangements
CN109643726A (zh) 量子点装置
TW202119594A (zh) 用以建立三維記憶體和邏輯並具有背側接點的電晶體
TW202139192A (zh) 利用具有背側接點的存取電晶體之密集記憶體陣列
CN108140724B (zh) 用于磁阻式随机存储器器件的电接触部
US11296040B2 (en) Electrostatic discharge protection in integrated circuits
US11430949B2 (en) Metal filament memory cells
WO2018044256A1 (en) Resistive random access memory devices
US11011481B2 (en) Configurable resistor
US20190181337A1 (en) Barriers for metal filament memory devices
CN110176494A (zh) 晶体管布置中的金属密封剂
US11189580B2 (en) Electrostatic discharge protection in integrated circuits
TWI788388B (zh) 用於積體電路結構之間隔物的方向性移除
CN105849876B (zh) 基于鳍状物的半导体器件和方法
EP4425540A1 (en) Metal gate fabrication for nanoribbon-based transistors
WO2018044255A1 (en) Resistive random access memory devices
WO2018044257A1 (en) Resistive random access memory devices
US20200251522A1 (en) Substrate-gated group iii-v transistors and associated fabrication methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination