CN106449524B - 具有选择性的蚀刻停止衬层的自对准栅极系紧接触 - Google Patents

具有选择性的蚀刻停止衬层的自对准栅极系紧接触 Download PDF

Info

Publication number
CN106449524B
CN106449524B CN201610649552.4A CN201610649552A CN106449524B CN 106449524 B CN106449524 B CN 106449524B CN 201610649552 A CN201610649552 A CN 201610649552A CN 106449524 B CN106449524 B CN 106449524B
Authority
CN
China
Prior art keywords
contact
ditches
irrigation canals
grid
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610649552.4A
Other languages
English (en)
Other versions
CN106449524A (zh
Inventor
S·C·范
L·W·利布曼
谢瑞龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN106449524A publication Critical patent/CN106449524A/zh
Application granted granted Critical
Publication of CN106449524B publication Critical patent/CN106449524B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种具有选择性的蚀刻停止衬层的自对准栅极系紧接触。一种用于形成栅极系紧的方法，包括露出有源区以形成沟渠接触开口并形成沟渠接触于其中。在沟渠接触上以及相邻栅极结构的间隙壁上形成蚀刻停止层。沉积层间电介质(ILD)以填充在该蚀刻停止层之上。打开该层间电介质及在该栅极结构的一侧上的蚀刻停止层，以提供露出的蚀刻停止层部分。凹陷该栅极结构以露出栅极导体。移除该露出的蚀刻停止层部分。沉积导电材料以提供下到该栅极结构的该一侧上的沟渠接触的自对准接触，以形成下到栅极导体的栅极接触，以及在该栅极导体与该自对准接触之间形成位于有源区之上的层间电介质内的水平连接。

Description

具有选择性的蚀刻停止衬层的自对准栅极系紧接触
技术领域
本发明涉及半导体工艺，更具体地是涉及一种栅极系紧结构(tie-downstructures)，其允许有源区中的栅极接触并且可以减少相邻接点与栅极导体之间的短路。
背景技术
在传统的互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)工艺中，栅极接触在浅沟隔离(shallow trench isolation,STI)区上形成。在器件(device)设计中栅极接触连接栅极线(gate line)至上金属层。在许多情况下，在STI区中提供栅极接触会导致大量的芯片面积的损失。
栅极系紧结构或区域提供该栅极接触与源极/漏极(S/D)区接触之间的连接。栅极系紧结构的形成可能会导致在S/D区的硅化物区或与相邻栅极的导电材料之间的短路。部分是因为在这些结构与相邻的导电体之间的电介质材料的微小间距所致。
发明内容
一种用于形成栅极系紧的方法，包括：通过蚀刻栅极结构的相邻侧上的电介质材料以打开沟渠接触开口以露出有源区；在沟渠接触开口中形成沟渠接触，并在该沟渠接触上及相邻该沟渠接触的栅极结构的间隙壁(spacer)上形成蚀刻停止层。沉积层间电介质(interlevel dielectric,ILD)以填充在该沟渠接触开口中的该蚀刻停止层之上以及在相邻该沟渠接触的栅极结构之上。打开该层间电介质及在该栅极结构的一侧上的蚀刻停止层，以提供露出的蚀刻停止层部分。凹陷(recess)该栅极结构以移除帽盖层(cap layer)、凹陷一个间隙壁及露出栅极导体。移除露出的停止层部分。沉积导电材料以提供下到该栅极结构的该一侧上的该沟渠接触的自对准接触，以形成下到该栅极导体的栅极接触，并且在该栅极导体与该自对准接触之间形成位于该有源区之上的该层间电介质内的水平连接。
另一种用于形成栅极系紧的方法，包括：通过蚀刻栅极结构的相邻侧上的电介质材料以打开沟渠接触开口以露出有源区；在该沟渠接触开口中沉积第一导电材料；凹陷该第一导电材料以在该沟渠接触开口中形成沟渠接触；在该电介质材料上、该沟渠接触上及相邻该沟渠接触的栅极结构的间隙壁上保形地沉积蚀刻停止层；在该蚀刻停止层之上形成平坦化(planarizing)材料；自顶面平坦化以移除该平坦化材料及该蚀刻停止层；自形成在该沟渠接触上的蚀刻停止部分移除该平坦化材料；沉积层间电介质(ILD)以填充在该蚀刻停止部分之上及相邻该沟渠接触的该栅极结构之上；打开该层间电介质及在该栅极结构的一侧的该蚀刻停止部分以提供露出的蚀刻停止层部分；凹陷该栅极结构以移除帽盖层、凹陷一个间隙壁及露出栅极导体；移除该露出的蚀刻停止层部分；以及沉积第二导电材料，以提供下到该栅极结构的该一侧上的沟渠接触的自对准接触，以形成下到该栅极导体的栅极接触，并且在该栅极导体与该自对准接触之间形成位于该有源区之上的该层间电介质内的水平连接。
栅极系紧结构包括：栅极结构包括栅极导体及栅极间隙壁；沟渠接触形成在该栅极结构的侧面上；以及蚀刻停止层部分形成在该栅极结构的一侧上的栅极间隙壁上及在该栅极结构的该一侧上的该沟渠接触之上。第一层间电介质(ILD)经配置成掩埋该栅极结构，而第二层间电介质(ILD)具有厚度并形成在该第一层间电介质上及该蚀刻停止层部分上方。自对准接触连接至该栅极结构的另一侧上的该沟渠接触。栅极接触连接该栅极导体。水平连接位于形成在有源区之上的该第二层间电介质的该厚度范围内，并连接该栅极导体及形成在该栅极结构的该另一侧上的栅极间隙壁之上的该自对准接触。
这些与其它特征及优点从说明性实施例的以下详细描述将变得显而易见，这些实施例要结合附图来阅读。
附图说明
本发明将以优选的实施例提供以下描述的细节，参照以下附图，其中：
图1是半导体器件的剖视图，其根据本发明原理形成栅极结构在层间电介质(ILD)内；
图2是图1的半导体器件的剖面图，其根据本发明原理形成相邻栅极结构的沟渠接触开口以露出有源区；
图3是图2的半导体器件的剖面图，其根据本发明原理示出在沟渠开口中形成导电材料；
图4是图3的半导体器件的剖面图，其根据本发明原理示出平坦化导电材料；
图5是图4的半导体器件的剖面图，其根据本发明原理示出凹陷导电材料以形成沟渠接触；
图6是图5的半导体器件的剖面图，其根据本发明原理示出保形地沉积蚀刻停止层；
图7是图6的半导体器件的剖面图，其根据本发明原理示出形成在蚀刻停止层之上的平坦化材料；
图8是图7的半导体器件的剖面图，其根据本发明原理示出平坦化该平坦化材料及蚀刻停止层；
图9是图8的半导体器件的剖面图，其根据本发明原理示出从蚀刻停止层部分移除平坦化材料；
图10是图9的半导体器件的剖面图，其根据本发明原理示出在蚀刻停止层部分上及栅极结构之上形成顶部ILD；
图11是图10的半导体器件的剖面图，其根据本发明原理示出对顶部ILD的开口蚀刻并形成自对准接触开口；
图12是图11的半导体器件的剖面图，其根据本发明原理示出蚀刻栅极接触开口；
图13是图12的半导体器件的剖面图，其根据本发明原理示出移除蚀刻停止部分；
图14是图13的半导体器件的剖面图，其根据本发明原理示出沉积导电材料，并平坦化该导电材料及顶部ILD，以形成具有栅极接触、连接(在顶部ILD中)及自对准接触的栅极系紧结构；以及
图15是根据本发明原理示出用于形成栅极系紧的方法的方框/流程图。
具体实施方式
根据本发明原理，提供一个栅极系紧结构及制造方法。该栅极系紧结构提供能与自对准接触(CA)抗短路而不与沟渠硅化物(TS)接触抗短路的栅极接触(CB)。栅极接触提供在晶体管器件中采用的栅极结构的栅极导体(PC)的连接。在一些情况下，栅极导体可以连接到源极或漏极区，这被称为栅极系紧。根据本发明原理的栅极系紧可以设置在有源区之上而不会有传统结构的短路问题。
本发明原理提供用于形成具有蚀刻停止层(例如高k电介质)的栅极系紧的方法及结构，以封装源极/漏极接触。蚀刻停止层防止穿透到相邻栅极导体。此外，栅极系紧包括一个自对准至源极/漏极接触的栅极接触。该系紧结构提供栅极接触，该栅极接触可以“飞越(fly)”源极/漏极接触，使得设计得以更紧凑以节省宝贵的芯片面积。例如，栅极系紧结构可以允许在有源区(AA)上或之上。该栅极接触结构使得栅极接触飞越源极/漏极接触以减少布局的面积。栅极系紧结构可以使用在存储器件中，例如，静态随机存取存储器(SRAM)、处理器、或其它芯片器件。
应当理解，本发明将以给定的示例性架构的术语来描述；然而，其它架构、结构、衬底材料与工艺的特征及步骤可以在本发明的范围内变化。
还应当理解，当诸如层、区域或衬底的组件被称为在另一组件“上”或“之上”时，它可以是直接在另一组件上方或可以存在中间组件。相对而言，当一个组件对另一组件称作“直接在上”或“直接之上”时，则不存在中间组件。还应当理解，当一个组件被称为“连接”或“耦合”到另一组件时，它可以直接连接或耦合到另一组件或可以存在中间组件。相对地，当一个组件被称为“直接连接”或“直接耦合”到另一组件时，则不存在中间组件。
本发明的实施例可以被包括在集成电路或集成电路设计中。一种用于集成电路芯片的设计可能在图形计算器编程语言中创建，并且存储在计算器存储介质(如磁盘、磁带、实体硬盘或者虚拟硬盘，如在存储存取网络中)中。如果设计者不制造芯片或用于制造芯片的光刻掩模，设计者可以直接或间接的由物理手段(例如，通过提供存储该设计的存储介质的副本)或电子地(例如，通过互联网)将所得的设计传送到这样的实体。然后存储的设计被转换成适当的格式(例如，GDSII)用于光刻掩模的制造，一般芯片设计要考虑的是包括在晶圆上形成的多份复本。光刻掩模被用于定义要蚀刻或以其它方式处理的晶圆(及/或其上的层)的区域。
本文中所描述的方法可以在集成电路芯片的制造中使用。所得的集成电路芯片可以通过原始晶圆形式(即，作为具有多个未封装芯片的单个晶圆)的制造者以裸芯片、或以封装的形式散布。在后一种情况下，芯片被安装在单个芯片封装(诸如塑料载体，带有引线被固定到母板或其它更高级别的载体)中，或在多芯片封装(诸如一个陶瓷载体，其具有任一个或二个表面互连或掩埋互连)。无论如何，芯片随后整合至其它芯片、离散电路组件、及/或其它信号处理器件，作为(a)诸如母板的中间产品或者(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，范围从玩具与其它低端应用到具有显示器、键盘或其它输入器件以及中央处理器的高级计算器产品。
参照在说明书中对本发明原理的“一个实施例”或“一实施例”，以及它们的其它变型，是指一个特定的特征、结构、特性等，在该实施例的描述被包括在本发明原理的至少一个实施例中。因此，“在一个实施例”或“在实施例”的短语，以及出现在整个说明书中各个地方的任何其它变型不一定都指同一实施例。
应该理解的是，任何使用以下“/”、“及/或”与“至少一个”，例如，在某一情况下，“A/B”、“A及/或B”与“A及B中的至少一个”，意在只包括列出的第一个选项(A)的选择，或是只包括列出的第二个选项(B)的选择，或者是二个选项(A及B)都选的选择。作为进一步的例子，在“A、B及/或C”与“A、B及C中的至少一个”的情况下，这样的措辞意在只包括列出的第一个选项(A)的选择，或是只包括列出的第二个选项(B)的选择，或是只包括列出的第三选项(C)的选择，或是只包括列出的第一及第二选项(A及B)的选择，或者只包括列出的第一及第三个选项(A及C)的选择，或者只包括列出的第二及第三个选项(B及C)的选择，或是所有三个选项(A及B及C)的选择。这可以被扩展，并为普通技术人员所显而易见的，可以列出许多的相关项目。
现在参照附图，其中相同的标号代表相同或相似的组件，而最初的是图1，根据本发明原理示出一个部分制造的半导体器件10的剖面图。该器件10在衬底12上形成，该衬底12可以包括任何合适的衬底材料，如硅、硅锗、碳化硅、III-V族材料等。栅极结构18在衬底12上形成，并且可以包括相邻栅极结构18的源极/漏极(S/D)区26。栅极结构18可以包括栅极电介质28(例如，氧化物)及栅极导体22，其可包括金属、掺杂多晶硅或其它合适的栅极导体材料。在栅极导体22的侧壁上形成间隙壁20，且在栅极导体22之上形成帽盖层24。间隙壁20及帽盖层24可以包括硅氮化物材料，也可以采用其它的电介质材料。栅极结构18被掩埋在层间电介质(ILD)材料14内，例如氧化物。另一个ILD 16在栅极结构18之上及第一ILD 14上形成。ILD 16还可以包括氧化物。
参照图2，凹部(recess)或沟渠30是通过选定的栅极结构18对ILD 14及ILD 16进行蚀刻。形成凹部30以接触与栅极结构18的间隙壁20相邻的S/D区26。凹部30的形成是通过执行光刻图案化工艺及随后的蚀刻工艺以打开凹部30并露出S/D区26。该蚀刻工艺可以包括反应性离子蚀刻(RIE)基于栅极结构18的帽盖层24及间隙壁20(如氮化物材料)的选择性。凹部30如所描述的允许自对准接触。
参照图3，执行沉积工艺以使用导电材料32填充在相邻栅极结构18的间隙壁20之间与在ILD 16之上的沟渠30。该沉积工艺可以包括化学气相沉积(CVD)工艺，但也可以采用其它沉积工艺。导电材料32可包括钨，但也可以采用其它金属，例如，铝、铜、银等。导电材料32连接到S/D区26。导电材料32优选地包括与栅极导体22相同的材料。
参照图4，执行平坦化工艺以平坦化器件10的顶面以移除过量的导电材料32。该平坦化工艺可以包括化学机械抛光(CMP)工艺。该平坦化工艺移除ILD 16下到帽盖层24。
参照图5，执行凹陷工艺使得导电材料32沿着间隙壁20的位置凹陷。该凹陷工艺可以包括RIE工艺，其在相关的ILD 14、衬垫20及帽盖层24中选择性地移除导电材料32。在一实施例中，ILD 14包括氧化物，而间隙壁20及帽盖层24包括氮化物。凹陷导电材料32形成沟渠硅化(TS)接触36以接触S/D区26(也称为S/D接触)。该凹陷工艺形成凹部34。
参照图6，蚀刻停止层38保形地地形成于ILD 14上及帽盖层24上的凹部34内及栅极结构18的间隙壁20之上。该蚀刻停止层38可以包括高选择性蚀刻停止层(HS-ESL)，并且可以包括高k电介质材料，例如HfO2、AlO2、Ta2O5等，但也可以采用其它材料。蚀刻停止层38优选地包括比该帽盖层24及该间隙壁20有更大的选择性(例如，在一个实施例中比氮化硅更大的)。
参照图7，执行旋涂或沉积工艺在栅极结构18上的蚀刻停止层38上的凹部34填充平坦化材料40。在一个实施方案中，该材料40包括旋涂有机电介质材料，例如聚酰亚胺、聚降冰片烯(polynorbornenes)、苯并环丁烯或类似的旋涂有机电介质材料。
参照图8，执行平坦化工艺以平坦化器件10的顶面以移除过量的材料40及蚀刻停止层38下到帽盖层24。该平坦化工艺可包括CMP工艺。
参照图9，可执行选择性蚀刻工艺以从该凹部34中的蚀刻停止层38移除该材料40。该蚀刻工艺可以包括RIE，其基于帽盖层24、ILD 14及蚀刻停止层38的材料选择性。
参照图10，于器件10上沉积另一个ILD 42。该ILD 42可以包括氧化物，但也可以采用其它的电介质材料。该ILD 42填充凹部34与覆盖帽盖层24及ILD 14。
参照图11，采用光刻图案化工艺以形成穿过ILD 42的开口44。对图案化的ILD 42进行蚀刻，一次将开口44及区域52内的材料移除。该蚀刻工艺相对于蚀刻停止层38及帽盖层24选择性地移除ILD材料(例如，氧化物)。蚀刻工艺可以包括RIE。
参照图12，采用另一光刻图案化工艺以打开帽盖层24，以露出栅极导体22及凹陷一个间隙壁20。蚀刻工艺移除帽盖层24并露出其它间隙壁20的一部分48以形成区域50。该蚀刻停止层38的一部分46可通过蚀刻工艺变薄。蚀刻工艺相对于ILD材料42(例如，氧化物)及蚀刻停止层38选择性地移除帽盖层24、间隙壁20。蚀刻工艺可以包括定向RIE。
参照图13，采用另一光刻图案化工艺，选择性地移除蚀刻停止层38露出的部分至ILD 42、栅极导体22及间隙壁20(例如，对氧化物及氮化物的选择性)。蚀刻停止层38移除后，接触开口54被用于自对准接触(CA)下到TS接触36。此外，接触开口56用于制作为栅极接触(CB)。
参照图14，执行沉积工艺以沉积导电材料60，以形成栅极接触64(CB)、自对准接触62(CA)及栅极系紧结构66。导电性材料60优选地包括与TS接触36及栅极导体22使用相同的材料。在一个实施例中，导电性材料60包括钨，但也可以采用其它金属。导电材料60及ILD42被平坦化以凹陷材料60，使得导电材料60的一部分形成栅极接触64与接触62(其连接到TS接触36)之间的连接74。连接74被掩埋在ILD 42的厚度范围内。
根据本发明原理，栅极系紧结构66提供了一种自对准栅极接触(CB)64，其直接与接触62(CA)短路而不是TS接触36。间隙壁68与蚀刻停止层38一起可以防止相邻的接触36与栅极导体22之间的短路。间隙壁70可以防止相邻的接触36与栅极导体22(此区域短路发生在习用的结构)之间的短路。间隙壁72提供了一种电介质阻挡，其防止栅极接触64及TS接触36之间的直接短路。此外，栅极接触64是自对准于自对准接触36。该栅极接触64位在有源区内(在S/D区26之上)，这降低了器件10的布局面积。换言之，在栅极接触64与自对准接触62之间的水平连接74是利用ILD 42提供的垂直空间来制作。制作该连接74无需使用布局区域，一般是消耗S/D区(有效面积)以外的STI区来制作该连接。本发明原理可在7纳米技术中来实现，但其它技术尺寸也可以采用(较大或较小均可从本发明原理中受益)。
参照图15，根据本发明原理示出用于形成栅极系紧的方法。在一些替代实现方式中，方框内的功能注记可能记录图中注记的顺序。例如，实际上，连续示出的两个方框可以实质上同时执行，或者是这些方框有时可以以相反的顺序执行，这取决于所涉及的功能。还应当指出的是，框图及/或流程图示出的每一方框，与框图及/或流程图示出的方框组合，可以由专用的基于硬件的系统来执行以实现指定功能或动作或进行专用硬件及计算器指令的组合。
在方框102中，形成栅极结构与源极及漏极(S/D)区之后，通过蚀刻栅极结构的相邻侧上的电介质材料以打开沟渠接触开口以露出有源区。在方框104中，在沟渠接触开口中沉积导电材料。在方框106中，凹陷导电材料以在沟渠接触开口内形成沟渠接触。在方框108，蚀刻停止层保形地沉积在电介质材料上、沟渠接触上及相邻沟渠接触的栅极结构的间隙壁上。蚀刻停止层可以包括高k电介质材料。
在方框110中，在蚀刻停止层上可选择地形成平坦化材料。该平坦化材料可以包括旋涂有机材料。在方框112中，平坦化该平坦化材料及蚀刻停止层以从顶面移除它们。在方框114中，自形成在沟渠接触上的蚀刻停止层移除平坦化材料。
在方框116中，沉积层间电介质(ILD)以填充在蚀刻停止部分之上与相邻沟渠接触的栅极结构之上。在方框118中，打开在栅极结构的一侧上的ILD及蚀刻停止部分，以提供露出的蚀刻停止层部分。在方框120，凹陷栅极结构以移除帽盖层、凹陷间隙壁及露出栅极导体。余留凹陷的间隙壁以允许自对准接触与栅极接触(将形成的)之间的接触，并防止沟渠接触与栅极导体之间的接触。
在方框122中，移除露出的蚀刻停止层部分。在方框124中，沉积另一导电材料以提供一个下到该栅极结构的一侧上的沟渠接触的自对准接触，以形成一个下到栅极导体的栅极接触，并且在栅极导体及该自对准接触之间的有源区之上的ILD内形成水平连接。余留与该栅极结构的该一侧相对的蚀刻停止部分及栅极结构的相应间隙壁，以防止沟渠接触的一个与栅极导体之间的短路。露出的蚀刻停止层部分防止相邻栅极结构的间隙壁被侵蚀，以防止沟渠接触的一个与相邻栅极结构的栅极导体之间的短路。该ILD包括该栅极结构的帽盖层上方的厚度，且该栅极导体与该自对准接触之间的水平连接是在ILD的厚度范围内形成的。在方框126中，工艺持续到完成该器件。
具有一个高选择性的蚀刻停止衬层的栅极系紧(其旨在是说明性的而不是限制性的)描述的优选实施方案中，应该注意的是修改及变化可以由本领域的技术人员根据上面的教导进行。因此，可以理解到，在此所公开的特定实施例的改变是在所附权利要求书中所概述的本发明的范围内进行。具有本发明描述的态样，及专利法所要求的细节及特殊性，由专利证书所要保护的权利要求及需要保护的内容在所附权利要求书中阐述。

Claims (20)

1.一种用于形成栅极系紧的方法，包括：
通过蚀刻栅极结构的相邻侧上的电介质材料以打开沟渠接触开口以露出有源区，并形成沟渠接触于其中；
在该沟渠接触上及相邻该沟渠接触的栅极结构的间隙壁上形成蚀刻停止层；
沉积层间电介质(ILD)以填充在该沟渠接触开口中的该蚀刻停止层之上以及在相邻该沟渠接触的该栅极结构之上；
打开该层间电介质及在该栅极结构的一侧上的该蚀刻停止层，以提供露出的蚀刻停止层部分；
凹陷该栅极结构以移除帽盖层、凹陷一个间隙壁及露出栅极导体，并且移除该露出的蚀刻停止层部分；以及
沉积导电材料以提供下到该栅极结构的该一侧上的该沟渠接触的自对准接触，以形成下到该栅极导体的栅极接触，并且在该栅极导体与该自对准接触之间形成位于该有源区之上的该层间电介质内的水平连接。
2.如权利要求1所述的方法，其中，余留与该栅极结构的该一侧相对的该蚀刻停止层及该栅极结构的相应间隙壁，以防止该沟渠接触的一个与该栅极导体之间的短路。
3.如权利要求1所述的方法，其中，该露出的蚀刻停止层部分防止相邻栅极结构的间隙壁被侵蚀，以防止该沟渠接触的一个与相邻栅极结构的栅极导体之间的短路。
4.如权利要求1所述的方法，其中，该层间电介质包括该栅极结构的该帽盖层上方的厚度，且该栅极导体与该自对准接触之间的该水平连接是在该层间电介质的厚度范围内形成的。
5.如权利要求1所述的方法，其中，余留栅极间隙壁以允许该自对准接触与该栅极接触之间的接触，并防止该沟渠接触与该栅极导体之间的接触。
6.如权利要求1所述的方法，其中，该蚀刻停止层包括高k电介质材料。
7.一种用于形成栅极系紧的方法，包括：
通过蚀刻栅极结构的相邻侧上的电介质材料以打开沟渠接触开口以露出有源区；
在该沟渠接触开口中沉积第一导电材料；
凹陷该第一导电材料以在该沟渠接触开口中形成沟渠接触；
在该电介质材料上、该沟渠接触上及相邻该沟渠接触的栅极结构的间隙壁上保形地沉积蚀刻停止层；
在该蚀刻停止层之上形成平坦化材料；
自顶面平坦化以移除该平坦化材料及该蚀刻停止层；
自形成在该沟渠接触上的蚀刻停止部分移除该平坦化材料；
沉积层间电介质(ILD)以填充在该蚀刻停止部分之上及相邻该沟渠接触的该栅极结构之上；
打开该层间电介质及在该栅极结构的一侧上的该蚀刻停止部分以提供露出的蚀刻停止层部分；
凹陷该栅极结构以移除帽盖层、凹陷一个间隙壁及露出栅极导体；
移除该露出的蚀刻停止层部分；以及
沉积第二导电材料，以提供下到该栅极结构的该一侧上的该沟渠接触的自对准接触，以形成下到该栅极导体的栅极接触，并且在该栅极导体与该自对准接触之间形成位于该有源区之上的该层间电介质内的水平连接。
8.如权利要求7所述的方法，其中，余留与该栅极结构的该一侧相对的该蚀刻停止层及该栅极结构的相应间隙壁，以防止该沟渠接触的一个与该栅极导体之间的短路。
9.如权利要求7所述的方法，其中，该露出的蚀刻停止层部分防止相邻栅极结构的间隙壁被侵蚀，以防止该沟渠接触的一个与相邻栅极结构的栅极导体之间的短路。
10.如权利要求7所述的方法，其中，该层间电介质包括该栅极结构的该帽盖层上方的厚度，且该栅极导体与该自对准接触之间的该水平连接是在该层间电介质的厚度范围内形成的。
11.如权利要求7所述的方法，其中，余留栅极间隙壁以允许该自对准接触与该栅极接触之间的接触，并防止该沟渠接触与该栅极导体之间的接触。
12.如权利要求7所述的方法，其中，该蚀刻停止层包括高k电介质材料。
13.如权利要求7所述的方法，其中，该平坦化材料包括旋涂有机材料。
14.一种栅极系紧结构，包括：
栅极结构，包括栅极导体及栅极间隙壁；
沟渠接触，形成在该栅极结构的侧面上；
蚀刻停止层部分，形成在该栅极结构的一侧上的栅极间隙壁上以及在该栅极结构的该一侧上的该沟渠接触之上；
第一层间电介质(ILD)，经配置成掩埋该栅极结构；
第二层间电介质(ILD)，具有厚度，形成在该第一层间电介质上以及该蚀刻停止层部分之上，并与该第一层间电介质及该蚀刻停止层部分接触；
自对准接触，连接至该栅极结构的另一侧上的该沟渠接触；
栅极接触，连接该栅极导体；以及
水平连接，位于形成在有源区之上的该第二层间电介质的该厚度范围内，并连接该栅极导体及形成在该栅极结构的该另一侧上的栅极间隙壁之上的该自对准接触。
15.如权利要求14所述的结构，其中，该蚀刻停止层部分防止该沟渠接触的一个与该栅极导体之间的短路。
16.如权利要求14所述的结构，其中，余留相邻栅极结构的间隙壁因移除的蚀刻停止层部分而被完整处理，以防止该沟渠接触的一个与相邻栅极结构的栅极导体之间的短路。
17.如权利要求14所述的结构，其中，该第二层间电介质包括相邻栅极结构的帽盖层上方的厚度，且该栅极导体与该自对准接触之间的该水平连接是在该第二层间电介质的厚度范围内形成的。
18.如权利要求14所述的结构，其中，余留形成在该另一侧的该栅极间隙壁以允许该自对准接触与该栅极接触之间的接触，并防止该沟渠接触与该栅极导体之间的接触。
19.如权利要求14所述的结构，其中，该蚀刻停止层部分包括高k电介质材料。
20.如权利要求14所述的结构，其中，该结构形成在该有源区中以减少器件面积。
CN201610649552.4A 2015-08-10 2016-08-10 具有选择性的蚀刻停止衬层的自对准栅极系紧接触 Expired - Fee Related CN106449524B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/822,490 2015-08-10
US14/822,490 US9570573B1 (en) 2015-08-10 2015-08-10 Self-aligned gate tie-down contacts with selective etch stop liner

Publications (2)

Publication Number Publication Date
CN106449524A CN106449524A (zh) 2017-02-22
CN106449524B true CN106449524B (zh) 2019-10-01

Family

ID=57964988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610649552.4A Expired - Fee Related CN106449524B (zh) 2015-08-10 2016-08-10 具有选择性的蚀刻停止衬层的自对准栅极系紧接触

Country Status (3)

Country Link
US (2) US9570573B1 (zh)
CN (1) CN106449524B (zh)
TW (1) TWI622097B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163797B2 (en) * 2015-10-09 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Forming interlayer dielectric material by spin-on metal oxide deposition
CN108574005B (zh) * 2017-03-07 2021-08-06 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10366919B2 (en) * 2017-09-20 2019-07-30 Globalfoundries Inc. Fully aligned via in ground rule region
US10651284B2 (en) * 2017-10-24 2020-05-12 Globalfoundries Inc. Methods of forming gate contact structures and cross-coupled contact structures for transistor devices
US10236215B1 (en) 2017-10-24 2019-03-19 Globalfoundries Inc. Methods of forming gate contact structures and cross-coupled contact structures for transistor devices
US10529624B2 (en) 2017-11-21 2020-01-07 International Business Machines Corporation Simple contact over gate on active area
KR102516878B1 (ko) 2018-07-26 2023-03-31 삼성전자주식회사 집적회로 소자
US10943990B2 (en) 2018-10-25 2021-03-09 International Business Machines Corporation Gate contact over active enabled by alternative spacer scheme and claw-shaped cap
US11024720B2 (en) 2019-03-13 2021-06-01 International Business Machines Corporation Non-self aligned contact semiconductor devices
US11164948B2 (en) * 2019-09-24 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Field-effect transistor and method of manufacturing the same
US11164782B2 (en) 2020-01-07 2021-11-02 International Business Machines Corporation Self-aligned gate contact compatible cross couple contact formation
US11588030B2 (en) 2020-09-29 2023-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure and manufacturing method thereof
US12087691B2 (en) 2021-09-21 2024-09-10 International Business Machines Corporation Semiconductor structures with backside gate contacts

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668052A (en) * 1995-11-07 1997-09-16 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
US6660581B1 (en) * 2003-03-11 2003-12-09 International Business Machines Corporation Method of forming single bitline contact using line shape masks for vertical transistors in DRAM/e-DRAM devices
CN102194693A (zh) * 2010-03-16 2011-09-21 中国科学院微电子研究所 一种半导体器件及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006911A (en) 1989-10-02 1991-04-09 Motorola, Inc. Transistor device with high density contacts
US5217567A (en) 1992-02-27 1993-06-08 International Business Machines Corporation Selective etching process for boron nitride films
US6107189A (en) 1997-03-05 2000-08-22 Micron Technology, Inc. Method of making a local interconnect using spacer-masked contact etch
US6348411B1 (en) 1998-09-03 2002-02-19 Micron Technology, Inc. Method of making a contact structure
US6326652B1 (en) * 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
KR100400033B1 (ko) * 2001-02-08 2003-09-29 삼성전자주식회사 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법
US7071043B2 (en) 2002-08-15 2006-07-04 Micron Technology, Inc. Methods of forming a field effect transistor having source/drain material over insulative material
US7037845B2 (en) 2003-08-28 2006-05-02 Intel Corporation Selective etch process for making a semiconductor device having a high-k gate dielectric
US7141511B2 (en) * 2004-04-27 2006-11-28 Micron Technology Inc. Method and apparatus for fabricating a memory device with a dielectric etch stop layer
JP5090671B2 (ja) * 2005-08-01 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置
CN1956186A (zh) * 2005-10-27 2007-05-02 松下电器产业株式会社 半导体装置及其制造方法
US7718513B2 (en) 2007-04-13 2010-05-18 International Business Machines Corporation Forming silicided gate and contacts from polysilicon germanium and structure formed
US7813162B2 (en) 2008-02-28 2010-10-12 International Business Machines Corporation SRAM cell having asymmetric pass gates
US8633520B2 (en) * 2010-10-21 2014-01-21 Samsung Electronics Co., Ltd. Semiconductor device
US8564030B2 (en) * 2011-06-10 2013-10-22 Advanced Micro Devices Self-aligned trench contact and local interconnect with replacement gate process
US8928048B2 (en) * 2013-01-17 2015-01-06 Globalfoundries Inc. Methods of forming semiconductor device with self-aligned contact elements and the resulting device
US9379058B2 (en) * 2014-02-14 2016-06-28 Qualcomm Incorporated Grounding dummy gate in scaled layout design

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668052A (en) * 1995-11-07 1997-09-16 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
US6660581B1 (en) * 2003-03-11 2003-12-09 International Business Machines Corporation Method of forming single bitline contact using line shape masks for vertical transistors in DRAM/e-DRAM devices
CN102194693A (zh) * 2010-03-16 2011-09-21 中国科学院微电子研究所 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
US20170047418A1 (en) 2017-02-16
CN106449524A (zh) 2017-02-22
TW201717278A (zh) 2017-05-16
TWI622097B (zh) 2018-04-21
US9570573B1 (en) 2017-02-14
US20170092585A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
CN106449524B (zh) 具有选择性的蚀刻停止衬层的自对准栅极系紧接触
US10522654B2 (en) Gate tie-down enablement with inner spacer
CN109417078B (zh) 3d存储器件和用于形成3d存储器件的方法
US9299716B2 (en) Methods of manufacturing a semiconductor device
TWI596775B (zh) 具有氣隙之半導體裝置及其製造方法
US9356071B2 (en) Methods of forming patterns and methods of manufacturing semiconductor devices using the same
KR102317651B1 (ko) 반도체 소자 및 이의 제조 방법
CN109904113B (zh) 在集成电路产品上形成接触结构的方法
KR20160124295A (ko) 반도체 소자 및 이의 제조 방법
KR20160122910A (ko) 반도체 소자 및 이의 제조 방법
KR102174144B1 (ko) 반도체 장치 및 그 제조 방법
US20080272498A1 (en) Method of fabricating a semiconductor device
KR20160148122A (ko) 반도체 소자 및 이의 제조 방법
JP5370161B2 (ja) 半導体材料内へのトレンチの形成
US10818548B1 (en) Method and structure for cost effective enhanced self-aligned contacts
KR100766211B1 (ko) 플래시 메모리 소자의 콘택 형성방법
CN207925458U (zh) 存储器
US20200152871A1 (en) Multi function single via patterning
CN118251010A (zh) 半导体器件及其制造方法、电子设备
KR20140071031A (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210305

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191001

Termination date: 20210810