CN115050886A - 一种量子芯片及制备方法 - Google Patents

一种量子芯片及制备方法 Download PDF

Info

Publication number
CN115050886A
CN115050886A CN202110264015.9A CN202110264015A CN115050886A CN 115050886 A CN115050886 A CN 115050886A CN 202110264015 A CN202110264015 A CN 202110264015A CN 115050886 A CN115050886 A CN 115050886A
Authority
CN
China
Prior art keywords
insulating substrate
qubit
transmission line
signal transmission
quantum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110264015.9A
Other languages
English (en)
Other versions
CN115050886B (zh
Inventor
马亮亮
刘文书
郑杰
王念慈
尤兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Quantum Computing Technology Co Ltd
Original Assignee
Origin Quantum Computing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Quantum Computing Technology Co Ltd filed Critical Origin Quantum Computing Technology Co Ltd
Priority to CN202110264015.9A priority Critical patent/CN115050886B/zh
Priority to EP22766130.3A priority patent/EP4220745A4/en
Priority to PCT/CN2022/076501 priority patent/WO2022188604A1/zh
Publication of CN115050886A publication Critical patent/CN115050886A/zh
Priority to US18/308,539 priority patent/US20230276719A1/en
Application granted granted Critical
Publication of CN115050886B publication Critical patent/CN115050886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本申请公开了一种量子芯片及制备方法，包括一基础衬底，所述基础衬底上形成有信号传输线；至少一绝缘衬底，位于所述基础衬底上，所述绝缘衬底上形成有量子比特和贯穿所述绝缘衬底的通孔，所述通孔内形成有金属件，所述金属件的两端分别电连接所述信号传输线和所述量子比特，实现所述信号传输线和所述量子比特之间的信号传输，组成位于不同层的完整的量子比特电路，同时叠层多个绝缘衬底用于形成位于不同层上的量子比特，共同形成量子比特数量易于扩展的量子芯片，提高了量子芯片的集成度。

Description

一种量子芯片及制备方法
技术领域
本申请属于量子技术领域，特别涉及一种量子芯片及制备方法。
背景技术
随着现代大规模集成电路制造技术的飞跃发展，芯片内的集成元件尺寸也在不断减小，伴随而来的是量子效应变得越来越不可忽略。在摩尔定律失效危机的诸多解决方案中，基于量子力学原理设计的量子处理器(也称作量子芯片)，因其突破性的性能提升和优异的量子算法应用(例如进行现行经典计算机秘钥分配破解等)，成为了世界各国在科技领域的重要布局和战略高地。
相比于经典集成电路芯片通过一个个晶体管构建经典比特，量子芯片采用不同物理体系构建量子比特，例如超导量子芯片利用约瑟夫森结来实现二能级系统，半导体量子点利用电场束缚量子点来实现二能级系统。基于约瑟夫森结的超导量子芯片因具有可扩展性好、门操作保真度高等优点被认为是实现量子计算最有前景的体系之一。
超导量子芯片上量子比特的数量越多，量子计算机的计算能力越强，但在面积有限的基片表面集成量子比特以及对应的信号传输线，难以实现量子比特数量的扩展。
发明内容
本申请的目的是提供一种量子芯片及制备方法，以解决现有技术中的量子芯片上的量子比特难以扩展的不足，它能够通过将信号传输线和量子比特形成于不同的电路层上并实现电连接，提高了量子芯片的集成度。
本申请一方面提供了一种量子芯片，包括：
一基础衬底，所述基础衬底上形成有信号传输线；至少一绝缘衬底，所述绝缘衬底位于所述基础衬底上，所述绝缘衬底上形成有量子比特及贯穿所述绝缘衬底的通孔，所述通孔内形成有金属件，所述金属件的两端分别电连接所述信号传输线和所述量子比特。
如上所述的量子芯片，优选的是，所述信号传输线包括：与所述量子比特耦合连接的量子比特控制信号线，所述量子比特控制信号线用于对所述量子比特的信息进行控制；与所述量子比特耦合连接的量子比特微波谐振腔，所述量子比特微波谐振腔用于对所述量子比特的信息进行读取；以及与所述量子比特微波谐振腔耦合连接的量子比特读取信号线，所述量子比特读取信号线用于对所述量子比特微波谐振腔输出的信息进行读取。
如上所述的量子芯片，优选的是，所述量子比特微波谐振腔包括共面波导传输线。
如上所述的量子芯片，优选的是，还包括隔离层，所述隔离层位于所述基础衬底和所述绝缘衬底之间，所述通孔贯穿所述隔离层。
如上所述的量子芯片，优选的是，所述隔离层包括：位于所述基础衬底上的绝缘隔离层，所述绝缘隔离层覆盖所述信号传输线，且所述通孔贯穿所述绝缘隔离层；以及位于所述绝缘隔离层上的金属隔离层，所述金属隔离层上形成有网通孔，其中，所述通孔位于所述网通孔内。
如上所述的量子芯片，优选的是，所述至少一绝缘衬底包括：
位于所述基础衬底上的第一绝缘衬底，所述第一绝缘衬底上形成有第一量子比特及贯穿所述第一绝缘衬底的通孔，所述通孔内形成有金属件，所述金属件的两端分别电连接所述信号传输线和所述第一量子比特；以及位于所述第一绝缘衬底上的第二绝缘衬底，所述第二绝缘衬底上形成有第二量子比特及贯穿所述第二绝缘衬底和所述第一绝缘衬底的通孔，所述通孔内形成有金属件，所述金属件的两端分别电连接所述信号传输线和所述第二量子比特。
如上所述的量子芯片，优选的是，所述金属件完全填充所述通孔。
如上所述的量子芯片，优选的是，所述绝缘衬底上形成有用于连接所述量子比特和所述金属件的电容。
如上所述的量子芯片，优选的是，相邻的所述量子比特之间通过所述电容耦合作用。
本申请另一方面提供一种量子芯片制备方法，包括：
提供一基础衬底，在所述基础衬底上形成信号传输线；在所述基础衬底上形成至少一个绝缘衬底，所述绝缘衬底上形成有量子比特和贯穿所述绝缘衬底的通孔，所述通孔内形成有金属件，所述金属件的两端分别电连接所述信号传输线和所述量子比特。
如上所述的制备方法，优选的是，所述在所述基础衬底上形成至少一个绝缘衬底，所述绝缘衬底上形成有量子比特和贯穿所述绝缘衬底的通孔，所述通孔内形成有金属件，所述金属件的两端分别电连接所述信号传输线和所述第一量子比特的步骤，包括：
在所述基础衬底上形成第一绝缘衬底，在所述第一绝缘衬底上形成第一量子比特和贯穿所述第一绝缘衬底的通孔，所述通孔内形成有金属件，所述金属件的两端分别电连接所述信号传输线和所述第一量子比特；在所述第一绝缘衬底上形成第二绝缘衬底，在所述第二绝缘衬底上形成第二量子比特及贯穿所述第二绝缘衬底和所述第一绝缘衬底的通孔，所述通孔内形成有金属件，所述金属件的两端分别电连接所述信号传输线和所述第二量子比特。
与现有技术相比，本申请的量子芯片包括：一基础衬底，所述基础衬底上形成有信号传输线；至少一绝缘衬底，位于所述基础衬底上，所述绝缘衬底上形成有量子比特和贯穿所述绝缘衬底的通孔，所述通孔内形成有金属件，所述金属件的两端分别电连接所述信号传输线和所述量子比特。本申请通过将所述信号传输线和所述量子比特分别形成于基础衬底和绝缘衬底上，并形成贯穿绝缘衬底的通孔和通孔内的金属件，通过金属件将基础衬底上的信号传输线和绝缘衬底上的量子比特进行电连接，实现所述信号传输线和所述量子比特之间的信号传输，组成位于不同层的完整的量子比特电路，同时可以叠层多个绝缘衬底用于形成位于不同层上的量子比特，共同形成量子比特数量易于扩展的量子芯片，提高了量子芯片的集成度。
附图说明
图1为现有技术中6比特超导量子芯片结构示意图；
图2为本申请实施例提供的一种量子芯片的结构示意图；
图3为本申请实施例提供的一种基础衬底上的信号传输线的电路示意图；
图4为本申请实施例提供的一种包括隔离层的量子芯片结构示意图；
图5a、5b、5c、5d为本申请实施例提供的金属隔离层上的网通孔形状示意图；
图6为本申请实施例提供的另一种量子芯片的结构示意图；
图7为图6的量子芯片结构中第一绝缘衬底上的量子比特电路示意图；
图8为图6的量子芯片结构中第二绝缘衬底上的量子比特电路示意图；
图9为本申请实施例提供的一种单个量子比特电路结构示意图；
图10为本申请实施例提供的一种量子芯片制备方法；
图11为本申请实施例提供一种形成至少一个绝缘衬底的方法。
附图标记说明：
10-基础衬底，101-信号端，20-信号传输线，201-量子比特控制信号线，202-量子比特微波谐振腔，203-量子比特读取信号线，30-绝缘衬底，301-第一绝缘衬底，302-第二绝缘衬底302，40-量子比特，401-第一量子比特，402-第二量子比特，410-超导环，420-电容，50-通孔，501-控制信号线通孔，502-读取信号线通孔，60-金属件，70-隔离层，701-绝缘隔离层，7011-网通孔，702-金属隔离层。
具体实施方式
下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本申请的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
另外，应该理解的是，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
本申请提出的方案，是要解决目前在面积有限的基片表面集成量子比特以及对应的信号传输线的方式导致量子比特数量的难以实现扩展的问题。
如图1所示的量子芯片结构，为现有技术中本申请人设计出的在二维基片表面形成的6个量子比特40的以及对应的信号传输线20的结构图，从图中可以看到，6个量子比特40在基片表面占据的结构尺寸并不多，其他大部分的表面结构被信号传输线20占据，而且受限于量子比特40的物理结构，会限制信号传输线20的布线。可以想象的是，如果在此二维基片表面集成更多位量子比特40时，由于芯片的尺寸限制，集成难度非常大，难以实现量子比特40数量的扩展。经过发明人的研究和实验，提出了一种新的易于实现量子比特40数量扩展的量子芯片结构。
本申请实施例的一方面，提供了一种量子芯片。
图2为本申请实施例提供的一种量子芯片的结构示意图。
结合图2所示，本申请实施例提供的一种量子芯片，包括：一基础衬底10，所述基础衬底10上形成有信号传输线20；至少一绝缘衬底30，位于所述基础衬底10上，所述绝缘衬底30上形成有量子比特40和贯穿所述绝缘衬底30的通孔50，所述通孔50内形成有金属件60，所述金属件60的两端分别电连接所述信号传输线20和所述量子比特40。
具体的，基础衬底10可以包括半导体芯片领域中的衬底，例如蓝宝石衬底、硅衬底、碳化硅衬底、氮化镓衬底等，本申请优先选用碳化硅衬底作为基础衬底10，便于形成的量子芯片具有良好的导热性，大大的降低了量子芯片工作时的热功耗，进而使得包含量子芯片的量子计算系统中的热功耗和热辐射降低。
此外，将对量子比特40进行调控的信号传输线20全部集成于基础衬底10上，将量子比特40形成于另外的绝缘衬底30上，可以降低信号传输线20上的信号对另外的量子比特40的串扰影响，使得对相连接的量子比特40的调控更精确。
其中，在基础衬底10上形成信号传输线20的过程，可以参考现有技术中半导体芯片制备工艺流程，首先在基础衬底10表面通过蒸镀、原子沉积等方法形成一层金属层；进而对金属层进行图形化、曝光、显影以及刻蚀形成所需要的信号传输线20。更详细的过程本申请实施例不再赘述。
当在基础衬底10上形成用于对量子比特40进行调控的信号传输线20之后，在基础衬底10上在形成一层绝缘衬底30，用于布置量子比特40的电路结构。其中，可以通过单独加工绝缘衬底30并移植到基础衬底10上的方式，也可以通过原子沉积、喷镀等工艺方法在基础衬底10上直接形成绝缘衬底30。本申请采用第二种方法，即在基础衬底10上通过喷镀工艺形成绝缘衬底30。需要补充的是，基础衬底10表面形成有信号传输线20的，在基础衬底10上形成的绝缘衬底30覆盖在信号传输线20的表面进而将信号传输线20和量子比特40的电路结构隔离，起到绝缘、隔离的作用。
因此，当形成了位于信号传输线20表面的绝缘衬底30之后，可以在绝缘衬底30的表面形成量子比特40的电路结构。当然，此时形成的量子比特40的电路结构与信号传输线20是断路的，在形成量子比特40的电路结构之前，需要先在绝缘衬底30上形成贯穿绝缘衬底30的通孔50，并在通孔50内填充金属件60，这样可以通过金属件60使得所述信号传输线20和所述量子比特40实现电连接。在绝缘衬底30上制备好通孔50和通孔50内的金属件60之后，最后在绝缘衬底30表面形成量子比特40的电路结构。
其中，形成的量子比特40的电路结构是与金属件60的一端电连接的，而金属件60的另一端是与基础衬底10上的信号传输线20电连接，通过金属件60将量子比特40的电路结构和信号传输线20电连接，使得信号传输线20和量子比特40之间实现信号传输，构建了完整的量子比特40的电路结构。
与现有技术相比，本申请通过将所述信号传输线20和所述量子比特40分别形成于基础衬底10和绝缘衬底30上，并形成贯穿绝缘衬底30的通孔50和通孔50内的金属件60，通过金属件60将基础衬底10上的信号传输线20和绝缘衬底30上的量子比特40进行电连接，实现所述信号传输线和所述量子比特之间的信号传输，组成位于不同层的完整的量子比特40电路，同时可以叠层多个绝缘衬底30用于形成位于不同层上的量子比特40，共同形成量子比特40数量易于扩展的量子芯片，提高了量子芯片的集成度。
示例性的，如图3所示，本申请实施例提供的所述信号传输线20包括：与所述量子比特40耦合连接的量子比特控制信号线201，用于对所述量子比特40的信息进行控制；与所述量子比特40耦合连接的量子比特微波谐振腔202，用于对所述量子比特40的信息进行读取；与所述量子比特微波谐振腔202耦合连接的量子比特读取信号线203，用于对所述量子比特微波谐振腔202输出的信息进行读取。
在量子计算领域，运行量子计算的量子芯片上集成了多个运算单元(即量子比特40)，每个量子比特40均为一个二能级系统，其能级系统的跃迁频率、跃迁能量均通过施加的调控信号进行控制，比如通过施加直流偏置信号调控量子比特40的跃迁频率以及施加微波信号调控量子比特40的跃迁能量。因此，每个量子比特40都需要设置对应的量子比特控制信号线201，用于施加调控信号传输至该量子比特40。此外，对于调控后的量子比特40的信息进行读取，还需要设置对应的量子比特读取信号线203，读取该量子比特40，由于量子比特40对信号的响应灵敏度非常高，量子比特40不能通过量子比特读取信号线203直接读取，需要借助量子比特微波谐振腔202间接读取，进而通过量子比特读取信号线203读取量子比特微波谐振腔202反馈的量子比特40的信息。
示例性的，如图3所示，本申请实施例提供的所述量子比特微波谐振腔202包括共面波导传输线。量子比特微波谐振腔202形成在基础衬底10上，采用共面波导传输线形式，易于制备，而且相对于微带传输线的形式，共面波导传输线上传输的信号之间的串扰更小。
如图4所示，示例性的，本申请实施例提供的量子芯片还包括隔离层70，所述隔离层70位于所述基础衬底10和所述绝缘衬底30之间，所述通孔50贯穿所述隔离层70。
本申请实施例提供了一种量子芯片结构，即在基础衬底10和绝缘衬底30之间形成一层隔离层70。其中，隔离层70也是需要保证基础衬底10上的信号传输线20和绝缘衬底30上的量子比特40之间能够实现电连接的，因此形成的隔离层70也需要被通孔50贯穿，即通孔50贯穿绝缘衬底30和隔离层70，且在通孔50内形成金属件60，通过金属件60的两端分别电连接基础衬底10上的信号传输线20和绝缘衬底30上的量子比特40，实现所述信号传输线20和所述量子比特40之间的信号传输。
本申请人在具体实施和测试过程中发现，在基础衬底10和绝缘衬底30之间形成隔离层70时，可以提高基础衬底10上的信号传输线20和绝缘衬底30上的量子比特40之间的隔离效果，使得信号传输线20上传输的信号对其他量子比特40的串扰影响更小。示例性的，本申请实施例提供的所述隔离层70包括：位于所述基础衬底10上的绝缘隔离层701，所述绝缘隔离层701覆盖所述信号传输线20，所述通孔50贯穿所述绝缘隔离层701；位于所述绝缘隔离层701上的金属隔离层702，所述金属隔离层702上形成有网通孔7011，其中，所述通孔50位于所述网通孔7011内。
本申请实施例在形成隔离层70时，采用金属隔离层702，将金属隔离层720设置于基础衬底10和绝缘沉底30之间，使得基础衬底10上的信号传输线20和绝缘衬底30上的量子比特40之间的隔离效果较好。其中，金属隔离层702的材质包括铜、铝、金、铌中的一种或者其他材质的金属、合金，能够起到隔离的效果均可以，本申请在具体实施时，优先选用铜，其成本低、制备工艺简单。
此外，金属隔离层702不仅位于基础衬底10上，也是覆盖信号传输线20并与信号传输线20接触的，若直接在信号传输线20上形成金属隔离层702，会使得金属隔离层702与信号传输线20直接短路，因此，在金属隔离层702和信号传输线20之间还需要设置绝缘隔离层701，用于保护信号传输线20不被金属隔离层702短路。而金属隔离层702的上表面形成的绝缘衬底30，由于绝缘衬底30为绝缘材质，因此不会对绝缘衬底30上形成的量子比特40产生影响。其中，绝缘隔离层701的材质包括二氧化硅、非晶硅、特氟龙中的一种，本申请在具体实施时，优先选用二氧化硅，其制备工艺简单。
需要补充的是，在基础衬底10和绝缘衬底30之间形成的绝缘隔离层701和金属隔离层702，也是需要形成通孔50的。而且由于金属隔离层702为金属隔离层，因此金属隔离层702上还需要形成一个孔径比通孔50更大的网通孔7011，且网通孔7011与通孔50同轴设置，使得通孔50位于所述网通孔7011内，以保证贯穿金属隔离层的通孔50内的金属件60不会与金属隔离层702短路。
如图5a所示，本申请实施例提供了一种金属隔离层702上形成网通孔7011的结构，其中，在金属隔离层702上形成网通孔7011，可以先在绝缘隔离层701上形成一层金属层，进而通过刻蚀的工艺形成网通孔7011。网通孔7011的位置，需要依据通孔50的位置设定，保证贯穿绝缘衬底30、绝缘隔离层701以及金属隔离层702的通孔50位于网通孔7011内部，确保通孔50内的金属件60在将基础衬底10上的信号传输线20和绝缘衬底30上的量子比特40电连接之后，不会与金属隔离层702短路。
图5a所示的金属隔离层702的孔为网通孔7011结构，除此之外，还可以有多种孔状结构，如图5b、图5c、图5d等所示的条形状孔等，能满足金属隔离层702上的孔能包围通孔50，确保金属隔离层702不会与通孔50内的金属件60短路即可。
如图6所示，示例性的，本申请实施例提供的所述至少一绝缘衬底包括第一绝缘衬底301和第二绝缘衬底302；位于所述基础衬底10上的所述第一绝缘衬底301，所述第一绝缘衬底301上形成有第一量子比特401和贯穿所述第一绝缘衬底301的通孔50，所述通孔50内形成有金属件60，所述金属件60的两端分别电连接所述信号传输20和所述第一量子比特401，用于实现所述信号传输线20和所述第一量子比特401之间的信号传输；位于所述第一绝缘衬底301上的所述第二绝缘衬底302，所述第二绝缘衬底302上形成有第二量子比特402和贯穿所述第二绝缘衬底302的通孔50，所述通孔50内形成有金属件60，所述金属件60的两端分别电连接所述信号传输线20和所述第二量子比特402，用于实现所述信号传输线20和所述第二量子比特402之间的信号传输。
具体的，绝缘衬底30可以设置为多层，比如当超导量子芯片的量子比特40数量较多，在一层绝缘衬底30上难以集成较多的量子比特40的电路结构时，可以形成多层层叠的绝缘衬底30，其中每个衬底表面都可以形成量子比特40的电路结构，此外多层绝缘衬底30上均需要形成贯穿所绝缘衬底30的通孔50，并在通孔50内形成金属件60，进而将多层绝缘衬底30表面的量子比特40电路均通过金属件60电连接到基础衬底10上的信号传输线20。
本申请实施例描述的第一绝缘衬底301和第二绝缘衬底302仅为示例的，在第二绝缘衬底302上还可以继续形成第三绝缘衬底、第四绝缘衬底以及更多的绝缘衬底。其中，在每层绝缘衬底30上都需要形成贯穿的通孔50并在通孔50内形成金属件60。通过形成多层层叠的绝缘衬底30用于布置量子比特40的电路结构，可以大大的提升量子芯片上的量子比特40的集成度，而且在制备过程中，采用相同的工艺流程，易于生产和制备。
作为示例的，如图7所示的第一绝缘衬底301表面的量子比特401电路结构图以及图8所示的第二绝缘衬底302表面的量子比特402的电路结构图，其中对应的基础衬底10结构图如图3所示。具体的，第一绝缘衬底301和第二绝缘衬底302上的每一个量子比特401以及量子比特401的电路结构旁边都形成有2个通孔50，即控制信号线通孔501，每个通孔50内都形成有一个金属件60，用于电连接量子比特控制信号线201，用于将控制量子比特40能级系统的跃迁频率和跃迁能量的信号传输至量子比特40。此外，远离量子比特40结构的一端也形成有一个通孔50，即读取信号线通孔502，借助通孔50内的金属件60与位于基础衬底10上的量子比特微波谐振腔202电连接，用于将量子比特40的信息传输至读取信号线通孔502。
参考图3中基础衬底10表面的信号传输线20的电路图，每一个量子比特40都至少配对形成2个控制信号线通孔501和1个读取信号线通孔502，通过3个通孔50内的金属件60将控制信号线通孔501、信号线通孔502电连接到相应的量子比特40。
示例性的，本申请实施例提供的所述金属件60完全填充所述通孔50。金属件60形成于通孔50内，用于实现基础衬底10和绝缘沉底30上的电路结构的电连接。在具体制备的过程中，可以采用喷镀的方式在通孔50内表面形成金属膜形状的金属件60、也可以在通孔50内部形成柱状的金属件60。本申请在实施时，采用柱状，可以避免形成的通孔50以及在通孔50表面喷镀形成的金属层不均匀，粗糙度较高，影响传输的控制信号。在形成柱状的金属件60时，可以通过完全填充通孔50来获得。
如图7、图8和图9所示，示例性的，本申请实施例提供的所述绝缘衬底30上形成有用于连接所述量子比特40和所述金属件60的电容420，相邻的所述量子比特40之间也通过所述电容420耦合。量子比特40与量子比特微波谐振腔202是耦合连接的，而微波谐振腔202是与金属件60直接电连接的，因此量子比特40和金属件60之间设置有电容420，同时两个相邻量子比特40之间也是具有耦合作用的，因此，形成一个十字型的电容420。十字型的电容420的第一端直接电连接量子比特40，电容420的第二端耦合连接通孔50内的金属件，进而与量子比特微波谐振腔202电连接，电容420的第三端和第四端分别与相邻的量子比特40耦合连接，实现相邻量子比特40之间的耦合作用。
如图9所示，示例性的，当本申请的的量子芯片为超导量子芯片时，量子比特40包括超导环410和所述电容420。，量子芯片上的量子比特40为由非线性电感和谐振电容形成的二能级系统，其中非线性电感即并联连接的超导环410，谐振电容也是基于电容420形成的，即图9中与超导环410连接的中间十字传输线与周围的地(绝缘衬底30上的相对“地”)形成的电容。需要补充的是，连接量子比特40的通孔50和通孔50内的金属件60均是与超导环410连接的。通过超导环410和谐振电容形成等同LC谐振(经典谐振电路)的二能级谐振器系统，进而通过与超导环410连接的金属件60接收基础衬底10上的信号传输线20上传输的控制信号，对二能级谐振系统进行调控。其中，量子比特结构包括但不限于本实施例中的超导环410和电容420的结构。
示例性的，本申请实施例提供的所述超导环410包括至少2个并联连接的超导约瑟夫森结。超导环410在二能级谐振系统中充当非线性电感的作用，通过金属件60连接信号传输线20上施加的控制信号对超导环410进行调控，具体的，通过磁通调制。即将超导环410形成为由至少2个并联连接的超导约瑟夫森结形成的闭合回路，并通过闭合回路感应磁通的变化(磁通变化由信号传输线20上施加的偏置电压调控)，实现对闭合回路即超导环410的参数的调整效果。
继续如图2和图3所示，示例性的，本申请实施例提供的量子芯片还包括信号端101，所述信号端101形成于所述基础衬底10的侧面，与所述信号传输线20一一电连接。基础衬底10上的信号传输线20用于接收调控信号，其中，调控信号是由外界信号源提供的，因此量子芯片上需要形成信号端101口，接收外界信号源提供的控制信号，并通过信号传输线20以及金属件60传输到量子比特40上。本申请提供的量子芯片上的信号传输线20形成于基础衬底10，因此将信号端101也形成于基础衬底10上，便于与信号传输线20直接电连接，同时为了便于与外部信号源连接以接收控制信号，将信号端101形成于基础衬底10的侧面，类似半导体芯片的引脚功能。
本申请实施例的另一方面，提供了一种量子芯片制备方法。
图10为本申请实施例提供的一种量子芯片制备方法。
如图10所示，并结合图2和图4所示，本申请实施例提供的一种量子芯片制备方法，包括：
步骤S10：提供一基础衬底10，在所述基础衬底10上形成信号传输线20；
具体的，提供一基础衬底10(可以是蓝宝石衬底、硅衬底等)，首先在基础衬底10表面通过蒸镀、原子沉积等方法形成一层超导金属层；进而对金属层进行图形化、曝光、显影以及刻蚀形成所需要的信号传输线20。
步骤S20：在所述基础衬底10上形成至少一个绝缘衬底30，所述绝缘衬底30上形成有量子比特40和贯穿所述绝缘衬底30的通孔50，所述通孔50内形成有金属件60，所述金属件60的两端分别电连接所述信号传输线和所述量子比特。
当在基础衬底10上形成信号传输线20后，在基础衬底10上通过原子沉积或者喷镀的工艺方法在基础衬底10上形成绝缘衬底30，在绝缘衬底30上形成贯穿绝缘衬底30的通孔50，并在通孔50内填充金属形成金属件60，这样可以使得绝缘衬底30的两面的电路结构可以通过金属件60实现电连接。
如图11所示，并结合图6所示，示例的，本申请实施例提供一种在所述基础衬底10上形成至少一个绝缘衬底30的方法，包括：
步骤S210：在所述基础衬底10上形成第一绝缘衬底301，并在所述第一绝缘衬底301上形成第一量子比特401和贯穿所述第一绝缘衬底301的通孔50，所述通孔内形成有金属件60，所述金属件60用于实现所述信号传输线20和所述第一量子比特301之间的信号传输。
步骤S220：在所述第一绝缘衬底301上形成第二绝缘衬底302，并在所述第二绝缘衬底302上形成第二量子比特402及贯穿所述第二绝缘衬底302和所述第一绝缘衬底301的通孔50，所述通孔内形成有金属件60，所述金属件60用于实现所述信号传输线20和所述第二量子比特402之间的信号传输。
以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果，以上所述仅为本申请的较佳实施例，但本申请不以图面所示限定实施范围，凡是依照本申请的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本申请的保护范围内。

Claims (11)

1.一种量子芯片，其特征在于，包括：
一基础衬底，所述基础衬底上形成有信号传输线；
至少一绝缘衬底，所述绝缘衬底位于所述基础衬底上，所述绝缘衬底上形成有量子比特及贯穿所述绝缘衬底的通孔，所述通孔内形成有金属件，所述金属件的两端分别电连接所述信号传输线和所述量子比特。
2.根据权利要求1所述的量子芯片，其特征在于，所述信号传输线包括：
与所述量子比特耦合连接的量子比特控制信号线，所述量子比特控制信号线用于对所述量子比特的信息进行控制；
与所述量子比特耦合连接的量子比特微波谐振腔，所述量子比特微波谐振腔用于对所述量子比特的信息进行读取；以及
与所述量子比特微波谐振腔耦合连接的量子比特读取信号线，所述量子比特读取信号线用于对所述量子比特微波谐振腔输出的信息进行读取。
3.根据权利要求2所述的量子芯片，其特征在于，所述量子比特微波谐振腔包括共面波导传输线。
4.根据权利要求1所述的量子芯片，其特征在于，还包括隔离层，所述隔离层位于所述基础衬底和所述绝缘衬底之间，所述通孔贯穿所述隔离层。
5.根据权利要求4所述的量子芯片，其特征在于，所述隔离层包括：
位于所述基础衬底上的绝缘隔离层，所述绝缘隔离层覆盖所述信号传输线，且所述通孔贯穿所述绝缘隔离层；以及
位于所述绝缘隔离层上的金属隔离层，所述金属隔离层上形成有网通孔，其中，所述通孔位于所述网通孔内。
6.根据权利要求1所述的量子芯片，其特征在于，所述至少一绝缘衬底包括：
位于所述基础衬底上的第一绝缘衬底，所述第一绝缘衬底上形成有第一量子比特及贯穿所述第一绝缘衬底的通孔，所述通孔内形成有金属件，所述金属件的两端分别电连接所述信号传输线和所述第一量子比特；以及
位于所述第一绝缘衬底上的第二绝缘衬底，所述第二绝缘衬底上形成有第二量子比特及贯穿所述第二绝缘衬底和所述第一绝缘衬底的通孔，所述通孔内形成有金属件，所述金属件的两端分别电连接所述信号传输线和所述第二量子比特。
7.根据权利要求1所述的量子芯片，其特征在于，所述金属件完全填充所述通孔。
8.根据权利要求1所述的量子芯片，其特征在于，所述绝缘衬底上形成有用于连接所述量子比特和所述金属件的电容。
9.根据权利要求8所述的量子芯片，其特征在于，相邻的所述量子比特之间通过所述电容耦合作用。
10.一种量子芯片制备方法，其特征在于，包括：
提供一基础衬底，在所述基础衬底上形成信号传输线；
在所述基础衬底上形成至少一个绝缘衬底，所述绝缘衬底上形成有量子比特和贯穿所述绝缘衬底的通孔，所述通孔内形成有金属件，所述金属件的两端分别电连接所述信号传输线和所述量子比特。
11.根据权利要求10所述的制备方法，其特征在于，所述在所述基础衬底上形成至少一个绝缘衬底，所述绝缘衬底上形成有量子比特和贯穿所述绝缘衬底的通孔，所述通孔内形成有金属件，所述金属件的两端分别电连接所述信号传输线和所述第一量子比特的步骤，包括：
在所述基础衬底上形成第一绝缘衬底，在所述第一绝缘衬底上形成第一量子比特和贯穿所述第一绝缘衬底的通孔，所述通孔内形成有金属件，所述金属件的两端分别电连接所述信号传输线和所述第一量子比特；
在所述第一绝缘衬底上形成第二绝缘衬底，在所述第二绝缘衬底上形成第二量子比特及贯穿所述第二绝缘衬底和所述第一绝缘衬底的通孔，所述通孔内形成有金属件，所述金属件的两端分别电连接所述信号传输线和所述第二量子比特。
CN202110264015.9A 2021-03-09 2021-03-09 一种量子芯片及制备方法 Active CN115050886B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110264015.9A CN115050886B (zh) 2021-03-09 2021-03-09 一种量子芯片及制备方法
EP22766130.3A EP4220745A4 (en) 2021-03-09 2022-02-16 QUANTUM CHIP AND PREPARATION METHOD
PCT/CN2022/076501 WO2022188604A1 (zh) 2021-03-09 2022-02-16 一种量子芯片及制备方法
US18/308,539 US20230276719A1 (en) 2021-03-09 2023-04-27 Quantum chip and fabrication method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110264015.9A CN115050886B (zh) 2021-03-09 2021-03-09 一种量子芯片及制备方法

Publications (2)

Publication Number Publication Date
CN115050886A true CN115050886A (zh) 2022-09-13
CN115050886B CN115050886B (zh) 2024-08-16

Family

ID=83156732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110264015.9A Active CN115050886B (zh) 2021-03-09 2021-03-09 一种量子芯片及制备方法

Country Status (4)

Country Link
US (1) US20230276719A1 (zh)
EP (1) EP4220745A4 (zh)
CN (1) CN115050886B (zh)
WO (1) WO2022188604A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115496220A (zh) * 2022-11-18 2022-12-20 材料科学姑苏实验室 一种量子比特芯片封装结构
CN115955906A (zh) * 2023-01-20 2023-04-11 深圳量旋科技有限公司 超导量子芯片及其基底、及基底的制作方法
CN116261392A (zh) * 2023-01-17 2023-06-13 深圳量旋科技有限公司 超导量子芯片及其基底、及基底的制作方法
CN116415675A (zh) * 2023-06-09 2023-07-11 中国科学技术大学 一种用于调制超导量子比特跃迁频率的系统及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2022289736A1 (en) 2021-06-11 2024-02-01 Caleb JORDAN System and method of flux bias for superconducting quantum circuits

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190044047A1 (en) * 2018-02-20 2019-02-07 Intel Corporation Package substrates with top superconductor layers for qubit devices
CN109891591A (zh) * 2016-09-13 2019-06-14 谷歌有限责任公司 减少堆叠量子器件中的损耗
WO2019117975A1 (en) * 2017-12-17 2019-06-20 Intel Corporation Through-silicon via integration for quantum circuits
WO2019117973A1 (en) * 2017-12-17 2019-06-20 Intel Corporation Qubit vertical transmission line with two parallel ground planes
WO2019117972A1 (en) * 2017-12-17 2019-06-20 Intel Corporation Qubit vertical transmission line with ground vias surrounding a signal line
WO2019117974A1 (en) * 2017-12-17 2019-06-20 Intel Corporation Qubit vertical transmission line with a ground structure surrounding a signal line
US20200012961A1 (en) * 2017-03-13 2020-01-09 Google Llc Integrating circuit elements in a stacked quantum computing device
CN214378496U (zh) * 2021-03-09 2021-10-08 合肥本源量子计算科技有限责任公司 一种量子芯片

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10134972B2 (en) * 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
US10319896B2 (en) * 2017-06-29 2019-06-11 Intel Corporation Shielded interconnects
US10811588B2 (en) * 2018-08-06 2020-10-20 International Business Machines Corporation Vertical dispersive readout of qubits of a lattice surface code architecture

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109891591A (zh) * 2016-09-13 2019-06-14 谷歌有限责任公司 减少堆叠量子器件中的损耗
US20200012961A1 (en) * 2017-03-13 2020-01-09 Google Llc Integrating circuit elements in a stacked quantum computing device
WO2019117975A1 (en) * 2017-12-17 2019-06-20 Intel Corporation Through-silicon via integration for quantum circuits
WO2019117973A1 (en) * 2017-12-17 2019-06-20 Intel Corporation Qubit vertical transmission line with two parallel ground planes
WO2019117972A1 (en) * 2017-12-17 2019-06-20 Intel Corporation Qubit vertical transmission line with ground vias surrounding a signal line
WO2019117974A1 (en) * 2017-12-17 2019-06-20 Intel Corporation Qubit vertical transmission line with a ground structure surrounding a signal line
US20190044047A1 (en) * 2018-02-20 2019-02-07 Intel Corporation Package substrates with top superconductor layers for qubit devices
CN214378496U (zh) * 2021-03-09 2021-10-08 合肥本源量子计算科技有限责任公司 一种量子芯片

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115496220A (zh) * 2022-11-18 2022-12-20 材料科学姑苏实验室 一种量子比特芯片封装结构
CN115496220B (zh) * 2022-11-18 2023-03-24 材料科学姑苏实验室 一种量子比特芯片封装结构
CN116261392A (zh) * 2023-01-17 2023-06-13 深圳量旋科技有限公司 超导量子芯片及其基底、及基底的制作方法
CN115955906A (zh) * 2023-01-20 2023-04-11 深圳量旋科技有限公司 超导量子芯片及其基底、及基底的制作方法
CN116415675A (zh) * 2023-06-09 2023-07-11 中国科学技术大学 一种用于调制超导量子比特跃迁频率的系统及方法
CN116415675B (zh) * 2023-06-09 2023-09-22 中国科学技术大学 一种用于调制超导量子比特跃迁频率的系统及方法

Also Published As

Publication number Publication date
EP4220745A1 (en) 2023-08-02
WO2022188604A1 (zh) 2022-09-15
US20230276719A1 (en) 2023-08-31
EP4220745A4 (en) 2024-05-29
CN115050886B (zh) 2024-08-16

Similar Documents

Publication Publication Date Title
CN214378496U (zh) 一种量子芯片
CN115050886A (zh) 一种量子芯片及制备方法
CN215729853U (zh) 一种量子芯片及一种量子计算机
KR102664372B1 (ko) 큐비트용 파라메트릭 증폭기
KR20160062569A (ko) 멀티 큐빗 커플링 구조
CN213934971U (zh) 一种超导量子芯片结构
US11443223B1 (en) Transmon qubit flip-chip structures for quantum computing devices
EP3937093B1 (en) Quantum computing circuit comprising a plurality of chips and method for manufacturing the same
US20220138611A1 (en) Quantum processor unit architecture for quantum computing via an arbitrarily programmable interaction connectivity graph
US20210091062A1 (en) Systems and methods for assembling processor systems
CN115438793B (zh) 一种量子芯片及其制备方法、量子计算机
CN216083732U (zh) 一种量子芯片及一种量子计算机
CN216286751U (zh) 一种超导量子芯片及一种量子计算机
CN115438795B (zh) 一种量子芯片及量子计算机
US20200335686A1 (en) Qubit frequency tuning structures and fabrication methods for flip chip quantum computing devices
Alkaraki et al. 10-GHz Low-Loss Liquid Metal SIW Phase Shifter for Phased Array Antennas
US20210111329A1 (en) Fabricating transmon qubit flip-chip structures for quantum computing devices
CN219288081U (zh) 一种超导电路和量子芯片
WO2023174307A1 (zh) 量子芯片、量子芯片的制备方法、版图结构和量子计算机
CN217982409U (zh) 读取结构、量子电路及量子芯片
JPH07235700A (ja) 超伝導超格子結晶デバイス
CN114692881A (zh) 一种超导量子芯片结构
CN218413512U (zh) 一种量子芯片及量子计算机
Phillips et al. A novel toroidal inductor structure with through-hole vias in ground plane
CN118139515B (zh) 基于通孔结构的超导量子比特器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, Hefei high tech Zone, Hefei City, Anhui Province

Applicant after: Benyuan Quantum Computing Technology (Hefei) Co.,Ltd.

Address before: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, Hefei high tech Zone, Hefei City, Anhui Province

Applicant before: ORIGIN QUANTUM COMPUTING COMPANY, LIMITED, HEFEI

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant