CN114819164B - 量子芯片结构及确定方法、装置、设备、存储介质 - Google Patents
量子芯片结构及确定方法、装置、设备、存储介质 Download PDFInfo
- Publication number
- CN114819164B CN114819164B CN202210398029.4A CN202210398029A CN114819164B CN 114819164 B CN114819164 B CN 114819164B CN 202210398029 A CN202210398029 A CN 202210398029A CN 114819164 B CN114819164 B CN 114819164B
- Authority
- CN
- China
- Prior art keywords
- qubit
- quantum chip
- qubits
- chip structure
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 238000003860 storage Methods 0.000 title claims abstract description 15
- 239000002096 quantum dot Substances 0.000 claims abstract description 377
- 230000008878 coupling Effects 0.000 claims abstract description 80
- 238000010168 coupling process Methods 0.000 claims abstract description 80
- 238000005859 coupling reaction Methods 0.000 claims abstract description 80
- 238000013507 mapping Methods 0.000 claims description 141
- 238000005516 engineering process Methods 0.000 description 48
- 238000013461 design Methods 0.000 description 39
- 238000012545 processing Methods 0.000 description 39
- 230000008569 process Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 15
- 238000004590 computer program Methods 0.000 description 10
- 230000010354 integration Effects 0.000 description 10
- 230000008901 benefit Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 9
- 238000004422 calculation algorithm Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000000007 visual effect Effects 0.000 description 6
- 238000013459 approach Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 230000004907 flux Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000005040 ion trap Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/92—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of superconductive devices
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本公开提供了量子芯片结构及确定方法、装置、设备、存储介质,涉及计算机技术领域,尤其涉及量子计算领域。具体实现方案为:n个中心量子比特组成的环状结构,其中,所述环状结构中相邻两个所述中心量子比特之间通过耦合器件连接;所述n为大于等于3的自然数;中心量子比特Qi朝向所述环状结构的外侧引出的两条线状结构;其中,所述两条线状结构中的第一线状结构中包含有ai个第一量子比特;所述两条线状结构中的第二线状结构中包含有bi个第二量子比特。如此,得到了一种具有较高连通性的量子芯片结构。
Description
技术领域
本公开涉及计算机技术领域,尤其涉及量子计算领域。
背景技术
衡量量子芯片的性能好坏有诸多因素,连通性是其中一个关键指标。因此,如何从量子硬件层面设计尽可能高连通性的超导量子芯片变成了一个非常重要的问题。
发明内容
本公开提供了一种量子芯片结构及确定方法、装置、设备、存储介质。
根据本公开的一方面,提供了一种量子芯片结构,包括:
n个中心量子比特组成的环状结构,其中,所述环状结构中相邻两个所述中心量子比特之间通过耦合器件连接;所述n为大于等于3的自然数;
中心量子比特Qi朝向所述环状结构的外侧引出的两条线状结构;其中,所述两条线状结构中的第一线状结构中包含有ai个第一量子比特;所述两条线状结构中的第二线状结构中包含有bi个第二量子比特;所述ai为大于等于1的自然数,所述bi为大于等于1的自然数;所述i为大于等于0小于等于n-1的自然数。
根据本公开的另一方面,提供了一种确定方法,包括:
获取待进行确定的量子芯片结构的总量子比特数量N;其中,所述量子芯片结构为以上所述的量子芯片结构;
至少基于所述总量子比特数量N,确定所述量子芯片结构的目标映射距离,其中,所述目标映射距离是基于所述量子芯片结构中目标量子比特对的子映射距离确定的,所述子映射距离表征所述目标量子比特对中一个目标量子比特到达另外一个目标量子比特所需经过的耦合器件的最小数量;所述目标量子比特对中目标量子比特为以下之一:所述量子芯片结构的环状结构中的中心量子比特,中心量子比特Qi对应的第一线状结构中的第一量子比特,中心量子比特Qi对应的第二线状结构中的第二量子比特,所述i为大于等于0的自然数。
根据本公开的再一方面,提供了一种确定装置,包括:
获取模块,用于获取待进行确定的量子芯片结构的总量子比特数量N;其中,所述量子芯片结构为以上所述的量子芯片结构;
第一确定模块,用于至少基于所述总量子比特数量N,确定所述量子芯片结构的目标映射距离,其中,所述目标映射距离是基于所述量子芯片结构中目标量子比特对的子映射距离确定的,所述子映射距离表征所述目标量子比特对中一个目标量子比特到达另外一个目标量子比特所需经过的耦合器件的最小数量;所述目标量子比特对中目标量子比特为以下之一:所述量子芯片结构的环状结构中的中心量子比特,中心量子比特Qi对应的第一线状结构中的第一量子比特,中心量子比特Qi对应的第二线状结构中的第二量子比特,所述i为大于等于0的自然数。
根据本公开的再一方面,提供了一种电子设备,包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行以上所述的方法。
根据本公开的再一方面,提供了一种量子芯片,包括以上所述的量子芯片结构。
根据本公开的再一方面,提供了一种量子计算机,包括以上所述的量子芯片,以及与所述量子芯片连接的外部控制系统。
根据本公开的再一方面,提供了一种存储有计算机指令的非瞬时计算机可读存储介质,其中,所述计算机指令用于使所述计算机执行以上所述的方法。
根据本公开的再一方面,提供了一种计算机程序产品,包括计算机程序,所述计算机程序在被处理器执行时实现以上所述的方法。
如此,得到了一种具有较高连通性的量子芯片结构。
应当理解,本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征,也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
附图用于更好地理解本方案,不构成对本公开的限定。其中:
图1是根据本公开实施例量子芯片结构的结构示意图;
图2是根据本公开实施例确定方法的流程示意图一;
图3是根据本公开实施例确定方法的流程示意图二;
图4是根据本公开实施例确定方法的流程示意图三;
图5(a)和图5(b)是根据本公开实施例量子芯片结构在一具体示例中的结构图;
图6(a)至图6(c)是根据本公开实施例量子芯片结构在另一具体示例中的结构图;
图7(a)至图7(e)是根据本公开实施例量子芯片结构的布线流程示意图;
图8是根据本公开实施例量子芯片结构与现有方案的连通性对比图;
图9是根据本公开实施例确定装置的结构示意图;
图10是用来实现本公开实施例的确定方法的电子设备的框图。
具体实施方式
以下结合附图对本公开的示范性实施例做出说明,其中包括本公开实施例的各种细节以助于理解,应当将它们认为仅仅是示范性的。因此,本领域普通技术人员应当认识到,可以对这里描述的实施例做出各种改变和修改,而不会背离本公开的范围和精神。同样,为了清楚和简明,以下的描述中省略了对公知功能和结构的描述。
近年来量子计算成为学术界和工业界研究和发展的重要方向。相比于传统计算,量子计算在求解诸如大数分解之类的问题上展现出显著优势,而且,对诸如量子多体系统、量子化学模拟等前沿研究也具有重要意义。在硬件实现上,量子计算拥有多种技术方案,比如超导量子电路、离子阱、光量子等等。受益于退相干时间长、易操控和读取、可扩展性强等优势,超导量子电路被认为是业界最有前景的量子计算硬件的候选者。因此,作为超导量子计算(即利用超导量子电路进行的量子计算)的关键部分,集成多个超导量子比特的超导量子芯片的设计、研发和制备则具有非常重要的意义。
实际应用中,衡量量子芯片(比如超导量子芯片)的性能好坏有诸多因素,连通性是其中一个关键指标。这里,所谓连通性指量子芯片(比如超导量子芯片)中一个量子比特与剩余其他量子比特间的连通程度。以超导量子芯片为例,区别于离子阱量子计算,在超导量子电路中超导量子比特只能与相邻的超导量子比特进行耦合。受此限制,两超导量子比特门也局限在相邻超导量子比特间实现。然而,实践中为了实现任意两超导量子比特间的量子门操作,需要非相邻超导量子比特之间的耦合。基于此,将算法层面的量子电路(也即逻辑量子电路)映射为满足超导量子芯片物理限制的物理层面物理量子电路则成为一个很重要的课题。这种映射虽然某种程度解决了问题,但带来的代价是需要额外引入大量的两比特量子门(也即两超导量子比特门),无疑极大地降低了计算的效率与精度。于是,如何从量子硬件层面设计尽可能高连通性的超导量子芯片变成了一个非常重要的问题。
而且,在超导量子芯片设计过程中,还需要提前考虑到后续微纳加工工艺的可行性和良品率(可以理解的是,超导量子芯片的制备通常需要采用微纳加工工艺)。目前业界有2D(2Dimensional)微纳加工工艺,即所有的核心器件(比如量子比特、读取谐振腔等)以及各种连接线(比如读取线、控制线)均放置在同一个2D平面上。在2D微纳加工工艺中,如果两条连接线不得不交叉,则需要进一步引入空气桥(Air-bridge)工艺。近些年,更为先进的3D(3dimensional)微纳加工工艺也逐渐被应用到大规模可扩展的超导量子芯片的制备中;使用3D微纳加工工艺,核心器件和连接线通常会分布在不同的层,再通过倒装(flip-chip)技术或者硅穿孔(Through Silicon Via,TSV)技术将不同层连接在一起。
固然3D微纳加工工艺在超导量子芯片的实践和应用为接下来规模化带来了新的思路,但是其良品率过度依赖于新工艺的成熟度。因此,是否能够使用更为成熟的2D微纳加工工艺中,并且在不使用空气桥(这里,2D微纳加工工艺中空气桥的使用同样会导致串扰或者良品率下降)情况下,兼顾可行性、良品率及强连通性,
基于此,本公开方案提供了一种通用的量子芯片结构,能够在不采用空气桥工艺的情况下实现量子比特间的强连通性,同时,兼顾可行性和良品率。与业界常见2D设计方案相比,本发明方案在连通性上呈现出显著优势;甚至会优于业界一些基于3D工艺设计的方案。而且,本公开方案还能在给定量子比特的总数目后,高效地确定连通性高的量子芯片结构。
具体地,图1是根据本公开实施例量子芯片结构的结构示意图,具体地,如图1所示,所述量子芯片结构,包括:
n个中心量子比特组成的环状结构,其中,所述环状结构中相邻两个所述中心量子比特之间通过耦合器件(如图1环状结构中的实线所示)连接;所述n为大于等于3的自然数;
中心量子比特Qi朝向所述环状结构的外侧引出的两条线状结构;其中,所述两条线状结构中的第一线状结构中包含有ai个第一量子比特;所述两条线状结构中的第二线状结构中包含有bi个第二量子比特;
这里,所述ai为大于等于1的自然数,所述bi为大于等于1的自然数;所述i为大于等于0小于等于n-1的自然数。
这里,所述环状结构的外侧指:朝向所述环状结构的外部的任意方向。
值得注意的是,本公开方案所述的线状结构可以为直线结构、曲线结构、或波浪线结构等,本公开方案对此不进行穷举。而且,本公开方案线状结构的长度可基于实际设计过程中线状结构上量子比特的数量而确定;本公开方案对同一中心量子比特所引出的两条线状结构之间的夹角(如图1所示的角1)也不作限制,同理,不同夹角,如角1和角2等,可以相同,也可以不相同,本公开方案对此也不作限制。
在一具体示例中,所述耦合器件也可以使用量子比特来实现,其核心功能是调节连接的两量子比特(比如连接的两中心量子比特,或两第一量子比特,或第二量子比特等)之间的耦合强度。
这里,可以理解的是,本公开方案所述中心量子比特、第一量子比特、第二量子比特中的“中心”,“第一”和“第二”并非用于限制本公开方案,仅为了清楚描述量子芯片结构;实际应用中,三者所选用量子比特的类型可以相同,或者不同,本公开方案对此不作限制。
可以理解的是,图1所示的环状结构和线状结构仅为一示例,并非用于限制本公开方案。
这样,与业界常见量子芯片设计方案相比,本公开方案能够通过简单的微纳加工工艺来实现,比如,只需2D微纳加工工艺就可以完成本公开方案所提供的量子芯片结构,且在整个工艺过程中不会用到空气桥工艺,工艺简单、良品率高,且成本较低。而且,本公开方案的量子芯片结构还具有较高的连通性,如此,为后续设计出高性能的量子芯片提供了结构支持。
另外,由于本公开方案线状结构是朝向环状结构的外侧引出的,所以空间布局合理,空间使用率大,与业界场景2D方案相比,本公开方案充分使用了整个空间,留出了充足的空间,为后续布置读取谐振腔、读取线、控制线提供了便利。而且,量子芯片结构的集成度也高。
再有,本公开方案对中心量子比特、第一量子比特和第二量子比特的数量不作限制,可扩展性强。
在本公开方案的一具体示例中,所述第一线状结构中与所述中心量子比特Qi相邻的第一量子比特,与所述中心量子比特Qi通过耦合器件连接的;和/或,所述第二线状结构中与所述中心量子比特Qi相邻的第二量子比特,与所述中心量子比特Qi通过耦合器件连接的。
也就是说,在一示例中,所述第一线状结构中与所述中心量子比特Qi相邻的第一量子比特(也即所述第一线状结构中的首个量子比特),与所述中心量子比特Qi通过耦合器件连接的。在另一示例中,所述第一线状结构中与所述中心量子比特Qi相邻的第二量子比特(也即所述第二线状结构中的首个量子比特),与所述中心量子比特Qi通过耦合器件连接的。又或者,如图1所示,所述第一线状结构中与所述中心量子比特Qi相邻的第一量子比特(所述第一线状结构中的首个量子比特),与所述中心量子比特Qi通过耦合器件连接的;以及所述第一线状结构中与所述中心量子比特Qi相邻的第二量子比特(所述第二线状结构中的首个量子比特),与所述中心量子比特Qi通过耦合器件连接的。
可以理解的是,图1仅为示例性的,实际应用中,量子比特之间还可以通过其他结构连接,本公开方案对此不作穷举。
这样,与业界常见量子芯片设计方案相比,本公开方案能够通过简单的微纳加工工艺来实现,比如,只需2D微纳加工工艺就可以完成本公开方案所提供的量子芯片结构,且在整个工艺过程中不会用到空气桥工艺。而且,本公开方案的量子芯片结构还具有较高的连通性,如此,为后续设计出高性能的量子芯片提供了结构支持。
在本公开方案的一具体示例中,所述第一线状结构中存在两个或两个以上的第一量子比特的情况下,相邻两个所述第一量子比特之间通过耦合器件连接;和/或,所述第二线状结构中存在两个或两个以上的第二量子比特的情况下,相邻两个所述第二量子比特之间通过耦合器件连接。
也就是说,在一示例中,所述第一线状结构中相邻两个第一量子比特之间通过耦合器件连接。在另一示例中,所述第二线状结构中相邻两个第二量子比特之间通过耦合器件连接。又或者,如图1所示,所述第一线状结构中相邻两个第一量子比特之间通过耦合器件连接,以及,所述第二线状结构中相邻两个第二量子比特之间通过耦合器件连接。
这里,值得注意的是,如图1所示,在所述量子芯片结构中相邻两个量子比特之间均是通过耦合器件连接的场景下,所述量子芯片结构中量子比特的总数量,即中心量子比特、第一量子比特和第二量子比特的总数量,与该量子芯片结构中耦合器件的总数量相同。
可以理解的是,本公开方案的线状结构中存在多个量子比特的情况下,量子比特之间的间隔,比如第一线状结构中第一量子比特之间的第一间隔(或第二线状结构中第二量子比特之间的第二间隔)可基于实际设计需求而设置,本公开方案对此也不作限制。同理,对不同线状结构中量子比特之间间隔(比如第一间隔、第二间隔),以及不同中心量子比特所对应的第一间隔(或第二间隔)也可以相同或不相同,本公开方案对此不作限制。
这样,与业界常见量子芯片设计方案相比,本公开方案能够通过简单的微纳加工工艺来实现,比如,只需2D微纳加工工艺就可以完成本公开方案所提供的量子芯片结构,且在整个工艺过程中不会用到空气桥工艺。而且,本公开方案的量子芯片结构还具有较高的连通性,如此,为后续设计出高性能的量子芯片提供了结构支持。
在本公开方案的一具体示例中,所述环状结构为凸多边形,所述环状结构中所述中心量子比特为所述凸多边形的顶点,连接相邻两个所述中心量子比特的耦合器件为所述凸多边形的边。如图1所示的中心区域,形成了凸n边形。这里,可以理解的是,凸n边形中的各边,也即相邻两个中心量子比特之间的间隔,可以相同,也可以不相同,本公开方案对此不作限制,图1仅为一示例,本公开方案对此不作穷举。
这样,与业界常见2D方案相比,本公开方案所述的量子芯片结构空间布局合理,空间使用率大,充分使用了整个空间,为后续布置读取谐振腔、读取线、控制线提供了便利。同时,还能使量子芯片结构集成度更高。
在本公开方案的一具体示例中,所述凸多边形为正多边形。也即,该示例中,相邻两个中心量子比特之间的间隔相同。
这样,与业界常见2D方案相比,本公开方案所述的量子芯片结构空间布局合理,空间使用率大,充分使用了整个空间,为后续布置读取谐振腔、读取线、控制线提供了便利。同时,还能使量子芯片结构集成度更高。
在本公开方案的一具体示例中,不同所述中心量子比特所引出的线状结构不交叉。可以理解的是,如图1所示,除中心量子比特所引出的两条线状结构,如中心量子比特Qi(i取值为0至n-1)所引出的第一线状结构和第二线状结构中存在交点(该交点即为中心量子比特Qi)外,不同中心量子比特所引出的第一线状结构之间不交叉,不同中心量子比特所引出的第二线状结构之间不交叉,中心量子比特所引出的第一线状结构,与其他中心量子比特所引出的第二线状结构之间不交叉,同理,中心量子比特所引出的第二线状结构,与其他中心量子比特所引出的第一线状结构之间也不交叉。这样,在整个工艺过程中不会用到空气桥工艺,最大程度地避免了串扰,而且,相比常见量子芯片设计方案相比,只需要2D微纳加工工艺就可以完成本公开方案所提供的量子芯片结构,工艺流程更成熟、更简单,而且,成品率高,制造成本较低。
在本公开方案的一具体示例中,所述中心量子比特Qi所引出的第一线状结构中第一量子比特的数量ai,与所述中心量子比特Qi所引出的第二线状结构中第二量子比特的数量bi相同。
也就是说,同一中心量子比特所引出的两个线状结构中的量子比特数量相同,如此,有效提升了所述量子芯片结构的连通性。这里,可以理解的是,不同中心量子比特所对应的第一量子比特之间的数量,比如,中心量子比特Qi对应的第一量子比特的数量ai,与中心量子比特Qj(j≠i)对应的第一量子比特的数量aj相同,也可以不同。同理,不同中心量子比特所对应的第二量子比特之间的数量,比如,中心量子比特Qi对应的第二量子比特的数量bi,与中心量子比特Qj(j≠i)对应的第二量子比特的数量bj相同,或者不同。
或者,在一示例中,所述中心量子比特Qi所引出的第一线状结构中第一量子比特的数量ai,与所述中心量子比特Qi所引出的第二线状结构中第二量子比特的数量bi之间的差值小于等于预设阈值;也就是说,同一中心量子比特所引出的两个线状结构中的量子比特之间的差值小于预设阈值,比如,预设阈值为1或2等,此时,同一中心量子比特所引出的两个线状结构中的量子比特之间的差值小于等于1或2,如此,便于通过调控第一量子比特和第二量子比特之间的差值,来对量子芯片结构的连通性进行有效调整,进而为有效提升量子芯片结构的连通性奠定了基础。
在一示例中,不同中心量子比特所对应的第一量子比特数量之间的差值(即ai与aj之差)小于等于所述预设阈值,以及不同中心量子比特所对应的第二量子比特数量之间的差值(比如bi与bj之差)小于等于所述预设阈值。
可以理解的是,同一中心量子比特对应的第一量子比特和第二量子比特之间的关系,不同中心量子比特对应的第一量子比特之间的关系,不同中心量子比特对应的第二量子比特之间的关系,基于如上说明,可以存在多种组合形式,这里不作穷举,只要具有环状结构和线状结构的量子芯片结构均在本公开方案的保护范围内。
另外,还可以理解的是,本公开方案对具体的预设阈值也不作具体限制,可以基于实际需求,或者基于对连通性的需求而设置。
在本公开方案的一具体示例中,对于单个量子比特而言,通常需要与外部控制系统进行连接,比如通过量子比特控制线(如磁通控制线,或微波控制线,或者,磁通控制线和微波控制线)将量子比特与外部控制系统相连,如此,来实现对量子比特的操控。而且,在含耦合器结构的量子芯片结构中,对于每一个耦合器件(可视为一个只能调节频率的量子比特)而言,也需要一个与外部控制系统相连的耦合器控制线。基于此,所述量子芯片结构还包括如下结构:
量子比特控制线,用于将目标量子比特与外部控制系统进行连接,其中,所述目标量子比特为下述量子比特之一:所述中心量子比特,所述第一量子比特和所述第二量子比特;实际应用中,每个目标量子比特(比如,中心量子比特,或者第一量子比特,或者第二量子比特)均引出一条量子比特控制线,比如,引出一条磁通控制线或一条微波控制线;又比如,每个目标量子比特(比如,中心量子比特,或者第一量子比特,或者第二量子比特)均引出两条量子比特控制线,其中一条为磁通控制线,另外一条为微波控制线;可以理解的是,量子比特控制线的布线方式,与目标量子比特的具体结构相关,本公开方案对此不作限制。如此,便于对目标量子比特进行操控。
耦合器控制线,用于将耦合器件与外部控制系统进行连接;比如,每个耦合器件(包括连接相邻两个中心量子比特的耦合器件,连接相邻两个第一量子比特的耦合器件,连接相邻两个第二量子比特的耦合器件,连接中心量子比特和与该中心量子比特邻近的第一量子比特的耦合器件,以及连接中心量子比特和与该中心量子比特邻近的第二量子比特的耦合器件)均会引出一条耦合器控制线。如此,便于对耦合器件进行操控。
读取谐振腔,用于与所述目标量子比特进行耦合。比如,每个目标量子比特均布置一个读取谐振腔,如此,便于对该目标量子比特进行读取。
这样,便于基于量子比特控制线、耦合器控制线以及读取谐振腔实现与外部控制系统的连接,为通过外部控制系统来实现对量子芯片结构中各量子比特或耦合器件的控制奠定了基础。
在本公开方案的一具体示例中,所述量子芯片结构还包括:读取线,用于连接多个所述读取谐振腔。如此,通过读取线来实现对多个读取谐振腔的信号读取。
在本公开方案的一具体示例中,所述中心量子比特为计算量子比特。该计算量子比特指用来做计算处理的量子比特,如此,来提升得到的量子芯片结构的计算能力。
在本公开方案的一具体示例中,所述第一量子比特为计算量子比特;和/或,所述第二量子比特为计算量子比特。举例来说,所述第一量子比特为计算量子比特,或者所述第二量子比特为计算量子比特,或者第一量子比特和第二量子比特均为计算量子比特。如此,来满足计算需要,来提升得到的量子芯片结构的计算能力。
这里,在一具体示例中,所述中心量子比特、第一量子比特以及所述第二量子比特均为计算量子比特。
在本公开方案的一具体示例中,以下至少之一为超导量子比特:中心量子比特,第一量子比特,第二量子比特。
也就是说,在一种方式中,所述中心量子比特可以为超导量子比特;在另一种方式中,所述第一量子比特可以为超导量子比特。在再一方式中,所述第二量子比特可以为超导量子比特。或者,实际应用中,还可以是以上两种方式或两种以上方式的组合,即中心量子比特,第一量子比特,第二量子比特均为超导量子比特。此处不进行穷举。
在一具体实施例中,所述中心量子比特、第一量子比特以及所述第二量子比特均为超导量子比特,同时,所述耦合器件也可以具体为超导量子比特,此时,得到的量子芯片结构即为超导量子芯片结构。
需要说明的是,本公开方案所述的超导量子比特指由超导材料制备而成的量子比特。相应的,在所述量子芯片结构中的量子比特为超导量子比特的情况下,所述量子芯片结构则为超导量子芯片结构;进一步地,基于超导量子芯片结构而得到的量子芯片也为超导量子芯片。可以理解的是,这里,所述超导量子结构中所用元器件均由超导材料制备而成。如此,为得到高连通性的超导量子芯片奠定了基础。
这样,与业界常见量子芯片设计方案相比,本公开方案存在如下显著优势:
第一,微纳加工工艺相对简单;本公开方案只需2D微纳加工工艺即可完成本公开方案所述的量子芯片结构,而且,该整个过程中无需使用空气桥工艺,工艺简单、良品率高,且成本较低。
第二,量子比特连通性强。即便在2D无空气桥微纳工艺的局限下,本公开方案所提供的量子芯片结构依然具有较强的连通性。而且,受益于强连通性,本公开方案能够为设计出高性能的量子芯片提供结构支持。进一步分析发现,本公开方案量子芯片结构的连通性甚至优于业界内的一些3D方案。
第三,空间布局更加合理,空间使用率更大。与业界常见2D方案相比,本公开方案充分使用了整个空间,为后续设计读取谐振腔、读取线、控制线留出了充足的空间;而且,整体集成度更高。
第四,具有很强的拓展性。本公开方案不局限于某一个具体的设计方案,而是具有类似结构的一系列的设计方案。经过计算可知,即便拓展至上千个量子比特,本公开方案的量子芯片结构仍具有优异的连通性。
本公开方案还提供了一种确定方法,如图2所示,包括:
步骤S201:获取待进行确定的量子芯片结构的总量子比特数量N;其中,所述量子芯片结构为以上所述的任意一种量子芯片结构。该量子芯片结构可参见图1,此处不再赘述。
步骤S202:至少基于所述总量子比特数量N,确定所述量子芯片结构的目标映射距离,其中,所述目标映射距离是基于所述量子芯片结构中目标量子比特对的子映射距离确定的,所述子映射距离表征所述目标量子比特对中一个目标量子比特到达另外一个目标量子比特所需经过的耦合器件的最小数量;所述目标量子比特对中目标量子比特为以下之一:所述量子芯片结构的环状结构中的中心量子比特,中心量子比特Qi对应的第一线状结构中的第一量子比特,中心量子比特Qi对应的第二线状结构中的第二量子比特,所述i为大于等于0的自然数。可以理解的是,该目标量子比特为所述量子芯片结构中的任一量子比特。
这里,所述子映射距离,也即连接两个目标量子比特(比如目标量子比特对中的两个目标量子比特)的可行路径(也即通路)所含有耦合器件的数量的最小值。
这样,本公开方案能够在确定所需的总量子比特数量的情况下,得到高连通性的量子芯片结构,为后续设计出高性能的量子芯片提供了结构支持。
而且,该量子芯片结构,与业界常见量子芯片设计方案相比,能够通过简单的微纳加工工艺来实现,比如,只需2D微纳加工工艺就可实现本公开方案量子芯片结构,且在整个工艺过程中不会用到空气桥工艺。同时,该量子芯片结构还具有较高的连通性。
另外,由于本公开方案线状结构是朝向环状结构的外侧引出的,所以得到的量子芯片结构的空间布局合理,空间使用率大,与业界场景2D方案相比,本公开方案充分使用了整个空间,留出了充足的空间,为后续布置读取谐振腔、读取线、控制线提供了便利。同时,量子芯片结构的集成度也高。再有,本公开方案对中心量子比特、第一量子比特和第二量子比特的数量不作限制,所以,可扩展性强。
在一示例中,还可以同步输出该目标映射距离进一步地,还可以输出该目标映射距离所对应的量子芯片结构,如此,提供可视化的结构图,为后续制备得到该量子芯片结构提供的支持。
在本公开方案的一具体示例中,所述目标量子比特对为有序目标量子比特对。该示例中,所述有序目标量子比特对指目标量子比特对中两个目标量子比特是有序的,也即存在顺序关系;比如,目标量子比特Qi和目标量子比特Qj是一目标量子比特对,此时,在目标量子比特Qi和目标量子比特Qj不相同(也即i≠j)的情况下,目标量子比特对(Qi,Qj)与目标量子比特对(Qj,Qi),因目标量子比特Qi和目标量子比特Qj所在顺序不同而不同。这里,所述j为大于等于0小于等于n-1的自然数。
值得注意的是,目标量子比特到自身的子映射距离为0,即目标量子比特对(Qi,Qi)的子映射距离为0。
实际应用中,所述有序目标量子比特对可以同时使用两个计数器遍历量子芯片结构中全部的量子比特(包括中心量子比特、第一量子比特和第二量子比特)。如此,基于两个计数器即可遍历得到所述量子芯片结构中的所有有序目标量子比特对,并得到目标映射距离奠定了基础。
如此,为得到较高连通性的量子芯片结构奠定了基础,同时,提供了一种可量化方案。
在本公开方案的一具体示例中,如图3所示,所述方法包括:
步骤S301:获取待进行确定的量子芯片结构的总量子比特数量N;其中,所述量子芯片结构为以上所述的量子芯片结构。该量子芯片结构可参见图1,此处不再赘述。
步骤S302:基于所述总量子比特数量N,确定处于所述量子芯片结构的环状结构中中心量子比特的数量n的第一值,所述i为大于等于0小于等于n-1的自然数。
在一具体示例中,所述中心量子比特的数量n的第一数值为以下之一:
也就是说,n的第一值可以具体为或或或者,为三者中的至少两个或三个。这里,表示不超过的最大整数。如此,提供了一种简单可行的n的取值方案,为得到高连通性的量子芯片结构奠定了基础。
可以理解的是,上述n的取值仅为一具体示例,实际应用中,还可以为其他取值,这里不进行穷举,本公开方案对此也不作限制。
步骤S303:基于所述总量子比特数量N以及所述第一值,确定所述量子芯片结构的目标映射距离,其中,所述目标映射距离是基于所述量子芯片结构中目标量子比特对的子映射距离确定的,所述子映射距离表征所述目标量子比特对中一个目标量子比特到达另外一个目标量子比特所需经过的耦合器件的最小数量;所述目标量子比特对中目标量子比特为以下之一:所述量子芯片结构的环状结构中的中心量子比特,中心量子比特Qi对应的第一线状结构中的第一量子比特,中心量子比特Qi对应的第二线状结构中的第二量子比特,所述i为大于等于0的自然数。可以理解的是,该目标量子比特为所述量子芯片结构中的任一量子比特。
可以理解的是,当n存在多种不同取值的情况下,得到的量子芯片结构为多个,所述目标映射距离也可能为多个。此时,还可以输出得到的该一个或多个目标映射距离;进一步地,还可以输出该目标映射距离所对应的量子芯片结构,比如一个或多个,如此,提供可视化的结构图,为后续制备得到该量子芯片结构提供的支持。
这里,所述子映射距离,也即连接两个目标量子比特(比如目标量子比特对中的两个目标量子比特)的可行路径(也即通路)所含有耦合器件的数量的最小值。
在一示例中,所述目标量子比特对为有序目标量子比特对。有序目标量子比特对可参见以上描述,此处不再赘述。
这样,本公开方案能够在确定所需的总量子比特数量的情况下,得到高连通性的量子芯片结构,为后续设计出高性能的量子芯片提供了结构支持。
而且,该量子芯片结构,与业界常见量子芯片设计方案相比,能够通过简单的微纳加工工艺来实现,比如,只需2D微纳加工工艺就可实现本公开方案量子芯片结构,且在整个工艺过程中不会用到空气桥工艺。同时,该量子芯片结构还具有较高的连通性。
另外,由于本公开方案线状结构是朝向环状结构的外侧引出的,所以得到的量子芯片结构的空间布局合理,空间使用率大,与业界场景2D方案相比,本公开方案充分使用了整个空间,留出了充足的空间,为后续布置读取谐振腔、读取线、控制线提供了便利。同时,量子芯片结构的集成度也高。再有,本公开方案对中心量子比特、第一量子比特和第二量子比特的数量不作限制,所以,可扩展性强。
在本公开方案的一具体示例中,如图4所示,所述方法包括:
步骤S401:获取待进行确定的量子芯片结构的总量子比特数量N;其中,所述量子芯片结构为以上所述的量子芯片结构。
步骤S402:基于所述总量子比特数量N,确定处于所述量子芯片结构的环状结构中中心量子比特的数量n的第一值,所述i为大于等于0小于等于n-1的自然数。
在一具体示例中,所述中心量子比特的数量n的第一数值为以下之一:
也就是说,n的第一值可以具体为或或或者,为三者中的至少两个或三个。这里,表示不超过的最大整数。如此,提供了一种简单可行的n的取值方案,为得到高连通性的量子芯片结构奠定了基础。
可以理解的是,上述n的取值仅为一具体示例,实际应用中,还可以为其他取值,这里不进行穷举,本公开方案对此也不作限制。
步骤S403:基于所述总量子比特数量N以及所述第一值,确定所述中心量子比特Qi所对应的第一线状结构中第一量子比特的数量ai的第二值,以及所述中心量子比特Qi所对应的第二线状结构中的第二量子比特的数量bi的第三值。
举例来说,可以采用如下方式得到第二值和第三值:
方式一:在确定n的第一值的情况下,通过枚举法,列出符合 的所有可能的ai和bi的取值。
方式二:在确定n的第一值的情况下,采用如下公式得到目标值a,即
δ=N-(2a-1)n,
这里,表示不小于的最小整数。
基于上述得到的目标值a,确定出ai和bi的取值,即:
这里,表示不小于的最小整数;表示不超过的最大整数。
也就是说,先基于总量子比特数量N以及所述第一值n,得到目标值,进而在基于该目标值得到数量ai的第二值和数量bi的第三值。
可以理解的是,以上仅是示例性说明,还可以采用其他方式来得到上述三个取值,这里不进行穷举,只要得到的三个取值符合 即可。
步骤S404:基于所述总量子比特数量N、所述第一值、所述第二值以及所述第三值,确定所述量子芯片结构的目标映射距离,其中,所述目标映射距离是基于所述量子芯片结构中目标量子比特对的子映射距离确定的,所述子映射距离表征所述目标量子比特对中一个目标量子比特到达另外一个目标量子比特所需经过的耦合器件的最小数量;所述目标量子比特对中目标量子比特为以下之一:所述量子芯片结构的环状结构中的中心量子比特,中心量子比特Qi对应的第一线状结构中的第一量子比特,中心量子比特Qi对应的第二线状结构中的第二量子比特,所述i为大于等于0的自然数。
也就是说,在该示例中,能够基于总量子比特数量N,得到处于量子芯片结构的环状结构中中心量子比特的数量n的第一值,并能够基于总量子比特数量N以及所述第一值,得到所述量子芯片结构中中心量子比特Qi对应的第一线状结构中的第一量子比特的数量ai的第二值和中心量子比特Qi对应的第二线状结构中的第二量子比特的数量bi的第三值,如此,在n、ai和bi已知的情况下得到目标映射距离。
实际应用中,量子芯片结构中线状结构的设计方案有很多种,即在总量子比特数量N以及所述第一值确定的情况下,线状结构中的ai,bi可能会有不同的取值组合,因此,随着线状结构中ai,bi的取值不同,量子芯片结构就会不同,而量子芯片结构不同,得到的目标映射距离就可能不同,因此,实际应用中,输出的目标映射距离可能为一个,也可能为多个。此时,还可以输出得到的该一个或多个目标映射距离;进一步地,还可以输出该目标映射距离所对应的量子芯片结构,比如一个或多个,如此,提供可视化的结构图,为后续制备得到该量子芯片结构提供的支持。
这里,所述子映射距离,也即连接两个目标量子比特(比如目标量子比特对中的两个目标量子比特)的可行路径(也即通路)所含有耦合器件的数量的最小值。
在一示例中,所述目标量子比特对为有序目标量子比特对。有序目标量子比特对可参见以上描述,此处不再赘述。
这样,本公开方案能够在确定所需的总量子比特数量的情况下,得到高连通性的量子芯片结构,为后续设计出高性能的量子芯片提供了结构支持。
而且,该量子芯片结构,与业界常见量子芯片设计方案相比,能够通过简单的微纳加工工艺来实现,比如,只需2D微纳加工工艺就可实现本公开方案量子芯片结构,且在整个工艺过程中不会用到空气桥工艺。同时,该量子芯片结构还具有较高的连通性。
另外,由于本公开方案线状结构是朝向环状结构的外侧引出的,所以得到的量子芯片结构的空间布局合理,空间使用率大,与业界场景2D方案相比,本公开方案充分使用了整个空间,留出了充足的空间,为后续布置读取谐振腔、读取线、控制线提供了便利。同时,量子芯片结构的集成度也高。再有,本公开方案对中心量子比特、第一量子比特和第二量子比特的数量不作限制,所以,可扩展性强。
在本公开方案的一具体示例中,所述目标映射距离为所述量子芯片结构中的所有所述目标量子比特对(比如为有序目标量子比特对)的子映射距离的总和,也即为映射距离总和;
或者,所述目标映射距离为所述量子芯片结构中的所有所述目标量子比特对(比如为相异有序目标量子比特对)的子映射距离的平均值,也即为平均映射距离。该平均映射距离可以看作是所有相异有序目标量子比特对(也即有序目标量子比特对中两个目标量子比特不同,如相异有序目标量子比特对(Qi,Qj)中的目标量子比特Qi与目标量子比特Qj不相同,即i≠j)的映射距离的平均值。可以理解的是,平均映射距离为另外一种指标,该指标同样能够对量子芯片结构的连通性进行度量。
举例来说,平均映射距离这里,所述D为映射距离总和。
可以理解的是,映射距离总和(或平均映射距离)越小,量子芯片结构的连通性就越好。如此,为得到较高连通性的量子芯片结构奠定了基础,同时,提供了一种可量化方案。
在本公开方案的一具体示例中,所述确定所述量子芯片结构的目标映射距离,包括:在确定出多个所述总和(也即存在多个映射距离总和,比如在n存在多种取值的情况下,可能确定出多个映射距离总和)的情况下,将多个所述总和中的最小总和作为所述目标映射距离;或者,在确定出多个所述平均值(也即存在多个平均映射距离,比如在n存在多种取值的情况下,可能确定出多个平均映射距离)的情况下,将多个所述平均值中的最小平均值作为所述目标映射距离。如此,为得到较高连通性的量子芯片结构奠定了基础,同时,提供了一种可量化方案。
这样,本公开方案能够在确定所需的总量子比特数量的情况下,得到高连通性的量子芯片结构,为后续设计出高性能的量子芯片提供了结构支持。
而且,该量子芯片结构,与业界常见量子芯片设计方案相比,能够通过简单的微纳加工工艺来实现,比如,只需2D微纳加工工艺就可实现本公开方案量子芯片结构,且在整个工艺过程中不会用到空气桥工艺。同时,该量子芯片结构还具有较高的连通性。
另外,由于本公开方案线状结构是朝向环状结构的外侧引出的,所以得到的量子芯片结构的空间布局合理,空间使用率大,与业界场景2D方案相比,本公开方案充分使用了整个空间,留出了充足的空间,为后续布置读取谐振腔、读取线、控制线提供了便利。同时,量子芯片结构的集成度也高。再有,本公开方案对中心量子比特、第一量子比特和第二量子比特的数量不作限制,所以,可扩展性强。
以下结合具体示例对本公开方案做进一步详细说明,具体地,从四个部分来阐述本公开方案。第一部分,主要介绍本公开方案的量子芯片结构;第二部分,阐述给定具体量子比特总数目后,高效得到连通性强的量子芯片结构的方案;第三部分,给出基于本公开方案的布线实例,以此说明使用本公开方案能够很好地完成其他器件和连接线的设计,而且无需使用空气桥技术;第四部分,展示本公开方案的连通性特征,并与业界常见的几种设计方案进行了对比,以此来验证本公开方案的优势。
第一部分,本公开方案量子芯片结构;具体地,本公开方案提供了一种新型的量子芯片结构的设计方案。
结合图1实例详细介绍本公开方案量子芯片结构的核心内容。如图1所示,圆点代表量子比特,比如,在一示例中,该量子比特可以具体为计算量子比特(即用来做计算的量子比特),也即,图1中的圆点代表计算量子比特;实线代表耦合器件(coupler,通常也是用量子比特来实现,其核心功能是调控连接的两量子比特间的耦合强度)。
进一步地,如图1所示,本公开方案的量子芯片结构中核心器件(包括量子比特和耦合器件)的布局如下:
在量子芯片结构的中央设置一个包含n个(其中n是大于等于3的自然数)量子比特(也即中心量子比特)的环状结构;在环状结构中每两个量子比特(也即每两个中心量子比特)之间通过一个耦合器件(如图1所示的实线)连接。
所述环状结构中的中心量子比特Qi(i=0,1,2,…,n-1)朝向所述环状结构的外侧引出两条线状结构,其中,所述两条线状结构中的第一线状结构中包含有ai个量子比特(也即第一量子比特);所述两条线状结构中的第二线状结构中包含有bi个量子比特(也即第二量子比特);其中ai,bi是大于等于1的自然数。
这里,所述两条线状结构中第一线状结构中相邻两个第一量子比特之间通过一个耦合器件连接;同理,所述两条线状结构中第二线状结构中相邻两个第二量子比特之间通过一个耦合器件连接。而且,所述第一线状结构中与所述中心量子比特Qi相邻的第一量子比特,与该中心量子比特Qi也是通过耦合器件连接的;以及所述第二线状结构中与所述中心量子比特Qi相邻的第二量子比特,与所述中心量子比特Qi通过耦合器件连接的。
基于此,所述量子芯片结构所包含的总量子比特(即中心量子比特、第一量子比特和第二量子比特)的数量
可以理解的是,本公开方案中,由于相邻两个量子比特之间均是通过耦合器件连接的,所以,所述量子芯片结构所包含的耦合器件的总数与所包含的总量子比特的数量相同。
另外,可以理解的是,图1所示的虚线表示省略了若干量子比特及耦合器件,具体地,对于环状结构中的虚线而言,表示省略了若干中心量子比特和用于连接相邻两个中心量子比特的耦合器件;同理,对于第一线状结构中的虚线而言,表示省略了若干第一量子比特以及用于连接相邻两个第一量子比特的耦合器件;对于第二线状结构中的虚线而言,表示省略了若干第二量子比特以及用于连接两个相邻第一量子比特的耦合器件。
这里,为了更加形象地展示和呈现量子芯片结构中量子比特(包括中心量子比特、第一量子比特和第二量子比特)的布局,下面通过列举两组取值不同的(n,ai,bi)作为示例来加以说明。具体包括:
示例一:如图5(a)所示,n=5,ai=2,bi=2,此时,该示例中所述量子芯片结构所包含的总量子比特(包括中心量子比特、第一量子比特和第二量子比特)的数量N为25,同时,该示例中量子芯片结构中的耦合器件的数量也为25。
示例二:如图5(b)所示,N=9,在i≤4时,ai=2;在i≥5时,ai=1;在i≤3时,bi=2,在i≥4时,bi=1;具体地,中心量子比特Q0,中心量子比特Q1,中心量子比特Q2,中心量子比特Q3各自对应的第一量子比特的数量均为2,中心量子比特Q0,中心量子比特Q1,中心量子比特Q2,中心量子比特Q3各自对应第二量子比特的数量也为2;中心量子比特为Q4对应的第一量子比特的数量为2,中心量子比特为Q4对应的第二量子比特的数量为1;而中心量子比特Q5,中心量子比特Q6,中心量子比特Q7及中心量子比特Q8各自对应的第一量子比特的数量为1,中心量子比特Q5,中心量子比特Q6,中心量子比特Q7及中心量子比特Q8各自对应的第二量子比特的数量为1。该示例中所述量子芯片结构所包含的总量子比特(包括中心量子比特、第一量子比特和第二量子比特)的数量N为36,同时,该示例中量子芯片结构中的耦合器件也为36。
可以理解的是,图5(a)和图5(b)仅为示例性说明,实际应用中,(n,ai,bi)还为其他自然数,这里不进行穷举,本公开方案对此也不作限制。
这样,本公开方案所述的量子芯片结构,仅仅使用2D微纳加工工艺并且无需使用空气桥技术,即可完成微纳加工,并制备出具有该量子芯片结构的量子芯片。而且,与业界诸多设计方案相比,本公开方案所述的量子芯片结构,或者,基于本公开方案的量子芯片结构所制备得到的量子芯片具有较强的量子比特连通性。
而且,由于本公开方案的量子芯片结构,在中心区域形成环状结构,从中心区域的中心量子比特起,向环状结构的外部扩展,所以,空间使用率更大,空间布局更合理,为后续布置读取谐振腔、读取线、控制线提供了便利;同时,整体集成度更高;再有,由于本公开方案对中心量子比特、第一量子比特和第二量子比特的数量不作限制,所以,本公开方案兼具强扩展性。
第二部分,给定具体总量子比特的数量N后,高效得到连通性较高的量子芯片结构;具体地,
给定的总量子比特的数量N作为设计需求,本公开方案能够提供一种确定方案,来确定出一组参数取值,即参数(n,ai,bi)的具体数值,如此,来确定出量子芯片结构。诚如上面论述,一旦(n,ai,bi)确定,整个量子芯片结构便确定。
在介绍具体方案之前,引入一个与量子芯片结构连通性相关的概念——映射距离(也即以上所述的子映射距离)。量子芯片结构中两个目标量子比特的“映射距离”指的是连接这两个目标量子比特的可行路径(也即通路)所含有耦合器件的数量的最小值;相应地,所述量子芯片结构的映射距离总和为对所有的有序目标量子比特对的映射距离(也即子映射距离)的总和。这里,映射距离总和越小,量子芯片结构的连通性就越好。
这里,可行路径指:该量子芯片结构中存在实线(也即耦合器件)的路径。举例来说,如图5(b)所示,第1个中心量子比特Q1与第5个中心量子比特Q5之间的可行路径所包含的耦合器件的数量为4,或5。而可行路径所包含的耦合器件的数量的最小值为4,即第1个中心量子比特Q1与第5个中心量子比特Q5之间映射距离(也即子映射距离)为4。
进一步地,具体确定方案如下:
步骤501:输入量子芯片结构中总量子比特(包括中心量子比特、第一量子比特和第二量子比特)的数量N。确定所述量子芯片结构的环状结构中量子比特(也即中心量子比特)的数量n的数值(也即第一值)。
比如,n的取值可以具体为或或这里,表示不超过的最大整数。
可以理解的是,上述n的取值仅为一具体示例,实际应用中,还可以为其他取值,这里不进行穷举,本公开方案对此也不作限制。
步骤502:在n的数值确定的情况下,计算ai和bi的取值。
比如,可以采用如下方式得到:
方式一:通过枚举法,列出符合的所有可能的ai和bi的取值。
方式二:采用如下公式得到目标值a,即
这里,表示不小于的最小整数。
基于上述得到的目标值a,确定出ai和bi的取值,即:
这里,表示不小于的最小整数;表示不超过的最大整数。
步骤503:n、ai和bi均已知的情况下,基于如下公式确定出映射距离总和D。该映射距离总和对应的物理图像为所有有序量子比特对(也即目标量子比特对)间最短通路(也即包含耦合器件数量最少的通路)上耦合器件数量的总和。具体公式如下:
其中,i,j,k,l代表不同量子比特的指标,min(n-|i-j|,|i-j|)表示n-|i-j|和|i-j|中最小值;|k-l|表示k-l的绝对值;|k|表示k的绝对值;|l|表示l的绝对值。
步骤504:输出映射距离总和。
可以理解的是,当n取值不同时,得到的映射距离总和可能不同,所以,步骤504输出的映射距离总和可以为多个,比如,对于该示例来说,n有三种取值,所以,输出的映射距离总和为三个。或者,在一示例中,还可以将三个映射距离总和中的最小值,作为最终的输出结果。
以下以N=36为例来演示上述确定流程,具体包括:
步骤601:确定n=7或8或9;
步骤602:在n的取值确定的情况下,计算ai和bi的取值。比如,对于(N=36,n=7),得到ai和bi的取值,并得到图6(a)所示的量子芯片结构;对于(N=36,n=8),得到ai和bi的取值,并得到图6(b)所示的量子芯片结构;对于(N=36,n=9),得到ai和bi的取值,并得到图6(c)所示的量子芯片结构。
步骤603:计算图6(a)、图6(b)至图6(c)所示量子芯片结构所对应的映射距离总和,分别5302、5320、5304。
步骤604:输出最小的映射距离总和5302。同时,还可以输出该最小值5302
该图6(a)所示的量子芯片结构的连通性最强。
可以理解的是,还可以输出如图6(a)所示的可视化图,如此,便于查看,提升用户体验。
本公开方案展示了上述方案中环状结构的中心量子比特的数量n与输入总量子比特数量N的关系,如下所示:
中心量子比特的数量n与总量子比特的数量N的关系
N | n | N | n | N | n | N | n | N | n | N | n | N | n |
3~9 | 3 | 18~19 | 6 | 41~48 | 9 | 82~84 | 12 | 138~139 | 17 | 167~212 | 19 | 239~247 | 22 |
10~11 | 5 | 20~36 | 7 | 49~52 | 10 | 85~95 | 13 | 140~145 | 16 | 213~214 | 21 | 248~303 | 23 |
12 | 4 | 37~38 | 9 | 53~78 | 11 | 96~101 | 14 | 146~159 | 17 | 215~221 | 20 | 304 | 25 |
13~17 | 5 | 39~40 | 8 | 79~81 | 13 | 102~137 | 15 | 160~166 | 18 | 222~238 | 21 | 305~313 | 24 |
可以理解的是,以上N和n取值仅是示例性的,并非用于限制本公开方案,实际应用中,还可有其他取值关系,本公开方案对此不作限制。
而且,实际应用中,对于n数量比较少时,可能存在中心量子比特对应的某线状结构中量子比特数量为0的情况。
值得注意的是,使用映射距离总和作为衡量方案优劣是合理性,因为:在量子芯片(或超导量子芯片)执行特定的量子算法时,需要引入映射距离总和这一概念来弥补其无法在任意两个量子比特上作用两比特量子门(也即两量子比特门)这一缺陷。而且,尤其对于随机量子电路而言,使用映射距离总和的代价远小于映射算法的代价。实际应用中,映射算法的代价可以近似认为是正比于映射距离总和的。
第三部分,布线展示无需引入空气桥技术。
本公开方案提出的量子芯片结构采用2D微纳加工工艺便可实现。本部分将通过示例的方式来证明基于该方案可以很好地完成后续的读取谐振腔设计(用于读取量子比特的信息),读取线设计(通常多个量子比特会共用一条读取线),控制线设计(用来控制量子比特或者耦合器件来执行相应的操作),而且整个过程中并不会使用到空气桥工艺。
以N=25,N=5,即量子芯片结构中包总量子比特的数量为25,中心量子比特的数量为5为例,并结合图7(a)至图7(e)来展示完整的布线方案及其流程。
可以理解的是,该布线流程是建立在得到如图7(a)所示的量子芯片结构的基础上进行的,具体地,布线流程包括:
步骤1:布置量子比特控制线。如图7(b)所示,每个量子比特(包括中心量子比特、第一量子比特和第二量子比特)均会引出一条量子比特控制线。可以理解的是,还可以引出两条,一条用于控制XY通道,另一条用于控制Z通道。实际应用中,可以基于需求而设置,本公开方案对此不作限制。
步骤2:布置耦合器控制线。如图7(c)所示,每个耦合器件会引出一条控制线(即图7(c)中虚线),通常用于Z通道控制;
步骤3:添加读取谐振腔。如图7(d)所示,每个量子比特(包括中心量子比特、第一量子比特和第二量子比特)均会耦合一个读取谐振腔(即图7(d)中蛇形线);
步骤4:布置读取线。比如,如图7(e)所示,每五个(实际应用中,还可以有其他取值,本公开方案对该数值不作具体限制)读取谐振腔共用一条读取线(图7(e)中V型线)。
从图7(a)至图7(e)中可以清晰看出,任何两条线,包括读取线与读取线之间,读取线与控制线(量子比特控制线或耦合器件控制线)之间,控制线与控制线之间均未发生交叉。这充分证明本公开方案的量子芯片结构无需采用空气桥微纳加工技术即可实现。
可以理解的是,图7(a)至图7(e)中仅以(n=5,ai=2,bi=2)作为一个示例进行说明。对于(n,ai,bi)的其他取值,依然具有本公开方案所述的全部优点,本公开方案对此不进行穷举,只要满足本公开方案所述的结构要求,均在本公开方案的保护范围内。
第四部分,连通性性能指标优势展示。
下面展示本公开方案在连通性上的优势。这里,以连通性为性能指标,将本公开方案与业界常用的三种进行对比。
诚如以上所述,衡量量子芯片结构(或量子芯片)的连通性的指标可以为映射距离总和。对于一个超导量子芯片结构而言,该示例将任意两个量子比特之间的映射距离(也即子映射距离),定义如下:遍历量子芯片结构中所有可能的分别以两个量子比特为首尾的可行途径所包含的耦合器件,并得到以这两个量子比特为首尾的所有可行路径所包含的耦合器件的数量,将所包含的耦合器件的数量中最小值定义为这两个量子比特之间的映射距离。这里,量子比特到自身的映射距离为0。相应地,映射距离总和即为所有可能的有序量子比特对的映射距离的总和。而且,映射距离总和越小,说明该量子芯片结构使用映射算法的代价越小,相应地连通性能也越好。
这里,为了更好地演示不同量子比特数目下的连通性能,本公开方案引入另外一个连通性指标,即平均映射距离可以看作是所有相异量子比特对(也即量子比特对中的两个量子比特不同,如相异量子比特对(Qi,Qj),中的量子比特Qi与量子比特Qj不相同)的映射距离的平均值。可以理解的是,平均映射距离为另外一种指标,该指标同样能够对量子芯片结构的连通性进行度量。
现有业界常用三种设计方案分别为:
方案一:包含9个量子比特的一维链状芯片,采用2D微纳工艺制备;
方案二:包含80个量子比特的“正八边形+正四边形”密铺芯片,采用3D微纳加工工艺制备;
方案三:包含127个量子比特的“重六边形”密铺芯片,采用3D微纳加工工艺制备。
如图8所示,与业界2D方案(也即方案一)相比,本发明方案在连通性上呈现出显著的优势。值得特别指出的是,本发明方案在连通性甚至优于业界一些3D方案,即优于方案二和方案三。
第一,微纳加工工艺相对简单;本公开方案只需2D微纳加工工艺即可完成本公开方案所述的量子芯片结构,而且,该整个过程中无需使用空气桥工艺。
第二,量子比特连通性强。与现有2D微纳工艺所的结构相比,本公开方案所提供的量子芯片结构的连通性强。而且,受益于强连通性,本公开方案能够为设计出高性能的量子芯片提供结构支持。进一步分析发现,本公开方案量子芯片结构的连通性甚至优于业界内的一些3D方案。
第三,空间布局更加合理,空间使用率更大。与业界常见2D方案相比,本公开方案充分使用了整个空间,为后续设计读取谐振腔、读取线、控制线留出了充足的空间;而且,整体集成度更高。
第四,具有很强的拓展性。本公开方案不局限于某一个具体的设计方案,而是具有类似结构的一系列的设计方案。经过计算可知,即便拓展至上千个量子比特,本公开方案的量子芯片结构仍具有优异的连通性。
本公开方案还提供了一种确定装置,如图9所示,包括:
获取模块901,用于获取待进行确定的量子芯片结构的总量子比特数量N;其中,所述量子芯片结构为以上所述的量子芯片结构;
第一确定模块902,用于至少基于所述总量子比特数量N,确定所述量子芯片结构的目标映射距离,其中,所述目标映射距离是基于所述量子芯片结构中目标量子比特对的子映射距离确定的,所述子映射距离表征所述目标量子比特对中一个目标量子比特到达另外一个目标量子比特所需经过的耦合器件的最小数量;所述目标量子比特对中目标量子比特为以下之一:所述量子芯片结构的环状结构中的中心量子比特,中心量子比特Qi对应的第一线状结构中的第一量子比特,中心量子比特Qi对应的第二线状结构中的第二量子比特,所述i为大于等于0的自然数。
在本公开方案的一具体实例中,所述目标量子比特对为有序目标量子比特对。
在本公开方案的一具体实例中,还包括:
第二确定模块,用于基于所述总量子比特数量N,确定处于所述量子芯片结构的环状结构中中心量子比特的数量n的第一值,所述i为大于等于0小于等于n-1的自然数;
所述第一确定模块,具体用于基于所述总量子比特数量N以及所述第一值,确定所述量子芯片结构的目标映射距离。
在本公开方案的一具体实例中,还包括:
第三确定模块,用于基于所述总量子比特数量N以及所述第一值,确定所述中心量子比特Qi所对应的第一线状结构中第一量子比特的数量ai的第二值,以及所述中心量子比特Qi所对应的第二线状结构中的第二量子比特的数量bi的第三值;
所述第一确定模块,具体用于基于所述总量子比特数量N、所述第一值、所述第二值以及所述第三值,确定所述量子芯片结构的目标映射距离。
在本公开方案的一具体实例中,所述中心量子比特的数量n的第一数值为以下之一:
在本公开方案的一具体实例中,所述目标映射距离为所述量子芯片结构中的所有所述目标量子比特对的子映射距离的总和;
或者,
所述目标映射距离为所述量子芯片结构中的所有所述目标量子比特对的子映射距离的平均值。
在本公开方案的一具体实例中,所述第一确定模块,具体用于:
在确定出多个所述总和的情况下,将多个所述总和中的最小总和作为所述目标映射距离;或者,
在确定出多个所述平均值的情况下,将多个所述平均值中的最小平均值作为所述目标映射距离。
这里,所述装置中各模块的功能可参照上述方案,此处不再赘述。
本公开方案还提供了一种量子芯片,以上所述的量子芯片结构。
本公开方案还提供了一种量子计算机,包括以上所述的量子芯片,以及与所述量子芯片连接的外部控制系统。
根据本公开的实施例,本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。
图10示出了可以用来实施本公开的实施例的示例电子设备1000的示意性框图。电子设备旨在表示各种形式的数字计算机,诸如,膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置,诸如,个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例,并且不意在限制本文中描述的和/或者要求的本公开的实现。
如图10所示,设备1000包括计算单元1001,其可以根据存储在只读存储器(ROM)1002中的计算机程序或者从存储单元1008加载到随机访问存储器(RAM)1003中的计算机程序,来执行各种适当的动作和处理。在RAM 1003中,还可存储设备1000操作所需的各种程序和数据。计算单元1001、ROM 1002以及RAM 1003通过总线1004彼此相连。输入/输出(I/O)接口1005也连接至总线1004。
设备1000中的多个部件连接至I/O接口1005,包括:输入单元1006,例如键盘、鼠标等;输出单元1007,例如各种类型的显示器、扬声器等;存储单元1008,例如磁盘、光盘等;以及通信单元1009,例如网卡、调制解调器、无线通信收发机等。通信单元1009允许设备1000通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
计算单元1001可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元1001的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元1001执行上文所描述的各个方法和处理,例如确定方法。例如,在一些实施例中,确定方法可被实现为计算机软件程序,其被有形地包含于机器可读介质,例如存储单元1008。在一些实施例中,计算机程序的部分或者全部可以经由ROM 1002和/或通信单元1009而被载入和/或安装到设备1000上。当计算机程序加载到RAM 1003并由计算单元1001执行时,可以执行上文描述的确定方法的一个或多个步骤。备选地,在其他实施例中,计算单元1001可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行确定方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括:实施在一个或者多个计算机程序中,该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释,该可编程处理器可以是专用或者通用可编程处理器,可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令,并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器,使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中,机器可读介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互,可以在计算机上实施此处描述的系统和技术,该计算机具有:用于向用户显示信息的显示装置(例如,CRT(阴极射线管)或者LCD(液晶显示器)监视器);以及键盘和指向装置(例如,鼠标或者轨迹球),用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互;例如,提供给用户的反馈可以是任何形式的传感反馈(例如,视觉反馈、听觉反馈、或者触觉反馈);并且可以用任何形式(包括声输入、语音输入、或者触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如,作为数据服务器)、或者包括中间件部件的计算系统(例如,应用服务器)、或者包括前端部件的计算系统(例如,具有图形用户界面或者网络浏览器的用户计算机,用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如,通信网络)来将系统的部件相互连接。通信网络的示例包括:局域网(LAN)、广域网(WAN)和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器,也可以为分布式系统的服务器,或者是结合了区块链的服务器。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本公开公开的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本公开保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等,均应包含在本公开保护范围之内。
Claims (33)
1.一种量子芯片结构,包括:
n个中心量子比特组成的环状结构,其中,所述环状结构中相邻两个所述中心量子比特之间通过耦合器件连接;所述n为大于等于5的自然数;
n个中心量子比特中的中心量子比特Qi朝向所述环状结构的外侧引出的两条线状结构;其中,所述两条线状结构中的第一线状结构中包含有ai个第一量子比特;所述两条线状结构中的第二线状结构中包含有bi个第二量子比特;所述ai为大于等于1的自然数,所述bi为大于等于1的自然数;所述i为大于等于0小于等于n-1的自然数;所述第一线状结构中存在两个或两个以上的第一量子比特的情况下,相邻两个所述第一量子比特之间通过耦合器件连接;和/或,所述第二线状结构中存在两个或两个以上的第二量子比特的情况下,相邻两个所述第二量子比特之间通过耦合器件连接;所述n个中心量子比特中的不同中心量子比特所引出的线状结构不交叉;
其中,所述量子芯片结构满足以下至少之一:
同一中心量子比特所引出的两个线状结构中的量子比特之间的差值小于预设阈值;
不同中心量子比特的第一线状结构所包含的第一量子比特的数量之间的差值小于等于预设阈值;
不同中心量子比特的第二线状结构所包含的第二量子比特的数量之间的差值小于等于预设阈值。
2.根据权利要求1所述的量子芯片结构,其中,所述第一线状结构中与所述中心量子比特Qi相邻的第一量子比特,与所述中心量子比特Qi通过耦合器件连接的;和/或,
所述第二线状结构中与所述中心量子比特Qi相邻的第二量子比特,与所述中心量子比特Qi通过耦合器件连接的。
3.根据权利要求1或2所述的量子芯片结构,其中,所述环状结构为凸多边形,所述环状结构中所述中心量子比特为所述凸多边形的顶点,连接相邻两个所述中心量子比特的耦合器件为所述凸多边形的边。
4.根据权利要求3所述的量子芯片结构,其中,所述凸多边形为正多边形。
5.根据权利要求1或2所述的量子芯片结构,其中,
所述中心量子比特Qi所引出的第一线状结构中第一量子比特的数量ai,与所述中心量子比特Qi所引出的第二线状结构中第二量子比特的数量bi相同。
6.根据权利要求1或2所述的量子芯片结构,还包括:
量子比特控制线,用于将目标量子比特与外部控制系统进行连接,其中,所述目标量子比特为下述量子比特之一:所述中心量子比特,所述第一量子比特和所述第二量子比特;
耦合器控制线,用于将耦合器件与外部控制系统进行连接;
读取谐振腔,用于与所述目标量子比特进行耦合。
7.根据权利要求6所述的量子芯片结构,还包括:
读取线,用于连接多个所述读取谐振腔。
8.根据权利要求1或2所述的量子芯片结构,其中,所述中心量子比特为计算量子比特。
9.根据权利要求1或2所述的量子芯片结构,其中,所述第一量子比特为计算量子比特;和/或,所述第二量子比特为计算量子比特。
10.根据权利要求1或2所述的量子芯片结构,其中,以下至少之一为超导量子比特:
中心量子比特,第一量子比特,第二量子比特。
11.一种确定方法,包括:
获取待进行确定的量子芯片结构的总量子比特数量N;其中,所述量子芯片结构为权利要求1至10任一项所述的量子芯片结构;
至少基于所述总量子比特数量N,确定所述量子芯片结构的目标映射距离,其中,所述目标映射距离是基于所述量子芯片结构中目标量子比特对的子映射距离确定的,所述子映射距离表征所述目标量子比特对中一个目标量子比特到达另外一个目标量子比特所需经过的耦合器件的最小数量;所述目标量子比特对中目标量子比特为以下之一:所述量子芯片结构的环状结构中的中心量子比特,中心量子比特Qi对应的第一线状结构中的第一量子比特,中心量子比特Qi对应的第二线状结构中的第二量子比特,所述i为大于等于0的自然数。
12.根据权利要求11所述的方法,其中,所述目标量子比特对为有序目标量子比特对。
13.根据权利要求11所述的方法,还包括:
基于所述总量子比特数量N,确定处于所述量子芯片结构的环状结构中中心量子比特的数量n的第一值,所述i为大于等于0小于等于n-1的自然数;
其中,所述至少基于所述总量子比特数量N,确定所述量子芯片结构的目标映射距离,包括:
基于所述总量子比特数量N以及所述第一值,确定所述量子芯片结构的目标映射距离。
14.根据权利要求12所述的方法,还包括:
基于所述总量子比特数量N,确定处于所述量子芯片结构的环状结构中中心量子比特的数量n的第一值,所述i为大于等于0小于等于n-1的自然数;
其中,所述至少基于所述总量子比特数量N,确定所述量子芯片结构的目标映射距离,包括:
基于所述总量子比特数量N以及所述第一值,确定所述量子芯片结构的目标映射距离。
15.根据权利要求13所述的方法,还包括:
基于所述总量子比特数量N以及所述第一值,确定所述中心量子比特Qi所对应的第一线状结构中第一量子比特的数量ai的第二值,以及所述中心量子比特Qi所对应的第二线状结构中的第二量子比特的数量bi的第三值;
所述基于所述总量子比特数量N以及所述第一值,确定所述量子芯片结构的目标映射距离,包括:
基于所述总量子比特数量N、所述第一值、所述第二值以及所述第三值,确定所述量子芯片结构的目标映射距离。
16.根据权利要求14所述的方法,还包括:
基于所述总量子比特数量N以及所述第一值,确定所述中心量子比特Qi所对应的第一线状结构中第一量子比特的数量ai的第二值,以及所述中心量子比特Qi所对应的第二线状结构中的第二量子比特的数量bi的第三值;
所述基于所述总量子比特数量N以及所述第一值,确定所述量子芯片结构的目标映射距离,包括:
基于所述总量子比特数量N、所述第一值、所述第二值以及所述第三值,确定所述量子芯片结构的目标映射距离。
17.根据权利要求11所述的方法,其中,所述中心量子比特的数量n的第一数值为以下之一:
18.根据权利要求12所述的方法,其中,所述中心量子比特的数量n的第一数值为以下之一:
19.根据权利要求11所所述的方法,其中,所述目标映射距离为所述量子芯片结构中的所有所述目标量子比特对的子映射距离的总和;
或者,
所述目标映射距离为所述量子芯片结构中的所有所述目标量子比特对的子映射距离的平均值。
20.根据权利要求12所所述的方法,其中,所述目标映射距离为所述量子芯片结构中的所有所述目标量子比特对的子映射距离的总和;
或者,
所述目标映射距离为所述量子芯片结构中的所有所述目标量子比特对的子映射距离的平均值。
21.根据权利要求19所述的方法,其中,所述确定所述量子芯片结构的目标映射距离,包括:
在确定出多个所述总和的情况下,将多个所述总和中的最小总和作为所述目标映射距离;
或者,
在确定出多个所述平均值的情况下,将多个所述平均值中的最小平均值作为所述目标映射距离。
22.根据权利要求20所述的方法,其中,所述确定所述量子芯片结构的目标映射距离,包括:
在确定出多个所述总和的情况下,将多个所述总和中的最小总和作为所述目标映射距离;
或者,
在确定出多个所述平均值的情况下,将多个所述平均值中的最小平均值作为所述目标映射距离。
23.一种确定装置,包括:
获取模块,用于获取待进行确定的量子芯片结构的总量子比特数量N;其中,所述量子芯片结构为权利要求1至10任一项所述的量子芯片结构;
第一确定模块,用于至少基于所述总量子比特数量N,确定所述量子芯片结构的目标映射距离,其中,所述目标映射距离是基于所述量子芯片结构中目标量子比特对的子映射距离确定的,所述子映射距离表征所述目标量子比特对中一个目标量子比特到达另外一个目标量子比特所需经过的耦合器件的最小数量;所述目标量子比特对中目标量子比特为以下之一:所述量子芯片结构的环状结构中的中心量子比特,中心量子比特Qi对应的第一线状结构中的第一量子比特,中心量子比特Qi对应的第二线状结构中的第二量子比特,所述i为大于等于0的自然数。
24.根据权利要求23所述的装置,其中,所述目标量子比特对为有序目标量子比特对。
25.根据权利要求23所述的装置,还包括:第二确定模块;其中,
所述第二确定模块,用于基于所述总量子比特数量N,确定处于所述量子芯片结构的环状结构中中心量子比特的数量n的第一值,所述i为大于等于0小于等于n-1的自然数;
所述第一确定模块,具体用于基于所述总量子比特数量N以及所述第一值,确定所述量子芯片结构的目标映射距离。
26.根据权利要求25所述的装置,还包括:第三确定模块;其中,
所述第三确定模块,用于基于所述总量子比特数量N以及所述第一值,确定所述中心量子比特Qi所对应的第一线状结构中第一量子比特的数量ai的第二值,以及所述中心量子比特Qi所对应的第二线状结构中的第二量子比特的数量bi的第三值;
所述第一确定模块,具体用于基于所述总量子比特数量N、所述第一值、所述第二值以及所述第三值,确定所述量子芯片结构的目标映射距离。
27.根据权利要求23所述的装置,其中,所述中心量子比特的数量n的第一数值为以下之一:
28.根据权利要求23所述的装置,其中,所述目标映射距离为所述量子芯片结构中的所有所述目标量子比特对的子映射距离的总和;
或者,
所述目标映射距离为所述量子芯片结构中的所有所述目标量子比特对的子映射距离的平均值。
29.根据权利要求28所述的装置,其中,
所述第一确定模块,具体用于在确定出多个所述总和的情况下,将多个所述总和中的最小总和作为所述目标映射距离;或者,在确定出多个所述平均值的情况下,将多个所述平均值中的最小平均值作为所述目标映射距离。
30.一种电子设备,包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行权利要求11-22中任一项所述的方法。
31.一种量子芯片,包括权利要求1-10任一项所述的量子芯片结构。
32.一种量子计算机,包括权利要求31所述的量子芯片,以及与所述量子芯片连接的外部控制系统。
33.一种存储有计算机指令的非瞬时计算机可读存储介质,其中,所述计算机指令用于使所述计算机执行根据权利要求11-22中任一项所述的方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210398029.4A CN114819164B (zh) | 2022-04-12 | 2022-04-12 | 量子芯片结构及确定方法、装置、设备、存储介质 |
AU2022263905A AU2022263905A1 (en) | 2022-04-12 | 2022-11-07 | Quantum chip structure, determining method and apparatus, device and storage medium |
US17/983,163 US20230325700A1 (en) | 2022-04-12 | 2022-11-08 | Quantum chip structure, determining method, device and storage medium |
JP2022182394A JP2023156224A (ja) | 2022-04-12 | 2022-11-15 | 量子チップ構造、決定方法、装置、デバイス、量子チップ、量子コンピュータ、記憶媒体、及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210398029.4A CN114819164B (zh) | 2022-04-12 | 2022-04-12 | 量子芯片结构及确定方法、装置、设备、存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114819164A CN114819164A (zh) | 2022-07-29 |
CN114819164B true CN114819164B (zh) | 2023-09-01 |
Family
ID=82536030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210398029.4A Active CN114819164B (zh) | 2022-04-12 | 2022-04-12 | 量子芯片结构及确定方法、装置、设备、存储介质 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230325700A1 (zh) |
JP (1) | JP2023156224A (zh) |
CN (1) | CN114819164B (zh) |
AU (1) | AU2022263905A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4352664A1 (en) | 2021-06-11 | 2024-04-17 | Seeqc Inc. | System and method of flux bias for superconducting quantum circuits |
CN116341478B (zh) * | 2023-02-16 | 2023-12-05 | 北京百度网讯科技有限公司 | 量子芯片的布线方法、装置、设备及存储介质 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110402446A (zh) * | 2017-03-13 | 2019-11-01 | 谷歌有限责任公司 | 在堆叠量子计算设备中的集成电路元件 |
CN110782035A (zh) * | 2019-09-12 | 2020-02-11 | 华东计算技术研究所(中国电子科技集团公司第三十二研究所) | 多耦合腔超导量子比特的版图结构及量子芯片 |
CN111081768A (zh) * | 2019-11-29 | 2020-04-28 | 中国科学技术大学 | 二维可扩展超导量子比特结构及其腔模控制方法 |
CN111931941A (zh) * | 2020-07-15 | 2020-11-13 | 北京百度网讯科技有限公司 | 高保真度超导电路结构及超导量子芯片、超导量子计算机 |
CN111967603A (zh) * | 2020-09-01 | 2020-11-20 | 腾讯科技(深圳)有限公司 | 量子芯片、量子处理器及量子计算机 |
CN113206364A (zh) * | 2021-04-29 | 2021-08-03 | 浙江大学 | 一种量子信号环形器和量子芯片 |
CN214378496U (zh) * | 2021-03-09 | 2021-10-08 | 合肥本源量子计算科技有限责任公司 | 一种量子芯片 |
CN215729853U (zh) * | 2021-09-17 | 2022-02-01 | 合肥本源量子计算科技有限责任公司 | 一种量子芯片及一种量子计算机 |
CN114065939A (zh) * | 2021-11-22 | 2022-02-18 | 北京百度网讯科技有限公司 | 量子芯片设计模型的训练方法、装置、设备及存储介质 |
DE102020123107A1 (de) * | 2020-09-04 | 2022-03-10 | GRID INVENT gGmbH | Authentifizierung-Element zur Identifikation eines Nutzers |
CN216083732U (zh) * | 2021-07-30 | 2022-03-18 | 合肥本源量子计算科技有限责任公司 | 一种量子芯片及一种量子计算机 |
-
2022
- 2022-04-12 CN CN202210398029.4A patent/CN114819164B/zh active Active
- 2022-11-07 AU AU2022263905A patent/AU2022263905A1/en active Pending
- 2022-11-08 US US17/983,163 patent/US20230325700A1/en active Pending
- 2022-11-15 JP JP2022182394A patent/JP2023156224A/ja active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110402446A (zh) * | 2017-03-13 | 2019-11-01 | 谷歌有限责任公司 | 在堆叠量子计算设备中的集成电路元件 |
CN110782035A (zh) * | 2019-09-12 | 2020-02-11 | 华东计算技术研究所(中国电子科技集团公司第三十二研究所) | 多耦合腔超导量子比特的版图结构及量子芯片 |
CN111081768A (zh) * | 2019-11-29 | 2020-04-28 | 中国科学技术大学 | 二维可扩展超导量子比特结构及其腔模控制方法 |
CN111931941A (zh) * | 2020-07-15 | 2020-11-13 | 北京百度网讯科技有限公司 | 高保真度超导电路结构及超导量子芯片、超导量子计算机 |
CN111967603A (zh) * | 2020-09-01 | 2020-11-20 | 腾讯科技(深圳)有限公司 | 量子芯片、量子处理器及量子计算机 |
DE102020123107A1 (de) * | 2020-09-04 | 2022-03-10 | GRID INVENT gGmbH | Authentifizierung-Element zur Identifikation eines Nutzers |
CN214378496U (zh) * | 2021-03-09 | 2021-10-08 | 合肥本源量子计算科技有限责任公司 | 一种量子芯片 |
CN113206364A (zh) * | 2021-04-29 | 2021-08-03 | 浙江大学 | 一种量子信号环形器和量子芯片 |
CN216083732U (zh) * | 2021-07-30 | 2022-03-18 | 合肥本源量子计算科技有限责任公司 | 一种量子芯片及一种量子计算机 |
CN215729853U (zh) * | 2021-09-17 | 2022-02-01 | 合肥本源量子计算科技有限责任公司 | 一种量子芯片及一种量子计算机 |
CN114065939A (zh) * | 2021-11-22 | 2022-02-18 | 北京百度网讯科技有限公司 | 量子芯片设计模型的训练方法、装置、设备及存储介质 |
Non-Patent Citations (1)
Title |
---|
基于约瑟夫森结的超导量子芯片进展概述;余玄;陆新;奚军;邵培南;;计算机工程(第12期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN114819164A (zh) | 2022-07-29 |
US20230325700A1 (en) | 2023-10-12 |
AU2022263905A1 (en) | 2023-10-26 |
JP2023156224A (ja) | 2023-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114819164B (zh) | 量子芯片结构及确定方法、装置、设备、存储介质 | |
CN114021519B (zh) | 链状量子芯片的布线方法、装置、电子设备及存储介质 | |
CN116341478B (zh) | 量子芯片的布线方法、装置、设备及存储介质 | |
CN114492810A (zh) | 超导量子芯片设计方法及装置、电子设备和介质 | |
CN115169569A (zh) | 超导量子芯片设计方法及装置、电子设备和介质 | |
CN114373635B (zh) | 量子比特的电容、量子比特及其构建方法 | |
CN115329974B (zh) | 仿真方法、装置、设备及存储介质 | |
Kelenc et al. | The edge-Wiener index of benzenoid systems in linear time | |
CN114580643B (zh) | 确定方法、模型处理方法、装置、设备及存储介质 | |
CN115660093A (zh) | 含耦合器超导量子比特结构的性能检验信息输出方法及装置 | |
CN115329975B (zh) | 仿真方法、装置、设备及存储介质 | |
CN114943199B (zh) | 连通特征确定方法、装置、设备及存储介质 | |
CN115511095B (zh) | 含耦合器超导量子比特结构的设计信息输出方法及装置 | |
US20240046130A1 (en) | Simulation method, electronic device, and storage medium | |
CN115660094B (zh) | 含耦合器超导量子比特结构的特征参数确定方法及装置 | |
CN115456184A (zh) | 量子电路处理方法、量子态制备方法、装置、设备及介质 | |
Zhou | Spectral analysis of Laplacians on the Vicsek set | |
Knill | Characteristic length and clustering | |
CN116384496B (zh) | 量子芯片结构及量子芯片结构的版图生成方法 | |
CN116523060B (zh) | 量子测控通道的处理方法、装置、设备及存储介质 | |
CN118095464A (zh) | 量子芯片的子芯片的确定方法、装置及电子设备 | |
CN115496028B (zh) | 尺寸信息输出方法、装置及电子设备 | |
CN117521594B (zh) | 超导量子芯片仿真验证方法及装置、电子设备和介质 | |
CN115618953B (zh) | 量子门的频率确定方法、装置、设备以及存储介质 | |
CN116776810A (zh) | 量子芯片版图的仿真方法、装置、设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |