CN115496028B - 尺寸信息输出方法、装置及电子设备 - Google Patents
尺寸信息输出方法、装置及电子设备 Download PDFInfo
- Publication number
- CN115496028B CN115496028B CN202211178276.XA CN202211178276A CN115496028B CN 115496028 B CN115496028 B CN 115496028B CN 202211178276 A CN202211178276 A CN 202211178276A CN 115496028 B CN115496028 B CN 115496028B
- Authority
- CN
- China
- Prior art keywords
- information
- size
- determining
- perimeter
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000002096 quantum dot Substances 0.000 claims abstract description 143
- 238000005259 measurement Methods 0.000 claims abstract description 88
- 238000003860 storage Methods 0.000 claims description 12
- 238000013461 design Methods 0.000 description 19
- 230000008569 process Effects 0.000 description 10
- 238000004590 computer program Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 240000004731 Acer pseudoplatanus Species 0.000 description 4
- 235000002754 Acer pseudoplatanus Nutrition 0.000 description 4
- 235000006485 Platanus occidentalis Nutrition 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000012895 dilution Substances 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开提供了一种尺寸信息输出方法、装置及电子设备,涉及电子电路技术领域,具体涉及量子芯片技术领域。具体实现方案为:获取量子芯片的目标信息,目标信息包括所述量子芯片的规模信息、结构信息、元件信息、引脚信息和测控线宽度信息,所述量子芯片包括量子比特层和布线层,所述量子比特层用于部署所述量子芯片中负责运算和读取的元件,所述布线层用于部署控制和读取所述量子比特层中元件状态的测控线;基于所述规模信息、所述结构信息和所述元件信息,确定所述量子比特层的第一尺寸信息;基于所述规模信息、所述引脚信息、所述测控线宽度信息和所述第一尺寸信息,确定所述布线层的第二尺寸信息;输出所述第一尺寸信息和所述第二尺寸信息。
Description
技术领域
本公开涉及电子电路技术领域,尤其涉及量子芯片技术领域,具体涉及一种尺寸信息输出方法、装置及电子设备。
背景技术
目前,通常采用与传统芯片制造相同的倒装焊工艺,将超导量子芯片中负责运算和读取的元件如超导量子比特、耦合器以及读取腔单独放置于量子比特层,而与量子芯片外部控制系统相连的控制线以及用于读取的读取线放置于布线层,量子比特层和布线层之间利用铟柱连接。
利用铟柱连接时需要将尺寸较小的量子比特层和尺寸较大的布线层压合成为一块量子芯片,俗称压片。并且,在完成量子芯片的设计后,需要对量子芯片进行测控,且测控通常是放置在稀释制冷机的样品盒中进行。
发明内容
本公开提供了一种尺寸信息输出方法、装置及电子设备。
根据本公开的第一方面,提供了一种尺寸信息输出方法,包括:
获取量子芯片的目标信息,所述目标信息包括所述量子芯片的规模信息、结构信息、元件信息、引脚信息和测控线宽度信息,所述量子芯片包括量子比特层和布线层,所述量子比特层用于部署所述量子芯片中负责运算和读取的元件,所述布线层用于部署控制和读取所述量子比特层中元件状态的测控线;
基于所述规模信息、所述结构信息和所述元件信息,确定所述量子比特层的第一尺寸信息;
基于所述规模信息、所述引脚信息、所述测控线宽度信息和所述第一尺寸信息,确定所述布线层的第二尺寸信息;
输出所述第一尺寸信息和所述第二尺寸信息。
根据本公开的第二方面,提供了一种尺寸信息输出装置,包括:
第一获取模块,用于获取量子芯片的目标信息,所述目标信息包括所述量子芯片的规模信息、结构信息、元件信息、引脚信息和测控线宽度信息,所述量子芯片包括量子比特层和布线层,所述量子比特层用于部署所述量子芯片中负责运算和读取的元件,所述布线层用于部署控制和读取所述量子比特层中元件状态的测控线;
第一确定模块,用于基于所述规模信息、所述结构信息和所述元件信息,确定所述量子比特层的第一尺寸信息;
第二确定模块,用于基于所述规模信息、所述引脚信息、所述测控线宽度信息和所述第一尺寸信息,确定所述布线层的第二尺寸信息;
输出模块,用于输出所述第一尺寸信息和所述第二尺寸信息。
根据本公开的第三方面,提供了一种电子设备,包括:
至少一个处理器;以及
与至少一个处理器通信连接的存储器;其中,
存储器存储有可被至少一个处理器执行的指令,该指令被至少一个处理器执行,以使至少一个处理器能够执行第一方面中的任一项方法。
根据本公开的第四方面,提供了一种存储有计算机指令的非瞬时计算机可读存储介质,该计算机指令用于使计算机执行第一方面中的任一项方法。
根据本公开的第五方面,提供了一种计算机程序产品,包括计算机程序,该计算机程序在被处理器执行时实现第一方面中的任一项方法。
根据本公开的技术解决了量子芯片的尺寸设计问题,可以自动输出量子芯片的尺寸信息。
应当理解,本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征,也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
附图用于更好地理解本方案,不构成对本公开的限定。其中:
图1是根据本公开第一实施例的尺寸信息输出方法的流程示意图;
图2是十字排列结构形式的量子比特层示意图;
图3是悬铃木所采用的架构形式的量子比特层示意图;
图4是量子芯片的结构示意图;
图5是根据本公开第二实施例的尺寸信息输出装置的结构示意图;
图6是用来实施本公开的实施例的示例电子设备的示意性框图。
具体实施方式
以下结合附图对本公开的示范性实施例做出说明,其中包括本公开实施例的各种细节以助于理解,应当将它们认为仅仅是示范性的。因此,本领域普通技术人员应当认识到,可以对这里描述的实施例做出各种改变和修改,而不会背离本公开的范围和精神。同样,为了清楚和简明,以下的描述中省略了对公知功能和结构的描述。
第一实施例
如图1所示,本公开提供一种尺寸信息输出方法,包括如下步骤:
步骤S101:获取量子芯片的目标信息,所述目标信息包括所述量子芯片的规模信息、结构信息、元件信息、引脚信息和测控线宽度信息,所述量子芯片包括量子比特层和布线层,所述量子比特层用于部署所述量子芯片中负责运算和读取的元件,所述布线层用于部署控制和读取所述量子比特层中元件状态的测控线。
本实施例中,尺寸信息输出方法涉及电子电路技术领域,尤其涉及量子芯片技术领域,其可以广泛应用于量子芯片的设计及测试场景下。本公开实施例的尺寸信息输出方法,可以由本公开实施例的尺寸信息输出装置执行。本公开实施例的尺寸信息输出装置可以配置在任意电子设备中,以执行本公开实施例的尺寸信息输出方法。
量子芯片可以为超导量子芯片,作为超导电路技术方案的核心载体,集成多个量子比特的超导量子芯片的研发至关重要。随着微纳加工技术的发展,超导量子芯片上可以集成的量子比特数目越来越多,从几个、几十个增长至上百个,未来最终要实现的是成千上万个量子比特的集成。
面对量子比特数目不断增长的需求,针对超导量子芯片版图设计的必要性和紧迫性日渐彰显。版图的设计包含核心器件的设计,耦合端口的设计,布线的设计等等。在布线模块中,单个量子比特往往需要一条或两条(取决于不同的量子芯片架构方案)与芯片外部控制系统相连的控制线(磁通控制线与微波控制线),来实现对量子比特的操控。此外,还需要额外的读取线对单个或多个量子比特进行信号的读取。在含耦合器(也称为Coupler)结构的超导量子芯片中,每一个耦合器(可视为一个可以调节频率的量子比特)还需要一个与芯片外部控制系统相连的磁通控制线。由于布线规则以及微纳工艺的限制,随着量子芯片中比特数目的增加,测控线数量会增加,整个芯片版图的尺寸也会不可避免的增大。
业界为提高芯片集成度,采用了与传统芯片制造相同的倒装焊工艺(也称为3DFlipChip),将超导量子芯片中负责运算和读取的元件如超导量子比特(Qubit)、耦合器(Coupler)以及读取腔单独放置于量子比特层(qubit layer),而与芯片外部控制系统相连的控制线以及用于读取的读取线放置于布线层(wiring layer),量子比特层和布线层之间利用铟柱连接。
连接时需要将尺寸较小的量子比特层和尺寸较大的布线层压合成为一块芯片,俗称压片。由于当前技术水平的限制,压片机能够压片的尺寸是有限的。如果设计出的芯片量子比特层过大,压片机就无法对其进行压合。因此,对量子芯片的尺寸信息进行估算是非常有必要的。
在完成设计和流片后,对量子芯片进行测控是需要放置在稀释制冷机的样品盒中进行,量子芯片尺寸的增加,就要求样品盒的尺寸跟着增加。然而,样品盒尺寸的增加并不只是简单地设计较大尺寸的样品盒,而是需要精心设计结构使其电磁性质符合需求。过程中需要不断仿真其电磁性质并进行调整。因此,对量子芯片的版图尺寸进行估算非常有必要。
相关技术中,通常是量子芯片研发者根据设计和微纳加工的经验对量子芯片的尺寸进行粗略估计,进而设计芯片版图。然而,过度依赖于设计者的设计经验,缺乏明确的流程和规范,往往会导致评估结果具有较大误差。此外,考虑到量子芯片将逐步走向规模化和产业化,依赖于人工经验的评估方式无法再适配标准化的需求。
本实施例的目的即在于针对倒装焊工艺且含耦合器的超导量子芯片,对其尺寸信息进行评估,以自动输出所确定的量子芯片的尺寸信息,这样可以基于输出的尺寸信息进行量子芯片的生成,或者,基于输出的尺寸信息进行压片机和样品盒的设计。
其中,量子芯片可以包括量子比特层和布线层,量子芯片由量子比特层和布线层压合而成,量子比特层用于部署量子芯片中负责运算和读取的元件(如量子比特、耦合器和读取腔),布线层用于部署控制和读取所述量子比特层中元件状态的测控线。
具体的,在自动评估量子芯片的尺寸信息时,需要用到量子芯片的目标信息,目标信息可以包括量子芯片的规模信息、结构信息、元件信息、引脚信息和测控线宽度信息等。
量子芯片的规模信息指的是量子芯片中量子比特的数量,如量子比特规模为M*N,其中,M为量子比特行数,N为量子比特列数。
结构信息表征量子芯片的量子比特层中元件的排布方式,其排布方式可以为二维阵列式排布的架构,比如,如图2所示的十字排列结构形式和如图3所示的悬铃木所采用的架构形式等。
元件信息可以包括量子芯片中元件的尺寸信息,还可以同时量子芯片中元件的尺寸信息和相对位置信息,其中,针对倒装焊工艺且含耦合器的超导量子芯片,其量子芯片中可以包括量子比特、耦合器和读取腔,相应的,元件信息可以包括量子比特尺寸,耦合器尺寸、读取腔相对位置等。
如图2所示,量子比特层可以包括量子比特201、耦合器202和读取腔203,如图3所示,量子比特层也可以包括量子比特301、耦合器302和读取腔303,量子比特层相邻的量子比特之间通过耦合器进行连接,每个量子比特还会与相应的读取腔进行连接。
量子比特的规模会表述为M*N,M,N均为大于或等于2的正整数,意为量子比特M行N列排列,图2和图3中M和N均取4。
如图4所示,为量子芯片的结构示意图,其可以包括量子比特层401和布线层。布线层可以包含引脚402以及测控线403,其尺寸大小大于量子比特层,量子比特层一般都压合在布线层的中心,且四周都是引脚,引脚是为将芯片内测控线与芯片测控仪器测控线相连而预留的端口,处在引脚与量子比特层之间的空间为测控线放置的空间。测控线又分为控制线和读取线两种,分别用来控制量子比特状态和读取量子比特状态。
引脚信息可以包括量子芯片的引脚宽度,还可以包括量子芯片的引脚排布方式,比如,双排引脚或单排引脚等,如图4所示,其引脚排布方式为双排引脚。测控线宽度信息可以包括测控线的线宽。
量子芯片的目标信息的获取方式可以包括多种,比如,接收用户输入的量子芯片的目标信息,或者接收其他电子设备发送的量子芯片的目标信息。
步骤S102:基于所述规模信息、所述结构信息和所述元件信息,确定所述量子比特层的第一尺寸信息。
该步骤中,可以根据量子比特规模M*N、结构信息、量子比特尺寸、耦合器尺寸等信息,确定量子比特层的第一尺寸信息,第一尺寸信息可以为量子比特层理论上最小的尺寸。其中,第一尺寸信息可以包括量子比特层的尺寸大小和量子比特层的长宽信息(包括长和宽)。
具体的,可以根据量子比特规模M*N、结构信息、量子比特尺寸、耦合器尺寸等信息,确定量子比特层的长度bitLength和宽度bitWide,其中,量子比特层的结构不同,长和宽的确定方式不同。如图2和如图3所示,左右方向指示的为长度,上下方向指示的为宽度。之后,可以根据量子比特层的长和宽,确定量子比特层的尺寸大小,其尺寸大小为bitLength*bitWide。
步骤S103:基于所述规模信息、所述引脚信息、所述测控线宽度信息和所述第一尺寸信息,确定所述布线层的第二尺寸信息。
该步骤中,第二尺寸信息可以包括布线层的尺寸大小,以及布线层的长宽信息(包括布线层的长度和宽度)。布线层的尺寸大小可以为该量子比特规模下量子芯片的最小尺寸。
布线层尺寸需要考虑两部分,一是其周长要足够所有引脚放置,二是布线部分的测控线有足够空间放置,结合两者的结果来确定布线层的尺寸。
在可选实施方式中,可以基于规模信息和引脚信息,确定引脚放置所需要的周长,而基于规模信息、测控线宽度信息和第一尺寸信息,确定布线部分的测控线放置所需要的空间。相应的,可以将引脚放置所需要的周长确定为布线层的周长,在满足布线部分的测控线有足够空间放置的情况下,可以基于规模信息、测控线宽度信息和第一尺寸信息所确定的布线层的长度和宽度,以及引脚放置所需要的周长,确定布线层的尺寸大小和长宽信息,所确定的长宽信息需要满足引脚放置所需要的周长。
比如,在规模信息、测控线宽度信息和第一尺寸信息所确定的布线层的长度和宽度满足引脚放置所需要的周长的情况下,可以将规模信息、测控线宽度信息和第一尺寸信息所确定的布线层的长度和宽度确定为量子芯片的长度和宽度。
步骤S104:输出所述第一尺寸信息和所述第二尺寸信息。
该步骤中,输出可以包括显示和发送,即在电子设备的界面上显示第一尺寸信息和第二尺寸信息,或者,将其发送给用于进行量子芯片版图生成的电子设备,用于辅助量子芯片版图的生成,或者,将其发送给用于进行压片机和样品盒设计的电子设备,用于辅助压片机和样品盒的设计。
量子比特层是需要压片机压片的,其尺寸只可以小于或等于压片机可压片尺寸,而布线层的尺寸可以视为量子芯片的尺寸,也就是样品盒的最小尺寸。因此,第一尺寸信息和第二尺寸信息不仅可以用于进行量子芯片的设计,第一尺寸信息还可以用于判断其尺寸大小是否满足当前压片的技术水平,以及用于压片机的设计,第二尺寸信息还可以用于样品盒的设计。
相应的,可以基于所述第一尺寸信息和第二尺寸信息,生成量子芯片版图。
以及,可以基于所述第一尺寸信息和第二尺寸信息,进行所述量子芯片的压片机和样品盒的设计。
本实施例中,通过获取量子芯片的规模信息、结构信息、元件信息、引脚信息和测控线宽度信息,并基于规模信息、结构信息、元件信息、引脚信息和测控线宽度信息,自动确定量子比特层的第一尺寸信息和布线层的第二尺寸信息,如此,可以提供一套流程化的尺寸信息输出方案,自动输出量子芯片的尺寸信息,具有计算速度快、准确度高、可拓展性强等优势,适用于不同比特数目的量子芯片,其输出的尺寸信息可以辅助量子芯片版图的生成、压片机和样品盒的设计,从而可以提高量子芯片版图、压片机和样品盒的设计效率和准确性。
可选的,所述元件信息包括量子比特的长度和耦合器的长度,所述步骤S102具体包括:
在所述结构信息为第一结构的情况下,基于所述规模信息、所述量子比特的长度和所述耦合器的长度,确定所述第一尺寸信息;
在所述结构信息为第二结构的情况下,基于所述规模信息、所述量子比特的长度、所述耦合器的长度和读取腔相对于量子比特的宽度,确定所述第一尺寸信息,所述元件信息还包括读取腔相对于量子比特的宽度。
本实施方式中,可以根据量子比特规模M*N、量子比特的长度、耦合器的长度以及读取腔相对于量子比特的宽度(即读取腔相对位置)等信息,确定量子比特层的第一尺寸信息。其具体计算过程如下:
输入量子比特的数目M*N;输入量子比特尺寸(即量子比特的长度)、耦合器尺寸(即耦合器的长度)、读取腔相对位置(即读取腔相对于量子比特的宽度)等元件信息。
根据量子比特规模、量子比特长度、耦合器长度,再根据不同结构计算量子比特层所需的宽度bitWide(如图2和图3所示上下方向指示宽度)。
棋盘式结构即第二结构(如图2所示)的量子比特层宽度为:N*量子比特长度+(N–1)*耦合器长度;
悬铃木式结构即第一结构(如图3所示)的量子比特层宽度则为:√2*(量子比特长度+(N-1)*(量子比特长度+耦合器长度))。
根据量子比特规模、量子比特长度、耦合器长度以及读取腔相对位置计算量子比特层所需的长度bitLength(如图2和图3所示左右方向指示长度)。
棋盘式结构(如图2所示)的量子比特层长度为:M*量子比特长度+(M–1)*耦合器长度+读取腔相对位置-量子比特长度/2;
悬铃木式结构(如图3所示)的量子比特层长度则为:√2*(量子比特长度+(2*M-1)*(量子比特长度+耦合器长度))。
结合量子比特层的长度和宽度得到需要进行量子比特层的最小尺寸bitLength*bitWide。
如此,基于所述规模信息、所述结构信息和所述元件信息,可以实现量子比特层的第一尺寸信息的确定。
可选的,所述步骤S103具体包括:
基于所述规模信息,确定所述量子芯片的引脚数目;
基于所述引脚数目和所述引脚信息,确定所述量子芯片中引脚所需求的第一周长信息;
基于所述引脚数目、所述测控线宽度信息和所述第一尺寸信息,确定所述布线层的第二周长信息;
基于所述第一周长信息和所述第二周长信息,确定所述布线层的第二尺寸信息。
本实施方式中,根据量子比特规模,可以计算引脚数目,根据引脚数目计算量子芯片的周长;之后根据量子芯片的量子比特层尺寸、测控线间距、计算出量子芯片的最小长宽,结合二者可得到量子芯片的尺寸。其具体过程如下:
可以根据量子比特的规模M*N,计算引脚数目,其计算公式为M*N+(M-1)*N+M*(N-1)+2*M。
用引脚数目*引脚宽度,得到量子芯片部署引脚所需要的总长度padLength,为了避免测控线交叉,会在量子芯片四角添加一部分没有引脚的空间作为安全距离,如图4所示,在四个角加上应该预留的安全距离padSafeLength(安全距离可以为四个引脚宽度,可按需调整)。
根据引脚所需要的总长度padLength,可以计算出量子芯片中引脚所需要的边长为padLength/4+2*padSafeLength,相应的,量子芯片中引脚所需求的周长为minPerimeter=(padLength+8*padSafeLength),第一周长信息可以包括minPerimeter,量子芯片中引脚所需求的尺寸大小为(padLength/4+2*padSafeLength)*(padLength/4+2*padSafeLength)。
布线需求指的是已经引至量子比特层外,最终连接至引脚的布线部分。量子比特规模化后此部分空间会拥有数量庞大的测控线,占据大量面积。因此,需要计算布线部分的长度,以得到量子芯片在布线部分对空间的最小需求,其具体过程如下:
测控线数目等于引脚数目,通常是默认将测控线数目均分在布线部分的不同方向,如图4所示,量子比特层分别在上下左右方向均可以布线。
测控线共有wireNum条,每个方向可以部署wireNum/4条,因此,通过公式wireNum/4/2*测控线宽度,可以分别计算不同方向布线需要的最小空间长度,用(topLength,bottomLength,leftLength,rightLength)表示,分别为上方向的长度,下方向的长度,左方向的长度和右方向的长度,如图4所示。
为了避免测控线交叉,还会在布线部分预留一些空间以满足偶发需求(如测控线的间距调整等),相应的,可以在最小空间长度外应当加上引脚的长度pad以及预留一些空间用于防范意外事项,每个方向可以预留安全长度safeLength(可自行选定),如图4所示。
之后,可以得到布线层的长度和宽度(即布线层的长宽信息),其长度为minLength=(leftLength+bitLength+rightLength+2*safeLength+2*pad);minWide=(topLength+bitWide+bottomLength+2*safeLength+2*pad)。
基于布线层的长宽信息,可以得到布线层的周长lwPerimeter,lwPerimeter=2*(minLength+minWide),第二周长信息可以包括lwPerimeter。
之后,结合第一周长信息和第二周长信息,可以确定布线层的第二尺寸信息。具体可以比较第一周长信息和第二周长信息,基于比较结果确定布线层的第二尺寸信息。
如此,可以分别划分引脚区域和布线区域,分别计算不同区域所需求的第一周长信息和第二周长信息,之后结合两者确定布线层的第二尺寸信息,如此可以提高量子芯片的尺寸信息的输出准确性。
可选的,所述第一周长信息包括量子芯片中引脚围成的第一周长,所述第二周长信息包括布线层的第二周长和所述布线层的第一长宽信息,所述基于所述第一周长信息和所述第二周长信息,确定所述布线层的第二尺寸信息,包括:
在所述第二周长大于所述第一周长的情况下,基于所述第一长宽信息确定第一目标尺寸,所述第二尺寸信息包括所述第一目标尺寸和所述第一长宽信息;
在所述第二周长小于所述第一周长的情况下,调整所述第一长宽信息,得到第二长宽信息,并基于所述第二长宽信息确定第二目标尺寸,所述第二尺寸信息包括所述第二目标尺寸和所述第二长宽信息;其中,基于所述第二长宽信息确定的周长等于所述第一周长。
本实施方式中,根据量子芯片中引脚围成的第一周长minPerimeter,以及布线层的第二周长lwPerimeter、布线层的第一长宽信息(包括长度minLength和宽度minWide),来计算量子芯片的第二尺寸信息。
如果lwPerimeter大于minPerimeter,那么量子芯片的尺寸为minLength*minWide。
如果lwPerimeter小于minPerimeter,则需要调整第一长宽信息,可以延长minLength,也可以延长minWide,还可以同时延长minLength和minWide,得到第二长宽信息。
在实际应用中,可以输出lwPerimeter、minLength、minWide和minPerimeter,用户在确定lwPerimeter小于minPerimeter的情况下,可以自行选择如何调整minLength或minWide,相应的,可以接收用户针对第一长宽信息调整后得到的第二长宽信息。
此时,量子芯片的尺寸调整为finLength*finWide,第二长宽信息包括finLength和finWide。其中,finLength>=minLength,finWide>=minWide,且minPerimeter=2*(finLength+finWide)。
本实施方式中,在引脚所需长度大于布线所需的最小长宽的情况下,可以给出量子芯片的最小周长(minPerimeter)与最小长宽(minLength和minWide),通过在布线所需的最小长宽的基础上自行选择尺寸上是长度变长或是宽度变宽,展现出良好的拓展性,这样可以给设计起指导作用的同时提供充足的自由度。
可选的,所述基于所述引脚数目、所述测控线宽度信息和所述第一尺寸信息,确定所述布线层的第二周长信息之前,还包括:
获取所述量子芯片中测控线的布局方式;
所述基于所述引脚数目、所述测控线宽度信息和所述第一尺寸信息,确定所述布线层的第二周长信息,包括:
基于所述引脚数目和所述布局方式,确定所述布线层中布线部分在各个方向上所需部署的测控线数目,所述布线部分为所述布线层中测控线引至量子比特层外,并连接至引脚的部分;
基于所述测控线数目、所述测控线宽度信息和所述第一尺寸信息,确定所述第二周长信息。
本实施方式中,测控线的布局方式可以指的是测控线在布线部分的各个方向上的布局,如均分布局,或是左右方向布局的测控线数量大于上下方向布局的测控线数量。其获取方式包括但不限于接收用户输入的测控线布局方式。
可以基于引脚数目和布局方式,确定布线层中布线部分在各个方向上所需部署的测控线数目,如引脚数目为43个,若布局方式为均分布局,则布线部分在各个方向上所需部署的测控线数目为11个。
相应的,基于各个方向上的测控线数目和测控线宽度信息,可以分别计算不同方向布线需要的最小空间长度,用(topLength,bottomLength,leftLength,rightLength)表示,分别为上方向的长度,下方向的长度,左方向的长度和右方向的长度。
为了避免测控线交叉,还会在布线部分预留一些空间以满足偶发需求(如测控线的间距调整等),相应的,可以在最小空间长度外应当加上引脚的长度pad以及预留一些空间用于防范意外事项,每个方向可以预留安全长度safeLength(可自行选定)。
之后,可以得到布线层的长度和宽度(即布线层的长宽信息),其长度为minLength=(leftLength+bitLength+rightLength+2*safeLength+2*pad);minWide=(topLength+bitWide+bottomLength+2*safeLength+2*pad)。
基于布线层的长宽信息,可以得到布线层的周长lwPerimeter,lwPerimeter=2*(minLength+minWide),第二周长信息可以包括lwPerimeter。
本实施方式中,通过获取量子芯片中测控线的布局方式,并结合布局方式确定布线层的第二周长信息,如此,可以进一步提高量子芯片设计的灵活性。
第二实施例
如图5所示,本公开提供一种尺寸信息输出装置500,包括:
第一获取模块501,用于获取量子芯片的目标信息,所述目标信息包括所述量子芯片的规模信息、结构信息、元件信息、引脚信息和测控线宽度信息,所述量子芯片包括量子比特层和布线层,所述量子比特层用于部署所述量子芯片中负责运算和读取的元件,所述布线层用于部署控制和读取所述量子比特层中元件状态的测控线;
第一确定模块502,用于基于所述规模信息、所述结构信息和所述元件信息,确定所述量子比特层的第一尺寸信息;
第二确定模块503,用于基于所述规模信息、所述引脚信息、所述测控线宽度信息和所述第一尺寸信息,确定所述布线层的第二尺寸信息;
输出模块504,用于输出所述第一尺寸信息和所述第二尺寸信息。
可选的,所述第二确定模块503包括:
第一确定单元,用于基于所述规模信息,确定所述量子芯片的引脚数目;
第二确定单元,用于基于所述引脚数目和所述引脚信息,确定所述量子芯片中引脚所需求的第一周长信息;
第三确定单元,用于基于所述引脚数目、所述测控线宽度信息和所述第一尺寸信息,确定所述布线层的第二周长信息;
第四确定单元,用于基于所述第一周长信息和所述第二周长信息,确定所述布线层的第二尺寸信息。
可选的,所述第一周长信息包括量子芯片中引脚围成的第一周长,所述第二周长信息包括布线层的第二周长和所述布线层的第一长宽信息,所述第四确定单元,具体用于:
在所述第二周长大于所述第一周长的情况下,基于所述第一长宽信息确定第一目标尺寸,所述第二尺寸信息包括所述第一目标尺寸和所述第一长宽信息;
在所述第二周长小于所述第一周长的情况下,调整所述第一长宽信息,得到第二长宽信息,并基于所述第二长宽信息确定第二目标尺寸,所述第二尺寸信息包括所述第二目标尺寸和所述第二长宽信息;其中,基于所述第二长宽信息确定的周长等于所述第一周长。
可选的,所述装置还包括:
第二获取模块,用于获取所述量子芯片中测控线的布局方式;
所述第三确定单元,具体用于:
基于所述引脚数目和所述布局方式,确定所述布线层中布线部分在各个方向上所需部署的测控线数目,所述布线部分为所述布线层中测控线引至量子比特层外,并连接至引脚的部分;
基于所述测控线数目、所述测控线宽度信息和所述第一尺寸信息,确定所述第二周长信息。
可选的,所述元件信息包括量子比特的长度和耦合器的长度,所述第一确定模块502,具体用于:
在所述结构信息为第一结构的情况下,基于所述规模信息、所述量子比特的长度和所述耦合器的长度,确定所述第一尺寸信息;
在所述结构信息为第二结构的情况下,基于所述规模信息、所述量子比特的长度、所述耦合器的长度和读取腔相对于量子比特的宽度,确定所述第一尺寸信息,所述元件信息还包括读取腔相对于量子比特的宽度。
本公开提供的尺寸信息输出装置500能够实现尺寸信息输出方法实施例实现的各个过程,且能够达到相同的有益效果,为避免重复,这里不再赘述。
本公开的技术方案中,所涉及的用户个人信息的收集、存储、使用、加工、传输、提供和公开等处理,均符合相关法律法规的规定,且不违背公序良俗。
根据本公开的实施例,本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。
图6示出了可以用来实施本公开的实施例的示例电子设备的示意性框图。电子设备旨在表示各种形式的数字计算机,诸如,膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置,诸如,个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例,并且不意在限制本文中描述的和/或者要求的本公开的实现。
如图6所示,设备600包括计算单元601,其可以根据存储在只读存储器(ROM)602中的计算机程序或者从存储单元608加载到随机访问存储器(RAM)603中的计算机程序,来执行各种适当的动作和处理。在RAM 603中,还可存储设备600操作所需的各种程序和数据。计算单元601、ROM 602以及RAM 603通过总线604彼此相连。输入/输出(I/O)接口605也连接至总线604。
设备600中的多个部件连接至I/O接口605,包括:输入单元606,例如键盘、鼠标等;输出单元607,例如各种类型的显示器、扬声器等;存储单元608,例如磁盘、光盘等;以及通信单元609,例如网卡、调制解调器、无线通信收发机等。通信单元609允许设备600通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
计算单元601可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元601的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元601执行上文所描述的各个方法和处理,例如尺寸信息输出方法。例如,在一些实施例中,尺寸信息输出方法可被实现为计算机软件程序,其被有形地包含于机器可读介质,例如存储单元608。在一些实施例中,计算机程序的部分或者全部可以经由ROM 602和/或通信单元609而被载入和/或安装到设备600上。当计算机程序加载到RAM 603并由计算单元601执行时,可以执行上文描述的尺寸信息输出方法的一个或多个步骤。备选地,在其他实施例中,计算单元601可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行尺寸信息输出方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括:实施在一个或者多个计算机程序中,该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释,该可编程处理器可以是专用或者通用可编程处理器,可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令,并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器,使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中,机器可读介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互,可以在计算机上实施此处描述的系统和技术,该计算机具有:用于向用户显示信息的显示装置(例如,CRT(阴极射线管)或者LCD(液晶显示器)监视器);以及键盘和指向装置(例如,鼠标或者轨迹球),用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互;例如,提供给用户的反馈可以是任何形式的传感反馈(例如,视觉反馈、听觉反馈、或者触觉反馈);并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如,作为数据服务器)、或者包括中间件部件的计算系统(例如,应用服务器)、或者包括前端部件的计算系统(例如,具有图形用户界面或者网络浏览器的用户计算机,用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如,通信网络)来将系统的部件相互连接。通信网络的示例包括:局域网(LAN)、广域网(WAN)和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器,也可以为分布式系统的服务器,或者是结合了区块链的服务器。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本公开公开的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本公开保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等,均应包含在本公开保护范围之内。
Claims (10)
1.一种尺寸信息输出方法,包括:
获取量子芯片的目标信息,所述目标信息包括所述量子芯片的规模信息、结构信息、元件信息、引脚信息和测控线宽度信息,所述量子芯片包括量子比特层和布线层,所述量子比特层用于部署所述量子芯片中负责运算和读取的元件,所述布线层用于部署控制和读取所述量子比特层中元件状态的测控线;
基于所述规模信息、所述结构信息和所述元件信息,确定所述量子比特层的第一尺寸信息;
基于所述规模信息、所述引脚信息、所述测控线宽度信息和所述第一尺寸信息,确定所述布线层的第二尺寸信息;
输出所述第一尺寸信息和所述第二尺寸信息;
所述基于所述规模信息、所述引脚信息、所述测控线宽度信息和所述第一尺寸信息,确定所述布线层的第二尺寸信息,包括:
基于所述规模信息,确定所述量子芯片的引脚数目;
基于所述引脚数目和所述引脚信息,确定所述量子芯片中引脚所需求的第一周长信息;
基于所述引脚数目、所述测控线宽度信息和所述第一尺寸信息,确定所述布线层的第二周长信息;
基于所述第一周长信息和所述第二周长信息,确定所述布线层的第二尺寸信息。
2.根据权利要求1所述的方法,其中,所述第一周长信息包括量子芯片中引脚围成的第一周长,所述第二周长信息包括布线层的第二周长和所述布线层的第一长宽信息,所述基于所述第一周长信息和所述第二周长信息,确定所述布线层的第二尺寸信息,包括:
在所述第二周长大于所述第一周长的情况下,基于所述第一长宽信息确定第一目标尺寸,所述第二尺寸信息包括所述第一目标尺寸和所述第一长宽信息;
在所述第二周长小于所述第一周长的情况下,调整所述第一长宽信息,得到第二长宽信息,并基于所述第二长宽信息确定第二目标尺寸,所述第二尺寸信息包括所述第二目标尺寸和所述第二长宽信息;其中,基于所述第二长宽信息确定的周长等于所述第一周长。
3.根据权利要求1所述的方法,所述基于所述引脚数目、所述测控线宽度信息和所述第一尺寸信息,确定所述布线层的第二周长信息之前,还包括:
获取所述量子芯片中测控线的布局方式;
所述基于所述引脚数目、所述测控线宽度信息和所述第一尺寸信息,确定所述布线层的第二周长信息,包括:
基于所述引脚数目和所述布局方式,确定所述布线层中布线部分在各个方向上所需部署的测控线数目,所述布线部分为所述布线层中测控线引至量子比特层外,并连接至引脚的部分;
基于所述测控线数目、所述测控线宽度信息和所述第一尺寸信息,确定所述第二周长信息。
4.根据权利要求1所述的方法,其中,所述元件信息包括量子比特的长度和耦合器的长度,所述基于所述规模信息、所述结构信息和所述元件信息,确定所述量子比特层的第一尺寸信息,包括:
在所述结构信息为第一结构的情况下,基于所述规模信息、所述量子比特的长度和所述耦合器的长度,确定所述第一尺寸信息;
在所述结构信息为第二结构的情况下,基于所述规模信息、所述量子比特的长度、所述耦合器的长度和读取腔相对于量子比特的宽度,确定所述第一尺寸信息,所述元件信息还包括读取腔相对于量子比特的宽度。
5.一种尺寸信息输出装置,包括:
第一获取模块,用于获取量子芯片的目标信息,所述目标信息包括所述量子芯片的规模信息、结构信息、元件信息、引脚信息和测控线宽度信息,所述量子芯片包括量子比特层和布线层,所述量子比特层用于部署所述量子芯片中负责运算和读取的元件,所述布线层用于部署控制和读取所述量子比特层中元件状态的测控线;
第一确定模块,用于基于所述规模信息、所述结构信息和所述元件信息,确定所述量子比特层的第一尺寸信息;
第二确定模块,用于基于所述规模信息、所述引脚信息、所述测控线宽度信息和所述第一尺寸信息,确定所述布线层的第二尺寸信息;
输出模块,用于输出所述第一尺寸信息和所述第二尺寸信息;
所述第二确定模块包括:
第一确定单元,用于基于所述规模信息,确定所述量子芯片的引脚数目;
第二确定单元,用于基于所述引脚数目和所述引脚信息,确定所述量子芯片中引脚所需求的第一周长信息;
第三确定单元,用于基于所述引脚数目、所述测控线宽度信息和所述第一尺寸信息,确定所述布线层的第二周长信息;
第四确定单元,用于基于所述第一周长信息和所述第二周长信息,确定所述布线层的第二尺寸信息。
6.根据权利要求5所述的装置,其中,所述第一周长信息包括量子芯片中引脚围成的第一周长,所述第二周长信息包括布线层的第二周长和所述布线层的第一长宽信息,所述第四确定单元,具体用于:
在所述第二周长大于所述第一周长的情况下,基于所述第一长宽信息确定第一目标尺寸,所述第二尺寸信息包括所述第一目标尺寸和所述第一长宽信息;
在所述第二周长小于所述第一周长的情况下,调整所述第一长宽信息,得到第二长宽信息,并基于所述第二长宽信息确定第二目标尺寸,所述第二尺寸信息包括所述第二目标尺寸和所述第二长宽信息;其中,基于所述第二长宽信息确定的周长等于所述第一周长。
7.根据权利要求5所述的装置,还包括:
第二获取模块,用于获取所述量子芯片中测控线的布局方式;
所述第三确定单元,具体用于:
基于所述引脚数目和所述布局方式,确定所述布线层中布线部分在各个方向上所需部署的测控线数目,所述布线部分为所述布线层中测控线引至量子比特层外,并连接至引脚的部分;
基于所述测控线数目、所述测控线宽度信息和所述第一尺寸信息,确定所述第二周长信息。
8.根据权利要求5所述的装置,其中,所述元件信息包括量子比特的长度和耦合器的长度,所述第一确定模块,具体用于:
在所述结构信息为第一结构的情况下,基于所述规模信息、所述量子比特的长度和所述耦合器的长度,确定所述第一尺寸信息;
在所述结构信息为第二结构的情况下,基于所述规模信息、所述量子比特的长度、所述耦合器的长度和读取腔相对于量子比特的宽度,确定所述第一尺寸信息,所述元件信息还包括读取腔相对于量子比特的宽度。
9.一种电子设备,包括:
至少一个处理器;以及
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行权利要求1-4中任一项所述的方法。
10.一种存储有计算机指令的非瞬时计算机可读存储介质,其中,所述计算机指令用于使所述计算机执行根据权利要求1-4中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211178276.XA CN115496028B (zh) | 2022-09-23 | 2022-09-23 | 尺寸信息输出方法、装置及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211178276.XA CN115496028B (zh) | 2022-09-23 | 2022-09-23 | 尺寸信息输出方法、装置及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115496028A CN115496028A (zh) | 2022-12-20 |
CN115496028B true CN115496028B (zh) | 2023-03-28 |
Family
ID=84472353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211178276.XA Active CN115496028B (zh) | 2022-09-23 | 2022-09-23 | 尺寸信息输出方法、装置及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115496028B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112397862A (zh) * | 2019-08-16 | 2021-02-23 | 浙江大学 | 一种基于多模式谐振腔的全连通架构量子芯片 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010129972A (ja) * | 2008-12-01 | 2010-06-10 | Elpida Memory Inc | 半導体装置およびその製造方法 |
CN101859331B (zh) * | 2009-04-07 | 2013-07-31 | 鸿富锦精密工业(深圳)有限公司 | 布线设计系统及布线设计方法 |
US8751989B1 (en) * | 2013-02-13 | 2014-06-10 | International Business Machines Corporation | Cost-function based routing techniques for reducing crosstalk in electronic package designs |
US10599805B2 (en) * | 2017-12-01 | 2020-03-24 | International Business Machines Corporation | Superconducting quantum circuits layout design verification |
US11194946B2 (en) * | 2018-08-29 | 2021-12-07 | International Business Machines Corporation | Optimization of quantum circuits |
CN114239838A (zh) * | 2021-12-21 | 2022-03-25 | 山东浪潮科学研究院有限公司 | 一种超导量子计算芯片版图生成方法及设备 |
CN114386610B (zh) * | 2022-01-12 | 2023-04-18 | 北京百度网讯科技有限公司 | 量子芯片及其构建方法、构建装置 |
CN114492810B (zh) * | 2022-02-11 | 2023-03-24 | 北京百度网讯科技有限公司 | 超导量子芯片设计方法及装置、电子设备和介质 |
CN114707462A (zh) * | 2022-04-18 | 2022-07-05 | 浪潮集团有限公司 | 一种超导量子比特芯片制备方法及设备 |
CN114818594A (zh) * | 2022-05-31 | 2022-07-29 | 浪潮(山东)计算机科技有限公司 | 一种自动布线及命名方法、装置、设备及介质 |
CN114781318B (zh) * | 2022-06-16 | 2022-09-13 | 飞腾信息技术有限公司 | 芯片的模块引脚布线方法、装置、电子设备及存储介质 |
-
2022
- 2022-09-23 CN CN202211178276.XA patent/CN115496028B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112397862A (zh) * | 2019-08-16 | 2021-02-23 | 浙江大学 | 一种基于多模式谐振腔的全连通架构量子芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN115496028A (zh) | 2022-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230172076A1 (en) | Quantum chip and construction method and construction apparatus thereof | |
US8769452B2 (en) | Parasitic extraction in an integrated circuit with multi-patterning requirements | |
AU2022221381B2 (en) | Method and apparatus for routing wires on chain quantum chip, and storage medium | |
CN114417781B (zh) | Pcb走线串扰评估方法、系统、装置、设备及存储介质 | |
JP2023058606A (ja) | 超伝導量子チップの設計方法及び装置、電子機器並びに媒体 | |
JP2023156224A (ja) | 量子チップ構造、決定方法、装置、デバイス、量子チップ、量子コンピュータ、記憶媒体、及びプログラム | |
US10311189B2 (en) | Simulation method and simulation apparatus | |
US20230168723A1 (en) | Thermal relief implementing method, electronic device and storage medium | |
CN115660093B (zh) | 含耦合器超导量子比特结构性能检验信息输出方法及装置 | |
CN114065939A (zh) | 量子芯片设计模型的训练方法、装置、设备及存储介质 | |
CN115587567A (zh) | 量子芯片版图的布线方法、制造方法及量子芯片 | |
EP2959635A1 (en) | Programmable physical network topologies for datacenters | |
CN106537199B (zh) | 交叉波导 | |
CN115496028B (zh) | 尺寸信息输出方法、装置及电子设备 | |
CN115510801A (zh) | 一种数据传输系统、方法、装置及存储介质 | |
CN114742000A (zh) | 基于FPGA集群的SoC芯片验证系统、验证方法、装置 | |
US11080460B2 (en) | Method of modeling high speed channel in semiconductor package, method of designing semiconductor package using the same and method of manufacturing semiconductor package using the same | |
JP5297468B2 (ja) | 半導体集積回路の設計方法およびソフトウエア | |
CN109862699A (zh) | Pcb制作工艺的选择方法、装置、设备及存储介质 | |
KR100801075B1 (ko) | 홀의 시스템적 결함율을 이용하는 반도체 집적 회로 장치의수율 향상 방법 및 수율 향상 시스템 | |
CN117422141A (zh) | 仿真方法、装置、设备及存储介质 | |
CN116956807B (zh) | 芯片设计的全局布线拥塞图确定方法及相关设备 | |
CN114577225B (zh) | 一种地图绘制方法、装置、电子设备和存储介质 | |
US9734277B2 (en) | Semiconductor device designing method, designing apparatus, and computer-readable storage medium | |
CN117690903A (zh) | 一种拼接芯片、芯片制造方法、芯片系统及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |