CN114707462A - 一种超导量子比特芯片制备方法及设备 - Google Patents
一种超导量子比特芯片制备方法及设备 Download PDFInfo
- Publication number
- CN114707462A CN114707462A CN202210402228.8A CN202210402228A CN114707462A CN 114707462 A CN114707462 A CN 114707462A CN 202210402228 A CN202210402228 A CN 202210402228A CN 114707462 A CN114707462 A CN 114707462A
- Authority
- CN
- China
- Prior art keywords
- qubit
- chip
- determining
- prepared
- superconducting qubit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
- G06F30/3953—Routing detailed
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Computational Mathematics (AREA)
- Artificial Intelligence (AREA)
- Computer Networks & Wireless Communication (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本申请实施例公开了一种超导量子比特芯片制备方法及设备。包括,获取待制备的超导量子比特芯片的尺寸与引脚位置信息,以及获取待制备的超导量子比特芯片所需的不同部件的参考尺寸;其中,不同部件用于实现待制备的超导量子比特芯片的不同功能;基于待制备的超导量子比特芯片的尺寸与引脚位置信息,以及待制备的超导量子比特芯片所需的不同部件的参考尺寸,确定出不同部件分别对应的参考数据;基于参考数据与预置电磁仿真软件,对参考数据进行校验,以得到不同部件分别对应的实际数据;基于实际数据对待制备的超导量子比特芯片进行多比特芯片布线,以实现超导量子比特芯片的制备。通过上述方法,提高了芯片制备效率。
Description
技术领域
本申请涉及量子芯片技术领域,尤其涉及一种超导量子比特芯片制备方法及设备。
背景技术
量子芯片是量子计算机的核心组成部件,在根本上决定了量子计算机的比特数目、质量以及量子计算机的控制精度,高质量的量子芯片是实现量子计算的前提。
然而,现有相关技术中的超导量子比特芯片的制备存在诸多不便。示例性的,超导量子比特芯片中存在量子比特十字电容设计、读出谐振腔设计、传输线设计、约瑟夫森结设计、微波激励线设计、磁通偏置线设计等多个不同部件的设计。不同的研发人员在超导量子比特芯片制备过程中,通常存在不同的制备方案与制备过程,以致在不同研发人员对同一个超导量子比特芯片进行制备的时候,往往产生冲突,以致制备过程工序冗长,对提高工艺效率带来了较大阻碍。
发明内容
本申请实施例提供了一种超导量子比特芯片制备方法及设备,用于解决如下技术问题:现有技术对超导量子比特芯片的制备过程工序冗长,对提高工艺效率带来了较大阻碍。
本申请实施例采用下述技术方案:
本申请实施例提供一种超导量子比特芯片制备方法。包括,获取待制备的超导量子比特芯片的尺寸与引脚位置信息,以及获取待制备的超导量子比特芯片所需的不同部件的参考尺寸;其中,不同部件用于实现待制备的超导量子比特芯片的不同功能;基于待制备的超导量子比特芯片的尺寸与引脚位置信息,以及待制备的超导量子比特芯片所需的不同部件的参考尺寸,确定出不同部件分别对应的参考数据;其中,参考数据为不同部件分别对应的设计图中的数据;基于参考数据与预置电磁仿真软件,对参考数据进行校验,以得到不同部件分别对应的实际数据;基于实际数据对待制备的超导量子比特芯片进行多比特芯片布线,以实现超导量子比特芯片的制备。
本申请实施例通过获取待制备的超导量子比特芯片的尺寸与引脚位置信息,以及获取待制备的超导量子比特芯片所需的不同部件的参考尺寸,能够先确定出芯片的尺寸与引脚位置,从而对不同部件的位置与尺寸进行限定。其次,本申请实施例通过确定出不同部件分别对应的参考数据,能够绘制出不同部件分别对应的设计图,通过电磁仿真软件得出实际值与设计值误差反复迭代实现设计目的,完成多比特布线,从而完成超导量子比特芯片的制备过程,对芯片制备的过程进行统一限定,使整个过程条理清晰。进而在不同研发人员对不同部件分别进行制备的情况下,也能够在短时间内高效的完成芯片制备。
在本申请的一种实现方式中,基于待制备的超导量子比特芯片的尺寸与引脚位置信息,以及待制备的超导量子比特芯片所需的不同部件的参考尺寸,确定出不同部件分别对应的参考数据,具体包括:基于待制备的超导量子比特芯片的尺寸与引脚位置信息,以及待制备的超导量子比特芯片所需的不同部件的参考尺寸,确定出量子比特十字电容的参考数据;以及确定出传输线与读出谐振腔的参考数据;以及确定出约瑟夫森结的参考数据;以及确定出微波激励线参考数据;以及确定出磁通偏置线参考数据;以及确定出测试节与测试谐振腔参考数据。
在本申请的一种实现方式中,述确定出量子比特十字电容的参考数据,具体包括:根据获取到的量子比特十字电容的参考尺寸,确定出量子比特十字电容内部十字结构的参考数据,以及;根据获取到的量子比特十字电容的参考尺寸,确定出量子比特十字电容外围需要被刻蚀掉的部分所对应的参考数据。
在本申请的一种实现方式中,根据获取到的量子比特十字电容的参考尺寸,确定出量子比特十字电容内部十字结构的参考数据,具体包括:根据获取到的量子比特十字电容的参考尺寸,确定出量子比特十字电容的第一参考宽度;其中,量子比特十字电容为十字形结构,第一参考宽度为量子比特十字电容任一边缘的宽度;以及根据获取到的量子比特十字电容的参考尺寸,确定出量子比特十字电容与外围电路的参考间隔距离。
在本申请的一种实现方式中,根据获取到的量子比特十字电容的参考尺寸,确定出量子比特十字电容外围需要被刻蚀掉的部分所对应的参考数据,具体包括:确定出量子比特十字电容外围需要被刻蚀掉的部分所对应的第二参考宽度;其中,第二参考宽度为量子比特十字电容外围的左侧边缘与右侧边缘之间的距离;以及确定出确定出量子比特十字电容外围需要被刻蚀掉的部分所对应的参考高度;其中,参考高度为量子比特十字电容外围的上部侧边缘与下部边缘之间的垂直距离。
在本申请的一种实现方式中,确定出传输线与读出谐振腔的参考数据,具体包括:将获取到的传输线与读出谐振腔的参考尺寸与预置数据库中的数据进行比对,以确定出读出谐振腔的谐振腔腔频参考值,以及确定出相邻两个读出谐振腔之间的间隔距离;其中,预置数据库中包括多种不同读出谐振腔的参考尺寸,以及不同参考尺寸的谐振腔分别对应的谐振腔腔频参考值;通过预置电磁仿真软件,对读出谐振腔与量子比特十字电容进行仿真,以得到读出谐振腔与量子比特十字电容之间的耦合强度;以及通过预置电磁仿真软件,对读出谐振腔与传输线进行仿真,以得到读出谐振腔与传输线之间的耦合强度。
在本申请的一种实现方式中,确定出约瑟夫森结的参考数据,具体包括:根据获取到的约瑟夫森结的参考尺寸,确定出约瑟夫森结的长度、宽度以及面积;通过十字交叉法对约瑟夫森结进行制备;其中,约瑟夫森结包括两种不同尺寸,不同尺寸的约瑟夫森结间隔排布;且相邻两个约瑟夫森结分别对应不同的工作频率。
在本申请的一种实现方式中,确定出微波激励线与磁通偏置线分别对应的参考数据,具体包括:根据获取到的微波激励线的参考尺寸,确定出与微波激励线对应的耦合电容,以使微波激励线通过电容耦合到量子比特;其中,耦合电容用于对量子比特传输微波信号,以改变量子比特的工作状态;根据获取到的磁通偏置线的参考尺寸,确定出与磁通偏置线对应的电感强度,以及确定出时间量级;基于电感强度、时间量级以及磁通偏置线,对量子比特提供磁通偏置,以改变量子比特的工作频率。
在本申请的一种实现方式中,基于实际数据对待制备的超导量子比特芯片进行多比特芯片布线,具体包括:基于实际数据,对待制备的超导量子比特芯片进行多比特芯片布线;其中,相邻两根微波传输线之间的距离大于第一预设间隔距离,除微波传输线之外的其它相邻两根传输线之间的距离大于第二预设间隔距离,且第一预设间隔距离大于第二预设间隔距离。
本申请实施例提供一种超导量子比特芯片制备设备,包括:至少一个处理器;以及,与至少一个处理器通信连接的存储器;其中,存储器存储有可被至少一个处理器执行的指令,指令被至少一个处理器执行,以使至少一个处理器能够:获取待制备的超导量子比特芯片的尺寸与引脚位置信息,以及获取待制备的超导量子比特芯片所需的不同部件的参考尺寸;其中,不同部件用于实现待制备的超导量子比特芯片的不同功能;基于待制备的超导量子比特芯片的尺寸与引脚位置信息,以及待制备的超导量子比特芯片所需的不同部件的参考尺寸,确定出不同部件分别对应的参考数据;其中,参考数据为不同部件分别对应的设计图中的数据;基于参考数据与预置电磁仿真软件,对参考图像数据进行校验,以得到不同部件分别对应的实际数据;基于实际数据对待制备的超导量子比特芯片进行多比特芯片布线,以实现超导量子比特芯片的制备。
本申请实施例采用的上述至少一个技术方案能够达到以下有益效果:本申请实施例通过获取待制备的超导量子比特芯片的尺寸与引脚位置信息,以及获取待制备的超导量子比特芯片所需的不同部件的参考尺寸,能够先确定出芯片的尺寸与引脚位置,从而对不同部件的位置与尺寸进行限定。其次,本申请实施例通过确定出不同部件分别对应的参考数据,能够绘制出不同部件分别对应的设计图,通过电磁仿真软件得出实际值与设计值误差反复迭代实现设计目的,完成多比特布线,从而完成超导量子比特芯片的制备过程,对芯片制备的过程进行统限定,使整个过程条理清晰。进而在不同研发人员对不同部件分别进行制备的情况下,也能够在短时间内高效的完成芯片制备。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1为本申请实施例提供的一种超导量子比特芯片制备方法流程图;
图2为本申请实施例提供的一种量子比特十字电容设计示意图;
图3为本申请实施例提供的一种传输线与读出谐振腔设计示意图;
图4为本申请实施例提供的一种约瑟夫森结设计示意图;
图5为本申请实施例提供的一种超导量子比特芯片示意图;
图6为本申请实施例提供的一种超导量子比特芯片制备设备的结构示意图。
具体实施方式
本申请实施例提供一种超导量子比特芯片制备方法及设备。
为了使本技术领域的人员更好地理解本申请中的技术方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本说明书实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都应当属于本申请保护的范围。
量子芯片是量子计算机的核心组成部件,在根本上决定了量子计算机的比特数目、质量以及量子计算机的控制精度,高质量的量子芯片是实现量子计算的前提。
然而,现有相关技术中的超导量子比特芯片的制备存在诸多不便。示例性的,超导量子比特芯片中存在量子比特十字电容设计、读出谐振腔设计、传输线设计、约瑟夫森结设计、微波激励线设计、磁通偏置线设计等多个不同部件的设计。不同的研发人员在超导量子比特芯片制备过程中,通常存在不同的制备方案与制备过程,以致在不同研发人员对同一个超导量子比特芯片进行制备的时候,往往产生冲突,以致制备过程工序冗长,对提高工艺效率带来了较大阻碍。
为了解决上述问题,本申请实施例提供一种超导量子比特芯片制备方法及设备。通过获取待制备的超导量子比特芯片的尺寸与引脚位置信息,以及获取待制备的超导量子比特芯片所需的不同部件的参考尺寸,能够先确定出芯片的尺寸与引脚位置,从而对不同部件的位置与尺寸进行限定。其次,本申请实施例通过确定出不同部件分别对应的参考数据,能够绘制出不同部件分别对应的设计图,通过电磁仿真软件得出实际值与设计值误差反复迭代实现设计目的,完成多比特布线,从而完成超导量子比特芯片的制备过程,对芯片制备的过程进行统限定,使整个过程条理清晰。进而在不同研发人员对不同部件分别进行制备的情况下,也能够在短时间内高效的完成芯片制备。
下面通过附图对本申请实施例提出的技术方案进行详细的说明。
图1为本申请实施例提供的一种超导量子比特芯片制备方法流程图。如图1所示,超导量子比特芯片制备方法包括如下步骤:
S101、获取待制备的超导量子比特芯片的尺寸与引脚位置信息,以及获取待制备的超导量子比特芯片所需的不同部件的参考尺寸。
在本申请的一个实施例中,本申请实施例提供一种10比特超导量子芯片的设计方法,采用Klayout版图绘制工具,Electronic Desktop HFSS与Sonnet电磁仿真软件实现了10比特超导量子芯片的整体设计与版图绘制。
具体地,本申请实施例中的超导量子芯片尺寸为10.5mm×10.5mm,由外部的连接件确定,芯片需要放在一个特制的holder里面固定在制冷机内接线,而这个holder预留的芯片窗口就是这个尺寸。待制备的超导量子比特芯片所需的不同部件的参考尺寸可以由经验值确定。可以将该超导量子比特芯片不同部件的参考尺寸保存至数据库,在获取到超导量子芯片尺寸的时候,在数据库中查找与该超导量子芯片尺寸相匹配的不同部件的参考尺寸,以通过查找到的不同部件的参考尺寸,以及获取到的超导量子比特芯片的尺寸进行仿真校准。
进一步地,本申请实施例中的不同部件用于实现待制备的超导量子比特芯片的不同功能。
S102、基于待制备的超导量子比特芯片的尺寸与引脚位置信息,以及待制备的超导量子比特芯片所需的不同部件的参考尺寸,确定出不同部件分别对应的参考数据。其中,参考数据为不同部件分别对应的设计图中的数据。
在本申请的一个实施例中,基于待制备的超导量子比特芯片的尺寸与引脚位置信息,以及待制备的超导量子比特芯片所需的不同部件的参考尺寸,确定出量子比特十字电容的参考数据。以及确定出传输线与读出谐振腔的参考数据,以及确定出约瑟夫森结的参考数据,以及确定出微波激励线与磁通偏置线分别对应的参考数据,以及确定出测试节与测试谐振腔参考数据。
具体地,本申请实施例中的10比特超导量子比特芯片的设计主要包括:量子比特十字电容设计、读出谐振腔设计、传输线设计、约瑟夫森结设计、微波激励线设计、磁通偏置线设计、测试结与测试谐振腔设计、多比特布线与电磁仿真等。先确定芯片尺寸与引脚位置,通过理论计算确定各部件参考数据,绘制出各部件设计图,通过电磁仿真软件得出实际值与设计值误差,反复迭代实现设计目的,完成多比特布线。
在本申请的一个实施例中,根据获取到的量子比特十字电容的参考尺寸,确定出量子比特十字电容内部十字结构的参考数据,以及。根据获取到的量子比特十字电容的参考尺寸,确定出量子比特十字电容外围需要被刻蚀掉的部分所对应的参考数据。
具体地,图2为本申请实施例提供的一种量子比特十字电容设计示意图。其中右侧小图为十字电容最下方局部放大图。十字结构中嵌套的小十字结构的宽度是24μm,与最外侧距离24μm,大十字结构的宽度404μm,高度383μm,大十字结构两侧有略微的不规则隆起,其作用为增大与相邻比特之间的耦合电容。本申请实施例设计为十字型的原因主要是四个边角便于与其他比特或者器件进行电容耦合,方便比特数目的扩展。此外,中间十字结构为将外围刻蚀掉后留下的金属薄膜是白色副本。中间十字结构外围的大十字结构是该中间十字结构与外围电路的间隔。
进一步地,本申请实施例中量子比特十字电容的多个参考数据,可以根据超导量子芯片尺寸在数据库中进行查询获取。
在本申请的一个实施例中,根据获取到的量子比特十字电容的参考尺寸,确定出量子比特十字电容的第一参考宽度。其中,量子比特十字电容为十字形结构,第一参考宽度为量子比特十字电容任一边缘的宽度。以及根据获取到的量子比特十字电容的参考尺寸,确定出量子比特十字电容与外围电路的参考间隔距离。
具体地,通过在数据库中查询,可以确定出十字结构中嵌套的小十字结构对应的第一参考宽度是24μm,量子比特十字电容与外围电路的参考间隔距离为24μm。需要说明的是,本申请实施例优选将第一参考宽度设定为24μm,以及优选将参考间隔距离设定为24μm。在应用中,可以根据实际情况以及待制备的超导量子比特芯片的尺寸,在数据库中确定出量子比特十字电容的参考尺寸。
具体地,在本申请的一个实施例中,确定出量子比特十字电容外围需要被刻蚀掉的部分所对应的第二参考宽度。其中,第二参考宽度为量子比特十字电容外围的左侧边缘与右侧边缘之间的距离。以及确定出确定出量子比特十字电容外围需要被刻蚀掉的部分所对应的参考高度。其中,参考高度为量子比特十字电容外围的上部侧边缘与下部边缘之间的距离。
具体地,量子比特十字电容外围需要被刻蚀掉的部分所对应的第二参考宽度为404μm,量子比特十字电容外围需要被刻蚀掉的部分所对应的参考高度为383μm。需要说明的是,本申请实施例优选将第二参考宽度设定为404μm,以及优选将参考间隔距离设定为383μm。在应用中,可以根据实际情况以及待制备的超导量子比特芯片的尺寸,在数据库中确定出相应的参考尺寸。
进一步地,图2中小十字结构外围的大十字结构为被刻蚀掉的部分,最终留下的只有中间一个小十字,外围的大十字结构为只是中间小十字结构与外围电路的间隔。十字结构两侧的隆起是为了与旁边的另一个十字结构形成电容耦合,略微的隆起会增大这个耦合电容值。
在本申请的一个实施例中,将获取到的传输线与读出谐振腔的参考尺寸与预置数据库中的数据进行比对,以确定出读出谐振腔的谐振腔腔频参考值,以及确定出相邻两个读出谐振腔之间的间隔距离。其中,预置数据库中包括多种不同读出谐振腔的参考尺寸,以及参考尺寸的谐振腔分别对应的谐振腔腔频参考值。通过预置电磁仿真软件,对读出谐振腔与量子比特十字电容进行仿真,以得到读出谐振腔与量子比特十字电容之间的耦合强度;以及通过预置电磁仿真软件,对读出谐振腔与传输线进行仿真,以得到读出谐振腔与传输线之间的耦合强度。
具体地,图3为本申请实施例提供的一种传输线与读出谐振腔设计示意图。如图3所示,10个比特的读出谐振腔对应的谐振腔腔频分别为6.6GHz~7.5GHz,间隔可以为100MHz,保持一定的频率间隔,防止读取串扰。读出谐振腔与量子比特的耦合强度和上面与传输线的耦合强度可以通过仿真得到,保持合适的耦合电容,保证读出效率,同时耦合不至于过强,使量子比特快速退相干。
在本申请的一个实施例中,根据获取到的约瑟夫森结的参考尺寸,确定出约瑟夫森结的长度、宽度以及面积。通过十字交叉法对约瑟夫森结进行制备。其中,约瑟夫森结包括两种不同尺寸,不同尺寸的约瑟夫森结间隔排布,且相邻两个约瑟夫森结分别对应不同的工作频率。
具体地,图4为本申请实施例提供的一种约瑟夫森结设计示意图。如图4所示,标注数字1的部分是约瑟夫森结电极,标注数字2的部分为约瑟夫森结部分,其线宽依次减小。本申请实施例中的约瑟夫森结采用十字交叉法设计,约瑟夫森结尺寸为120×120nm2与120×180nm2两种尺寸,间隔排布,因为设计中十个比特的十字电容均完全相同,错开的约瑟夫森结尺寸提供不同的工作频率,使得相邻比特工作频率有略微区别,防止控制时的串扰。此外,十字交叉法制备约瑟夫森结法其工艺更加简单,性能稳定。
在本申请的一个实施例中,根据获取到的微波激励线的参考尺寸,确定出与微波激励线对应的耦合电容,以使微波激励线通过电容耦合到量子比特。其中,耦合电容用于对量子比特传输微波信号,以改变量子比特的工作状态。根据获取到的磁通偏置线的参考尺寸,确定出与磁通偏置线对应的电感强度,以及确定出时间量级;基于电感强度、时间量级以及磁通偏置线,对量子比特提供磁通偏置,以改变量子比特的工作频率。
具体地,微波激励线通过电容耦合到量子比特,一般耦合电容在aF量级(10-18F),用于给量子比特传输微波信号,使其从0态变为1态。磁通偏置线通过电感耦合到比特,一般为多个皮亨,控制时间在ns量级,用于给量子比特提供磁通偏置,改变工作频率。
在本申请的一个实施例中,基于实际数据,对待制备的超导量子比特芯片进行多比特芯片布线。其中,相邻两根微波传输线之间的距离大于第一预设间隔距离,除微波传输线之外的其它相邻两根传输线之间的距离大于第二预设间隔距离,且第一预设间隔距离大于第二预设间隔距离。
具体地,在实际使用中若间距相邻传输线间隔过小会产生信号串扰。本申请实施例芯片的设计的过程中,为了保证不同传输线之间不会产生信号干扰,每两根微波传输线的间距都在400μm以上,以及除微波传输线之外的其它相邻两根传输线之间的距离都设定在100μm以上。
图5为本申请实施例提供的一种超导量子比特芯片示意图。如图5所示,每个十字结构下方都有两根线,其中标A的是磁通偏置线,标B的微波激励线,C连的那根线是传输线,传输线下方的弯曲部分是10个谐振腔,上方另一处弯曲部分是5个测试腔。在使用过程中,通过磁通偏置线调节比特频率,通过微波激励线改变比特状态(0到1),比特之间通过耦合电容可以传递信息,而比特的当前状态可以通过谐振腔被传递出去,通过传输线测量谐振腔的腔频偏移可以实现量子比特状态的读取。
S103、基于参考图像数据与预置电磁仿真软件,对参考数据进行校验,以得到不同部件分别对应实际数据。
在本申请的一个实施例中,本申请实施例采用Klayout版图绘制工具,ElectronicDesktop HFSS与Sonnet电磁仿真软件对参考数据进行校验,以得到不同部件分别对应的实际数据,从而实现了10比特超导量子芯片的整体设计与版图绘制。
S104、基于实际数据对待制备的超导量子比特芯片进行多比特芯片布线,以实现超导量子比特芯片的制备。
在本申请的一个实施例中,完成各部件设计后,进行多比特布线,保证线间间距,防止控制串扰。例如,每两根微波传输线的间距都在400μm以上,以及除微波传输线之外的其它相邻两根传输线之间的距离都设定在100μm以上。需要说明的是,本申请实施例优选将每两根微波传输线的间距都在400μm以上,以及优选将除微波传输线之外的其它相邻两根传输线之间的距离都设定在100μm以上,在使用中,可以根据实际情况对其进行调整,本申请实施例对此不作限定。
图6为本申请实施例提供的一种超导量子比特芯片制备设备的结构示意图。如图6所示,超导量子比特芯片制备设备,包括:
至少一个处理器;以及,
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够:
获取待制备的超导量子比特芯片的尺寸与引脚位置信息,以及获取所述待制备的超导量子比特芯片所需的不同部件的参考尺寸;其中,所述不同部件用于实现所述待制备的超导量子比特芯片的不同功能;
基于所述待制备的超导量子比特芯片的尺寸与引脚位置信息,以及所述待制备的超导量子比特芯片所需的不同部件的参考尺寸,确定出所述不同部件分别对应的参考数据;其中,所述参考数据为所述不同部件分别对应的设计图中的数据;
基于所述参考数据与预置电磁仿真软件,对所述参考图像数据进行校验,以得到所述不同部件分别对应的实际数据;
基于所述实际数据对所述待制备的超导量子比特芯片进行多比特芯片布线,以实现超导量子比特芯片的制备。
本申请中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于装置、设备、非易失性计算机存储介质实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
上述对本申请特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下,在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外,在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中,多任务处理和并行处理也是可以的或者可能是有利的。
以上所述仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请的实施例可以有各种更改和变化。凡在本申请实施例的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。
Claims (10)
1.一种超导量子比特芯片制备方法,其特征在于,所述方法包括:
获取待制备的超导量子比特芯片的尺寸与引脚位置信息,以及获取所述待制备的超导量子比特芯片所需的不同部件的参考尺寸;其中,所述不同部件用于实现所述待制备的超导量子比特芯片的不同功能;
基于所述待制备的超导量子比特芯片的尺寸与引脚位置信息,以及所述待制备的超导量子比特芯片所需的不同部件的参考尺寸,确定出所述不同部件分别对应的参考数据;其中,所述参考数据为所述不同部件分别对应的设计图中的数据;
基于所述参考数据与预置电磁仿真软件,对所述参考数据进行校验,以得到所述不同部件分别对应的实际数据;
基于所述实际数据对所述待制备的超导量子比特芯片进行多比特芯片布线,以实现超导量子比特芯片的制备。
2.根据权利要求1所述的一种超导量子比特芯片制备方法,其特征在于,所述基于所述待制备的超导量子比特芯片的尺寸与引脚位置信息,以及所述待制备的超导量子比特芯片所需的不同部件的参考尺寸,确定出所述不同部件分别对应的参考数据,具体包括:
基于所述待制备的超导量子比特芯片的尺寸与引脚位置信息,以及所述待制备的超导量子比特芯片所需的不同部件的参考尺寸,确定出量子比特十字电容的参考数据;以及
确定出传输线与读出谐振腔的参考数据;以及
确定出约瑟夫森结的参考数据;以及
确定出微波激励线与磁通偏置线分别对应的参考数据;以及
确定出测试节与测试谐振腔参考数据。
3.根据权利要求2所述的一种超导量子比特芯片制备方法,其特征在于,所述确定出量子比特十字电容的参考数据,具体包括:
根据获取到的量子比特十字电容的参考尺寸,确定出所述量子比特十字电容内部十字结构的参考数据,以及;
根据获取到的量子比特十字电容的参考尺寸,确定出所述量子比特十字电容外围需要被刻蚀掉的部分所对应的参考数据。
4.根据权利要求3所述的一种超导量子比特芯片制备方法,其特征在于,所述根据获取到的量子比特十字电容的参考尺寸,确定出所述量子比特十字电容内部十字结构的参考数据,具体包括:
根据获取到的量子比特十字电容的参考尺寸,确定出所述量子比特十字电容的第一参考宽度;其中,所述量子比特十字电容为十字形结构,所述第一参考宽度为所述量子比特十字电容任一边缘的宽度;以及
根据获取到的量子比特十字电容的参考尺寸,确定出所述量子比特十字电容与外围电路的参考间隔距离。
5.根据权利要求3所述的一种超导量子比特芯片制备方法,其特征在于,所述根据获取到的量子比特十字电容的参考尺寸,确定出所述量子比特十字电容外围需要被刻蚀掉的部分所对应的参考数据,具体包括:
确定出所述量子比特十字电容外围需要被刻蚀掉的部分所对应的第二参考宽度;其中,所述第二参考宽度为所述量子比特十字电容外围的左侧边缘与右侧边缘之间的距离;以及
确定出确定出所述量子比特十字电容外围需要被刻蚀掉的部分所对应的参考高度;其中,所述参考高度为所述量子比特十字电容外围的上部边缘与下部边缘之间的垂直距离。
6.根据权利要求2所述的一种超导量子比特芯片制备方法,其特征在于,所述确定出传输线与读出谐振腔的参考数据,具体包括:
将获取到的传输线与读出谐振腔的参考尺寸与预置数据库中的数据进行比对,以确定出所述读出谐振腔的谐振腔腔频参考值,以及确定出相邻两个读出谐振腔之间的间隔距离;其中,所述预置数据库中包括多种不同读出谐振腔的参考尺寸,以及不同参考尺寸的谐振腔分别对应的谐振腔腔频参考值;
通过预置电磁仿真软件,对所述读出谐振腔与量子比特十字电容进行仿真,以得到所述读出谐振腔与所述量子比特十字电容之间的耦合强度;以及
通过预置电磁仿真软件,对所述读出谐振腔与所述传输线进行仿真,以得到所述读出谐振腔与所述传输线之间的耦合强度。
7.根据权利要求2所述的一种超导量子比特芯片制备方法,其特征在于,所述确定出约瑟夫森结的参考数据,具体包括:
根据获取到的约瑟夫森结的参考尺寸,确定出所述约瑟夫森结的长度、宽度以及面积;
通过十字交叉法对所述约瑟夫森结进行制备;
其中,所述约瑟夫森结包括两种不同尺寸,不同尺寸的约瑟夫森结间隔排布;且相邻两个约瑟夫森结分别对应不同的工作频率。
8.根据权利要求2所述的一种超导量子比特芯片制备方法,其特征在于,所述确定出微波激励线与磁通偏置线分别对应的参考数据,具体包括:
根据获取到的微波激励线的参考尺寸,确定出与所述微波激励线对应的耦合电容,以使所述微波激励线通过电容耦合到量子比特;其中,所述耦合电容用于对所述量子比特传输微波信号,以改变所述量子比特的工作状态;
根据获取到的磁通偏置线的参考尺寸,确定出与所述磁通偏置线对应的电感强度,以及确定出时间量级;基于所述电感强度、所述时间量级以及磁通偏置线,对所述量子比特提供磁通偏置,以改变所述量子比特的工作频率。
9.根据权利要求1所述的一种超导量子比特芯片制备方法,其特征在于,基于所述实际数据对所述待制备的超导量子比特芯片进行多比特芯片布线,具体包括:
基于所述实际数据,对所述待制备的超导量子比特芯片进行多比特芯片布线;其中,相邻两根微波传输线之间的距离大于第一预设间隔距离,除所述微波传输线之外的其它相邻两根传输线之间的距离大于第二预设间隔距离,且所述第一预设间隔距离大于所述第二预设间隔距离。
10.一种超导量子比特芯片制备设备,包括:
至少一个处理器;以及,
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够:
获取待制备的超导量子比特芯片的尺寸与引脚位置信息,以及获取所述待制备的超导量子比特芯片所需的不同部件的参考尺寸;其中,所述不同部件用于实现所述待制备的超导量子比特芯片的不同功能;
基于所述待制备的超导量子比特芯片的尺寸与引脚位置信息,以及所述待制备的超导量子比特芯片所需的不同部件的参考尺寸,确定出所述不同部件分别对应的参考数据;其中,所述参考数据为所述不同部件分别对应的设计图中的数据;
基于所述参考数据与预置电磁仿真软件,对所述参考图像数据进行校验,以得到所述不同部件分别对应的实际数据;
基于所述实际数据对所述待制备的超导量子比特芯片进行多比特芯片布线,以实现超导量子比特芯片的制备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210402228.8A CN114707462A (zh) | 2022-04-18 | 2022-04-18 | 一种超导量子比特芯片制备方法及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210402228.8A CN114707462A (zh) | 2022-04-18 | 2022-04-18 | 一种超导量子比特芯片制备方法及设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114707462A true CN114707462A (zh) | 2022-07-05 |
Family
ID=82174529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210402228.8A Pending CN114707462A (zh) | 2022-04-18 | 2022-04-18 | 一种超导量子比特芯片制备方法及设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114707462A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115496028A (zh) * | 2022-09-23 | 2022-12-20 | 北京百度网讯科技有限公司 | 尺寸信息输出方法、装置及电子设备 |
CN115659905A (zh) * | 2022-10-24 | 2023-01-31 | 北京百度网讯科技有限公司 | 超导量子芯片版图中量子器件间的耦合强度确定方法及装置 |
CN115965087A (zh) * | 2022-10-21 | 2023-04-14 | 中国人民解放军战略支援部队信息工程大学 | 超导量子比特自电容小型化设计方法及超导量子比特自电容 |
WO2024045930A1 (zh) * | 2022-08-31 | 2024-03-07 | 本源量子计算科技(合肥)股份有限公司 | 量子芯片及量子计算机 |
-
2022
- 2022-04-18 CN CN202210402228.8A patent/CN114707462A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024045930A1 (zh) * | 2022-08-31 | 2024-03-07 | 本源量子计算科技(合肥)股份有限公司 | 量子芯片及量子计算机 |
CN115496028A (zh) * | 2022-09-23 | 2022-12-20 | 北京百度网讯科技有限公司 | 尺寸信息输出方法、装置及电子设备 |
CN115965087A (zh) * | 2022-10-21 | 2023-04-14 | 中国人民解放军战略支援部队信息工程大学 | 超导量子比特自电容小型化设计方法及超导量子比特自电容 |
CN115965087B (zh) * | 2022-10-21 | 2024-05-28 | 中国人民解放军战略支援部队信息工程大学 | 超导量子比特自电容小型化设计方法及超导量子比特自电容 |
CN115659905A (zh) * | 2022-10-24 | 2023-01-31 | 北京百度网讯科技有限公司 | 超导量子芯片版图中量子器件间的耦合强度确定方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114707462A (zh) | 一种超导量子比特芯片制备方法及设备 | |
US6963122B1 (en) | Capacitor structure and automated design flow for incorporating same | |
US6938231B2 (en) | Method and system for designing circuit layout | |
US7814445B2 (en) | Circuit wiring interference analysis device, interference analysis program, database used in interference analysis device, and asymmetrically connected line model | |
TWI782217B (zh) | 積體電路 | |
US8103982B2 (en) | System and method for statistical design rule checking | |
AU2023200143A1 (en) | Quantum chip and construction method and construction apparatus thereof | |
CN113517530A (zh) | 量子芯片的制备方法、装置、设备及量子芯片 | |
CN201508553U (zh) | 用于在管芯尺寸优化期间缩放i/o单元布置的设备 | |
CN111259615B (zh) | 一种基于原有布图规划的自动化物理单元插入方法 | |
TW202242699A (zh) | 閘級網表移位方法 | |
US20020049958A1 (en) | Logical synthesizing apparatus for converting a hardware functional description into gate-level circuit information | |
CN107180130B (zh) | 一种寄生参数提取方法 | |
KR101495986B1 (ko) | 더블 패터닝 기술을 위한 rc 코너해 | |
Hitchcock | Cellular wiring and the cellular modeling technique | |
US20050246671A1 (en) | Method and apparatus for determining worst case coupling within a differential pair group | |
US7325217B2 (en) | Automatic wiring method for the crosstalk reduction | |
US11552067B2 (en) | Semiconductor cell blocks having non-integer multiple of cell heights | |
CN107122567A (zh) | 模块并入前进行天线效应检查的方法 | |
CN116306459B (zh) | 量子芯片版图的引脚布置方法、系统、介质及设备 | |
US11062074B2 (en) | Boundary cell | |
US20230266404A1 (en) | Method for Extracting Characteristics of Broadband Passive Element and Apparatus for Extracting Characteristics of Broadband Passive Element | |
US20230315968A1 (en) | Boundary cell | |
CN116776813B (zh) | 集成电路制造刻蚀效应建模方法、装置、设备及存储介质 | |
KR102596323B1 (ko) | 인덕턴스를 이용한 인덕터 코일 설계방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |