KR102596323B1 - 인덕턴스를 이용한 인덕터 코일 설계방법 - Google Patents

인덕턴스를 이용한 인덕터 코일 설계방법 Download PDF

Info

Publication number
KR102596323B1
KR102596323B1 KR1020210155051A KR20210155051A KR102596323B1 KR 102596323 B1 KR102596323 B1 KR 102596323B1 KR 1020210155051 A KR1020210155051 A KR 1020210155051A KR 20210155051 A KR20210155051 A KR 20210155051A KR 102596323 B1 KR102596323 B1 KR 102596323B1
Authority
KR
South Korea
Prior art keywords
coil
inductance
inductor coil
turns
inductor
Prior art date
Application number
KR1020210155051A
Other languages
English (en)
Other versions
KR20230068848A (ko
Inventor
임재영
Original Assignee
임재영
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 임재영 filed Critical 임재영
Priority to KR1020210155051A priority Critical patent/KR102596323B1/ko
Publication of KR20230068848A publication Critical patent/KR20230068848A/ko
Application granted granted Critical
Publication of KR102596323B1 publication Critical patent/KR102596323B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2611—Measuring inductance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/10—Geometric CAD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Graphics (AREA)
  • Software Systems (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명에 따른 인덕턴스를 이용한 인덕터 코일 설계방법은, 설계하고자 하는 인덕터 코일의 관련 사양 및 인덕턴스 값을 입력받는 (a)단계, 상기 (a)단계에 의해 입력받은 인덕터 코일의 관련 사양을 기반으로 하여, 코일의 권회수에 따른 복수 개의 인덕턴스 값을 도출하는 (b)단계, 상기 (b)단계에 의해 도출된 복수 개의 인덕턴스 값과, 상기 (a)단계에서 입력받은 인덕턴스 값을 대비하여 가장 근사한 인덕턴스 값을 가지는 인덕터 코일의 권회수를 도출하는 (c)단계 및 상기 (c)단계에 의해 도출된 코일의 권회수 및 인덕터 코일의 관련 사양에 대응되는 모델링을 수행하는 (d)단계를 포함한다.

Description

인덕턴스를 이용한 인덕터 코일 설계방법{Inductor Coil Design Method Using Inductance Value}
본 발명은 인덕터 코일의 설계방법에 관한 것으로서, 보다 상세하게는 입력된 인덕터 코일의 관련 사양 및 인덕턴스 값을 기반으로 하여 코일의 최적 권회수를 도출함에 따라 설계 신뢰성을 향상시킬 수 있는 인덕터 코일 설계방법에 관한 것이다.
칩 전자부품 중 하나인 인덕터(Inductor)는 저항, 커패시터와 함께 전자회로를 이루어져 노이즈를 제거하는 대표적인 수동소자로써, 전자기적 특성을 이용하여 커패시터와 조합하여 특정 주파수 대역의 신호를 증폭시키는 공진회로, 필터 회로 등의 구성에 사용된다.
특히 최근에는 각종 통신 디바이스 또는 디스플레이 디바이스 등 IT 디바이스가 소형화 및 박막화되고 있는 경향에 맞추어, IT 디바이스에 채용되는 인덕터, 커패시터, 트랜지스터 등의 각종 소자들 또한 소형화 및 박형화하기 위한 연구가 지속적으로 이루어지고 있다. 이에 인덕터 역시 소형이면서 고밀도의 자동 표면 실장이 가능한 칩으로의 전환이 급속도로 이루어져 왔으며, 박막의 절연 기판의 상하면에 도금으로 형성되는 코일 패턴 위에 자성 분말을 수지와 혼합시켜 형성시킨 박막형 인덕터의 개발이 이어지고 있다.
이와 같은 박막형 칩 인덕터를 이루는 코일을 제조하기 위해서는, 일반적으로 제조된 코일의 성능을 예측하여 설계값을 도출하고, 이를 기반으로 제조하는 과정을 거치게 된다.
하지만, 이와 같은 종래 방식의 제조 과정은 코일에 대한 정보만으로 코일 성능이 예측되어 충분한 제조 정보가 제공되지 못한 상태로 코일이 제조되어 그 성능이 예측 성능보다 낮아지는 문제가 있었으며, 특히 제조된 코일의 인덕턴스 성능에 대한 정보를 반영한 제조가 어려운 문제점이 있었다.
따라서 이와 같은 문제점들을 해결하기 위한 방법이 요구된다.
한국공개특허 제10-2009-0125177호
본 발명은 상술한 종래 기술의 문제점을 해결하기 위하여 안출된 발명으로서, 입력된 인덕터 코일의 관련 사양 및 인덕턴스 값을 기반으로 하여 코일의 최적 권회수를 도출함에 따라 설계 신뢰성을 향상시킬 수 있는 인덕터 코일 설계방법을 제공하기 위한 목적을 가진다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 목적을 달성하기 위한 본 발명의 인덕턴스를 이용한 인덕터 코일 설계방법은, 설계하고자 하는 인덕터 코일의 관련 사양 및 인덕턴스 값을 입력받는 (a)단계, 상기 (a)단계에 의해 입력받은 인덕터 코일의 관련 사양을 기반으로 하여, 코일의 권회수에 따른 복수 개의 인덕턴스 값을 도출하는 (b)단계, 상기 (b)단계에 의해 도출된 복수 개의 인덕턴스 값과, 상기 (a)단계에서 입력받은 인덕턴스 값을 대비하여 가장 근사한 인덕턴스 값을 가지는 인덕터 코일의 권회수를 도출하는 (c)단계 및 상기 (c)단계에 의해 도출된 코일의 권회수 및 인덕터 코일의 관련 사양에 대응되는 모델링을 수행하는 (d)단계를 포함한다.
이때 상기 (a)단계에서 입력받는 인덕터 코일의 관련 사양은, 코일 너비, 코일 높이, 코일 라인 폭, 코일 라인 간격 및 코일 라인 두께 중 적어도 어느 하나 이상을 포함할 수 있다.
또한 상기 (b)단계는, 상기 (a)단계에 의해 입력받은 인덕터 코일의 관련 사양을 기반으로 하여, 코일의 권회수를 증가시키며 코일의 권회수 별로 인덕턴스 값을 도출할 수 있다.
여기서 상기 (b)단계는,
(L: 인덕턴스, k: 인덕턴스 상수, μ: 공기 비투자율, S: 권선 단면적, N: 권회수, I: 도체 두께)
의 수식을 통해 상기 인덕턴스 값을 도출할 수 있다.
더불어 상기 (d)단계는, 상기 (c)단계에 의해 도출된 코일의 권회수 및 인덕터 코일의 관련 사양에 대응되는 2D 평면 설계를 수행하는 (d-1)단계, 상기 (d-1)단계에 의해 구축된 2D 평면 설계도를 이미지화하는 (d-2)단계 및 상기 (d-1)단계에 의해 구축된 2D 평면 설계도를 3D 모델링하는 (d-3)단계를 포함할 수 있다.
한편 상기 (d)단계 이후에는, 제품 크기에 대비한 코일의 체적을 계산하여 인덕터 코일의 제조에 필요한 데이터를 추출하는 (e)단계가 더 수행될 수 있다.
상기한 과제를 해결하기 위한 본 발명의 인덕턴스를 이용한 인덕터 코일 설계방법은, 설계하고자 하는 인덕터 코일의 관련 사양 및 인덕턴스 값을 입력받고, 입력된 인덕터 코일의 관련 사양을 기반으로 하여 코일의 권회수에 따른 복수 개의 인덕턴스 값을 도출한 뒤, 입력된 인덕턴스 값을 가지는 최적의 코일 권회수를 도출하여 모델링을 수행함에 따라 설계 신뢰성을 향상시킬 수 있으며, 인덕터 코일 본래의 예측 성능을 그대로 발현할 수 있도록 하는 장점을 가진다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 인덕턴스를 이용한 인덕터 코일 설계방법의 각 과정을 나타낸 도면;
도 2는 본 발명의 일 실시예에 따른 인덕턴스를 이용한 인덕터 코일 설계방법을 컴퓨터의 프로세서를 통해 수행하기 위한 소프트웨어의 입력창에, 인덕터 코일의 관련 사양 및 인덕턴스 값을 입력한 모습을 나타낸 도면;
도 3은 본 발명의 일 실시예에 따른 인덕턴스를 이용한 인덕터 코일 설계방법을 컴퓨터의 프로세서를 통해 수행하기 위한 소프트웨어가, 인덕터 코일의 관련 사양을 기반으로 하여, 코일의 권회수에 따른 복수 개의 인덕턴스 값을 도출한 결과값을 나타낸 도면;
도 4는 본 발명의 일 실시예에 따른 인덕턴스를 이용한 인덕터 코일 설계방법에 있어서, (d)단계의 세부 과정을 나타낸 도면;
도 5는 본 발명의 일 실시예에 따른 인덕턴스를 이용한 인덕터 코일 설계방법을 컴퓨터의 프로세서를 통해 수행하기 위한 소프트웨어를 통해 모델링을 수행하는 과정을 나타낸 도면; 및
도 6은 본 발명의 일 실시예에 따른 인덕턴스를 이용한 인덕터 코일 설계방법의 알고리즘을 종합하여 도식화한 도면이다.
이하 본 발명의 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 본 실시예를 설명함에 있어서, 동일 구성에 대해서는 동일 명칭 및 동일 부호가 사용되며 이에 따른 부가적인 설명은 생략하기로 한다.
본 발명에 따른 인덕턴스를 이용한 인덕터 코일 설계방법은 저장매체에 저장된 인덕턴스를 이용한 인덕터 코일 설계용 프로그램이 설치된 컴퓨터의 프로세서를 통해 수행되는 것으로서, 이를 구현한 소프트웨어가 컴퓨터에 설치된 상태로 프로세서에 의해 구동될 수 있다.
또한 이에 의해 구동된 인덕턴스를 이용한 인덕터 코일 설계용 프로그램은 디스플레이 모듈 등 영상 출력장치를 통해 출력될 수 있으며, 시각화된 그래픽 유저 인터페이스를 통해 사용자에게 가시적인 정보를 제공할 수 있다.
즉 본 발명은 소프트웨어에 의한 정보 처리가 하드웨어를 통해 구체적으로 실현된다.
도 1은 본 발명의 일 실시예에 따른 인덕턴스를 이용한 인덕터 코일 설계방법의 각 과정을 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 인덕턴스를 이용한 인덕터 코일 설계방법은, 설계하고자 하는 인덕터 코일의 관련 사양 및 인덕턴스 값을 입력받는 (a)단계, (a)단계에 의해 입력받은 인덕터 코일의 관련 사양을 기반으로 하여, 코일의 권회수에 따른 복수 개의 인덕턴스 값을 도출하는 (b)단계, (b)단계에 의해 도출된 복수 개의 인덕턴스 값과, (a)단계에서 입력받은 인덕턴스 값을 대비하여 가장 근사한 인덕턴스 값을 가지는 인덕터 코일의 권회수를 도출하는 (c)단계 및 (c)단계에 의해 도출된 코일의 권회수 및 인덕터 코일의 관련 사양에 대응되는 모델링을 수행하는 (d)단계를 포함한다.
더불어 (d)단계 이후에는, 제품 크기에 대비한 코일의 체적을 계산하여 인덕터 코일의 제조에 필요한 데이터를 추출하는 (e)단계가 더 수행될 수 있다.
즉 본 발명은 인덕턴스를 이용하여 인덕터 코일을 역설계하는 과정을 제공하며, 이하에서는 이들 각 단계에 대해 자세히 설명하도록 한다.
먼저, 설계하고자 하는 인덕터 코일의 관련 사양 및 인덕턴스 값을 입력받는 (a)단계가 수행된다.
본 단계에서는 설계하고자 하는 인덕터 코일의 관련 사양 및 인덕턴스 값을 입력받게 되며, 본 단계에서 입력받는 인덕터 코일의 관련 사양은, 코일 너비, 코일 높이, 코일 라인 폭, 코일 라인 간격 및 코일 라인 두께 중 적어도 어느 하나 이상을 포함할 수 있다.
이때 프로세서에 의해 구동되는 인덕턴스를 이용한 인덕터 코일 설계용 프로그램은 영상 출력장치에 의해 시각화된 그래픽 유저 인터페이스를 통해 사용자에게 인덕터 코일의 관련 사양 및 인덕턴스 값을 입력받도록 할 수 있으며, 도 2에는 이와 같이 구현된 소프트웨어의 입력창에 인덕터 코일의 관련 사양 및 인덕턴스 값을 입력한 모습을 예시하였다.
본 실시예에서 인덕터 코일의 각 관련 사양은 mm를 기준으로 하였으나, 단위의 설정은 자유롭게 지정될 수 있음은 물론이다.
도 2에 나타난 입력창에서는, 코일 단면을 기준으로 하여 인덕턴스 값, 코일 너비, 코일 높이, 코일 라인 폭, 코일 라인 간격 및 코일 라인 두께를 입력받는 입력박스를 제공하고 있다.
그리고 (b)단계에서는, 이와 같은 (a)단계에 의해 입력받은 인덕터 코일의 관련 사양을 기반으로 하여, 코일의 권회수를 증가시키며 코일의 권회수 별로 인덕턴스를 도출하게 된다.
이때 코일의 인덕턴스 값을 결정하는 요소는 전류, 자속, 투자율, 코일의 단면적, 코일의 길이 등일 수 있으며, 프로세서는 이들을 기반으로 하여 코일의 권회수 별로 복수 개의 인덕턴스 값을 도출한다.
특히 본 단계는,
(L: 인덕턴스, k: 인덕턴스 상수, μ: 공기 비투자율, S: 권선 단면적, N: 권회수, I: 도체 두께)의 수식을 통해 인덕턴스 값을 도출하는 것으로 할 수 있다. 즉 코일의 권회수를 점차 증가시키며 위 수식에 대입하여, 각 권회수 별로 인덕턴스 값을 도출하게 된다.
여기서 인덕턴스 상수인 k는 자로(磁路)의 평균거리, 상호 인덕턴스 등을 감안한 계수로서 측정치와의 오차 상관관계로 정하는 계수이므로, 시작품이 제작되면 실측값을 감안하여 상관계수를 정하여 대입할 필요가 있다.
또한 프로세서에 의해 구동되는 인덕턴스를 이용한 인덕터 코일 설계용 프로그램은 영상 출력장치에 의해 시각화된 그래픽 유저 인터페이스를 통해 사용자에게 코일의 권회수 별로 도출된 복수 개의 인덕턴스 값을 출력할 수 있으며, 도 3에는 이와 같이 구현된 소프트웨어를 통해 코일의 권회수 별로 도출된 복수 개의 인덕턴스 값을 출력한 모습을 예시하였다.
도 3에 도시된 출력창에서는, 전술한 (a)단계에서 입력된 인덕터 코일의 관련 사양 중 코일 라인 두께(도체두께)를 기반으로 하여, 권회수, 권회수에 따른 코일의 단면적, 인덕턴스 값, 그리고 이를 계산한 계산식과 코일의 횡단면 형태를 표시하고 있다.
다음으로, (c)단계에서는 이와 같은 (b)단계에 의해 도출된 복수 개의 인덕턴스 값과, (a)단계에서 입력받은 인덕턴스 값을 대비하여 가장 근사한 인덕턴스 값을 가지는 인덕터 코일의 권회수를 도출하게 된다.
본 실시예에서는 도 2 및 도 3에 예시한 바와 같이 최초 (a)단계에서 목표 인덕턴스 값을 51.009927로 입력하였으므로, (b)단계에서 출력된 복수 개의 인덕턴스 값 중 가장 근사한 값인 51.00993이 선택된다. 이 경우 코일의 권회수는 9이며, 코일의 단면적은 2.50570(mm)이다.
이후, (c)단계에 의해 도출된 코일의 권회수 및 인덕터 코일의 관련 사양에 대응되는 모델링을 수행하는 (d)단계가 수행된다.
도 4는 본 발명의 일 실시예에 따른 인덕턴스를 이용한 인덕터 코일 설계방법에 있어서, (d)단계의 세부 과정을 나타낸 도면이다.
도 4에 도시된 바와 같이, (d)단계는 세부적으로 (c)단계에 의해 도출된 코일의 권회수 및 인덕터 코일의 관련 사양에 대응되는 2D 평면 설계를 수행하는 (d-1)단계, (d-1)단계에 의해 구축된 2D 평면 설계도를 이미지화하는 (d-2)단계 및 (d-1)단계에 의해 구축된 2D 평면 설계도를 3D 모델링하는 (d-3)단계를 포함할 수 있다.
즉 (d-1)단계를 통해 2D 평면 설계를 수행한 후, 2D 평면 설계도를 2D 이미지로 변환하고, 또한 제품 제작을 위한 3D 모델링을 함께 수행할 수 있다.
또한 프로세서에 의해 구동되는 인덕턴스를 이용한 인덕터 코일 설계용 프로그램은 영상 출력장치에 의해 시각화된 그래픽 유저 인터페이스를 통해 사용자에게 3D 모델링을 위한 인덕터 코일의 스펙을 출력할 수 있으며, 도 5에는 이와 같이 구현된 소프트웨어를 통해 인덕터 코일의 스펙을 출력한 모습을 예시하였다.
도 5에 도시된 출력창에서는, 인덕터 코일의 모델링 데이터가 위치된 폴더, 코일 두께, 에칭 사면, 리드 두께, 절연 두께, 이어 높이, 유닛 높이를 표시하고 있다.
다음으로, 제품 크기에 대비한 코일의 체적을 계산하여 인덕터 코일의 제조에 필요한 데이터를 추출하는 (e)단계가 더 수행되며, 이상을 종합하여 제품 제조에 필요한 도면을 출력하고, 제품을 제작하게 된다.
그리고 본 발명은 실제 제조에 성공한 데이터를 재수집하여, 본 발명의 알고리즘 성능을 보다 강화시키고, 머신 러닝 모델을 도출할 수 있다.
이와 같이, 본 발명은 설계하고자 하는 인덕터 코일의 관련 사양 및 인덕턴스 값을 입력받고, 입력된 인덕터 코일의 관련 사양을 기반으로 하여 코일의 권회수에 따른 복수 개의 인덕턴스 값을 도출한 뒤, 입력된 인덕턴스 값을 가지는 최적의 코일 권회수를 도출하여 모델링을 수행함에 따라 설계 신뢰성을 향상시킬 수 있으며, 인덕터 코일 본래의 예측 성능을 그대로 발현할 수 있다.
도 6은 본 발명의 일 실시예에 따른 인덕턴스를 이용한 인덕터 코일 설계방법의 알고리즘을 종합하여 도식화한 도면으로, 이상 서술한 본 발명에 따른 인덕턴스를 이용한 인덕터 코일 설계방법의 각 과정을 요약하여 순서도로 표기하였다.
도 6에 도시된 바와 같이, 본 발명의 일 실시예에 따른 인덕턴스를 이용한 인덕터 코일 설계방법의 알고리즘은 먼저 설계하고자 하는 인덕터 코일의 관련 사양 및 인덕턴스 값을 입력받고, 인덕턴스 계산식을 이용하여 인덕터 코일을 역설계한다.
즉 입력받은 인덕터 코일의 관련 사양을 기반으로 하여 코일의 권회수에 따른 복수 개의 인덕턴스 값을 도출하고, 이들 중 최적의 코일 권회수를 추천하도록 한다.
이때 추천된 코일 권회수에 따른 코일 전체 체적(X)을 도출한 뒤, 이를 실제 제품 규격과 대비하는 과정이 수행될 수 있으며, 추천된 코일 권회수에 따른 코일 전체 체적(X)이 실제 제품 규격 이상인 것으로 판단된 경우, 전술한 인덕턴스 계산식을 이용하여 인덕터 코일을 역설계하는 과정 이후를 재수행하게 된다.
추천된 코일 권회수에 따른 코일 전체 체적(X)이 실제 제품 규격 미만인 것으로 판단된 경우, 설계 단계로 진입하여 2D 평면설계를 수행하고, 이를 통해 2D 이미지화 및 3D 모델링을 각각 진행한다.
여기서 제품 규격 대비 코일의 체적을 계산하여 레포팅을 수행하고, 도면을 출력하여 이후 실제 제품의 제조 과정을 진행하게 된다.
이상과 같이 본 발명에 따른 바람직한 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다. 그러므로, 상술된 실시예는 제한적인 것이 아니라 예시적인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.

Claims (6)

  1. 컴퓨터의 프로세서를 통해 수행되는 인덕터 코일 설계방법에 있어서,
    설계하고자 하는 인덕터 코일의 관련 사양 및 인덕턴스 값을 입력받는 (a)단계;
    상기 (a)단계에 의해 입력받은 인덕터 코일의 관련 사양을 기반으로 하여, 코일의 권회수에 따른 복수 개의 인덕턴스 값을 도출하는 (b)단계;
    상기 (b)단계에 의해 도출된 복수 개의 인덕턴스 값과, 상기 (a)단계에서 입력받은 인덕턴스 값을 대비하여 가장 근사한 인덕턴스 값을 가지는 인덕터 코일의 권회수를 도출하는 (c)단계; 및
    상기 (c)단계에 의해 도출된 코일의 권회수 및 인덕터 코일의 관련 사양에 대응되는 모델링을 수행하는 (d)단계;
    를 포함하며,
    상기 (d)단계는,
    상기 (c)단계에 의해 도출된 코일의 권회수 및 인덕터 코일의 관련 사양에 대응되는 2D 평면 설계를 수행하는 (d-1)단계;
    상기 (d-1)단계에 의해 구축된 2D 평면 설계도를 이미지화하는 (d-2)단계; 및
    상기 (d-1)단계에 의해 구축된 2D 평면 설계도를 3D 모델링하는 (d-3)단계;
    를 포함하는,
    인덕턴스를 이용한 인덕터 코일 설계방법.
  2. 제1항에 있어서,
    상기 (a)단계에서 입력받는 인덕터 코일의 관련 사양은,
    코일 너비, 코일 높이, 코일 라인 폭, 코일 라인 간격 및 코일 라인 두께 중 적어도 어느 하나 이상을 포함하는,
    인덕턴스를 이용한 인덕터 코일 설계방법.
  3. 제1항에 있어서,
    상기 (b)단계는,
    상기 (a)단계에 의해 입력받은 인덕터 코일의 관련 사양을 기반으로 하여, 코일의 권회수를 증가시키며 코일의 권회수 별로 인덕턴스 값을 도출하는,
    인덕턴스를 이용한 인덕터 코일 설계방법.
  4. 제3항에 있어서,
    상기 (b)단계는,

    (L: 인덕턴스, k: 인덕턴스 상수, μ: 공기 비투자율, S: 권선 단면적, N: 권회수, I: 도체 두께)
    의 수식을 통해 상기 인덕턴스 값을 도출하는,
    인덕턴스를 이용한 인덕터 코일 설계방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 (d)단계 이후에는,
    제품 크기에 대비한 코일의 체적을 계산하여 인덕터 코일의 제조를 위한 데이터를 추출하는 (e)단계가 더 수행되는,
    인덕턴스를 이용한 인덕터 코일 설계방법.
KR1020210155051A 2021-11-11 2021-11-11 인덕턴스를 이용한 인덕터 코일 설계방법 KR102596323B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210155051A KR102596323B1 (ko) 2021-11-11 2021-11-11 인덕턴스를 이용한 인덕터 코일 설계방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210155051A KR102596323B1 (ko) 2021-11-11 2021-11-11 인덕턴스를 이용한 인덕터 코일 설계방법

Publications (2)

Publication Number Publication Date
KR20230068848A KR20230068848A (ko) 2023-05-18
KR102596323B1 true KR102596323B1 (ko) 2023-10-31

Family

ID=86545338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210155051A KR102596323B1 (ko) 2021-11-11 2021-11-11 인덕턴스를 이용한 인덕터 코일 설계방법

Country Status (1)

Country Link
KR (1) KR102596323B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102115819B1 (ko) 2018-11-22 2020-05-27 임재영 인덕터용 스파이럴 회로 제조 자료 제공 방법
KR102121752B1 (ko) 2018-11-22 2020-06-11 임재영 인덕터용 스파이럴 회로 정보 제공 모바일 뷰어 시스템
KR102131806B1 (ko) * 2019-07-26 2020-07-08 임재영 인덕터용 스파이럴 코일 제조 정보 제공 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750408B2 (en) 2007-03-29 2010-07-06 International Business Machines Corporation Integrated circuit structure incorporating an inductor, a conductive sheet and a protection circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102115819B1 (ko) 2018-11-22 2020-05-27 임재영 인덕터용 스파이럴 회로 제조 자료 제공 방법
KR102121752B1 (ko) 2018-11-22 2020-06-11 임재영 인덕터용 스파이럴 회로 정보 제공 모바일 뷰어 시스템
KR102131806B1 (ko) * 2019-07-26 2020-07-08 임재영 인덕터용 스파이럴 코일 제조 정보 제공 방법

Also Published As

Publication number Publication date
KR20230068848A (ko) 2023-05-18

Similar Documents

Publication Publication Date Title
US7412683B2 (en) Printed wiring board design method, program therefor, recording medium storing the program recorded therein, printed wiring board design device using them and CAD system
US8099706B2 (en) Software product for semiconductor device design
US9008981B2 (en) Apparatus, method and program for design validity verification of electronic circuit board with regard to power supply noise suppression
US7350175B2 (en) Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon
KR101776385B1 (ko) 집적 회로 레이아웃 생성을 위한 방법, 소자 및 컴퓨터 프로그램 제품
JP4846605B2 (ja) タイミング検証方法、及びタイミング検証装置
US6631509B2 (en) Computer aided design apparatus for aiding design of a printed wiring board to effectively reduce noise
JP2009238130A (ja) プリント基板設計装置およびプリント基板設計方法
US20050114054A1 (en) Method for analyzing power supply noise of semiconductor integrated circuit
US7917886B2 (en) Automatic system and method for providing PCB layout
CN114707462A (zh) 一种超导量子比特芯片制备方法及设备
US8296715B2 (en) Wiring design assisting apparatus, wiring design assisting method, and computer-readable information recording medium
US6865724B2 (en) Automated crosstalk identification system
KR102596323B1 (ko) 인덕턴스를 이용한 인덕터 코일 설계방법
CN1667814B (zh) 干扰分析方法及干扰分析装置
US7325217B2 (en) Automatic wiring method for the crosstalk reduction
Ding et al. System level PDN impedance optimization utilizing the zeros of the decoupling capacitors
WO2014080610A1 (ja) 回路基板設計システム、回路基板設計方法及びプログラム記録媒体
US7168056B2 (en) System and method for verifying trace distances of a PCB layout
US7925998B2 (en) Delay calculating method in semiconductor integrated circuit
JP4283647B2 (ja) レイアウトチェックシステム
US20130246994A1 (en) Wiring check device and wiring check system
US6566974B2 (en) Connection structure for noise reduction impedance element, noise reduction impedance element positioning method, and recording medium having noise reduction impedance element positioning program recorded therein
JP2005100171A (ja) 対策済回路図作成装置、電子回路基板設計装置、対策済回路図作成方法、対策済回路図作成プログラム、および該プログラムを記録した記録媒体
JP4588589B2 (ja) 回路基板の設計方法および設計支援装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant