CN113517530A - 量子芯片的制备方法、装置、设备及量子芯片 - Google Patents

量子芯片的制备方法、装置、设备及量子芯片 Download PDF

Info

Publication number
CN113517530A
CN113517530A CN202010713145.1A CN202010713145A CN113517530A CN 113517530 A CN113517530 A CN 113517530A CN 202010713145 A CN202010713145 A CN 202010713145A CN 113517530 A CN113517530 A CN 113517530A
Authority
CN
China
Prior art keywords
chip
quantum chip
coplanar waveguide
quantum
connecting bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010713145.1A
Other languages
English (en)
Other versions
CN113517530B (zh
Inventor
于文龙
孙汉涛
王腾辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alibaba Group Holding Ltd
Original Assignee
Alibaba Group Holding Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alibaba Group Holding Ltd filed Critical Alibaba Group Holding Ltd
Priority to CN202010713145.1A priority Critical patent/CN113517530B/zh
Priority to AU2021311603A priority patent/AU2021311603A1/en
Priority to EP21847213.2A priority patent/EP4186010A1/en
Priority to US17/381,758 priority patent/US20220029266A1/en
Priority to PCT/US2021/042553 priority patent/WO2022020454A1/en
Publication of CN113517530A publication Critical patent/CN113517530A/zh
Application granted granted Critical
Publication of CN113517530B publication Critical patent/CN113517530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/06—Cavity resonators
    • H01P7/065—Cavity resonators integrated in a substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/16—Auxiliary devices for mode selection, e.g. mode suppression or mode promotion; for mode conversion
    • H01P1/162—Auxiliary devices for mode selection, e.g. mode suppression or mode promotion; for mode conversion absorbing spurious or unwanted modes of propagation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/008—Manufacturing resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H01P7/086—Coplanar waveguide resonators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices

Abstract

本发明实施例提供了一种量子芯片的制备方法、装置、设备及量子芯片。方法包括：获取量子芯片所包括的共面波导；利用键合机在共面波导上建立连接桥，连接桥用于连接位于共面波导两侧的第一参考地与第二参考地,以改变芯片电磁共振频率。本实施例提供的技术方案，通过获取量子芯片所包括的共面波导，并利用键合机在共面波导上建立连接桥。量子芯片的芯片电磁共振频率主要受电容和电感影响，通过连接桥将共面波导两侧的参考地进行连接，有效地改变了电容和电感，从而改变了量子芯片的芯片电磁共振频率，实现了通过连接桥可以消除或者降低芯片电磁共振对量子芯片的影响，有利于保证并提升量子芯片的性能。

Description

量子芯片的制备方法、装置、设备及量子芯片
技术领域
本发明涉及超导技术领域，尤其涉及一种量子芯片的制备方法、装置、设备及量子芯片。
背景技术
在超导量子芯片制作完成之后，需要对超导量子芯片进行测试操作，为了保证所制备的量子芯片的性能、功能可以满足设计需求。然而，在对超导量子芯片进行测试时，若量子芯片存在芯片电磁共振情况，所存在的芯片电磁共振情况则会严重影响量子芯片的正常运行。
因此，亟需一种消除或者降低芯片电磁共振对量子芯片的影响，以保证或提高量子芯片运行的稳定可靠性。
发明内容
本发明实施例提供了一种量子芯片的制备方法、装置、设备及量子芯片，可以有效地降低甚至消除芯片电磁共振对量子芯片的影响，从而保证或者提高量子芯片运行的稳定可靠性。
第一方面，本发明实施例提供了一种量子芯片的制备方法，包括：
获取量子芯片所包括的共面波导；
利用键合机在所述共面波导上建立连接桥，所述连接桥用于连接位于所述共面波导两侧的第一参考地与第二参考地,以改变芯片电磁共振频率。
第二方面，本发明实施例提供了一种量子芯片的制备装置，包括：
获取模块，用于获取量子芯片所包括的共面波导；
制备模块，用于利用键合机在所述共面波导上建立连接桥，所述连接桥用于连接位于所述共面波导两侧的第一参考地与第二参考地,以改变芯片电磁共振频率。
第三方面，本发明实施例提供了一种电感元件的制备设备，包括：存储器、处理器；其中，所述存储器用于存储一条或多条计算机指令，所述一条或多条计算机指令被所述处理器执行时实现如上述第一方面所述的量子芯片的制备方法。
第四方面，本发明实施例提供了一种量子芯片，所述量子芯片利用上述第一方面所述的量子芯片的制备方法制备获取。
第五方面，本发明实施例提供了一种量子芯片，包括：
传输线，用于实现信号传输；
谐振腔，与所述传输线相耦合，用于调控量子芯片上量子比特的运行状态；
其中，所述传输线与所述谐振腔均由共面波导构成，所述共面波导上设置有连接桥，所述连接桥用于连接位于所述共面波导两侧的第一参考地与第二参考地，以改变芯片电磁共振频率。
第六方面，本发明实施例提供了一种计算机存储介质，用于储存计算机程序，所述计算机程序使计算机执行时实现上述第一方面所述的量子芯片的制备方法。
本实施例提供的量子芯片的制备方法、装置、设备及量子芯片，通过获取量子芯片所包括的共面波导，而后利用键合机在所述共面波导上建立连接桥，所述连接桥用于连接位于所述共面波导两侧的第一参考地与第二参考地,由于量子芯片的芯片电磁共振主要受共面波导的影响，并且，量子芯片的芯片共振频率与电容和电感有关，而通过连接桥将位于共面波导两侧的参考地进行连接，有效地改变了电容和电感，从而改变了量子芯片的芯片电磁共振频率，有效地实现了通过在平面波导上搭建连接桥消除或者降低了芯片电磁共振对量子芯片的影响，有利于保证并提升量子芯片的性能，进一步提高了该方法的实用性，有利于市场的推广与应用。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种量子芯片的制备方法的流程示意图；
图2为本发明实施例提供的共面波导的示意图；
图3a为本发明实施例提供的共面波导和连接桥的示意图一；
图3b为本发明实施例提供的共面波导和连接桥的示意图二；
图4为本发明实施例提供的获取量子芯片所包括的共面波导的流程示意图；
图5为本发明实施例提供的利用键合机在所述共面波导上建立连接桥的流程示意图；
图6为本发明实施例提供的在所述共面波导上，确定用于建立连接桥的至少一个关键位置的流程示意图；
图7为本发明实施例提供的另一种量子芯片的制备方法的流程示意图；
图8为本发明实施例提供的检测所述量子芯片是否存在芯片电磁共振现象的流程示意图；
图9为本发明实施例提供的一种量子芯片的制备方法的场景示意图；
图10为本发明实施例提供的一种量子芯片的制备装置的结构示意图；
图11为本发明实施例提供的一种量子芯片的制备设备的结构示意图；
图12为本发明实施例提供的一种量子芯片的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义，“多种”一般包含至少两种，但是不排除包含至少一种的情况。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
取决于语境，如在此所使用的词语“如果”、“若”可以被解释成为“在……时”或“当……时”或“响应于确定”或“响应于检测”。类似地，取决于语境，短语“如果确定”或“如果检测(陈述的条件或事件)”可以被解释成为“当确定时”或“响应于确定”或“当检测(陈述的条件或事件)时”或“响应于检测(陈述的条件或事件)”。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的商品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种商品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的商品或者系统中还存在另外的相同要素。
另外，下述各方法实施例中的步骤时序仅为一种举例，而非严格限定。
术语定义:
芯片电磁共振：微波在量子芯片传播时，芯片本身以及周围环境引起的额外的非设计内的电磁共振，其中，微波可以是指频率为50MHz-20GHz的电磁波。这些额外的电磁共振会耗散微波能量，扰乱量子芯片的正常操作，严重影响量子芯片的性能。
微纳加工制造技术：是指针对尺度为毫米、微米和纳米量级的零件、以及由这些零件构成的部件或系统进行的设计、加工、组装、集成与应用的技术。
为了便于理解本申请的技术方案，下面对相关技术进行简要说明：
在对超导量子芯片制作完成之后，需要对超导量子芯片进行测试操作，以保证所制备量子芯片的性能、功能可以满足设计需求。然而，在对超导量子芯片进行测试操作时，若量子芯片存在芯片电磁共振情况，所存在的芯片电磁共振情况则会严重影响芯片的正常运行。
为了消除或者降低芯片电磁共振对量子芯片的影响，保证或提高量子芯片运行的稳定可靠性，现有技术中提供了以下几种实现方式：
实现方式一，通过改变芯片的封装结构来消除超导量子芯片的芯片电磁共振情况。
具体的，由于量子芯片的芯片电磁共振情况包括封装结构所造成的电磁共振与量子芯片本身的线路布局结构所引起的芯片电磁共振情况，因此，通过改变量子芯片的封装结构可以可以降低或者消除芯片所存在的额外电磁共振情况。
然而，由于芯片电磁共振受芯片设计、制作工艺、封装结构以及测试环境等综合因素的影响，仅仅通过上述的简单优化封装结构的方式并不能有效地降低或者消除芯片所存在的芯片电磁共振情况，无法达到预期效果。
实现方式二，通过微纳加工制造技术在量子芯片上制作超导线连接桥，通过所建立的超导线连接桥来降低或者消除芯片所存在的芯片电磁共振情况。
然而，由于微纳加工制造技术所对应的尺寸非常小，在尺寸较小的范围内制作连接桥时，不仅需要用到较多的精密设备，并且制作工艺繁琐、复杂、费时费力，此外，过多的制作工艺流程不仅降低了量子芯片的性能，同时也降低了量子芯片的成品率，受限于连接桥的超小尺寸，进一步降低了量子芯片的性能。
为了解决因芯片电磁共振降低量子芯片的性能的技术问题，本实施例提供了一种量子芯片的制备方法、装置、设备及量子芯片。该技术方案通过获取量子芯片所包括的共面波导，利用键合机在共面波导上建立连接桥，连接桥用于连接共面波导两侧的第一参考地与第二参考地，由于量子芯片的芯片电磁共振主要受电容电感影响，通过连接桥将位于共面波导两侧的参考地进行连接，有效地改变了量子芯片的电容和电感，从而改变了量子芯片的芯片电磁共振频率，有效地实现了通过在平面波导上搭建连接桥消除或者降低了芯片电磁共振对量子芯片的影响，有利于保证并提升量子芯片的性能，进一步提高了该方法的实用性，有利于市场的推广与应用。
下面结合附图，对本发明的一些实施方式作详细说明。在各实施例之间不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
图1为本发明实施例提供的一种量子芯片的制备方法的流程示意图；参考附图1所示，本实施例提供了一种量子芯片的制备方法，该方法的执行主体可以为量子芯片的制备装置，可以理解的是，该制备装置可以实现为软件、或者软件和硬件的组合。具体的，该制备方法可以包括：
步骤S101：获取量子芯片所包括的共面波导。
步骤S102：利用键合机在共面波导上建立连接桥，连接桥用于连接共面波导两侧的第一参考地与第二参考地,以改变芯片电磁共振频率。
下面对上述各个步骤的实现过程进行详细阐述：
步骤S101：获取量子芯片所包括的共面波导。
其中，共面波导是指在介质基片的一个面上制作出中心导体带，并在紧邻中心导体带的两侧制作出导体平面之后所形成的结构，共面波导可以又叫共面微带传输线，具体的，如图2所示，共面波导可以包括位于中部的中心带以及位于中心带两侧的接地带。
另外，本实施例对于获取共面波导的具体实现方式不做限定，本领域技术人员可以根据具体的应用需求和设计需求进行设置，例如：预先训练有机器学习模型，该机器学习模型用于识别量子芯片中所包括的共面波导，在获取到量子芯片的版图结构之后，可以将量子芯片的版图结构输入至机器学习模型，从而可以识别出量子芯片中所包括的共面波导。或者，可以获取共面波导的结构特征，通过结构特征识别量子芯片中所包括的共面波导。当然的，本领域技术人员也可以采用其他的方式来识别量子芯片中所包括的共面波导，只要能够保证对共面波导进行获取的准确可靠性即可。
步骤S102：利用键合机在共面波导上建立连接桥，连接桥用于连接共面波导两侧的第一参考地与第二参考地,以改变芯片电磁共振频率。
其中，键合机是指用于实现引线键合工艺的一种设备，在获取到共面波导之后，可以利用键合机在共面波导上建立连接桥，该连接桥用于连接位于共面波导两侧的第一参考地和第二参考地，由于量子芯片的芯片电磁共振主要受量子芯片上电容电感的影响，通过连接桥将共面波导两侧的参考地(第一参考地和第二参考地)进行连接，有效地改变了量子芯片的电容和电感，从而改变了量子芯片的芯片电磁共振频率，有效地实现了通过在平面波导上搭建连接桥消除或者降低了芯片电磁共振对量子芯片的影响，有利于保证并提升量子芯片的性能，进一步提高了该方法的实用性，有利于市场的推广与应用。
具体的，如图3a-图3b所示，共面波导300包括中心带301、位于中心带301一侧的第一参考地302和位于中心带301另一侧的第二参考地303。此时，为了降低或者避免芯片电磁共振情况对量子芯片形成的影响，可以在共面波导300上设置连接桥304，该连接桥304的一端与第一参考地302相连，另一端与第二参考地303相连，从而实现了通过连接桥304连接共面波导300两侧的第一参考地302与第二参考地302,这样即可改变量子芯片的芯片电磁共振频率，进而有利于降低芯片电磁共振对量子芯片的影响。
在一些实例中，连接桥的个数可以为一个或多个，在连接桥的个数为至少一个时，相邻的两个连接桥之间的距离小于或等于预设值。
其中，本实施例对于预设值的具体数值范围不做限定，本领域技术人员可以根据具体的应用需求和设计需求进行设置，例如：预设值可以为200微米、150微米、100微米等等。在连接桥的个数为至少一个时，通过将多个连接桥中相邻的两个连接桥之间的距离小于或等于预设值，可以有利于降低芯片电磁共振对量子芯片的影响。
在另一些实例中，在连接桥的个数为多个时，连接桥的密度信息可以大于或等于预设密度阈值，其中，预设密度阈值与量子芯片所占空间、键合机性能、导线直径相关。
简单来说，在连接桥的个数为多个时，将连接桥的密度信息设置的越大，则越有利于降低芯片电磁共振对量子芯片的影响。需要注意的是，随着连接桥密度信息的不断增大，制作连接桥的时间成本会逐渐增加，困难程度会增加。因此，在具体应用时，本领域技术人员可以综合考虑连接桥的制作成本、效率以及芯片电磁共振对量子芯片的影响程度来对量子芯片所占空间、键合机性能、导线直径进行配置，从而可以便于基于所配置的量子芯片所占空间、键合机性能、导线直径来对预设密度阈值进行设置，进而便于实现对连接桥的密度信息进行控制和调整操作。
在又一些实例中，在连接桥的个数为至少一个时，可以通过预先训练好的机器学习模型来确定用于建立连接桥的至少一个位置，并基于所确定的至少一个位置来建立连接桥。
具体的，在利用机器学习模型来确定用于建立连接桥的至少一个位置时，可以获取用于确定与连接桥相对应的限定信息，该限定信息可以包括连接桥之间的距离限值、连接桥的密度限值等等，而后基于连接桥之间的距离限值、连接桥的密度限值在共面波导上来确定用于建立连接桥的至少一个位置，从而有效地保证了对连接桥进行建立的质量和效率。
在又一些实例中，在连接桥的个数为多个时，可以通过预先训练好的机器学习模型依次确定用于建立连接桥的至少一个位置，并基于所确定的至少一个位置来建立连接桥。
其中，机器学习模型用于确定用于建立连接桥的一个位置，在获取到量子芯片的共面波导之后，可以获取用于建立连接桥的预设限定条件，该预设限定条件可以包括以下至少之一：连接桥之间的距离限值、连接桥的密度限、连接桥的数量信息等等。在获取到用于建立连接桥的预设限定条件之后，可以利用预设限定条件和机器学习模型对共面波导进行分析处理，从而可以确定用于建立连接桥的第一位置。
在确定第一位置之后，即可在第一位置上建立第一连接桥，从而可以生成与量子芯片相对应的第一中间结构，而后可以利用机器学习模型对第一中间结构进行分析处理，以确定第一中间结构上用于建立连接桥的第二位置。
在确定第二位置之后，即可在第二位置上建立第二连接桥，从而可以生成与量子芯片相对应的第二中间结构，而后可以利用机器学习模型对第二中间结构进行分析处理，不断重复地对与量子芯片所对应的中间结构进行迭代处理，直至在量子芯片上建立可以满足预设限定条件的连接桥为止。
在又一些实例中，用于制作连接桥的线可以为超导线，即连接桥由超导线构成，具体的，超导线可以包括铝线。
在另一些实例中，为了避免所建立的连接桥对量子芯片的传输信号的影响，连接桥的设置方向与共面波导的信号传输方向垂直。
本实施例提供的量子芯片的制备方法，通过获取量子芯片所包括的共面波导，而后利用键合机在共面波导上建立连接桥，连接桥用于连接共面波导两侧的第一参考地与第二参考地,由于量子芯片的芯片电磁共振主要受电容电感影响，而通过连接桥将位于共面波导两侧的参考地进行连接，有效地改变了量子芯片的电容和电感，有效地实现了通过在平面波导上搭建连接桥消除或者降低了芯片电磁共振对芯片的影响，有利于保证并提升量子芯片的性能，进一步提高了该方法的实用性，有利于市场的推广与应用。
图4为本发明实施例提供的获取量子芯片所包括的共面波导的流程示意图；在上述实施例的基础上，继续参考附图4所示，本实施例对于获取量子芯片所包括的共面波导的具体实现方式不做限定，本领域技术人员可以根据具体的应用需求和设计需求进行设置，较为优选的，本实施例中的获取量子芯片所包括的共面波导可以包括：
步骤S401：获取量子芯片的版图结构。
步骤S402：基于版图结构，确定量子芯片所包括的共面波导。
其中，在获取到量子芯片之后，可以对量子芯片进行分析，以获得量子芯片的版图结构，具体的，可以通过预设的版图识别算法对量子芯片进行分析处理，以获取量子芯片的版图结构。在获取到版图结构之后，可以对版图结构进行分析处理，以确定量子芯片所包括的共面波导，可以理解的是，共面波导的数量可以为一个或多个。
在一些实例中，基于版图结构，确定量子芯片所包括的共面波导可以包括：利用机器学习模型对版图结构进行分析处理，以确定量子芯片上所包括的共面波导，其中，机器学习模型被训练为用于基于版图结构确定量子芯片所包括的共面波导。
本实施例中，通过机器学习模型对版图结构进行分析处理来确定量子芯片所包括的共面波导，不仅保证了对共面波导进行获取的准确可靠性，并且也提高了对共面波导进行获取的质量和效率，进一步提高了该方法使用的稳定可靠性。
图5为本发明实施例提供的利用键合机在共面波导上建立连接桥的流程示意图；在上述实施例的基础上，继续参考附图5所示，本实施例提供了一种建立连接桥的实现方式，具体的，本实施例中的利用键合机在共面波导上建立连接桥可以包括：
步骤S501：在共面波导上，确定用于建立连接桥的至少一个关键位置。
其中，关键位置是指共面波导上电磁场能量密度比较大、电容比较强或者电感比较强的位置，该关键位置对量子芯片的芯片电磁共振影响较大，为了能够降低或者避免芯片电磁共振对量子芯片的影响，可以在共面波导上确定用于建立连接桥的至少一个关键位置。
在一些实例中，参考附图6所示，在共面波导上，确定用于建立连接桥的至少一个关键位置可以包括：
步骤S5011：获取与共面波导上各个波导位置相对应的电学参数。
步骤S5012：根据电学参数，确定用于建立连接桥的至少一个关键位置。
在获取到共面波导之后，可以对共面波导进行分析处理，以获取在共面波导上各个波导位置相对应的电学参数，该电学参数可以包括以下至少之一：电磁场能量密度、电容、电感，具体实现时，可以通过预设传感设备对共面波导上的各个波导位置进行检测，以获取与共面波导上各个波导位置相对应的电学参数，在获取到电学参数之后，可以对电学参数进行分析处理，以确定用于建立连接桥的至少一个关键位置。
在一些实例中，根据电学参数，确定用于建立连接桥的至少一个关键位置可以包括：将电学参数与参数阈值进行分析比较；在电学参数大于或等于参数阈值时,则将电学参数所对应的波导位置确定为关键位置。
具体的，预先配置有用于确定关键位置的参数阈值，可以理解的是，针对不同的电学参数对应有不同的参数阈值，例如：在电学参数为电磁场能量密度时，参数阈值可以为电磁场能量密度阈值；在电学参数为电容时，参数阈值可以为电容阈值；在电学参数为电感时，参数阈值可以为电感阈值。
在获取到电学参数之后，可以将电学参数与参数阈值进行分析比较，在电学参数大于或等于参数阈值时,则说明上述电学参数所对应的位置的电磁场能量密度、电容、电感较强，进而可以将电学参数所对应的波导位置确定为关键位置；在电学参数小于参数阈值时，则可以将电学参数所对应的波导位置确定为非关键位置，从而有效地保证了对关键位置进行确定的准确可靠性。
步骤S502：利用键合机，在至少一个关键位置上建立至少一个连接桥。
在获取到至少一个关键位置之后，可以利用键合机在至少一个关键位置上建立至少一个连接桥，可以理解的是，连接桥的个数可以大于或等于关键位置的个数。
本实施例中，通过在共面波导上确定用于建立连接桥的至少一个关键位置，而后利用键合机在至少一个关键位置上建立至少一个连接桥，不仅有效地实现了利用键合机在共面波导上建立连接桥，并且也提高了对连接桥进行建立的质量和效率，有利于降低或者避免芯片电磁共振对量子芯片的影响，进一步保证了量子芯片的性能。
图7为本发明实施例提供的另一种量子芯片的制备方法的流程示意图；图8为本发明实施例提供的检测量子芯片是否存在芯片电磁共振现象的流程示意图；图9为本发明实施例提供的一种量子芯片的制备方法的场景示意图；在上述任意一个实施例的基础上，继续参考附图7-图9所示，本实施例中的方法还可以包括：
步骤S701：检测量子芯片是否存在芯片电磁共振现象；
其中，为了能够保证量子芯片的性能和质量，在获取到量子芯片之后，可以对量子芯片进行芯片电磁共振检测操作，即检测量子芯片是否存在芯片电磁共振现象，具体的，参考附图8所示，检测量子芯片是否存在芯片电磁共振现象可以包括：
步骤S7011：获取与量子芯片相对应的固有频率和待识别频率。
步骤S7012：基于固有频率和待识别频率，确定量子芯片是否存在芯片电磁共振现象。
在获取到量子芯片之后，可以对量子芯片进行分析处理，以获取与量子芯片相对应的固有频率和待识别频率，其中，固有频率与量子芯片的固有特征(如质量、形状、材质，设计电路等)有关，在量子芯片的固有特征确定之后，则可以确定与量子芯片的固有频率。而待识别频率与量子芯片的电路结构以及量子芯片所在的环境信息相关。另外，可以利用微波设备直接测试来确定固有频率和待识别频率。
在获取到固有频率和待识别频率之后，可以对固有频率和待识别频率进行分析处理，以确定量子芯片是否存在芯片电磁共振现象。具体的，基于固有频率和待识别频率，确定量子芯片是否存在芯片电磁共振现象可以包括：在待识别频率与固有频率相同时，则确定量子芯片不存在芯片电磁共振现象；或者，在待识别频率与固有频率不同时，则确定量子芯片存在芯片电磁共振现象。
在待识别频率与固有频率相同时，则可以确定此时的量子芯片不存在芯片电磁共振现象；在待识别频率与固有频率不同时，则可以确定量子芯片存在芯片电磁共振现象，从而有效地保证了对量子芯片是否存在芯片电磁共振现象进行检测的准确可靠性。
步骤S702：在量子芯片存在芯片电磁共振现象时，则允许获取量子芯片所包括的共面波导；或者，
步骤S703：在量子芯片不存在芯片电磁共振现象时，则禁止获取量子芯片所包括的共面波导。
在量子芯片存在芯片电磁共振现象时，则可以允许获取量子芯片所包括的共面波导，以便利用键合机在共面波导上建立连接桥，连接桥用于连接共面波导两侧的第一参考地与第二参考地,以改变芯片电磁共振频率，降低芯片电磁共振对量子芯片的影响。在量子芯片不存在芯片电磁共振现象时，则此时的量子芯片不存在芯片电磁共振情况的影响，因此可以禁止获取量子芯片所包括的共面波导，即可直接完成了量子芯片的制备操作。
具体应用时，参考附图9所示，本应用实施例提供了一种通过建立键合铝线连接桥的方式来消除或者降低超导量子芯片的芯片电磁共振情况,具体的，该方法通过所建立的铝线连接桥连接共面波导两侧的第一参考地与第二参考地,从而有效地降低芯片电磁共振对量子芯片的影响,具体的,该方法可以包括以下步骤：
步骤1：获取量子芯片。
其中，量子芯片包括传输线和谐振腔，传输线用于实现信号传输，谐振腔与传输线相耦合，用于实现对量子芯片上量子比特的运行状态进行调控操作，其中，调控操作可以包括调整、配置、读取以及控制等操作，并且，传输线与谐振腔均由共面波导构成。
步骤2：对量子芯片进行芯片电磁共振检测操作。
步骤3：在量子芯片存在芯片电磁共振现象时，则获取量子芯片所包括的共面波导，并利用键合机在共面波导上建立连接桥，连接桥用于连接共面波导两侧的第一参考地与第二参考地,以改变芯片电磁共振频率，降低芯片电磁共振对量子芯片的影响。
在对量子芯片进行检测操作之后，则可以获取工作频率与信号强度之间的映射关系，通过不同工作频率与不同信号强度之间的对应关系，可以识别出量子芯片是否存在芯片电磁共振现象。在量子芯片存在芯片电磁共振现象时，例如：在频率约为7.05GHz时，信号强度出现振荡，此时则可以确定量子芯片存在芯片电磁共振情况。
在确定量子芯片存在芯片电磁共振现象时，则可以获取量子芯片所包括的共面波导，其中，共面波导的数量可以为一个或多个。在获取到共面波导之后，可以利用键合机在共面波导上建立铝线连接桥，该铝线连接桥用于连接共面波导两侧的第一参考地和第二参考地，从而可以改变芯片电磁共振频率，降低芯片电磁共振对量子芯片的影响。
在一些实例中，铝线连接桥的个数可以为至少一个，相邻的铝线连接桥之间的距离不超过200微米；另外，铝线连接桥的密度越大越有利于降低芯片电磁共振对量子芯片的影响。
步骤4：在利用键合机在共面波导上建立连接桥之后，获得与量子芯片相对应的目标量子芯片，该目标量子芯片中可以包括：
传输线，用于实现信号传输；
谐振腔，与传输线相耦合，用于调控目标量子芯片上的量子比特的运行状态，目标量子芯片的运行状态可以包括预设0态和预设1态；
其中，传输线与谐振腔均由共面波导构成，共面波导上设置有连接桥，连接桥用于连接共面波导两侧的第一参考地与第二参考地，以改变芯片电磁共振频率，降低芯片电磁共振对目标量子芯片的影响。
一般情况下，传输线上可以包括多个关键位置，关键位置的数量与量子芯片的规模和结构设计相关，具体的，量子芯片的规模越大，关键位置的数量可以越多，例如：传输线上可以包括2个、3个、4个或者5个关键位置。此外，一个谐振腔可以对应至少一个关键位置，在至少一个关键位置的数目为一个时，一个关键位置可以位于谐振腔的中部，因此，可以在传输线上建立多个连接桥，在谐振腔中建立至少一个连接桥。
步骤5：对目标量子芯片进行芯片电磁共振检测操作。
在对目标量子芯片进行检测操作之后，则可以获取工作频率与信号强度之间的映射关系，通过不同工作频率与不同信号强度之间的对应关系，可以识别出目标量子芯片是否存在芯片电磁共振现象。具体的，不同频率所对应的信号强度并未出现额外的设计之外的芯片电磁共振，此时，则可以确定量子芯片不存在芯片电磁共振情况，这样有效地实现了降低或者避免芯片电磁共振对量子芯片的影响。
本应用实施例中，键合机制作的铝线连接桥简单、可靠、快捷，对铝线连接桥的尺寸远大于微纳加工的连接桥，因此降低了对铝线连接桥进行建立的困难程度，此外，量子芯片不需要与任何化学溶剂和光刻胶进行接触，有效的避免量子芯片的污染破坏，同时通过在平面波导上搭建连接桥消除或者降低了芯片电磁共振对芯片的影响，有利于保证并提升量子芯片的性能，进一步提高了对量子芯片进行制备的稳定可靠性，有利于市场的推广与应用。
图10为本发明实施例提供的一种量子芯片的制备装置的结构示意图；参考附图10所示，本实施例提供了一种量子芯片的制备装置，该制备装置可以执行上述图1所示的量子芯片的制备方法，具体的，该制备装置可以包括：
获取模块11，用于获取量子芯片所包括的共面波导。
制备模块12，用于利用键合机在共面波导上建立连接桥，连接桥用于连接共面波导两侧的第一参考地与第二参考地,以改变芯片电磁共振频率。
在一些实例中，在获取量子芯片所包括的共面波导时，获取模块11用于执行：获取量子芯片的版图结构；基于版图结构，确定量子芯片所包括的共面波导。
在一些实例中，在基于版图结构，确定量子芯片所包括的共面波导时，获取模块11用于执行：利用机器学习模型对版图结构进行分析处理，以确定量子芯片上所包括的共面波导，其中，机器学习模型被训练为用于基于版图结构确定量子芯片所包括的共面波导。
在一些实例中，在利用键合机在共面波导上建立连接桥时，制备模块12可以用于执行：在共面波导上，确定用于建立连接桥的至少一个关键位置；利用键合机，在至少一个关键位置上建立至少一个连接桥。
在一些实例中，在共面波导上，确定用于建立连接桥的至少一个关键位置时，制备模块12可以用于执行：获取与共面波导上各个波导位置相对应的电学参数；根据电学参数，确定用于建立连接桥的至少一个关键位置。
在一些实例中，在根据电学参数，确定用于建立连接桥的至少一个关键位置时，制备模块12可以用于执行：将电学参数与参数阈值进行分析比较；在电学参数大于或等于参数阈值时,则将电学参数所对应的波导位置确定为关键位置。
在一些实例中，电学参数包括以下至少之一：电磁场能量密度、电容、电感。
在一些实例中，连接桥的个数为至少一个，相邻的两个连接桥之间的距离小于或等于预设值。
在一些实例中，连接桥的密度信息大于或等于预设密度阈值，其中，预设密度阈值与量子芯片所占空间、键合机性能、导线直径相关。
在一些实例中，连接桥由超导线构成。
在一些实例中，超导线包括铝线。
在一些实例中，连接桥的设置方向与共面波导的信号传输方向垂直。
在一些实例中，本实施例中的制备模块12可以用于执行：检测量子芯片是否存在芯片电磁共振现象；在量子芯片存在芯片电磁共振现象时，则允许获取量子芯片所包括的共面波导；或者，在量子芯片不存在芯片电磁共振现象时，则禁止获取量子芯片所包括的共面波导。
在一些实例中，在检测量子芯片是否存在芯片电磁共振现象时，制备模块12可以用于执行：获取与量子芯片相对应的固有频率和待识别频率；基于固有频率和待识别频率，确定量子芯片是否存在芯片电磁共振现象。
在一些实例中，待识别频率与量子芯片的电路结构以及量子芯片所在的环境信息相关。
在一些实例中，在基于固有频率和待识别频率，确定量子芯片是否存在芯片电磁共振现象时，制备模块12可以用于执行：在待识别频率与固有频率相同时，则确定量子芯片不存在芯片电磁共振现象；或者，在待识别频率与固有频率不同时，则确定量子芯片存在芯片电磁共振现象。
图10所示装置可以执行图1-图9所示实施例的方法，本实施例未详细描述的部分，可参考对图1-图9所示实施例的相关说明。该技术方案的执行过程和技术效果参见图1-图9所示实施例中的描述，在此不再赘述。
图11为本发明实施例提供的一种量子芯片的制备设备的结构示意图；参考附图11所示，本实施例提供了一种量子芯片的制备设备，该制备装置可以执行上述图1所示的量子芯片的制备方法，具体的，该制备设备可以包括：
存储器22、处理器21；其中，存储器22用于存储一条或多条计算机指令，其中，一条或多条计算机指令被处理器21执行时实现如图1-图9的量子芯片的制备方法。
其中，制备设备的结构中还可以包括通信接口23，用于电子设备与其他设备或通信网络通信。
此外，本实施例的另一方面提供了一种量子芯片，该量子芯片是利用图1-图9的量子芯片的制备方法制备所获取。
图12为本发明实施例提供的一种量子芯片的结构示意图；参考附图12所示，本实施例提供了一种量子芯片，对于该量子芯片而言，芯片电磁共振对量子芯片的影响较小。具体的，该量子芯片可以包括：
传输线31，用于实现信号传输；
谐振腔32，与传输线31相耦合，用于调控量子芯片上的量子比特的运行状态；
其中，传输线31与谐振腔32均由共面波导构成，共面波导上设置有连接桥33，连接桥33用于连接共面波导两侧的第一参考地与第二参考地，以改变芯片电磁共振频率。
在一些实例中，量子芯片还可以包括约瑟夫森结，该约瑟夫森结由超导体、绝缘体和超导体构成，其中，约瑟夫森结与传输线31和谐振腔32相耦合，而传输线31和谐振腔32用于为约瑟夫森结进行信号传输。
在一些实例中，连接桥33的个数为至少一个，相邻的两个连接桥33之间的距离小于或等于预设值。
在一些实例中，连接桥33的密度信息大于或等于预设密度阈值，其中，预设密度阈值与量子芯片所占空间、键合机性能、导线直径相关。
在一些实例中，连接桥33由超导线构成。
在一些实例中，超导线包括铝线。
在一些实例中，连接桥33的设置方向与共面波导的信号传输方向垂直。
图12所示量子芯片可以执行图1-图9所示实施例的方法，本实施例未详细描述的部分，可参考对图1-图9所示实施例的相关说明。该技术方案的执行过程和技术效果参见图1-图9所示实施例中的描述，在此不再赘述。
另外，本发明实施例提供了一种计算机存储介质，用于储存电子设备所用的计算机软件指令，其包含用于执行上述图1-图9所示方法实施例中量子芯片的制备方法所涉及的程序。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助加必需的通用硬件平台的方式来实现，当然也可以通过硬件和软件结合的方式来实现。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以计算机产品的形式体现出来，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程设备的处理器以产生一个机器，使得通过计算机或其他可编程设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(f l ash RAM)。内存是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据图案、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(trans i tory med i a)，如调制的数据信号和载波。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (25)

1.一种量子芯片的制备方法，其特征在于，包括：
获取量子芯片所包括的共面波导；
利用键合机在所述共面波导上建立连接桥，所述连接桥用于连接位于所述共面波导两侧的第一参考地与第二参考地,以改变芯片电磁共振频率。
2.根据权利要求1所述的方法，其特征在于，获取量子芯片所包括的共面波导，包括：
获取所述量子芯片的版图结构；
基于所述版图结构，确定所述量子芯片所包括的共面波导。
3.根据权利要求2所述的方法，其特征在于，基于所述版图结构，确定所述量子芯片所包括的共面波导，包括：
利用机器学习模型对所述版图结构进行分析处理，以确定所述量子芯片上所包括的共面波导，其中，所述机器学习模型被训练为用于基于版图结构确定量子芯片所包括的共面波导。
4.根据权利要求1所述的方法，其特征在于，利用键合机在所述共面波导上建立连接桥，包括：
在所述共面波导上，确定用于建立连接桥的至少一个关键位置；
利用所述键合机，在所述至少一个关键位置上建立至少一个连接桥。
5.根据权利要求4所述的方法，其特征在于，在所述共面波导上，确定用于建立连接桥的至少一个关键位置，包括：
获取与所述共面波导上各个波导位置相对应的电学参数；
根据所述电学参数，确定用于建立连接桥的至少一个关键位置。
6.根据权利要求5所述的方法，其特征在于，根据所述电学参数，确定用于建立连接桥的至少一个关键位置，包括：
将所述电学参数与参数阈值进行分析比较；
在所述电学参数大于或等于参数阈值时,则将所述电学参数所对应的波导位置确定为关键位置。
7.根据权利要求5所述的方法，其特征在于，所述电学参数包括以下至少之一：电磁场能量密度、电容、电感。
8.根据权利要求1-7中任意一项所述的方法，其特征在于，所述连接桥的个数为至少一个，相邻的两个连接桥之间的距离小于或等于预设值。
9.根据权利要求8所述的方法，其特征在于，所述连接桥的密度信息大于或等于预设密度阈值，其中，所述预设密度阈值与所述量子芯片所占空间、键合机性能、导线直径相关。
10.根据权利要求1-7中任意一项所述的方法，其特征在于，所述连接桥由超导线构成。
11.根据权利要求10所述的方法，其特征在于，所述超导线包括铝线。
12.根据权利要求1-7中任意一项所述的方法，其特征在于，所述连接桥的设置方向与所述共面波导的信号传输方向垂直。
13.根据权利要求1-7中任意一项所述的方法，其特征在于，所述方法还包括：
检测所述量子芯片是否存在芯片电磁共振现象；
在所述量子芯片存在芯片电磁共振现象时，则允许获取量子芯片所包括的共面波导；或者，
在所述量子芯片不存在芯片电磁共振现象时，则禁止获取量子芯片所包括的共面波导。
14.根据权利要求13所述的方法，其特征在于，检测所述量子芯片是否存在芯片电磁共振现象，包括：
获取与所述量子芯片相对应的固有频率和待识别频率；
基于所述固有频率和所述待识别频率，确定所述量子芯片是否存在芯片电磁共振现象。
15.根据权利要求14所述的方法，其特征在于，所述待识别频率与所述量子芯片的电路结构以及所述量子芯片所在的环境信息相关。
16.根据权利要求14所述的方法，其特征在于，基于所述固有频率和所述待识别频率，确定所述量子芯片是否存在芯片电磁共振现象，包括：
在所述待识别频率与所述固有频率相同时，则确定所述量子芯片不存在芯片电磁共振现象；或者，
在所述待识别频率与所述固有频率不同时，则确定所述量子芯片存在芯片电磁共振现象。
17.一种量子芯片的制备装置，其特征在于，包括：
获取模块，用于获取量子芯片所包括的共面波导；
制备模块，用于利用键合机在所述共面波导上建立连接桥，所述连接桥用于连接位于所述共面波导两侧的第一参考地与第二参考地,以改变芯片电磁共振频率。
18.一种电感元件的制备设备，其特征在于，包括：存储器、处理器；其中，所述存储器用于存储一条或多条计算机指令，所述一条或多条计算机指令被所述处理器执行时实现如权利要求1-16中任意一项所述的量子芯片的制备方法。
19.一种量子芯片，其特征在于，所述量子芯片利用权利要求1-16中任意一项所述的量子芯片的制备方法制备获取。
20.一种量子芯片，其特征在于，包括：
传输线，用于实现信号传输；
谐振腔，与所述传输线相耦合，用于调控量子芯片上量子比特的运行状态；
其中，所述传输线与所述谐振腔均由共面波导构成，所述共面波导上设置有连接桥，所述连接桥用于连接位于所述共面波导两侧的第一参考地与第二参考地，以改变芯片电磁共振频率。
21.根据权利要求20所述的量子芯片，其特征在于，所述连接桥的个数为至少一个，相邻的两个连接桥之间的距离小于或等于预设值。
22.根据权利要求21所述的量子芯片，其特征在于，所述连接桥的密度信息大于或等于预设密度阈值，其中，所述预设密度阈值与所述量子芯片所占空间、键合机性能、导线直径相关。
23.根据权利要求20-22中任意一项所述的量子芯片，其特征在于，所述连接桥由超导线构成。
24.根据权利要求23所述的量子芯片，其特征在于，所述超导线包括铝线。
25.根据权利要求20-22中任意一项所述的量子芯片，其特征在于，所述连接桥的设置方向与所述共面波导的信号传输方向垂直。
CN202010713145.1A 2020-07-22 2020-07-22 量子芯片的制备方法、装置、设备及量子芯片 Active CN113517530B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202010713145.1A CN113517530B (zh) 2020-07-22 2020-07-22 量子芯片的制备方法、装置、设备及量子芯片
AU2021311603A AU2021311603A1 (en) 2020-07-22 2021-07-21 Quantum chip preparation method, apparatus, and device and quantum chip
EP21847213.2A EP4186010A1 (en) 2020-07-22 2021-07-21 Quantum chip preparation method, apparatus, and device and quantum chip
US17/381,758 US20220029266A1 (en) 2020-07-22 2021-07-21 Quantum chip preparation method, apparatus, and device and quantum chip
PCT/US2021/042553 WO2022020454A1 (en) 2020-07-22 2021-07-21 Quantum chip preparation method, apparatus, and device and quantum chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010713145.1A CN113517530B (zh) 2020-07-22 2020-07-22 量子芯片的制备方法、装置、设备及量子芯片

Publications (2)

Publication Number Publication Date
CN113517530A true CN113517530A (zh) 2021-10-19
CN113517530B CN113517530B (zh) 2022-08-23

Family

ID=78060229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010713145.1A Active CN113517530B (zh) 2020-07-22 2020-07-22 量子芯片的制备方法、装置、设备及量子芯片

Country Status (5)

Country Link
US (1) US20220029266A1 (zh)
EP (1) EP4186010A1 (zh)
CN (1) CN113517530B (zh)
AU (1) AU2021311603A1 (zh)
WO (1) WO2022020454A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114065939A (zh) * 2021-11-22 2022-02-18 北京百度网讯科技有限公司 量子芯片设计模型的训练方法、装置、设备及存储介质
CN114200282A (zh) * 2022-02-16 2022-03-18 阿里巴巴达摩院(杭州)科技有限公司 测试器件以及采用测试器件进行测试的测试方法
CN114757225A (zh) * 2022-03-31 2022-07-15 北京百度网讯科技有限公司 信号采样质量的确定方法、装置、设备及存储介质
CN115048901A (zh) * 2022-08-16 2022-09-13 阿里巴巴达摩院(杭州)科技有限公司 量子版图优化方法、装置及计算机可读存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116523062B (zh) * 2023-06-28 2023-09-15 中诚华隆计算机技术有限公司 一种用于削弱感应电磁波的量子计算装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107911177A (zh) * 2017-12-21 2018-04-13 四川众为创通科技有限公司 太赫兹小型化多功能集成接收机前端
CN107924489A (zh) * 2015-09-30 2018-04-17 谷歌有限责任公司 共面波导通量量子比特设备
US20190065981A1 (en) * 2017-08-25 2019-02-28 Google Llc Magnetic flux control in superconducting device
WO2019070265A1 (en) * 2017-10-05 2019-04-11 Google Llc LOW-DIMENSIONAL RESONATOR IN RETURNED CHIP GEOMETRY
US20200052359A1 (en) * 2018-03-05 2020-02-13 California Institute Of Technology Metamaterial waveguides and shielded bridges for quantum circuits

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018052466A1 (en) * 2016-09-15 2018-03-22 Google Inc. Superconducting interconnects in a printed circuit board
US10664640B2 (en) * 2018-07-19 2020-05-26 International Business Machines Corporation Coherent placement of slotline mode suppression structures in coplanar waveguides for quantum devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924489A (zh) * 2015-09-30 2018-04-17 谷歌有限责任公司 共面波导通量量子比特设备
US20190065981A1 (en) * 2017-08-25 2019-02-28 Google Llc Magnetic flux control in superconducting device
WO2019070265A1 (en) * 2017-10-05 2019-04-11 Google Llc LOW-DIMENSIONAL RESONATOR IN RETURNED CHIP GEOMETRY
CN107911177A (zh) * 2017-12-21 2018-04-13 四川众为创通科技有限公司 太赫兹小型化多功能集成接收机前端
US20200052359A1 (en) * 2018-03-05 2020-02-13 California Institute Of Technology Metamaterial waveguides and shielded bridges for quantum circuits

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
李贺康: "超导量子计算相关器件的制备工艺研究", 《中国优秀博硕士学位论文全文数据库(博士)信息科学辑》 *
王腾辉: "超导量子比特与绝热快速捷径在量子模拟和量子门中的应用", 《中国优秀博硕士学位论文全文数据库(博士)基础科学辑》 *
金震川: "超导量子器件的制备和相关工艺研究", 《中国优秀博硕士学位论文全文数据库(硕士)基础科学辑》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114065939A (zh) * 2021-11-22 2022-02-18 北京百度网讯科技有限公司 量子芯片设计模型的训练方法、装置、设备及存储介质
CN114200282A (zh) * 2022-02-16 2022-03-18 阿里巴巴达摩院(杭州)科技有限公司 测试器件以及采用测试器件进行测试的测试方法
CN114757225A (zh) * 2022-03-31 2022-07-15 北京百度网讯科技有限公司 信号采样质量的确定方法、装置、设备及存储介质
CN114757225B (zh) * 2022-03-31 2023-05-30 北京百度网讯科技有限公司 信号采样质量的确定方法、装置、设备及存储介质
CN115048901A (zh) * 2022-08-16 2022-09-13 阿里巴巴达摩院(杭州)科技有限公司 量子版图优化方法、装置及计算机可读存储介质

Also Published As

Publication number Publication date
CN113517530B (zh) 2022-08-23
US20220029266A1 (en) 2022-01-27
EP4186010A1 (en) 2023-05-31
AU2021311603A1 (en) 2023-02-02
WO2022020454A1 (en) 2022-01-27

Similar Documents

Publication Publication Date Title
CN113517530B (zh) 量子芯片的制备方法、装置、设备及量子芯片
US11126776B2 (en) Coherent placement of slotline mode suppression structures in coplanar waveguides for quantum devices
US20220201857A1 (en) Capacitive Compensation for Vertical Interconnect Accesses
CN114200282B (zh) 测试器件以及采用测试器件进行测试的测试方法
CN114065939A (zh) 量子芯片设计模型的训练方法、装置、设备及存储介质
Cao et al. Parametric modeling of microwave filter using combined MLS‐SVR and pole‐residue‐based transfer functions
CN103226624A (zh) 半导体器件特征密度梯度检验
US20080163138A1 (en) Power supply noise analysis model generating method and power supply noise analysis model generating apparatus
CN115186621B (zh) 一种超导量子电路的通孔结构的设计方法及结构
US11153968B2 (en) Device, system and method to promote the integrity of signal communications
Jankowski-Mihułowicz et al. A Procedure for validating impedance parameters of HF/UHF RFID transponder antennas
Li et al. High-Speed Differential Via Optimization using a High-Accuracy and High-Bandwidth Via Model
US9773086B1 (en) Methods, systems, and articles of manufacture for implementing coplanar waveguide transmission lines in electronic designs
CN114386611A (zh) 一种量子比特读出谐振腔腔频的确定方法
CN112952821A (zh) 配电网稳定性评估系统、方法及终端设备和可读存储介质
US9865486B2 (en) Timing/power risk optimized selective voltage binning using non-linear voltage slope
CN117471182B (zh) 电路板的介电性能测试系统、方法和存储介质
CN115640711B (zh) 一种自适应方向的网格划分方法
EP3823097A1 (en) Low cost, low loss material for microwave or antenna printed circuit board
CN114423184A (zh) 一种异形反焊盘制作方法、装置、电子设备及存储介质
WO2023246285A1 (zh) 量子芯片的制备方法、装置、电子设备、计算机可读存储介质、计算机程序产品及量子芯片
US20240138064A1 (en) Modified internal clearance(s) at connector pin aperture(s) of a circuit board
US20230280530A1 (en) Nanophotonic crack stop design
Wu et al. Design and Simulation of Balanced Bandpass Filter
Mohammadi et al. Solid materials characterization using split ring resonators enclosed by power divider

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant