JP2023058606A - 超伝導量子チップの設計方法及び装置、電子機器並びに媒体 - Google Patents

Abstract

【課題】改善された超伝導量子チップの設計方法、装置、電子機器、記憶媒体及びプログラムを提供する。【解決手段】方法は、インターディジタルキャパシタの確定されたサイズパラメータのパラメータ値、最適化されるべきサイズパラメータの初期値及びターゲット容量値を取得し、インターディジタルキャパシタの幾何学的構造を分割してインターディジタルキャパシタの、複数のコプレーナマルチ伝送線路モデルに一対一で対応する複数の部分を得て、複数のコプレーナマルチ伝送線路モデルに基づいてインターディジタルキャパシタの容量値表現式を取得し、確定されたサイズパラメータのパラメータ値、ターゲット容量値及びインターディジタルキャパシタの容量値表現式に基づき、最適化されるべきサイズパラメータを含む損失関数を確定し、損失関数を最小化してサイズパラメータのパラメータ値を最適化し、最適化後のサイズパラメータのパラメータ値を取得する。【選択図】図２

Description

本開示は、量子コンピュータ分野に関し、特に量子チップの設計の技術分野に関し、具体的には、超伝導量子チップの設計方法、装置、電子機器、コンピュータ可読記憶媒体及びコンピュータプログラム製品に関する。

近年、量子計算は、学界と産業界の研究と発展の重要な方向となっている。従来の計算と比べて、量子計算は、大素数分解の求解などの問題に関して、著しい優位性を示している。なお、量子計算は、量子多体システム、量子化学シミュレーション等の先端研究に対しても重要な意義を持っている。ハードウェア実現上で、量子計算は、現在では、複数の技術案、例えば超伝導回路、イオントラップ、光量子、中性原子等を有する。ここで、超伝導ジョセフソン接合に基づく超伝導回路システムは、そのデコヒーレンス時間が長く、操作と読み取りが容易で、拡張性が高いなどの優位性のおかげで、業界で最も有望な量子計算ハードウェアの候補であると考えられている。超伝導量子システムの物理的実現として、複数の量子ビットを集積する超伝導量子チップの設計、研究開発と製造は、非常に重要な意味を有する。

本開示は、超伝導量子チップの設計方法、装置、電子機器、コンピュータ可読記憶媒体及びコンピュータプログラム製品を提供する。

本開示の一態様によれば、インターディジタルキャパシタを含む超伝導量子チップの設計方法を提供し、前記方法は、前記インターディジタルキャパシタの確定されたサイズパラメータのパラメータ値、最適化されるべきサイズパラメータの初期値及びターゲット容量値を取得することと、前記インターディジタルキャパシタの幾何学的構造を分割して前記インターディジタルキャパシタの複数の部分を得て、ここで、前記複数の部分は、複数のコプレーナマルチ伝送線路モデルに一対一で対応することと、前記複数のコプレーナマルチ伝送線路モデルに基づいて前記インターディジタルキャパシタの容量値表現式を取得することと、前記確定されたサイズパラメータのパラメータ値、前記ターゲット容量値及び前記インターディジタルキャパシタの容量値表現式に基づき、前記最適化されるべきサイズパラメータを含む損失関数を確定することと、前記損失関数を最小化して前記最適化されるべきサイズパラメータのパラメータ値を最適化することによって、最適化された後の前記最適化されるべきサイズパラメータのパラメータ値を取得することとを含む。

本開示の別の態様によれば、インターディジタルキャパシタを含む超伝導量子チップの設計装置を提供し、前記装置は、前記インターディジタルキャパシタの確定されたサイズパラメータのパラメータ値、最適化されるべきサイズパラメータの初期値及びターゲット容量値を取得するように構成される第１の取得ユニットと、前記インターディジタルキャパシタの幾何学的構造を分割して前記インターディジタルキャパシタの複数の部分を得るように構成される分割ユニットであって、前記複数の部分は、複数のコプレーナマルチ伝送線路モデルに一対一で対応する分割ユニットと、前記複数のコプレーナマルチ伝送線路モデルに基づいて前記インターディジタルキャパシタの容量値表現式を取得するように構成される第２の取得ユニットと、前記確定されたサイズパラメータのパラメータ値、前記ターゲット容量値及び前記インターディジタルキャパシタの容量値表現式に基づき、前記最適化されるべきサイズパラメータを含む損失関数を確定するように構成される確定ユニットと、前記損失関数を最小化して前記最適化されるべきサイズパラメータのパラメータ値を最適化することによって、最適化された後の前記最適化されるべきサイズパラメータのパラメータ値を取得するように構成される最適化ユニットとを含む。

本開示の別の態様によれば、電子機器を提供し、前記電子機器は、少なくとも１つのプロセッサと、少なくとも１つのプロセッサに通信接続されたメモリとを含み、メモリには、少なくとも１つのプロセッサによって実行可能な命令を記憶しており、該命令は、少なくとも１つのプロセッサによって実行されることにより、少なくとも１つのプロセッサに本開示に記載の方法を実行させることができる。
本開示の別の態様によれば、コンピュータ命令を記憶した非一時的コンピュータ可読記憶媒体を提供し、該コンピュータ命令は、本開示に記載の方法をコンピュータに実行させるために用いられる。

本開示の別の態様によれば、コンピュータプログラムを含むコンピュータプログラム製品を提供し、該コンピュータプログラムは、プロセッサによって実行されると、本開示に記載の方法を実現する。

本開示の一つ又は複数の実施例によれば、超伝導量子チップインターディジタルキャパシタの幾何学的構造を分割することによって、簡単で、効率的な容量求解モデルを取得し、ターゲット容量に基づいてアルゴリズム最適化によって最適化された後のインターディジタルキャパシタ幾何サイズを直接取得し、設計者の大量の繰り返し労力を必要とせず、超伝導量子チップの設計効率を大幅に向上させることができる。
理解すべきこととして、この部分に説明される内容は、本開示の実施例の要点又は重要な特徴を識別することを意図しておらず、本開示の保護範囲を限定するためのものではないことである。本開示の他の特徴は、以下の明細書によって理解されやすくなる。

図面は、実施例を例示的に示し、明細書の一部を構成し、明細書の文字による説明とともに、実施例の例示的な実施形態を説明するために使用される。図示の実施例は例示的目的のみであり、特許請求の範囲を限定するものではない。すべての図面において、同じ符号は類似しているが、必ずしも同じとは限らない要素を指す。
本開示の実施例による、本明細書で説明される様々な方法を実施することができる例示的なシステムの概略図を示す。 本開示の実施例による超伝導量子チップの設計方法のフローチャートを示す。 本開示の実施例によるインターディジタルキャパシタの構造概略図を示す。 本開示の実施例による、図３に示されるインターディジタルキャパシタの幾何学的構造を分割する概略図を示す。 本開示の実施例によるコプレーナマルチ伝送線路モデルの概略図を示す。 図５に示されるコプレーナマルチ伝送線路モデルの断面概略図を示す。 図６に示される金属導体の上半平面コンフォーマル変換前の複素平面概略図を示す。 有限要素数値シミュレーション方法と本開示の実施例による方法の結果比較概略図を示す。 有限要素数値シミュレーション方法と本開示の実施例による方法との間の相対誤差概略図を示す。 本開示の実施例による超伝導量子チップの設計装置の構造ブロック図を示す。 本開示の実施例を実現するために使用できる例示的な電子機器の構造ブロック図を示す。

以下、図面に合わせて本開示の例示的な実施例を説明して、それに含まれる本開示の実施例における様々な詳細が理解を助けるためので、それらは単なる例示的なものと考えられるべきである。したがって、当業者であれば、本開示の範囲及び精神から逸脱することなく、本明細書で説明された実施例に対して様々な変更及び修正を行うことができることを認識すべきである。同様に、明瞭と簡潔のために、以下の説明では公知の機能および構造についての説明を省略している。

本開示では、特に明記しない限り、様々な要素を説明するための「第１の」、「第２の」などの用語の使用は、これらの要素の位置関係、タイミング関係、又は重要性関係を限定することを意図していない。このような用語は、ある要素を別の要素と区別するためにのみ使用される。いくつかの例では、第１の要素と第２の要素は、要素の同じ例を指すことができ、場合によっては、コンテキストの説明に基づき、異なる例を指してもよい。

本開示の前記様々な例の説明で使用される用語は、特定の例を説明することのみを目的としており、限定することを意図していない。コンテキストが別途に明確に示されていない限り、特に要素の数を限定しないなら、要素は一つであってもよいし、複数であってもよい。また、本開示で使用される用語「及び／又は」は、テーブルされた項目のいずれか及び可能な全ての組み合わせをカバーする。

以下、図面を参照して本開示の実施例について詳細に説明する。

図１は、本開示の実施例による、本明細書に記載された様々な方法及び装置を、その中で実施することができる例示的なシステム１００の概略図を示す。図１を参照すると、このシステム１００は、１つ又は複数のクライアントデバイス１０１、１０２、１０３、１０４、１０５、１０６、サーバ１２０、及び１つ又は複数のクライアントデバイスをサーバ１２０に結合する１つ又は複数の通信ネットワーク１１０を含む。クライアントデバイス１０１、１０２、１０３、１０４、１０５、１０６は、１つ又は複数のアプリケーションを実行するように構成することができる。

本開示の実施例では、サーバ１２０は、超伝導量子チップの設計の方法を実行できる１つ又は複数のサービス又はソフトウェアアプリケーションを動作させることができる。

いくつかの実施例では、サーバ１２０は、非仮想環境及び仮想環境を含んでもよい他のサービス又はソフトウェアアプリケーションも提供することができる。いくつかの実施例では、これらのサービスは、ｗｅｂベースのサービス又はクラウドサービスとして提供することができ、例えば、ソフトウェアはすなわちサービスである（ＳａａＳ）モデル下でクライアントデバイス１０１、１０２、１０３、１０４、１０５及び／又は１０６のユーザに提供される。

図１に示す構成では、サーバ１２０は、サーバ１２０により実行される機能を実現する１つ又は複数のモジュールを含んでもよい。これらのモジュールは、１つ又は複数のプロセッサで実行できるソフトウェアモジュール、ハードウェアモジュール、又はそれらの組み合わせを含んでもよい。クライアントデバイス１０１、１０２、１０３、１０４、１０５及び／又は１０６を操作するユーザは、これらのモジュールが提供するサービスを利用するために、１つ又は複数のクライアントアプリケーションを用いてサーバ１２０とやり取りをすることができる。様々な異なるシステム構成が可能であり、システム１００とは異なってもよいことを理解されたい。したがって、図１は、本明細書に記載された様々な方法を実施するためのシステムの一例であり、制限することを意図していない。

ユーザは、クライアント機器１０１、１０２、１０３、１０４、１０５及び／又は１０６を使用して該当するサイズパラメータ等を確定することができる。クライアントデバイスは、クライアントデバイスのユーザがクライアントデバイスとやり取りするインターフェースを提供することができる。クライアントデバイスは、このインターフェースを介してユーザに情報を出力することもできる。図１では６つのクライアントデバイスしか図示していないが、当業者であれば理解できるように、本開示はいかなる数のクライアントデバイスにサポートできる。

クライアントデバイス１０１、１０２、１０３、１０４、１０５及び／又は１０６は、携帯型ハンドヘルドデバイス、汎用コンピュータ（例えば、パーソナルコンピュータやノートパソコン）、ワークステーションコンピュータ、ウェアラブルデバイス、スマートスクリーンデバイス、セルフサービス端末デバイス、サービスロボット、ゲームシステム、シンクライアント、各種のメッセージングデバイス、センサ、又はその他の検知デバイスなどの様々なタイプの計算デバイスを含んでもよい。これらの計算デバイスは、ＭＩＣＲＯＳＯＦＴ Ｗｉｎｄｏｗｓ、ＡＰＰＬＥ ｉＯＳ、類ＵＮＩＸ（登録商標）オペレーティングシステム、Ｌｉｎｕｘ（登録商標）又は類Ｌｉｎｕｘ（登録商標）オペレーティングシステム（例えば、ＧＯＯＧＬＥ Ｃｈｒｏｍｅ ＯＳ）などの様々なタイプ及びバージョンのソフトウェアアプリケーションやオペレーティングシステムを実行したり、ＭＩＣＲＯＳＯＦＴ Ｗｉｎｄｏｗｓ Ｍｏｂｉｌｅ ＯＳ、ｉＯＳ、Ｗｉｎｄｏｗｓ Ｐｈｏｎｅ、Ａｎｄｒｏｉｄなどの各種のモバイルオペレーティングシステムを含んだりすることができる。携帯用ハンドヘルドデバイスには、携帯電話、インテリジェントフォン、タブレット、パーソナルデジタルアシスタント（ＰＤＡ）などを含んでもよい。ウェアラブルデバイスは、ヘッドマウント型ディスプレイ（例えば、スマートグラス）と他の装置を含んでもよい。ゲームシステムは、様々なハンドヘルド型のゲームデバイス、インターネット対応のゲームデバイスなどを含んでもよい。クライアントデバイスは、例えば、インターネットＩｎｔｅｒｎｅｔ関連アプリケーション、通信アプリケーション（例えば、電子メールアプリケーション）、ショートメッセージサービス（ＳＭＳ）アプリケーション、さまざまなアプリケーションを実行でき、且つさまざまな通信プロトコルを使用できる。

ネットワーク１１０は、当業者に知られている任意のタイプのネットワークであってもよく、それは、データ通信をサポートするために、複数の利用可能なプロトコルのいずれか１つ（ＴＣＰ／ＩＰ、ＳＮＡ、ＩＰＸ等を含むがこれらに限定されない）を使用することができる。例として、１つ又は複数のネットワーク１１０は、ローカルエリアネットワーク（ＬＡＮ）、イーサネットベースのネットワーク、トークンループ、ワイドエリアネットワーク（ＷＡＮ）、インターネット、仮想ネットワーク、仮想プライベートネットワーク（ＶＰＮ）、イントラネット、エクストラネット、公衆交換電話網（ＰＳＴＮ）、赤外線ネットワーク、無線ネットワーク（例えば、ブルートゥース（登録商標）、ＷＩＦＩ）、及び／又はこれらとその他のネットワークの任意の組み合わせであってもよい。

サーバ１２０は、１つ又は複数の汎用コンピュータ、専用サーバコンピュータ（例えば、ＰＣ（パーソナルコンピュータ）サーバ、ＵＮＩＸ（登録商標）サーバ、ミッドレンジサーバ）、ブレードサーバ、大型コンピュータ、サーバクラスタ、又はその他の適切な配置及び／又は組み合わせを含んでもよい。サーバ１２０は、仮想オペレーティングシステムを実行する１つ又は複数の仮想マシン、又は仮想化に関わる他の計算アーキテクチャ（例えば、サーバの仮想記憶装置を維持するために仮想化された論理記憶デバイスの１つ又は複数のフレキシブルプール）を含んでもよい。様々な実施例において、サーバ１２０は、以下に説明する機能を提供する１つ又は複数のサービス又はソフトウェアアプリケーションを実行することができる。

サーバ１２０内の計算ユニットは、上述した任意のオペレーティングシステム及び任意の商用サーバオペレーティングシステムを含む１つ又は複数のオペレーティングシステムを実行することができる。サーバ１２０は、ＨＴＴＰサーバ、ＦＴＰサーバ、ＣＧＩサーバ、ＪＡＶＡ（登録商標）サーバ、データベースサーバなど、様々な追加のサーバアプリケーション及び／又は中間層アプリケーションのいずれか１つを実行することもできる。

いくつかの実施形態では、サーバ１２０は、クライアントデバイス１０１、１０２、１０３、１０４、１０５及び１０６のユーザから受信したデータフィード及び／又はイベントの更新を分析及び統合するための１つ又は複数のアプリケーションを含むことができる。サーバ１２０は、クライアントデバイス１０１、１０２、１０３、１０４、１０５および１０６の１つ又は複数のディスプレイデバイスを介してデータフィードおよび／又はリアルタイムイベントを表示する１つ又は複数のアプリケーションを含むこともできる。

いくつかの実施形態では、サーバ１２０は、分散型システムのサーバであってもよいし、ブロックチェーンを組み込んだサーバであってもよい。サーバ１２０は、クラウドサーバであってもよいし、人工知能技術を備えたインテリジェントクラウド計算サーバやインテリジェントクラウドホストであってもよい。クラウドサーバはクラウド計算サービスシステム中のホスト製品であり、従来の物理ホストと仮想専用サーバ（ＶＰＳ、Ｖｉｒｔｕａｌ Ｐｒｉｖａｔｅ Ｓｅｒｖｅｒ）サービス中に存在する管理難度が大きく、業務拡張性が弱いという欠陥を解決する。

システム１００は、１つ又は複数のデータベース１３０を含んでもよい。いくつかの実施例では、これらのデータベースはデータやその他の情報を記憶するために使用できる。例えば、データベース１３０のうちの一つ又は複数は、パラメータ値、容量値表現式のような情報を記憶するために用いることができる。データベース１３０は、さまざまな位置に配置することができる。例えば、サーバ１２０が使用するデータベースは、サーバ１２０のローカルにあってもよいし、サーバ１２０から離れて、ネットワーク又は専用の接続を介してサーバ１２０と通信してもよい。データベース１３０は、さまざまなタイプであってもよい。いくつかの実施例では、サーバ１２０が使用するデータベースは、リレーショナルデータベースなどのデータベースであってもよい。これらのデータベースのうちの１つ又は複数は、命令に応じてデータベースとデータベースからのデータを記憶、更新、検索できる。

いくつかの実施例では、データベース１３０のうちの１つ又は複数は、アプリケーションによって使用され、アプリケーションのデータを記憶することもできる。アプリケーションで使用されるデータベースは、キー値リポジトリ、オブジェクトリポジトリ、ファイルシステムでサポートされる汎用リポジトリなど、様々なタイプのデータベースであってもよい。

図１のシステム１００は、本開示に基づいて説明した様々な方法及び装置を応用することができるように、様々な方法で構成及び操作することができる。

量子計算産業の急速な発展に伴い、ＩＢＭ、Ｒｅｇｅｔｔｉなどの企業は、いずれも彼らの量子ロードマップを発表しており、予見可能な未来には、数百数千、さらには百万クラスの量子ビットの超伝導量子チップが登場する。このような大規模な超伝導量子チップの研究開発に直面すると、チップ設計の困難度もそれに伴い大きくなるため、超伝導量子チップの設計効率が鍵となる問題となる。

超伝導量子チップの設計は、主に単一素子の設計及び素子間カップリングの設計の２つの部分を含む。単一素子の設計は、主に量子ビット、カプラ、共振キャビティ等の素子構造の幾何サイズを設計して、所望の固有周波数、非調和性、品質因子等の特徴パラメータを満たす。単一素子の設計は、量子チップの静的特徴パラメータを確定する。同時に、超伝導量子チップに対して制御、読み取り等の操作を行う必要があり、これは、主にカップリングによって実現され、カップリングの設計は、超伝導量子チップの性能に直接的に影響を与える。超伝導量子チップにおいて、量子ビットを保護するために、読み取りの機能は、主に量子ビットと共振キャビティのカップリングによって間接的な非破壊性測定を行うことである。インターディジタルキャパシタは、金属導体が相互に交錯して形成される容量であり、共振キャビティと量子ビットのカップリング容量としてよく使用される。そのため、インターディジタルキャパシタの効率的設計は、超伝導量子チップ全体の性能に対して非常に重要である。

現在では、業界が超伝導量子チップに対する設計は、主に設計者の経験に依存し、手動で幾何レイアウトの設計を行い、所望の容量パラメータを取得するには、往々にして複数回にシミュレートし且つ幾何学的パラメータを手動で反復して最終的な設計を得る必要がある。例えば、一般的な方法は、有限要素ソフトウェアを利用してシミュレーションを行う。設計者は、カップリング容量の需要に応じて、経験パラメータに従ってレイアウトの初稿を手動で描き、容量の設計パラメータ要求に達するまで、幾何学的パラメータを絶えず調整し且つ大量の繰り返しシミュレーションを行う。この方法は、科学研究者が経験によって大体の幾何サイズを早期に知る必要があり、且つこのサイズ付近で手動で繰り返し調節し且つシミュレートして設計要求に達する。このような設計方法は、設計者が大量の繰り返し労力を行う必要があり、大量の時間と精力を消費し、効率が低下するため、自動化程度が低く、過度に人的資源を消費し、且つ、過度に研究者の実験経験に依存し、大きな不確実性を有し、経験パラメータの選択に大きく依存する。日増しに増大する超伝導量子チップの規模に直面し、業界は、より効率的な設計方案を必要とする。

超伝導量子チップにおける異なる素子間のカップリングは、量子チップの制御と読み取り性能を確定し、カップリングは、量子ビット間のカップリング、量子ビットと共振キャビティのカップリング、制御ポートカップリング等を含む。例示的に、インターディジタルキャパシタは、共振キャビティとＸｍｏｎ量子ビットとの間のカップリングを読み取るために用いることができ、カップリング強度は、インターディジタルキャパシタのサイズに直接依存するため、インターディジタルキャパシタの正確な設計は、量子チップの性能に対して非常に重要である。

そのため、本開示の実施例によれば、インターディジタルキャパシタを含む超伝導量子チップの設計方法を提供する。図２に示すように、方法２００は、インターディジタルキャパシタの確定されたサイズパラメータのパラメータ値、最適化されるべきサイズパラメータの初期値及びターゲット容量値を取得するステップ（ステップ２１０）と、インターディジタルキャパシタの幾何学的構造を分割してインターディジタルキャパシタの複数の部分を得るステップであって、複数の部分は、複数のコプレーナマルチ伝送線路モデルに一対一で対応するステップ（ステップ２２０）と、複数のコプレーナマルチ伝送線路モデルに基づいてインターディジタルキャパシタの容量値表現式を取得するステップ（ステップ２３０）と、確定されたサイズパラメータのパラメータ値、ターゲット容量値及びインターディジタルキャパシタの容量値表現式に基づき、最適化されるべきサイズパラメータを含む損失関数を確定するステップ（ステップ２４０）と、損失関数を最小化して最適化されるべきサイズパラメータのパラメータ値を最適化することによって、最適化された後の最適化されるべきサイズパラメータのパラメータ値を取得するステップ（ステップ２５０）とを含んでもよい。

本開示の実施例によれば、超伝導量子チップインターディジタルキャパシタの幾何学的構造を分割することによって、簡単で、効率的な容量求解モデルを取得し、ターゲット容量に基づいてアルゴリズム最適化によって最適化された後のインターディジタルキャパシタ幾何サイズを直接取得し、設計者の大量の繰り返し労力を必要とせず、超伝導量子チップの設計効率を大幅に向上させることができる。

超伝導量子チップの製造プロセスにおいて、基板上に金属層を堆積し且つこの金属層をエッチングすることによって、特定の構造のインターディジタルキャパシタを形成する。いくつかの実施例では、まず、超伝導量子チップにおけるインターディジタルキャパシタのカップリング容量表現式を確定することができ、ここで、この表現式は、複数のサイズパラメータを含む。

図３は、例示的な実施例によるインターディジタルキャパシタの構造概略図を示す。図３に示すように、インターディジタルキャパシタは、Ｕ字形構造と十字形構造を含み、十字形構造の一端がＵ字形構造の溝に挿入される。例示的に、十字形構造（ダークグレー）は、Ｘｍｏｎ量子ビット中心導体であってもよく、その導体幅は、ｗ_１であり、Ｕ字形構造（黒）は、インターディジタルキャパシタの一部であり、その中心導体幅は、ｗ_２であり、Ｕ字形構造と十字形構造との間隔は、ｗ_３であり（通常、その左側、右側、上側の間隔が等しく、いずれもｗ_３である）、十字形構造とＵ字形構造以外のライトグレーは、接地導体であり（ポテンシャルはゼロ）、白い部分は、金属をエッチングした後に形成される隙間であり、幅は、それぞれｓ_１とｓ_２であり、インターディジタルキャパシタのインターデジタルの長さは、
（外１）

である。

通常、超伝導量子チップの設計は、単一素子の設計と素子間のカップリングの設計を含む。一般的には、単一素子の幾何学的サイズは、既に静的特徴パラメータの設計部分（カップリング設計の前のステップ）において確定されている。そのため、インターディジタルキャパシタによってカップリング設計を実現する時、図３に示される十字形構造の全ての幾何学的パラメータは、既に確定されており、Ｕ字形構造は、読み取り共振キャビティに接続されることが多く、その導体幅と隙間幅も既に確定されている。つまり、図３に示されるｗ_１、ｗ_２、ｓ_１とｓ_２は、いずれも確定値である。

且つ、Ｕ字形構造と十字形構造との間隔ｗ_３は、インターデジタルの長さ
（外２）

より、超伝導量子チップの設計に対する影響が比較的に小さい。そのため、いくつかの実施例では、ｗ_３を一つの確定値（一般的に使用される経験パラメータ）に設定してもよい。ここまで、インターディジタルキャパシタのカップリング容量に影響を与える最も肝心な幾何自由度は、インターデジタルの長さ
（外３）

である。換言すれば、この時に所望のカップリング容量Ｃの大きさに基づいてインターデジタルの長さ
（外４）

を設計する必要がある。

そのため、いくつかの実施例によれば、インターディジタルキャパシタの確定されたサイズパラメータは、Ｕ字形構造の中心導体幅（すなわちｗ_２）、十字形構造の中心導体幅（すなわちｗ_１）、Ｕ字形構造に挿入される十字形構造の一端とＵ字形構造との間の間隔（すなわちｗ_３）、エッチングによってＵ字形構造と十字形構造を形成するエッチング幅（すなわちｓ_１とｓ_２）を含んでもよい。インターディジタルキャパシタの最適化されるべきサイズパラメータは、Ｕ字形構造の溝の深さ（すなわちインターデジタルの長さ
（外５）

）を含んでもよい。

インターディジタルキャパシタの構造が複雑であり、容量値を直接計算することができないため、幾何学的構造上に分割を行い、求解しやすいモデルを確立することができる。

いくつかの実施例によれば、インターディジタルキャパシタの複数の部分は、それぞれ第１の方向と、第１の方向に垂直な方向にこのインターディジタルキャパシタの幾何学的構造を分割して得られるものであってもよい。この第１の方向は、溝に挿入される十字形構造の一端の延び方向に垂直である。つまり、図３に示される平面の横方向と縦方向に、インターディジタルキャパシタの幾何学的構造を分割することができる。

図４は、本開示の実施例による、インターディジタルキャパシタの幾何学的構造を分割する概略図を示す。図４に示すように、Ｘｍｏｎ量子ビット中心導体（十字形構造の部分）とＵ字形インターデジタル部分の中心導体との間の相互容量を計算しやすくするために、それぞれ横方向と縦方向の２つの方向からインターディジタルキャパシタの幾何学的構造を６つの部分に分割し、そのうちの各部分は、いずれも図５に示されるコプレーナマルチ伝送線路モデルと見なすことができる。図５におけるＡとＢの２つの金属セグメントは、それぞれＵ字形構造の中心導体及びＸｍｏｎ量子ビットの中心導体と見なすことができ、ＡとＢとの間の相互容量は、カップリング容量である。

図４を引き続き参照すると、インターディジタルキャパシタの幾何学的構造を分割して得られる各部分に番号を付け、各部分のカップリング容量の間は、互いに並列関係となる。そのため、各部分のカップリング容量を求解することによって、インターディジタルキャパシタ全体のカップリング容量を得ることができる。なお、図４における同じ番号は、この領域の構造が完全に同じであることを示し、一つの領域の容量値を求解して同じ番号の個数を乗じるだけでよく、最終的に合計して得られる合計カップリング容量は、式（１）に示すとおりである。

図５に示されるコプレーナマルチ伝送線路モデルのカップリング容量を計算するために、図６は、図５に示される平面に垂直な方向にこのマルチ伝送線路モデルの断面概略図を示す。図６に示すように、この断面概略図は、上から下へと、それぞれ空気層、金属層、基板である。金属層は、左から右へと、それぞれ接地導体、導体Ａ、接地導体、導体Ｂ、接地導体であり、２つの金属導体の間の領域は、エッチングされた後の隙間である。このモデルに対して、カップリング容量を計算しやすくするために、以下の仮定を与えることができる。
（１）金属層の厚さが基板の厚さよりはるかに小さく、無視できるため、このモデルでは、金属層の厚さが無限薄く、基板の厚さが無限大きいと考えられ、
（２）伝送線路の幅が伝送線路の長さよりはるかに小さく、伝送線路が無限長く且つ均一であると考えられてもよいため、伝送線路の方向に沿う単位長さあたりの容量は、どこでも等しく、式（２）に示すように、合計容量は、単位長さあたりの容量
（外６）

に伝送線路の長さ
（外７）

を乗じて得られる。

なお、図４において番号が（２）の部分を図５に示されるマルチ伝送線路モデルに変換した後、その伝送線路の幅は、伝送線路の長さよりはるかに大きいが、この部分がカップリング容量全体への貢献は、他の部分よりはるかに小さいため、計算しやすくするために、この部分は、伝送線路の幅が伝送線路の長さよりはるかに小さいと近似してもよい。
図６に示すように、マルチ伝送線路モデルの断面に基づいてその単位長さあたりの相互容量
（外８）

を計算する。相互容量を計算する前に、まず導体Ａのポテンシャルを未知の
（外９）

と、残りの導体ポテンシャルをいずれも０と仮定してもよい。隣接する２つの導体のポテンシャルが等しく且ついずれも０であるため、この２つの導体の間に必ずある点のポテンシャルが０であり、図６におけるｅ’点とｇ’点に示すとおりである。

金属導体は、いずれも薄いコプレーナ構造であり、電磁界は、主に上下空間に分布するため、このような構造の求解は、比較的に困難である。この問題に対して、コンフォーマル変換の数学方法に基づき、このような求解しにくいコプレーナ構造を求解しやすい平行板コンデンサのような構造に変換することができ、その容量を直接計算しやすい。
まず、上半平面を選択してモデリング計算を行うことができ、モデリング方法は、図７ａに示すように、二次元空間座標を複素平面の実部と虚部にモデリングし、ここで実部は、金属層表面の接線方向に対応し、虚部は、金属層表面の法線方向に対応し、式（３）に示されるＳｈｗａｒｚ－Ｃｈｒｉｓｔｏｆｆｅｌ変換を利用し、元のＺ平面の上半空間をＷ平面の限られる矩形領域に変換する。

式（３）

コンフォーマル変換は、コンフォーマリティ性、保伸縮率、ラプラス方程式が不変であるという性質を有する。そのため、変換後の空間は、等ポテンシャル面が電界線と垂直であることを維持し、境界条件が等比例変換し、且つ依然としてラプラス方程式を満たし、唯一性定理から、新しい空間で求解した容量値が元の空間下での容量値であることが得られる。図７ｂより、変換後の構造は、平行板コンデンサに類似することが分かり、式（３）変換の数学的原理より、変換後の平面の虚部がポテンシャルにちょうど対応することが得られる。そのため、導体ｂｃと導体ｆｇが上半平面によって発生した単位長さあたりの容量は、式（４）に示すとおりであり、

ここで、
（外１０）

は、空気の絶対誘電率であり、
（外１１）

は、基板の比誘電率であり、
（外１２）

と
（外１３）

は、それぞれ複素平面における実部と虚部を表す。

コンフォーマル変換技術を利用して、上半平面の単位長さあたりの容量を求めることができ、下半平面の求解方法は、上半平面の求解と完全に同等であり、図６の断面構造から、導体は、上半平面によって発生した容量と下半平面によって発生した容量が並列関係であることが分かるため、合計した単位長さあたりの容量は、式（５）に示すとおりであり、

例示的に、図４を引き続き参照すると、番号が（１）の部分については、上記ステップに基づいてその単位長さあたりの容量
（外１４）

を得た後、式（２）に基づいてこの番号が（１）の部分の合計容量を取得することができる。具体的には、番号が（１）の部分の導体長が
（外１５）

であると確定することができる。そのため、
（外１６）

で番号が（１）の部分の合計容量を得ることができる。

以上のステップを経て、図５に示される構造における導体Ａと導体Ｂとの間の相互容量を求めることができる。図４において分割して得られる各部分に対して、順に上記方法でその相互容量を求め、各部分の容量値を得ることができ、その後に結果を式（１）に代入すれば、超伝導量子チップにおけるこのインターディジタルキャパシタの合計容量値を取得することができる。

いくつかの実施例では、確定される超伝導量子チップにおけるインターディジタルキャパシタの幾何学的構造に基づき、そのインターディジタルキャパシタの容量表現式を予め計算することができ、ここでこの容量表現式は、一つ又は複数のサイズパラメータを含んでもよく、それにより、パラメータ値の既知のサイズパラメータ、最適化されるべきサイズパラメータ及びターゲット容量値を確定した後、この容量表現式に基づいてこの最適化されるべきサイズパラメータのパラメータ値を最適化するための損失関数を取得することができる。最適化する前に、この最適化されるべきサイズパラメータのパラメータ値を初期化することができ、例えば設計者の経験に基づいて設定又はランダム設定等を行い、ここで制限しない。

本開示の実施例による方法の例示的な応用において、本開示の実施例の方法の計算結果と有限要素シミュレーション結果（業界で一般的に使用される数値シミュレーション方法）とを比較し、本開示の実施例による方法の有効性を検証する。

上述したように、一般的に超伝導量子チップの設計において、インターディジタルキャパシタの十字形構造とＵ字形構造の導体幅とエッチングギャップは、いずれも前のステップにおける単一デバイスに対する設計プロセスにおいて確定される。そのため、インターディジタルキャパシタに対する設計では、通常変化するパラメータ自由度は、インターデジタルの長さ
（外１７）

のみである。そのため、経験パラメータを採用してインターディジタルキャパシタの導体幅ｗ_２、対地隙間ｓ_２、Ｘｍｏｎの導体幅ｗ_１、対地隙間ｓ_１、間隔ｗ_３を固定し、インターデジタルの長さ
（外１８）

を変更することによって上記２つの方法の最適化結果を比較する。具体的には、インターデジタルの長さ
（外１９）

を
（外２０）

の間に変化するように設定し、有限要素数値シミュレーション方案の結果と本開示の実施例の方案の結果との比較は、図８に示す通りである。２つの方法の結果がよく合致していることが明らかになる。さらに、本発明の方案の有効性を量子化するために、各データポイントでの相対誤差を計算することもでき、具体的には、

である。図９に示すように、２つの方案の相対誤差は、最大１．２％以下であり、これは、本開示の実施例による方案の結果の正確性を十分に検証する。且つ、本開示の実施例の方案は、有限要素数値シミュレーション方案に対して、その効率を大幅に向上させ、設計者が手動で幾何学的パラメータを反復する必要がなく、量子チップの設計プロセス全体の自動化程度を大幅に向上させる。

いくつかの実施例では、インターディジタルキャパシタのサイズパラメータを最適化した後、このインターディジタルキャパシタの関連するサイズパラメータを確定することができる。それにより、この確定されるサイズパラメータに基づき、超伝導量子チップにおけるこのインターディジタルキャパシタを形成するための量子ビット中心導体部分及び他の導体部分を製作することによって、共振キャビティと量子ビットとの間のカップリングは、ターゲットカップリング効果に達する。

例示的に、提供される基板上に金属層を堆積し、その後に、この確定されるサイズパラメータに基づいて前記金属層をエッチングすることによって、前記基板上にインターディジタルキャパシタを形成する。理解できるように、ここでは、最適化された後のパラメータに基づいて超伝導量子チップを製造する最も一般的なステップに過ぎず、他の方法も可能であり、ここで制限しない。

本開示の実施例によれば、図１０に示すように、インターディジタルキャパシタを含む超伝導量子チップの設計装置１０００をさらに提供し、前記装置は、前記インターディジタルキャパシタの確定されたサイズパラメータのパラメータ値、最適化されるべきサイズパラメータの初期値及びターゲット容量値を取得するように構成される第１の取得ユニット１０１０と、前記インターディジタルキャパシタの幾何学的構造を分割して前記インターディジタルキャパシタの複数の部分を得るように構成される分割ユニット１０２０であって、前記複数の部分は、複数のコプレーナマルチ伝送線路モデルに一対一で対応する分割ユニット１０２０と、前記複数のコプレーナマルチ伝送線路モデルに基づいて前記インターディジタルキャパシタの容量値表現式を取得するように構成される第２の取得ユニット１０３０と、前記確定されたサイズパラメータのパラメータ値、前記ターゲット容量値及び前記インターディジタルキャパシタの容量値表現式に基づき、前記最適化されるべきサイズパラメータを含む損失関数を確定するように構成される確定ユニット１０４０と、前記損失関数を最小化して前記最適化されるべきサイズパラメータのパラメータ値を最適化することによって、最適化された後の前記最適化されるべきサイズパラメータのパラメータ値を取得するように構成される最適化ユニット１０５０とを含む。

ここで、インターディジタルキャパシタを含む超伝導量子チップの設計装置１０００の上述した各ユニット１０１０～１０５０の動作は、上述したステップ２１０～２５０の動作とそれぞれ類似しているので、ここでは説明を省略する。
本開示の実施例によれば、電子機器、可読記憶媒体及びコンピュータプログラム製品をさらに提供する。

図１１を参照して、ここでは、本開示の様々な態様に適用可能なハードウェア装置の一例である、本開示のサーバ又はクライアントとして利用可能な電子機器１１００の構造ブロック図について説明する。電子機器は、様々な形態のデジタル電子コンピュータ機器、例えば、ラップトップ型コンピュータ、デスクトップ型コンピュータ、ステージ、個人用デジタル補助装置、サーバ、ブレードサーバ、大型コンピュータ、その他の適切なコンピュータを指すことを意図している。電子機器は更に、様々な形態の移動装置、例えば、個人デジタル処理、携帯電話、スマートフォン、着用可能な装置とその他の類似する計算装置を表すことができる。本明細書に示される部品、これらの接続関係およびこれらの機能は例示的なものに過ぎず、本明細書に説明した及び／又は請求した本開示の実現を制限することを意図するものではない。

図１１に示すように、電子機器１１００は、計算ユニット１１０１を含み、それはリードオンリーメモリ（ＲＯＭ）１１０２に記憶されたコンピュータプログラムまた記憶ユニット１１０８からランダムアクセスメモリ（ＲＡＭ）１１０３にロードされるコンピュータプログラムによって、種々の適当な動作と処理を実行することができる。ＲＡＭ １１０３において、更に電子機器１１００を操作するために必要な様々なプログラムとデータを記憶してよい。計算ユニット１１０１、ＲＯＭ １１０２およびＲＡＭ １１０３はバス１１０４によって互いに接続される。入力／出力（Ｉ／Ｏ）インターフェース１１０５もバス１１０４に接続される。

電子機器１１００における複数の部品はＩ／Ｏインターフェース１１０５に接続され、入力ユニット１１０６、出力ユニット１１０７、記憶ユニット１１０８及び通信ユニット１１０９を含む。入力ユニット１１０６は、電子機器１１００に情報を入力することが可能な任意のタイプの装置であってもよく、入力ユニット１１０６は、入力された数字又は文字情報と、電子機器のユーザ設定及び／又は機能制御に関するキー信号入力を生成することができ、マウス、キーボード、タッチスクリーン、トラックボード、トラックボール、操作レバー、マイク及び／又はリモコンを含んでもよいが、これらに限定されない。出力ユニット１１０７は、情報を提示することが可能ないずれかのタイプの装置であってもよく、ディスプレイ、スピーカ、映像／オーディオ出力端末、バイブレータ、及び／又はプリンタを含んでもよいが、これらに限定されない。記憶ユニット１１０８は磁気ディスク、光ディスクを含むことができるが、これらに限定されない。通信ユニット１１０９は、電子機器１１００が例えば、インターネットであるコンピュータネットワーク及び／又は様々な電気通信ネットワークを介して他の装置と情報／データを交換することを可能にし、モデム、ネットワークカード、赤外線通信装置、無線通信送受信機、及び／又はチップセット、例えば、ブルートゥース（登録商標）装置、８０２．１１装置、ＷｉＦｉ装置、ＷｉＭａｘ装置、セルラー通信装置及び／又は類似物を含んでもよいが、これらに限定されない。

計算ユニット１１０１は処理および計算能力を有する様々な汎用および／又は専用の処理コンポーネントであってもよい。計算ユニット１１０１の例には、中央処理ユニット（ＣＰＵ）、グラフィックス処理ユニット（ＧＰＵ）、様々な専用人工知能（ＡＩ）計算チップ、様々な機械学習モデルアルゴリズムを実行する計算ユニット、デジタル信号プロセッサ（ＤＳＰ）、およびいずれかの適当なプロセッサ、コントローラ、マイクロコントローラなどが含まれるがこれらに限定されないことである。計算ユニット１１０１は上記内容で説明した各方法と処理、例えば方法２００を実行する。例えば、一部の実施例において、方法２００はコンピュータソフトウェアプログラムとして実現してよく、機械可読媒体、例えば、記憶ユニット１１０８に有形に含まれる。いくつかの実施例において、コンピュータプログラムの部分又は全てはＲＯＭ １１０２及び／又は通信ユニット１１０９を経由して電子機器１１００にロード及び／又はインストールされてよい。コンピュータプログラムがＲＡＭ １１０３にロードされて計算ユニット１１０１によって実行される場合、以上で説明される方法２００の１つ又は複数のステップを実行することができる。代替的に、別の実施例において、計算ユニット１１０１は他のいかなる適切な方式で（例えば、ファームウェアにより）方法２００を実行するように構成されてよい。

本明細書で上述したシステムおよび技術の様々な実施形態は、デジタル電子回路システム、集積回路システム、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）、特定用途向け標準製品（ＡＳＳＰ）、システムオンチップ（ＳＯＣ）、複雑なプログラマブル論理デバイス（ＣＰＬＤ）、ソフトウェア・ハードウェア、ファームウェア、ソフトウェア、および／又はこれらの組み合わせにおいて実装することができる。これらの様々な実施形態は、１つ又は複数のコンピュータプログラムに実施され、この１つ又は複数のコンピュータプログラムは少なくとも１つのプログラマブルプロセッサを含むプログラマブルシステムで実行しおよび／又は解釈してもよく、このプログラマブルプロセッサは専用又は汎用プログラマブルプロセッサであってもよく、記憶システム、少なくとも１つの入力装置、少なくとも１つの出力装置からデータと命令を受信し、データと命令をこの記憶システム、この少なくとも１つの入力装置、この少なくとも１つの出力装置に送信してよいこと、を含んでもよい。

本開示の方法を実施するプログラムコードは１つ又は複数のプログラミング言語のいかなる組み合わせで書かれてよい。これらのプログラムコードを汎用コンピュータ、特殊目的のコンピュータ又は他のプログラマブルデータ処理装置のプロセッサ又はコントローラに提供してよく、これによってプログラムコードはプロセッサ又はコントローラにより実行される時にフローチャートおよび／又はブロック図に規定の機能／操作を実施する。プログラムコードは完全に機械で実行してよく、部分的に機械で実行してよく、独立ソフトウェアパッケージとして部分的に機械で実行し且つ部分的に遠隔機械で実行してよく、又は完全に遠隔機械又はサーバで実行してよい。

本開示のコンテキストにおいて、機械可読媒体は有形の媒体であってもよく、命令実行システム、装置又はデバイスに使用される又は命令実行システム、装置又はデバイスに組み合わせて使用されるプログラムを具備又は記憶してよい。機械可読媒体は機械可読信号媒体又は機械可読記憶媒体であってもよい。機械可読媒体は、電子的、磁気的、光学的、電磁的、赤外線的、又は半導体システム、装置又はデバイス、又は上記内容のいかなる適切な組み合わせを含んでもよいが、これらに限定されない。機械可読記憶媒体のより具体的な例は、１つ又は複数のリード線による電気接続、ポータブルコンピュータディスク、ハードディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、消去可能なプログラマブル読み出し専用メモリ（ＥＰＲＯＭ又はフラッシュメモリ）、光ファイバー、ポータブルコンパクトディスク読み出し専用メモリ（ＣＤ－ＲＯＭ）、光記憶装置、磁気記憶装置、又は上記内容のいかなる適切な組み合わせを含む。

ユーザとのインタラクションを提供するために、コンピュータにはここで説明したシステムと技術を実施してよく、このコンピュータは、ユーザに情報を表示するための表示装置（例えば、ＣＲＴ（陰極線管）又はＬＣＤ（液晶ディスプレイ）監視モニタ）、およびキーボードとポインティング装置（例えば、マウスやトラックボール）を備え、ユーザはこのキーボードとこのポインティング装置を介してコンピュータに入力してよい。その他の種類の装置は更に、ユーザとのインタラクションを提供するためのものであってもよい。例えば、ユーザに提供するフィードバックはいかなる形態の感覚フィードバック（例えば、視覚フィードバック、聴覚フィードバック、又は触覚フィードバック）であってもよく、いかなる形態（音入力、音声入力、又は触覚入力を含む）でユーザからの入力を受信してよい。

ここで述べたシステムや技術は、バックステージ部材を含む計算システム（例えば、データサーバとして）や、ミドルウェア部材を含む計算システム（例えば、アプリケーションサーバ）や、フロントエンド部材を含む計算システム（例えば、グラフィカルユーザインターフェースやウェブブラウザを有するユーザコンピュータ、ユーザが、そのグラフィカルユーザインターフェースやウェブブラウザを通じて、それらのシステムや技術の実施形態とのインタラクティブを実現できる）、あるいは、それらのバックステージ部材、ミドルウェア部材、あるいはフロントエンド部材の任意の組み合わせからなる計算システムには実施されてもよい。システムの部材は、いずれかの形式や媒体のデジタルデータ通信（例えば、通信ネットワーク）により相互に接続されてもよい。通信ネットワークの一例は、ローカルネットワーク（ＬＡＮ）、広域ネットワーク（ＷＡＮ）とインターネットを含む。

コンピュータシステムは、クライアント側とサーバを含んでもよい。クライアント側とサーバは、一般的に相互に遠く離れ、通常、通信ネットワークを介してインタラクションを行う。互にクライアント側－サーバという関係を有するコンピュータプログラムを対応するコンピュータで運転することによってクライアント側とサーバの関係を生成する。サーバは、クラウドサーバであってもよく、分散型システムのサーバ、又はブロックチェーンを組み込んだサーバであってもよい。

理解すべきことは、以上に示した様々な形態のフローを用いて、ステップを改めて順位付け、増加又は削除することができる。例えば、本開示に記載された各ステップは、並列的に実行してもよいし、順次実行してもよいし、異なる順序で実行させてもよいし、本開示に開示された技術案が所望する結果を実現できれば、本文はこれに限定されないことである。
本開示の実施例又は例は図面を参照して説明されたが、上記の方法、システム、及び装置は単なる例示的な実施例又は例であり、本発明の範囲はこれらの実施例又は例によって制限されるものではなく、授権後の特許請求の範囲及びその均等範囲のみによって限定されることを理解されたい。実施例又は例の様々な要素は省略されてもよく、又はそれらの均等要素によって代替されてもよい。また、各ステップは、本開示で説明した順序とは異なる順序で実行されてもよい。さらに、実施例又は例の様々な要素は、様々な方法で組み合わせられてもよい。重要なのは、技術の進化に伴い、ここで説明される多くの要素は、本開示の後に現れる同等の要素に置き換えることができるということである。

Claims (13)

1. インターディジタルキャパシタを含む超伝導量子チップの設計方法であって、
   前記インターディジタルキャパシタの確定されたサイズパラメータのパラメータ値、最適化されるべきサイズパラメータの初期値及びターゲット容量値を取得することと、
   前記インターディジタルキャパシタの幾何学的構造を分割して前記インターディジタルキャパシタの複数の部分を得て、前記複数の部分は、複数のコプレーナマルチ伝送線路モデルに一対一で対応することと、
   前記複数のコプレーナマルチ伝送線路モデルに基づいて前記インターディジタルキャパシタの容量値表現式を取得することと、
   前記確定されたサイズパラメータのパラメータ値、前記ターゲット容量値及び前記インターディジタルキャパシタの容量値表現式に基づき、前記最適化されるべきサイズパラメータを含む損失関数を確定することと、
   前記損失関数を最小化して前記最適化されるべきサイズパラメータのパラメータ値を最適化することによって、最適化された後の前記最適化されるべきサイズパラメータのパラメータ値を取得することとを含む、超伝導量子チップの設計方法。
2. 前記インターディジタルキャパシタは、Ｕ字形構造と十字形構造を含み、前記十字形構造の一端は、前記Ｕ字形構造の溝に挿入され、
   前記確定されたサイズパラメータは、前記Ｕ字形構造の中心導体幅、前記十字形構造の中心導体幅、前記Ｕ字形構造に挿入される前記十字形構造の一端と前記Ｕ字形構造との間の間隔、エッチングによって前記Ｕ字形構造と十字形構造を形成するエッチング幅を含み、
   前記最適化されるべきサイズパラメータは、前記Ｕ字形構造の溝の深さを含む、請求項１に記載の方法。
3. 前記インターディジタルキャパシタは、Ｕ字形構造と十字形構造を含み、前記十字形構造の一端は、前記Ｕ字形構造の溝に挿入され、
   前記インターディジタルキャパシタの複数の部分は、それぞれ第１の方向と、前記第１の方向に垂直な方向に前記インターディジタルキャパシタの幾何学的構造を分割して得られるものであり、前記第１の方向は、前記溝に挿入される前記十字形構造の一端の延び方向に垂直である、請求項１に記載の方法。
4. 勾配降下法によって前記最適化されるべきサイズパラメータのパラメータ値を最適化して、前記損失関数を最小化する、請求項１に記載の方法。
5. 前記容量値表現式は、前記複数のコプレーナマルチ伝送線路モデルのそれぞれに対応する容量値をそれぞれ確定することによって得られるものであり、且つ前記複数のコプレーナマルチ伝送線路モデルのうちの少なくとも１つは、コンフォーマル変換方法に基づいて該当する容量値を確定する、請求項１に記載の方法。
6. インターディジタルキャパシタを含む超伝導量子チップの設計装置であって、
   前記インターディジタルキャパシタの確定されたサイズパラメータのパラメータ値、最適化されるべきサイズパラメータの初期値及びターゲット容量値を取得するように構成される第１の取得ユニットと、
   前記インターディジタルキャパシタの幾何学的構造を分割して前記インターディジタルキャパシタの複数の部分を得るように構成される分割ユニットであって、前記複数の部分は、複数のコプレーナマルチ伝送線路モデルに一対一で対応する分割ユニットと、
   前記複数のコプレーナマルチ伝送線路モデルに基づいて前記インターディジタルキャパシタの容量値表現式を取得するように構成される第２の取得ユニットと、
   前記確定されたサイズパラメータのパラメータ値、前記ターゲット容量値及び前記インターディジタルキャパシタの容量値表現式に基づき、前記最適化されるべきサイズパラメータを含む損失関数を確定するように構成される確定ユニットと、
   前記損失関数を最小化して前記最適化されるべきサイズパラメータのパラメータ値を最適化することによって、最適化された後の前記最適化されるべきサイズパラメータのパラメータ値を取得するように構成される最適化ユニットとを含む、超伝導量子チップの設計装置。
7. 前記インターディジタルキャパシタは、Ｕ字形構造と十字形構造を含み、前記十字形構造の一端は、前記Ｕ字形構造の溝に挿入され、
   前記確定されたサイズパラメータは、前記Ｕ字形構造の中心導体幅、前記十字形構造の中心導体幅、前記Ｕ字形構造に挿入される前記十字形構造の一端と前記Ｕ字形構造との間の間隔、エッチングによって前記Ｕ字形構造と十字形構造を形成するエッチング幅を含み、
   前記最適化されるべきサイズパラメータは、前記Ｕ字形構造の溝の深さを含む、請求項６に記載の装置。
8. 前記インターディジタルキャパシタは、Ｕ字形構造と十字形構造を含み、前記十字形構造の一端は、前記Ｕ字形構造の溝に挿入され、
   前記インターディジタルキャパシタの複数の部分は、それぞれ第１の方向と、前記第１の方向に垂直な方向に前記インターディジタルキャパシタの幾何学的構造を分割して得られるものであり、前記第１の方向は、前記溝に挿入される前記十字形構造の一端の延び方向に垂直である、請求項６に記載の装置。
9. 勾配降下法によって前記最適化されるべきサイズパラメータのパラメータ値を最適化して、前記損失関数を最小化する、請求項６に記載の装置。
10. 前記容量値表現式は、前記複数のコプレーナマルチ伝送線路モデルのそれぞれに対応する容量値をそれぞれ確定することによって得られるものであり、且つ前記複数のコプレーナマルチ伝送線路モデルのうちの少なくとも１つは、コンフォーマル変換方法に基づいて該当する容量値を確定する、請求項６に記載の装置。
11. 少なくとも１つのプロセッサと、
    前記少なくとも１つのプロセッサに通信接続されたメモリとを含み、
    前記メモリには、前記少なくとも１つのプロセッサによって実行可能な命令が記憶され、前記命令は、前記少なくとも１つのプロセッサによって実行されることにより、前記少なくとも１つのプロセッサに請求項１～５のいずれか一項に記載の方法を実行させることができる、電子機器。
12. コンピュータ命令が記憶された非一時的コンピュータ可読記憶媒体であって、前記コンピュータ命令は、請求項１～５のいずれか一項に記載の方法をコンピュータに実行させる、非一時的コンピュータ可読記憶媒体。
13. コンピュータプログラムを含むコンピュータプログラム製品であって、前記コンピュータプログラムは、プロセッサによって実行されると、請求項１～５のいずれか一項に記載の方法を実現する、コンピュータプログラム製品。

Images