CN117313886A - 芯片处理方法、装置、设备、存储介质及程序产品 - Google Patents

芯片处理方法、装置、设备、存储介质及程序产品 Download PDF

Info

Publication number
CN117313886A
CN117313886A CN202210713974.9A CN202210713974A CN117313886A CN 117313886 A CN117313886 A CN 117313886A CN 202210713974 A CN202210713974 A CN 202210713974A CN 117313886 A CN117313886 A CN 117313886A
Authority
CN
China
Prior art keywords
chip substrate
quantum
chip
eigenfrequency
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210713974.9A
Other languages
English (en)
Inventor
李登峰
张文龙
戴茂春
卜坤亮
淮赛男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tencent Technology Shenzhen Co Ltd
Original Assignee
Tencent Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tencent Technology Shenzhen Co Ltd filed Critical Tencent Technology Shenzhen Co Ltd
Priority to CN202210713974.9A priority Critical patent/CN117313886A/zh
Priority to PCT/CN2023/090539 priority patent/WO2023246285A1/zh
Priority to KR1020247009241A priority patent/KR20240051186A/ko
Priority to US18/233,732 priority patent/US20230419148A1/en
Publication of CN117313886A publication Critical patent/CN117313886A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/80—Quantum programming, e.g. interfaces, languages or software-development kits for creating or handling programs capable of running on quantum computers; Platforms for simulating or accessing quantum computers, e.g. cloud-based quantum computing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Medical Informatics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请提供了一种芯片处理方法、装置、电子设备、计算机可读存储介质、计算机程序产品及量子芯片；方法包括：确定芯片基底的初始的本征频率；基于初始的本征频率与量子工作频率之间的比较结果，对芯片基底的第一表面进行图案刻蚀处理，得到第二表面完整且第一表面具有目标图案的芯片基底；量子工作频率是量子电路的量子比特的工作频率，第二表面与第一表面是相对的，目标图案是芯片基底的本征频率与量子工作频率之间的差值最大时的图案；对经过图案刻蚀处理的芯片基底的第二表面执行针对量子电路的制备处理，得到量子芯片。通过本申请，能够减小芯片基底的本征频率对量子比特相干性的影响，延长量子芯片的相干时间，增加量子芯片的计算能力。

Description

芯片处理方法、装置、设备、存储介质及程序产品
技术领域
本申请涉及芯片加工技术，尤其涉及一种芯片处理方法、装置、电子设备、计算机可读存储介质、计算机程序产品及量子芯片。
背景技术
由于量子计算是利用叠加态的原理进行计算，因此量子计算在特定问题上由于比传统计算机更强大的计算能力引起了学术界和产业界的极大兴趣。量子计算的计算能力主要取决于弛豫时间以及可扩展性。为实现较好的可扩展性，通常选用超导材料在基底上制备非线性的电路来构造量子比特，此时影响量子比特弛豫时间的重要因素是基底本征模式。
由于基底本征模式对量子比特相干性的影响，导致豫驰时间较短从而限制量子计算的计算能力，相关技术中对此尚无有效解决方式。
发明内容
本申请实施例提供一种芯片处理方法、装置、电子设备、计算机可读存储介质、计算机程序产品及量子芯片，能够减小芯片基底的本征频率对量子比特相干性的影响，延长量子芯片的相干时间，增加量子芯片的计算能力。
本申请实施例的技术方案是这样实现的：
本申请实施例提供一种芯片处理方法，包括：
确定芯片基底的初始的本征频率；
基于初始的本征频率与量子工作频率之间的比较结果，对所述芯片基底的第一表面进行图案刻蚀处理，得到第二表面完整且所述第一表面具有目标图案的芯片基底；
其中，量子工作频率是量子电路的量子比特的工作频率，所述第二表面与所述第一表面是相对的，所述目标图案是所述芯片基底的本征频率与所述量子工作频率之间的差值最大时的图案；
对经过图案刻蚀处理的芯片基底的第二表面执行针对所述量子电路的制备处理，得到量子芯片。
本申请实施例提供一种芯片处理装置，包括：。
确定模块，用于确定芯片基底的初始的本征频率；
刻蚀模块，用于基于初始的本征频率与量子工作频率之间的比较结果，对所述芯片基底的第一表面进行图案刻蚀处理，得到第二表面完整且所述第一表面具有目标图案的芯片基底；
其中，量子工作频率是量子电路的量子比特的工作频率，所述第二表面与所述第一表面是相对的，所述目标图案是所述芯片基底的本征频率与所述量子工作频率之间的差值最大时的图案；
制备模块，用于对经过图案刻蚀处理的芯片基底的第二表面执行针对所述量子电路的制备处理，得到量子芯片。
在上述方案中，所述确定模块，还用于：当所述芯片基底的第一表面是矩形时，获取所述第一表面的长度以及宽度；基于所述第一表面的长度以及宽度，确定所述芯片基底的初始的本征频率。
在上述方案中，所述确定模块，还用于：对所述长度进行平方处理，得到第一平方结果，并对所述宽度进行平方处理，得到第二平方结果；确定圆周率常数的平方结果与所述第一平方结果的第一比值、以及所述圆周率常数的平方结果与所述第二平方结果的第二比值；对所述第一比值与所述第二比值的求和结果进行开方处理，得到开方结果；将所述开方结果与基底常数的比值作为初始的本征频率，其中，所述基底常数是基于所述芯片基底的磁导率以及所述芯片基底的介电常数得到的。
在上述方案中，所述刻蚀模块，还用于：在基于初始的本征频率与量子工作频率之间的比较结果，对所述芯片基底的第一表面进行图案刻蚀处理，得到第二表面完整且所述第一表面具有目标图案的芯片基底之前，当初始的本征频率小于所述量子工作频率时，获取所述芯片基底的本征频率取得最小值时所述第一表面的目标图案；当初始的本征频率不小于所述量子工作频率时，获取所述芯片基底的本征频率取得最大值时所述第一表面的目标图案。
在上述方案中，当初始的本征频率小于所述量子工作频率时，所述目标图案是在所述第一表面的中心位置具有立方体凹陷。当初始的本征频率不小于所述量子工作频率时，所述目标图案是在所述第一表面的中心位置具有立方体凸台。
在上述方案中，所述刻蚀模块，还用于：获取所述芯片基底的几何参数、所述芯片基底的材质以及所述芯片基底的多个候选图案；调用第一神经网络模型执行以下处理：获取对应所述几何参数的几何特征、对应所述材质的材质特征以及每个所述候选图案的图案特征；针对每个所述候选图案，对所述几何特征、所述材质特征以及所述候选图案的图案特征进行融合处理，得到第一融合特征，并对所述第一融合特征进行第一映射处理，得到所述候选图案的预测本征频率；对所述多个候选图案的预测本征频率进行由小到大排序，将排序在首位的预测本征频率对应的候选图案作为所述目标图案。
在上述方案中，所述刻蚀模块，还用于：获取所述芯片基底的几何参数、所述芯片基底的材质以及所述芯片基底的多个候选图案；调用第一神经网络模型执行以下处理：获取对应所述几何参数的几何特征、对应所述材质的材质特征以及每个所述候选图案的图案特征；针对每个所述候选图案，对所述几何特征、所述材质特征以及所述候选图案的图案特征进行融合处理，得到第一融合特征，并对所述第一融合特征进行第一映射处理，得到所述候选图案的预测本征频率；对所述多个候选图案的预测本征频率进行由大到小排序，将排序在首位的预测本征频率对应的候选图案作为所述目标图案。
在上述方案中，所述芯片基底的第一表面为平面，所述刻蚀模块，还用于：在获取所述芯片基底的本征频率取得最小值时所述第一表面的目标图案之前，对所述芯片基底的第一表面进行多次模拟切割处理，直至所述芯片基底的第一表面再次成为平面；针对每次模拟切割处理得到的芯片基底的第一表面执行以下处理：将电磁波在所述芯片基底的第一表面进行仿真传播，并获取传播过程中出现共振现象时所述电磁波的传输频率；将对应每次所述模拟切割处理的传输频率进行由小到大的排序，将排序在首位的传输频率确定为取得最小值的本征频率。
在上述方案中，所述芯片基底的第一表面为平面，所述刻蚀模块，还用于：在获取所述芯片基底的本征频率取得最大值时所述第一表面的目标图案之前，对所述芯片基底的第一表面进行多次模拟切割处理，直至所述芯片基底的第一表面再次成为平面；针对每次模拟切割处理得到的芯片基底的第一表面执行以下处理：将电磁波在所述芯片基底的第一表面进行仿真传播，并获取传播过程中出现共振现象时所述电磁波的传输频率；将对应每次所述模拟切割处理的传输频率进行由大到小的排序，将排序在首位的传输频率确定为取得最大值的本征频率。
在上述方案中，任意一次所述模拟切割处理为以下处理中任意一种：获取砂轮切割单元，基于所述砂轮切割单元对所述芯片基底的第一表面进行模拟切割；获取模拟光束在所述芯片基底第一表面的移动轨迹以及所述模拟光束在所述移动过程中对应每个位置的停留时间，基于所述移动轨迹以及所述停留时间对所述芯片基底的第一表面进行模拟切割处理。
本申请实施例提供一种量子芯片，所述量子芯片的芯片基底包括相对的第一表面以及第二表面；
所述第一表面具有目标图案，其中，所述目标图案是所述芯片基底的本征频率与量子工作频率之间的差值最大时的图案；
所述第二表面配置有量子电路，其中，所述量子电路的量子比特的工作频率是所述量子工作频率。
本申请实施例提供一种电子设备，包括：
存储器，用于存储可执行指令；
处理器，用于执行所述存储器中存储的可执行指令时，实现本申请实施例提供的芯片处理方法。
本申请实施例提供一种计算机可读存储介质，存储有可执行指令，用于被处理器执行时，实现本申请实施例提供的芯片处理方法。
本申请实施例提供一种计算机程序产品，包括计算机程序或指令，所述计算机程序或指令被处理器执行时实现本申请实施例提供的芯片处理方法。
本申请实施例具有以下有益效果：
基于初始的本征频率与量子工作频率之间的比较结果，对芯片基底的第一表面进行图案刻蚀处理，得到第二表面完整且第一表面具有目标图案的芯片基底，目标图案是芯片基底的本征频率与量子工作频率之间的差值最大时的图案，消除芯片基底的本征频率对量子比特相干性的影响，从而增加量子芯片的计算能力，对经过图案刻蚀处理的芯片基底的第二表面执行针对量子电路的制备处理，得到量子芯片，由于在芯片基底的第一表面刻蚀图案，不影响芯片基底的第二表面的形貌和尺寸，从而可以正常制备量子电路。
附图说明
图1是本申请实施例提供的芯片处理系统的结构示意图；
图2是本申请实施例提供的电子设备的结构示意图；
图3A-3B是本申请实施例提供的芯片处理方法的流程示意图；
图4是本申请实施例提供的芯片处理方法的流程示意图；
图5是本申请实施例提供的芯片处理方法的切割示意图；
图6是本申请实施例提供的芯片处理方法的切割示意图；
图7是本申请实施例提供的芯片处理方法的本征频率变化示意图；
图8是本申请实施例提供的芯片处理方法的切割示意图；
图9是本申请实施例提供的芯片处理方法的切割示意图；
图10是本申请实施例提供的芯片处理方法的本征频率变化示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述，所描述的实施例不应视为对本申请的限制，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解,“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
在以下的描述中，所涉及的术语“第一\第二\第三”仅仅是是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。
对本申请实施例进行进一步详细说明之前，对本申请实施例中涉及的名词和术语进行说明，本申请实施例中涉及的名词和术语适用于如下的解释。
1)芯片基底本征模式：由于芯片的基底通常为方形，相当于在芯片基底形成在微波波段的二维谐振腔，从而具有自身的本征模式。
2)量子计算：量子计算是一种遵循量子力学规律调控量子信息单元进行计算的新型计算模式。对照于传统的通用计算机，其理论模型是通用图灵机；通用的量子计算机，其理论模型是用量子力学规律重新诠释的通用图灵机。
3)量子电路：一个(通过输入输出线路)非循环连接的量子门的集合。电路的大小和深度就是节点的数目和底部连接图的深度。
4)量子芯片：量子芯片就是将量子线路集成在基片上，进而承载量子信息处理的功能。
5)量子叠加态：就是指一个量子系统可以处在不同量子态的叠加态上。
6)弛豫时间：量子比特从量子叠加态退化到经典态所需要的时间。
7)弛豫速率：量子比特从量子叠加态退化到经典态的速率。
传统计算机每次只能操纵一个比特的确定态，而量子计算利用态叠加原理，可以操纵叠加态，因此计算能力得到了极大提高。但是基于量子力学的叠加态很容易受环境的干扰从而退极化到经典态，退极化所用的时间称为弛豫时间，弛豫时间的长短直接影响到量子计算机的计算能力。除了弛豫时间，可扩展性也是影响量子计算的重要指标，可扩展性直接决定了计算机比特数。基于超导的量子计算方案可以实现较好的可扩展性，通常选用铝，钽等超导材料在硅片或者蓝宝石基底上制备非线性的电感电路来构造量子比特。
此时影响量子比特的弛豫时间的因素除了材料和基底带来的损耗外，还有基底本征模式。由于基底一般为方形的，在基底内部也会有电磁波驻波的存在，可以形成基底的本征模式。超导量子比特的工作频率一般工作在4千兆赫至6千兆赫，而制备量子芯片经常使用的8毫米*8毫米的硅基底的本征频率为7.7千兆赫，8毫米*8毫米的蓝宝石基底的本征频率约为8.4千兆赫。这和量子比特的工作频率比较接近，当芯片上的比特数增加时，芯片的尺寸需要进加大，例如使用10毫米*10毫米的硅片和蓝宝石片。此时10毫米*10毫米的硅片的本征频率为6.1千兆赫，10毫米*10毫米的蓝宝石基底的本征频率为6.7千兆赫，此时芯片本征频率和量子比特工作频率会更加的接近。
申请人在实施本申请实施例时发现，对于超导量子比特芯片，基底模式引起的弛豫速率可以参见公式(1)：
其中，g表示量子比特和芯片基底模式的耦合强度，Δ表示量子比特的工作频率和基底的本征频率的频率差，κ表示量子比特附近电磁场模式的衰减速率。
从公式(1)中可以看出当基底的本征频率和量子比特的工作频率比较接近，也就是Δ很小的时候，基底模式引起的量子比特的弛豫速率很快，明显影响到量子比特的相干性。因此，提升量子比特相干性的重要途径是拉大基底本征频率和量子比特工作频率的差值。
对于硅基底，相关技术中会使用深硅刻蚀工艺在硅基底上刻蚀出周期性的通孔，当小孔的周期小于电磁波的波长的时候，小孔的存在可以明显的抑制芯片基底的本征模式。由于蓝宝石基底的损耗比硅基底更低，因此在量子芯片中，蓝宝石基底的应用更加广泛。而对于蓝宝石而言，目前还没有成熟的通孔工艺。
对于蓝宝石基底，相关技术中改变蓝宝石的尺寸，由于量子芯片的工作频率低于蓝宝石基底的本征频率，这样可以减小蓝宝石基底的尺寸使基底的本征频率向高频移动。例如，量子芯片的工作频率为5千兆赫时，当基底的尺寸为10毫米*10毫米时，其本征频率为6.7千兆赫，此时Δ为1.7千兆赫。当选用8毫米*8毫米的基底时，其本征频率为8.4千兆赫，此时Δ为3.4千兆赫。可以选用6毫米*6毫米的芯片尺寸，其本征频率为11.2千兆赫，此时Δ为6.5千兆赫。可以看到，减小基底尺寸可以明显拉开芯片基底本征频率和量子比特工作频率的距离。但是这种方法只有在量子比特数目少的时候，比如只有几个量子比特时才可以使用。当量子比特数目增多时，例如上百个量子比特时，由于芯片上的线路急剧增加，必须选用大尺寸的基底，无法轻易改变基底尺寸。
综上所述，由于基底本征模式对量子比特相干性的影响，导致豫驰时间较短从而限制量子计算的计算能力，相关技术中对此尚无有效解决方式。
本申请实施例提供一种芯片处理方法、装置、电子设备、计算机可读存储介质、计算机程序产品及量子芯片，能够减小芯片基底的本征频率对量子比特相干性的影响，延长量子芯片的相干时间，增加量子芯片的计算能力。
下面说明本申请实施例提供的电子设备的示例性应用，本申请实施例提供的设备可以实施为笔记本电脑，平板电脑，台式计算机，机顶盒，移动设备(例如，移动电话，便携式音乐播放器，个人数字助理，专用消息设备，便携式游戏设备)等各种类型的用户终端，也可以实施为服务器。下面，将说明设备实施为服务器时示例性应用。
参见图1，图1是本申请实施例提供的芯片处理系统的结构示意图，终端400通过网络300连接服务器200，网络300可以是广域网或者局域网，又或者是二者的组合。
在一些实施例中，本申请实施例提供的芯片处理方法可以由终端与服务器协同实施，服务器200确定芯片基底的初始的本征频率，服务器200对芯片基底的初始的本征频率以及量子工作频率进行比较，服务器200基于比较结果确定出目标图案，将目标图案发送至终端400，终端400对芯片基底的第一表面进行图案刻蚀处理，得到第二表面完整且第一表面具有目标图案的芯片基底，量子工作频率是量子电路的量子比特的工作频率，第二表面与第一表面是相对的，目标图案是芯片基底的本征频率与量子工作频率之间的差值最大时的图案，终端400对经过图案刻蚀处理的芯片基底的第二表面执行针对量子电路的制备处理，得到量子芯片。
在一些实施例中，本申请实施例提供的芯片处理方法还可以由终端或服务器单独实施，以终端单独实施为例进行说明，终端400确定芯片基底的初始的本征频率，终端400对芯片基底的初始的本征频率以及量子工作频率进行比较，终端400基于比较结果确定出目标图案，将目标图案发送至终端400，终端400对芯片基底的第一表面进行图案刻蚀处理，得到第二表面完整且第一表面具有目标图案的芯片基底，量子工作频率是量子电路的量子比特的工作频率，第二表面与第一表面是相对的，目标图案是芯片基底的本征频率与量子工作频率之间的差值最大时的图案，终端400对经过图案刻蚀处理的芯片基底的第二表面执行针对量子电路的制备处理，得到量子芯片。
在一些实施例中，服务器200可以是独立的物理服务器，也可以是多个物理服务器构成的服务器集群或者分布式系统，还可以是提供云服务、云数据库、云计算、云函数、云存储、网络服务、云通信、中间件服务、域名服务、安全服务、CDN、以及大数据和人工智能平台等基础云计算服务的云服务器。终端400可以是智能手机、平板电脑、笔记本电脑、台式计算机、智能音箱、智能手表、智能语音交互设备、智能家电、车载终端、飞行器等，但并不局限于此。终端以及服务器可以通过有线或无线通信方式进行直接或间接地连接，本申请实施例中不做限制。
在一些实施例中，终端或服务器可以通过运行计算机程序来实现本申请实施例提供的芯片处理方法。举例来说，计算机程序可以是操作系统中的原生程序或软件模块；可以是本地(Native)应用程序(APP，Application)，即需要在操作系统中安装才能运行的程序，如工业设备的维护APP；也可以是小程序，即只需要下载到浏览器环境中就可以运行的程序；还可以是能够嵌入至任意APP中的小程序。总而言之，上述计算机程序可以是任意形式的应用程序、模块或插件。
参见图2，图2是本申请实施例提供的电子设备的结构示意图，图2所示的终端400包括：至少一个处理器410、存储器450、至少一个网络接口420和用户接口430。终端400中的各个组件通过总线系统440耦合在一起。可理解，总线系统440用于实现这些组件之间的连接通信。总线系统440除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图2中将各种总线都标为总线系统440。
处理器410可以是一种集成电路芯片，具有信号的处理能力，例如通用处理器、数字信号处理器(DSP，Digital Signal Processor)，或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等，其中，通用处理器可以是微处理器或者任何常规的处理器等。
用户接口430包括使得能够呈现媒体内容的一个或多个输出装置431，包括一个或多个扬声器和/或一个或多个视觉显示屏。用户接口430还包括一个或多个输入装置432，包括有助于用户输入的用户接口部件，比如键盘、鼠标、麦克风、触屏显示屏、摄像头、其他输入按钮和控件。
存储器450可以是可移除的，不可移除的或其组合。示例性的硬件设备包括固态存储器，硬盘驱动器，光盘驱动器等。存储器450可选地包括在物理位置上远离处理器410的一个或多个存储设备。
存储器450包括易失性存储器或非易失性存储器，也可包括易失性和非易失性存储器两者。非易失性存储器可以是只读存储器(ROM，Read Only Memory)，易失性存储器可以是随机存取存储器(RAM，Random Access Memory)。本申请实施例描述的存储器450旨在包括任意适合类型的存储器。
在一些实施例中，存储器450能够存储数据以支持各种操作，这些数据的示例包括程序、模块和数据结构或者其子集或超集，下面示例性说明。
操作系统451，包括用于处理各种基本系统服务和执行硬件相关任务的系统程序，例如框架层、核心库层、驱动层等，用于实现各种基础业务以及处理基于硬件的任务；
网络通信模块452，用于经由一个或多个(有线或无线)网络接口420到达其他计算设备，示例性的网络接口420包括：蓝牙、无线相容性认证(WiFi)、和通用串行总线(USB，Universal Serial Bus)等；
呈现模块453，用于经由一个或多个与用户接口430相关联的输出装置431(例如，显示屏、扬声器等)使得能够呈现信息(例如，用于操作外围设备和显示内容和信息的用户接口)；
输入处理模块454，用于对一个或多个来自一个或多个输入装置432之一的一个或多个用户输入或互动进行检测以及翻译所检测的输入或互动。
在一些实施例中，本申请实施例提供的装置可以采用软件方式实现，图2示出了存储在存储器450中的芯片处理装置455，其可以是程序和插件等形式的软件，包括以下软件模块：确定模块4551、刻蚀模块4552以及制备模块4553，这些模块是逻辑上的，因此根据所实现的功能可以进行任意的组合或进一步拆分。将在下文中说明各个模块的功能。
将结合本申请实施例提供的终端的示例性应用和实施，说明本申请实施例提供的芯片处理方法。
参见图3A，图3A是本申请实施例提供的芯片处理方法的流程示意图，将结合图3A示出的步骤101至步骤103进行说明。
在步骤101中，确定芯片基底的初始的本征频率。
在一些实施例中，步骤101中确定芯片基底的初始的本征频率，可以通过以下技术方案实现：当芯片基底的第一表面是矩形时，获取第一表面的长度以及宽度，例如第一表面是矩形时，获取矩形的长度和宽度，基于第一表面的长度以及宽度，确定芯片基底的初始的本征频率，由于芯片基底的厚度远小于芯片基底的长度和宽度，因此可以将芯片基底看作二维谐振腔来计算初始的本征频率。
在一些实施例中，上述基于第一表面的长度以及宽度，确定芯片基底的初始的本征频率，可以通过以下技术方案实现：对长度进行平方处理，得到第一平方结果，并对宽度进行平方处理，得到第二平方结果；确定圆周率常数的平方结果与第一平方结果的第一比值、以及圆周率常数的平方结果与第二平方结果的第二比值；对第一比值与第二比值的求和结果进行开方处理，得到开方结果；将开方结果与基底常数的比值作为初始的本征频率，其中，基底常数是基于芯片基底的磁导率以及芯片基底的介电常数得到的。通过本申请实施例可以将芯片基底看作二维谐振腔来计算初始的本征频率，从而可以精确有效确定出初始的本征频率。
作为示例，将芯片基底看作二维谐振腔来计算初始的本征频率时，初始的本征频率的计算可以参见公式(2)：
其中，μ和ε分别为芯片基底的磁导率和介电常数，l和w分别为芯片基底的长和宽，f是初始的本征频率，基底常数是
在步骤102中，基于初始的本征频率与量子工作频率之间的比较结果，对芯片基底的第一表面进行图案刻蚀处理，得到第二表面完整且第一表面具有目标图案的芯片基底。
作为示例，量子工作频率是量子电路的量子比特的工作频率，第二表面与第一表面是相对的，目标图案是芯片基底的本征频率与量子工作频率之间的差值最大时的图案。
作为示例，在步骤102之前需要对芯片基底进行刻蚀处理，初始的芯片基底是立方体，立方体的厚度(高度)远小于立方体的长度以及宽度，初始的芯片基底具有两个由长边和宽边确定的表面(是立方体的两个相对面)，第一表面是两个表面中的任一表面，第二表面是另一个表面，将进行图案刻蚀的表面作为芯片基底的背面，将未进行图案刻蚀且在刻蚀过程中保持完整的表面作为芯片基底的正面。
在步骤103中，对经过图案刻蚀处理的芯片基底的第二表面执行针对量子电路的制备处理，得到量子芯片。
在一些实施例中，参见图3B，图3B是本申请实施例提供的芯片处理方法的流程示意图，在步骤102基于初始的本征频率与量子工作频率之间的比较结果，对芯片基底的第一表面进行图案刻蚀处理，得到第二表面完整且第一表面具有目标图案的芯片基底之前，执行图3B示出的步骤104至步骤105。
在步骤104中，当初始的本征频率小于量子工作频率时，获取芯片基底的本征频率取得最小值时第一表面的目标图案。
在步骤105中，当初始的本征频率不小于量子工作频率时，获取芯片基底的本征频率取得最大值时第一表面的目标图案。
作为示例，根据量子工作频率小于本征频率或不小于本征频率的比较结果，确定基底刻蚀方式，具体而言是确定出刻蚀的目标图案，当量子工作频率小于芯片基底的本征频率时，应当刻蚀出目标图案使芯片基底的本征频率向高频移动，即获取芯片基底的本征频率取得最大值时第一表面的目标图案。当量子工作频率不小于芯片基底的本征频率时，应当刻蚀出目标图案使芯片基底的本征频率向低频移动，即获取芯片基底的本征频率取得最小值时第一表面的目标图案。
在一些实施例中，当初始的本征频率小于量子工作频率时，目标图案是在第一表面的中心位置具有立方体凹陷。当初始的本征频率不小于量子工作频率时，目标图案是在第一表面的中心位置具有立方体凸台。通过本申请实施例可以通过简单的目标图案来实现本征频率的最小化或者最大化，有效提高图案刻蚀效率。
作为示例，当基底的本征频率不小于量子比特的工作频率的时候，参见图5-图6，图5-图6示意性给出使用划片机砂轮在芯片基底背面加工凹槽的方式，在切割的时候可以设定砂轮对芯片基底的切割深度为330微米，此时芯片基底的剩余厚度为100微米。划片机砂轮从芯片基底一侧切割到另一侧的时候横向去除量为200微米，也就是每切割一次可以切出一个200微米宽，330微米深的槽，可以将芯片基底背面加工成如图5所示的凸台状，进一步也可以将芯片基底背面四周依次去除，加工成如图6所示的中心凸起的凸台状。图7示出了基底的本征频率随芯片基底的材料去除量的关系。随着芯片基底的背面两侧或者四周的去除量增加，芯片基底的本征频率会有明显的增大，之后随着去除量的继续增加，芯片基底的本征频率会开始下降，直至将背面330微米厚的材料去除完毕，此时芯片基底的边长为10毫米，芯片基底的厚度为100微米，相当于需要获取图7中本征频率为最大值时对应的目标图案，即图6所示的中心凸起的立方体凸台。
作为示例，当基底的本征频率小于量子比特的工作频率的时候，参见图8，图8示意性给出使用划片机砂轮在蓝宝石基底背面加工凹槽的方式。此时可以设定划片机砂轮的切割参数。例如在中间部分刻蚀出凹槽。同样，每次切割可以得到一个宽度为200微米，深度为330微米的凹槽，精确控制切割次数，多次切割之后就可以得到如图8所示的形状，也可以只对中心区域进行加工。但由于划片机只能从芯片一侧完全划切到芯片另一侧。参见图10，图10示出了蓝宝石基底的本征频率随蓝宝石基底的去除量的关系。随着材料去除量的增加，芯片基底的本征频率首先会后明显的下降，之后随着去除量的继续增多，芯片基底的本征频率开始上升，最后达到和初始芯片基底的本征频率很接近的情况。因此实际加工中也要精确控制材料去除量达到芯片基底的本征频率和量子比特工作频率差的最大值，相当于需要获取图10中本征频率为最小值时对应的目标图案，即图8所示的中心凸起的立方体凹陷。
在一些实施例中，上述获取芯片基底的本征频率取得最小值时第一表面的目标图案，可以通过以下技术方案实现：获取芯片基底的几何参数、芯片基底的材质以及芯片基底的多个候选图案；调用第一神经网络模型执行以下处理：获取对应几何参数的几何特征、对应材质的材质特征以及每个候选图案的图案特征；针对每个候选图案，对几何特征、材质特征以及候选图案的图案特征进行融合处理，得到第一融合特征，并对第一融合特征进行第一映射处理，得到候选图案的预测本征频率；对多个候选图案的预测本征频率进行由小到大排序，将排序在首位的预测本征频率对应的候选图案作为目标图案，从而可以获取本征频率最小时芯片基底的目标图案。
在一些实施例中，上述获取芯片基底的本征频率取得最大值时第一表面的目标图案，可以通过以下技术方案实现：获取芯片基底的几何参数、芯片基底的材质以及芯片基底的多个候选图案；调用第一神经网络模型执行以下处理：获取对应几何参数的几何特征、对应材质的材质特征以及每个候选图案的图案特征；针对每个候选图案，对几何特征、材质特征以及候选图案的图案特征进行融合处理，得到第一融合特征，并对第一融合特征进行第一映射处理，得到候选图案的预测本征频率；对多个候选图案的预测本征频率进行由大到小排序，将排序在首位的预测本征频率对应的候选图案作为目标图案，从而可以获取本征频率最大时芯片基底的目标图案。
通过人工智能的方式预测每个候选图案的本征频率，从而选择出最大本征频率对应的候选图案作为目标图案或者选择出最小本征频率对应的候选图案作为目标图案，提升目标图案的获取效率以提升图案刻蚀效率。
作为示例，获取样本芯片基底的样本几何参数、样本芯片基底的样本材质以及样本芯片基底的多个样本候选图案；调用初始化的第一神经网络模型执行以下处理：获取对应样本几何参数的样本几何特征、对应样本材质的样本材质特征以及每个样本候选图案的样本图案特征；针对每个样本候选图案，对样本几何特征、样本材质特征以及样本候选图案的样本图案特征进行融合处理，得到第一样本融合特征，并对第一样本融合特征进行第一映射处理，得到样本候选图案的预测本征频率，确定样本候选图案的预测本征频率与样本候选图案的标记本征频率之间的误差，基于误差更新第一神经网络模型的参数，将误差收敛于最小值时更新得到的第一神经网络模型作为后续条用的第一神经网络模型。
在一些实施例中，芯片基底的第一表面为平面，在获取芯片基底的本征频率取得最小值时第一表面的目标图案之前，对芯片基底的第一表面进行多次模拟切割处理，直至芯片基底的第一表面再次成为平面；针对每次模拟切割处理得到的芯片基底的第一表面执行以下处理：将电磁波在芯片基底的第一表面进行仿真传播，并获取传播过程中出现共振现象时电磁波的传输频率；将对应每次模拟切割处理的传输频率进行由小到大的排序，将排序在首位的传输频率确定为取得最小值的本征频率。
作为示例，芯片基底是具有初始厚度的长方体，对芯片基底的第一表面进行多次模拟切割处理，即并非针对芯片基底进行真正的切割，而是进行模拟切割，得到芯片基底切割后的第一表面，直至芯片基底的第一表面再次成为平面，相当于直至芯片基底再次成为长方体，只不过相对于初始而言厚度减小了，针对每次模拟切割可以得到具有不同图案的第一表面，将电磁波在芯片基底的第一表面进行仿真传播，通过仿真软件可以实现电磁波在各式图案的第一表面上的仿真传播，对并获取传播过程中出现共振现象时电磁波的传输频率作为对应图案的本征频率，将对应每次模拟切割处理的传输频率进行由小到大的排序，将排序在首位的传输频率确定为取得最小值的本征频率，即将排序在首位的传输频率对应的图案作为目标图案。
在一些实施例中，芯片基底的第一表面为平面，在获取芯片基底的本征频率取得最大值时第一表面的目标图案之前，对芯片基底的第一表面进行多次模拟切割处理，直至芯片基底的第一表面再次成为平面；针对每次模拟切割处理得到的芯片基底的第一表面执行以下处理：将电磁波在芯片基底的第一表面进行仿真传播，并获取传播过程中出现共振现象时电磁波的传输频率；将对应每次模拟切割处理的传输频率进行由大到小的排序，将排序在首位的传输频率确定为取得最大值的本征频率。
作为示例，芯片基底是具有初始厚度的长方体，对芯片基底的第一表面进行多次模拟切割处理，即并非针对芯片基底进行真正的切割，而是进行模拟切割，得到芯片基底切割后的第一表面，直至芯片基底的第一表面再次成为平面，相当于直至芯片基底再次成为长方体，只不过相对于初始而言厚度减小了，针对每次模拟切割可以得到具有不同图案的第一表面，将电磁波在芯片基底的第一表面进行仿真传播，通过仿真软件可以实现电磁波在各式图案的第一表面上的仿真传播，对并获取传播过程中出现共振现象时电磁波的传输频率作为对应图案的本征频率，将对应每次模拟切割处理的传输频率进行由大到小的排序，将排序在首位的传输频率确定为取得最大值的本征频率，即将排序在首位的传输频率对应的图案作为目标图案。
通过本申请实施例可以进行多次模拟切割，得到多个模拟切割后具有不同图案的第一表面，通过仿真的方式测试得到各个图案的第一表面对应的本征频率，从而确定出本征频率最大或者最小的图案作为目标图案，可以准确地得到目标图案。
在一些实施例中，任意一次模拟切割处理为以下处理中任意一种：获取砂轮切割单元，基于砂轮切割单元对芯片基底的第一表面进行模拟切割，例如，使用划片机内置的显微镜系统测量芯片基底位置，确定芯片基底到砂轮的高度。根据事先标定的砂轮每次切割对芯片基底的设定切割参数。以边长为10毫米，厚度为430微米的方形芯片基底为例(砂轮切割单元)，对于430微米厚的芯片基底，在切割的时候可以设定砂轮对芯片基底的切割深度为330微米，此时芯片基底的剩余厚度为100微米。划片机砂轮从芯片基底一侧切割到另一侧的时候横向去除量为200微米，也就是每切割一次可以切出一个200微米宽，330微米深的槽；获取模拟光束在芯片基底第一表面的移动轨迹以及模拟光束在移动过程中对应每个位置的停留时间，基于移动轨迹以及停留时间对芯片基底的第一表面进行模拟切割处理，例如，还可以使用聚焦的等离子体或激光对芯片的中心进行加工。首先精确控制在芯片基底聚焦等离子体的位置或激光束焦点在芯片基底的位置，之后由程序控制聚焦等离子体或激光束移动的轨迹和在基底上每个位置的停留时间，从而将芯片基底上的材料去除，最后加工出如图9所示的中间带有凹槽的芯片基底。
在一些实施例中，量子芯片的芯片基底包括相对的第一表面以及第二表面；第一表面具有目标图案，其中，目标图案是芯片基底的本征频率与量子工作频率之间的差值最大时的图案；第二表面配置有量子电路，其中，量子电路的量子比特的工作频率是量子工作频率。
作为示例，首先确定芯片基底的初始的本征频率，再基于初始的本征频率与量子工作频率之间的比较结果，对所述芯片基底的第一表面进行图案刻蚀处理，得到第二表面完整且所述第一表面具有目标图案的芯片基底，量子工作频率是量子电路的量子比特的工作频率，所述第二表面与所述第一表面是相对的，所述目标图案是所述芯片基底的本征频率与所述量子工作频率之间的差值最大时的图案，最终对经过图案刻蚀处理的芯片基底的第二表面执行针对所述量子电路的制备处理，得到量子芯片。
基于初始的本征频率与量子工作频率之间的比较结果，对芯片基底的第一表面进行图案刻蚀处理，得到第二表面完整且第一表面具有目标图案的芯片基底，目标图案是芯片基底的本征频率与量子工作频率之间的差值最大时的图案，消除芯片基底的本征频率对量子比特相干性的影响，从而增加量子芯片的计算能力，对经过图案刻蚀处理的芯片基底的第二表面执行针对量子电路的制备处理，得到量子芯片，由于在芯片基底的第一表面刻蚀图案，不影响芯片基底的第二表面的形貌和尺寸，从而可以正常制备量子电路。
下面，将说明本申请实施例在一个实际的应用场景中的示例性应用。
在一些实施例中，本申请实施例提供的芯片处理方法可以由终端与服务器协同实施，服务器确定芯片基底的初始的本征频率，服务器对芯片基底的初始的本征频率以及量子工作频率进行比较，服务器基于比较结果确定出目标图案，将目标图案发送至终端，终端对芯片基底的第一表面进行图案刻蚀处理，得到第二表面完整且第一表面具有目标图案的芯片基底，量子工作频率是量子电路的量子比特的工作频率，第二表面与第一表面是相对的，目标图案是芯片基底的本征频率与量子工作频率之间的差值最大时的图案，终端对经过图案刻蚀处理的芯片基底的第二表面执行针对量子电路的制备处理，得到量子芯片。
本申请实施例通过在基底背面刻蚀出图案改变基底的总体形状来调节基底的本征频率，拉大量子比特工作频率和基底的本征频率的距离，可以明显减小基底模式对比特相干性的影响，延长比特相干时间。
本申请实施例提供的芯片处理方法在于利用基底背面刻蚀出的图案来改变基底本征模式的本征频率，使得量子比特的工作频率和基底的本征频率的差别拉大，这样就可以减小芯片基底的本征模式对量子比特相干性的影响，延长相干时间。
参见图4，图4是本申请实施例提供的芯片处理方法的流程示意图，在步骤201中，计算芯片基底初始的本征频率，具体而言，由于芯片基底的厚度远小于芯片的长和宽，因此可以将芯片基底看作二维谐振腔，初始的本征频率的计算可以参见公式(3)：
其中，μ和ε分别为芯片基底的磁导率和介电常数，l和w分别为芯片基底的长和宽。
还可以利用仿真软件输出芯片基底的本征频率，在获取芯片基底的本征频率之后，并将初始的本征频率和量子比特的工作频率对比。
在步骤202中，根据量子芯片的工作频率高于本征频率或低于本征频率的比较结果，确定基底刻蚀方式。具体而言是确定出刻蚀的目标图案，当量子比特的工作频率小于芯片基底的本征频率时，应当刻蚀出目标图案使芯片基底的本征频率向高频移动，当量子比特的工作频率不小于芯片基底的本征频率时，应当刻蚀出目标图案使芯片基底的本征频率向低频移动。
在步骤203中，利用离子切割、激光切割或者机械划片的方式在芯片基底进行刻蚀加工，具体而言利用离子切割、激光切割或者机械划片的方式在芯片基底背面刻蚀出目标图案，例如刻蚀出凹槽结构或者凸台结构，并精确控制凹槽或者凸台的尺寸使得芯片基底的本征频率和量子比特的工作频率差达到最大。
在步骤204中，在芯片基底正面制备量子电路，得到量子芯片，具体而言由于正面尺寸和形貌不受图案刻蚀影响，可以在正面制备量子比特电路，量子比特电路包括读取电路，滤波器，谐振腔和约瑟夫森结等结构。
在步骤205中，对量子芯片进行封装，并对量子芯片进行低温测试处理，具体而言是将量子芯片放入制冷机后运行量子算法。
在一些实施例中，当基底的本征频率不小于量子比特的工作频率的时候，参见图5-图6，图5-图6示意性给出使用划片机砂轮在蓝宝石基底背面加工凹槽的方式，此过程可以直接选用商用划片机来完成。首先将蓝宝石正面贴在专用的带有蓝膜的铁环上，而后将蓝宝石背面朝向砂轮的方向放置到划片机内。接着使用划片机内置的显微镜系统测量蓝宝石位置，确定蓝宝石到砂轮的高度。根据事先标定的砂轮每次切割对蓝宝石的设定切割参数。以边长为10毫米，厚度为430微米的方形蓝宝石为例，对于430微米厚的蓝宝石基底，在切割的时候可以设定砂轮对蓝宝石的切割深度为330微米，此时蓝宝石的剩余厚度为100微米。划片机砂轮从蓝宝石一侧切割到另一侧的时候横向去除量为200微米，也就是每切割一次可以切出一个200微米宽，330微米深的槽，可以将蓝宝石背面加工成如图5所示的凸台状。进一步也可以将蓝宝石背面四周依次去除，加工成如图6所示的中心凸起的凸台状。
在一些实施例中，图7示出了蓝宝石基底的本征频率随蓝宝石基底的去除量的关系。随着蓝宝石背面两侧或者四周的去除量增加，蓝宝石的本征频率会有明显的增大，之后随着去除量的继续增加，蓝宝石的结构越来越接近一个较薄的完整蓝宝石，之后蓝宝石的本征频率会开始下降，直至将背面330微米厚的蓝宝石去除完毕，此时蓝宝石的尺寸为边长10毫米，厚度100微米。此时蓝宝石的本征频率和厚度为430微米时的本征频率差别较小。因此在实际操作中需要准确的选取合适的去除量使得蓝宝石的本征频率和量子比特的工作频率差别最大。
在一些实施例中，当基底的本征频率不高于量子比特的工作频率时，可以继续降低基底的本征频率。图8示意性给出使用划片机砂轮在蓝宝石基底背面加工凹槽的方式。此时可以设定划片机砂轮的切割参数。例如在中间部分刻蚀出凹槽。同样，每次切割可以得到一个宽度为200微米，深度为330微米的凹槽，精确控制切割次数，多次切割之后就可以得到如图8所示的形状。
在一些实施例中，也可以只对中心区域进行加工。但由于划片机只能从芯片一侧完全划切到芯片另一侧。因此如果只对芯片中心区域进行加工，就无法采用划片机。参见图9，此时可以使用聚焦的等离子体或激光对芯片的中心进行加工。首先精确控制在芯片基底聚焦等离子体的位置或激光束焦点在芯片基底的位置，之后由程序控制聚焦等离子体或激光束移动的轨迹和在基底上每个位置的停留时间，从而将芯片基底上的材料去除，最后加工出如图9所示的中间带有凹槽的芯片基底。
在一些实施例中，参见图10，图10示出了蓝宝石基底的本征频率随蓝宝石基底的去除量的关系。随着材料去除量的增加，芯片基底的本征频率首先会后明显的下降，之后随着去除量的继续增多，芯片基底的本征频率开始上升，最后达到和初始芯片基底的本征频率很接近的情况。因此实际加工中也要精确控制材料去除量达到芯片基底的本征频率和量子比特工作频率差的最大值。
通过本申请实施例在芯片基底的背面刻蚀出凸台或者凹坑图案，可以明显的提高或降低芯片基底的本征频率，增加芯片基底的本征频率和量子比特工作频率的差值，从而延长相干时间。由于在芯片基底的背面刻蚀图案，不影响芯片基底的正面形貌和尺寸，对量子芯片后续加工不产生影响。并且对芯片基底的种类没有要求，除了蓝宝石基底外，也可以用于硅基底，或碳化硅基底，具有很好的兼容性。
下面继续说明本申请实施例提供的芯片处理装置455的实施为软件模块的示例性结构，在一些实施例中，如图4所示，存储在存储器450的芯片处理装置455中的软件模块可以包括：确定模块4551，用于确定芯片基底的初始的本征频率；刻蚀模块4554，用于基于初始的本征频率与量子工作频率之间的比较结果，对芯片基底的第一表面进行图案刻蚀处理，得到第二表面完整且第一表面具有目标图案的芯片基底；其中，量子工作频率是量子电路的量子比特的工作频率，第二表面与第一表面是相对的，目标图案是芯片基底的本征频率与量子工作频率之间的差值最大时的图案；制备模块4553，用于对经过图案刻蚀处理的芯片基底的第二表面执行针对量子电路的制备处理，得到量子芯片。
在一些实施例中，确定模块4551，还用于：当芯片基底的第一表面是矩形时，获取第一表面的长度以及宽度；基于第一表面的长度以及宽度，确定芯片基底的初始的本征频率。
在一些实施例中，确定模块4551，还用于：对长度进行平方处理，得到第一平方结果，并对宽度进行平方处理，得到第二平方结果；确定圆周率常数的平方结果与第一平方结果的第一比值、以及圆周率常数的平方结果与第二平方结果的第二比值；对第一比值与第二比值的求和结果进行开方处理，得到开方结果；将开方结果与基底常数的比值作为初始的本征频率，其中，基底常数是基于芯片基底的磁导率以及芯片基底的介电常数得到的。
在一些实施例中，刻蚀模块4554，还用于：在基于初始的本征频率与量子工作频率之间的比较结果，对芯片基底的第一表面进行图案刻蚀处理，得到第二表面完整且第一表面具有目标图案的芯片基底之前，当初始的本征频率小于量子工作频率时，获取芯片基底的本征频率取得最小值时第一表面的目标图案；当初始的本征频率不小于量子工作频率时，获取芯片基底的本征频率取得最大值时第一表面的目标图案。
在一些实施例中，当初始的本征频率小于量子工作频率时，目标图案是在第一表面的中心位置具有立方体凹陷。当初始的本征频率不小于量子工作频率时，目标图案是在第一表面的中心位置具有立方体凸台。
在一些实施例中，刻蚀模块4554，还用于：在获取芯片基底的本征频率取得最小值时第一表面的目标图案之前，获取芯片基底的几何参数、芯片基底的材质以及芯片基底的多个候选图案；调用第一神经网络模型执行以下处理：获取对应几何参数的几何特征、对应材质的材质特征以及每个候选图案的图案特征；针对每个候选图案，对几何特征、材质特征以及候选图案的图案特征进行融合处理，得到第一融合特征，并对第一融合特征进行第一映射处理，得到候选图案的预测本征频率；对多个候选图案的预测本征频率进行由小到大排序，将排序在首位的预测本征频率对应的候选图案作为目标图案。
在一些实施例中，刻蚀模块4554，还用于：在获取芯片基底的本征频率取得最大值时第一表面的目标图案之前，获取芯片基底的几何参数、芯片基底的材质以及芯片基底的多个候选图案；调用第一神经网络模型执行以下处理：获取对应几何参数的几何特征、对应材质的材质特征以及每个候选图案的图案特征；针对每个候选图案，对几何特征、材质特征以及候选图案的图案特征进行融合处理，得到第一融合特征，并对第一融合特征进行第一映射处理，得到候选图案的预测本征频率；对多个候选图案的预测本征频率进行由大到小排序，将排序在首位的预测本征频率对应的候选图案作为目标图案。
在一些实施例中，芯片基底的第一表面为平面，刻蚀模块4554，还用于：在获取芯片基底的本征频率取得最小值时第一表面的目标图案之前，对芯片基底的第一表面进行多次模拟切割处理，直至芯片基底的第一表面再次成为平面；针对每次模拟切割处理得到的芯片基底的第一表面执行以下处理：将电磁波在芯片基底的第一表面进行仿真传播，并获取传播过程中出现共振现象时电磁波的传输频率；将对应每次模拟切割处理的传输频率进行由小到大的排序，将排序在首位的传输频率确定为取得最小值的本征频率。
在一些实施例中，芯片基底的第一表面为平面，刻蚀模块4554，还用于：在获取芯片基底的本征频率取得最大值时第一表面的目标图案之前，对芯片基底的第一表面进行多次模拟切割处理，直至芯片基底的第一表面再次成为平面；针对每次模拟切割处理得到的芯片基底的第一表面执行以下处理：将电磁波在芯片基底的第一表面进行仿真传播，并获取传播过程中出现共振现象时电磁波的传输频率；将对应每次模拟切割处理的传输频率进行由大到小的排序，将排序在首位的传输频率确定为取得最大值的本征频率。
在一些实施例中，任意一次模拟切割处理为以下处理中任意一种：获取砂轮切割单元，基于砂轮切割单元对芯片基底的第一表面进行模拟切割；获取模拟光束在芯片基底第一表面的移动轨迹以及模拟光束在移动过程中对应每个位置的停留时间，基于移动轨迹以及停留时间对芯片基底的第一表面进行模拟切割处理。
本申请实施例提供一种量子芯片，所述量子芯片的芯片基底包括相对的第一表面以及第二表面；所述第一表面具有目标图案，其中，所述目标图案是所述芯片基底的本征频率与量子工作频率之间的差值最大时的图案；所述第二表面配置有量子电路，其中，所述量子电路的量子比特的工作频率是所述量子工作频率。
本申请实施例提供了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。计算机设备的处理器从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该计算机设备执行本申请实施例上述的芯片处理方法。
本申请实施例提供一种存储有可执行指令的计算机可读存储介质，其中存储有可执行指令，当可执行指令被处理器执行时，将引起处理器执行本申请实施例提供的芯片处理方法，例如，如图3A-3B示出的芯片处理方法。
在一些实施例中，计算机可读存储介质可以是FRAM、ROM、PROM、EPROM、EEPROM、闪存、磁表面存储器、光盘、或CD-ROM等存储器；也可以是包括上述存储器之一或任意组合的各种设备。
在一些实施例中，可执行指令可以采用程序、软件、软件模块、脚本或代码的形式，按任意形式的编程语言(包括编译或解释语言，或者声明性或过程性语言)来编写，并且其可按任意形式部署，包括被部署为独立的程序或者被部署为模块、组件、子例程或者适合在计算环境中使用的其它单元。
作为示例，可执行指令可以但不一定对应于文件系统中的文件，可以可被存储在保存其它程序或数据的文件的一部分，例如，存储在超文本标记语言(HTML，Hyper TextMarkup Language)文档中的一个或多个脚本中，存储在专用于所讨论的程序的单个文件中，或者，存储在多个协同文件(例如，存储一个或多个模块、子程序或代码部分的文件)中。
作为示例，可执行指令可被部署为在一个计算设备上执行，或者在位于一个地点的多个计算设备上执行，又或者，在分布在多个地点且通过通信网络互连的多个计算设备上执行。
综上所述，通过本申请实施例基于初始的本征频率与量子工作频率之间的比较结果，对芯片基底的第一表面进行图案刻蚀处理，得到第二表面完整且第一表面具有目标图案的芯片基底，目标图案是芯片基底的本征频率与量子工作频率之间的差值最大时的图案，消除芯片基底的本征频率对量子比特相干性的影响，从而保证量子电路可以正常工作，对经过图案刻蚀处理的芯片基底的第二表面执行针对量子电路的制备处理，得到量子芯片，由于在芯片基底的第一表面刻蚀图案，不影响芯片基底的第二表面的形貌和尺寸，从而可以制备量子电路，得到正常工作的量子芯片。
以上所述，仅为本申请的实施例而已，并非用于限定本申请的保护范围。凡在本申请的精神和范围之内所作的任何修改、等同替换和改进等，均包含在本申请的保护范围之内。

Claims (15)

1.一种芯片处理方法，其特征在于，所述方法包括：
确定芯片基底的初始的本征频率；
基于初始的本征频率与量子工作频率之间的比较结果，对所述芯片基底的第一表面进行图案刻蚀处理，得到第二表面完整且所述第一表面具有目标图案的芯片基底；
其中，量子工作频率是量子电路的量子比特的工作频率，所述第二表面与所述第一表面是相对的，所述目标图案是所述芯片基底的本征频率与所述量子工作频率之间的差值最大时的图案；
对经过图案刻蚀处理的芯片基底的第二表面执行针对所述量子电路的制备处理，得到量子芯片。
2.根据权利要求1所述的方法，其特征在于，所述确定芯片基底的初始的本征频率，包括：
当所述芯片基底的第一表面是矩形时，获取所述第一表面的长度以及宽度；
基于所述第一表面的长度以及宽度，确定所述芯片基底的初始的本征频率。
3.根据权利要求2所述的方法，其特征在于，所述基于所述第一表面的长度以及宽度，确定所述芯片基底的初始的本征频率，包括：
对所述长度进行平方处理，得到第一平方结果，并对所述宽度进行平方处理，得到第二平方结果；
确定圆周率常数的平方结果与所述第一平方结果的第一比值、以及所述圆周率常数的平方结果与所述第二平方结果的第二比值；
对所述第一比值与所述第二比值的求和结果进行开方处理，得到开方结果；
将所述开方结果与基底常数的比值作为初始的本征频率，其中，所述基底常数是基于所述芯片基底的磁导率以及所述芯片基底的介电常数得到的。
4.根据权利要求1所述的方法，其特征在于，在对所述芯片基底的第一表面进行图案刻蚀处理，得到第二表面完整且所述第一表面具有目标图案的芯片基底之前，所述方法还包括：
当初始的本征频率小于所述量子工作频率时，获取所述芯片基底的本征频率取得最小值时所述第一表面的目标图案；
当初始的本征频率不小于所述量子工作频率时，获取所述芯片基底的本征频率取得最大值时所述第一表面的目标图案。
5.根据权利要求4所述的方法，其特征在于，所述获取所述芯片基底的本征频率取得最小值时所述第一表面的目标图案之前，包括：
获取所述芯片基底的几何参数、所述芯片基底的材质以及所述芯片基底的多个候选图案；
调用第一神经网络模型执行以下处理：
获取对应所述几何参数的几何特征、对应所述材质的材质特征以及每个所述候选图案的图案特征；
针对每个所述候选图案，对所述几何特征、所述材质特征以及所述候选图案的图案特征进行融合处理，得到第一融合特征，并对所述第一融合特征进行第一映射处理，得到所述候选图案的预测本征频率；
对所述多个候选图案的预测本征频率进行由小到大排序，将排序在首位的预测本征频率对应的候选图案作为所述目标图案。
6.根据权利要求4所述的方法，其特征在于，所述获取所述芯片基底的本征频率取得最大值时所述第一表面的目标图案，包括：
获取所述芯片基底的几何参数、所述芯片基底的材质以及所述芯片基底的多个候选图案；
调用第一神经网络模型执行以下处理：
获取对应所述几何参数的几何特征、对应所述材质的材质特征以及每个所述候选图案的图案特征；
针对每个所述候选图案，对所述几何特征、所述材质特征以及所述候选图案的图案特征进行融合处理，得到第一融合特征，并对所述第一融合特征进行第一映射处理，得到所述候选图案的预测本征频率；
对所述多个候选图案的预测本征频率进行由大到小排序，将排序在首位的预测本征频率对应的候选图案作为所述目标图案。
7.根据权利要求4所述的方法，其特征在于，所述芯片基底的第一表面为平面，在获取所述芯片基底的本征频率取得最小值时所述第一表面的目标图案之前，所述方法还包括：
对所述芯片基底的第一表面进行多次模拟切割处理，直至所述芯片基底的第一表面再次成为平面；
针对每次模拟切割处理得到的芯片基底的第一表面执行以下处理：
将电磁波在所述芯片基底的第一表面进行仿真传播，并获取传播过程中出现共振现象时所述电磁波的传输频率；
将对应每次所述模拟切割处理的传输频率进行由小到大的排序，将排序在首位的传输频率确定为取得最小值的本征频率。
8.根据权利要求4所述的方法，其特征在于，所述芯片基底的第一表面为平面，在获取所述芯片基底的本征频率取得最大值时所述第一表面的目标图案之前，所述方法还包括：
对所述芯片基底的第一表面进行多次模拟切割处理，直至所述芯片基底的第一表面再次成为平面；
针对每次模拟切割处理得到的芯片基底的第一表面执行以下处理：
将电磁波在所述芯片基底的第一表面进行仿真传播，并获取传播过程中出现共振现象时所述电磁波的传输频率；
将对应每次所述模拟切割处理的传输频率进行由大到小的排序，将排序在首位的传输频率确定为取得最大值的本征频率。
9.根据权利要求7或8所述的方法，其特征在于，任意一次所述模拟切割处理为以下处理中任意一种：
基于砂轮切割单元对所述芯片基底的第一表面进行模拟切割；
获取模拟光束在所述芯片基底第一表面的移动轨迹以及所述模拟光束在所述移动过程中对应每个位置的停留时间，基于所述移动轨迹以及所述停留时间对所述芯片基底的第一表面进行模拟切割处理。
10.根据权利要求4所述的方法，其特征在于，
当初始的本征频率小于所述量子工作频率时，所述目标图案是在所述第一表面的中心位置具有立方体凹陷。
当初始的本征频率不小于所述量子工作频率时，所述目标图案是在所述第一表面的中心位置具有立方体凸台。
11.一种量子芯片，其特征在于，
所述量子芯片的芯片基底包括相对的第一表面以及第二表面；
所述第一表面具有目标图案，其中，所述目标图案是所述芯片基底的本征频率与量子工作频率之间的差值最大时的图案；
所述第二表面配置有量子电路，其中，所述量子电路的量子比特的工作频率是所述量子工作频率。
12.一种芯片处理装置，其特征在于，所述装置包括：
确定模块，用于确定芯片基底的初始的本征频率；
刻蚀模块，用于基于初始的本征频率与量子工作频率之间的比较结果，对所述芯片基底的第一表面进行图案刻蚀处理，得到第二表面完整且所述第一表面具有目标图案的芯片基底；
其中，量子工作频率是量子电路的量子比特的工作频率，所述第二表面与所述第一表面是相对的，所述目标图案是所述芯片基底的本征频率与所述量子工作频率之间的差值最大时的图案；
制备模块，用于对经过图案刻蚀处理的芯片基底的第二表面执行针对所述量子电路的制备处理，得到量子芯片。
13.一种电子设备，其特征在于，所述电子设备包括：
存储器，用于存储可执行指令；
处理器，用于执行所述存储器中存储的可执行指令时，实现权利要求1至10任一项所述的芯片处理方法。
14.一种计算机可读存储介质，存储有可执行指令，其特征在于，所述可执行指令被处理器执行时实现权利要求1至10任一项所述的芯片处理方法。
15.一种计算机程序产品，包括计算机程序或指令，其特征在于，所述计算机程序或指令被处理器执行时实现权利要求1至10任一项所述的芯片处理方法。
CN202210713974.9A 2022-06-22 2022-06-22 芯片处理方法、装置、设备、存储介质及程序产品 Pending CN117313886A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202210713974.9A CN117313886A (zh) 2022-06-22 2022-06-22 芯片处理方法、装置、设备、存储介质及程序产品
PCT/CN2023/090539 WO2023246285A1 (zh) 2022-06-22 2023-04-25 量子芯片的制备方法、装置、电子设备、计算机可读存储介质、计算机程序产品及量子芯片
KR1020247009241A KR20240051186A (ko) 2022-06-22 2023-04-25 양자 칩의 제조 방법, 장치, 전자 기기, 컴퓨터 판독 가능한 저장 매체, 컴퓨터 프로그램 제품 및 양자 칩
US18/233,732 US20230419148A1 (en) 2022-06-22 2023-08-14 Quantum chip and method for preparing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210713974.9A CN117313886A (zh) 2022-06-22 2022-06-22 芯片处理方法、装置、设备、存储介质及程序产品

Publications (1)

Publication Number Publication Date
CN117313886A true CN117313886A (zh) 2023-12-29

Family

ID=89260936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210713974.9A Pending CN117313886A (zh) 2022-06-22 2022-06-22 芯片处理方法、装置、设备、存储介质及程序产品

Country Status (2)

Country Link
CN (1) CN117313886A (zh)
WO (1) WO2023246285A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231992B (zh) * 2018-01-10 2019-08-02 合肥本源量子计算科技有限责任公司 一种含铌膜的超导量子芯片刻蚀方法
US10903412B2 (en) * 2019-04-19 2021-01-26 International Business Machines Corporation Qubit frequency tuning structures and fabrication methods for flip chip quantum computing devices
CN113215574B (zh) * 2021-02-01 2022-02-08 南京大学 一种用于蓝宝石基底镀铝膜的量子芯片的湿法刻蚀方法
CN113887733A (zh) * 2021-11-02 2022-01-04 北京百度网讯科技有限公司 用于调节zz耦合强度的超导电路及控制方法
CN114065939B (zh) * 2021-11-22 2022-10-11 北京百度网讯科技有限公司 量子芯片设计模型的训练方法、装置、设备及存储介质
CN114142946B (zh) * 2021-11-29 2023-04-28 中国科学院上海微系统与信息技术研究所 一种集成量子纠缠光源的光量子芯片的制备方法及其结构
CN114492810B (zh) * 2022-02-11 2023-03-24 北京百度网讯科技有限公司 超导量子芯片设计方法及装置、电子设备和介质

Also Published As

Publication number Publication date
WO2023246285A1 (zh) 2023-12-28

Similar Documents

Publication Publication Date Title
Zhang et al. Differentiable quantum architecture search
Patil et al. Measuring the knot of non-Hermitian degeneracies and non-commuting braids
CN114861576A (zh) 超导量子芯片版图的仿真方法及装置、电子设备和介质
Schubert et al. Inverse design of photonic devices with strict foundry fabrication constraints
US20230195988A1 (en) Superconducting quantum chip
CN114065939B (zh) 量子芯片设计模型的训练方法、装置、设备及存储介质
Smajic et al. Optimization of photonic crystal structures
Gurevich et al. Breathing dissipative solitons in three-component reaction-diffusion system
CN117313886A (zh) 芯片处理方法、装置、设备、存储介质及程序产品
Makri Electronic frustration, Berry’s phase interference and slow dynamics in some tight-binding systems coupled to harmonic baths
US20230419148A1 (en) Quantum chip and method for preparing the same
Krause et al. Turing patterning in stratified domains
Feng et al. Noise-induced quasi-heteroclinic cycle in a rock–paper–scissors game with random payoffs
Zhang et al. Research on flatness errors evaluation based on artificial fish swarm algorithm and Powell method
Deddo et al. Binary AdS black holes coupled to a bath in Type IIB
Gagnon et al. Lorenz–Mie theory for 2D scattering and resonance calculations
Wang et al. Space-mode compressor by using nano-pixel
CN113887733A (zh) 用于调节zz耦合强度的超导电路及控制方法
Reineri et al. Exploration of superconducting multi-mode cavity architectures for quantum computing
US20200192944A1 (en) Searching multimodal spaces
EP4049194A1 (en) Nonuniform discretization of quantum computing device model
Anagiannis et al. Entangled q-convolutional neural nets
Sovizi et al. Simulation and analysis of ultra-small optical microdisk resonators with random edge roughness: Modification of the matrix model
Nizovtsev et al. Microwaves for Efficient Nuclear Spin Manipulation in NV–13C Systems in Diamond
US20230385503A1 (en) Enhanced alignment for global placement in a circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40099872

Country of ref document: HK