CN115587567A - 量子芯片版图的布线方法、制造方法及量子芯片 - Google Patents

Abstract

本公开提供了量子芯片版图的布线方法、制造方法及量子芯片，涉及量子计算技术领域。具体实现方案为：根据待制造的量子芯片的规格信息，在与量子芯片对应的量子芯片版图的布线层的各边缘分别设置双排引脚；将各边缘的双排引脚与布线层的核心区域设置的控制线端口阵列和读取腔端口阵列连接，以完成量子芯片版图的布线。根据本公开的方案，可以实现对量子芯片版图的布线层进行自动化且高效的布线。

Description

量子芯片版图的布线方法、制造方法及量子芯片

技术领域

本公开涉及计算机技术领域，尤其涉及量子计算技术领域。

背景技术

随着微纳加工技术的不断进步，超导量子比特的质量(比如相干时间)越来越好，超导量子芯片中超导量子比特的数量也在不断的增加。当超导量子比特规模化后，超导量子芯片中需要集成的线路数量也在不断增加，并且增加速度是超导量子比特增速的两倍到三倍，因此布线设计成为超导量子芯片设计中极具挑战的一个问题。

发明内容

本公开提供了一种量子芯片版图的布线方法、制造方法及量子芯片。

根据本公开的一方面，提供了一种量子芯片版图的布线方法，包括：

根据待制造的量子芯片的规格信息，在与量子芯片对应的量子芯片版图的布线层的各边缘分别设置双排引脚；以及

将各边缘的双排引脚与布线层的核心区域设置的控制线端口阵列和读取腔端口阵列连接，以完成量子芯片版图的布线。

根据本公开的另一方面，提供了一种量子芯片，包括：

比特层，设置有量子比特阵列、耦合器阵列以及读取腔阵列；量子比特阵列中的两个量子比特之间通过耦合器阵列中的耦合器连接；

布线层，设置于比特层之下，布线层设置有控制线端口阵列、读取腔端口阵列和位于布线层的各边缘的双排引脚；读取腔端口阵列中的读取腔端口与读取腔阵列的读取腔连接；读取腔端口阵列中的读取腔端口还与量子比特阵列中的量子比特连接；控制线端口阵列中的一部分控制线端口与量子比特阵列中的量子比特连接，控制线端口阵列中的另一部分控制线端口与耦合器阵列中的耦合器连接；

布线层形成有布线，布线将各边缘的双排引脚与控制线端口阵列的控制线端口以及读取腔阵列的读取腔连接；

其中，布线根据量子芯片对应的量子芯片版图的布线设置，量子芯片版图的布线根据本公开任一实施例的方法得到。

根据本公开的另一方面，提供了一种量子计算设备，包括本公开任一实施例的量子芯片。

根据本公开的另一方面，提供了一种量子芯片的制造方法，包括：

生成比特层，比特层设置有量子比特阵列、耦合器阵列以及读取腔阵列；量子比特阵列中的两个量子比特之间通过耦合器阵列中的耦合器连接；

生成布线层，布线层设置有控制线端口阵列、读取腔端口阵列和位于布线层的各边缘的双排引脚；

采用倒装焊工艺，将布线层和比特层连接，且布线层设置于比特层之下；其中，布线层和比特层连接后，读取腔端口阵列中的读取腔端口与读取腔阵列的读取腔连接；读取腔端口阵列中的读取腔端口还与量子比特阵列中的量子比特连接；控制线端口阵列中的一部分控制线端口与量子比特阵列中的量子比特连接，控制线端口阵列中的另一部分控制线端口与耦合器阵列中的耦合器连接；

根据量子芯片对应的量子芯片版图的布线，在布线层上形成布线，以使布线将各边缘的双排引脚与控制线端口阵列的控制线端口以及读取腔阵列的读取腔连接；

其中，量子芯片版图的布线根据本公开任一实施例的方法得到。

根据本公开的另一方面，提供了一种量子芯片版图的布线装置，包括：

第一设置模块，用于根据待制造的量子芯片的规格信息，在与量子芯片对应的量子芯片版图的布线层的各边缘分别设置双排引脚；以及

布线模块，用于将各边缘的双排引脚与布线层的核心区域设置的控制线端口阵列和读取腔端口阵列连接，以完成量子芯片版图的布线。

根据本公开的另一方面，提供了一种经典电子设备，包括：

至少一个处理器；以及

与该至少一个处理器通信连接的存储器；其中，

该存储器存储有可被该至少一个处理器执行的指令，该指令被该至少一个处理器执行，以使该至少一个处理器能够执行本公开中任一实施例的方法。

根据本公开的另一方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，其中，该计算机指令用于使该计算机执行根据本公开中任一实施例的方法。

根据本公开的另一方面，提供了一种计算机程序产品，包括计算机程序，该计算机程序在被处理器执行时实现根据本公开中任一实施例的方法。

根据本公开的技术方案，可以实现对量子芯片版图的布线层进行自动化且高效的布线。

应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。

附图说明

附图用于更好地理解本方案，不构成对本公开的限定。其中：

图1是根据本公开实施例的量子芯片版图的布线方法的示意图；

图2是根据本公开实施例的量子芯片版图的示意图；

图3是根据本公开实施例的量子芯片版图的示意图；

图4是根据本公开实施例的量子芯片版图的示意图；

图5是根据本公开实施例的量子芯片版图的示意图；

图6是根据本公开实施例的量子芯片版图的示意图；

图7是根据本公开实施例的量子芯片版图的示意图；

图8是根据本公开实施例的量子芯片版图的示意图；

图9是根据本公开实施例的量子芯片版图的示意图；

图10是根据本公开实施例的量子芯片版图的示意图；

图11是根据本公开实施例的量子芯片版图的示意图；

图12是根据本公开实施例的量子芯片版图的示意图；

图13是根据本公开实施例的量子芯片版图的示意图；

图14是根据本公开实施例的量子芯片版图的示意图；

图15是根据本公开实施例的量子芯片版图的示意图；

图16是根据本公开实施例的量子芯片版图的示意图；

图17是根据本公开实施例的量子芯片的制造方法的示意图；

图18是根据本公开实施例的量子芯片版图的布线装置的示意图；

图19是用来实现本公开实施例的量子芯片版图的布线方法的电子设备的框图；

图20是根据本公开实施例的量子芯片版图的布线方法的流程图。

具体实施方式

以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。

如图1所示，本公开实施例提供了一种量子芯片版图的布线方法，包括：

步骤S101：根据待制造的量子芯片的规格信息，在与量子芯片对应的量子芯片版图的布线层的各边缘分别设置双排引脚。以及

步骤S102：将各边缘的双排引脚与布线层的核心区域设置的控制线端口阵列和读取腔端口阵列连接，以完成量子芯片版图的布线。

根据本公开实施例，需要说明的是：

待制造的量子芯片可以是小规模的量子芯片，也可以是超导量子芯片，在此不做具体限定。本公开实施例的量子芯片版图的布线方法可以实现为任何规模的量子芯片的量子芯片版图进行布线。

规格信息，可以包括待制造的量子芯片的量子比特阵列信息、读取腔阵列信息、耦合器阵列信息、控制线端口阵列信息、以及量子芯片的尺寸信息中的一个或多个。只要能够基于该信息确定出量子芯片所需使用的引脚(pad)总量皆可，从而能够实现在量子芯片版图的布线层上布置引脚。

布线层的各边缘分别设置双排引脚，可以理解为布线层的每一个边缘都设置有双排引脚。每个边缘上设置的双排引脚均与边缘平行，且双排引脚前后间隔布置，即一排引脚靠近边缘，一排引脚相对远离边缘而更靠近布线层的核心区域。如图5所示的布线层结构，四个边缘都分别设置有双排引脚。

各边缘的双排引脚与布线层的核心区域设置的控制线端口阵列和读取腔端口阵列连接，可以理解为各边缘的双排引脚与控制线端口阵列的各控制线端口和读取腔端口阵列的各读取腔端口连接。

根据本公开的技术方案，通过在量子芯片版图的布线层的每个边缘设置双排引脚，极大的提高了量子芯片版图的设计集成度，同一大小的量子芯片版图上的引脚采用本公开实施例的双排引脚布置方式，所能够设置的引脚数量至少为引脚单排放置的5/3倍，而且还是单排引脚紧密排布的情况下。这意味着相同芯片面积下可布的控制线或读取线增加了5/3倍。从布线的层面提高了芯片的集成度，使得布线层可以设置更多的读取线和控制线，能使量子芯片版图扩展至包含更大规模量子比特的芯片版图。以及，本公开实施例的方法根据输入的待制造的量子芯片的规格信息，可以实现自动化的对量子芯片版图的布线层进行高效的布线。能够有效应对规模化量子芯片中复杂的布线环境，并给出合理的布线效果图。本公开实施例对量子芯片版图的空间进行了最大程度的使用，其中外侧空间被各边缘的双排引脚全部占据，内围布线端口延伸方向可向各边缘的双拼引脚延伸，极大地提升了布线层的空间利用率。

随着微纳加工技术的不断进步，超导量子比特的质量(比如相干时间)越来越好，超导量子芯片中量子比特的数量也在不断的增加。对于单个量子比特，通常需要一条或两条(取决于不同的量子芯片架构方案)与芯片外部控制系统相连的控制线(磁通控制线与微波控制线)，来实现对量子比特的操控。此外，还需要额外的读取线对单个或多个量子比特进行信号的读取。在含耦合器结构的超导量子芯片中，每一个耦合器(可视为一个可以调节频率的量子比特)还需要一个与芯片外部控制系统相连的磁通控制线。简而言之，当超导量子比特规模化后，量子芯片中需要集成的线路数量也在不断增加，并且增加速度是量子比特增速的两倍到三倍，因此布线层的设计成为量子芯片设计中极具挑战的一个问题。而本公开实施例基于双排引脚的设置方式，对量子芯片版图的布线层进行布线设计，可以有效解决现有上述现有技术中所面临的问题。

在一个示例中，本公开各实施例的量子芯片版图的布线方法，均可以遵循四个布线层设计原则。原则一：控制线和读取线不可交叉、读取线与读取线不可交叉、控制线和控制线不可交叉。为了避免串扰，任意两根线尽量不发生交叉。原则二：量子比特层的一定范围内不可布线，因为布线会影响到量子芯片的性能。原则三：控制线端口的附近一定范围内不可布线，因为在控制线端口附近布线对双方都产生较大干扰。原则四：均匀分配原则，引脚在四个边上均匀排布，控制线和读取线的走向也要尽可能均匀分配，最大化利用空间。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，在步骤S101之前还可以包括：

根据待制造的量子芯片的规格信息，在与量子芯片对应的量子芯片版图的比特层设置M行×N列的量子比特阵列、耦合器阵列以及M行×N列的读取腔阵列。

根据量子比特阵列、耦合器阵列以及读取腔阵列，在量子芯片版图的布线层设置控制线端口阵列和M行×N列的读取腔端口阵列。

耦合器阵列包括M行×(N-1)列的横向耦合器阵列和(M-1)行×N列的纵向耦合器阵列，横向耦合器阵列中第i行的每个横向耦合器设置于量子比特阵列中第i行的两个量子比特之间，实现第第i行的相邻两个量子比特的连接。纵向耦合器阵列中第j列的每个纵向耦合器设置于量子比特阵列中第j列的两个量子比特之间，实现第j列的相邻两个量子比特的连接。读取腔阵列中第i行的每个读取腔与量子比特阵列中第i行的每个量子比特一一对应设置。读取腔端口阵列中第i行的每个读取腔端口与量子比特阵列中第i行的每个量子比特一一对应设置，读取腔端口用于连接对应的量子比特和读取腔。控制线端口阵列包括M行×N列的第一端口阵列、M行×(N-1)列的第二端口阵列和(M-1)行×N列的第三端口阵列，第一端口阵列中第i行的每个第一端口与量子比特阵列中第i行的每个量子比特一一对应设置。第二端口阵列中第i行的每个第二端口设置于量子比特阵列中第i行的两个量子比特之间。第三端口阵列中的第j列的每个第三端口设置于量子比特阵列中第j列的两个量子比特之间。

其中，M为大于2的自然数、N为大于2的自然数、i为大于等于1的自然数、j为大于等于1的自然数。

根据本公开实施例，需要说明的是：

比特层的结构图，可以参考图2。如图2所示，1为量子比特，2为横向耦合器，3为纵向耦合器，4为读取腔。量子比特阵列为3(M)行×3(N)列的阵列、横向耦合器阵列为3行×2列的阵列、纵向耦合器阵列为2行×3列的阵列、读取腔阵列为3行×3列的阵列。

布线层的结构图，可以参考图3。如图3所示，5为第一端口，用于连接量子比特1。6为第二端口，用于连接横向耦合器2。7为第三端口，用于连接纵向耦合器3。8为读取腔端口，用于连接量子比特和读取腔。读取腔端口阵列为3(M)行×3(N)列的阵列，控制线端口阵列包括3行×3列的第一端口阵列、3行×2列的第二端口阵列和2行×3列的第三端口阵列。

如图4所示，为比特层和布线层连接后的结构图。横向耦合器2连接相邻的两个量子比特1，纵向耦合器3连接相邻的两个量子比特1，读取腔端口8用于连接量子比特1和读取腔4，第一端口5连接量子比特1，第二端口6连接横向耦合器2，第三端口7连接纵向耦合器3。

布线层的布线，可以使比特层上的器件(量子比特、读取腔、耦合器)和布线层上的连接元件(控制线端口、读取腔端口、引脚)电性连接。

根据本公开的技术方案，根据待制造的量子芯片的规格信息，可以在量子芯片版图的比特层和布线层上准确的设置相应的器件和端口，为后续布线层的布线提供了便利。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，其中，步骤S101：根据待制造的量子芯片的规格信息，在与量子芯片对应的量子芯片版图的布线层的各边缘分别设置双排引脚，包括：

根据待制造的量子芯片的规格信息，确定与量子芯片对应的量子芯片版图的布线层上的控制线端口的数量和读取线端口的数量。

根据控制线端口的数量和读取线端口的数量，确定引脚的数量。

根据引脚的数量，在布线层的各边缘分别设置双排引脚。

根据本公开实施例，需要说明的是：

由于控制线端口和读取线端口需要一一对应的连接一个引脚，因此引脚的数量可以根据控制线端口的数量和读取线端口的数量进行确定。

控制线端口的数量和读取线端口的数量，可以根据规格信息中的量子比特阵列信息、耦合器阵列信息或者读取腔阵列信息确定。

根据本公开的技术方案，根据规格信息，可以准确的获知量子芯片对应的量子芯片版图所需设计的控制线端口的数量和读取线端口的数量，进而基于控制线端口的数量和读取线端口的数量，准确的得到引脚的数量，从而实现基于引脚的数量，在量子芯片版图的布线层的各边缘分别设置双排引脚。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，其中，步骤S101：根据待制造的量子芯片的规格信息，在与量子芯片对应的量子芯片版图的布线层的各边缘分别设置双排引脚，包括：

根据待制造的量子芯片的规格信息，确定引脚的数量。

根据引脚的数量，在与量子芯片对应的量子芯片版图的布线层的各边缘分别均布设置双排引脚，其中，同一边缘设置的双排引脚相错排布。

根据本公开实施例，需要说明的是：

同一边缘设置的双排引脚相错排布，可以理解为后一排的各引脚一一对应的插空设置在前一排的各引脚之间的空隙中。如图5所示，位于布线层同一边缘的双排引脚中的前一排引脚包括三个第一引脚91，双排引脚中的后一排引脚包括四个第二引脚92。

根据本公开的技术方案，通过在各边缘分别均布双排引脚，与引脚所连接的控制线或读取线的走向也会被均匀分配，可以最大化利用空间。同时，由于双排引脚相错排布，在节省双排引脚在布线层上所占据的空间的同时，还成倍增加了引脚数量。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，其中，步骤S101：根据待制造的量子芯片的规格信息，在与量子芯片对应的量子芯片版图的布线层的各边缘分别设置双排引脚，包括：

根据待制造的量子芯片的规格信息，确定与量子芯片对应的量子芯片版图的各边缘的长度。

根据各边缘的长度，确定布线层的各边缘两端的特殊区域。

根据规格信息，确定引脚的数量。

根据引脚的数量，在各边缘两端的特殊区域之间的区域上分别设置双排引脚。

根据本公开实施例，需要说明的是：

根据规格信息，可以确定待制造的量子芯片的各边缘长度，由于量子芯片版图是与量子芯片匹配的，因此皆可等价得到量子芯片版图的各边缘长度。

特殊区域的尺寸和区域形状，可以根据量子芯片版图的形状和尺寸确定。特殊区域可以理解为对应的量子芯片上容易在安装和使用时产生挤压问题的地方。

特殊区域内不进行引脚的设置，双排引脚设置在每个边缘的非特殊区域的区域位置。如图5所示，在量子芯片版图为矩形的情况下，布线层的四个角可以设置特殊区域93，在布线层的边缘设置双排引脚时，要避开特殊区域93的位置。

根据本公开的技术方案，设置特殊区域，可以保证设置在量子芯片版图版图上的引脚均设置在有效区域，防止基于量子芯片版图制作的量子芯片其上的引脚在使用时挤压受损而功能失效。

在一个示例中，边长为1cm方形的量子芯片，对应的量子芯片版图可放置引脚的区域为4cm，也就是40000um。为避免正方形尖角处带来的拥挤问题，每个角减去1000um，量子芯片版图可放置引脚的长度变为36000um，根据计算得出的可以放置引脚的数目，在该长度范围内布置双排引脚。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，其中，步骤S101：根据待制造的量子芯片的规格信息，在与量子芯片对应的量子芯片版图的布线层的各边缘分别设置双排引脚，包括：

根据待制造的量子芯片的规格信息，确定与量子芯片对应的量子芯片版图的比特层的核心区域的外缘位置，其中，比特层的核心区域设置量子比特阵列、耦合器阵列以及读取腔阵列。

确定比特层的核心区域的外缘位置与量子芯片版图的布线层的各边缘之间的间距。

在间距大于阈值宽度的情况下，在布线层的各边缘分别设置双排引脚。其中，阈值宽度根据双排引脚的其中一排引脚的末端到另一排引脚的首端的长度之合确定。

根据本公开实施例，需要说明的是：

如图5所示，量子芯片阵列所围成的区域的外围既可以理解为比特层的核心区域的外缘。布线层的核心区域可以与比特层的核心区域对应。

如图5所示，后一排引脚的第二引脚92靠近布线层边缘的一端为引脚的末端，前一排引脚的第一引脚91靠近量子比特阵列的一段为首端，末端与首端之间的间距可以理解为一排引脚的末端到另一排引脚的首端的长度之合。

根据本公开的技术方案，通过阈值宽度，可以准确的确认出布线层的边缘是否能够足够方向双排引脚。若无法放置，则需要调整比特层的量子比特阵列的排布方式，以使布线层的边缘能够有足够的空间放置双排引脚。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，其中，步骤S102：将各边缘的双排引脚与布线层的核心区域设置的控制线端口阵列和读取腔端口阵列连接，以完成量子芯片版图的布线，包括：

步骤S1021：将各边缘的双排引脚与布线层的核心区域设置的控制线端口阵列的各控制线端口和读取腔端口阵列的各读取腔端口对应连接，以完成量子芯片版图的布线。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，其中，步骤S1021：将各边缘的双排引脚与布线层的核心区域设置的控制线端口阵列和读取腔端口阵列连接，以完成量子芯片版图的布线，包括：

步骤S201：确定布线层的核心区域设置的控制线端口阵列的各控制线端口。

步骤S202：确定布线层的核心区域设置的读取腔端口阵列的各读取腔端口。

步骤S203：将控制线端口阵列的各控制线端口连接的控制线和读取腔端口阵列的各读取腔端口连接的读取线，延伸至布线层的核心区域的外缘。

步骤S204：将延伸至布线层的核心区域的外缘的控制线和读取线，延伸至布线层区域，其中，布线层区域为布线层的核心区域的外缘与各边缘的双排引脚之间所形成的区域。

步骤S205：将位于布线层区域的控制线和读取线，与各边缘的双排引脚一一对应连接。

根据本公开实施例，需要说明的是：

布线层的核心区域，可以理解为比特层的量子比特阵列所围成的区域在布线层上的映射区域。

步骤S203相当于布线层的内围布线，步骤S204相当于布线层的中间布线，步骤S205相当于外围布线。

根据本公开的技术方案，可以实现布线层的布线完全流程化，由于设置双排引脚因此易拓展，由于将控制线和读取线先延伸至核心区域的边缘、再延伸至布线层区域最后再与双排引脚连接，因此可以充分利用布线层的空间，是高度集成的布线层设计方案。与业界方案相比，本公开实施例的方案除了高效给出合理的布线设计，还最大程度利用了布线空间。经实例测试，当量子芯片中比特数目扩大时，本方案依旧有效，展现出良好的拓展性。除此之外，本方案由于是基于量子芯片规格信息自动化布线的方案，因此极大地提升了量子芯片的研发效率。

在一个示例中，本公开实施例的量子芯片版图的布线方法所得到的布线层的布线图如图6所示，其中，长实线是控制线11，控制线11用于第一端口5、第二端口6、第三端口7连接。虚线是读取线12，用于与比特层的读取腔连接。1为量子比特，91为双排引脚中的前排引脚，92为双排引脚中的后排引脚，第一端口5用于连接比特层的量子比特1，第二端口6用于连接比特层的横向耦合器，第三端口7用于连接比特层的纵向耦合器。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，以及步骤S201至步骤S205，其中步骤S203：将控制线端口阵列的各控制线端口连接的控制线和读取腔端口阵列的各读取腔端口连接的读取线，延伸至布线层的核心区域的外缘，包括：

步骤S2031：在读取腔阵列的列数N小于等于阈值列数的情况下，为读取腔阵列的每一行的各读取腔配置一根读取线，读取线用于与比特层中位于同一行的各读取腔连接。

步骤S2032：将控制线端口阵列的各控制线端口连接的控制线和读取腔阵列的每一行的各读取腔连接的读取线，延伸至布线层的核心区域的外缘。

根据本公开实施例，需要说明的是：

读取腔阵列的列数N可以直接从待加工的量子芯片的规格信息中获取，也可以基于规格信息中的量子比特阵列信息，计算得出读取腔阵列的行列数信息。

如图7所示，为布线层的核心区域的结构图。其中，1为比特层的量子比特，4为比特层的读取腔，5为第一端口，6为第二端口，7为第三端口，8为读取腔端口，12为读取线。图中的水平方向定义为行，竖直方向定义为列。图7中示出了由多个量子比特1所构成的量子比特阵列，由多个读取腔4构成的读取腔阵列，由多个第一端口5构成的第一端口阵列，由多个第二端口6构成第二端口阵列，由多个第三端口7构成的第三端口阵列，由多个读取腔端口8构成的读取腔端口阵列。图7中的读取腔阵列的三行，分别配置有一个读取线12，读取线12可以同时对同一行所连接的所有读取腔4进行读取。

根据本公开的技术方案，通过判断读取腔阵列的列数N，可以准确的确定在布线层上设置多少根读取线，具体的，可以准确的知道读取腔阵列的每一行的各读取腔需要连接几根读取线。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，以及步骤S201至步骤S205，其中步骤S203：将控制线端口阵列的各控制线端口连接的控制线和读取腔端口阵列的各读取腔端口连接的读取线，延伸至布线层的核心区域的外缘，包括：

步骤S2033：在读取腔阵列的列数N大于阈值列数的情况下，为读取腔阵列的每一行的各读取腔配置至少两根读取线，至少两根读取线中的每一根读取线用于与比特层中位于同一行的各读取腔中的部分读取腔连接。

步骤S2034：将控制线端口阵列的各控制线端口连接的控制线和读取腔阵列的每一行的各读取腔连接的读取线，延伸至布线层的核心区域的外缘。

根据本公开实施例，需要说明的是：

读取腔阵列中每一行的多个读取腔的长度不同，其中，多个读取腔中与同一根读取线连接的部分读取腔的长度相同。例如，如图8所示，读取腔阵列的第一行包含三个读取腔，其中第一个读取腔4和第三个读取腔4与同一个读取线12连接，因此同一行的第一个读取腔4和第三个读取腔4的长度相同，而连接另一个读取线12的第二个读取腔4的长度短于第一个读取腔4。需要说明的是，虽然另一个读取线12与第一个读取腔4连接，但可以不与其进行交互，也即是说，另一个读取线12仅与第二个读取腔4交互。

如图8所示，为布线层的核心区域的结构图。其中，1为比特层的量子比特，4为比特层的读取腔，5为第一端口，6为第二端口，7为第三端口，8为读取腔端口，12为读取线。图中的水平方向定义为行，竖直方向定义为列。图8中示出了由多个量子比特1所构成的量子比特阵列，由多个读取腔4构成的读取腔阵列，由多个第一端口5构成的第一端口阵列，由多个第二端口6构成第二端口阵列，由多个第三端口7构成的第三端口阵列，由多个读取腔端口8构成的读取腔端口阵列。图8中的读取腔阵列的三行中的每行分别配置有两个读取线12，两个读取线12可以分别对同一行所连接的不同读取腔4进行读取。

根据本公开的技术方案，通过判断读取腔阵列的列数N，可以准确的确定在布线层上设置多少根读取线，如果N特别大，那么可能会出现一条读取线无法全部读取的情况，此时本方案即可有效解决该问题，合理配置多条读取线分别读取同一行内不同的读取腔。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，以及步骤S201至步骤S205，其中，步骤S2032或步骤S2034：将控制线端口阵列的各控制线端口连接的控制线和读取腔阵列的每一行的各读取腔连接的读取线，延伸至布线层的核心区域的外缘，包括：

步骤S301：基于第二根读取线，确定相邻两根读取线之间的布线层区域为第一布线行区域。

步骤S302：将第一布线行区域划分为第一左区域、第一右区域和第一中间列。

步骤S303：将位于第一左区域内的控制线端口阵列的各控制线端口一一对应连接控制线。

步骤S304：将位于第一左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘。

步骤S305：将位于第一右区域内的控制线端口阵列的各控制线端口一一对应连接控制线。

步骤S306：将位于第一右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘。

步骤S307：将位于第一中间列内的控制线端口阵列的控制线端口连接控制线。

步骤S308：根据第一布线行区域内的预留布线空间，将第一中间列的控制线延伸至布线层的核心区域的左侧外缘和/或右侧外缘。

以及

步骤S309：基于比特层中第一行的各量子比特，以及与比特层中第一行的各读取腔连接的第一根读取线，确定第二布线行区域。

步骤S310：将第二布线行区域划分为第二左区域、第二右区域和第二中间列。

步骤S311：将位于第二左区域内的控制线端口阵列的各控制线端口一一对应连接控制线。

步骤S312：将位于第二左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘。

步骤S313：将位于第二右区域内的控制线端口阵列的各控制线端口一一对应连接控制线。

步骤S314：将位于第二右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘。

步骤S315：将位于第二中间列内的控制线端口阵列的控制线端口连接控制线。

步骤S316：根据第二布线行区域内的预留布线空间，将第二中间列的控制线延伸至布线层的核心区域的左侧外缘或右侧外缘。

根据本公开实施例，需要说明的是：

如图9所示，图9的左侧为布线层的核心区域的左侧外缘，图9的右侧为布线层的核心区域的左侧外缘。图9中的1为比特层的量子比特，4为比特层的读取腔，5为第一端口，6为第二端口，7为第三端口，8为读取腔端口，12为读取线。

基于第二根读取线，确定相邻两根读取线之间的布线层区域为第一布线行区域，可以理解为，根据第一根读取线和第二根读取线之间的区域确定第一布线行区域，根据第二根读取线和第三根读取线之间的区域确定第一布线行区域。

基于比特层中第一行的各量子比特，以及与比特层中第一行的各读取腔连接的第一根读取线，确定第二布线行区域，可以理解为基于第一根读取线及其所靠近的布线层的边缘一侧区域内的量子比特的尺寸，确定第二布线行区域的大小。

本公开实施例所提及的第一根读取线、第二根读取线、第一布线行区域、第二布线行区域、第一左区域、第一右区域、第一中间列、第二左区域、第二右区域和第二中间列，可参考图9所示出的位置。

根据本公开的技术方案，通过划分左中右区域，可以细化排布每个区域内的控制线和读取线的布线走向，不仅可以规律快速的布线，还可以避免线之间出现交叉的情况出现。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，以及步骤S201至步骤S205，其中，步骤S2032或步骤S2034：将控制线端口阵列的各控制线端口连接的控制线和读取腔阵列的每一行的各读取腔连接的读取线，延伸至布线层的核心区域的外缘，包括：

基于第二根读取线，确定相邻两根读取线之间的布线层区域为第一布线行区域。

在第一端口阵列的列数N为奇数的情况下，将第一布线行区域划分为第一左区域、第一右区域和第一中间列(如图9所示)。其中，第一左区域和第一右区域内均分别包含：(N-1)/2个第一端口、(N-1)/2个第二端口、(N-1)/2个第三端口。第一中间列包含：(N-1)/2个第一端口和(N-1)/2个第三端口。

将位于第一左区域内的(N-1)/2个第一端口、(N-1)/2个第二端口、(N-1)/2个第三端口一一对应连接控制线。

将位于第一左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘(如图10所示)。

将位于第一右区域内的(N-1)/2个第一端口、(N-1)/2个第二端口、(N-1)/2个第三端口一一对应连接控制线。

将位于第一右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘。

将位于第一中间列内的(N-1)/2个第一端口和(N-1)/2个第三端口连接控制线。

根据第一布线行区域内的预留布线空间，将第一中间列的控制线延伸至布线层的核心区域的左侧外缘和/或右侧外缘。

以及

基于比特层中第一行的各量子比特，以及与比特层中第一行的各读取腔连接的第一根读取线，确定第二布线行区域。

在第一端口阵列的列数N为奇数的情况下，将第二布线行区域划分为第二左区域、第二右区域和第二中间列。其中，第二左区域和第二右区域内均分别包含：(N-1)/2个第一端口和(N-1)/2个第二端口。第二中间列包含：(N-1)/2个第一端口。

将位于第二左区域内的(N-1)/2个第一端口和(N-1)/2个第二端口一一对应连接控制线。

将位于第二左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘。

将位于第二右区域内的(N-1)/2个第一端口和(N-1)/2个第二端口一一对应连接控制线。

将位于第二右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘。

将位于第二中间列内的(N-1)/2个第一端口连接控制线。

根据第二布线行区域内的预留布线空间，将第二中间列的控制线延伸至布线层的核心区域的左侧外缘或右侧外缘。

根据本公开实施例，需要说明的是：

图9和图10均是第一端口阵列的列数N为奇数的布线层的结构图，图9和图10完全对应，图9用于示出分区的示意图，图10用于示出控制线和读取线的布线示意图。图10中的虚线均为读取线12，图10中的实线均为控制线11。图10中的1为比特层的量子比特，4为比特层的读取腔，5为第一端口，6为第二端口，7为第三端口，8为读取腔端口，12为读取线。

根据本公开的技术方案，通过划分左中右区域，可以细化第一端口阵列的列数N为奇数时，排布每个区域内的控制线和读取线的布线走向，不仅可以规律快速的布线，还可以避免线之间出现交叉的情况出现。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，以及步骤S201至步骤S205，其中，步骤S2032或步骤S2034：将控制线端口阵列的各控制线端口连接的控制线和读取腔阵列的每一行的各读取腔连接的读取线，延伸至布线层的核心区域的外缘，包括：

基于第二根读取线，确定相邻两根读取线之间的布线层区域为第一布线行区域。

在第一端口阵列的列数N为偶数的情况下，将第一布线行区域划分为第一左区域、第一右区域和第一中间列(如图11所示)。其中，第一左区域和第一右区域内均分别包含：N/2个第一端口、(N/2)-1个第二端口和N/2个第三端口。第一中间列包含：(N/2)-1个第二端口。

将位于第一左区域内的N/2个第一端口、(N/2)-1个第二端口和N/2个第三端口一一对应连接控制线。

将位于第一左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘(如图12所示)。

将位于第一右区域内的N/2个第一端口、(N/2)-1个第二端口和N/2个第三端口一一对应连接控制线。

将位于第一右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘。

将位于第一中间列内的(N/2)-1个第二端口连接控制线。

根据第一布线行区域内的预留布线空间，将第一中间列的控制线延伸至布线层的核心区域的左侧外缘或右侧外缘。

以及

基于比特层中第一行的各量子比特，以及与比特层中第一行的各读取腔连接的第一根读取线，确定第二布线行区域。

在第一端口阵列的列数N为偶数的情况下，将第二布线行区域划分为第二左区域、第二右区域和第二中间列。其中，第二左区域和第二右区域内均分别包含：N/2个第一端口和(N/2)-1个第二端口。第二中间列包含：(N/2)-1个第二端口。

将位于第二左区域内的N/2个第一端口和(N/2)-1个第二端口一一对应连接控制线。

将位于第二左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘。

将位于第二右区域内的N/2个第一端口和(N/2)-1个第二端口一一对应连接控制线。

将位于第二右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘。

将位于第二中间列内的(N/2)-1个第二端口连接控制线。

根据第二布线行区域内的预留布线空间，将第二中间列的控制线延伸至布线层的核心区域的左侧外缘或右侧外缘。

根据本公开实施例，需要说明的是：

图11和图12均是第一端口阵列的列数N为偶数的布线层的结构图，图11和图12完全对应，图11用于示出分区的示意图，图12用于示出控制线和读取线的布线示意图。图12中的虚线均为读取线12，图12中的实线均为控制线11。图11和12中的1为比特层的量子比特，4为比特层的读取腔，5为第一端口，6为第二端口，7为第三端口，8为读取腔端口，12为读取线。

根据本公开的技术方案，通过划分左中右区域，可以细化第一端口阵列的列数N为偶数时，排布每个区域内的控制线和读取线的布线走向，不仅可以规律快速的布线，还可以避免线之间出现交叉的情况出现。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，其中，步骤S304：将位于第一左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘，包括：

步骤S3041：根据第一布线行区域的间距和对应第一布线行区域的比特层的量子比特的尺寸，确定第一布线行区域的剩余布线空间。

步骤S3042：根据第一左区域内的控制线端口阵列的各控制线端口一一对应连接控制线，确定第一左区域内的控制线数量。

步骤S3043：根据剩余布线空间和控制线数量，计算布线间隙(wire gap)。

步骤S3044：根据布线间隙，将位于第一左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘。

根据本公开的技术方案，通过计算布线间隙，可以在第一布线行区域的剩余布线空间中对各控制线端口所连接的控制线和各读取腔所连接的读取线进行合理规划，充分利用布线层的空间。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，其中，步骤S3044：根据布线间隙，将位于第一左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘，包括：

将位于第一左区域内且靠近布线层的核心区域的左侧外缘的控制线端口连接的控制线确定为第一基准控制线。

将第一基准控制线，沿控制线端口阵列的列的第一方向延伸预设长度。

根据第一基准控制线延伸的预设长度和布线间隙，确定第一左区域内沿第一方向延伸的其余控制线端口连接的控制线的延伸长度。

将沿第一方向延伸的各控制线，延伸至布线层的核心区域的左侧外缘。

根据本公开实施例，需要说明的是：

第一延伸方向平行于列的方向。可以沿列的方向向列的任一端方向延伸。

预设长度，可以根据需要进行调整，至少不小于一个量子比特(或一个量子比特臂长)的长度。

沿第一方向延伸的其余控制线端口连接的控制线的延伸长度，至少在第一基准控制线延伸的预设长度上增加一个布线间隙的距离。

例如，如图12所示，第一方向为沿列的方向向下延伸，控制线11a为第一基准控制线，控制线11a沿第一方向延伸一个量子比特的距离，控制线11b沿第一方向延伸，且在控制线11a沿第一方向延伸一个量子比特的距离的基础上增加一个布线间隙的延伸距离，控制线11c沿第一方向延伸，且在控制线11a沿第一方向延伸一个量子比特的距离的基础上增加两个布线间隙的延伸距离。

根据本公开的技术方案，通过设置第一基准控制线，可以合理布局第一左区域内其余控制线的布线方式，最大化利用第一左区域内的布线空间。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，其中，步骤S3044：根据布线间隙，将位于第一左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘，还包括：

根据沿第一方向延伸的各控制线在剩余布线空间内所占用的第一空间，确定剩余布线空间剩余的第二空间。

将最靠近布线层的核心区域的左侧外缘的未沿第一方向延伸控制线的控制线端口连接的控制线确定为第二基准控制线。

将第二基准控制线，沿控制线端口阵列的列的第二方向延伸预设长度。其中，第二方向与第一方向反向。

根据第二基准控制线延伸的预设长度和布线间隙，确定第一左区域内沿第二方向延伸的其余控制线端口连接的控制线的延伸长度。

将沿第二方向延伸的各控制线，延伸至布线层的核心区域的左侧外缘。

根据本公开实施例，需要说明的是：

第二延伸方向平行于列的方向。可以沿列的方向向列的任一端方向延伸。

预设长度，可以根据需要进行调整，至少不小于一个量子比特(或一个量子比特臂长)的长度。

沿第二方向延伸的其余控制线端口连接的控制线的延伸长度，至少在第二基准控制线延伸的预设长度上增加一个布线间隙的距离。

例如，如图12所示，第二方向为沿列的方向向上延伸，控制线11a为第一基准控制线，控制线11a沿第一方向延伸一个量子比特的距离，控制线11b沿第一方向延伸，且在控制线11a沿第一方向延伸一个量子比特的距离的基础上增加一个布线间隙的延伸距离，控制线11c沿第一方向延伸，且在控制线11a沿第一方向延伸一个量子比特的距离的基础上增加两个布线间隙的延伸距离。控制线11d为第二基准控制线，控制线11d沿第二方向延伸一个量子比特的距离。

根据本公开的技术方案，通过设置第二基准控制线，可以使第一左区域内的控制线沿第一方向或相对的第二方向布线，充分利用第一左区域内的布线空间。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，其中，步骤S3044：根据布线间隙，将位于第一左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘，还包括：根据布线间隙，将位于第一左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘，包括：

根据布线间隙和第一中间列的控制线数量，确定第一左区域的预留布线空间，用于使第一中间列的控制线可经由第一左区域的预留布线空间，延伸至布线层的核心区域的左侧外缘。

根据第一左区域的预留布线空间和布线间隙，将位于第一左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘。

根据本公开的技术方案，通过在第一左区域设置预留布线空间，可以是第一中间列的控制线从第一左区域延伸至布线层的核心区域的左侧外缘。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，其中，步骤S306：将位于第一右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘，包括：

步骤S3061：根据第一布线行区域的间距和对应第一布线行区域的比特层的量子比特的尺寸，确定第一布线行区域的剩余布线空间。

步骤S3062：根据第一右区域内的控制线端口阵列的各控制线端口一一对应连接控制线，确定第一右区域内的控制线数量。

步骤S3063：根据剩余布线空间和控制线数量，计算布线间隙。

步骤S3064：根据布线间隙，将位于第一右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘。

根据本公开的技术方案，通过计算布线间隙，可以在第一布线行区域的剩余布线空间中对各控制线端口所连接的控制线和各读取腔所连接的读取线进行合理规划，充分利用布线层的空间。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，其中，步骤S3064：根据布线间隙，将位于第一右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘，包括：

将位于第一右区域内且靠近布线层的核心区域的右侧外缘的控制线端口连接的控制线确定为第一基准控制线。

将第一基准控制线，沿控制线端口阵列的列的第一方向延伸预设长度。

根据第一基准控制线延伸的预设长度和布线间隙，确定第一右区域内沿第一方向延伸的其余控制线端口连接的控制线的延伸长度。

将沿第一方向延伸的各控制线，延伸至布线层的核心区域的右侧外缘。

根据本公开实施例，需要说明的是：

实例参考图12中第一左区域的各控制线布线方式，以及第一左区域的相应实施例。

根据本公开的技术方案，通过设置第一基准控制线，可以合理布局第一左区域内其余控制线的布线方式，最大化利用第一右区域内的布线空间。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，其中，步骤S3064：根据布线间隙，将位于第一右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘，还包括：

根据沿第一方向延伸的各控制线在剩余布线空间内所占用的第一空间，确定剩余布线空间剩余的第二空间。

将最靠近布线层的核心区域的右侧外缘的未沿第一方向延伸控制线的控制线端口连接的控制线确定为第二基准控制线。

将第二基准控制线，沿控制线端口阵列的列的第二方向延伸预设长度。其中，第二方向与第一方向反向。

根据第二基准控制线延伸的预设长度和布线间隙，确定第一右区域内沿第二方向延伸的其余控制线端口连接的控制线的延伸长度。

将沿第二方向延伸的各控制线，延伸至布线层的核心区域的右侧外缘。

根据本公开实施例，需要说明的是：

实例参考图12中第一左区域的各控制线布线方式，以及第一左区域的相应实施例。

根据本公开的技术方案，通过设置第二基准控制线，可以使第一右区域内的控制线沿第一方向或相对的第二方向布线，充分利用第一右区域内的布线空间。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，其中，步骤S3064：根据布线间隙，将位于第一右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘，包括：

根据布线间隙和第一中间列的控制线数量，确定第一右区域的预留布线空间，用于使第一中间列的控制线可经由第一右区域的预留布线空间，延伸至布线层的核心区域的右侧外缘。

根据第一右区域的预留布线空间和布线间隙，将位于第一右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘。

根据本公开的技术方案，通过在第一右区域设置预留布线空间，可以是第一中间列的控制线从第一右区域延伸至布线层的核心区域的右侧外缘。

在一个示例中，在第一端口阵列的N为奇数的情况下，第一左区域的第一端口、第二端口和第三端口各有(N-1)/2个，所连接的控制线共3*(N-1)/2根，考虑第一中间列的两根控制线左右，保留一定余量计算时多加1。因此，总共3*(N-1)/2+2根的空间，其中“+2”为第一左区域的预留布线空间。第一右区域同理，不再赘述。

在一个示例中，在第一端口阵列的N为偶数的情况下，第一左区域的第一端口、第三端口各有N/2个，第二端口有(N/2)-1个，考虑第一中间列的一根连接横向耦合器的控制线，余量保留1根，因此，共3*N/2+1根的空间，其中“+1”为第一左区域的预留布线空间。第一右区域同理，不再赘述。

在一个示例中，在第一端口阵列的N为奇数的情况下，第一中间列的控制线可以全部向第一左区域或第一右区域延伸，也可以分别向第一左区域或第一右区域延伸，在此不做具体限定。

在一个示例中，在第一端口阵列的N为偶数的情况下，第一中间列的控制线可以向第一左区域或第一右区域延伸，在此不做具体限定。

在一个示例中，量子比特的行数没有限制，只要引脚可以放下，倒装焊工艺也足够，基于本方案的量子芯片规模可以持续扩展，可扩展性极强。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，其中，步骤S204：将延伸至布线层的核心区域的外缘的控制线和读取线，延伸至布线层区域，其中，布线层区域为布线层的核心区域的外缘与各边缘的双排引脚之间所形成的区域，包括：

步骤S2041：根据布线层的第一边缘设置的双排引脚的数量，确定布线层的核心区域的第一分区，其中，第一分区临近第一边缘。

步骤S2042：根据布线层的第二边缘设置的双排引脚的数量，确定布线层的核心区域的第二分区，其中，第二分区临近第二边缘，第二边缘与第一边缘相对设置。

步骤S2043：根据第一分区和第二分区，确定布线层的核心区域的中间分区，其中，中间分区位于第一分区和第二分区之间，中间分区的两端分别对应布线层相对设置的第三边缘和第四边缘。

步骤S2044：将位于第一分区的延伸至布线层的核心区域的外缘的控制线和读取线，延伸至第一分区和第一边缘之间的布线层区域。

步骤S2045：将位于第二分区的延伸至布线层的核心区域的外缘的控制线和读取线，延伸至第二分区和第二边缘之间的布线层区域。

步骤S2046：将位于中间分区的延伸至布线层的核心区域的外缘且临近第三边缘的控制线和读取线，延伸至中间分区和第三边缘之间的布线层区域。

步骤S2047：将位于中间分区的延伸至布线层的核心区域的外缘且临近第四边缘的控制线和读取线，延伸至中间分区和第四边缘之间的布线层区域。

其中，布线层区域为布线层的核心区域的外缘与各边缘的双排引脚之间所形成的区域。

根据本公开实施例，需要说明的是：

如图13所示，上方两排引脚对应第一边缘，上方与第一边缘相对的是第一分区。下方两排引脚对应第二边缘，下方与第二边缘相对的是第二分区。第一分区与第二分区之间的是中间分区，中间分区对应的左侧为第三边缘，右侧为第四边缘。

如图14所示，图14与图13对应，图14示出了第一分区的各控制线和读取线向第一边缘的双排引脚延伸的示意图。

图15所示，图15与图13和图14对应，图15示出了第二分区的各控制线和读取线向第二边缘的双排引脚延伸的示意图，中间分区的左侧的控制线和读取线向第三边缘的双排引脚延伸的示意图，中间分区的右侧的控制线和读取线向第四边缘的双排引脚延伸的示意图。

根据本公开的技术方案，通过分区，可以使布线层的各控制线和读取线均布延伸至各个方向的双排引脚。

在一个示例中，第一分区内的各控制线端口连接的控制线的端口数量和各读取腔端口连接的读取线的端口数量之合与第一边缘设置的双排引脚的数量相同。

第二分区内的各控制线端口连接的控制线的端口数量和各读取腔端口连接的读取线的端口数量之合与第二边缘设置的双排引脚的数量相同。

中间分区内的各控制线端口连接的控制线的端口数量和各读取腔端口连接的读取线的端口数量之合与第三边缘设置的双排引脚和第四边缘设置的双排引脚的数量之合相同。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，其中，步骤S2044：将位于第一分区的延伸至布线层的核心区域的外缘的控制线和读取线，延伸至第一分区和第一边缘之间的布线层区域，包括：

将位于第一分区的延伸至布线层的核心区域的外缘且临近第三边缘的控制线和读取线，沿布线层的核心区域的外缘依次向第三方向延伸一次、向第四方向延伸一次、再向第三方向延伸一次，以延伸至第一分区和第一边缘之间的布线层区域。

将位于第一分区的延伸至布线层的核心区域的外缘且临近第四边缘的控制线和读取线，沿布线层的核心区域的外缘依次向第三方向延伸一次、向第五方向延伸一次、再向第三方向延伸一次，以延伸至第一分区和第一边缘之间的布线层区域。

其中，第四方向与第五方向反向。

根据本公开实施例，需要说明的是：

第三方向的第一次延伸的延伸长度可以根据第一分区的量子比特的位置确定，第三方向的第一次延伸的延伸长度可以长于第一分区的量子比特的位置，以使第二次转向使可以绕过量子比特。

如图14、15所示，第三方向为向上延伸、第四方向为向右延伸，第五方向为向左延伸。

根据本公开的技术方案，通过对第一分区的控制线和读取线进行三次转向操作，可以避让开线直接从量子比特周围穿过，而影响量子比特的性能。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，其中，步骤S2045：将位于第二分区的延伸至布线层的核心区域的外缘的控制线和读取线，延伸至第二分区和第二边缘之间的布线层区域，包括：

将位于第二分区的延伸至布线层的核心区域的外缘且临近第三边缘的控制线和读取线，沿布线层的核心区域的外缘依次向第六方向延伸一次、向第四方向延伸一次、再向第六方向延伸一次，以延伸至第二分区和第二边缘之间的布线层区域。

将位于第二分区的延伸至布线层的核心区域的外缘且临近第四边缘的控制线和读取线，沿布线层的核心区域的外缘依次向第六方向延伸一次、向第五方向延伸一次、再向第六方向延伸一次，以延伸至第二分区和第二边缘之间的布线层区域。

其中，第四方向与第五方向反向。

根据本公开实施例，需要说明的是：

第六方向的第一次延伸的延伸长度可以根据第二分区的量子比特的位置确定，第六方向的第一次延伸的延伸长度可以长于第二分区的量子比特的位置，以使第二次转向使可以绕过量子比特。

如图15所示，第六方向为向下延伸、第四方向为向右延伸，第五方向为向左延伸。

根据本公开的技术方案，通过对第二分区的控制线和读取线进行三次转向操作，可以避让开线直接从量子比特周围穿过，而影响量子比特的性能。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，其中，步骤S2046：将位于中间分区的延伸至布线层的核心区域的外缘且临近第三边缘的控制线和读取线，延伸至中间分区和第三边缘之间的布线层区域，包括：

将位于中间分区的延伸至布线层的核心区域的外缘且临近第三边缘的第一部分的控制线和读取线，沿布线层的核心区域的外缘依次向第三方向延伸一次、再向第五方向延伸一次，以延伸至中间分区和第三边缘之间的布线层区域。

将位于中间分区的延伸至布线层的核心区域的外缘且临近第三边缘的第二部分的控制线和读取线，沿布线层的核心区域的外缘依次向第六方向延伸一次、再向第五方向延伸一次，以延伸至中间分区和第三边缘之间的布线层区域。

根据本公开实施例，需要说明的是：

如图15所示，第六方向为向下延伸、第四方向为向右延伸，第五方向为向左延伸，第三方向为向上延伸。

根据本公开的技术方案，通过对中间分区的控制线和读取线进行两次转向操作，可以避让开线直接从量子比特周围穿过，而影响量子比特的性能。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，其中，步骤S2047：将位于中间分区的延伸至布线层的核心区域的外缘且临近第四边缘的控制线和读取线，延伸至中间分区和第四边缘之间的布线层区域，包括：

将位于中间分区的延伸至布线层的核心区域的外缘且临近第四边缘的第一部分的控制线和读取线，沿布线层的核心区域的外缘依次向第三方向延伸一次、再向第四方向延伸一次，以延伸至中间分区和第四边缘之间的布线层区域。

将位于中间分区的延伸至布线层的核心区域的外缘且临近第四边缘的第二部分的控制线和读取线，沿布线层的核心区域的外缘依次向第六方向延伸一次、再向第四方向延伸一次，以延伸至中间分区和第四边缘之间的布线层区域。

根据本公开实施例，需要说明的是：

如图15所示，第六方向为向下延伸、第四方向为向右延伸，第五方向为向左延伸，第三方向为向上延伸。

根据本公开的技术方案，通过对中间分区的控制线和读取线进行两次转向操作，可以避让开线直接从量子比特周围穿过，而影响量子比特的性能。

在一种实施方式中，本公开实施例的量子芯片版图的布线方法，包括步骤S101和步骤S102，其中，步骤S205：将位于布线层区域的控制线和读取线，与各边缘的双排引脚一一对应连接，包括：

将各边缘的双排引脚的端口进行对齐处理。

将位于布线层区域的控制线和读取线，与进行端口对齐处理后的各边缘的双排引脚一一对应连接。

根据本公开实施例，需要说明的是：

将各边缘的双排引脚的端口进行对齐处理，可以理解为将双排引脚中靠近布线层边缘的一排引脚的端口延伸，延伸至与双排引脚中靠近布线层的核心区域的一排引脚的端口平齐。

根据本公开的技术方案，通过将双排引脚的端口进行对齐处理，可以避免双排引脚在于控制线或读取线连接时双排引脚的连线出现重叠。同时，将双排引脚的端口对齐后，可以减少控制线或读取线与双排引脚的后一排引脚连接时，线需要拐弯设置的问题，减轻微纳加工的压力。

在一个示例中，如图16所示，在引脚与控制线和读取线连接之前，将后一排引脚的第二引脚92的端口通过引线13延伸至与前一排引脚的第一引脚91的端口对齐。在此基础上，再将第一引脚91和第二引脚92与控制线11或读取线12进行连接。图16中的长实线是控制线11，控制线11用于第一端口5、第二端口6、第三端口7连接。虚线是读取线12，用于与比特层的读取腔4连接。1为量子比特，91为双排引脚中的前排引脚，92为双排引脚中的后排引脚，第一端口5用于连接比特层的量子比特1，第二端口6用于连接比特层的横向耦合器2，第三端口7用于连接比特层的纵向耦合器3。

在一个示例中，如图20所示，量子芯片版图的布线方法，包括：

根据待制造的量子芯片的规格信息、量子芯片的核心器件信息，确定量子芯片版图的比特层的器件布局；

根据比特层的器件布局，判断量子芯片版图的布线层的各边缘是否可以足够放置双排引脚；

若不足够放置双排引脚，则重新对比特层的器件布局；

若足够放置双排引脚，则设置双排引脚，并将双排引脚的端口对齐；

根据比特层的量子比特的阵列信息，确定量子芯片规模的奇偶性(确定第一端口阵列的列数N为奇数还是偶数)；

在确定为奇数的情况下，确定布线层是否足够放下读取线；

若不足够，则重新对比特层的器件布局；

若足够，利用各读取线将布线层划分为第一布线行区域和第二布线行区域；

将第一布线行区域划分为第一左区域、第一右区域和第一中间列；

将第二布线行区域划分为第二左区域、第二右区域和第二中间列；

基于第一左区域、第一右区域、第一中间列、第二左区域、第二右区域和第二中间列，布置控制线；

在确定为偶数的情况下，确定布线层是否足够放下读取线；

若不足够，则重新对比特层的器件布局；

若足够，利用各读取线将布线层划分为第一布线行区域和第二布线行区域；

将第一布线行区域划分为第一左区域、第一右区域和第一中间列；

将第二布线行区域划分为第二左区域、第二右区域和第二中间列；

基于第一左区域、第一右区域、第一中间列、第二左区域、第二右区域和第二中间列，布置控制线；

将布线层划分为顶部分区(即第一分区)、底部分区(即第二分区)和中部分区(中间分区)；

比较顶部分区(底部分区)中各控制线、读取线和引脚在布线层轴线方向的距离；

距离远的向远端引脚延伸，距离近的向近端引脚延伸；

将中部分区的各控制线和读取线分别向两端的引脚延伸；

根据各控制线、读取线的端点坐标，以及各引脚的坐标，将引脚与各控制线和读取线连接，从而完成量子比特版图的布线。

本公开实施例提供了一种量子芯片，包括：

比特层，设置有量子比特阵列、耦合器阵列以及读取腔阵列。量子比特阵列中的两个量子比特之间通过耦合器阵列中的耦合器连接。

布线层，设置于比特层之下，布线层设置有控制线端口阵列、读取腔端口阵列和位于布线层的各边缘的双排引脚。读取腔端口阵列中的读取腔端口与读取腔阵列的读取腔连接。读取腔端口阵列中的读取腔端口还与量子比特阵列中的量子比特连接。控制线端口阵列中的一部分控制线端口与量子比特阵列中的量子比特连接，控制线端口阵列中的另一部分控制线端口与耦合器阵列中的耦合器连接。

布线层形成有布线，布线将各边缘的双排引脚与控制线端口阵列的控制线端口以及读取腔阵列的读取腔连接。

其中，布线根据量子芯片对应的量子芯片版图的布线设置，量子芯片版图的布线根据本公开任一实施例的方法得到。

本公开实施例提供了一种量子计算设备，包括上述量子芯片实施例中的量子芯片。

如图17所示，本公开实施例提供了一种量子芯片的制造方法，包括：

步骤S1701：生成比特层，比特层设置有量子比特阵列、耦合器阵列以及读取腔阵列。量子比特阵列中的两个量子比特之间通过耦合器阵列中的耦合器连接。

步骤S1702：生成布线层，布线层设置有控制线端口阵列、读取腔端口阵列和位于布线层的各边缘的双排引脚。

步骤S1703：采用倒装焊工艺，将布线层和比特层连接，且布线层设置于比特层之下。其中，布线层和比特层连接后，读取腔端口阵列中的读取腔端口与读取腔阵列的读取腔连接。读取腔端口阵列中的读取腔端口还与量子比特阵列中的量子比特连接。控制线端口阵列中的一部分控制线端口与量子比特阵列中的量子比特连接，控制线端口阵列中的另一部分控制线端口与耦合器阵列中的耦合器连接。

步骤S1704：根据量子芯片对应的量子芯片版图的布线，在布线层上形成布线，以使布线将各边缘的双排引脚与控制线端口阵列的控制线端口以及读取腔阵列的读取腔连接。其中，量子芯片版图的布线根据本公开任一实施例的方法得到。

根据本公开实施例，需要说明的是：

用倒装焊工艺，将布线层和比特层连接，可以理解为为了提高芯片集成度，以及减少线路对量子芯片中其他元件的影响，采用了倒装焊工艺(也称为3D FlipChip)，将超导量子芯片中负责运算和读取的元件如超导量子比特(Qubit)、耦合器(Coupler)以及读取腔单独放置于比特层，而与芯片外部控制系统相连的控制线以及用于读取的读取线放置于布线层，比特层和布线层之间利用铟柱连接。

根据本公开的技术方案，通过采用倒装焊工艺，量子芯片的控制线和读取线与核心计算单元被分别放置于不同层，布线的空间大大增加，提高了布线的灵活性。同时，采用本公开实施例的量子芯片版图的布线方法得到的量子芯片版图对量子芯片进行布线，可以充分考虑到倒装焊工艺且含耦合器量子芯片中布线层的限制条件，最大程度利用了布线空间。

如图18所示，本公开实施例提供了一种量子芯片版图的布线装置，包括：

第一设置模块1801，用于根据待制造的量子芯片的规格信息，在与量子芯片对应的量子芯片版图的布线层的各边缘分别设置双排引脚。以及

布线模块1802，用于将各边缘的双排引脚与布线层的核心区域设置的控制线端口阵列和读取腔端口阵列连接，以完成量子芯片版图的布线。

在一种实施方式中，第一设置模块1801用于：

根据待制造的量子芯片的规格信息，确定与量子芯片对应的量子芯片版图的布线层上的控制线端口的数量和读取线端口的数量。

根据控制线端口的数量和读取线端口的数量，确定引脚的数量。

根据引脚的数量，在布线层的各边缘分别设置双排引脚。

在一种实施方式中，第一设置模块1801用于：

根据待制造的量子芯片的规格信息，确定引脚的数量。

根据引脚的数量，在与量子芯片对应的量子芯片版图的布线层的各边缘分别均布设置双排引脚，其中，同一边缘设置的双排引脚相错排布。

在一种实施方式中，第一设置模块1801用于：

根据待制造的量子芯片的规格信息，确定与量子芯片对应的量子芯片版图的各边缘的长度。

根据各边缘的长度，确定布线层的各边缘两端的特殊区域。

根据规格信息，确定引脚的数量。

根据引脚的数量，在各边缘两端的特殊区域之间的区域上分别设置双排引脚。

在一种实施方式中，第一设置模块1801用于：

根据待制造的量子芯片的规格信息，确定与量子芯片对应的量子芯片版图的比特层的核心区域的外缘位置，其中，比特层的核心区域设置量子比特阵列、耦合器阵列以及读取腔阵列。

确定比特层的核心区域的外缘位置与量子芯片版图的布线层的各边缘之间的间距。

在间距大于阈值宽度的情况下，在布线层的各边缘分别设置双排引脚。其中，阈值宽度根据双排引脚的其中一排引脚的末端到另一排引脚的首端的长度之合确定。

在一种实施方式中，还包括：

第二设置模块，用于根据待制造的量子芯片的规格信息，在与量子芯片对应的量子芯片版图的比特层设置M行×N列的量子比特阵列、耦合器阵列以及M行×N列的读取腔阵列。以及，根据量子比特阵列、耦合器阵列以及读取腔阵列，在量子芯片版图的布线层设置控制线端口阵列和M行×N列的读取腔端口阵列。

耦合器阵列包括M行×(N-1)列的横向耦合器阵列和(M-1)行×N列的纵向耦合器阵列，横向耦合器阵列中第i行的每个横向耦合器设置于量子比特阵列中第i行的两个量子比特之间。纵向耦合器阵列中第j列的每个纵向耦合器设置于量子比特阵列中第j列的两个量子比特之间。读取腔阵列中第i行的每个读取腔与量子比特阵列中第i行的每个量子比特一一对应设置。读取腔端口阵列中第i行的每个读取腔端口与量子比特阵列中第i行的每个量子比特一一对应设置，读取腔端口用于连接对应的量子比特和读取腔。控制线端口阵列包括M行×N列的第一端口阵列、M行×(N-1)列的第二端口阵列和(M-1)行×N列的第三端口阵列，第一端口阵列中第i行的每个第一端口与量子比特阵列中第i行的每个量子比特一一对应设置。第二端口阵列中第i行的每个第二端口设置于量子比特阵列中第i行的两个量子比特之间。第三端口阵列中的第j列的每个第三端口设置于量子比特阵列中第j列的两个量子比特之间。

其中，M为大于2的自然数、N为大于2的自然数、i为大于等于1的自然数、j为大于等于1的自然数。

在一种实施方式中，布线模块1802用于：

将各边缘的双排引脚与布线层的核心区域设置的控制线端口阵列的各控制线端口和读取腔端口阵列的各读取腔端口对应连接，以完成量子芯片版图的布线。

在一种实施方式中，布线模块1802用于：

第一确定子模块，用于确定布线层的核心区域设置的控制线端口阵列的各控制线端口。

第二确定子模块，用于确定布线层的核心区域设置的读取腔端口阵列的各读取腔端口。

第一布线子模块，用于将控制线端口阵列的各控制线端口连接的控制线和读取腔端口阵列的各读取腔端口连接的读取线，延伸至布线层的核心区域的外缘。

第二布线子模块，用于将延伸至布线层的核心区域的外缘的控制线和读取线，延伸至布线层区域，其中，布线层区域为布线层的核心区域的外缘与各边缘的双排引脚之间所形成的区域。

第三布线子模块，用于将位于布线层区域的控制线和读取线，与各边缘的双排引脚一一对应连接。

在一种实施方式中，第一布线子模块用于：

第一配置子单元，用于在读取腔阵列的列数N小于等于阈值列数的情况下，为读取腔阵列的每一行的各读取腔配置一根读取线，读取线用于与比特层中位于同一行的各读取腔连接。

第一布线子单元，用于将控制线端口阵列的各控制线端口连接的控制线和读取腔阵列的每一行的各读取腔连接的读取线，延伸至布线层的核心区域的外缘。

在一种实施方式中，第一布线子模块用于：

第二配置子单元，用于在读取腔阵列的列数N大于阈值列数的情况下，为读取腔阵列的每一行的各读取腔配置至少两根读取线，至少两根读取线中的每一根读取线用于与比特层中位于同一行的各读取腔中的部分读取腔连接。

第一布线子单元，用于将控制线端口阵列的各控制线端口连接的控制线和读取腔阵列的每一行的各读取腔连接的读取线，延伸至布线层的核心区域的外缘。

在一种实施方式中，读取腔阵列中每一行的多个读取腔的长度不同，其中，多个读取腔中与同一根读取线连接的部分读取腔的长度相同。

在一种实施方式中，第一布线子单元用于：

基于第二根读取线，确定相邻两根读取线之间的布线层区域为第一布线行区域。

将第一布线行区域划分为第一左区域、第一右区域和第一中间列。

将位于第一左区域内的控制线端口阵列的各控制线端口一一对应连接控制线。

将位于第一左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘。

将位于第一右区域内的控制线端口阵列的各控制线端口一一对应连接控制线。

将位于第一右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘。

将位于第一中间列内的控制线端口阵列的控制线端口连接控制线。

根据第一布线行区域内的预留布线空间，将第一中间列的控制线延伸至布线层的核心区域的左侧外缘和/或右侧外缘。

以及

基于比特层中第一行的各量子比特，以及与比特层中第一行的各读取腔连接的第一根读取线，确定第二布线行区域。

将第二布线行区域划分为第二左区域、第二右区域和第二中间列。

将位于第二左区域内的控制线端口阵列的各控制线端口一一对应连接控制线。

将位于第二左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘。

将位于第二右区域内的控制线端口阵列的各控制线端口一一对应连接控制线。

将位于第二右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘。

将位于第二中间列内的控制线端口阵列的控制线端口连接控制线。

根据第二布线行区域内的预留布线空间，将第二中间列的控制线延伸至布线层的核心区域的左侧外缘或右侧外缘。

在一种实施方式中，第一布线子单元用于：

基于第二根读取线，确定相邻两根读取线之间的布线层区域为第一布线行区域。

在第一端口阵列的列数N为奇数的情况下，将第一布线行区域划分为第一左区域、第一右区域和第一中间列。其中，第一左区域和第一右区域内均分别包含：(N-1)/2个第一端口、(N-1)/2个第二端口、(N-1)/2个第三端口。第一中间列包含：(N-1)/2个第一端口和(N-1)/2个第三端口。

将位于第一左区域内的(N-1)/2个第一端口、(N-1)/2个第二端口、(N-1)/2个第三端口一一对应连接控制线。

将位于第一左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘。

将位于第一右区域内的(N-1)/2个第一端口、(N-1)/2个第二端口、(N-1)/2个第三端口一一对应连接控制线。

将位于第一右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘。

将位于第一中间列内的(N-1)/2个第一端口和(N-1)/2个第三端口连接控制线。

根据第一布线行区域内的预留布线空间，将第一中间列的控制线延伸至布线层的核心区域的左侧外缘和/或右侧外缘。

以及

基于比特层中第一行的各量子比特，以及与比特层中第一行的各读取腔连接的第一根读取线，确定第二布线行区域。

在第一端口阵列的列数N为奇数的情况下，将第二布线行区域划分为第二左区域、第二右区域和第二中间列。其中，第二左区域和第二右区域内均分别包含：(N-1)/2个第一端口和(N-1)/2个第二端口。第二中间列包含：(N-1)/2个第一端口。

将位于第二左区域内的(N-1)/2个第一端口和(N-1)/2个第二端口一一对应连接控制线。

将位于第二左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘。

将位于第二右区域内的(N-1)/2个第一端口和(N-1)/2个第二端口一一对应连接控制线。

将位于第二右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘。

将位于第二中间列内的(N-1)/2个第一端口连接控制线。

根据第二布线行区域内的预留布线空间，将第二中间列的控制线延伸至布线层的核心区域的左侧外缘或右侧外缘。

在一种实施方式中，第一布线子单元用于：

基于第二根读取线，确定相邻两根读取线之间的布线层区域为第一布线行区域。

在第一端口阵列的列数N为偶数的情况下，将第一布线行区域划分为第一左区域、第一右区域和第一中间列。其中，第一左区域和第一右区域内均分别包含：N/2个第一端口、(N/2)-1个第二端口和N/2个第三端口。第一中间列包含：(N/2)-1个第二端口。

将位于第一左区域内的N/2个第一端口、(N/2)-1个第二端口和N/2个第三端口一一对应连接控制线。

将位于第一左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘。

将位于第一右区域内的N/2个第一端口、(N/2)-1个第二端口和N/2个第三端口一一对应连接控制线。

将位于第一右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘。

将位于第一中间列内的(N/2)-1个第二端口连接控制线。

根据第一布线行区域内的预留布线空间，将第一中间列的控制线延伸至布线层的核心区域的左侧外缘或右侧外缘。

以及

基于比特层中第一行的各量子比特，以及与比特层中第一行的各读取腔连接的第一根读取线，确定第二布线行区域。

在第一端口阵列的列数N为偶数的情况下，将第二布线行区域划分为第二左区域、第二右区域和第二中间列。其中，第二左区域和第二右区域内均分别包含：N/2个第一端口和(N/2)-1个第二端口。第二中间列包含：(N/2)-1个第二端口。

将位于第二左区域内的N/2个第一端口和(N/2)-1个第二端口一一对应连接控制线。

将位于第二左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘。

将位于第二右区域内的N/2个第一端口和(N/2)-1个第二端口一一对应连接控制线。

将位于第二右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘。

将位于第二中间列内的(N/2)-1个第二端口连接控制线。

根据第二布线行区域内的预留布线空间，将第二中间列的控制线延伸至布线层的核心区域的左侧外缘或右侧外缘。

在一种实施方式中，将位于第一左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘，包括：

根据第一布线行区域的间距和对应第一布线行区域的比特层的量子比特的尺寸，确定第一布线行区域的剩余布线空间。

根据第一左区域内的控制线端口阵列的各控制线端口一一对应连接控制线，确定第一左区域内的控制线数量。

根据剩余布线空间和控制线数量，计算布线间隙。

根据布线间隙，将位于第一左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘。

在一种实施方式中，根据布线间隙，将位于第一左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘，包括：

将位于第一左区域内且靠近布线层的核心区域的左侧外缘的控制线端口连接的控制线确定为第一基准控制线。

将第一基准控制线，沿控制线端口阵列的列的第一方向延伸预设长度。

根据第一基准控制线延伸的预设长度和布线间隙，确定第一左区域内沿第一方向延伸的其余控制线端口连接的控制线的延伸长度。

将沿第一方向延伸的各控制线，延伸至布线层的核心区域的左侧外缘。

在一种实施方式中，还包括：

根据沿第一方向延伸的各控制线在剩余布线空间内所占用的第一空间，确定剩余布线空间剩余的第二空间。

将最靠近布线层的核心区域的左侧外缘的未沿第一方向延伸控制线的控制线端口连接的控制线确定为第二基准控制线。

将第二基准控制线，沿控制线端口阵列的列的第二方向延伸预设长度。其中，第二方向与第一方向反向。

根据第二基准控制线延伸的预设长度和布线间隙，确定第一左区域内沿第二方向延伸的其余控制线端口连接的控制线的延伸长度。

将沿第二方向延伸的各控制线，延伸至布线层的核心区域的左侧外缘。

在一种实施方式中，根据布线间隙，将位于第一左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘，包括：

根据布线间隙和第一中间列的控制线数量，确定第一左区域的预留布线空间，用于使第一中间列的控制线可经由第一左区域的预留布线空间，延伸至布线层的核心区域的左侧外缘。

根据第一左区域的预留布线空间和布线间隙，将位于第一左区域内的控制线和读取线，延伸至布线层的核心区域的左侧外缘。

在一种实施方式中，将位于第一右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘，包括：

根据第一布线行区域的间距和对应第一布线行区域的比特层的量子比特的尺寸，确定第一布线行区域的剩余布线空间。

根据第一右区域内的控制线端口阵列的各控制线端口一一对应连接控制线，确定第一右区域内的控制线数量。

根据剩余布线空间和控制线数量，计算布线间隙。

根据布线间隙，将位于第一右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘。

在一种实施方式中，根据布线间隙，将位于第一右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘，包括：

将位于第一右区域内且靠近布线层的核心区域的右侧外缘的控制线端口连接的控制线确定为第一基准控制线。

将第一基准控制线，沿控制线端口阵列的列的第一方向延伸预设长度。

根据第一基准控制线延伸的预设长度和布线间隙，确定第一右区域内沿第一方向延伸的其余控制线端口连接的控制线的延伸长度。

将沿第一方向延伸的各控制线，延伸至布线层的核心区域的右侧外缘。

在一种实施方式中，还包括：

根据沿第一方向延伸的各控制线在剩余布线空间内所占用的第一空间，确定剩余布线空间剩余的第二空间。

将最靠近布线层的核心区域的右侧外缘的未沿第一方向延伸控制线的控制线端口连接的控制线确定为第二基准控制线。

将第二基准控制线，沿控制线端口阵列的列的第二方向延伸预设长度。其中，第二方向与第一方向反向。

根据第二基准控制线延伸的预设长度和布线间隙，确定第一右区域内沿第二方向延伸的其余控制线端口连接的控制线的延伸长度。

将沿第二方向延伸的各控制线，延伸至布线层的核心区域的右侧外缘。

在一种实施方式中，根据布线间隙，将位于第一右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘，包括：

根据布线间隙和第一中间列的控制线数量，确定第一右区域的预留布线空间，用于使第一中间列的控制线可经由第一右区域的预留布线空间，延伸至布线层的核心区域的右侧外缘。

根据第一右区域的预留布线空间和布线间隙，将位于第一右区域内的控制线和读取线，延伸至布线层的核心区域的右侧外缘。

在一种实施方式中，第二布线子模块用于：

第一分区子模块，用于根据布线层的第一边缘设置的双排引脚的数量，确定布线层的核心区域的第一分区，其中，第一分区临近第一边缘。

第二分区子模块，用于根据布线层的第二边缘设置的双排引脚的数量，确定布线层的核心区域的第二分区，其中，第二分区临近第二边缘，第二边缘与第一边缘相对设置。

中间分区子模块，用于根据第一分区和第二分区，确定布线层的核心区域的中间分区，其中，中间分区位于第一分区和第二分区之间，中间分区的两端分别对应布线层相对设置的第三边缘和第四边缘。

第一延伸子模块，用于将位于第一分区的延伸至布线层的核心区域的外缘的控制线和读取线，延伸至第一分区和第一边缘之间的布线层区域。

第二延伸子模块，用于将位于第二分区的延伸至布线层的核心区域的外缘的控制线和读取线，延伸至第二分区和第二边缘之间的布线层区域。

第三延伸子模块，用于将位于中间分区的延伸至布线层的核心区域的外缘且临近第三边缘的控制线和读取线，延伸至中间分区和第三边缘之间的布线层区域。

第四延伸子模块，用于将位于中间分区的延伸至布线层的核心区域的外缘且临近第四边缘的控制线和读取线，延伸至中间分区和第四边缘之间的布线层区域。

其中，布线层区域为布线层的核心区域的外缘与各边缘的双排引脚之间所形成的区域。

在一种实施方式中，第一分区内的各控制线端口连接的控制线的端口数量和各读取腔端口连接的读取线的端口数量之合与第一边缘设置的双排引脚的数量相同。

第二分区内的各控制线端口连接的控制线的端口数量和各读取腔端口连接的读取线的端口数量之合与第二边缘设置的双排引脚的数量相同。

中间分区内的各控制线端口连接的控制线的端口数量和各读取腔端口连接的读取线的端口数量之合与第三边缘设置的双排引脚和第四边缘设置的双排引脚的数量之合相同。

在一种实施方式中，第一延伸子模块用于：

将位于第一分区的延伸至布线层的核心区域的外缘且临近第三边缘的控制线和读取线，沿布线层的核心区域的外缘依次向第三方向延伸一次、向第四方向延伸一次、再向第三方向延伸一次，以延伸至第一分区和第一边缘之间的布线层区域。

将位于第一分区的延伸至布线层的核心区域的外缘且临近第四边缘的控制线和读取线，沿布线层的核心区域的外缘依次向第三方向延伸一次、向第五方向延伸一次、再向第三方向延伸一次，以延伸至第一分区和第一边缘之间的布线层区域。

其中，第四方向与第五方向反向。

在一种实施方式中，第二延伸子模块用于：

将位于第二分区的延伸至布线层的核心区域的外缘且临近第三边缘的控制线和读取线，沿布线层的核心区域的外缘依次向第六方向延伸一次、向第四方向延伸一次、再向第六方向延伸一次，以延伸至第二分区和第二边缘之间的布线层区域。

将位于第二分区的延伸至布线层的核心区域的外缘且临近第四边缘的控制线和读取线，沿布线层的核心区域的外缘依次向第六方向延伸一次、向第五方向延伸一次、再向第六方向延伸一次，以延伸至第二分区和第二边缘之间的布线层区域。

其中，第四方向与第五方向反向。

在一种实施方式中，第三延伸子模块用于：

将位于中间分区的延伸至布线层的核心区域的外缘且临近第三边缘的第一部分的控制线和读取线，沿布线层的核心区域的外缘依次向第三方向延伸一次、再向第五方向延伸一次，以延伸至中间分区和第三边缘之间的布线层区域。

将位于中间分区的延伸至布线层的核心区域的外缘且临近第三边缘的第二部分的控制线和读取线，沿布线层的核心区域的外缘依次向第六方向延伸一次、再向第五方向延伸一次，以延伸至中间分区和第三边缘之间的布线层区域。

在一种实施方式中，第四延伸子模块用于：

将位于中间分区的延伸至布线层的核心区域的外缘且临近第四边缘的第一部分的控制线和读取线，沿布线层的核心区域的外缘依次向第三方向延伸一次、再向第四方向延伸一次，以延伸至中间分区和第四边缘之间的布线层区域。

将位于中间分区的延伸至布线层的核心区域的外缘且临近第四边缘的第二部分的控制线和读取线，沿布线层的核心区域的外缘依次向第六方向延伸一次、再向第四方向延伸一次，以延伸至中间分区和第四边缘之间的布线层区域。

在一种实施方式中，第三布线子模块用于：

将各边缘的双排引脚的端口进行对齐处理。

将位于布线层区域的控制线和读取线，与进行端口对齐处理后的各边缘的双排引脚一一对应连接。

本公开实施例的装置的各模块、子模块的具体功能和示例的描述，可以参见上述方法实施例中对应步骤的相关描述，在此不再赘述。

本公开的技术方案中，所涉及的用户个人信息的获取，存储和应用等，均符合相关法律法规的规定，且不违背公序良俗。

根据本公开的实施例，本公开还提供了一种经典电子设备、一种可读存储介质和一种计算机程序产品。

图19示出了可以用来实施本公开的实施例的示例电子设备1900的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字助理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。

如图19所示，设备1900包括计算单元1901，其可以根据存储在只读存储器(ROM)1902中的计算机程序或者从存储单元1908加载到随机访问存储器(RAM)1903中的计算机程序，来执行各种适当的动作和处理。在RAM 1903中，还可存储设备1900操作所需的各种程序和数据。计算单元1901、ROM 1902以及RAM 1903通过总线1904彼此相连。输入/输出(I/O)接口1905也连接至总线1904。

设备1900中的多个部件连接至I/O接口1905，包括：输入单元1906，例如键盘、鼠标等。输出单元1907，例如各种类型的显示器、扬声器等。存储单元1908，例如磁盘、光盘等。以及通信单元1909，例如网卡、调制解调器、无线通信收发机等。通信单元1909允许设备1900通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

计算单元1901可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元1901的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元1901执行上文所描述的各个方法和处理，例如量子芯片版图的布线方法。例如，在一些实施例中，量子芯片版图的布线方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元1908。在一些实施例中，计算机程序的部分或者全部可以经由ROM 1902和/或通信单元1909而被载入和/或安装到设备1900上。当计算机程序加载到RAM 1903并由计算单元1901执行时，可以执行上文描述的量子芯片版图的布线方法的一个或多个步骤。备选地，在其他实施例中，计算单元1901可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行量子芯片版图的布线方法。

本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、现场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)。以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互。例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)。并且可以用任何形式(包括声输入、语音输入、或者触觉输入)来接收来自用户的输入。

可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)和互联网。

计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，也可以为分布式系统的服务器，或者是结合了区块链的服务器。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。

Claims (64)

1.一种量子芯片版图的布线方法，包括：

根据待制造的量子芯片的规格信息，在与所述量子芯片对应的量子芯片版图的布线层的各边缘分别设置双排引脚；以及

将所述各边缘的双排引脚与所述布线层的核心区域设置的控制线端口阵列和读取腔端口阵列连接，以完成所述量子芯片版图的布线。

2.根据权利要求1所述的方法，其中，所述根据待制造的量子芯片的规格信息，在与所述量子芯片对应的量子芯片版图的布线层的各边缘分别设置双排引脚，包括：

根据待制造的量子芯片的规格信息，确定与所述量子芯片对应的量子芯片版图的布线层上的控制线端口的数量和读取线端口的数量；

根据所述控制线端口的数量和所述读取线端口的数量，确定引脚的数量；

根据所述引脚的数量，在所述布线层的各边缘分别设置双排引脚。

3.根据权利要求1所述的方法，其中，所述根据待制造的量子芯片的规格信息，在与所述量子芯片对应的量子芯片版图的布线层的各边缘分别设置双排引脚，包括：

根据待制造的量子芯片的规格信息，确定引脚的数量；

根据所述引脚的数量，在与所述量子芯片对应的量子芯片版图的布线层的各边缘分别均布设置双排引脚，其中，同一边缘设置的双排引脚相错排布。

4.根据权利要求1所述的方法，其中，所述根据待制造的量子芯片的规格信息，在与所述量子芯片对应的量子芯片版图的布线层的各边缘分别设置双排引脚，包括：

根据待制造的量子芯片的规格信息，确定与所述量子芯片对应的量子芯片版图的各边缘的长度；

根据所述各边缘的长度，确定所述布线层的各边缘两端的特殊区域；

根据所述规格信息，确定引脚的数量；

根据所述引脚的数量，在所述各边缘两端的特殊区域之间的区域上分别设置双排引脚。

5.根据权利要求1所述的方法，其中，所述根据待制造的量子芯片的规格信息，在与所述量子芯片对应的量子芯片版图的布线层的各边缘分别设置双排引脚，包括：

根据待制造的量子芯片的规格信息，确定与所述量子芯片对应的量子芯片版图的比特层的核心区域的外缘位置，其中，所述比特层的核心区域设置量子比特阵列、耦合器阵列以及读取腔阵列；

确定所述比特层的核心区域的外缘位置与所述量子芯片版图的布线层的各边缘之间的间距；

在所述间距大于阈值宽度的情况下，在所述布线层的各边缘分别设置双排引脚；其中，所述阈值宽度根据所述双排引脚的其中一排引脚的末端到另一排引脚的首端的长度之合确定。

6.根据权利要求1至5任一项所述的方法，在根据待制造的量子芯片的规格信息，在与所述量子芯片对应的量子芯片版图的布线层的各边缘分别设置双排引脚之前，还包括：

根据待制造的量子芯片的规格信息，在与所述量子芯片对应的量子芯片版图的比特层设置M行×N列的量子比特阵列、耦合器阵列以及M行×N列的读取腔阵列；

根据所述量子比特阵列、耦合器阵列以及读取腔阵列，在所述量子芯片版图的布线层设置控制线端口阵列和M行×N列的读取腔端口阵列；

所述耦合器阵列包括M行×(N-1)列的横向耦合器阵列和(M-1)行×N列的纵向耦合器阵列，所述横向耦合器阵列中第i行的每个横向耦合器设置于所述量子比特阵列中第i行的两个量子比特之间；所述纵向耦合器阵列中第j列的每个纵向耦合器设置于所述量子比特阵列中第j列的两个量子比特之间；所述读取腔阵列中第i行的每个读取腔与所述量子比特阵列中第i行的每个量子比特一一对应设置；所述读取腔端口阵列中第i行的每个读取腔端口与所述量子比特阵列中第i行的每个量子比特一一对应设置，读取腔端口用于连接对应的量子比特和读取腔；所述控制线端口阵列包括M行×N列的第一端口阵列、M行×(N-1)列的第二端口阵列和(M-1)行×N列的第三端口阵列，所述第一端口阵列中第i行的每个第一端口与所述量子比特阵列中第i行的每个量子比特一一对应设置；所述第二端口阵列中第i行的每个第二端口设置于所述量子比特阵列中第i行的两个量子比特之间；所述第三端口阵列中的第j列的每个第三端口设置于所述量子比特阵列中第j列的两个量子比特之间；

其中，M为大于2的自然数、N为大于2的自然数、i为大于等于1的自然数、j为大于等于1的自然数。

7.根据权利要求6所述的方法，其中，所述将所述各边缘的双排引脚与所述布线层的核心区域设置的控制线端口阵列和读取腔端口阵列连接，以完成所述量子芯片版图的布线，包括：

将所述各边缘的双排引脚与所述布线层的核心区域设置的控制线端口阵列的各控制线端口和读取腔端口阵列的各读取腔端口对应连接，以完成所述量子芯片版图的布线。

8.根据权利要求7所述的方法，其中，所述将所述各边缘的双排引脚与所述布线层的核心区域设置的控制线端口阵列和读取腔端口阵列连接，以完成所述量子芯片版图的布线，包括：

确定所述布线层的核心区域设置的控制线端口阵列的各控制线端口；

确定所述布线层的核心区域设置的读取腔端口阵列的各读取腔端口；

将所述控制线端口阵列的各控制线端口连接的控制线和所述读取腔端口阵列的各读取腔端口连接的读取线，延伸至所述布线层的核心区域的外缘；

将延伸至所述布线层的核心区域的外缘的控制线和读取线，延伸至布线层区域，其中，所述布线层区域为所述布线层的核心区域的外缘与所述各边缘的双排引脚之间所形成的区域；

将位于所述布线层区域的控制线和读取线，与所述各边缘的双排引脚一一对应连接。

9.根据权利要求8所述的方法，其中，所述将所述控制线端口阵列的各控制线端口连接的控制线和所述读取腔端口阵列的各读取腔端口连接的读取线，延伸至所述布线层的核心区域的外缘，包括：

在所述读取腔阵列的列数N小于等于阈值列数的情况下，为所述读取腔阵列的每一行的各读取腔配置一根读取线，所述读取线用于与所述比特层中位于同一行的各读取腔连接；

将所述控制线端口阵列的各控制线端口连接的控制线和所述读取腔阵列的每一行的各读取腔连接的读取线，延伸至所述布线层的核心区域的外缘。

10.根据权利要求8所述的方法，其中，所述将所述控制线端口阵列的各控制线端口连接的控制线和所述读取腔端口阵列的各读取腔端口连接的读取线，延伸至所述布线层的核心区域的外缘，包括：

在所述读取腔阵列的列数N大于阈值列数的情况下，为所述读取腔阵列的每一行的各读取腔配置至少两根读取线，所述至少两根读取线中的每一根读取线用于与所述比特层中位于同一行的各读取腔中的部分读取腔连接；

将所述控制线端口阵列的各控制线端口连接的控制线和所述读取腔阵列的每一行的各读取腔连接的读取线，延伸至所述布线层的核心区域的外缘。

11.根据权利要求10所述的方法，其中，所述读取腔阵列中每一行的多个读取腔的长度不同，其中，所述多个读取腔中与同一根读取线连接的部分读取腔的长度相同。

12.根据权利要求9或10所述的方法，其中，所述将所述控制线端口阵列的各控制线端口连接的控制线和所述读取腔阵列的每一行的各读取腔连接的读取线，延伸至所述布线层的核心区域的外缘，包括：

基于第二根读取线，确定相邻两根所述读取线之间的布线层区域为第一布线行区域；

将所述第一布线行区域划分为第一左区域、第一右区域和第一中间列；

将位于所述第一左区域内的所述控制线端口阵列的各控制线端口一一对应连接控制线；

将位于所述第一左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘；

将位于所述第一右区域内的所述控制线端口阵列的各控制线端口一一对应连接控制线；

将位于所述第一右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘；

将位于所述第一中间列内的所述控制线端口阵列的控制线端口连接控制线；

根据所述第一布线行区域内的预留布线空间，将所述第一中间列的控制线延伸至所述布线层的核心区域的左侧外缘和/或右侧外缘；

以及

基于所述比特层中第一行的各量子比特，以及与所述比特层中第一行的各读取腔连接的第一根读取线，确定第二布线行区域；

将所述第二布线行区域划分为第二左区域、第二右区域和第二中间列；

将位于所述第二左区域内的所述控制线端口阵列的各控制线端口一一对应连接控制线；

将位于所述第二左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘；

将位于所述第二右区域内的所述控制线端口阵列的各控制线端口一一对应连接控制线；

将位于所述第二右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘；

将位于所述第二中间列内的所述控制线端口阵列的控制线端口连接控制线；

根据所述第二布线行区域内的预留布线空间，将所述第二中间列的控制线延伸至所述布线层的核心区域的左侧外缘或右侧外缘。

13.根据权利要求9或10所述的方法，其中，所述将所述控制线端口阵列的各控制线端口连接的控制线和所述读取腔阵列的每一行的各读取腔连接的读取线，延伸至所述布线层的核心区域的外缘，包括：

基于第二根读取线，确定相邻两根所述读取线之间的布线层区域为第一布线行区域；

在所述第一端口阵列的列数N为奇数的情况下，将所述第一布线行区域划分为第一左区域、第一右区域和第一中间列；其中，所述第一左区域和所述第一右区域内均分别包含：(N-1)/2个第一端口、(N-1)/2个第二端口、(N-1)/2个第三端口；所述第一中间列包含：(N-1)/2个第一端口和(N-1)/2个第三端口；

将位于所述第一左区域内的所述(N-1)/2个第一端口、所述(N-1)/2个第二端口、所述(N-1)/2个第三端口一一对应连接控制线；

将位于所述第一左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘；

将位于所述第一右区域内的所述(N-1)/2个第一端口、所述(N-1)/2个第二端口、所述(N-1)/2个第三端口一一对应连接控制线；

将位于所述第一右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘；

将位于所述第一中间列内的所述(N-1)/2个第一端口和所述(N-1)/2个第三端口连接控制线；

根据所述第一布线行区域内的预留布线空间，将所述第一中间列的控制线延伸至所述布线层的核心区域的左侧外缘和/或右侧外缘；

以及

基于所述比特层中第一行的各量子比特，以及与所述比特层中第一行的各读取腔连接的第一根读取线，确定第二布线行区域；

在所述第一端口阵列的列数N为奇数的情况下，将所述第二布线行区域划分为第二左区域、第二右区域和第二中间列；其中，所述第二左区域和所述第二右区域内均分别包含：(N-1)/2个第一端口和(N-1)/2个第二端口；所述第二中间列包含：(N-1)/2个第一端口；

将位于所述第二左区域内的所述(N-1)/2个第一端口和所述(N-1)/2个第二端口一一对应连接控制线；

将位于所述第二左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘；

将位于所述第二右区域内的所述(N-1)/2个第一端口和所述(N-1)/2个第二端口一一对应连接控制线；

将位于所述第二右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘；

将位于所述第二中间列内的所述(N-1)/2个第一端口连接控制线；

根据所述第二布线行区域内的预留布线空间，将所述第二中间列的控制线延伸至所述布线层的核心区域的左侧外缘或右侧外缘。

14.根据权利要求9或10所述的方法，其中，所述将所述控制线端口阵列的各控制线端口连接的控制线和所述读取腔阵列的每一行的各读取腔连接的读取线，延伸至所述布线层的核心区域的外缘，包括：

基于第二根读取线，确定相邻两根所述读取线之间的布线层区域为第一布线行区域；

在所述第一端口阵列的列数N为偶数的情况下，将所述第一布线行区域划分为第一左区域、第一右区域和第一中间列；其中，所述第一左区域和所述第一右区域内均分别包含：N/2个第一端口、(N/2)-1个第二端口和N/2个第三端口；所述第一中间列包含：(N/2)-1个第二端口；

将位于所述第一左区域内的所述N/2个第一端口、所述(N/2)-1个第二端口和所述N/2个第三端口一一对应连接控制线；

将位于所述第一左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘；

将位于所述第一右区域内的所述N/2个第一端口、所述(N/2)-1个第二端口和所述N/2个第三端口一一对应连接控制线；

将位于所述第一右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘；

将位于所述第一中间列内的所述(N/2)-1个第二端口连接控制线；

根据所述第一布线行区域内的预留布线空间，将所述第一中间列的控制线延伸至所述布线层的核心区域的左侧外缘或右侧外缘；

以及

基于所述比特层中第一行的各量子比特，以及与所述比特层中第一行的各读取腔连接的第一根读取线，确定第二布线行区域；

在所述第一端口阵列的列数N为偶数的情况下，将所述第二布线行区域划分为第二左区域、第二右区域和第二中间列；其中，所述第二左区域和所述第二右区域内均分别包含：N/2个第一端口和(N/2)-1个第二端口；所述第二中间列包含：(N/2)-1个第二端口；

将位于所述第二左区域内的所述N/2个第一端口和所述(N/2)-1个第二端口一一对应连接控制线；

将位于所述第二左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘；

将位于所述第二右区域内的所述N/2个第一端口和所述(N/2)-1个第二端口一一对应连接控制线；

将位于所述第二右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘；

将位于所述第二中间列内的所述(N/2)-1个第二端口连接控制线；

根据所述第二布线行区域内的预留布线空间，将所述第二中间列的控制线延伸至所述布线层的核心区域的左侧外缘或右侧外缘。

15.根据权利要求12所述的方法，其中，所述将位于所述第一左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘，包括：

根据所述第一布线行区域的间距和对应所述第一布线行区域的所述比特层的量子比特的尺寸，确定所述第一布线行区域的剩余布线空间；

根据所述第一左区域内的所述控制线端口阵列的各控制线端口一一对应连接控制线，确定所述第一左区域内的控制线数量；

根据所述剩余布线空间和所述控制线数量，计算布线间隙；

根据所述布线间隙，将位于所述第一左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘。

16.根据权利要求15所述的方法，其中，所述根据所述布线间隙，将位于所述第一左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘，包括：

将位于所述第一左区域内且靠近所述布线层的核心区域的左侧外缘的控制线端口连接的控制线确定为第一基准控制线；

将所述第一基准控制线，沿所述控制线端口阵列的列的第一方向延伸预设长度；

根据所述第一基准控制线延伸的预设长度和所述布线间隙，确定所述第一左区域内沿所述第一方向延伸的其余控制线端口连接的控制线的延伸长度；

将沿所述第一方向延伸的各控制线，延伸至所述布线层的核心区域的左侧外缘。

17.根据权利要求16所述的方法，还包括：

根据沿所述第一方向延伸的各控制线在所述剩余布线空间内所占用的第一空间，确定所述剩余布线空间剩余的第二空间；

将最靠近所述布线层的核心区域的左侧外缘的未沿第一方向延伸控制线的控制线端口连接的控制线确定为第二基准控制线；

将所述第二基准控制线，沿所述控制线端口阵列的列的第二方向延伸预设长度；其中，所述第二方向与所述第一方向反向；

根据所述第二基准控制线延伸的预设长度和所述布线间隙，确定所述第一左区域内沿所述第二方向延伸的其余控制线端口连接的控制线的延伸长度；

将沿所述第二方向延伸的各控制线，延伸至所述布线层的核心区域的左侧外缘。

18.根据权利要求15所述的方法，其中，所述根据所述布线间隙，将位于所述第一左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘，包括：

根据所述布线间隙和所述第一中间列的控制线数量，确定所述第一左区域的预留布线空间，用于使所述第一中间列的控制线可经由所述第一左区域的预留布线空间，延伸至所述布线层的核心区域的左侧外缘；

根据所述第一左区域的预留布线空间和所述布线间隙，将位于所述第一左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘。

19.根据权利要求12所述的方法，其中，所述将位于所述第一右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘，包括：

根据所述第一布线行区域的间距和对应所述第一布线行区域的所述比特层的量子比特的尺寸，确定所述第一布线行区域的剩余布线空间；

根据所述第一右区域内的所述控制线端口阵列的各控制线端口一一对应连接控制线，确定所述第一右区域内的控制线数量；

根据所述剩余布线空间和所述控制线数量，计算布线间隙；

根据所述布线间隙，将位于所述第一右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘。

20.根据权利要求19所述的方法，其中，所述根据所述布线间隙，将位于所述第一右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘，包括：

将位于所述第一右区域内且靠近所述布线层的核心区域的右侧外缘的控制线端口连接的控制线确定为第一基准控制线；

将所述第一基准控制线，沿所述控制线端口阵列的列的第一方向延伸预设长度；

根据所述第一基准控制线延伸的预设长度和所述布线间隙，确定所述第一右区域内沿所述第一方向延伸的其余控制线端口连接的控制线的延伸长度；

将沿所述第一方向延伸的各控制线，延伸至所述布线层的核心区域的右侧外缘。

21.根据权利要求20所述的方法，还包括：

根据沿所述第一方向延伸的各控制线在所述剩余布线空间内所占用的第一空间，确定所述剩余布线空间剩余的第二空间；

将最靠近所述布线层的核心区域的右侧外缘的未沿第一方向延伸控制线的控制线端口连接的控制线确定为第二基准控制线；

将所述第二基准控制线，沿所述控制线端口阵列的列的第二方向延伸预设长度；其中，所述第二方向与所述第一方向反向；

根据所述第二基准控制线延伸的预设长度和所述布线间隙，确定所述第一右区域内沿所述第二方向延伸的其余控制线端口连接的控制线的延伸长度；

将沿所述第二方向延伸的各控制线，延伸至所述布线层的核心区域的右侧外缘。

22.根据权利要求19所述的方法，其中，所述根据所述布线间隙，将位于所述第一右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘，包括：

根据所述布线间隙和所述第一中间列的控制线数量，确定所述第一右区域的预留布线空间，用于使所述第一中间列的控制线可经由所述第一右区域的预留布线空间，延伸至所述布线层的核心区域的右侧外缘；

根据所述第一右区域的预留布线空间和所述布线间隙，将位于所述第一右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘。

23.根据权利要求8所述的方法，其中，所述将延伸至所述布线层的核心区域的外缘的控制线和读取线，延伸至布线层区域，其中，所述布线层区域为所述布线层的核心区域的外缘与所述各边缘的双排引脚之间所形成的区域，包括：

根据所述布线层的第一边缘设置的双排引脚的数量，确定所述布线层的核心区域的第一分区，其中，所述第一分区临近所述第一边缘；

根据所述布线层的第二边缘设置的双排引脚的数量，确定所述布线层的核心区域的第二分区，其中，所述第二分区临近所述第二边缘，所述第二边缘与所述第一边缘相对设置；

根据所述第一分区和所述第二分区，确定所述布线层的核心区域的中间分区，其中，所述中间分区位于所述第一分区和所述第二分区之间，所述中间分区的两端分别对应所述布线层相对设置的第三边缘和第四边缘；

将位于所述第一分区的延伸至所述布线层的核心区域的外缘的控制线和读取线，延伸至所述第一分区和所述第一边缘之间的布线层区域；

将位于所述第二分区的延伸至所述布线层的核心区域的外缘的控制线和读取线，延伸至所述第二分区和所述第二边缘之间的布线层区域；

将位于所述中间分区的延伸至所述布线层的核心区域的外缘且临近所述第三边缘的控制线和读取线，延伸至所述中间分区和所述第三边缘之间的布线层区域；

将位于所述中间分区的延伸至所述布线层的核心区域的外缘且临近所述第四边缘的控制线和读取线，延伸至所述中间分区和所述第四边缘之间的布线层区域；

其中，所述布线层区域为所述布线层的核心区域的外缘与所述各边缘的双排引脚之间所形成的区域。

24.根据权利要求23所述的方法，其中，所述第一分区内的各控制线端口连接的控制线的端口数量和各读取腔端口连接的读取线的端口数量之合与所述第一边缘设置的双排引脚的数量相同；

所述第二分区内的各控制线端口连接的控制线的端口数量和各读取腔端口连接的读取线的端口数量之合与所述第二边缘设置的双排引脚的数量相同；

所述中间分区内的各控制线端口连接的控制线的端口数量和各读取腔端口连接的读取线的端口数量之合与所述第三边缘设置的双排引脚和第四边缘设置的双排引脚的数量之合相同。

25.根据权利要求23所述的方法，其中，所述将位于所述第一分区的延伸至所述布线层的核心区域的外缘的控制线和读取线，延伸至所述第一分区和所述第一边缘之间的布线层区域，包括：

将位于所述第一分区的延伸至所述布线层的核心区域的外缘且临近所述第三边缘的控制线和读取线，沿所述布线层的核心区域的外缘依次向第三方向延伸一次、向第四方向延伸一次、再向所述第三方向延伸一次，以延伸至所述第一分区和所述第一边缘之间的布线层区域；

将位于所述第一分区的延伸至所述布线层的核心区域的外缘且临近所述第四边缘的控制线和读取线，沿所述布线层的核心区域的外缘依次向第三方向延伸一次、向第五方向延伸一次、再向所述第三方向延伸一次，以延伸至所述第一分区和所述第一边缘之间的布线层区域；

其中，所述第四方向与所述第五方向反向。

26.根据权利要求23所述的方法，其中，所述将位于所述第二分区的延伸至所述布线层的核心区域的外缘的控制线和读取线，延伸至所述第二分区和所述第二边缘之间的布线层区域，包括：

将位于所述第二分区的延伸至所述布线层的核心区域的外缘且临近所述第三边缘的控制线和读取线，沿所述布线层的核心区域的外缘依次向第六方向延伸一次、向第四方向延伸一次、再向所述第六方向延伸一次，以延伸至所述第二分区和所述第二边缘之间的布线层区域；

将位于所述第二分区的延伸至所述布线层的核心区域的外缘且临近所述第四边缘的控制线和读取线，沿所述布线层的核心区域的外缘依次向第六方向延伸一次、向第五方向延伸一次、再向所述第六方向延伸一次，以延伸至所述第二分区和所述第二边缘之间的布线层区域；

其中，所述第四方向与所述第五方向反向。

27.根据权利要求23所述的方法，其中，所述将位于所述中间分区的延伸至所述布线层的核心区域的外缘且临近所述第三边缘的控制线和读取线，延伸至所述中间分区和所述第三边缘之间的布线层区域，包括：

将位于所述中间分区的延伸至所述布线层的核心区域的外缘且临近所述第三边缘的第一部分的控制线和读取线，沿所述布线层的核心区域的外缘依次向第三方向延伸一次、再向第五方向延伸一次，以延伸至所述中间分区和所述第三边缘之间的布线层区域；

将位于所述中间分区的延伸至所述布线层的核心区域的外缘且临近所述第三边缘的第二部分的控制线和读取线，沿所述布线层的核心区域的外缘依次向第六方向延伸一次、再向第五方向延伸一次，以延伸至所述中间分区和所述第三边缘之间的布线层区域。

28.根据权利要求23所述的方法，其中，所述将位于所述中间分区的延伸至所述布线层的核心区域的外缘且临近所述第四边缘的控制线和读取线，延伸至所述中间分区和所述第四边缘之间的布线层区域，包括：

将位于所述中间分区的延伸至所述布线层的核心区域的外缘且临近所述第四边缘的第一部分的控制线和读取线，沿所述布线层的核心区域的外缘依次向第三方向延伸一次、再向第四方向延伸一次，以延伸至所述中间分区和所述第四边缘之间的布线层区域；

将位于所述中间分区的延伸至所述布线层的核心区域的外缘且临近所述第四边缘的第二部分的控制线和读取线，沿所述布线层的核心区域的外缘依次向第六方向延伸一次、再向第四方向延伸一次，以延伸至所述中间分区和所述第四边缘之间的布线层区域。

29.根据权利要求8所述的方法，其中，所述将位于所述布线层区域的控制线和读取线，与所述各边缘的双排引脚一一对应连接，包括：

将所述各边缘的双排引脚的端口进行对齐处理；

将位于所述布线层区域的控制线和读取线，与进行端口对齐处理后的各边缘的双排引脚一一对应连接。

30.一种量子芯片，包括：

比特层，设置有量子比特阵列、耦合器阵列以及读取腔阵列；所述量子比特阵列中的两个量子比特之间通过所述耦合器阵列中的耦合器连接；

布线层，设置于所述比特层之下，所述布线层设置有控制线端口阵列、读取腔端口阵列和位于所述布线层的各边缘的双排引脚；所述读取腔端口阵列中的读取腔端口与所述读取腔阵列的读取腔连接；所述读取腔端口阵列中的读取腔端口还与所述量子比特阵列中的量子比特连接；所述控制线端口阵列中的一部分控制线端口与所述量子比特阵列中的量子比特连接，所述控制线端口阵列中的另一部分控制线端口与所述耦合器阵列中的耦合器连接；

所述布线层形成有布线，所述布线将所述各边缘的双排引脚与所述控制线端口阵列的控制线端口以及所述读取腔阵列的读取腔连接；

其中，所述布线根据量子芯片对应的量子芯片版图的布线设置，所述量子芯片版图的布线根据权利要求1至29任一项所述的方法得到。

31.一种量子计算设备，包括权利要求30所述的量子芯片。

32.一种量子芯片的制造方法，包括：

生成比特层，所述比特层设置有量子比特阵列、耦合器阵列以及读取腔阵列；所述量子比特阵列中的两个量子比特之间通过所述耦合器阵列中的耦合器连接；

生成布线层，所述布线层设置有控制线端口阵列、读取腔端口阵列和位于所述布线层的各边缘的双排引脚；

采用倒装焊工艺，将所述布线层和所述比特层连接，且所述布线层设置于所述比特层之下；其中，所述布线层和所述比特层连接后，所述读取腔端口阵列中的读取腔端口与所述读取腔阵列的读取腔连接；所述读取腔端口阵列中的读取腔端口还与所述量子比特阵列中的量子比特连接；所述控制线端口阵列中的一部分控制线端口与所述量子比特阵列中的量子比特连接，所述控制线端口阵列中的另一部分控制线端口与所述耦合器阵列中的耦合器连接；

根据量子芯片对应的量子芯片版图的布线，在所述布线层上形成布线，以使所述布线将所述各边缘的双排引脚与所述控制线端口阵列的控制线端口以及所述读取腔阵列的读取腔连接；

其中，所述量子芯片版图的布线根据权利要求1至29任一项所述的方法得到。

33.一种量子芯片版图的布线装置，包括：

第一设置模块，用于根据待制造的量子芯片的规格信息，在与所述量子芯片对应的量子芯片版图的布线层的各边缘分别设置双排引脚；以及

布线模块，用于将所述各边缘的双排引脚与所述布线层的核心区域设置的控制线端口阵列和读取腔端口阵列连接，以完成所述量子芯片版图的布线。

34.根据权利要求33所述的装置，其中，所述第一设置模块用于：

根据待制造的量子芯片的规格信息，确定与所述量子芯片对应的量子芯片版图的布线层上的控制线端口的数量和读取线端口的数量；

根据所述控制线端口的数量和所述读取线端口的数量，确定引脚的数量；

根据所述引脚的数量，在所述布线层的各边缘分别设置双排引脚。

35.根据权利要求33所述的装置，其中，所述第一设置模块用于：

根据待制造的量子芯片的规格信息，确定引脚的数量；

根据所述引脚的数量，在与所述量子芯片对应的量子芯片版图的布线层的各边缘分别均布设置双排引脚，其中，同一边缘设置的双排引脚相错排布。

36.根据权利要求33所述的装置，其中，所述第一设置模块用于：

根据待制造的量子芯片的规格信息，确定与所述量子芯片对应的量子芯片版图的各边缘的长度；

根据所述各边缘的长度，确定所述布线层的各边缘两端的特殊区域；

根据所述规格信息，确定引脚的数量；

根据所述引脚的数量，在所述各边缘两端的特殊区域之间的区域上分别设置双排引脚。

37.根据权利要求33所述的装置，其中，所述第一设置模块用于：

根据待制造的量子芯片的规格信息，确定与所述量子芯片对应的量子芯片版图的比特层的核心区域的外缘位置，其中，所述比特层的核心区域设置量子比特阵列、耦合器阵列以及读取腔阵列；

确定所述比特层的核心区域的外缘位置与所述量子芯片版图的布线层的各边缘之间的间距；

在所述间距大于阈值宽度的情况下，在所述布线层的各边缘分别设置双排引脚；其中，所述阈值宽度根据所述双排引脚的其中一排引脚的末端到另一排引脚的首端的长度之合确定。

38.根据权利要求33至37任一项所述的装置，还包括：

第二设置模块，用于根据待制造的量子芯片的规格信息，在与所述量子芯片对应的量子芯片版图的比特层设置M行×N列的量子比特阵列、耦合器阵列以及M行×N列的读取腔阵列；以及，根据所述量子比特阵列、耦合器阵列以及读取腔阵列，在所述量子芯片版图的布线层设置控制线端口阵列和M行×N列的读取腔端口阵列；

所述耦合器阵列包括M行×(N-1)列的横向耦合器阵列和(M-1)行×N列的纵向耦合器阵列，所述横向耦合器阵列中第i行的每个横向耦合器设置于所述量子比特阵列中第i行的两个量子比特之间；所述纵向耦合器阵列中第j列的每个纵向耦合器设置于所述量子比特阵列中第j列的两个量子比特之间；所述读取腔阵列中第i行的每个读取腔与所述量子比特阵列中第i行的每个量子比特一一对应设置；所述读取腔端口阵列中第i行的每个读取腔端口与所述量子比特阵列中第i行的每个量子比特一一对应设置，读取腔端口用于连接对应的量子比特和读取腔；所述控制线端口阵列包括M行×N列的第一端口阵列、M行×(N-1)列的第二端口阵列和(M-1)行×N列的第三端口阵列，所述第一端口阵列中第i行的每个第一端口与所述量子比特阵列中第i行的每个量子比特一一对应设置；所述第二端口阵列中第i行的每个第二端口设置于所述量子比特阵列中第i行的两个量子比特之间；所述第三端口阵列中的第j列的每个第三端口设置于所述量子比特阵列中第j列的两个量子比特之间；

其中，M为大于2的自然数、N为大于2的自然数、i为大于等于1的自然数、j为大于等于1的自然数。

39.根据权利要求38所述的装置，其中，所述布线模块用于：

将所述各边缘的双排引脚与所述布线层的核心区域设置的控制线端口阵列的各控制线端口和读取腔端口阵列的各读取腔端口对应连接，以完成所述量子芯片版图的布线。

40.根据权利要求39所述的装置，其中，所述布线模块用于：

第一确定子模块，用于确定所述布线层的核心区域设置的控制线端口阵列的各控制线端口；

第二确定子模块，用于确定所述布线层的核心区域设置的读取腔端口阵列的各读取腔端口；

第一布线子模块，用于将所述控制线端口阵列的各控制线端口连接的控制线和所述读取腔端口阵列的各读取腔端口连接的读取线，延伸至所述布线层的核心区域的外缘；

第二布线子模块，用于将延伸至所述布线层的核心区域的外缘的控制线和读取线，延伸至布线层区域，其中，所述布线层区域为所述布线层的核心区域的外缘与所述各边缘的双排引脚之间所形成的区域；

第三布线子模块，用于将位于所述布线层区域的控制线和读取线，与所述各边缘的双排引脚一一对应连接。

41.根据权利要求40所述的装置，其中，所述第一布线子模块用于：

第一配置子单元，用于在所述读取腔阵列的列数N小于等于阈值列数的情况下，为所述读取腔阵列的每一行的各读取腔配置一根读取线，所述读取线用于与所述比特层中位于同一行的各读取腔连接；

第一布线子单元，用于将所述控制线端口阵列的各控制线端口连接的控制线和所述读取腔阵列的每一行的各读取腔连接的读取线，延伸至所述布线层的核心区域的外缘。

42.根据权利要求40所述的装置，其中，所述第一布线子模块用于：

第二配置子单元，用于在所述读取腔阵列的列数N大于阈值列数的情况下，为所述读取腔阵列的每一行的各读取腔配置至少两根读取线，所述至少两根读取线中的每一根读取线用于与所述比特层中位于同一行的各读取腔中的部分读取腔连接；

第一布线子单元，用于将所述控制线端口阵列的各控制线端口连接的控制线和所述读取腔阵列的每一行的各读取腔连接的读取线，延伸至所述布线层的核心区域的外缘。

43.根据权利要求42所述的装置，其中，所述读取腔阵列中每一行的多个读取腔的长度不同，其中，所述多个读取腔中与同一根读取线连接的部分读取腔的长度相同。

44.根据权利要求41或42所述的装置，其中，所述第一布线子单元用于：

基于第二根读取线，确定相邻两根所述读取线之间的布线层区域为第一布线行区域；

将所述第一布线行区域划分为第一左区域、第一右区域和第一中间列；

将位于所述第一左区域内的所述控制线端口阵列的各控制线端口一一对应连接控制线；

将位于所述第一左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘；

将位于所述第一右区域内的所述控制线端口阵列的各控制线端口一一对应连接控制线；

将位于所述第一右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘；

将位于所述第一中间列内的所述控制线端口阵列的控制线端口连接控制线；

根据所述第一布线行区域内的预留布线空间，将所述第一中间列的控制线延伸至所述布线层的核心区域的左侧外缘和/或右侧外缘；

以及

基于所述比特层中第一行的各量子比特，以及与所述比特层中第一行的各读取腔连接的第一根读取线，确定第二布线行区域；

将所述第二布线行区域划分为第二左区域、第二右区域和第二中间列；

将位于所述第二左区域内的所述控制线端口阵列的各控制线端口一一对应连接控制线；

将位于所述第二左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘；

将位于所述第二右区域内的所述控制线端口阵列的各控制线端口一一对应连接控制线；

将位于所述第二右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘；

将位于所述第二中间列内的所述控制线端口阵列的控制线端口连接控制线；

根据所述第二布线行区域内的预留布线空间，将所述第二中间列的控制线延伸至所述布线层的核心区域的左侧外缘或右侧外缘。

45.根据权利要求41或42所述的装置，其中，所述第一布线子单元用于：

基于第二根读取线，确定相邻两根所述读取线之间的布线层区域为第一布线行区域；

在所述第一端口阵列的列数N为奇数的情况下，将所述第一布线行区域划分为第一左区域、第一右区域和第一中间列；其中，所述第一左区域和所述第一右区域内均分别包含：(N-1)/2个第一端口、(N-1)/2个第二端口、(N-1)/2个第三端口；所述第一中间列包含：(N-1)/2个第一端口和(N-1)/2个第三端口；

将位于所述第一左区域内的所述(N-1)/2个第一端口、所述(N-1)/2个第二端口、所述(N-1)/2个第三端口一一对应连接控制线；

将位于所述第一左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘；

将位于所述第一右区域内的所述(N-1)/2个第一端口、所述(N-1)/2个第二端口、所述(N-1)/2个第三端口一一对应连接控制线；

将位于所述第一右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘；

将位于所述第一中间列内的所述(N-1)/2个第一端口和所述(N-1)/2个第三端口连接控制线；

根据所述第一布线行区域内的预留布线空间，将所述第一中间列的控制线延伸至所述布线层的核心区域的左侧外缘和/或右侧外缘；

以及

基于所述比特层中第一行的各量子比特，以及与所述比特层中第一行的各读取腔连接的第一根读取线，确定第二布线行区域；

在所述第一端口阵列的列数N为奇数的情况下，将所述第二布线行区域划分为第二左区域、第二右区域和第二中间列；其中，所述第二左区域和所述第二右区域内均分别包含：(N-1)/2个第一端口和(N-1)/2个第二端口；所述第二中间列包含：(N-1)/2个第一端口；

将位于所述第二左区域内的所述(N-1)/2个第一端口和所述(N-1)/2个第二端口一一对应连接控制线；

将位于所述第二左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘；

将位于所述第二右区域内的所述(N-1)/2个第一端口和所述(N-1)/2个第二端口一一对应连接控制线；

将位于所述第二右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘；

将位于所述第二中间列内的所述(N-1)/2个第一端口连接控制线；

根据所述第二布线行区域内的预留布线空间，将所述第二中间列的控制线延伸至所述布线层的核心区域的左侧外缘或右侧外缘。

46.根据权利要求41或42所述的装置，其中，所述第一布线子单元用于：

基于第二根读取线，确定相邻两根所述读取线之间的布线层区域为第一布线行区域；

在所述第一端口阵列的列数N为偶数的情况下，将所述第一布线行区域划分为第一左区域、第一右区域和第一中间列；其中，所述第一左区域和所述第一右区域内均分别包含：N/2个第一端口、(N/2)-1个第二端口和N/2个第三端口；所述第一中间列包含：(N/2)-1个第二端口；

将位于所述第一左区域内的所述N/2个第一端口、所述(N/2)-1个第二端口和所述N/2个第三端口一一对应连接控制线；

将位于所述第一左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘；

将位于所述第一右区域内的所述N/2个第一端口、所述(N/2)-1个第二端口和所述N/2个第三端口一一对应连接控制线；

将位于所述第一右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘；

将位于所述第一中间列内的所述(N/2)-1个第二端口连接控制线；

根据所述第一布线行区域内的预留布线空间，将所述第一中间列的控制线延伸至所述布线层的核心区域的左侧外缘或右侧外缘；

以及

基于所述比特层中第一行的各量子比特，以及与所述比特层中第一行的各读取腔连接的第一根读取线，确定第二布线行区域；

在所述第一端口阵列的列数N为偶数的情况下，将所述第二布线行区域划分为第二左区域、第二右区域和第二中间列；其中，所述第二左区域和所述第二右区域内均分别包含：N/2个第一端口和(N/2)-1个第二端口；所述第二中间列包含：(N/2)-1个第二端口；

将位于所述第二左区域内的所述N/2个第一端口和所述(N/2)-1个第二端口一一对应连接控制线；

将位于所述第二左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘；

将位于所述第二右区域内的所述N/2个第一端口和所述(N/2)-1个第二端口一一对应连接控制线；

将位于所述第二右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘；

将位于所述第二中间列内的所述(N/2)-1个第二端口连接控制线；

根据所述第二布线行区域内的预留布线空间，将所述第二中间列的控制线延伸至所述布线层的核心区域的左侧外缘或右侧外缘。

47.根据权利要求44所述的装置，其中，所述将位于所述第一左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘，包括：

根据所述第一布线行区域的间距和对应所述第一布线行区域的所述比特层的量子比特的尺寸，确定所述第一布线行区域的剩余布线空间；

根据所述第一左区域内的所述控制线端口阵列的各控制线端口一一对应连接控制线，确定所述第一左区域内的控制线数量；

根据所述剩余布线空间和所述控制线数量，计算布线间隙；

根据所述布线间隙，将位于所述第一左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘。

48.根据权利要求47所述的装置，其中，所述根据所述布线间隙，将位于所述第一左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘，包括：

将位于所述第一左区域内且靠近所述布线层的核心区域的左侧外缘的控制线端口连接的控制线确定为第一基准控制线；

将所述第一基准控制线，沿所述控制线端口阵列的列的第一方向延伸预设长度；

根据所述第一基准控制线延伸的预设长度和所述布线间隙，确定所述第一左区域内沿所述第一方向延伸的其余控制线端口连接的控制线的延伸长度；

将沿所述第一方向延伸的各控制线，延伸至所述布线层的核心区域的左侧外缘。

49.根据权利要求48所述的装置，还包括：

根据沿所述第一方向延伸的各控制线在所述剩余布线空间内所占用的第一空间，确定所述剩余布线空间剩余的第二空间；

将最靠近所述布线层的核心区域的左侧外缘的未沿第一方向延伸控制线的控制线端口连接的控制线确定为第二基准控制线；

将所述第二基准控制线，沿所述控制线端口阵列的列的第二方向延伸预设长度；其中，所述第二方向与所述第一方向反向；

根据所述第二基准控制线延伸的预设长度和所述布线间隙，确定所述第一左区域内沿所述第二方向延伸的其余控制线端口连接的控制线的延伸长度；

将沿所述第二方向延伸的各控制线，延伸至所述布线层的核心区域的左侧外缘。

50.根据权利要求47所述的装置，其中，所述根据所述布线间隙，将位于所述第一左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘，包括：

根据所述布线间隙和所述第一中间列的控制线数量，确定所述第一左区域的预留布线空间，用于使所述第一中间列的控制线可经由所述第一左区域的预留布线空间，延伸至所述布线层的核心区域的左侧外缘；

根据所述第一左区域的预留布线空间和所述布线间隙，将位于所述第一左区域内的控制线和读取线，延伸至所述布线层的核心区域的左侧外缘。

51.根据权利要求44所述的装置，其中，所述将位于所述第一右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘，包括：

根据所述第一布线行区域的间距和对应所述第一布线行区域的所述比特层的量子比特的尺寸，确定所述第一布线行区域的剩余布线空间；

根据所述第一右区域内的所述控制线端口阵列的各控制线端口一一对应连接控制线，确定所述第一右区域内的控制线数量；

根据所述剩余布线空间和所述控制线数量，计算布线间隙；

根据所述布线间隙，将位于所述第一右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘。

52.根据权利要求51所述的装置，其中，所述根据所述布线间隙，将位于所述第一右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘，包括：

将位于所述第一右区域内且靠近所述布线层的核心区域的右侧外缘的控制线端口连接的控制线确定为第一基准控制线；

将所述第一基准控制线，沿所述控制线端口阵列的列的第一方向延伸预设长度；

根据所述第一基准控制线延伸的预设长度和所述布线间隙，确定所述第一右区域内沿所述第一方向延伸的其余控制线端口连接的控制线的延伸长度；

将沿所述第一方向延伸的各控制线，延伸至所述布线层的核心区域的右侧外缘。

53.根据权利要求52所述的装置，还包括：

根据沿所述第一方向延伸的各控制线在所述剩余布线空间内所占用的第一空间，确定所述剩余布线空间剩余的第二空间；

将最靠近所述布线层的核心区域的右侧外缘的未沿第一方向延伸控制线的控制线端口连接的控制线确定为第二基准控制线；

将所述第二基准控制线，沿所述控制线端口阵列的列的第二方向延伸预设长度；其中，所述第二方向与所述第一方向反向；

根据所述第二基准控制线延伸的预设长度和所述布线间隙，确定所述第一右区域内沿所述第二方向延伸的其余控制线端口连接的控制线的延伸长度；

将沿所述第二方向延伸的各控制线，延伸至所述布线层的核心区域的右侧外缘。

54.根据权利要求51所述的装置，其中，所述根据所述布线间隙，将位于所述第一右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘，包括：

根据所述布线间隙和所述第一中间列的控制线数量，确定所述第一右区域的预留布线空间，用于使所述第一中间列的控制线可经由所述第一右区域的预留布线空间，延伸至所述布线层的核心区域的右侧外缘；

根据所述第一右区域的预留布线空间和所述布线间隙，将位于所述第一右区域内的控制线和读取线，延伸至所述布线层的核心区域的右侧外缘。

55.根据权利要求40所述的装置，其中，所述第二布线子模块用于：

第一分区子模块，用于根据所述布线层的第一边缘设置的双排引脚的数量，确定所述布线层的核心区域的第一分区，其中，所述第一分区临近所述第一边缘；

第二分区子模块，用于根据所述布线层的第二边缘设置的双排引脚的数量，确定所述布线层的核心区域的第二分区，其中，所述第二分区临近所述第二边缘，所述第二边缘与所述第一边缘相对设置；

中间分区子模块，用于根据所述第一分区和所述第二分区，确定所述布线层的核心区域的中间分区，其中，所述中间分区位于所述第一分区和所述第二分区之间，所述中间分区的两端分别对应所述布线层相对设置的第三边缘和第四边缘；

第一延伸子模块，用于将位于所述第一分区的延伸至所述布线层的核心区域的外缘的控制线和读取线，延伸至所述第一分区和所述第一边缘之间的布线层区域；

第二延伸子模块，用于将位于所述第二分区的延伸至所述布线层的核心区域的外缘的控制线和读取线，延伸至所述第二分区和所述第二边缘之间的布线层区域；

第三延伸子模块，用于将位于所述中间分区的延伸至所述布线层的核心区域的外缘且临近所述第三边缘的控制线和读取线，延伸至所述中间分区和所述第三边缘之间的布线层区域；

第四延伸子模块，用于将位于所述中间分区的延伸至所述布线层的核心区域的外缘且临近所述第四边缘的控制线和读取线，延伸至所述中间分区和所述第四边缘之间的布线层区域；

其中，所述布线层区域为所述布线层的核心区域的外缘与所述各边缘的双排引脚之间所形成的区域。

56.根据权利要求55所述的装置，其中，所述第一分区内的各控制线端口连接的控制线的端口数量和各读取腔端口连接的读取线的端口数量之合与所述第一边缘设置的双排引脚的数量相同；

所述第二分区内的各控制线端口连接的控制线的端口数量和各读取腔端口连接的读取线的端口数量之合与所述第二边缘设置的双排引脚的数量相同；

所述中间分区内的各控制线端口连接的控制线的端口数量和各读取腔端口连接的读取线的端口数量之合与所述第三边缘设置的双排引脚和第四边缘设置的双排引脚的数量之合相同。

57.根据权利要求55所述的装置，其中，所述第一延伸子模块用于：

将位于所述第一分区的延伸至所述布线层的核心区域的外缘且临近所述第三边缘的控制线和读取线，沿所述布线层的核心区域的外缘依次向第三方向延伸一次、向第四方向延伸一次、再向所述第三方向延伸一次，以延伸至所述第一分区和所述第一边缘之间的布线层区域；

将位于所述第一分区的延伸至所述布线层的核心区域的外缘且临近所述第四边缘的控制线和读取线，沿所述布线层的核心区域的外缘依次向第三方向延伸一次、向第五方向延伸一次、再向所述第三方向延伸一次，以延伸至所述第一分区和所述第一边缘之间的布线层区域；

其中，所述第四方向与所述第五方向反向。

58.根据权利要求55所述的装置，其中，所述第二延伸子模块用于：

将位于所述第二分区的延伸至所述布线层的核心区域的外缘且临近所述第三边缘的控制线和读取线，沿所述布线层的核心区域的外缘依次向第六方向延伸一次、向第四方向延伸一次、再向所述第六方向延伸一次，以延伸至所述第二分区和所述第二边缘之间的布线层区域；

将位于所述第二分区的延伸至所述布线层的核心区域的外缘且临近所述第四边缘的控制线和读取线，沿所述布线层的核心区域的外缘依次向第六方向延伸一次、向第五方向延伸一次、再向所述第六方向延伸一次，以延伸至所述第二分区和所述第二边缘之间的布线层区域；

其中，所述第四方向与所述第五方向反向。

59.根据权利要求55所述的装置，其中，所述第三延伸子模块用于：

将位于所述中间分区的延伸至所述布线层的核心区域的外缘且临近所述第三边缘的第一部分的控制线和读取线，沿所述布线层的核心区域的外缘依次向第三方向延伸一次、再向第五方向延伸一次，以延伸至所述中间分区和所述第三边缘之间的布线层区域；

将位于所述中间分区的延伸至所述布线层的核心区域的外缘且临近所述第三边缘的第二部分的控制线和读取线，沿所述布线层的核心区域的外缘依次向第六方向延伸一次、再向第五方向延伸一次，以延伸至所述中间分区和所述第三边缘之间的布线层区域。

60.根据权利要求55所述的装置，其中，所述第四延伸子模块用于：

将位于所述中间分区的延伸至所述布线层的核心区域的外缘且临近所述第四边缘的第一部分的控制线和读取线，沿所述布线层的核心区域的外缘依次向第三方向延伸一次、再向第四方向延伸一次，以延伸至所述中间分区和所述第四边缘之间的布线层区域；

将位于所述中间分区的延伸至所述布线层的核心区域的外缘且临近所述第四边缘的第二部分的控制线和读取线，沿所述布线层的核心区域的外缘依次向第六方向延伸一次、再向第四方向延伸一次，以延伸至所述中间分区和所述第四边缘之间的布线层区域。

61.根据权利要求40所述的装置，其中，所述第三布线子模块用于：

将所述各边缘的双排引脚的端口进行对齐处理；

将位于所述布线层区域的控制线和读取线，与进行端口对齐处理后的各边缘的双排引脚一一对应连接。

62.一种经典电子设备，包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1至29中任一项所述的方法。

63.一种存储有计算机指令的非瞬时计算机可读存储介质，其中，所述计算机指令用于使所述计算机执行根据权利要求1至29中任一项所述的方法。

64.一种计算机程序产品，包括计算机程序，所述计算机程序在被处理器执行时实现根据权利要求1至29中任一项所述的方法。

Images