CN114021519A - 链状量子芯片的布线方法、装置、电子设备及存储介质 - Google Patents

Abstract

本公开提供了一种链状量子芯片的布线方法，涉及数据处理技术领域，尤其涉及量子计算领域。具体实现方案为：按照链状量子芯片的多个引脚与链状量子比特上多个量子比特的入口之间的对应关系，分别对多个引脚以及多个入口进行编码；多个引脚中包括与该链状量子比特的延伸方向平行的多个第一引脚；确定出第一入口和第一目标引脚并连接，其中，该第一入口的横坐标与该第一目标引脚的横坐标之间的距离满足第一预设条件；根据剩余入口的编码以及剩余引脚的编码，一一对应连接各剩余入口以及各剩余引脚。该方案可以实现快速、准确的自动化布图，且易于扩展到包含任意个量子比特的链状量子芯片上，极大地提高整个量子芯片设计的效率。

Description

链状量子芯片的布线方法、装置、电子设备及存储介质

技术领域

本公开涉及量子计算领域，尤其涉及量子芯片设计领域，具体涉及一种链状量子芯片的布线方法、装置、电子设备及存储介质。

背景技术

因为针对量子芯片的多层布局技术尚未成熟，现有的主流超导量子芯片仍然将量子比特和控制线都放在同一个芯片的同一层上。之前的量子芯片因为具有规模小、量子比特数目少、布局简单等特点，所以常常采用人工布线或从经典的超大规模集成电路设计(VLSI)技术中借鉴的迷宫布线(maze routing)方案。但是，随着量子芯片越来越复杂，特别是包含链状结构的量子芯片中的量子比特数目越来越多，无法继续采用人工或迷宫布线的方案解决量子芯片——特别是包含多个量子比特的链状量子芯片的布线问题。

发明内容

本公开提供了一种链状量子芯片的布线方法、装置、电子设备以及存储介质。

根据本公开的一方面，提供了一种链状量子芯片的布线方法，该方法包括：

按照链状量子芯片的多个引脚与链状量子比特上多个量子比特的入口之间的对应关系，分别对该多个引脚以及多个入口进行编码；该多个引脚包括多个第一引脚，该多个第一引脚与该链状量子比特的延伸方向平行；

从该多个入口中确定出第一入口，以及从该多个第一引脚中确定出第一目标引脚，其中，该第一入口的横坐标与该第一目标引脚的横坐标之间的距离满足第一预设条件；

连接该第一入口与该第一目标引脚；

根据剩余入口的编码以及剩余引脚的编码，一一对应连接各剩余入口以及各剩余引脚。

采用本方法，可以精准、快速地得到链状量子比特芯片布线的最优解，整个过程不需要人工干预，真正实现自动化芯片布线，极大地提高整个超导量子芯片设计的效率；且本方法扩展性强，不管链状量子比特中包括多少个单个量子比特，都可以使用本方法。

根据本公开的另一方面，提供了一种链状量子芯片的布线装置，该装置包括：

编码模块，用于按照链状量子芯片的多个引脚与链状量子比特上多个量子比特的入口之间的对应关系，分别对该多个引脚以及多个入口进行编码；该多个引脚包括多个第一引脚，该多个第一引脚与该链状量子比特的延伸方向平行；

第一确定模块，用于从该多个入口中确定出第一入口，以及从该多个第一引脚中确定出第一目标引脚，其中，该第一入口的横坐标与该第一目标引脚的横坐标之间的距离满足第一预设条件；

第一连接模块，用于连接该第一入口与该第一目标引脚；

第二连接模块，用于根据剩余入口的编码以及剩余引脚的编码，一一对应连接各剩余入口以及各剩余引脚。

根据本公开的另一方面，提供了一种链状量子芯片，包括：

链状量子比特，包括多个量子比特，该量子比特包括至少一个入口，；

多个引脚，与链状量子比特的多个入口的编码一一对应；该多个引脚包括多个第一引脚，该多个第一引脚与该链状量子比特的延伸方向平行；

多个连接线，分别连接编码相对应的引脚和入口；

该多个入口中包括第一入口，该多个第一引脚中包括第一目标引脚，其中，该第一入口的横坐标与该第一目标引脚的横坐标之间的距离满足第一预设条件；该多个连接线中包括第一连接线，连接于该第一入口与该第一目标引脚之间。

根据本公开的另一方面，提供了一种电子设备，包括：

至少一个处理器；以及

与该至少一个处理器通信连接的存储器；其中，

该存储器存储有可被该至少一个处理器执行的指令，该指令被该至少一个处理器执行，以使该至少一个处理器能够执行本公开任一实施例中的方法。

根据本公开的另一方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，该计算机指令用于使计算机执行本公开任一实施例中的方法。

根据本公开的另一方面，提供了一种计算机程序产品，包括计算机程序/指令，其特征在于，该计算机程序/指令被处理器执行时实现本公开任一实施例中的方法。

应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。

附图说明

附图用于更好地理解本方案，不构成对本公开的限定。其中：

图1是根据本公开一实施例的一维链状构型量子比特的示意图；

图2是根据本公开一实施例的链状量子芯片引脚布局的示意图；

图3是根据本公开一实施例的链状量子芯片的布线方法的流程示意图；

图4是根据本公开一实施例的链状量子芯片的匹配方法的示意图；

图5是根据本公开一实施例的链状量子芯片的布线方法的示意图；

图6是根据本公开另一实施例的链状量子芯片的布线方法的示意图；

图7是根据本公开又一实施例的链状量子芯片的布线方法的示意图；

图8是根据本公开再一实施例的链状量子芯片的布线方法的示意图；

图9是根据本公开另一实施例的链状量子芯片的布线方法的流程示意图；

图10是根据本公开一实施例的链状量子芯片的布线装置的示意图；

图11是根据本公开另一实施例的链状量子芯片的示意图；

图12是用来实现本公开实施例的链状量子芯片的布线方法的电子设备的框图。

具体实施方式

以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。

本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。本文中术语“第一”、“第二”表示指代多个类似的技术用语并对其进行区分，并不是限定顺序的意思，或者限定只有两个的意思，例如，第一特征和第二特征，是指代有两类/两个特征，第一特征可以为一个或多个，第二特征也可以为一个或多个。

另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。

量子计算是一种遵循量子力学规律调控量子信息单元进行计算的新型计算模式。量子计算硬件的核心是相互连接的大量量子比特。这些相互连接的量子比特共同构成量子计算的中央处理单元，我们一般称为量子处理器(Quantum Processing Unit，QPU)。目前已经有多种不同的技术方案用来实现物理量子比特，并用大量相互连接的物理比特构成量子处理器。这其中，有几种方案可以实现物理比特在小规模二维结构上的整合，这些集成在硅、蓝宝石表面的物理比特集群一般简称为量子芯片。超导量子芯片因为最贴近集成电路、技术最成熟，是目前的研究热点。

量子处理器和经典的CPU相同，不是与外界隔离的系统。相反，它们需要和外界交换能量、信息。外界通过读取线和控制线向量子芯片中的量子比特施加特定的磁通或微波信号以期实现对量子态的控制和读取，从而交互信息。和集成电路相似，读取线和控制线并不直接从外界接触量子比特，而是连接到芯片的边缘，然后通过芯片上的共面波导最终把信号传给量子比特。芯片的布线问题，讨论的实际上是芯片上的共面波导的设计问题。

共面波导(Coplanar Waveguide)是一种芯片上的平面结构，在本公开中，所有的芯片上的“导线”(传递信号、能量等)都是共面波导，包括读取线控制线等等；读取谐振腔也是由共面波导制成的结构。控制和读取线是由共面波导制成的。共面波导和平时所关心的“导线”相似但不同。共面波导是芯片上的一种结构，可以实现导线的功能，但不能和导线一样在三维空间里任意连接。

现有技术中，针对结构简单的量子芯片，布线时只需把量子比特上所对应的线连接到芯片边缘的引脚上即可，常用的有两种主流的布线方式：

第一种是人工布线，即通过工程师的实验经验手动设计每一根线的位置。

第二种是从经典的超大规模集成电路设计(VLSI)技术中借鉴的迷宫布线(mazerouting)方案。迷宫布线的主要实现方案是广度优先搜索。首先，将整张芯片网格化；其中已经有了元件的地方不能通过引线，需要在网格中有所标识。然后，对其中一组起点和终点执行深度优先搜索，找出一条不需要穿过已有结构的路径。标记这条路径经过的网格，然后执行下一组起点和终点，直到全部布线结束或找不到最短路径。在找不到最短路径时，一般会废弃现有方案，或修改现有方案中几条线的走向，然后重新迷宫布线。

但是，针对上述第一种人工布线，应用场景只能在量子比特数目特别小、构造特别简单的量子芯片上，在规模大的情况下如仍然使用人工布线方案，会消耗大量人力，应用范围也比较有限，难以自动化。同时，人工布线的方案高度依赖工程师本人的经验，在新结构、新要求的情况下难以应对。

针对上述第二种迷宫布线方案，其中包括的广度优先搜索本身是贪心算法，不能总是保证给出全局最优方案，有时甚至无法给出解决方案。然后，对于一维链状等已经成熟的结构上，迷宫布线的时间开销过大。

作为芯片尺寸突破经典物理极限的逻辑必然，同时也是后摩尔时代标志性的技术，量子计算获得了很大的关注。现如今，无论从应用层面、算法层面、还是硬件层面，量子计算都取得了一定的进展；与此同时也面临着诸多难题和挑战。在量子硬件层面，以目前被工业界广泛认可的超导电路为例，1999年诞生时的电荷量子比特(charge qubit)构型只有1纳秒的相干时间，现在的构型可以达到100微秒甚至毫秒量级。此外，从规模上来看，50-100数量级的超导量子比特的芯片也逐渐成熟。其中量子比特是实现量子计算的基本单元，超导量子比特有多种构型，例如电荷量子比特、相位量子比特、磁通量子比特等。随后，为提升超导量子比特的相干时间，Transmon、X-mon(也被写为Xmon)等构型陆续被提出。其中X-mon构型的量子比特是目前最受欢迎的设计方案之一，是一种重要的量子比特的结构，首次实现量子霸权的超导电路就是基于X-mon实现的。量子器件设计参数的定量化和高效化，是突破量子比特规模进一步提升的逻辑必然，同时也是实现量子大规模集成电路的基础。X-mon由两部分构成：约瑟夫森结和与之并联的电容。与之对应的，决定X-mon性能的关键参数分别是约瑟夫森结的电感以及串联电容的大小。

一般而言，一个量子比特需要直接连接1到2条控制线到芯片边界(取决于量子比特的种类)，还需要连接一条读取线到由弯曲的共面波导制成的读取谐振腔中，最后再连接到几个相邻比特共用的读取总线上。出于对量子芯片良品率等的考虑，量子芯片上的导线不能经过已有的量子比特等结构，也尽可能少地相互交叉。布线问题处理的是如何给出一种方案，让芯片上的导线能从比特连接到芯片的边界，同时尽量满足上述的要求和限制。

一维链是一种所有量子比特沿一条直线排布的构型，本领域中，一维链状量子比特也常被直接称为链状量子比特。相邻的量子比特有天然的电容耦合，很方便两比特量子门的实现。一般而言，一维链上的量子比特以X-mon(上文中提到的量子比特的一种形式)为主，因为它有多个末端的特点便于电容耦合；transmon(量子比特的另一种形式)理论上也可以使用一维链状构型。

如图1所示，一维链状构型一般多个比特通过各自的谐振腔连接到同一根读取线上，这一根读取线一般和一维链所在直线平行。图中虚线圈起来的十字状的构造为一个X-mon量子比特，该量子比特有四个头，四个头并非完全等价：仅有一个头上有约瑟夫森结(图中的下方)，可以理解成量子比特的核心，其他的三个头都是用来和其他量子比特交互的。在两种控制线中，有一种控制线是需要和约瑟夫森结交互的，因此需要放在下方，另一种可以放在侧面。在公开中，十字上只有入口位置，没有出口位置，因为外界接线不会焊到X-mon上。图中一维链上包括25个X-mon量子比特；X-mon量子比特上方的一条直线是读取总线，中间的结构是谐振腔。

本公开中并不涉及读取线和谐振腔的设置，默认在布线之前，读取线和谐振腔已经存在且在芯片的一侧，这样布线主要会在矩形芯片的另外三条边上设置引脚(也叫作出口，本公开示例图中引脚均为五边形)，如图2所示。取决于读取线两个引脚的位置，可以布线的区域一般是芯片上挖去一维链的剩余部分，即图2中的左侧、右侧和下侧的引脚与链状量子比特围起来的区域。

本公开设计了一种可以高效、准确地为包含链状量子比特结构的量子芯片布线的自动化实现方案，即提供一种链状量子芯片(也称为链状超导量子芯片)的布线方法，具体请参照图3，其为本公开的实施例中提供的一种链状量子芯片的布线方法的流程图。该方法可以包括以下步骤：

步骤S101：按照链状量子芯片的多个引脚与链状量子比特上多个量子比特的入口之间的对应关系，分别对该多个引脚以及多个入口进行编码；该多个引脚包括多个第一引脚，该多个第一引脚与该链状量子比特的延伸方向平行；

一示例中，按照从左到右的顺序将链状量子芯片的多个引脚与链状量子比特上多个量子比特的入口进行匹配，如图4所示，也可按照从右到左的顺序进行匹配，本公开中不做具体限定。在链状量子芯片上将沿底边布置的多个引脚定义为第一引脚，第一引脚与链状量子比特的延伸方向平行。

步骤S102：从该多个入口中确定出第一入口，以及从该多个第一引脚中确定出第一目标引脚，其中，该第一入口的横坐标与该第一目标引脚的横坐标之间的距离满足第一预设条件；

一示例中，该第一预设条件可以是入口的横坐标与其对应的引脚的横坐标距离最近，选出横坐标距离最近的入口及对应的引脚作为第一入口和第一目标引脚，并记录相应的编号，其中，第一目标引脚必须为延底边布置的引脚之一。如图4所示，第一入口和第一目标引脚的编号为10。也可以根据实际情况设置第一预设条件，比如入口的横坐标与其对应的引脚的横坐标距离小于某一具体阈值，选出唯一的一组入口和引脚。

步骤S103：连接该第一入口与该第一目标引脚；

步骤S104：根据剩余入口的编码以及剩余引脚的编码，一一对应连接各剩余入口以及各剩余引脚。

一示例中，按照一一对应的关系，连接入口以及对应的引脚，其中，连接线必须延垂直或水平的方向延伸，且连接线之间不能有交叉。

需要特别说明的是，在链状量子芯片上的布线方案遵循的原则主要是划分直角梯形、分出口方向处理。划分直角梯形是指在每个方向上找出最短路径，然后在路径的两侧分别布线；分出口方向处理是指在左、下、右三个方向分别处理。

值得注意的是，在阐述本公开的方案时，距离和间隔固定仅仅是为了布线的美观，同时也更易于展示方案的重点。实践中，如果使用自定义的距离，本方案依旧适用。同时，尽管作为示例的是Xmon的情况，本方案对transmon同样适用。

采用上述示例进行布线，可以有如下优点：

1、高度自动化，提升布线效率。采用上述方法可以实现自动化布线，芯片设计师和实验人员可避免复杂的手工布线，节约资源和成本。此外，作为量子芯片设计中一维链设计的重要部分，有了一维链自动布线方案，极大地提高整个超导量子芯片的全流程设计的效率。

2、扩展性强。链状量子比特易于扩展，面对延长的一维链，在计算过程中按照延长后的一维链状量子比特个数进行布线即可。而且，可以通过把一些二维结构排列成一维链的方式构造新的结构，届时我们的一维链布线方案也可以修改之后迁移运用。

3、稳定性高。比起不稳定、可能需要推倒重来的迷宫算法，这种方案更加稳定，而且总能给出可接受的布线方案。

一示例中，上述步骤S103具体包括：经过第一中间点连接该第一入口与该第一目标引脚，该第一中间点的纵坐标满足：

y1＝y_bot+l+2*r (1)

其中，公式(1)中y_bot为该多个第一引脚的纵坐标，因为多个第一引脚与该链状量子比特的延伸方向平行，因此第一引脚的纵坐标都相等，r是布线转弯半径，l是布线最小长度。具体地，布线时从第一入口出，延垂直方向走到第一中间点，第一中间点的横坐标与第一入口相同，然后拐弯延水平方向抵达第一目标引脚，再拐弯与第一目标引脚相连，因此，此处在计算时考虑到两个转弯半径。采用本示例，可以在确定横坐标最接近的入口和对应引脚之后，进行具体布线，该线也是垂直方向上最短的一根线，采用经过第一中间点的方法，可以快速、准确地确定该条线，且该线不会与其余布线产生交叉。

一示例中，上述步骤S104具体包括：

对于每个剩余第一引脚，分别经过对应的第二中间点和第三中间点连接至编码相对应的入口，与该剩余第一引脚相连接的第二中间点和第三中间点的纵坐标满足：

y2＝((j-p)*y_in+(p-1)*y_bot)/(j-1) (2)

上述公式(2)中，j为该第一目标引脚的编码，p为该剩余第一引脚的编码，在计算不同引脚的布线时p值不同，y_in为与该剩余第一引脚相连接的入口的纵坐标，本公开中所有入口的纵坐标值相等。一示例中，从任一与剩余第一引脚对应的入口中出，延垂直方向走到第二中间点，然后向对应的引脚方向转弯，沿水平方向走到第三中间点，该第三中间点的x值等于对应的引脚的x值，然后再从第三中间点拐弯，沿垂直方向直行抵达对应的引脚。采用本示例，可以对底边上剩余的引脚进行布线，布线结果准确、快速，且各个线之间不会产生交叉。

一示例中，该多个引脚包括多个第二引脚，该多个第二引脚位于该链状量子比特的一侧，且与该链状量子比特的延伸方向垂直，如图4所示，1-5和16-20都属于第二引脚，即，布置在芯片左侧或右侧的引脚就是第二引脚。

一示例中，步骤S104具体包括：从该多个入口中确定出第二入口，以及从该多个第二引脚中确定第二目标引脚和第三目标引脚，其中，该第三目标引脚的编码与远离该第一目标引脚的第一引脚的编码相邻；该第二入口对应的第四中间点的纵坐标与该第二目标引脚的纵坐标之间的距离满足第二预设条件，其中，该第二入口对应的第四中间点的纵坐标满足：

y3＝((j–p1)*y_in1+(p1-1)*y_out1)/(j-1) (3)

上述公式(3)中，p1为该第二目标引脚的编码，y_in1为该第二入口的纵坐标，y_out1为该第三目标引脚的纵坐标，该第三目标引脚其实是侧边上最接近底边，也是纵坐标最低的引脚。

所述满足第二预设条件，其实就是按照预设条件找到满足该预设条件的入口和引脚，且该引脚属于侧边上的引脚。一示例中，因为所有与侧边引脚连接的导线都先需要垂直走一段，再向侧边拐弯，因此先通过公式(3)计算出垂直走之后的中间点的纵坐标，然后找到垂直方向上距离最近的一对入口和引脚；该第二预设条件也可以是一个阈值，找到中间点和对应的引脚在纵坐标上满足该阈值的一对，此处不做过多设定。

经过该第四中间点，连接该第二入口与所述第二目标引脚；

根据当前剩余入口的编码以及剩余第二引脚的编码，一一对应连接各当前剩余入口以及各剩余第二引脚。

一示例中，确定第二入口及其对应的第二目标引脚，该第二目标引脚是第二引脚中的一个，如图4所示，本示例中第二目标引脚的编号是3。第二入口及其对应的第二目标引脚是纵坐标最接近的一对入口和引脚。在布线时，延垂直方向走到第四中间点，然后向对应的引脚方向转弯，沿水平方向走到另一个中间点，该中间点的x值为：

x＝x_out_left+2*r+dx (4)

其中，r为拐弯半径，dx是横坐标上的最小线长，x_out_left是第二引脚的横坐标；然后，再向对应的引脚方向转弯，沿垂直方向走到下一个中间点，该中间点的y值为：

y＝y_out[p]+r (5)

其中，y_out[p]是指第p个引脚的纵坐标。

再转弯后延水平方向走dx抵达对应的引脚。采用该方案，可以最快速、准确地找到与侧边上引脚之间最短的一条线，接下来会以这条线为界限，划分为多个区域分别进行布线，为之后的侧边布线打好基础。

一示例中，从该多个第一引脚中确定出第四目标引脚，其中，该第四目标引脚的编码与远离该第二目标引脚的第二引脚相邻，即是底边上最靠近侧边的引脚；

对于每个在该第二目标引脚和该第四目标引脚之间的第二引脚，分别经过对应的第五中间点和第六中间点连接至编码相对应的入口，该第五中间点和该第六中间点的纵坐标满足：

y4＝((j–p2)*y_in2+(p2-1)*y_out1)/(j-1) (6)

其中，公式(6)的p2为该第二目标引脚和该第四目标引脚之间的第二引脚的编码，y_in2为与该第二目标引脚和该第四目标引脚之间的第二引脚对应的入口的纵坐标；

该第六中间点的横坐标满足：

x1＝((p2-i)*x_left+(sep1–p2)*x_out_left)/(sep1–i) (7)

公式(7)中，i为第二目标引脚的编码，x_left为该第四目标引脚的横坐标，sep1为该第四目标引脚的编码，x_out_left为该第二引脚的横坐标。

一示例中，从入口出来后先沿垂直方向走线到第五中间点，再向对应的引脚方向转弯，沿水平方向走到第六中间点，再向对应的引脚方向转弯，沿垂直方向走到对应引脚同高度的位置，然后转弯，延水平方向走直至抵达对应的引脚。采用该方案，可以自动地为侧下方的引脚进行布线，布线快速、准确。

一示例中，从该多个入口中确定出第三入口，该第三入口朝向该第二引脚所在列，将与该第三入口编码对应的引脚确定为第五目标引脚，即，将与链状量子比特最边上量子比特横向入口对应的引脚作为第五目标引脚；

对于每个在该第二目标引脚和该第五目标引脚之间的第二引脚，分别经过对应的第七中间点和第八中间点连接至编码相对应的入口，该第七中间点和该第八中间点的纵坐标满足：

y5＝((j–p3)*y_in3+(p3-1)*y_out1)/(j-1) (8)

公式(8)中，p3为该第二目标引脚和该第五目标引脚之间的第二引脚的编码，y_in3为与该第二目标引脚和该第五目标引脚之间的第二引脚对应的入口的纵坐标；

该第八中间点的横坐标满足：

x2＝(p3*x_out_left+(i–p3)*x_0)/i (9)

公式(9)中，x_0为该链状量子比特靠近该第二引脚的端点的坐标；

将该第五目标引脚经过第九中间点连接至该第三入口，该第九中间点的横坐标满足：

x3＝(x_out_left+(i-1)*x_0)/i (10)

采用本示例，在入口并不是冲向边侧的情况下，布线时先垂直走到第七中间点，再转弯，沿水平方向走到第八中间点，再转弯延垂直走到与对应引脚纵坐标等高的位置，在转弯抵达终点与对应的引脚相连。

在入口冲向边侧的情况下，先沿水平方向走到第九中间点，然后转弯，沿垂直方向走到与对应引脚纵坐标等高的位置，再转弯，连接对应的引脚。

采用本示例，可以自动地为侧上方的引脚进行布线，并且在布线时，考虑到边侧的入口可能有出口冲向侧边的情况，因此考虑到不同的出口方向进行布线，保证布线结果更加准确。

需要说明的是，上述示例中边侧的布线方法可以使用在芯片的左侧引脚或右侧引脚，在实际布线过程中，一般先布完一边，另外一边按照同样的方法操作即可，具体可参考下文中的具体方案。

还需补充说明的是，如果芯片上的引脚是严格轴对称的，一维链状量子比特也是轴对称的且该对称轴与引脚的对称轴重合，则可以只计算芯片半边的布线，另外半边完全按照镜像对称的方式获得相应的布线，而不需要重复计算，进一步提升了布线的效率。

应用本公开实施例的一具体方案包括如下内容：

步骤一：预处理，确定读取线在芯片边缘的出口位置。

该步骤中，在已存在读取线、谐振腔和一维链状量子比特的基础上，布置好引脚并记录位置，如图5所示，具体包括如下步骤：

a)分配引脚位置。首先，以每个量子比特连接2条控制线为例，按照等间距的原则为X-mon量子比特的一维链排布2*n(n为量子比特数)+2*m(2*m为多出的引脚个数，也被称为占位引脚，为了下一步在底部边界留出空间)个引脚在可布线矩形剩余区域的三个边界(芯片的左、下、右侧)，如图5所示，一共有10个X-mon量子比特，如果每个量子比特布2条控制线，需要20个对应的引脚，但是图5中设置了22个未连线的引脚，在沿芯片下侧排列的多个引脚中，将两端的两个引脚作为多出的引脚，用于和其余芯片相连接。需要特别指出的是，本示例中选择10个量子比特仅仅是因为绘制和计算方便，本方案也允许在其他量子比特数目、自定义距离的情况下求解。同理，选择每个量子比特有两条连接线也是因为绘制和计算方便，本方案也允许每个量子比特有一条或更多条连接线。

b)在底边的左右两个角落各去掉m个引脚。留下的底边引脚中，最左边和最右边引脚的横坐标记为x_left和x_right。

c)左侧所有引脚的横坐标统一记作x_out_left，右侧记作x_out_right。

步骤二：记录相关参数(也被称为标定边界)

该步骤中，获得X-mon量子比特上所有入口以及对应的引脚的相关参数，具体包括：

a)根据从左到右的原则给每个引脚找到对应的Xmon上的入口位置，基于该对应关系进行编码(也叫作出入口编号)，具体如图4所示，然后记录芯片上所有入口、引脚的坐标，比如第p个入口的横坐标为x_in[p]，第p个引脚的横纵坐标为x_out[p]，y_out[p]，底边上所有引脚的横坐标是相等的，记为y_bot。

b)将底边上最左边的引脚编号记作sep1(本申请中sep1＝6)，将右侧边上最下面的引脚的编号记作和sep2(本申请中sep2＝16)。

c)在底边上的引脚中，选出横坐标和对应入口引脚最接近的。它的编号记作j，如图4所示，本示例中j＝10。如果有两个引脚的横坐标与对应入口的距离相等，选编号小的那个作为j。

d)需要说明的是，X-mon量子比特有两类入口，第一类是侧面入口，只有一维链两端的量子比特有；第二类是下方入口，一维链中的所有量子比特都有下方入口，且一维链上所有量子比特的下方入口的纵坐标相等，记作y_in；底边出口的纵坐标记作y_bot。针对1和sep1之间的第p个入口(也是第p个引脚)，用如下公式计算第p个引脚对应的布线中间点纵坐标y_p：

y_p＝((j-p)*y_in+(p-1)*y_out[sep1-1])/(j-1)

本示例中，j＝10，y_in是一维链上量子比特的纵坐标，y_out[sep1-1]指的是左侧边上距离底边最近的引脚的纵坐标，本示例中是编号为5的引脚的纵坐标。参考图6，可以看出，通过上述公式，可以快速计算出第2-5个引脚对应的纵坐标y_2～y_5。

e)选出左侧引脚中纵坐标和所对应的布线中间点纵坐标y_p最接近的(最短路线)，它的编号记作i；如图7所示，所有左侧引脚的纵坐标标注y_out[p]，比较y_out[p]和y_p确定后，确定本示例中i＝3。

f)在右侧用和左侧同样的方式找出最短路线对应的编号为k，本示例中k＝18.

g)一维链两端的横坐标为x_0和x_1，转弯半径r，水平方向上最小线长dx、垂直方向上最小布线长度dx，可以限定不分水平方向或垂直方向，最小布线长度均为l，需要说明的是，除了在步骤三的c)f)i)三个步骤中，在布线的时候由于该转弯半径比较小，可以忽略不计。

步骤三：布线，具体包括左侧布线和右侧布线，如图8所示，针对不同编号的入口和引脚，应用不同的公式进行布线，需要强调的是，本申请在布线时，不对布线的先后顺序做限定，也就是说，可以任意选择先布线的入口和对应的引脚，均在本申请的保护范围内。需要说明的是，本公开中布线转弯都为90°。

a)p＝1(左上角第一根线)：

i.延水平方向走线到第一个中间点，其中，该中间点的y值与对应的入口的y值相等，x值为：x＝(x_out_left+(i-1)*x_0)/i；

ii.向编号为1的引脚的方向转弯，延垂直方向走到第二个中间点，该中间点的y值为：y＝y_out[1]，其中，y_out[1]为编号为1的引脚的纵坐标；

iii.转弯，延水平方向直走直至与对应的引脚连接。

此步骤布的是左上角第一根线，此时p＝1。这条线首先向左，然后右转向上，最后左转抵达。

b)1<p<i(从左上角第二根到左侧最短的一根；左上方第一个直角梯形，本示例中对应的是编号为2的入口和引脚之间的连线)：

i.延垂直方向走线到第一个中间点，该中间点的x值为对应的入口的x值，y值为：y＝((j-p)*y_in+(p-1)*y_out[sep1-1])/(j-1)，其中，y_out[sep1-1]为左侧最后一个引脚的y值；

ii.向对应的引脚方向转弯，沿水平方向走到第二个中间点，该中间点的x值为：x＝(p*x_out_left+(i-p)*x_0)/i；

iii.向对应的引脚方向转弯，延垂直方向走到第三个中间点，该中间点的y值为：y＝y_out[p]，即对应的引脚的纵坐标。

iv.向对应的引脚方向转弯，抵达终点与对应的引脚相连。

此步骤在图8中是p＝2的情况：线先向右转两次，然后向左转抵达目标。图示线先向下，然后右转，再右转向上，走到y坐标对齐时左转抵达。

c)p＝i(左侧最短路径，本示例中i＝3)：

i.沿垂直方向走线到第一个中间点，该中间点的x值为对应的入口的x值，y值为：y＝((j-p)*y_in+(p-1)*y_out[sep1-1])/(j-1)

ii.向对应的引脚方向转弯，沿水平方向走到第二个中间点，该中间点的x值为：x＝x_out_left+2*r+dx，其中，r为拐弯半径，dx是最小线长；

iii.向对应的引脚方向转弯，沿垂直方向走到第三个中间点，该中间点的y值为：y＝y_out[p]+r；

iv.转弯后延水平方向走dx抵达对应的引脚。

此步骤是p＝i(本示例中i＝3)的情况：左侧最短的一根线。首先向右转，然后直行直到x坐标离目标很近，最后右转再左转抵达。

d)i<p<sep1(左侧剩余的线，第二个直角梯形，本示例中对应的是编号4或5的入口和引脚之间的连线):

i.沿垂直方向走线到第一个中间点，该中间点的x值为对应的入口的x值，y值为：y＝((j-p)*y_in+(p-1)*y_out[sep1-1])/(j-1)；

ii.向对应的引脚方向转弯，沿水平方向走到第二个中间点，该中间点的x值为：x＝((p-i)*x_left+(sep1-p)*x_out_left)/(sep1–i)；

iii.向对应的引脚方向转弯，沿垂直方向走到第三个中间点，该中间点的y值和出口y值y_out[p]相差r；

iv.向对应的引脚方向转弯，延水平方向走直至抵达对应的引脚。此时是p<6(p>i)的情况。此时，首先直行走到左转时不会和上一条线碰撞处，然后右转，然后左转向下抵达目标的纵(y)坐标，最后右转抵达。

e)sep1<＝p<j(中部左侧布线：从中部最左侧的一条到中部最短的一根；第三个直角梯形；本示例中对应的是编号6-9的入口和引脚之间的连线)：

i.沿垂直方向走线到第一个中间点，该中间点的x值为对应的入口的x值，y值为：y＝((j-p)*y_in+(p-1)*y_bot)/(j-1)；

ii.向对应的引脚方向转弯，沿水平方向走到第二个中间点，该中间点的x值为：x＝x_out[p]；

iii.向对应的引脚方向转弯，沿垂直方向直行抵达对应的引脚。此步骤中，先向下，走得比上一根远，以至于右转不会碰撞的时候，右转对准出口的x坐标，然后左转向下抵达。

f)p＝j(中部最短路径，本示例中j＝10):

i.沿垂直方向走线到第一个中间点，该中间点的x值为对应的入口的x值，y值为：走到y＝y_bot+dy+2*r；

ii.向对应的引脚方向转弯后直行至x坐标与出口的x坐标x_out[j]相差r

iii.向左或向右转弯至向下的方向，直行dy，抵达对应的引脚。dy是在垂直方向上的布线最小线长，有些情况下也用l代替。此步骤是p＝j的最短路线的情况。此时，先向下，走到很接近出口的时候，右转对准出口的x坐标，然后左转向下抵达。

g)j<p<sep2(中部右侧布线：从中部最短的一根到中部最右侧的一条；第四个直角梯形，本示例中最右侧的一条布线是编号为15的线)：

i.沿垂直方向走线到第一个中间点，该中间点的x值为对应的入口的x值，y值为：y＝((p-j)*y_in+(2*n-p)*y_bot)/(2*n-j)，其中，n为量子比特的个数，2*n为出口的个数或者线的条数；

ii.向对应的引脚方向转弯，沿水平方向走到第二个中间点，该中间点的x值为：x＝x_out[p]；

iii.向对应的引脚方向转弯，沿垂直方向直行抵达对应的引脚。此步骤是j<p<sep2的情况。此时，先向下走,给下一根线留足空间，以至于右转不会碰撞的时候，右转对准出口的x坐标，然后左转向下抵达。

h)sep2<p<k(右下方的线，第五个直角梯形，本示例中对应的是编号16、17的入口和引脚之间的连线):

i.沿垂直方向走线到第一个中间点，该中间点的x值为对应的入口的x值，y值为：y＝((p-j)*y_in+(2*n-p)*y_out[sep2])/(2*n-j)；

ii.向对应的引脚方向转弯，沿水平方向走到第二个中间点，该中间点的x值为：x＝((p–sep2+1)*x_out_right+(k-p)*x_out_right)/(k–sep2+1)

iii.向对应的引脚方向转弯，沿垂直方向走到第三个中间点，该中间点的y值为：y＝y_out[p]

iv.向对应的引脚方向转弯，延水平方向走直至抵达对应的引脚。此步骤是sep2<＝p<k的情况。此时，首先直行，留出足够的空间，走到左转时不会和下一条线碰撞处左转。之后，右转向下抵达目标的纵(y)坐标，最后左转抵达。

i)p＝k(左侧最短路径，本示例中k＝18)：

i.沿垂直方向走线到第一个中间点，该中间点的x值为对应的入口的x值，y值为：y＝((p-j)*y_in+(2*n-p)*y_out[sep2])/(2*n-j)；

ii.向对应的引脚方向转弯，沿水平方向走到第二个中间点，该中间点的x值为：x＝x_out_right-2*r–dx；

iii.向对应的引脚方向转弯，沿垂直方向走到第三个中间点，该中间点的y值为：y＝y_out[p]+r；

iv.转弯后延水平方向走dx抵达对应的引脚。

此步骤是p＝k(本示例中k＝18)的情况：右侧最短的一根线。首先向左转，然后直行直到x坐标离目标很近，最后左转再右转抵达。

j)k<p<2*n(从左上角第二根到左侧最短的一根；左上方第一个直角梯形，本示例中对应的是编号为19的入口和引脚之间的连线)：

i.延垂直方向走线到第一个中间点，该中间点的x值为对应的入口的x值，y值为：y＝((p-j)*y_in+(2*n-p)*y_out[sep2])/(2*n-j)；

ii.向对应的引脚方向转弯，沿水平方向走到第二个中间点，该中间点的x值为：x＝((2*n–p+1)*x_out_right+(p-k)*x_1)/(2*n–k+1)；

iii.向对应的引脚方向转弯，延垂直方向走到第三个中间点，该中间点的y值为：y＝y_out[p]；

iv.向对应的引脚方向转弯，抵达终点与对应的引脚相连。

此步骤是k<p<2n的情况。此时，首先直行走到左转时不会和上一条线碰撞处，同时为下一条线留出足够的空间，左转，然后右转向下抵达目标的纵(y)坐标，最后转抵达。

k)p＝2*n(左上角第一根线)：

i.延水平方向走线到第一个中间点，其中，该中间点的y值与对应的入口的y值相等，x值为：x＝(x_out_right+(2*n-k)*x_1)/(2*n–k+1)

ii.向编号为2*n的引脚的方向转弯，延垂直方向走到第二个中间点，该中间点的y值为：y＝y_out[2*n]；

iii.转弯，延水平方向直走直至与对应的引脚连接。

此步骤是p＝2n的情况。此时是右上角第一根线。这条线首先向右，然后左转向上，最后右转抵达。

至此，布线完毕，整个流程如图9所示，包括：预处理、标定边界、左侧布线和右侧布线。以上便是一维链十个量子比特的布线方案，使用本公开方案可以实现布线全流程的完全自动化。未来，这种方案不仅可以对不同量子比特数目的一维链使用，而且有望拓展到其他的链状结构，或者适配形状更加复杂的芯片，提升超导量子芯片设计的整体效率。需要强调的是，如果引脚和量子比特的布置满足轴对称，即按照上述方法布芯片半边的线即可，另外半边直接用镜像对称的方式得到相应的布线路径。

上述布线方案不仅可以对不同量子比特数目的一维链使用，而且有望拓展到其他的链状结构，或者适配形状更加复杂的芯片，提升超导量子芯片设计的整体效率。通过上述自动化的一维链布线方法，芯片设计师和实验人员可避免复杂的手工布线，节约资源和成本。此外，作为量子芯片设计中的重要部分，有了一维链自动布线方案，极大地提高整个超导量子芯片的全流程设计的效率。考虑到一维链量子比特易于扩展，在面对不同长度的一维链时，更换一维链中量子比特的个数即可。而且，可以通过把一些二维结构排列成一维链的方式构造新的结构，届时我们的一维链布线方案也可以修改之后迁移运用。比起现有技术中不稳定、可能需要推倒重来的迷宫算法，这种方案更加稳定，而且总能给出可接受的解。

如图10所示，本公开的实施例中提供一种链状量子芯片的布线装置1000，该装置包括：

编码模块1001，用于按照链状量子芯片的多个引脚与链状量子比特上多个量子比特的入口之间的对应关系，分别对该多个引脚以及多个入口进行编码；该多个引脚包括多个第一引脚，该多个第一引脚与该链状量子比特的延伸方向平行；

第一确定模块1002，用于从该多个入口中确定出第一入口，以及从该多个第一引脚中确定出第一目标引脚，其中，该第一入口的横坐标与该第一目标引脚的横坐标之间的距离满足第一预设条件；

第一连接模块1003，用于连接该第一入口与该第一目标引脚；

第二连接模块1004，用于根据剩余入口的编码以及剩余引脚的编码，一一对应连接各剩余入口以及各剩余引脚。

其中，该第一连接模块，用于：

经过第一中间点连接该第一入口与该第一目标引脚，该第一中间点的纵坐标满足：

y1＝y_bot+l+2*r；

其中，y_bot为该多个第一引脚的纵坐标，r是布线转弯半径，l是布线最小长度。

其中，该第二连接模块，用于：

对于每个剩余第一引脚，分别经过对应的第二中间点和第三中间点连接至编码相对应的入口，与该剩余第一引脚相连接的第二中间点和第三中间点的纵坐标满足：

y2＝((j-p)*y_in+(p-1)*y_bot)/(j-1)；

其中，j为该第一目标引脚的编码，p为该剩余第一引脚的编码，y_in为与该剩余第一引脚相连接的入口的纵坐标。

该装置中的多个引脚包括多个第二引脚，该多个第二引脚位于该链状量子比特的一侧，且与该链状量子比特的延伸方向垂直；

该第二连接模块，包括：

第一连接单元，用于从该多个入口中确定出第二入口，以及从该多个第二引脚中确定第二目标引脚和第三目标引脚，其中，该第三目标引脚的编码与远离该第一目标引脚的第一引脚的编码相邻；该第二入口对应的第四中间点的纵坐标与该第二目标引脚的纵坐标之间的距离满足第二预设条件，其中，该第二入口对应的第四中间点的纵坐标满足：

y3＝((j–p1)*y_in1+(p1-1)*y_out1)/(j-1)；

其中，p1为该第二目标引脚的编码，y_in1为该第二入口的纵坐标，y_out1为该第三目标引脚的纵坐标；

经过该第四中间点，连接该第二入口与该第二目标引脚；

第二连接单元，用于根据当前剩余入口的编码以及剩余第二引脚的编码，一一对应连接各当前剩余入口以及各剩余第二引脚。

其中，该第二连接单元用于：

从该多个第一引脚中确定出第四目标引脚，其中，该第四目标引脚的编码与远离该第二目标引脚的第二引脚相邻；

对于每个在该第二目标引脚和该第四目标引脚之间的第二引脚，分别经过对应的第五中间点和第六中间点连接至编码相对应的入口，该第五中间点和该第六中间点的纵坐标满足：

y4＝((j–p2)*y_in2+(p2-1)*y_out1)/(j-1)；

其中，p2为该第二目标引脚和该第四目标引脚之间的第二引脚的编码，y_in2为与该第二目标引脚和该第四目标引脚之间的第二引脚对应的入口的纵坐标；

该第六中间点的横坐标满足：

x1＝((p2-i)*x_left+(sep1–p2)*x_out_left)/(sep1–i)；

其中，i为第二目标引脚的编码，x_left为该第四目标引脚的横坐标，sep1为该第四目标引脚的编码，x_out_left为该第二引脚的横坐标。

从该多个入口中确定出第三入口，该第三入口朝向该第二引脚所在列，将与该第三入口编码对应的引脚确定为第五目标引脚；

对于每个在该第二目标引脚和该第五目标引脚之间的第二引脚，分别经过对应的第七中间点和第八中间点连接至编码相对应的入口，该第七中间点和该第八中间点的纵坐标满足：

y5＝((j–p3)*y_in3+(p3-1)*y_out1)/(j-1)；

其中，p3为该第二目标引脚和该第五目标引脚之间的第二引脚的编码，y_in3为与该第二目标引脚和该第五目标引脚之间的第二引脚对应的入口的纵坐标；

该第八中间点的横坐标满足：

x2＝(p3*x_out_left+(i–p3)*x_0)/i；

其中，x_0为该链状量子比特靠近该第二引脚的端点的坐标；

将该第五目标引脚经过第九中间点连接至该第三入口，该第九中间点的横坐标满足：

x3＝(x_out_left+(i-1)*x_0)/i。

本公开实施例各装置中的各模块的功能可以参见上述方法中的对应描述，在此不再赘述。

根据本公开的实施例，本公开还提供了一种链状量子芯片，如图11所示，包括：

链状量子比特，包括多个量子比特，该量子比特包括至少一个入口；

多个引脚，与链状量子比特的多个入口的编码一一对应；该多个引脚包括多个第一引脚，该多个第一引脚与该链状量子比特的延伸方向平行；

多个连接线，分别连接编码相对应的引脚和入口；

该多个入口中包括第一入口，该多个第一引脚中包括第一目标引脚，其中，该第一入口的横坐标与该第一目标引脚的横坐标之间的距离满足第一预设条件；该多个连接线中包括第一连接线，连接于该第一入口与该第一目标引脚之间。

该第一连接线包括：

第一中间点，经过该第一中间点连接该第一入口与该第一目标引脚，该第一中间点的纵坐标满足：

y1＝y_bot+l+2*r；

其中，y_bot为该多个第一引脚的纵坐标，r是布线转弯半径，l是布线最小长度。

每条连接线中均包括：

第二中间点和第三中间点，对于每个剩余第一引脚，分别经过对应的该第二中间点和第三中间点连接至编码相对应的入口，与该剩余第一引脚相连接的该第二中间点和第三中间点的纵坐标满足：

y2＝((j-p)*y_in+(p-1)*y_bot)/(j-1)；

其中，j为该第一目标引脚的编码，p为该剩余第一引脚的编码，y_in为与该剩余第一引脚相连接的入口的纵坐标。

其中，芯片包含的多个引脚中包括多个第二引脚，该多个第二引脚位于该链状量子比特的一侧，且与该链状量子比特的延伸方向垂直；

其中，该芯片包含的多个入口中包括第二入口，该多个第二引脚中包括第二目标引脚，该第二入口对应的第四中间点的纵坐标与该第二目标引脚的纵坐标之间的距离满足第二预设条件，其中，该第二入口对应的第四中间点的纵坐标满足：

y3＝((j–p1)*y_in1+(p1-1)*y_out1)/(j-1)；

其中，p1为该第二目标引脚的编码，y_in1为该第二入口的纵坐标，y_out1为该第三目标引脚的纵坐标；

多个连接线包括第二连接线，该第二连接线经过该第四中间点，连接该第二入口与该第二目标引脚；

其中，芯片包含的多个第二引脚中包括第三目标引脚，该第三目标引脚的编码与远离该第一目标引脚的第一引脚的编码相邻。

其中，芯片包含的多个第一引脚中包括该第四目标引脚，其中，该第四目标引脚的编码与远离该第二目标引脚的第二引脚相邻；

对于每个在该第二目标引脚和该第四目标引脚之间的第二引脚，分别经过对应的第五中间点和第六中间点连接至编码相对应的入口，该第五中间点和该第六中间点的纵坐标满足：

y4＝((j–p2)*y_in2+(p2-1)*y_out1)/(j-1)；

其中，p2为该第二目标引脚和该第四目标引脚之间的第二引脚的编码，y_in2为与该第二目标引脚和该第四目标引脚之间的第二引脚对应的入口的纵坐标；

该第六中间点的横坐标满足：

x1＝((p2-i)*x_left+(sep1–p2)*x_out_left)/(sep1–i)；

其中，i为第二目标引脚的编码，x_left为该第四目标引脚的横坐标，sep1为该第四目标引脚的编码，x_out_left为该第二引脚的横坐标。

其中，芯片包含的多个入口中包括第三入口，该第三入口朝向该第二引脚所在列，将与该第三入口编码对应的引脚确定为第五目标引脚；

对于每个在该第二目标引脚和该第五目标引脚之间的第二引脚，分别经过对应的第七中间点和第八中间点连接至编码相对应的入口，该第七中间点和该第八中间点的纵坐标满足：

y5＝((j–p3)*y_in3+(p3-1)*y_out1)/(j-1)；

其中，p3为该第二目标引脚和该第五目标引脚之间的第二引脚的编码，y_in3为与该第二目标引脚和该第五目标引脚之间的第二引脚对应的入口的纵坐标；

该第八中间点的横坐标满足：

x2＝(p3*x_out_left+(i–p3)*x_0)/i；

其中，x_0为该链状量子比特靠近该第二引脚的端点的坐标；

第九中间点，该第五目标引脚经过该第九中间点连接至该第三入口，该第九中间点的横坐标满足：

x3＝(x_out_left+(i-1)*x_0)/i。

本公开的技术方案中，所涉及的用户个人信息的获取，存储和应用等，均符合相关法律法规的规定，且不违背公序良俗。

根据本公开的实施例，本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。

图12示出了可以用来实施本公开的实施例的示例电子设备1200的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。

如图12所示，设备1200包括计算单元1201，其可以根据存储在只读存储器(ROM)1202中的计算机程序或者从存储单元1208加载到随机访问存储器(RAM)1203中的计算机程序，来执行各种适当的动作和处理。在RAM 1203中，还可存储设备1200操作所需的各种程序和数据。计算单元1201、ROM 1202以及RAM 1203通过总线1204彼此相连。输入/输出(I/O)接口1205也连接至总线1204。

设备1200中的多个部件连接至I/O接口1205，包括：输入单元1206，例如键盘、鼠标等；输出单元1207，例如各种类型的显示器、扬声器等；存储单元1208，例如磁盘、光盘等；以及通信单元1209，例如网卡、调制解调器、无线通信收发机等。通信单元1209允许设备1200通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

计算单元1201可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元1201的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元1201执行上文所描述的各个方法和处理，例如方法引脚与入口的匹配或是计算任一中间点。例如，在一些实施例中，方法计算中间点可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元1208。在一些实施例中，计算机程序的部分或者全部可以经由ROM 1202和/或通信单元1209而被载入和/或安装到设备1200上。当计算机程序加载到RAM 1203并由计算单元1201执行时，可以执行上文描述的方法中链状量子芯片设计布线的一个或多个步骤。备选地，在其他实施例中，计算单元1201可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行链状量子芯片布线方法。

本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。

可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)和互联网。

计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，也可以为分布式系统的服务器，或者是结合了区块链的服务器。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。

Claims (21)

1.一种链状量子芯片的布线方法，包括：

按照链状量子芯片的多个引脚与链状量子比特上多个量子比特的入口之间的对应关系，分别对所述多个引脚以及多个入口进行编码；所述多个引脚包括多个第一引脚，所述多个第一引脚与所述链状量子比特的延伸方向平行；

从所述多个入口中确定出第一入口，以及从所述多个第一引脚中确定出第一目标引脚，其中，所述第一入口的横坐标与所述第一目标引脚的横坐标之间的距离满足第一预设条件；

连接所述第一入口与所述第一目标引脚；

根据剩余入口的编码以及剩余引脚的编码，一一对应连接各剩余入口以及各剩余引脚。

2.根据权利要求1所述的方法，其中，所述的连接所述第一入口与所述第一目标引脚，包括：

经过第一中间点连接所述第一入口与所述第一目标引脚，所述第一中间点的纵坐标满足：

y1＝y_bot+l+2*r；

其中，y_bot为所述多个第一引脚的纵坐标，r是布线转弯半径，l是布线最小长度。

3.根据权利要求1所述的方法，其中，所述的根据剩余入口的编码以及剩余引脚的编码，一一对应连接各剩余入口以及各剩余引脚，包括：

对于每个剩余第一引脚，分别经过对应的第二中间点和第三中间点连接至编码相对应的入口，与所述剩余第一引脚相连接的第二中间点和第三中间点的纵坐标满足：

y2＝((j-p)*y_in+(p-1)*y_bot)/(j-1)；

其中，j为所述第一目标引脚的编码，p为所述剩余第一引脚的编码，y_in为与所述剩余第一引脚相连接的入口的纵坐标。

4.根据权利要求1-3中任一所述的方法，其中，所述多个引脚包括多个第二引脚，所述多个第二引脚位于所述链状量子比特的一侧，且与所述链状量子比特的延伸方向垂直；

其中，所述的根据剩余入口的编码以及剩余引脚的编码，一一对应连接各剩余入口以及各剩余引脚，包括：

从所述多个入口中确定出第二入口，以及从所述多个第二引脚中确定第二目标引脚和第三目标引脚，其中，所述第三目标引脚的编码与远离所述第一目标引脚的第一引脚的编码相邻；所述第二入口对应的第四中间点的纵坐标与所述第二目标引脚的纵坐标之间的距离满足第二预设条件，其中，所述第二入口对应的第四中间点的纵坐标满足：

y3＝((j–p1)*y_in1+(p1-1)*y_out1)/(j-1)；

其中，p1为所述第二目标引脚的编码，y_in1为所述第二入口的纵坐标，y_out1为所述第三目标引脚的纵坐标；

经过所述第四中间点，连接所述第二入口与所述第二目标引脚；

根据当前剩余入口的编码以及剩余第二引脚的编码，一一对应连接各当前剩余入口以及各剩余第二引脚。

5.根据权利要求4所述的方法，其中，所述的根据当前剩余入口的编码以及剩余第二引脚的编码，一一对应连接各当前剩余入口以及各剩余第二引脚，包括：

从所述多个第一引脚中确定出第四目标引脚，其中，所述第四目标引脚的编码与远离所述第二目标引脚的第二引脚相邻；

对于每个在所述第二目标引脚和所述第四目标引脚之间的第二引脚，分别经过对应的第五中间点和第六中间点连接至编码相对应的入口，所述第五中间点和所述第六中间点的纵坐标满足：

y4＝((j–p2)*y_in2+(p2-1)*y_out1)/(j-1)；

其中，p2为所述第二目标引脚和所述第四目标引脚之间的第二引脚的编码，y_in2为与所述第二目标引脚和所述第四目标引脚之间的第二引脚对应的入口的纵坐标；

所述第六中间点的横坐标满足：

x1＝((p2-i)*x_left+(sep1–p2)*x_out_left)/(sep1–i)；

其中，i为第二目标引脚的编码，x_left为所述第四目标引脚的横坐标，sep1为所述第四目标引脚的编码，x_out_left为所述第二引脚的横坐标。

6.根据权利要求4所述的方法，其中，所述的根据当前剩余入口的编码以及剩余第二引脚的编码，一一对应连接各当前剩余入口以及各剩余第二引脚，包括：

从所述多个入口中确定出第三入口，所述第三入口朝向所述第二引脚所在列，将与所述第三入口编码对应的引脚确定为第五目标引脚；

对于每个在所述第二目标引脚和所述第五目标引脚之间的第二引脚，分别经过对应的第七中间点和第八中间点连接至编码相对应的入口，所述第七中间点和所述第八中间点的纵坐标满足：

y5＝((j–p3)*y_in3+(p3-1)*y_out1)/(j-1)；

其中，p3为所述第二目标引脚和所述第五目标引脚之间的第二引脚的编码，y_in3为与所述第二目标引脚和所述第五目标引脚之间的第二引脚对应的入口的纵坐标；

所述第八中间点的横坐标满足：

x2＝(p3*x_out_left+(i–p3)*x_0)/i；

其中，x_0为所述链状量子比特靠近所述第二引脚的端点的坐标；

将所述第五目标引脚经过第九中间点连接至所述第三入口，所述第九中间点的横坐标满足：

x3＝(x_out_left+(i-1)*x_0)/i。

7.一种链状量子芯片的布线装置，包括：

编码模块，用于按照链状量子芯片的多个引脚与链状量子比特上多个量子比特的入口之间的对应关系，分别对所述多个引脚以及多个入口进行编码；所述多个引脚包括多个第一引脚，所述多个第一引脚与所述链状量子比特的延伸方向平行；

第一确定模块，用于从所述多个入口中确定出第一入口，以及从所述多个第一引脚中确定出第一目标引脚，其中，所述第一入口的横坐标与所述第一目标引脚的横坐标之间的距离满足第一预设条件；

第一连接模块，用于连接所述第一入口与所述第一目标引脚；

第二连接模块，用于根据剩余入口的编码以及剩余引脚的编码，一一对应连接各剩余入口以及各剩余引脚。

8.根据权利要求7所述的装置，其中，所述第一连接模块，用于：

经过第一中间点连接所述第一入口与所述第一目标引脚，所述第一中间点的纵坐标满足：

y1＝y_bot+l+2*r；

其中，y_bot为所述多个第一引脚的纵坐标，r是布线转弯半径，l是布线最小长度。

9.根据权利要求7所述的装置，其中，所述第二连接模块，用于：

对于每个剩余第一引脚，分别经过对应的第二中间点和第三中间点连接至编码相对应的入口，与所述剩余第一引脚相连接的第二中间点和第三中间点的纵坐标满足：

y2＝((j-p)*y_in+(p-1)*y_bot)/(j-1)；

其中，j为所述第一目标引脚的编码，p为所述剩余第一引脚的编码，y_in为与所述剩余第一引脚相连接的入口的纵坐标。

10.根据权利要求7-9中任一所述的装置，其中，所述多个引脚包括多个第二引脚，所述多个第二引脚位于所述链状量子比特的一侧，且与所述链状量子比特的延伸方向垂直；

其中，所述第二连接模块，包括：

第一连接单元，用于从所述多个入口中确定出第二入口，以及从所述多个第二引脚中确定第二目标引脚和第三目标引脚，其中，所述第三目标引脚的编码与远离所述第一目标引脚的第一引脚的编码相邻；所述第二入口对应的第四中间点的纵坐标与所述第二目标引脚的纵坐标之间的距离满足第二预设条件，其中，所述第二入口对应的第四中间点的纵坐标满足：

y3＝((j–p1)*y_in1+(p1-1)*y_out1)/(j-1)；

其中，p1为所述第二目标引脚的编码，y_in1为所述第二入口的纵坐标，y_out1为所述第三目标引脚的纵坐标；

经过所述第四中间点，连接所述第二入口与所述第二目标引脚；

第二连接单元，用于根据当前剩余入口的编码以及剩余第二引脚的编码，一一对应连接各当前剩余入口以及各剩余第二引脚。

11.根据权利要求10所述的装置，其中，所述第二连接单元用于：

从所述多个第一引脚中确定出第四目标引脚，其中，所述第四目标引脚的编码与远离所述第二目标引脚的第二引脚相邻；

对于每个在所述第二目标引脚和所述第四目标引脚之间的第二引脚，分别经过对应的第五中间点和第六中间点连接至编码相对应的入口，所述第五中间点和所述第六中间点的纵坐标满足：

y4＝((j–p2)*y_in2+(p2-1)*y_out1)/(j-1)；

其中，p2为所述第二目标引脚和所述第四目标引脚之间的第二引脚的编码，y_in2为与所述第二目标引脚和所述第四目标引脚之间的第二引脚对应的入口的纵坐标；

所述第六中间点的横坐标满足：

x1＝((p2-i)*x_left+(sep1–p2)*x_out_left)/(sep1–i)；

其中，i为第二目标引脚的编码，x_left为所述第四目标引脚的横坐标，sep1为所述第四目标引脚的编码，x_out_left为所述第二引脚的横坐标。

12.根据权利要求10所述的装置，其中，所述第二连接单元用于：

从所述多个入口中确定出第三入口，所述第三入口朝向所述第二引脚所在列，将与所述第三入口编码对应的引脚确定为第五目标引脚；

对于每个在所述第二目标引脚和所述第五目标引脚之间的第二引脚，分别经过对应的第七中间点和第八中间点连接至编码相对应的入口，所述第七中间点和所述第八中间点的纵坐标满足：

y5＝((j–p3)*y_in3+(p3-1)*y_out1)/(j-1)；

其中，p3为所述第二目标引脚和所述第五目标引脚之间的第二引脚的编码，y_in3为与所述第二目标引脚和所述第五目标引脚之间的第二引脚对应的入口的纵坐标；

所述第八中间点的横坐标满足：

x2＝(p3*x_out_left+(i–p3)*x_0)/i；

其中，x_0为所述链状量子比特靠近所述第二引脚的端点的坐标；

将所述第五目标引脚经过第九中间点连接至所述第三入口，所述第九中间点的横坐标满足：

x3＝(x_out_left+(i-1)*x_0)/i。

13.一种链状量子芯片，包括：

链状量子比特，包括多个量子比特，所述量子比特包括至少一个入口；

多个引脚，与链状量子比特的多个入口的编码一一对应；所述多个引脚包括多个第一引脚，所述多个第一引脚与所述链状量子比特的延伸方向平行；

多个连接线，分别连接编码相对应的引脚和入口；

所述多个入口中包括第一入口，所述多个第一引脚中包括第一目标引脚，其中，所述第一入口的横坐标与所述第一目标引脚的横坐标之间的距离满足第一预设条件；所述多个连接线中包括第一连接线，连接于所述第一入口与所述第一目标引脚之间。

14.根据权利要求13所述的芯片，所述第一连接线包括：

第一中间点，经过所述第一中间点连接所述第一入口与所述第一目标引脚，所述第一中间点的纵坐标满足：

y1＝y_bot+l+2*r；

其中，y_bot为所述多个第一引脚的纵坐标，r是布线转弯半径，l是布线最小长度。

15.根据权利要求13所述的芯片，所述连接线包括：

第二中间点和第三中间点，对于每个剩余第一引脚，分别经过对应的所述第二中间点和第三中间点连接至编码相对应的入口，与所述剩余第一引脚相连接的所述第二中间点和第三中间点的纵坐标满足：

y2＝((j-p)*y_in+(p-1)*y_bot)/(j-1)；

其中，j为所述第一目标引脚的编码，p为所述剩余第一引脚的编码，y_in为与所述剩余第一引脚相连接的入口的纵坐标。

16.根据权利要求13-15中任一所述的芯片，其中，所述多个引脚中包括多个第二引脚，所述多个第二引脚位于所述链状量子比特的一侧，且与所述链状量子比特的延伸方向垂直；

所述多个第二引脚中包括第三目标引脚，所述第三目标引脚的编码与远离所述第一目标引脚的第一引脚的编码相邻；

所述多个入口中包括第二入口，所述多个第二引脚中包括第二目标引脚，所述第二入口对应的第四中间点的纵坐标与所述第二目标引脚的纵坐标之间的距离满足第二预设条件，其中，所述第二入口对应的第四中间点的纵坐标满足：

y3＝((j–p1)*y_in1+(p1-1)*y_out1)/(j-1)；

其中，p1为所述第二目标引脚的编码，y_in1为所述第二入口的纵坐标，y_out1为所述第三目标引脚的纵坐标；

所述多个连接线包括第二连接线，所述第二连接线经过所述第四中间点，连接所述第二入口与所述第二目标引脚。

17.根据权利要求16所述的芯片，其中，所述多个第一引脚中包括第四目标引脚，其中，所述第四目标引脚的编码与远离所述第二目标引脚的第二引脚相邻；

对于每个在所述第二目标引脚和所述第四目标引脚之间的第二引脚，分别经过对应的第五中间点和第六中间点连接至编码相对应的入口，所述第五中间点和所述第六中间点的纵坐标满足：

y4＝((j–p2)*y_in2+(p2-1)*y_out1)/(j-1)；

其中，p2为所述第二目标引脚和所述第四目标引脚之间的第二引脚的编码，y_in2为与所述第二目标引脚和所述第四目标引脚之间的第二引脚对应的入口的纵坐标；

所述第六中间点的横坐标满足：

x1＝((p2-i)*x_left+(sep1–p2)*x_out_left)/(sep1–i)；

其中，i为第二目标引脚的编码，x_left为所述第四目标引脚的横坐标，sep1为所述第四目标引脚的编码，x_out_left为所述第二引脚的横坐标。

18.根据权利要求16所述的芯片，其中，所述多个入口中包括第三入口，所述第三入口朝向所述第二引脚所在列，将与所述第三入口编码对应的引脚确定为第五目标引脚；

对于每个在所述第二目标引脚和所述第五目标引脚之间的第二引脚，分别经过对应的第七中间点和第八中间点连接至编码相对应的入口，所述第七中间点和所述第八中间点的纵坐标满足：

y5＝((j–p3)*y_in3+(p3-1)*y_out1)/(j-1)；

其中，p3为所述第二目标引脚和所述第五目标引脚之间的第二引脚的编码，y_in3为与所述第二目标引脚和所述第五目标引脚之间的第二引脚对应的入口的纵坐标；

所述第八中间点的横坐标满足：

x2＝(p3*x_out_left+(i–p3)*x_0)/i；

其中，x_0为所述链状量子比特靠近所述第二引脚的端点的坐标；

所述第五目标引脚经过第九中间点连接至所述第三入口，所述第九中间点的横坐标满足：

x3＝(x_out_left+(i-1)*x_0)/i。

19.一种电子设备，包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-6中任一项所述的方法。

20.一种存储有计算机指令的非瞬时计算机可读存储介质，其中，所述计算机指令用于使所述计算机执行根据权利要求1-6中任一项所述的方法。

21.一种计算机程序产品，包括计算机程序，所述计算机程序在被处理器执行时实现根据权利要求1-6中任一项所述的方法。

Images