CN116227391B - 可容错的约瑟夫森结阵、动态三进制设计方法及设备 - Google Patents

可容错的约瑟夫森结阵、动态三进制设计方法及设备 Download PDF

Info

Publication number
CN116227391B
CN116227391B CN202310189237.8A CN202310189237A CN116227391B CN 116227391 B CN116227391 B CN 116227391B CN 202310189237 A CN202310189237 A CN 202310189237A CN 116227391 B CN116227391 B CN 116227391B
Authority
CN
China
Prior art keywords
josephson junction
junction array
array
josephson
junctions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310189237.8A
Other languages
English (en)
Other versions
CN116227391A (zh
Inventor
曹文会
杨二昆
李劲劲
马孟泽
钟源
钟青
乔瓛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Metrology
Original Assignee
National Institute of Metrology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Metrology filed Critical National Institute of Metrology
Priority to CN202310189237.8A priority Critical patent/CN116227391B/zh
Publication of CN116227391A publication Critical patent/CN116227391A/zh
Application granted granted Critical
Publication of CN116227391B publication Critical patent/CN116227391B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及一种可容错的约瑟夫森结阵、动态三进制设计方法及设备，所述方法包括步骤：预先设计约瑟夫森结阵为动态三进制结阵；测试分析制作完成的约瑟夫森结阵是否出现超导短路；若是，则判断超导短路导致段中缺失的结数是否超出预设的缺失结数阈值；若未超出，则判断该约瑟夫森结阵正常。在约瑟夫森结阵的制作出现超导短路导致的结数缺失问题时，采用本发明的可容错的设计方法，使得约瑟夫森结阵仍可以正常工作，并且其电压输出精度不受影响。

Description

可容错的约瑟夫森结阵、动态三进制设计方法及设备
技术领域
本发明属于电子信息技术领域，具体涉及一种可容错的约瑟夫森结阵、动态三进制设计方法及设备。
背景技术
可编程的约瑟夫森结阵是根据约瑟夫森效应设计制作的超导体量子器件，在一个芯片上制作数个到数万个串连在一起的约瑟夫森结，即构成了约瑟夫森结阵，约瑟夫森结阵在直流偏置电流和微波辐照的共同作用下产生电压台阶。该电压台阶具有稳定和准确的特性，因此约瑟夫森结阵可以被用作电压基准的关键部件。现有的可编程约瑟夫森结阵基本上是基于二进制或者三进制分段的。但是在制作约瑟夫森结阵的过程中，实际制作出来的约瑟夫森结有可能会比设计的少一个结，比如某段的9个结的变成了8个结，将会导致约瑟夫森结阵出现超导短路，从而导致该段中的结无效，这个二进制或者三进制分段就是不完备的，从而导致制作得到的约瑟夫森结阵的输出电压不稳定，导致制作不良率提高，生产成本居高不下。
发明内容
为了克服现有技术存在的上述问题，本发明提供一种可容错的约瑟夫森结阵、动态三进制设计方法及设备，用于解决现有技术中存在的上述问题。
一种可容错的约瑟夫森结阵动态三进制设计方法，所述约瑟夫森结阵用于芯片器件，所述方法包括步骤：
S1.预先设计约瑟夫森结阵为动态三进制结阵；
S2.测试分析制作完成的约瑟夫森结阵是否出现超导短路；
S3.若是，则判断超导短路导致段中缺失的结数是否超出预设的缺失结数阈值；
S4.若未超出，则判断该约瑟夫森结阵正常。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，还包括S2.若否，则约瑟夫森结阵正常工作。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述动态三进制结阵中的各结数满足如下关系：an+1/3<an≤3an-1,其中，an为某一段中的约瑟夫森结数，且为整数；n表示某一段，取值为0，1，2，3，4...,N，其中N为整数，表示动态三进制分为N段。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，设m为约瑟夫森结数的组合值，如果m满足以下条件：
则m用an数组来表示为：其中，α为小于1的系数，a0为对应约瑟夫森结阵所有段中的最小结数，bn的取值为-1、0或1。
本发明还提供了一种可容错的约瑟夫森结阵，所述约瑟夫森结阵采用本发明所述的方法获得。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述约瑟夫森结阵包括两个超导体层及在所述两个超导体层之间设置一个势垒层，所述势垒层中设置有约瑟夫森结。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述约瑟夫森结阵输出电压，所述电压的大小由约瑟夫森结数和工作频率决定。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述约瑟夫森结阵的输出电压满足关系：其中KJ为约瑟夫森常数，m'为约瑟夫森结数，由约瑟夫森结数的组合值计算得到，f为所述可容错的约瑟夫森结阵的工作频率。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述工作频率可调，使得所述可编程约瑟夫森结阵的输出电压值连续。
本发明还提供了一种电子设备，所述电子设备包括：
存储器，存储有可执行指令；
处理器，所述处理器运行所述存储器中的所述可执行指令，以实现本发明所述的容错方法。
本发明的有益效果
与现有技术相比，本发明有如下有益效果：
本发明可容错的约瑟夫森结阵动态三进制设计方法，所述方法包括步骤：预先设计约瑟夫森结阵为动态三进制结阵；测试分析制作完成的约瑟夫森结阵是否出现超导短路；若是，则判断超导短路导致段中缺失的结数是否超出预设的缺失结数阈值；若未超出，则判断该约瑟夫森结阵正常，从而为约瑟夫森结提供完整的可编程整数序列，在约瑟夫森结阵的制作出现超导短路导致的结数缺失问题时，采用本发明的可容错的设计方法，约瑟夫森结阵仍可以正常工作，并且其电压输出精度不受影响。
附图说明
图1为本发明的方法流程图；
图2为本发明的可编程约瑟夫森结阵的分布示意图；
图3为本发明的约瑟夫森结的结构示意图；
图4为本发明的电子设备结构示意图。
具体实施方式
为了更好的理解本发明的技术方案，本发明内容包括但不限于下文中的具体实施方式，相似的技术和方法都应该视为本发明保护的范畴之内。为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
应当明确，本发明所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
如图1所示，本发明的可容错的约瑟夫森结阵动态三进制设计方法，所述方法包括步骤：
S1.预先设计约瑟夫森结阵为动态三进制结阵；
S2.测试分析制作完成的约瑟夫森结阵是否出现超导短路，测试手段采用现有的已知方法来实现，本发明不作赘述；
S3.若是，则判断超导短路所在段中缺失的结数是否超出预设的缺失结数阈值，对于约瑟夫森结阵中的每一段中的阈值不同，具体详见下面的描述；
S4.若未超出，则判断该约瑟夫森结阵正常。
其中，若S2中结果为否，即经测试未出现超导短路，则判断该约瑟夫森结阵正常；
若S3中的段中缺失的结数超出预设的缺失结数阈值，则表明该约瑟夫森结阵不合格。
可编程约瑟夫森结阵制作过程中，实时进行检测是否出现了超导短路，出现超导短路会导致其所在的某一段的约瑟夫森结的个数少于预设的个数，在这种情况下，制作得到的可编程约瑟夫森结阵在后续提供输出电压时，则将会导致输出电压不稳定和不连续，因此，本发明提出可容错的设计方法，用于克服这种缺陷。。
本发明的约瑟夫森结阵为可编程结阵，所述S1中预先设计约瑟夫森结阵为动态三进制结阵，具体包括：设定动态三进制数组an满足如下的关系：
an+1/3<an≤3an-1 (1),
其中，an为某一段中的约瑟夫森结数，且为整数；n表示某一段，取值为0，1,2,3,4...,N，其中N为整数，表示动态三进制分为N段；
设m为约瑟夫森结数的组合值，如果m满足以下条件：
则m用an数组来表示为：
其中，α小于1的权重系数，a0为对应约瑟夫森结阵所有段中的最小结数，为大于等于1的任何整数值，αa0代表一个余数，bn的取值为-1、0或1，从而本发明的动态三进制数组具有一定的容错性，例如，本发明预先设计的约瑟夫森结阵的动态三进制结阵的数组为：a0＝1、a1＝3、a2＝8、a3＝20、a4＝50、a5＝140、a6＝400、a7＝1150、a8＝3400、a9＝8000....，采用这个数组制作可编程约瑟夫森结阵，数组中的每一个数代表可编程约瑟夫森结阵每一段中的约瑟夫森结数，从以上分段中选择某个或某几个an进行组合，通过上述公式(3)的计算得到的m值，该m值可编程约瑟夫森结阵输出电压时需要用到，且m值的大小可通过对bn赋予不同的取值来进行调整。
本发明还提供了一种可容错的可编程约瑟夫森结阵，通过本发明的设计方法得到。在采用预先设计的动态三进制数组制作约瑟夫森结阵，在制造完成后，进行检测分析时，在超导短路所在段中缺失的结数未超出预设的缺失结数阈值时，该可编程约瑟夫森结阵还是可正常工作的，还是采用a0＝1、a1＝3、a2＝8、a3＝20、a4＝50、a5＝140、a6＝400、a7＝1150、a8＝3400、a9＝8000....来进行示例说明，本发明制作的可编程约瑟夫森结阵的输出电压为在采用上述数列时，当a0＝1时可编程约瑟夫森结阵各段中的结数通过公式(3)加减计算，尤其是通过调整bn的取值得到与输出电压时需要的m'相等的m值；当a0大于1时，通过将各段中的结数相加减，尤其是通过调整bn的取值得到的m值与需要的约瑟夫森结数m'之间已经最接近，但还存在一个小于a0的余数，这时可编程约瑟夫森结阵可通过调整其工作频率f来得到其不变的输出电压。因此，相比于现有技术中的可编程约瑟夫森结阵在某段中的结有缺失时会导致无效，本发明由于在设计时预先采用动态三进制设计方法，即使可编程约瑟夫森结阵出现了超导短路现象，但只要超导短路所在段中缺失的结数未超出预设的缺失结数阈值，那么将数段中的结数组合，并通过公式(3)来计算得到m值，使得该m值等于或最接近于该可编程约瑟夫森结阵输出电压需要的m'值，也就是说本发明的可容错的设计方法，即使在检测分析时发现可编程约瑟夫森结阵中的其中某些结无效，只要这些结满足缺失的结数未超出预设的缺失结数阈值，编程约瑟夫森结阵仍是合格品，仍能正常输出电压，并不受超导短路的影响。
综上可知，采用本发明的动态三进制设计方法制作可编程约瑟夫森结阵，即使在制作得到的可编程约瑟夫森结阵中的某些段中的约瑟夫森结数出现问题时，该可编程约瑟夫森结阵仍然是合格的，数列同样具有完备性，比如可编程约瑟夫森结阵的第三段中约瑟夫森结数由8变成了7，或者是第四段中约瑟夫森结数由50变成了49，通过本发明的上述表达式(3)均能得到合适的m值，从而使得可编程约瑟夫森结阵的输出电压不受影响。
如图2所示，本发明的可编程约瑟夫森结阵，其中，微波micro wave经过微波隔直器DCBLOCK后，通过微波功率分配器SPLITT ER先分为2段，再分为4段，最后分为8段，加在8段结阵上边，结阵中每段包括2880左右的结。最边上的两段又分为了包含动态三进制的小段。其中采用的动态三进制数组：1、3、8、20、50、140、400、1150和2880。这个设计共有8个大段，即经微波功率分配器分为了8个对应的段，而8段的最上边和最下面上的两个大段又各自分成了9小段，且最后一大段含有2880个结，也就是说两侧的段进一步分为了动态三进制的小段，则数组1、3、8、20、50、140、400、1150和2880之间满足动态三进制an+1/3<an≤3an-1的关系。根据公式(3)计算选取-19052≤m≤19052之间的结数，就可以得到满足公式(4)中的m'的m值，从而实现连续电压的输出。如表1所示，对于数组1、3、8、20、50、140、400、1150和2880中，除了1和3两个元素外，其他段可以容许最小两个结的超导短路导致的结缺失，具体某段中容许超导缺失的结数由公式an-(an+1/3)(5)计算，并将所得值取整数部分得出，如a5这一栏可容纳超导缺失结数为a5-(a6/3)＝140-(400/3)≈140-133.3≈6.7，对6.7取其整数部分，得到值为6，即a5这一栏中可容纳超导缺失结数为6，同时每段中可容纳超导缺失结数也作为预设的缺失结数阈值，在对制成的约瑟夫森结阵进行测试分析使用，如前面方法中所述。
表1
a0 a1 a2 a3 a4 a5 a6 a7 a8
动态三进制序列 1 3 8 20 50 140 400 1150 2880
可容纳超导缺失结数 0 0 2 3 3 6 16 190 >100
由上可见，采用本发明中的设计方法，在不影响分段效率的情况下，实现动态三进制的结的可编程输出，并且容许有超导短路导致的无效结的存在。
如图3所示，所述可编程约瑟夫森结阵包括两个超导体层及在所述两个超导体层之间设置一个势垒层，所述势垒层中设置有约瑟夫森结，其中左边的图表示是正常结，当势垒层覆盖不完整超导体时如右边的图所示，两个超导体就会连接上形成超导通路，从而使得结被超导短路，出现结被短路的情形。
如图4所示，本发明实施例还提供了一种电子设备60，该电子设备包括：
至少一个处理器，以及；
与该至少一个处理器通信连接的存储器，其中；
该存储器存储有可被该至少一个处理器执行的指令，该指令被该至少一个处理器执行，以使该至少一个处理器能够执行前述方法。
本发明实施例还提供了一种计算机程序产品，该计算机程序产品包括存储在非暂态计算机可读存储介质上的计算程序，该计算机程序包括程序指令，当该程序指令被计算机执行时，使该计算机执行前述方法。
下面参考图4，其示出了适于用来实现本发明实施例的电子设备60的结构示意图。
本发明实施例中的电子设备可以包括但不限于诸如移动电话、笔记本电脑、数字广播接收器、PDA(个人数字助理)、PAD(平板电脑)、PMP(便携式多媒体播放器)、车载终端(例如车载导航终端)等等的移动终端以及诸如数字TV、台式计算机等等的固定终端。图中示出的电子设备仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
如图4所示，电子设备60可以包括处理装置(例如中央处理器、图形处理器等)601，其可以根据存储在只读存储器(ROM)602中的程序或者从存储装置608加载到随机访问存储器(RAM)603中的程序而执行各种适当的动作和处理。在RAM603中，还存储有电子设备60操作所需的各种程序和数据。处理装置601、ROM602以及RAM603通过总线604彼此相连。输入/输出(I/O)接口605也连接至总线604。
通常，以下装置可以连接至I/O接口605：包括例如触摸屏、触摸板、键盘、鼠标、图像传感器、麦克风、加速度计、陀螺仪等的输入装置606；包括例如液晶显示器(LCD)、扬声器、振动器等的输出装置607；包括例如磁带、硬盘等的存储装置608；以及通信装置609。通信装置609可以允许电子设备60与其他设备进行无线或有线通信以交换数据。虽然图中示出了具有各种装置的电子设备60，但是应理解的是，并不要求实施或具备所有示出的装置。可以替代地实施或具备更多或更少的装置。
特别地，根据本发明的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本发明的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信装置609从网络上被下载和安装，或者从存储装置608被安装，或者从ROM602被安装。在该计算机程序被处理装置601执行时，执行本发明实施例的方法中限定的上述功能。
需要说明的是，本发明上述的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本发明中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本发明中，计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：电线、光缆、RF(射频)等等，或者上述的任意合适的组合。
上述计算机可读介质可以是上述电子设备中所包含的；也可以是单独存在，而未装配入该电子设备中。
上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被该电子设备执行时，使得该电子设备：获取至少两个网际协议地址；向节点评价设备发送包括所述至少两个网际协议地址的节点评价请求，其中，所述节点评价设备从所述至少两个网际协议地址中，选取网际协议地址并返回；接收所述节点评价设备返回的网际协议地址；其中，所获取的网际协议地址指示内容分发网络中的边缘节点。
或者，上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被该电子设备执行时，使得该电子设备：接收包括至少两个网际协议地址的节点评价请求；从所述至少两个网际协议地址中，选取网际协议地址；返回选取出的网际协议地址；其中，接收到的网际协议地址指示内容分发网络中的边缘节点。
可以以一种或多种程序设计语言或其组合来编写用于执行本发明的操作的计算机程序代码，上述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
附图中的流程图和框图，图示了按照本发明各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
描述于本发明实施例中所涉及到的单元可以通过软件的方式实现，也可以通过硬件的方式来实现。其中，单元的名称在某种情况下并不构成对该单元本身的限定，例如，第一获取单元还可以被描述为“获取至少两个网际协议地址的单元”。
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。
上述说明示出并描述了本发明的若干优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述申请构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求书的保护范围内。

Claims (10)

1.一种可容错的约瑟夫森结阵动态三进制设计方法，所述约瑟夫森结阵用于芯片器件，其特征在于，所述方法包括步骤：
S1.预先设计约瑟夫森结阵为动态三进制结阵；
S2.测试分析制作完成的约瑟夫森结阵是否出现超导短路；
S3.若是，则判断超导短路导致段中缺失的结数是否超出预设的缺失结数阈值；
S4.若未超出，则判断该约瑟夫森结阵正常。
2.根据权利要求1所述的可容错的约瑟夫森结阵动态三进制设计方法，其特征在于，还包括S2.若否，则约瑟夫森结阵正常工作。
3.根据权利要求1或2所述的可容错的约瑟夫森结阵动态三进制设计方法，其特征在于，所述动态三进制结阵中的各结数满足如下关系：an+1/3<an≤3an-1,其中，an为某一段中的约瑟夫森结数，且为整数；n表示某一段，取值为0，1,2,3,4...,N，其中N为整数，表示动态三进制分为N段。
4.根据权利要求3所述的可容错的约瑟夫森结阵动态三进制设计方法，其特征在于，设m为约瑟夫森结数的组合值，如果m满足以下条件：
则m用an数组来表示为：其中，α为小于1的系数，a0为对应约瑟夫森结阵所有段中的最小结数，bn的取值为-1、0或1。
5.一种可容错的约瑟夫森结阵，其特征在于，所述约瑟夫森结阵采用权利要求1-4任一项所述的方法获得。
6.根据权利要求5所述的可容错的约瑟夫森结阵，其特征在于，所述约瑟夫森结阵包括两个超导体层及在所述两个超导体层之间设置一个势垒层，所述势垒层中设置有约瑟夫森结。
7.根据权利要求5所述的可容错的约瑟夫森结阵，其特征在于，所述约瑟夫森结阵输出电压，所述电压的大小由约瑟夫森结数和工作频率决定。
8.根据权利要求7所述的可容错的约瑟夫森结阵，其特征在于，所述约瑟夫森结阵的输出电压满足关系：其中KJ为约瑟夫森常数，m'为约瑟夫森结数，由约瑟夫森结数的组合值计算得到，f为所述可容错的约瑟夫森结阵的工作频率。
9.根据权利要求7或8所述的可容错的约瑟夫森结阵，其特征在于，所述工作频率可调，使得所述约瑟夫森结阵的输出电压值连续。
10.一种电子设备，其特征在于，所述电子设备包括：
存储器，存储有可执行指令；
处理器，所述处理器运行所述存储器中的所述可执行指令，以实现权利要求1-4中任一项所述的设计方法。
CN202310189237.8A 2023-02-22 2023-02-22 可容错的约瑟夫森结阵、动态三进制设计方法及设备 Active CN116227391B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310189237.8A CN116227391B (zh) 2023-02-22 2023-02-22 可容错的约瑟夫森结阵、动态三进制设计方法及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310189237.8A CN116227391B (zh) 2023-02-22 2023-02-22 可容错的约瑟夫森结阵、动态三进制设计方法及设备

Publications (2)

Publication Number Publication Date
CN116227391A CN116227391A (zh) 2023-06-06
CN116227391B true CN116227391B (zh) 2023-11-10

Family

ID=86580262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310189237.8A Active CN116227391B (zh) 2023-02-22 2023-02-22 可容错的约瑟夫森结阵、动态三进制设计方法及设备

Country Status (1)

Country Link
CN (1) CN116227391B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244260A (zh) * 2020-01-21 2020-06-05 中国计量科学研究院 超导约瑟夫森结器件制备方法和超导约瑟夫森结器件
CN111628072A (zh) * 2020-05-22 2020-09-04 中国计量科学研究院 约瑟夫森结阵偏置组合计算方法、电子设备及介质
WO2022093618A1 (en) * 2020-10-29 2022-05-05 Alibaba Group Holding Limited Method for preparing a josephson junction, apparatus, and device, and superconducting device
CN114709327A (zh) * 2020-08-06 2022-07-05 阿里巴巴集团控股有限公司 约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路
US11477015B1 (en) * 2017-12-27 2022-10-18 Rigetti & Co, Llc Quantum state blockchain

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7364923B2 (en) * 2003-03-03 2008-04-29 The Governing Council Of The University Of Toronto Dressed qubits
US9858531B1 (en) * 2013-08-02 2018-01-02 University Of Maryland Fault tolerant scalable modular quantum computer architecture with an enhanced control of multi-mode couplings between trapped ion qubits
US11431692B2 (en) * 2017-03-30 2022-08-30 Arizona Board Of Regents On Behalf Of Northern Arizona University Multi-functional units for ternary computing
US10755193B2 (en) * 2018-12-03 2020-08-25 International Business Machines Corporation Implementation of error mitigation for quantum computing machines
CN114021519B (zh) * 2021-11-04 2022-11-29 北京百度网讯科技有限公司 链状量子芯片的布线方法、装置、电子设备及存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11477015B1 (en) * 2017-12-27 2022-10-18 Rigetti & Co, Llc Quantum state blockchain
CN111244260A (zh) * 2020-01-21 2020-06-05 中国计量科学研究院 超导约瑟夫森结器件制备方法和超导约瑟夫森结器件
CN111628072A (zh) * 2020-05-22 2020-09-04 中国计量科学研究院 约瑟夫森结阵偏置组合计算方法、电子设备及介质
CN114709327A (zh) * 2020-08-06 2022-07-05 阿里巴巴集团控股有限公司 约瑟夫森结、约瑟夫森结的制备方法、装置及超导电路
WO2022093618A1 (en) * 2020-10-29 2022-05-05 Alibaba Group Holding Limited Method for preparing a josephson junction, apparatus, and device, and superconducting device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Phase escape of current-biased Josephson junctions;Cao Wen-Hui 等;《Chin. Phys. B》;第1-4页 *
Protected Qubits and Chern Simons theories in Josephson Junction Arrays.;B. Dou¸cot 等;《arXiv:cond-mat/0403712v1》;第1-20页 *
Realization of a 2-V Programmable Josephson Junction Array Using Balanced Segmentation Scheme;Wenhui Cao 等;《IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY》;第1-5页 *

Also Published As

Publication number Publication date
CN116227391A (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
CN111368185B (zh) 数据展示方法、装置、存储介质及电子设备
CN112650790B (zh) 目标点云平面确定方法，装置，电子设备及存储介质
CN111857720B (zh) 用户界面状态信息的生成方法、装置、电子设备及介质
CN115858973A (zh) 栅格地图解析方法、装置、设备和介质
CN113205601B (zh) 漫游路径生成方法、装置、存储介质及电子设备
CN116227391B (zh) 可容错的约瑟夫森结阵、动态三进制设计方法及设备
CN114185463B (zh) 表格处理方法、装置、电子设备和存储介质
CN116483891A (zh) 一种信息预测方法、装置、设备和存储介质
CN110852242A (zh) 基于多尺度网络的水印识别方法、装置、设备及存储介质
CN113204557B (zh) 电子表格导入方法、装置、设备及介质
CN113807056B (zh) 一种文档名称序号纠错方法、装置和设备
CN111338827B (zh) 表格数据的粘贴方法、装置以及电子设备
CN111680754B (zh) 图像分类方法、装置、电子设备及计算机可读存储介质
CN113987118A (zh) 语料的获取方法、装置、设备及存储介质
CN110941683B (zh) 获取空间中对象属性信息的方法、装置、介质和电子设备
CN113850055A (zh) 数据处理方法、设备、存储介质及产品
CN111782995A (zh) 一种图形分页加载方法和装置
CN111143355A (zh) 数据处理方法及装置
CN111382233A (zh) 一种相似文本检测方法、装置、电子设备及存储介质
CN113672675B (zh) 数据检测方法、装置和电子设备
CN116910631B (zh) 数组对比方法、装置、电子设备及可读存储介质
CN116822475A (zh) 表格数据的处理方法、装置、设备及介质
CN116541421B (zh) 地址查询信息生成方法、装置、电子设备与计算机介质
CN116757443B (zh) 新型配电网电力线损率预测方法、装置、电子设备和介质
CN115168478B (zh) 数据类型转换方法、电子设备及可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant