CN114386610B - 量子芯片及其构建方法、构建装置 - Google Patents

Abstract

本公开提供了量子芯片及其构建方法、构建装置，涉及量子计算领域，尤其涉及量子芯片设计领域。该量子芯片包括：相对设置的第一衬底和第二衬底，其中，在该第一衬底朝向该第二衬底的表面上设置有多组耦合的量子比特和第一控制器；在该第二衬底朝向该第一衬底的表面上设置有多个控制信号传输部；多个连接件，连接于该第一衬底和该第二衬底之间，各连接件用于将各第一控制器和各控制信号传输部一一对应连接。本公开中量子比特与第一控制器共面耦合，降低了量子芯片的加工难度和参数计算难度，更易于进行参数初始化；将信号传输部放在了另一个衬底上，既减少了不同元件之间的干扰，又降低了扩展芯片上量子比特的工作难度。

Description

量子芯片及其构建方法、构建装置

技术领域

本公开涉及量子计算领域，尤其涉及量子芯片设计领域，具体涉及一种量子芯片及其构建方法、构建装置。

背景技术

自从量子计算的概念第一次被提出，许多科学家就开始了在这个领域的探索。目前科研人员已在数个物理平台上实现了量子计算的基本单元——量子比特。量子比特包括超导电路、离子阱、核磁共振，以及金刚石色心等。受益于较长退相干时间、易操纵、易制备等优点，超导电路成为备受关注的物理实现技术路线。在通往容错量子计算的道路上，通常需要应用量子纠错码等技术，即用很多个物理量子比特来实现一个逻辑量子比特。换句话说，研制具有容错能力的量子计算机需要相当多数目的物理量子比特。于是，扩展量子比特的数目成为业界十分关注的问题。

发明内容

本公开提供了一种量子芯片及其构建方法、构建装置。

根据本公开的第一方面，提供了一种量子芯片，包括：

相对设置的第一衬底和第二衬底，其中，在该第一衬底朝向该第二衬底的表面上设置有多组耦合的量子比特和第一控制器；在该第二衬底朝向该第一衬底的表面上设置有多个控制信号传输部；多个连接件，连接于该第一衬底和该第二衬底之间，各连接件用于将各第一控制器和各控制信号传输部一一对应连接。

根据本公开的第二方面，提供了一种量子芯片的构建方法，包括：相对设置第一衬底和第二衬底；在该第一衬底朝向该第二衬底的表面上设置多个耦合的量子比特和第一控制器；在该第二衬底朝向该第一衬底的表面上设置多个控制信号传输部；在该第一衬底和该第二衬底之间设置多个连接件，以使各连接件将各第一控制器和各控制信号传输部一一对应连接。

根据本公开的第三方面，提供了一种量子芯片的构建装置，包括：第一设置模块，用于相对设置第一衬底和第二衬底；第二设置模块，用于在该第一衬底朝向该第二衬底的表面上设置多个耦合的量子比特和第一控制器；第三设置模块，用于在该第二衬底朝向该第一衬底的表面上设置多个控制信号传输部；第四设置模块，用于在该第一衬底和该第二衬底之间设置多个连接件，以使各该连接件将各该第一控制器和各该控制信号传输部一一对应连接。

根据本公开的第四方面，提供了一种电子设备，包括：

至少一个处理器；以及

与该至少一个处理器通信连接的存储器；其中，

该存储器存储有可被该至少一个处理器执行的指令，该指令被该至少一个处理器执行，以使该至少一个处理器能够执行本公开任一实施例中的方法。

根据本公开的第五方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，该计算机指令用于使计算机执行本公开任一实施例中的方法。

根据本公开的第六方面，提供了一种计算机程序产品，包括计算机程序/指令，其特征在于，该计算机程序/指令被处理器执行时实现本公开任一实施例中的方法。

本公开的技术，将量子比特与第一控制器设置在同一衬底上，将控制信号传输部设置在另一个衬底上，量子比特和第一控制器共面耦合，降低了量子芯片的加工难度和参数计算难度，更易于进行量子芯片的参数初始化；将信号传输部放在了另一个衬底上，既减少了不同元件之间的干扰，又使得在增加量子比特时，只需要在不同的衬底上添加对应的控制信号传输部即可，进一步降低了量子芯片的设计难度。

应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。

附图说明

附图用于更好地理解本方案，不构成对本公开的限定。其中：

图1是根据本公开一实施例的量子芯片的结构示意图；

图2是根据本公开一实施例的量子芯片的部分结构示意图；

图3是根据本公开另一实施例的量子芯片的部分结构示意图；

图4是根据本公开再一实施例的量子芯片的部分结构示意图；

图5是根据本公开一实施例的第一控制器的结构示意图；

图6是根据本公开另一实施例的第一控制器的结构示意图；

图7是根据本公开再一实施例的第一控制器的结构示意图；

图8是根据本公开一实施例的信号传输部的结构示意图；

图9是根据本公开一实施例的耦合器的结构示意图；

图10是根据本公开又一实施例的量子芯片的部分结构示意图；

图11是根据本公开还一实施例的量子芯片的部分结构示意图；

图12是根据本公开一实施例的量子芯片的构建方法的流程示意图；

图13是根据本公开另一实施例的量子芯片的构建方法的流程示意图；

图14是根据本公开一实施例的量子芯片的构建装置的示意图；

图15是用来实现本公开一实施例的量子芯片的构建方法的电子设备的框图。

附图标记说明书：

100、第一衬底；101、第一超导金属层；

110、量子比特；120、第一控制器；120a、磁通控制器；120b、读取控制器；120c、微波控制器；111、量子比特的第一电容臂；111a、111b、111c和111d、第一电容臂的四个臂端；112、量子比特的第二电容臂；112a、112b、112c、三个第二电容臂；130、耦合器；121、第一控制器的耦合端口；121a、第一控制器中磁通控制器的耦合端口；121b、第一控制器中读取控制器的耦合端口；122、第一控制器的连接板；122a、第一控制器中磁通控制器的连接板；122b、第一控制器中读取控制器的连接板；113、可调电容臂；140、第二电容臂上的约瑟夫森结；123a、磁通控制线路；150、第二控制器；130a、耦合器的矩形电容；130b、矩形电容的约瑟夫森结；

200、第二衬底；201、第二超导金属层；

210、控制信号传输部；211、连接端口；212、传输线；213、引脚；210a、磁通控制信号传输部；210b、微波控制信号传输部；210c、读取控制信号传输部；214、读取腔；215、读取信号线；

300、连接件。

具体实施方式

以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。

本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。本文中术语“第一”、“第二”表示指代多个类似的技术用语并对其进行区分，并不是限定顺序的意思，或者限定只有两个的意思，例如，第一特征和第二特征，是指代有两类/两个特征，第一特征可以为一个或多个，第二特征也可以为一个或多个。

另外，为了更好的说明本申请，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本申请同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本申请的主旨。

在设计量子芯片的过程中，为了进一步提升量子芯片的计算性能，需要在同样大小的芯片区域内放置尽可能多的量子比特。但是，受限于现有的加工工艺，每增加一个量子比特，设计难度都呈现指数递增，因此无法实现芯片上量子比特的随意扩展，也直接导致了芯片单位面积的利用率不高。

从量子芯片设计角度来看，欲放置尽可能多的量子比特，业界有若干种技术方案：

第一种方案是将量子芯片模块化(研制标准化的模块)，该方法将量子芯片进行标准化设计，每块芯片上预留出连接的端口，之后使用超导金属电容耦合这些制式芯片，从而连接各个芯片达到扩展量子比特数目的目的。

但是，上述“量子芯片模块化设计”方案的缺点包括：这种方案一定程度上浪费了芯片的空间。由于一个量子比特只能与另一块芯片上的量子比特耦合，抑制了量子比特之间的连通性。此处，由于空间利用率不高导致芯片的尺寸太大，集成度不高。特别是当量子比特规模化后，对放置量子芯片的空间提出了更高的要求。

第二种方案是将量子比特与控制线端口、谐振腔分别放置在两块不同的基底上，也被称作“异面耦合”方案，该方案将量子比特与谐振腔分开放置在两块芯片基底上(如平行的上下两层基底板)，使得两个基底上的器件，也就是基底上的超导金属板之间形成电容，使用异面电容耦合的方式将量子比特层和谐振腔层耦合在一起，实现能量交换。如此的设计，使得量子比特层中比特的扩展不受谐振腔的影响，同时十字型的量子比特对称的结构也十分适合在量子芯片上做多个方向上的扩展。除此之外，这样异面的结构，降低了量子比特与谐振腔之间的串扰，提高了芯片的稳定性。

但是，上述“量子比特和谐振腔异面耦合”方案有如下缺点：第一，异面耦合设计难度大；第二，量子比特与谐振腔的耦合强度与两块基底的间距相关，所以对加工工艺的要求较高，特别是组装时由于工艺误差容易引起实际耦合强度与设计值偏离。

第三种方案同样将量子比特与谐振腔分开放置在两块不同的基底上，然后使用硅通孔(在硅基底上挖孔，然后填充金属或超导金属，用来堆叠多个芯片，在三维芯片封装中有重要作用)连接量子比特层和谐振腔层，硅通孔可以用来屏蔽量子比特与谐振腔的电场，从而降低串扰。另一方面，量子芯片通过全微波控制，所以量子比特都是固定频率的Transmon，不存在磁通串扰。除此之外，使用重六边形编码(一种表面编码方式，由控制量子比特和普通量子比特组成，使用配套的算法可以对出错的量子比特进行纠错)的方式，放置连接量子比特，以构建具有纠错能力的量子计算机。

但是，上述“量子比特和谐振腔通过硅通孔技术耦合”方案有如下缺点：该方案完全使用微波控制芯片，所以对应的量子比特都是固定频率的超导量子比特，所以对加工工艺的精度要求较高。另一方面，扩展芯片上量子比特数目时，不仅需要考虑单个量子比特的频率，还需要考虑周边量子比特的情况，防止频率冲突的现象。所以该方案中芯片初始化(指芯片上各个元件几何尺寸的参数设计)相对复杂。

第四种方案是将量子比特与谐振腔共面放置在同一个芯片上，通过共面电容耦合(电容的金属板在同一块基底上)的方式耦合谐振腔，量子比特，对加工工艺要求较低，相对制造流程也比较简单。

但是，上述“量子比特和谐振腔共面耦合”方案有如下缺点：该方案只能做到在一维或二维平面方向上扩展，扩展性较为局限，同时，由于共面耦合的情况下控制线与量子比特处于同一平面，量子比特往往受到电流通过的控制线的磁场影响，从而影响了共面耦合的量子芯片的性能。

在量子芯片(特别是针对超导量子芯片)设计过程中，根据量子芯片所需的特征参数(比如量子比特频率，失谐性强度，读取谐振腔频率，不同器件间的耦合强度等)或者电学参数(比如量子比特的自电容，约瑟夫森结的等效电感，不同器件间的互电容等)来对元件几何尺寸、元件之间的摆放位置进行设计，并进行数量上的扩展，是非常复杂的一个问题，且复杂度随着量子比特数量增加而增大。在本公开中，展示了一种易于初始化(即根据参数需求，确定元件几何尺寸以及摆放位置)并且易于扩展的3D(3Dimensional)超导量子芯片架构。

根据本公开的实施例，提供了一种量子芯片(本公开展示的量子芯片因为包含多层，也叫3D量子芯片或3D超导量子芯片，需要说明的是，超导量子芯片是量子芯片的一种，本公开的技术方案主要是基于超导量子芯片的)，图1是根据本公开一实施例的量子芯片的结构示意图。如图1所示，该量子芯片具体包括相对设置的第一衬底100和第二衬底200，以及多个连接件300。

示例性地，第一衬底100和第二衬底200通常采用硅或者蓝宝石。在第一衬底100朝向第二衬底200的表面上设置有第一超导金属层101，其功能是作为量子芯片的核心运算层。第二衬底200朝向第一衬底100的表面上设置有第二超导金属层201，其功能是作为量子芯片核心运算层的接线层。第一超导金属层101和第二超导金属层201通常为铝或其他超导金属。

第一衬底100和第二衬底200可采用传统电子工艺中的倒装焊工艺进行连接。其中，第二衬底200位于底层，第二超导金属层201朝上(Z轴正方向)，第一衬底100位于顶层，第一超导金属层101朝下(Z轴负方向)，即第一衬底100和第二衬底200的超导金属层相对设置。

第一超导金属层101和第二超导金属层201之间通过连接件300(也称为超导金属柱，材料通常为铟)相互连接，从而实现量子芯片的控制与状态读取。

需要说明的是，图1中为了更好的展示整个结构，连接件300做了拉长处理，实际设计中，第一衬底100和第二衬底200之间的间距可以设置得非常小，但具体间距不做限制。

进一步地，在第一衬底100朝向第二衬底200的表面上设置有多组耦合的量子比特和第一控制器。即第一超导金属层101包括多组耦合的量子比特和第一控制器。具体地，图2示出多组耦合的量子比特和第一控制器，其中，虚线框圈出的部分是一组耦合的量子比特和第一控制器。

示例性地，图2展示的是二维阵列量子比特排布的最小十字单元结构，其包括5组耦合的量子比特和第一控制器。其中一组耦合的量子比特和第一控制器中包括一个量子比特以及一个或多个第一控制器。

图3展示了一组耦合的量子比特和第一控制器，包括互相耦合的一个量子比特110和三个第一控制器120a、120b、120c。量子比特110可以为图3中所示的米字型量子比特，也可以为其余构型的量子比特，此处不做限制。另外，如图3所示的量子比特110包括正十字形的第一电容臂111(也叫长臂)，该第一电容臂111有四个臂端，分别是111a、111b、111c和111d，用于与相邻的量子比特110共面耦合。

在第二衬底200朝向该第一衬底100的表面上设置有多个控制信号传输部210。即第二超导金属层201包括多个控制信号传输部210。具体地，如图4所示：控制信号传输部210包括连接端口211、传输线212和引脚213。其中，引脚设置在量子芯片的边缘，用于与量子芯片外部的传输部件连接。

如前述，量子芯片还包括多个连接件300，连接于该第一衬底100和该第二衬底200之间，各该连接件用于将各该第一控制器120和各该控制信号传输部210一一对应连接。

相较于业界其他量子芯片的架构，本公开的量子芯片将量子比特110和第一控制器120放在了同一层，降低了核心运算层器件参数初始化的难度以及芯片加工的难度。和现有技术中的异面耦合相比，不会因为两个异面的摆放误差影响最终的耦合强度。进一步地，本公开的量子芯片还将量子比特110和控制信号传输部210放在了不同的衬底上，每增加一个量子比特110，只需要在不同的衬底上扩展匹配的控制信号传输部210即可，降低了设计的难度，也提升了量子芯片上量子比特110的可扩展性。

如图5所示，第一控制器120可以包括耦合端口121和连接板122。耦合端口121耦合于与第一控制器120对应的量子比特110，连接板122连接于与第一控制器120对应的连接件300。示例性地，连接板122为圆形，用于与圆柱形的连接件300连接，耦合端口121和连接板122共面连接。采用上述结构的量子芯片中和量子比特110可以和对应的第一控制器120共面耦合，共面耦合的结构不但可以降低芯片加工工艺的难度，还可以让第一控制器120灵活调整与量子比特110之间的距离，以此改变相关特征值。

如图3所示，多个第一控制器120中可以包括磁通控制器120a、微波控制器120c和读取控制器120b中的至少一种。其中，三个第一控制器120a、120b和120c分别和量子比特110的三个短臂(也叫第二电容臂)112a、112b和112c共面耦合。其中，与磁通控制器120a耦合的短臂112a的末端设置有约瑟夫森结140。通过上述结构，量子比特将短臂112a、112b和112c专门用于和第一控制器120耦合，既不会影响与相邻量子比特之间的连接，也可以尽可能多的连接第一控制器120。

示例性地，多个第一控制器120中包括磁通控制器120a，该磁通控制器120a还包括磁通控制线路123a。如图6所示，磁通控制线路123a设置于磁通控制器120a的耦合端口121a和连接板122a之间。磁通控制线路123a用于调节其对应的量子比特110的频率。通过调节磁通控制线路123a中的电流可以改变其所产生的磁场，从而影响与之相邻的约瑟夫森结140进而改变整个量子比特110的频率。采用上述结构，可以灵活调整磁通控制器120a的电流，使得量子比特110的频率符合目标值，为量子芯片精准设计打下了基础。

如图7所示，多个第一控制器120中包括读取控制器120b，读取控制器120b的耦合端口121b为叉指电容。耦合端口121b与该读取控制器120b的连接板122b连接，用于读取量子比特110的信号。采用本架构，叉指电容可以更紧密地连接第二电容臂112b，使得耦合强度更强。

一示例中，如图8所示，多个控制信号传输部210中包括磁通控制信号传输部210a、微波控制信号传输部210b和读取控制信号传输部210c。其中，磁通控制信号传输部210a通过与连接件300相连，获取第一衬底100中的磁通控制器120a的相关控制信号；微波控制信号传输部210b通过与连接件300相连，获取第一衬底100中的微波控制器120c的相关控制信号；读取控制信号传输部210c获取第一衬底100中的读取控制器120b的相关控制信号。采用上述架构，为磁通控制器120a、微波控制器120c和读取控制器120b在第二衬底200上分别配置磁通控制信号传输部210a、微波控制信号传输部210b和读取控制信号传输部210c，用于传输对应的控制信号，由于采用了相对独立的信号传输部，避免了信号传输过程中的相互干扰，保证收到的信号准确。

一示例中，多个控制信号传输部210中包括与该读取控制器120b对应的读取控制信号传输部210c，如图8所示，读取控制信号传输部可以包括读取腔214和读取信号线215，其中，读取腔214连接于读取控制器120b的连接板122b。读取信号线215采用多频复用的方式，即一条读取信号线215与不同的量子比特110对应的不同频率的读取腔214进行耦合。在整个量子芯片上，一般采用一条读取信号线215与一行或一列的多个量子比特110对应的多个读取腔214进行耦合。采用上述架构，以采用多频复用的方式，可以减少读取信号线215的数量，节省第二衬底200的空间以及外部接线(室温控制系统)的数量。

一示例中，上述量子芯片还包括耦合器130，如图2所示，耦合器130设置于第一衬底100朝向第二衬底200的表面上，且位于相邻的该量子比特110之间。量子芯片上还包括至少一个第二控制器150，如图9所示，第二控制器150与至少一个耦合器130一一对应设置，第二控制器150用于调节对应的耦合器130的频率。采用上述架构，可以灵活调整耦合器130的频率，从而实现相邻量子比特的耦合。

一示例中，如图9所示，上述耦合器130包括矩形电容130a，以及设置于矩形电容130a上的约瑟夫森结130b。耦合器130通过矩形电容130a的两个短边与量子比特110的第一电容臂111进行耦合，从而连接两个相邻量子比特110。采用上述架构，矩形电容130a通过约瑟夫森结130b与第二控制器150连接，起到更紧密的连接作用。

一示例中，图10给出了第一衬底100与第二衬底200组装后的掩膜板俯视图。其中，掩膜版在芯片生产的光刻工艺中用来投射光刻图案于光刻胶上，因此，掩膜版可以反映第一衬底100与第二衬底200的结构。可以看出第一衬底100上的第一控制器120的连接板122均垂直对应于第二衬底200的连接端口211，并通过传输线212和引脚213(在图10中并未显示)与外部信号线进行连接。并且为了减少读取腔214对于量子比特110的影响，读取腔214放置在了与量子比特110的约瑟夫森结140垂直方向不发生重叠的位置。同时，为了方便布线处理，可以灵活调节连接板122的位置而不会影响第一衬底100上量子比特之间的耦合设计。

一示例中，本公开的量子芯片有着很好的可扩展性，如图11所示，由于采用了米字型结构设计的量子比特110，可根据实际需求的量子比特目标频率范围，设计出一个量子比特110的基本尺寸，若想要调节量子比特110的电容大小，可通过调节可调电容臂113完成设计。这样整个量子比特110的X/Y轴方向的第一电容臂111尺寸保持不变，所以整体量子比特110占据的空间不变，只需按照X/Y轴方向扩展，即可得到一个二维阵列式结构，如图11所示。

同样的，对于每一个量子比特110对应的读取腔214，可根据读取腔214的目标频率范围确定一个基准长度，然后根据每个读取腔214的频率进行长度上的微调，这样每个读取腔214的整体占据空间也是确定的，只需要对应每一个量子比特110放置即可。如图11所示的4*4个量子比特110的量子芯片示意图(此图为示意图，不包括不含信号读取线以及布线)，在完成其中部分量子比特110的初始化后，只需要按照X/Y轴方向进行扩展，即可完成整个量子芯片的设计。

根据本公开的实施例，提供了一种量子芯片的构建方法，图12是根据本公开一实施例的量子芯片的构建方法的流程示意图，具体包括：

S1211：相对设置第一衬底和第二衬底；

S1212：在该第一衬底朝向该第二衬底的表面上设置多个耦合的量子比特和第一控制器；

S1213：在该第二衬底朝向该第一衬底的表面上设置多个控制信号传输部；

S1204：在该第一衬底和该第二衬底之间设置多个连接件，以使各连接件将各第一控制器和各控制信号传输部一一对应连接。

一示例中，先设置相对的第一衬底和第二衬底，然后分别输入量子比特、第一控制器的目标频率等本征参数，以此计算出第一衬底中量子比特、耦合器等各元件的尺寸；再根据耦合需求，确定第一衬底中各元件的位置；由第一衬底中各元件的位置，确定第二衬底上控制信号传输部，特别是其中谐振腔的尺寸位置，再确定信号传输部中各引脚和连接端口的位置，最后根据引脚位置、谐振腔位置和连接端口的位置进行布线。布好线之后，再根据第一衬底、第二衬底设置连接件，连接件理论上高度不限，除了传输数据，还可以起到机械支撑两个衬底的作用。

一示例中，还可以在进行第一衬底的参数设计初始化中，首先根据所需的量子比特以及耦合器的频率，设计量子比特的电容以及矩形电容的具体尺寸，然后根据各耦合器的耦合强度大小，设计耦合端口部分。相较于业界其他方案中的异面耦合设计方式，本方案的量子比特的控制与读取采用共面耦合的方式，设计难度低，提高整个量子芯片设计的效率。

采用上述方案构建量子芯片，相较于业界的其他量子芯片设计方案，设计层面难度低，同时还保持了良好的扩展性，有助于自动化设计大规模超导量子芯片。具体而言，本公开的方案具有以下几个明显的优势：

第一，第一衬底上的元件尺寸以及不同元件之间的耦合，均采用共面耦合的方式。相较于业界其他方案中采用的异面耦合方式，共面耦合设计在设计难度上更小，更易于进行芯片的参数初始化过程。

第二，不同于单层芯片以及不同的单层芯片之间连接扩展，本方案采用了将量子比特和控制信号传输部分开的方式，分别置于第一衬底和第二衬底。在第一衬底可以按照二维阵列的模型扩展量子数目，第二衬底只需要添加对应的信号传输部即可，芯片的扩展性更强，面积利用率更大。

第三，为了避免控制信号传输部中的读取腔对第一衬底中的量子比特中的约瑟夫森结产生影响，读取腔放置在与约瑟夫森结异面且不重合的地方，减少了不同元器件间可能产生的串扰。

第四，由于采用了米字型量子比特构型，量子比特与控制器之间的耦合更加灵活，可根据实际接线层的布线难度，调整各控制器的位置，减少第二衬底的布线难度，进一步降低了芯片设计难度。

第五，米字型的量子比特，具有高度对称性，所以在二维平面上极易扩展，另一方面，米字型量子比特的本征频率是可以通过微调一条电容臂的长度来实现，所以在调整的过程中量子比特的主体尺寸没有改变，保证了扩展过程中不会产生位置的迁移，从而影响到整体芯片的布局。

一示例中，量子芯片的构建方法还包括：

S1205：在该第一衬底朝向该第二衬底的表面上，设置至少一个耦合器，并使该耦合器位于相邻的该量子比特之间。一示例中，耦合器包括矩形电容，该耦合器用于间接地连接两个相邻的量子比特。通过耦合器连接，可以增加量子比特之间连接的灵活性，通过调整耦合器改变量子比特的位置，从而为芯片上的元件布局降低难度。

一示例中，量子芯片的构建方法中，在该第一衬底朝向该第二衬底的表面上，设置多个量子比特、多个第一控制器和至少一个该耦合器，包括：

根据目标特征值，确定多个量子比特、该耦合器和多个第一控制器相互之间的相对距离；根据多个量子比特、该耦合器和多个第一控制器的尺寸，以及各相对距离确定多个量子比特、该耦合器和多个第一控制器在该第一衬底上的设置位置。具体地，目标特征值可以包括各个元件之间的互电容，然后确定量子比特、耦合器和多个第一控制器相互之间的距离。量子比特、耦合器和多个第一控制器的尺寸可以是直接获得的，也可以根据一些本征参数计算得到，本申请中不做限制。得到量子比特、耦合器和多个第一控制器的尺寸后，结合之前算出的相对距离，确定这些元件在第一衬底上的位置。采用上述方案，可以高效、准确地确定出量子比特、耦合器和第一控制器等元件在第一衬底上的位置，另外，与异面设置相比较，将上述元件设置在同一面上，可以更方便地根据耦合强度确定相对位置，且误差小。

一示例中，上述量子芯片的构建方法中，在该第二衬底朝向该第一衬底的表面上设置多个控制信号传输部，包括：根据多个量子比特、该耦合器和多个第一控制器在该第一衬底上的设置位置，确定多个控制信号传输部在该第二衬底上的设置位置。一示例中，先根据第一衬底上各个元件的位置，设置第二衬底上谐振腔的位置，然后，设置控制信号传输部其余部件在第二衬底上的位置。具体地，谐振腔尺寸由输入的初始参数决定，根据输入的谐振腔频率大小，决定谐振腔的整体长度，然后根据需要摆放在第二衬底。采用上述方案，根据第一衬底上各元件的位置设置第二衬底上信号传输部的位置，减少了不同元器件间可能产生的串扰。

一示例中，上述量子芯片的构建方法还包括：将多个量子比特、该耦合器和多个第一控制器在该第一衬底上的设置位置，以及多个控制信号传输部在该第二衬底上的设置位置输入仿真系统，得到仿真特征值；根据该仿真特征值与目标特征值之间的差值，调整至少一个该设置位置。一示例中，在得到第一衬底和第二衬底的所有设计尺寸后，为了保证设计出的量子芯片可以更加符合目标特征值，将所有设计尺寸输入仿真软件进行仿真计算，该仿真软件可以是业内常用的限元分析软件，此处不做限定。然后根据仿真出的结果与目标特征值进行比较，在二者有差异的情况下，对第一衬底和第二衬底的尺寸进行微调，使其与目标特征值更加接近。综上，采取验证的方式，在量子芯片设计好，正式流片之前进行仿真验证，增加了实际流出的芯片特征参数与预期芯片特征参数的匹配度。

一示例中，如图13所示，量子芯片的构建步骤可以包括如下步骤：第一步，分别输入量子比特、耦合器以及读取腔的频率等本征参数；第二步，计算出第一衬底100中元件的尺寸；第三步，根据耦合需求，确定第一衬底100中各元件的位置；第四步，根据第三步中的信息，确定第二衬底200上读取腔的尺寸位置；第五步，根据第三步和第四步中的信息确定连接端口和引脚，然后针对传输线进行布线。第六步，使用仿真软件对设计出的尺寸进行仿真，如果仿真结果符合预期目标转到下一步骤，否则转到第二步；第七步，分别画出版图并输出、流片。

如图14所示，本公开的实施例中提供一种量子芯片的构建装置1400，该装置包括：

第一设置模块1401，用于相对设置第一衬底和第二衬底；

第二设置模块1402，用于在该第一衬底朝向该第二衬底的表面上设置多个耦合的量子比特和第一控制器；

第三设置模块1403，用于在该第二衬底朝向该第一衬底的表面上设置多个控制信号传输部；

第四设置模块1404，用于在该第一衬底和该第二衬底之间设置多个连接件，以使各连接件将各第一控制器和各控制信号传输部一一对应连接。

上述构建装置，还包括：

第五设置模块1405，用于在该第一衬底朝向该第二衬底的表面上，设置至少一个耦合器，并使该耦合器位于相邻的该量子比特之间。

一示例中，上述装置中的第二设置模块和第五设置模块用于：

根据目标特征值，确定多个量子比特、该耦合器和多个第一控制器相互之间的相对距离；根据多个量子比特、该耦合器和多个第一控制器的尺寸，以及各相对距离确定多个量子比特、该耦合器和多个第一控制器在该第一衬底上的设置位置。

一示例中，上述装置中的第三设置模块用于：

根据多个量子比特、该耦合器和多个第一控制器在该第一衬底上的设置位置，确定多个控制信号传输部在该第二衬底上的设置位置。

一示例中，上述装置还包括：

仿真模块，用于将多个量子比特、该耦合器和多个第一控制器在该第一衬底上的设置位置，以及多个控制信号传输部在该第二衬底上的设置位置输入仿真系统，得到仿真特征值；

调整模块，用于根据该仿真特征值与目标特征值之间的差值，调整至少一个该设置位置。

本公开实施例各装置中的各模块的功能可以参见上述方法中的对应描述，在此不再赘述。

本公开的技术方案中，所涉及的用户个人信息的获取，存储和应用等，均符合相关法律法规的规定，且不违背公序良俗。

根据本公开的实施例，本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。

图15示出了可以用来实施本公开的实施例的示例电子设备1500的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。

如图15所示，设备1500包括计算单元1501，其可以根据存储在只读存储器(ROM)1502中的计算机程序或者从存储单元1508加载到随机访问存储器(RAM)1503中的计算机程序，来执行各种适当的动作和处理。在RAM 1503中，还可存储设备1500操作所需的各种程序和数据。计算单元1501、ROM 1502以及RAM 1503通过总线1504彼此相连。输入/输出(I/O)接口1505也连接至总线1504。

设备1500中的多个部件连接至I/O接口1505，包括：输入单元1506，例如键盘、鼠标等；输出单元1507，例如各种类型的显示器、扬声器等；存储单元1508，例如磁盘、光盘等；以及通信单元1509，例如网卡、调制解调器、无线通信收发机等。通信单元1509允许设备1500通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

计算单元1501可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元1501的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元1501执行上文所描述的各个方法和处理，例如量子芯片构建方法。例如，在一些实施例中，量子芯片构建方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元1508。在一些实施例中，计算机程序的部分或者全部可以经由ROM 1502和/或通信单元1509而被载入和/或安装到设备1500上。当计算机程序加载到RAM 1503并由计算单元1501执行时，可以执行上文描述的量子芯片构建方法的一个或多个步骤。备选地，在其他实施例中，计算单元1501可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行量子芯片构建方法。

本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、复杂可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。

可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)和互联网。

计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，也可以为分布式系统的服务器，或者是结合了区块链的服务器。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。

Claims (18)

1.一种量子芯片，包括：

所述量子芯片为三维量子芯片，所述三维量子芯片包括采用倒装焊方式相对设置的第一衬底和第二衬底，其中，在所述第一衬底朝向所述第二衬底的表面上设置有多组耦合的量子比特和第一控制器；在所述第二衬底朝向所述第一衬底的表面上设置有多个控制信号传输部；

多个连接件，连接于所述第一衬底和所述第二衬底之间，各连接件用于将各第一控制器和各控制信号传输部一一对应连接；

其中，所述量子芯片，还包括：至少一个耦合器，设置于所述第一衬底朝向所述第二衬底的表面上，且位于相邻的量子比特之间；

其中，多个量子比特、所述至少一个耦合器和多个第一控制器相互之间的相对距离是根据目标特征值确定的，且所述多个量子比特、所述至少一个耦合器和所述多个第一控制器在所述第一衬底上的设置位置是根据所述多个量子比特、所述至少一个耦合器和所述多个第一控制器的尺寸以及所述相对距离确定的。

2.根据权利要求1所述的量子芯片，其中，所述第一控制器包括耦合端口和连接板，其中，所述耦合端口耦合于与所述第一控制器对应的量子比特，所述连接板连接于与所述第一控制器对应的连接件。

3.根据权利要求2所述的量子芯片，其中，所述多个第一控制器中包括磁通控制器、微波控制器和读取控制器中的至少一种。

4.根据权利要求3所述的量子芯片，其中，所述多个控制信号传输部中包括磁通控制信号传输部、微波控制信号传输部和读取控制信号传输部中的至少一种。

5.根据权利要求2所述的量子芯片，其中，所述多个第一控制器中包括磁通控制器，所述磁通控制器还包括：

磁通控制线路，所述磁通控制线路设置于所述耦合端口和所述连接板之间，所述磁通控制线路用于调节与所述磁通控制器对应的量子比特的频率。

6.根据权利要求2所述的量子芯片，其中，所述多个第一控制器中包括读取控制器，所述读取控制器的耦合端口为叉指电容。

7.根据权利要求6所述的量子芯片，其中，所述多个控制信号传输部中包括与所述读取控制器对应的读取控制信号传输部，所述读取控制信号传输部包括读取腔和读取信号线，其中，所述读取腔连接于所述读取控制器的连接板。

8.根据权利要求1至7任一项所述的量子芯片，还包括：

至少一个第二控制器，与所述至少一个耦合器一一对应设置，所述第二控制器用于调节对应的耦合器的频率。

9.根据权利要求8所述的量子芯片，其中，所述耦合器包括矩形电容，以及设置于所述矩形电容上的约瑟夫森结。

10.一种量子芯片的构建方法，应用于三维量子芯片，所述方法包括：

采用倒装焊方式相对设置第一衬底和第二衬底；

在所述第一衬底朝向所述第二衬底的表面上设置多组耦合的量子比特和第一控制器；

在所述第二衬底朝向所述第一衬底的表面上设置多个控制信号传输部；

在所述第一衬底和所述第二衬底之间设置多个连接件，以使各连接件将各第一控制器和各控制信号传输部一一对应连接；

其中，所述构建方法，还包括：在所述第一衬底朝向所述第二衬底的表面上、且在相邻的量子比特之间，设置至少一个耦合器；

其中，在所述第一衬底朝向所述第二衬底的表面上，设置多个量子比特、多个第一控制器和所述至少一个耦合器，包括：

根据目标特征值，确定所述多个量子比特、所述至少一个耦合器和所述多个第一控制器相互之间的相对距离；

根据所述多个量子比特、所述至少一个耦合器和所述多个第一控制器的尺寸，以及所述相对距离，确定所述多个量子比特、所述至少一个耦合器和所述多个第一控制器在所述第一衬底上的设置位置。

11.根据权利要求10所述的构建方法，其中，所述的在所述第二衬底朝向所述第一衬底的表面上设置所述多个控制信号传输部，包括：

根据所述多个量子比特、所述至少一个耦合器和所述多个第一控制器在所述第一衬底上的设置位置，确定所述多个控制信号传输部在所述第二衬底上的设置位置。

12.根据权利要求11所述的构建方法，还包括：

将所述多个量子比特、所述至少一个耦合器和所述多个第一控制器在所述第一衬底上的设置位置，以及所述多个控制信号传输部在所述第二衬底上的设置位置输入仿真系统，得到仿真特征值；

根据所述仿真特征值与目标特征值之间的差值，调整所述多个量子比特、所述至少一个耦合器和所述多个第一控制器在所述第一衬底上的设置位置和所述多个控制信号传输部在所述第二衬底上的设置位置中的至少一个。

13.一种量子芯片的构建装置，应用于三维量子芯片，所述装置包括：

第一设置模块，用于采用倒装焊方式相对设置第一衬底和第二衬底；

第二设置模块，用于在所述第一衬底朝向所述第二衬底的表面上设置多个耦合的量子比特和第一控制器；

第三设置模块，用于在所述第二衬底朝向所述第一衬底的表面上设置多个控制信号传输部；

第四设置模块，用于在所述第一衬底和所述第二衬底之间设置多个连接件，以使各连接件将各第一控制器和各控制信号传输部一一对应连接；

其中，所述构建装置，还包括：第五设置模块，用于在所述第一衬底朝向所述第二衬底的表面上、且在相邻的量子比特之间，设置至少一个耦合器；

其中，所述第二设置模块和所述第五设置模块用于：

根据目标特征值，确定多个量子比特、所述至少一个耦合器和多个第一控制器相互之间的相对距离；

根据所述多个量子比特、所述至少一个耦合器和所述多个第一控制器的尺寸，以及所述相对距离，确定所述多个量子比特、所述至少一个耦合器和所述多个第一控制器在所述第一衬底上的设置位置。

14.根据权利要求13所述的构建装置，其中，所述第三设置模块用于：

根据所述多个量子比特、所述至少一个耦合器和所述多个第一控制器在所述第一衬底上的设置位置，确定所述多个控制信号传输部在所述第二衬底上的设置位置。

15.根据权利要求14所述的构建装置，还包括：

仿真模块，用于将所述多个量子比特、所述至少一个耦合器和所述多个第一控制器在所述第一衬底上的设置位置，以及所述多个控制信号传输部在所述第二衬底上的设置位置输入仿真系统，得到仿真特征值；

调整模块，用于根据所述仿真特征值与目标特征值之间的差值，调整所述多个量子比特、所述至少一个耦合器和所述多个第一控制器在所述第一衬底上的设置位置和所述多个控制信号传输部在所述第二衬底上的设置位置中的至少一个。

16.一种电子设备，包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求10-12中任一项所述的方法。

17.一种存储有计算机指令的非瞬时计算机可读存储介质，其中，所述计算机指令用于使所述计算机执行根据权利要求10-12中任一项所述的方法。

18.一种计算机程序产品，包括存储在计算机可读存储介质上的计算机程序，所述计算机程序在被处理器执行时实现根据权利要求10-12中任一项所述的方法。

Images