CN115018079A - 量子电路、仿真方法、装置、设备及存储介质 - Google Patents

量子电路、仿真方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN115018079A
CN115018079A CN202210529593.5A CN202210529593A CN115018079A CN 115018079 A CN115018079 A CN 115018079A CN 202210529593 A CN202210529593 A CN 202210529593A CN 115018079 A CN115018079 A CN 115018079A
Authority
CN
China
Prior art keywords
value
circuit
inductance
capacitance
obtaining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210529593.5A
Other languages
English (en)
Inventor
晋力京
王宇轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Baidu Netcom Science and Technology Co Ltd
Original Assignee
Beijing Baidu Netcom Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Baidu Netcom Science and Technology Co Ltd filed Critical Beijing Baidu Netcom Science and Technology Co Ltd
Priority to CN202210529593.5A priority Critical patent/CN115018079A/zh
Publication of CN115018079A publication Critical patent/CN115018079A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Architecture (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本公开提供了一种量子电路、仿真方法、装置、设备及存储介质，涉及量子计算领域，尤其涉及量子仿真领域。具体实现方案为：用于模拟所述量子芯片中量子比特的第一电路；所述第一电路包括第一子电路以及与所述第一子电路串联的第二子电路；其中，所述第一子电路包括：第一电容CQ，用于表示所述量子比特的自电容；第二电容
Figure DDA0003645638100000011
与所述第一电容CQ并联，用于对所述第一电容CQ进行修正；所述第二子电路包括：第一电感
Figure DDA0003645638100000012
用于表示所述量子比特的自电感；所述第二电感
Figure DDA0003645638100000013
与所述第一电感
Figure DDA0003645638100000014
串联，用于对所述第一电感
Figure DDA0003645638100000015
进行修正。如此，实现了对量子芯片的刻画，而且，精度更高。

Description

量子电路、仿真方法、装置、设备及存储介质
技术领域
本公开涉及量子计算技术领域，尤其涉及量子仿真技术领域。
背景技术
量子芯片上需要集成的量子比特数量越来越多，比如从几个、几十个增长至了上百个、上千个，未来要实现的是上百万个量子比特的集成。面对量子比特数量逐渐增长的需求，对量子芯片，比如量子芯片版图的精准刻画、高精准仿真受到越来越多的关注，而且，其必要性和紧迫性日渐彰显。
发明内容
本公开提供了一种量子电路、仿真方法、装置、设备及存储介质。
根据本公开的一方面，提供了一种用于模拟量子芯片的量子电路，包括：用于模拟所述量子芯片中量子比特的第一电路；所述第一电路包括第一子电路以及与所述第一子电路串联的第二子电路；其中，
所述第一子电路包括：第一电容CQ，用于表示所述量子比特的自电容；第二电容
Figure BDA0003645638080000011
与所述第一电容CQ并联，用于对所述第一电容CQ进行修正；
所述第二子电路包括：第一电感
Figure BDA0003645638080000012
用于表示所述量子比特的自电感；第二电感
Figure BDA0003645638080000013
与所述第一电感
Figure BDA0003645638080000014
串联，用于对所述第一电感
Figure BDA0003645638080000015
进行修正。
根据本公开的另一方面，提供了一种仿真方法，包括：
对第一电路进行仿真处理，所述第一电路为模拟所述量子芯片中量子比特的电路，所述第一电路包括第一子电路以及与所述第一子电路串联的第二子电路；所述第一子电路包括：第一电容CQ，用于表示所述量子比特的自电容；第二电容
Figure BDA0003645638080000021
与所述第一电容CQ并联，用于对所述第一电容CQ进行修正；所述第二子电路包括：第一电感
Figure BDA0003645638080000022
用于表示所述量子比特的自电感；第二电感
Figure BDA0003645638080000023
与所述第一电感
Figure BDA0003645638080000024
串联，用于对所述第一电感
Figure BDA0003645638080000025
进行修正；
得到所述第二电容
Figure BDA0003645638080000026
的第一电容修正值，以及得到所述第二电感
Figure BDA0003645638080000027
的第一电感修正值。
根据本公开的另一方面，提供了一种仿真装置，包括：
第一处理单元，用于对第一电路进行仿真处理，所述第一电路为模拟所述量子芯片中量子比特的电路，所述第一电路包括第一子电路以及与所述第一子电路串联的第二子电路；所述第一子电路包括：第一电容CQ，用于表示所述量子比特的自电容；第二电容
Figure BDA0003645638080000028
与所述第一电容CQ并联，用于对所述第一电容CQ进行修正；所述第二子电路包括：第一电感
Figure BDA0003645638080000029
用于表示所述量子比特的自电感；第二电感
Figure BDA00036456380800000210
与所述第一电感
Figure BDA00036456380800000211
串联，用于对所述第一电感
Figure BDA00036456380800000212
进行修正；
第一结果输出单元，用于得到所述第二电容
Figure BDA00036456380800000213
的第一电容修正值，以及得到所述第二电感
Figure BDA00036456380800000214
的第一电感修正值。
根据本公开的另一方面，提供了一种电子设备，包括：
至少一个处理器；以及
与该至少一个处理器通信连接的存储器；其中，
该存储器存储有可被该至少一个处理器执行的指令，该指令被该至少一个处理器执行，以使该至少一个处理器能够执行本公开中任一实施例的方法。
根据本公开的另一方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，其中，该计算机指令用于使该计算机执行根据本公开中任一实施例的方法。
根据本公开的另一方面，提供了一种计算机程序产品，包括计算机程序，该计算机程序在被处理器执行时实现根据本公开中任一实施例的方法。
这样，本公开方案实现了对量子芯片的刻画，而且，与业界方法相比，本公开方案精度更高。
应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
附图用于更好地理解本方案，不构成对本公开的限定。其中：
图1(a)是根据本公开实施例单量子比特的量子芯片版图的示意图；
图1(b)是根据本公开实施例仿真图1(a)所示的量子芯片版图的量子电路的示意图；
图2(a)是根据本公开实施例量子比特-耦合器-量子比特(也即两量子比特)的量子芯片版图的示意图；
图2(b)是根据本公开实施例仿真图2(a)所示的量子芯片版图的量子电路的示意图；
图3是根据本公开实施例仿真方法在一具体示例中的实现流程示意图一；
图4是根据本公开实施例仿真方法在一具体示例中的实现流程示意图二；
图5是根据本公开实施例仿真方法在一具体示例中得到第一电容修正值的实现流程示意图；
图6是根据本公开实施例仿真方法在一具体示例中得到第一电感修正值的实现流程示意图；
图7是根据本公开实施例仿真方法在一具体示例中的实现流程示意图三；
图8是根据本公开实施例仿真装置在具体示例中的结构示意图一；
图9是根据本公开实施例仿真装置在具体示例中的结构示意图二；
图10是根据本公开实施例是根据本公开实施例多量子比特的量子芯片版图的示意图；
图11是根据本公开实施例在一具体示例中的实验数据对比图；
图12是用来实现本公开实施例的仿真方法的电子设备的框图。
具体实施方式
以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
近年来，量子计算成为学术界和工业界研究和发展的重要方向。相比于传统计算，量子计算在求解诸如大数分解之类的问题上，展现出了显著优势。而且，对量子多体系统、量子化学模拟等前沿研究也具有重要意义。在硬件实现上，量子计算拥有多种技术方案，例如超导量子电路、离子阱、光量子系统等。其中，基于约瑟夫森结的超导量子电路，受益于其退相干时间长、易操控和读取、可扩展性强等优势，被认为是业界最有前景的量子计算硬件候选者。因此，集成多个超导量子比特的超导量子芯片，其设计、研发和制造则具有非常重要的意义。
首当其冲的问题是：如何精准地刻画量子芯片，比如，如何精准地刻画超导量子芯片；这里，所述刻画指的是如何仿真量子芯片版图(或超导量子芯片版图)，得到量子电路(或超导量子电路)，或指如何对量子芯片版图(或超导量子芯片版图)进行建模，得到量子电路(或超导量子电路)。
当前通用的办法是通过电磁仿真软件，比如，采用有限元仿真的方法得到所需特征参数。由于电磁仿真是一个相当耗时的过程，需要耗费大量的时间和精力，不利于量子比特的规模化和自动化设计。因此，如果能够有一种高效的方法刻画量子芯片(比如超导量子芯片)，势必会极大地提升量子芯片分析和仿真效率。
基于此，本公开方案提出一种精准刻画量子芯片版图(或超导量子芯片版图)的解决方案。具体而言，本公开方案提出一种修正的等效电路来对量子芯片版图(或超导量子芯片版图)进行精准刻画，对于量子芯片(或超导量子芯片)的设计、规模化仿真以及验证均有重要指导意义。而且，与业界方法相比，本公开方案更加高效，并且有望拓展至包含大规模量子比特的量子芯片(或超导量子芯片)。
需要说明的是，本公开方案所述的版图用于描述真实量子芯片(或超导量子芯片)中物理结构的几何形状，包含但不限于各物理结构在量子芯片上的形状、面积和位置等。
具体地，本公开方案提供了一种用于模拟量子芯片的量子电路，包括：
用于模拟所述量子芯片(比如量子芯片版图)中量子比特的第一电路。
举例来说，如图1(a)所示，为单量子比特的量子芯片版图的结构示意图，其中，该单量子比特的量子芯片版图包括：
十字形图形，包括镂空区域和非镂空区域，其中，所述镂空区域是刻蚀掉部分金属板后所得；
外层金属板，用于接地；
约瑟夫森结，设置于十字形图形的底部，与外层金属板之间。
这里，所述十字形图形、外层金属板和约瑟夫森结三者是共面的，即属于共面结构。这里，在实际电磁仿真中，该约瑟夫森结可以用等效电感来表示。比如，图1(b)中的第一电感
Figure BDA0003645638080000061
即为该约瑟夫森结所对应的等效电感。换言之，该第一电感
Figure BDA0003645638080000062
在物理层面对应的具体结构即为如图1(a)所示的约瑟夫森结。
可以理解的是，图1(a)所示的单量子比特的量子芯片版图仅为示例性说明，并非用于限制本公开方案，实际应用中，还可以为其他结构，本公开方案对此不作限制。
进一步地，如图1(b)所示，所述第一电路包括第一子电路以及与所述第一子电路串联的第二子电路；这里，所述第一电路即为所述量子芯片中量子比特的等效电路。
其中，所述第一子电路包括：第一电容CQ，用于表示所述量子比特的自电容；第二电容
Figure BDA0003645638080000063
与所述第一电容CQ并联，用于对所述第一电容CQ进行修正；
所述第二子电路包括：第一电感
Figure BDA0003645638080000064
用于表示所述量子比特的自电感；所述第二电感
Figure BDA0003645638080000065
与所述第一电感
Figure BDA0003645638080000066
串联，用于对所述第一电感
Figure BDA0003645638080000067
进行修正。
这样，通过一种修正的等效电路(该第一电路为所述量子芯片中量子比特的等效电路，该等效电路中包含有修正参数，如第二电容和第二电感)来对量子芯片，比如对量子芯片版图中量子比特进行精准刻画，与业界方法相比，本公开方案精度更高。
在本公开方案的一具体示例中，所述量子芯片为超导量子芯片。需要说明的是，本公开方案所述的超导量子芯片指由超导材料制备而成的量子芯片。比如，所述超导量子芯片中所用元器件均由超导材料制备而成。进一步地，所述超导量子芯片中的量子比特为超导量子比特。
这样，为设计、研发和制造集成多个超导量子比特的超导量子芯片提供了支持，同时也为提升超导量子芯片分析和仿真效率奠定了基础。
在本公开方案的一具体示例中，在所述量子芯片包括两个或两个以上的量子比特的情况下，所述量子芯片中相邻两个量子比特之间通过耦合器连接。
举例来说，如图2(a)所示，为两量子比特(也即量子比特-耦合器-量子比特)的量子芯片版图的结构示意图，其中，耦合器设置于相邻两个量子比特之间，用于耦合相邻两个量子比特。这里，该两量子比特的量子芯片版图中量子比特的结构可以参见以上描述，此处不再赘述。
可以理解的是，图2(a)所示的两量子比特的量子芯片版图仅为示例性说明，并非用于限制本公开方案，实际应用中，还可以为其他结构，本公开方案对此不作限制。
进一步地，所述量子电路还包括：用于模拟所述量子芯片中耦合器的第二电路；这里，所述第二电路即为所述量子芯片耦合器的等效电路。
其中，如图2(b)所示，所述第二电路，设置于两个所述第一电路之间，比如，设置于相邻两个第一电路之间，比如，表示耦合器(Coupler)的第二电路，设置于表示量子比特Q1的第一电路，和表示量子比特Q2的第一电路之间。
其中，所述第二电路包括：第三子电路以及与所述第三子电路串联的第四子电路；
所述第三子电路包括：第三电容CC，用于表示所述耦合器的自电容；第四电容
Figure BDA0003645638080000071
与所述第三电容CC并联，用于对所述第三电容CC进行修正；
所述第四子电路包括：第三电感
Figure BDA0003645638080000072
用于表示所述耦合器的自电感；所述第四电感
Figure BDA0003645638080000073
与所述第三电感
Figure BDA0003645638080000074
串联，用于对所述第三电感
Figure BDA0003645638080000075
进行修正。
这样，本公开方案能够方便地扩展至包含大规模量子比特的量子芯片，兼具高效性和实用性。而且，还可以通过第二电路，也即耦合器的等效电路，来刻画量子芯片中不同量子比特间的耦合强度，如此，为业界提供了一种高效的分析和表征方案。
在本公开方案的一具体示例中，所述第一电路和所述第二电路之间通过第一连接组件连接。进一步地，所述第一连接组件为以下至少之一：电容、约瑟夫森结、谐振电路。
举例来说，以第一连接组件为电容为例，如图2(b)所示，表示量子比特Q1的第一电路，与表示耦合器C的第二电路之间，通过电容CQ1-C连接。表示量子比特Q2的第一电路，与表示耦合器C的第二电路之间，通过电容CQ2-C连接。
实际应用中，还可以通过谐振电路或约瑟夫森结，或者三者之中的任意两个或多个来连接第一电路和第二电路，比如，通过谐振电路和电容，来连接第一电路和所述第二电路等，本公开方案对此均不作限制，只能具有本公开方案所述的第一电路(模拟所述量子芯片中量子比特)，或第一电路和第二电路(模拟所述量子芯片中耦合器)，均在本公开方案的包含范围内。
这样，本公开方案提供了一种简便的扩展方式，为方便地扩展至包含大规模量子比特的量子芯片奠定了基础，兼具高效性和实用性。
在本公开方案的一具体示例中，用于模拟所述量子芯片中不同量子比特的第一电路之间，通过第二连接组件连接。进一步地，所述第二连接组件为以下至少之一：电容、约瑟夫森结、谐振电路。
在一具体示例中，相邻两个量子比特之间需要连接，此时，模拟相邻两个量子比特的第一电路之间通过所述第二连接组件连接。
如图2(b)所示，以第二连接组件为电容为例，如图2(b)所示，表示量子比特Q1的第一电路，与表示量子比特Q2的第一电路之间，通过电容CQ1-Q2连接。
实际应用中，还可以通过谐振电路或约瑟夫森结，或者三者之中的任意两个或多个来连接任意两个第一电路，比如，通过谐振电路和电容，来连接任意两个第一电路，本公开方案对此均不作限制，只能具有本公开方案所述的第一电路(模拟所述量子芯片中量子比特)，或第一电路和第二电路(模拟所述量子芯片中耦合器)，均在本公开方案的包含范围内。
这样，本公开方案提供了一种简便的扩展方式，为方便地扩展至包含大规模量子比特的量子芯片奠定了基础，兼具高效性和实用性。
在本公开方案的一具体示例中，其中，所述第一电路所模拟的所述量子比特的本征频率ωQ通过以下公式表示：
Figure BDA0003645638080000091
也就是说，所述第一电路为量子比特的等效电路的情况下，可以通过第一电路中的电容和电感来表示该量子比特的本征频率。
这样，本功能方案能够基于上述公式，快速衡量量子芯片中不同本征模式的频率。
这里，所述本征模式指芯片版图中电磁场的震荡发生共振的模式，此时的共振能量会集中在某些区域。量子芯片中不同的自电容、自电感对电磁场的响应不同，因此共振的能量频率也不相同，也就是本征模式对应的频率会不同。
这样，本公开方案提供了一种精准刻画量子芯片的解决方案。具体而言，本公开方案提供了一种修正的等效电路建模方案来对量子芯片进行精准刻画。与业界方法相比，本公开方案更加高效，并且能够方便地拓展至包含大规模量子比特的量子芯片。具体而言，本公开方案存在如下优势：
第一，精准度高。与业界常用等效电路相比，本公开方案基于第一电路所模拟的量子比特的本征频率ωQ与电磁仿真方法求得的量子比特的本征频率非常接近，因此，本公开方案的精准度高，可靠性强；
第二，可拓展性强。运用本公开方案提供的思路，可便捷地将其拓展至更大规模的量子芯片上。
第三，实用性强。本公开方案提出的量子芯片的刻画方式，不仅可以快速确定量子芯片中的不同本征模式的频率，还可以用来刻画量子芯片中不同量子比特间的耦合强度，且精准度高，因此，为业界提供了一种更加高效的分析和表征方案。
本公开方案还提供了一种用于量子芯片的仿真方法，如图3所示，包括：
步骤S301：对第一电路进行仿真处理，所述第一电路为模拟所述量子芯片中量子比特的电路(也即所述第一电路为所述量子芯片中量子比特的等效电路)，所述第一电路包括第一子电路以及与所述第一子电路串联的第二子电路；所述第一子电路包括：第一电容CQ，用于表示所述量子比特的自电容；第二电容
Figure BDA0003645638080000101
与所述第一电容CQ并联，用于对所述第一电容CQ进行修正；所述第二子电路包括：第一电感
Figure BDA0003645638080000102
用于表示所述量子比特的自电感；所述第二电感
Figure BDA0003645638080000103
与所述第一电感
Figure BDA0003645638080000104
串联，用于对所述第一电感
Figure BDA0003645638080000105
进行修正。
可以理解的是，所述第一电路相关陈述，可参见以上第一电路的有关内容，此处不再赘述。
步骤S302：得到所述第二电容
Figure BDA0003645638080000106
的第一电容修正值，以及得到所述第二电感
Figure BDA0003645638080000107
的第一电感修正值。
可以理解的是，第一电感
Figure BDA0003645638080000108
的取值可以人为设定，表示的是量子比特中约瑟夫森结(如图1(a)单量子比特的量子芯片版图中的约瑟夫森结，也即量子比特对应版图中的约瑟夫森结)的等效电感，举例来说，第一电感
Figure BDA0003645638080000109
表示如图1(a)所示的量子比特对应版图中约瑟夫森结的等效电感。所述第一电容CQ表示量子比特的自电容，可通过仿真得到。
这样，本公开方案在得到第二电容
Figure BDA00036456380800001010
的第一电容修正值，以及得到所述第二电感
Figure BDA0003645638080000111
的第一电感修正值之后，即可得到量子比特的等效电路，即第一电路，如此，实现了对量子芯片的精准刻画；与有限元电磁仿真方法相比，利用本公开方案的第一电路进行仿真的仿真效率，更高。而且，由于本公开方案的得到的等效电路简洁、无需复杂的网格划分和庞大的计算，因此，本公开方案能够大幅提升量子芯片(比如超导量子芯片)仿真和分析的效率，为后续包含大规模量子比特的量子芯片的仿真、分析和验证提供了一种可靠的方案。
在本公开方案的一具体示例中，可以采用如下方式对第一电路进行仿真处理，如图4所示，所述方法包括：
步骤S401：将第一目标信息输入至电磁仿真系统，其中，所述电磁仿真系统能够基于第一目标信息对所述第一电路进行仿真处理；所述第一目标信息为以下至少之一：预设电感值，所述量子芯片对应的芯片版图。
步骤S402：得到所述第二电容
Figure BDA0003645638080000112
的第一电容修正值，以及得到所述第二电感
Figure BDA0003645638080000113
的第一电感修正值。
这样，本公开方案利用电磁仿真系统，有效得到第二电容
Figure BDA0003645638080000114
的第一电容修正值，以及得到所述第二电感
Figure BDA0003645638080000115
的第一电感修正值，且该方式简单、便捷、效率高。
在本公开方案的一具体示例中，基于电磁仿真系统对第一电路进行仿真处理还会得到如下信息，具体包括：
得到所述量子比特的本征频率的第一频率值，所述第一频率值是将第一预设电感值输入至所述电磁仿真系统后所得。
得到所述量子比特的第一电容CQ的第一自电容值，所述第一自电容值是将第一芯片版图的结构图输入至所述电磁仿真系统后所得，其中，所述第一芯片版图是将所述量子芯片上、当前所模拟的量子比特中去除所述第一电感
Figure BDA0003645638080000116
对应的结构后得到的版图；举例来说，如图1(a)所示，所述第一电感
Figure BDA0003645638080000121
对应的结构即为约瑟夫森结，此时，所述第一芯片版图可以具体为图1(a)中去除约瑟夫森结后的版图。
基于此，在得到第一频率值和第一自电容值后，即可利用该第一频率值和第一自电容值，得到第二电容
Figure BDA0003645638080000122
的第一电容修正值；具体地，以上所述的得到所述第二电容
Figure BDA0003645638080000123
的第一电容修正值，具体包括：基于所述第一频率值和所述第一自电容值，得到所述第二电容
Figure BDA0003645638080000124
的第一电容修正值。
如图5所示，得到所述第二电容
Figure BDA0003645638080000125
的第一电容修正值的步骤包括：
步骤S501：将第一预设电感值输入至所述电磁仿真系统，得到所述量子比特的本征频率的第一频率值。
步骤S502：将第一芯片版图的结构图输入至所述电磁仿真系统，得到所述量子比特的第一电容CQ的第一自电容值；其中，所述第一芯片版图是将所述量子芯片上、当前所模拟的量子比特中去除所述第一电感
Figure BDA0003645638080000126
对应的结构后得到的版图。
可以理解的是，步骤S501和步骤S502的执行顺序可以调换，本公开方案对此不作限制。
步骤S503：基于所述第一频率值和所述第一自电容值，得到所述第二电容
Figure BDA0003645638080000127
的第一电容修正值。
举例来说，如图1(a)和图1(b)所示，以单量子比特的芯片版图中得到第二电容
Figure BDA0003645638080000128
的第一电容修正值为例，具体步骤包括：
第一步：为所述第一电感
Figure BDA0003645638080000129
设定第一预设电感值
Figure BDA00036456380800001210
将所述第一预设电感值
Figure BDA00036456380800001211
输入至所述电磁仿真系统进行一次电磁仿真，获得所述量子比特的本征频率的第一频率值
Figure BDA00036456380800001212
第二步：在不包含所述第一电感
Figure BDA00036456380800001213
对应的结构(也即在图1(a)中去除约瑟夫森结后的版图)情况下，将去除约瑟夫森结后得到的版图的结构图，也即第一芯片版图的结构图输入至所述电磁仿真系统再进行一次电磁仿真，得到所述量子比特的第一电容CQ的第一自电容值。
第三步，基于所述第一预设电感值
Figure BDA0003645638080000131
和所述第一频率值
Figure BDA0003645638080000132
获得第一子电路的总电容值
Figure BDA0003645638080000133
即
Figure BDA0003645638080000134
根据所述量子比特的第一电容CQ的第一自电容值，获得所述第二电容
Figure BDA0003645638080000135
的第一电容修正值，即
Figure BDA0003645638080000136
这里，为了便于描述，第一电容CQ的第一自电容值使用CQ表示。第二电容
Figure BDA0003645638080000137
的第一电容修正值使用
Figure BDA0003645638080000138
表示。也就是说，公式
Figure BDA0003645638080000139
中的
Figure BDA00036456380800001310
表示第一电容修正值，CQ表示第一自电容值。
这样，本公开方案利用电磁仿真系统，给出了有效得到第二电容
Figure BDA00036456380800001311
的第一电容修正值的具体实施方式，且该方式简单、便捷、效率高。
在本公开方案的一具体示例中，基于电磁仿真系统对第一电路进行仿真处理还会得到如下信息，具体包括：
得到所述量子比特的本征频率的第一频率值，所述第一频率值是将第一预设电感值输入至所述电磁仿真系统后所得。
得到所述量子比特的第一电容CQ的第一自电容值，所述第一自电容值是将第一芯片版图的结构图输入至所述电磁仿真系统后所得，其中，所述第一芯片版图是将所述量子芯片上、当前所模拟的量子比特中去除所述第一电感
Figure BDA00036456380800001312
对应的结构后得到的版图；举例来说，如图1(a)所示，所述第一电感
Figure BDA00036456380800001313
对应的结构即为约瑟夫森结，此时，所述第一芯片版图可以具体为图1(a)中去除约瑟夫森结后的版图。
得到所述量子比特的本征频率的第二频率值，所述第二频率值是将第二预设电感值输入至所述电磁仿真系统后所得。
基于此，在得到第一频率值、第一自电容值和第二频率值后，即可利用该第一频率值、第一自电容值和第二频率值，得到第二电感
Figure BDA00036456380800001314
的第一电感修正值；具体地，以上所述的得到所述第二电感
Figure BDA00036456380800001315
的第一电感修正值，具体包括：基于所述第一频率值、第二频率值以及第一自电容值，得到所述第二电感
Figure BDA0003645638080000141
的第一电感修正值。
如图6所示，得到所述第二电感
Figure BDA0003645638080000142
的第一电感修正值的步骤包括：
步骤S601：将第一预设电感值输入至所述电磁仿真系统，得到所述量子比特的本征频率的第一频率值。
步骤S602：将第一芯片版图的结构图输入至所述电磁仿真系统，得到所述量子比特的第一电容CQ的第一自电容值；其中，所述第一芯片版图是将所述量子芯片上、当前所模拟的量子比特中去除所述第一电感
Figure BDA0003645638080000143
对应的结构后得到的版图。
步骤S603：将第二预设电感值输入至所述电磁仿真系统，得到所述量子比特的本征频率的第二频率值。
可以理解的是，步骤S601、步骤S602及步骤S603的执行顺序可以调换，本公开方案对此不作限制。
步骤S604：基于所述第一频率值、第二频率值以及第一自电容值，得到所述第二电感
Figure BDA0003645638080000144
的第一电感修正值。
举例来说，如图1(a)和图1(b)所示，以单量子比特的芯片版图中得到第二电感
Figure BDA0003645638080000145
的第一电感修正值为例，具体步骤包括：
第一步：为所述第一电感
Figure BDA0003645638080000146
设定第一预设电感值
Figure BDA0003645638080000147
将所述第一预设电感值
Figure BDA0003645638080000148
输入至所述电磁仿真系统进行一次电磁仿真，获得所述量子比特的本征频率的第一频率值
Figure BDA0003645638080000149
第二步：在不包含所述第一电感
Figure BDA00036456380800001410
对应的结构(也即在图1(a)中去除约瑟夫森结后的版图)情况下，将去除约瑟夫森结后得到的版图的结构图，也即第一芯片版图的结构图输入至所述电磁仿真系统再进行一次电磁仿真，得到所述量子比特的第一电容CQ的第一自电容值。
第三步，基于所述第一预设电感值
Figure BDA00036456380800001411
和所述第一频率值
Figure BDA00036456380800001412
获得第一子电路的总电容值
Figure BDA0003645638080000151
这里，
Figure BDA0003645638080000152
第四步，为所述第一电感
Figure BDA0003645638080000153
设定所述第二预设电感值
Figure BDA0003645638080000154
将所述第二预设电感值
Figure BDA0003645638080000155
输入至所述电磁仿真系统再次进行一次电磁仿真，获得所述量子比特的本征频率的第二频率值
Figure BDA0003645638080000156
第五步，基于所述第二预设电感值
Figure BDA0003645638080000157
所述第二频率值
Figure BDA0003645638080000158
以及所述第一子电路的总电容值
Figure BDA0003645638080000159
获得所述第二电感
Figure BDA00036456380800001510
的第一电感修正值，即
Figure BDA00036456380800001511
这里，为了便于描述，第二电感
Figure BDA00036456380800001512
的第一电感修正值使用
Figure BDA00036456380800001513
表示；也就是说，公式
Figure BDA00036456380800001514
中的
Figure BDA00036456380800001515
表示第一电感修正值。
这样，本公开方案利用电磁仿真系统，给出了有效得到第二电感
Figure BDA00036456380800001516
的第一电感修正值的具体实施方式，且该方式简单、便捷、效率高。
在本公开方案的一具体示例中，所述第二预设电感值小于所述第一预设电感值。也就是说，在得到第二电感
Figure BDA00036456380800001517
的第一电感修正值的步骤中，所使用的第二预设电感值小于第一预设电感值，如此，有效避免了由于误差较大而导致得到的第一电感修正值的精度低的问题，进而为提升第一电感修正值的精度奠定了基础。
在本公开方案的一具体示例中，所述第二预设电感值与所述第一预设电感值的差值大于预设阈值。比如，所述第二预设电感值小于所述第一预设电感值，而且所述第二预设电感值与所述第一预设电感值的差值大于预设阈值，如此，有效避免了由于误差较大而导致得到的第一电感修正值的精度低的问题，进而为提升第一电感修正值的精度奠定了基础。
可以理解的是，所述预设阈值可基于实际需求而设置，比如，基于精度要求而设置，本公开方案对此不作限制。
举例来说，以上述得到第二电感
Figure BDA00036456380800001518
的第一电感修正值的示例为例，此时，为了有效避免误差，所述第一预设电感值
Figure BDA0003645638080000161
为一个较大的值，也即大于实验常用值，倍数于实验常用值，而第二预设电感值
Figure BDA0003645638080000162
为一个实验常用值，如此，得到的第一电感修正值的精度较高。
在本公开方案的一具体示例中，在所述量子芯片包括两个或两个以上的量子比特的情况下，所述量子芯片中相邻两个量子比特之间通过耦合器连接。这里，具体描述可参见以上有关耦合器的相关内容，此处不再赘述。
如图7所示，所述方法还包括：
步骤S701：对第二电路进行仿真处理，所述第二电路为模拟所述量子芯片中所述耦合器的电路，所述第二电路包括第三子电路以及与所述第三子电路串联的第四子电路；所述第三子电路包括：第三电容CC，用于表示所述耦合器的自电容；第四电容
Figure BDA0003645638080000163
与所述第三电容CC并联，用于对所述第三电容CC进行修正；所述第四子电路包括：第三电感
Figure BDA0003645638080000164
用于表示所述耦合器的自电感；所述第四电感
Figure BDA0003645638080000165
与所述第三电感
Figure BDA0003645638080000166
串联，用于对所述第三电感
Figure BDA0003645638080000167
进行修正。
这里，所述第二电路，设置于两个所述第一电路之间，比如，如图2(b)所示，表示耦合器(Couple)的第二电路，设置于表示量子比特Q1的第一电路，和表示量子比特Q2的第一电路之间。
可以理解的是，所述第二电路相关陈述，可参见以上第二电路的有关内容，此处不再赘述。
步骤S702：得到所述第四电容
Figure BDA0003645638080000168
的第二电容修正值，以及得到所述第四电感
Figure BDA0003645638080000169
的第二电感修正值。
这里，可以理解的是，步骤S301和步骤S302是确定第一电路中第一电容修正值和第一电感修正值的步骤，而步骤S701和步骤S702是确定第二电路中第二电容修正值和第二电感修正值的步骤，两者在处理流程上不存在依赖关系，因此，在执行过程中可以并行处理，或者串行处理等，本公开方案对执行顺序不作限制。
可以理解的是，第三电感
Figure BDA0003645638080000171
的取值可以人为设定，表示的是耦合器中约瑟夫森结(如图2(a)耦合器对应版图中的约瑟夫森结)的等效电感，举例来说，第三电感
Figure BDA0003645638080000172
表示如图2(a)所示的耦合器对应版图中约瑟夫森结的等效电感。所述第三电容CC表示耦合器的自电容，可通过仿真得到。
这样，本公开方案在得到第四电容
Figure BDA0003645638080000173
的第二电容修正值，以及得到所述第四电感
Figure BDA0003645638080000174
的第二电感修正值之后，即可得到耦合器的等效电路，即第二电路，如此，实现了对量子芯片的精准刻画，而且，还可以通过第二电路，来刻画量子芯片中不同量子比特间的耦合强度，如此，为业界提供了一种高效的分析和表征方案，便于扩展至包含大规模量子比特的量子芯片。
另外，与有限元电磁仿真方法相比，利用本公开方案的第一电路和第二电路进行仿真的仿真效率，更高。而且，由于本公开方案的得到的等效电路简洁、无需复杂的网格划分和庞大的计算，因此，本公开方案能够大幅提升量子芯片(比如超导量子芯片)仿真和分析的效率，为后续包含大规模量子比特的量子芯片的仿真、分析和验证提供了一种可靠的方案。
在本公开方案的一具体示例中，可以采用如下方式对第二电路进行仿真处理，包括：
将第二目标信息输入至电磁仿真系统，其中，所述电磁仿真系统能够基于第二目标信息对所述第二电路进行仿真处理；所述第二目标信息为以下至少之一：预设电感值，所述量子芯片对应的芯片版图。
得到所述第四电容
Figure BDA0003645638080000175
的第二电容修正值，以及得到所述第四电感
Figure BDA0003645638080000176
的第二电感修正值。
这样，本公开方案利用电磁仿真系统，有效得到第四电容
Figure BDA0003645638080000177
的第二电容修正值，以及得到所述第四电感
Figure BDA0003645638080000178
的第二电感修正值，且该方式简单、便捷、效率高。
在本公开方案的一具体示例中，基于电磁仿真系统对第二电路进行仿真处理还会得到如下信息，具体包括：
得到所述耦合器的本征频率的第三频率值，所述第三频率值是将第三预设电感值输入至所述电磁仿真系统后所得。
得到所述耦合器的第三电容CC的第二自电容值，其中，所述第二自电容值是将第二芯片版图的结构图输入至所述电磁仿真系统后所得，其中，所述第二芯片版图是将所述量子芯片上、当前所模拟的耦合器中去除所述第三电感
Figure BDA0003645638080000181
对应的结构后得到的版图；举例来说，如图2(a)所示，所述第三电感
Figure BDA0003645638080000182
对应的结构即为耦合器对应的约瑟夫森结，此时，所述第二芯片版图可以具体为图2(a)中去除耦合器对应的约瑟夫森结后的版图。或者，所述第二芯片版图是当前所模拟的耦合器对应的版图中，去除所述第三电感
Figure BDA0003645638080000183
对应的结构后得到的版图，举例来说，所述第二芯片版图可以具体为图2(a)中耦合器对应版图中去除约瑟夫森结后的版图，此时，该第二芯片版图不包括量子比特对应的版图。
基于此，以上所述的得到所述第四电容
Figure BDA0003645638080000184
的第二电容修正值，包括：
基于所述第三频率值和所述第二自电容值，得到所述第四电容
Figure BDA0003645638080000185
的第二电容修正值。
具体地，得到所述第四电容
Figure BDA0003645638080000186
的第二电容修正值的步骤包括：将第三预设电感值输入至所述电磁仿真系统，得到所述耦合器的本征频率的第三频率值；将所述第二芯片版图的结构图输入至所述电磁仿真系统，得到所述耦合器的第三电容CC的第二自电容值；基于所述第三频率值和所述第二自电容值，得到所述第四电容
Figure BDA0003645638080000187
的第二电容修正值。
举例来说，如图2(a)和图2(b)所示，以两量子比特的芯片版图中得到第四电容
Figure BDA0003645638080000188
的第二电容修正值为例，具体步骤包括：
第一步：为第三电感
Figure BDA0003645638080000189
设定所述第三预设电感值
Figure BDA00036456380800001810
将所述第三预设电感值
Figure BDA00036456380800001811
输入至所述电磁仿真系统进行一次电磁仿真，获得所述耦合器的本征频率的第三频率值
Figure BDA0003645638080000191
第二步：在不包含所述第三电感
Figure BDA0003645638080000192
对应的结构(比如，在图2(a)所示的耦合器对应版图中，去除约瑟夫森结后得到的耦合器的版图)情况下，将耦合器对应版图中去除约瑟夫森结后得到的耦合器的版图的结构图，输入至所述电磁仿真系统再进行一次电磁仿真，得到所述耦合器的第三电容CC的第二自电容值。
第三步，基于所述第三预设电感值
Figure BDA0003645638080000193
和所述第三频率值
Figure BDA0003645638080000194
获得第三子电路的总电容值
Figure BDA0003645638080000195
即
Figure BDA0003645638080000196
根据所述耦合器的第三电容CC的第二自电容值，获得所述第四电容
Figure BDA0003645638080000197
的第二电容修正值，即
Figure BDA0003645638080000198
这里，为了便于描述，第三电容CC的第二自电容值使用CC表示。第四电容
Figure BDA0003645638080000199
的第二电容修正值使用
Figure BDA00036456380800001910
表示。也就是说，公式
Figure BDA00036456380800001911
中的
Figure BDA00036456380800001912
表示第四电容修正值，CC表示第人自电容值。
这样，本公开方案利用电磁仿真系统，给出了有效得到第四电容
Figure BDA00036456380800001913
的第二电容修正值的具体实施方式，且该方式简单、便捷、效率高。
在本公开方案的一具体示例中，基于电磁仿真系统对第二电路进行仿真处理还会得到如下信息，具体包括：
得到所述耦合器的本征频率的第三频率值，所述第三频率值是将第三预设电感值输入至所述电磁仿真系统后所得。
得到所述耦合器的第三电容CC的第二自电容值，其中，所述第二自电容值是将第二芯片版图的结构图输入至所述电磁仿真系统后所得，其中，所述第二芯片版图是将所述量子芯片上、当前所模拟的耦合器中去除所述第三电感
Figure BDA00036456380800001914
对应的结构后得到的版图；举例来说，如图2(a)所示，所述第三电感
Figure BDA00036456380800001915
对应的结构即为耦合器对应的约瑟夫森结，此时，所述第二芯片版图可以具体为图2(a)中去除耦合器对应的约瑟夫森结后的版图。或者，所述第二芯片版图是当前所模拟的耦合器对应的版图中，去除所述第三电感
Figure BDA0003645638080000201
对应的结构后得到的版图，举例来说，所述第二芯片版图可以具体为图2(a)中耦合器对应版图中去除约瑟夫森结后的版图，此时，该第二芯片版图不包括量子比特对应的版图。
得到所述耦合器的本征频率的第四频率值，其中，所述第四频率值是将对第四预设电感值输入至所述电磁仿真系统后所得。
基于此，以上所述的得到所述第四电感
Figure BDA0003645638080000202
的第二电感修正值，包括：
基于所述第三频率值、第四频率值以及第二自电容值，得到所述第四电感
Figure BDA0003645638080000203
的第二电感修正值。
具体地，得到所述第四电感
Figure BDA0003645638080000204
的第二电感修正值的步骤包括：
将第三预设电感值输入至所述电磁仿真系统，得到所述耦合器的本征频率的第三频率值；将第二芯片版图的结构图输入至所述电磁仿真系统，得到所述耦合器的第三电容CC的第二自电容值；将对第四预设电感值输入至所述电磁仿真系统，得到所述耦合器的本征频率的第四频率值基于所述第三频率值、第四频率值以及第二自电容值，得到所述第四电感
Figure BDA0003645638080000205
的第二电感修正值。
举例来说，如图2(a)和图2(b)所示，以两量子比特的芯片版图中得到第四电感
Figure BDA0003645638080000206
的第二电感修正值为例，具体步骤包括：
第一步：为第三电感
Figure BDA0003645638080000207
设定所述第三预设电感值
Figure BDA0003645638080000208
将所述第三预设电感值
Figure BDA0003645638080000209
输入至所述电磁仿真系统进行一次电磁仿真，获得所述耦合器的本征频率的第三频率值
Figure BDA00036456380800002010
第二步：在不包含所述第三电感
Figure BDA00036456380800002011
对应的结构(比如，在图2(a)所示的耦合器对应版图中，去除约瑟夫森结后得到的耦合器的版图)情况下，将耦合器对应版图中去除约瑟夫森结后得到的耦合器的版图的结构图，输入至所述电磁仿真系统再进行一次电磁仿真，得到所述耦合器的第三电容CC的第二自电容值。
第三步，基于所述第三预设电感值
Figure BDA0003645638080000211
和所述第三频率值
Figure BDA0003645638080000212
获得第三子电路的总电容值
Figure BDA0003645638080000213
即
Figure BDA0003645638080000214
第四步，为所述第三电感
Figure BDA0003645638080000215
设定所述第四预设电感值
Figure BDA0003645638080000216
将所述第四预设电感值
Figure BDA0003645638080000217
输入至所述电磁仿真系统再次进行一次电磁仿真，获得所述耦合器的本征频率的第四频率值
Figure BDA0003645638080000218
第五步，基于所述第四预设电感值
Figure BDA0003645638080000219
所述第四频率值
Figure BDA00036456380800002110
以及所述第三子电路的总电容值
Figure BDA00036456380800002111
获得所述第四电感
Figure BDA00036456380800002112
的第二电感修正值，即
Figure BDA00036456380800002113
这里，为了便于描述，所述第四电感
Figure BDA00036456380800002114
的第二电感修正值使用
Figure BDA00036456380800002115
表示；也就是说，公式
Figure BDA00036456380800002116
中的
Figure BDA00036456380800002117
表示第二电感修正值。
这样，本公开方案利用电磁仿真系统，给出了有效得到第四电感
Figure BDA00036456380800002118
的第二电感修正值的具体实施方式，且该方式简单、便捷、效率高。
在本公开方案的一具体示例中，所述第四预设电感值小于所述第三预设电感值。也就是说，在得到第四电感
Figure BDA00036456380800002119
的第二电感修正值的步骤中，所使用的第四预设电感值小于第三预设电感值，如此，有效避免了由于误差较大而导致得到的第二电感修正值的精度低的问题，进而为提升第二电感修正值的精度奠定了基础。
在本公开方案的一具体示例中，所述第四预设电感值与所述第三预设电感值的差值大于预设阈值。比如，所述第四预设电感值小于所述第三预设电感值，而且所述第四预设电感值与所述第三预设电感值的差值大于预设阈值，如此，有效避免了由于误差较大而导致得到的第二电感修正值的精度低的问题，进而为提升第二电感修正值的精度奠定了基础。
可以理解的是，所述预设阈值可基于实际需求而设置，比如，基于精度要求而设置，本公开方案对此不作限制。
举例来说，以上述得到第四电感
Figure BDA0003645638080000221
的第二电感修正值的示例为例，此时，为了有效避免误差，所述第三预设电感值
Figure BDA0003645638080000222
为一个较大的值，也即大于实验常用值，倍数于实验常用值，而第四预设电感值
Figure BDA0003645638080000223
为一个实验常用值，如此，得到的第二电感修正值的精度较高。
需要说明的是，在一具体应用中，所述耦合器可以看做是一种量子比特，只是，两者在量子计算过程中所发挥的作用不同；比如，量子比特可以具体为计算量子比特，用于量子计算；而耦合器，用于调整相邻两个计算量子比特之间的耦合强度。
这样，本公开方案提供了一种精准刻画量子芯片的解决方案。具体而言，本公开方案提供了一种修正的等效电路建模方案来对量子芯片进行精准刻画。与业界方法相比，本公开方案更加高效，并且能够方便地拓展至包含大规模量子比特的量子芯片。具体而言，本公开方案存在如下优势：
第一，精准度高。与业界常用等效电路相比，本公开方案基于第一电路所模拟的量子比特的本征频率ωQ与电磁仿真方法求得的量子比特的本征频率非常接近，因此，本公开方案的精准度高，可靠性强。
第二，仿真效率高。与有限元电磁仿真方法相比，利用本公开方案的第一电路进行仿真的仿真效率，更高。而且，由于本公开方案的得到的等效电路简洁、无需复杂的网格划分和庞大的计算，因此，本公开方案能够大幅提升量子芯片(比如超导量子芯片)仿真和分析的效率，为后续包含大规模量子比特的量子芯片的仿真、分析和验证提供了一种可靠的方案。
第三，可拓展性强。运用本公开方案提供的思路，可便捷地将其拓展至更大规模的量子芯片上。
第四，实用性强。本公开方案提出的量子芯片的刻画方式，不仅可以快速确定量子芯片中的不同本征模式的频率，还可以用来刻画量子芯片中不同量子比特间的耦合强度，且精准度高，因此，为业界提供了一种更加高效的分析和表征方案。
本公开方案还提供了一种仿真装置，如图8所示，包括：
第一处理单元801，用于对第一电路进行仿真处理，所述第一电路为模拟所述量子芯片中量子比特的电路，所述第一电路包括第一子电路以及与所述第一子电路串联的第二子电路；所述第一子电路包括：第一电容CQ，用于表示所述量子比特的自电容；第二电容
Figure BDA0003645638080000231
与所述第一电容CQ并联，用于对所述第一电容CQ进行修正；所述第二子电路包括：第一电感
Figure BDA0003645638080000232
用于表示所述量子比特的自电感；所述第二电感
Figure BDA0003645638080000233
与所述第一电感
Figure BDA0003645638080000234
串联，用于对所述第一电感
Figure BDA0003645638080000235
进行修正；
第一结果输出单元802，用于得到所述第二电容
Figure BDA0003645638080000236
的第一电容修正值，以及得到所述第二电感
Figure BDA0003645638080000237
的第一电感修正值。
在本公开方案的一具体示例中，所述第一处理单元，还用于将第一目标信息输入至电磁仿真系统，其中，所述电磁仿真系统能够基于第一目标信息对所述第一电路进行仿真处理；所述第一目标信息为以下至少之一：预设电感值，所述量子芯片对应的芯片版图。
在本公开方案的一具体示例中，所述第一结果输出单元，还用于：
得到所述量子比特的本征频率的第一频率值，所述第一频率值是将第一预设电感值输入至所述电磁仿真系统后所得；
得到所述量子比特的第一电容CQ的第一自电容值，所述第一自电容值是将第一芯片版图的结构图输入至所述电磁仿真系统后所得，其中，所述第一芯片版图是将所述量子芯片上、当前所模拟的量子比特中去除所述第一电感
Figure BDA0003645638080000238
对应的结构后得到的版图；
基于所述第一频率值和所述第一自电容值，得到所述第二电容
Figure BDA0003645638080000239
的第一电容修正值。
在本公开方案的一具体示例中，所述第一结果输出单元，还用于：
得到所述量子比特的本征频率的第一频率值，所述第一频率值是将第一预设电感值输入至所述电磁仿真系统后所得；
得到所述量子比特的第一电容CQ的第一自电容值，所述第一自电容值是将第一芯片版图的结构图输入至所述电磁仿真系统后所得，其中，所述第一芯片版图是将所述量子芯片上、当前所模拟的量子比特中去除所述第一电感
Figure BDA0003645638080000241
对应的结构后得到的版图；
得到所述量子比特的本征频率的第二频率值，所述第二频率值是将第二预设电感值输入至所述电磁仿真系统后所得；
基于所述第一频率值、第二频率值以及第一自电容值，得到所述第二电感
Figure BDA0003645638080000242
的第一电感修正值。
在本公开方案的一具体示例中，所述第二预设电感值小于所述第一预设电感值。
在本公开方案的一具体示例中，所述第二预设电感值与所述第一预设电感值的差值大于预设阈值。
在本公开方案的一具体示例中，所述量子芯片包括两个或两个以上的量子比特的情况下，所述量子芯片中相邻两个量子比特之间通过耦合器连接；如图9所示，还包括：
第二处理单元901，用于对第二电路进行仿真处理，所述第二电路为模拟所述量子芯片中所述耦合器的电路，所述第二电路包括第三子电路以及与所述第三子电路串联的第四子电路；所述第三子电路包括：第三电容CC，用于表示所述耦合器的自电容；第四电容
Figure BDA0003645638080000243
与所述第三电容CC并联，用于对所述第三电容CC进行修正；所述第四子电路包括：第三电感
Figure BDA0003645638080000244
用于表示所述耦合器的自电感；所述第四电感
Figure BDA0003645638080000245
与所述第三电感
Figure BDA0003645638080000246
串联，用于对所述第三电感
Figure BDA0003645638080000247
进行修正；
第二结果输出单元902，用于得到所述第四电容
Figure BDA0003645638080000248
的第二电容修正值，以及得到所述第四电感
Figure BDA0003645638080000249
的第二电感修正值。
在本公开方案的一具体示例中，所述第二处理单元，还用于将第二目标信息输入至电磁仿真系统，其中，所述电磁仿真系统能够基于第二目标信息对所述第二电路进行仿真处理；所述第二目标信息为以下至少之一：预设电感值，所述量子芯片对应的芯片版图。
在本公开方案的一具体示例中，所述第二结果输出单元，还用于：
得到所述耦合器的本征频率的第三频率值，所述第三频率值是将第三预设电感值输入至所述电磁仿真系统后所得；
得到所述耦合器的第三电容CC的第二自电容值，其中，所述第二自电容值是将第二芯片版图的结构图输入至所述电磁仿真系统后所得，其中，所述第二芯片版图是将所述量子芯片上、当前所模拟的耦合器中去除所述第三电感
Figure BDA0003645638080000251
对应的结构后得到的版图；
基于所述第三频率值和所述第二自电容值，得到所述第四电容
Figure BDA0003645638080000252
的第二电容修正值。
在本公开方案的一具体示例中，所述第二结果输出单元，还用于：
得到所述耦合器的本征频率的第三频率值，所述第三频率值是将第三预设电感值输入至所述电磁仿真系统后所得；
得到所述耦合器的第三电容CC的第二自电容值，其中，所述第二自电容值是将第二芯片版图的结构图输入至所述电磁仿真系统后所得，其中，所述第二芯片版图是将所述量子芯片上、当前所模拟的耦合器中去除所述第三电感
Figure BDA0003645638080000253
对应的结构后得到的版图；
得到所述耦合器的本征频率的第四频率值，其中，所述第四频率值是将对第四预设电感值输入至所述电磁仿真系统后所得；
基于所述第三频率值、第四频率值以及第二自电容值，得到所述第四电感
Figure BDA0003645638080000254
的第二电感修正值。
在本公开方案的一具体示例中，所述第四预设电感值小于所述第三预设电感值。
在本公开方案的一具体示例中，所述第四预设电感值与所述第三预设电感值的差值大于预设阈值。
本公开实施例的装置的各单元的具体功能和示例的描述，可以参见上述方法实施例中对应步骤的相关描述，在此不再赘述。
以下结合具体示例，从下述三个方面阐述本公开方案。该示例以超导量子芯片版图为例进行说明；具体从以下四个方面进行阐述：
第一部分，介绍超导量子芯片版图背景知识并明确本公开方案旨在解决的问题。
第二部分，论述本公开方案提出的超导量子芯片版图建模方案。该建模方案的一个特色是针对单量子比特引入了自电容修正项(也即第二电容
Figure BDA0003645638080000261
)和自电感修正项(也即第二电感
Figure BDA0003645638080000262
)；进一步给出如何定量地确定自电容修正项的值和自电感修正项的值，也即确定第二电容
Figure BDA0003645638080000263
的第一电容修正值，和第二电感
Figure BDA0003645638080000264
的第一电感修正值。
第三部分，为了很好地展示该建模方案的有效性和优势，将本公开方案应用到业界常见的若干种结构的超导量子芯片中。
每一部分详细说明，如下：
第一部分：
与经典芯片类似，在正式生产和加工之前，超导量子芯片同样需要一个完整的版图。该版图包含了超导量子芯片的所有核心器件、控制线、读取线等信息。在核心器件中，最重要的器件之一就是量子比特。在实际的超导量子芯片版图中，量子比特通常由共面的电容和约瑟夫森结共同构成。比如，准备一个衬底(通常为硅或者蓝宝石)，在衬底上镀一层铝膜，随后，在铝膜上刻蚀出不同的形状以形成量子比特的自电容，随后非线性器件约瑟夫森结会设计在两层，比如硅和铝膜之间。
具体地，如图1(a)所示，展示了一个单量子比特的超导量子芯片版图，该单量子比特的超导量子芯片版图包括：
十字形图形，包括镂空区域和非镂空区域，其中，所述镂空区域是刻蚀掉部分金属板(比如刻蚀掉硅和铝膜)后所得；
外层金属板(比如形成有铝膜的硅层)，用于接地；
约瑟夫森结，设置于十字形图形的底部，与外层金属板之间。
这里，所述十字形图形、外层金属板和约瑟夫森结三者是共面的，即属于共面结构。在实际电磁仿真中，该约瑟夫森结可以用等效电感来表示。比如，图1(b)中的第一电感
Figure BDA0003645638080000271
即为该约瑟夫森结所对应的等效电感。换言之，该第一电感
Figure BDA0003645638080000272
在物理层面对应的具体结构即为如图1(a)所示的约瑟夫森结。
更进一步，本公开方案还可以包含多个量子比特的超导量子芯片。举个例子，如图2(a)所示，呈现的是包含有量子比特-耦合器-量子比特(也即两量子比特)的量子芯片版图。又比如，如图10所示，呈现的是4个量子比特(2×2的量子比特)的量子芯片版图，其中，相邻两个量子比特之间通过耦合器连接。
实际应用中，一旦超导量子芯片版图确定，接踵而至的问题是如何去精准地建模或刻画该超导量子比特芯片版图？这对后续对超导量子芯片的分析和测控至关重要。
第二部分：
(1)单量子比特建模方案：
首先针对单量子比特，提出一种新型的等效电路来建模单量子比特的超导量子芯片版图。具体地，本公开方案引入了自电容修正项(也可称为修正电容)
Figure BDA0003645638080000273
(也即第二电容
Figure BDA0003645638080000274
)和自电感修正项(也可称为修正电感)
Figure BDA0003645638080000275
(也即第二电感
Figure BDA0003645638080000276
)。具体来说，修正电感
Figure BDA0003645638080000277
与约瑟夫森结形成的等效电感(量子比特的自电感，也即第一电感
Figure BDA0003645638080000278
)
Figure BDA0003645638080000279
呈串联关系，而修正电容
Figure BDA00036456380800002710
与量子比特的自电容(也即第一电容CQ)CQ呈并联关系。
基于以上阐述的建模方案。单量子比特的本征频率可以表示为(注：此处只考虑了线性项，忽略了约瑟夫森结引入的非线性修正)：
Figure BDA0003645638080000281
式中ωQ是量子比特的本征频率。这里，约瑟夫森结形成的等效电感
Figure BDA0003645638080000282
的取值可以人为设定，表示的是量子比特中约瑟夫森结(如图1(a)单量子比特的超导量子芯片版图中的约瑟夫森结，也即量子比特对应版图中的约瑟夫森结)的等效电感，举例来说，第一电感
Figure BDA0003645638080000283
表示如图1(a)所示的量子比特对应版图中约瑟夫森结的等效电感。所述第一电容CQ表示量子比特的自电容，可通过仿真得到。
(2)多量子比特建模方案：
事实上，将超导量子芯片版图从单个量子比特拓展至包含更多量子比特的量子芯片版图时，本公开方案依旧适用。
举例来说，如图2(a)所示，以量子比特-耦合器-量子比特的超导量子芯片版图建模方案进行说明。与上述针对单量子比特的超导量子芯片版图的建模方法类似，该示例对每个器件(包括每个量子比特以及耦合器)引入局域的自电容修正项和自电感修正项如此，得到如图2(b)所示的等效电路。
可以理解的是，其他更复杂的超导量子芯片版图也是采用类似的方法，即对每个器件均进行局域的电容修正和电感修正，本公开方案对此不进行穷举。
进一步地，以单量子比特的超导量子芯片版图为例，阐述如何定量地确定自电容修正项C0和自电感修正项L0的方法，具体步骤包括：
步骤一：为所述第一电感
Figure BDA0003645638080000284
设定一个较大值，即第一预设电感值
Figure BDA0003645638080000285
将所述第一预设电感值
Figure BDA0003645638080000286
输入至所述电磁仿真系统进行一次电磁仿真，获得所述量子比特的本征频率的第一频率值
Figure BDA0003645638080000291
步骤二：在不包含所述第一电感
Figure BDA0003645638080000292
对应的结构(也即在图1(a)中去除约瑟夫森结后的版图)情况下，将去除约瑟夫森结后得到的版图的结构图输入至所述电磁仿真系统再进行一次电磁仿真，得到所述量子比特的第一电容CQ的第一自电容值。
步骤三：运用步骤一的结果求解获得包括量子比特的自电容和修正电容的总电容值
Figure BDA0003645638080000293
然后再根据步骤二，获得量子比特的修正电容
Figure BDA0003645638080000294
步骤四：为所述第一电感
Figure BDA0003645638080000295
设定一个实验中的常用值，即第二预设电感值
Figure BDA0003645638080000296
将所述第二预设电感值
Figure BDA0003645638080000297
输入至所述电磁仿真系统再次进行一次电磁仿真，获得所述量子比特的本征频率的第二频率值
Figure BDA0003645638080000298
步骤五：运用步骤三和步骤四的结果，求得量子比特的修正电感
Figure BDA0003645638080000299
需要说明的是，在量子芯片版图中，可以采用以上方式单独确定每个器件，比如每个量子比特或每个耦合器的修正项的取值。进一步地，对于给定的量子芯片版图，一旦确定了各器件比如量子比特或耦合器的修正项的取值，便可以复用。但是，若器件对应的版图结构发生更改，则需要按照上述步骤重新确定各器件的修正项。
举例来说，比如，对于如图2(a)所示的量子芯片版图而言，由于版图的结构是确定的，此时，可以基于上述方式，逐个确定各器件的修正项；比如基于量子比特Q1对应的版图，得到量子比特Q1的自电容修正项的值和自电感修正项的值；同理，基于量子比特Q2对应的版图，得到量子比特Q2的自电容修正项的值和自电感修正项的值；基于耦合器C对应的版图，得到耦合器C的自电容修正项的值和自电感修正项的值。随后，只要量子芯片版图的结构不变化，即可复用上述得到的修正项的值；但是，若图2(a)所示的版图结构发生变化，此时，得到的修正项的取值则不可复用，需要基于上述方式重新确定。
可以理解的是，实际应用中，在确定某个特定器件的修正项时，可以选用该器件所在的整个量子芯片版图，也可以选用量子芯片版图中该特定器件对应的版图。举例来说，如图2(a)所示，在确定量子比特Q1的修正项时，可以选用如图2(a)所示的整个版图进行仿真处理，也可以选用如图2(a)所示的量子比特Q1对应的版图进行仿真处理。
第三部分：
为了检验效果，将本公开方案应用到不同结构的超导量子芯片版图中，并与业界常用方法进行对比，同时，使用电磁仿真软件进行验证。在不同参数设置下，基于本公开方案所得出的结果与电磁仿真结果吻合较好，而且，相较于业界常用方法，精度至少提升一个数量级，如此，充分验证了本公开方案的有效性和优势。
具体地，采用本公开方案以及业界常用方法，对如图1(a)所示的单量子比特的量子芯片版图进行刻画，并仿真得到约瑟夫森结的自电感在不同取值下，单量子比特的本征频率。这里，以电磁仿真结果得到的单量子比特的本征频率为标准，得到不同方式下、不同取值下单量子比特的本征频率的误差，如下表所示。从表中可以清晰看出，约瑟夫森结的自电感在不同取值下，使用本公开方案得到的单量子比特的本征频率，与电磁仿真结果得到的本征频率的误差在0.01％；而业界常用方法得到的单量子比特的本征频率与电磁仿真结果得到的本征频率的误差在1％以上，如此，充分表明本公开方案对量子比特的本征频率刻画非常精确。
Figure BDA0003645638080000301
Figure BDA0003645638080000311
除了对单量子比特的本征频率进行了验证，本示例也对带耦合器的多量子比特的量子芯片版图进行了模拟，并利用电磁仿真结果进行验证。具体类型包括：量子比特与耦合器的量子芯片版图(以Q-C表示)，通过耦合器耦合的两量子比特的量子芯片版图(以Q-C-Q表示)，以及含耦合器的平面2×2的量子比特的量子芯片版图(如图10所示的版图)(以2×2平面结构表示)。这里，为了使验证更具一般性，还设计了两种不同版型的Xmon型量子比特(以Qubit表示)和耦合器(以Coupler表示)。
进一步地，运用本公开方案，对上述五种不同类型的量子芯片版图进行精准建模，并求解所得量子比特的本征频率与电磁仿真结果得到的本征频率的误差。同时，采用业界常用方法对上述五种不同类型的量子芯片版图进行建模，并求解得到量子比特的本征频率与电磁仿真结果得到的本征频率的误差，如此进行对比。
这里，对单独的量子比特(Qubit)和耦合器(Coupler)，本征频率的平均误差定义为约瑟夫森结的等效电感在不同取值下，得到的本征频率，相对于电磁仿真验证结果得到的本征频率的误差平均值。上述另外三种类型的量子芯片版图而言，本征频率的平均误差定义为约瑟夫森结的等效电感在特定取值下，不同本征模式下的本征频率，相对于电磁仿真验证结果得到的本征频率的误差平均值。
如图11所示，本公开方案在不同量子芯片版图下，本征频率的平均误差较小，相较于业界常用方法，本公开方案精度较高，约提升一个数量级，如此，充分验证了本公开方案的有效性和优势。
根据本公开的实施例，本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。
图12示出了可以用来实施本公开的实施例的示例电子设备1200的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。
如图12所示，设备1200包括计算单元1201，其可以根据存储在只读存储器(ROM)1202中的计算机程序或者从存储单元1208加载到随机访问存储器(RAM)1203中的计算机程序，来执行各种适当的动作和处理。在RAM 1203中，还可存储设备1200操作所需的各种程序和数据。计算单元1201、ROM 1202以及RAM 1203通过总线1204彼此相连。输入/输出(I/O)接口1205也连接至总线1204。
设备1200中的多个部件连接至I/O接口1205，包括：输入单元1206，例如键盘、鼠标等；输出单元1207，例如各种类型的显示器、扬声器等；存储单元1208，例如磁盘、光盘等；以及通信单元1209，例如网卡、调制解调器、无线通信收发机等。通信单元1209允许设备1200通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
计算单元1201可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元1201的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元1201执行上文所描述的各个方法和处理，例如仿真方法。例如，在一些实施例中，仿真方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元1208。在一些实施例中，计算机程序的部分或者全部可以经由ROM 1202和/或通信单元1209而被载入和/或安装到设备1200上。当计算机程序加载到RAM 1203并由计算单元1201执行时，可以执行上文描述的仿真方法的一个或多个步骤。备选地，在其他实施例中，计算单元1201可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行仿真方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入、或者触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，也可以为分布式系统的服务器，或者是结合了区块链的服务器。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。

Claims (35)

1.一种用于模拟量子芯片的量子电路，包括：用于模拟所述量子芯片中量子比特的第一电路；所述第一电路包括第一子电路以及与所述第一子电路串联的第二子电路；其中，
所述第一子电路包括：第一电容CQ，用于表示所述量子比特的自电容；第二电容
Figure FDA0003645638070000011
与所述第一电容CQ并联，用于对所述第一电容CQ进行修正；
所述第二子电路包括：第一电感
Figure FDA0003645638070000012
用于表示所述量子比特的自电感；第二电感
Figure FDA0003645638070000013
与所述第一电感
Figure FDA0003645638070000014
串联，用于对所述第一电感
Figure FDA0003645638070000015
进行修正。
2.根据权利要求1所述的量子电路，在所述量子芯片包括两个或两个以上的量子比特的情况下，所述量子芯片中相邻两个量子比特之间通过耦合器连接；所述量子电路还包括：
用于模拟所述量子芯片中耦合器的第二电路；所述第二电路，设置于两个所述第一电路之间，包括：第三子电路以及与所述第三子电路串联的第四子电路；
所述第三子电路包括：第三电容CC，用于表示所述耦合器的自电容；第四电容
Figure FDA0003645638070000016
与所述第三电容CC并联，用于对所述第三电容CC进行修正；
所述第四子电路包括：第三电感
Figure FDA0003645638070000017
用于表示所述耦合器的自电感；第四电感
Figure FDA0003645638070000018
与所述第三电感
Figure FDA0003645638070000019
串联，用于对所述第三电感
Figure FDA00036456380700000110
进行修正。
3.根据权利要求2所述的量子电路，其中，所述第一电路和所述第二电路之间通过第一连接组件连接。
4.根据权利要求3所述的量子电路，其中，所述第一连接组件为以下至少之一：电容、约瑟夫森结、谐振电路。
5.根据权利要求1至4任一项所述的量子电路，其中，用于模拟所述量子芯片中不同量子比特的第一电路之间通过第二连接组件连接。
6.根据权利要求5所述的量子电路，其中，所述第二连接组件为以下至少之一：电容、约瑟夫森结、谐振电路。
7.根据权利要求1至6任一项所述的量子电路，其中，所述第一电路所模拟的所述量子比特的本征频率ωQ通过以下公式表示：
Figure FDA0003645638070000021
8.根据权利要求1至7任一项所述的量子电路，其中，所述量子芯片为超导量子芯片，所述量子芯片中量子比特为超导量子比特。
9.一种仿真方法，包括：
对第一电路进行仿真处理，所述第一电路为模拟所述量子芯片中量子比特的电路，所述第一电路包括第一子电路以及与所述第一子电路串联的第二子电路；所述第一子电路包括：第一电容CQ，用于表示所述量子比特的自电容；第二电容
Figure FDA0003645638070000022
与所述第一电容CQ并联，用于对所述第一电容CQ进行修正；所述第二子电路包括：第一电感
Figure FDA0003645638070000023
用于表示所述量子比特的自电感；所述第二电感
Figure FDA0003645638070000024
与所述第一电感
Figure FDA0003645638070000025
串联，用于对所述第一电感
Figure FDA0003645638070000026
进行修正；
得到所述第二电容
Figure FDA0003645638070000027
的第一电容修正值，以及得到第二电感
Figure FDA0003645638070000028
的第一电感修正值。
10.根据权利要求9所述的仿真方法，其中，所述对第一电路进行仿真处理，包括：
将第一目标信息输入至电磁仿真系统，其中，所述电磁仿真系统能够基于第一目标信息对所述第一电路进行仿真处理；所述第一目标信息为以下至少之一：预设电感值，所述量子芯片对应的芯片版图。
11.根据权利要求10所述的仿真方法，还包括：
得到所述量子比特的本征频率的第一频率值，所述第一频率值是将第一预设电感值输入至所述电磁仿真系统后所得；
得到所述量子比特的第一电容CQ的第一自电容值，所述第一自电容值是将第一芯片版图的结构图输入至所述电磁仿真系统后所得，其中，所述第一芯片版图是将所述量子芯片上、当前所模拟的量子比特中去除所述第一电感
Figure FDA0003645638070000031
对应的结构后得到的版图；
其中，所述得到所述第二电容
Figure FDA0003645638070000032
的第一电容修正值，包括：
基于所述第一频率值和所述第一自电容值，得到所述第二电容
Figure FDA0003645638070000033
的第一电容修正值。
12.根据权利要求10所述的仿真方法，还包括：
得到所述量子比特的本征频率的第一频率值，所述第一频率值是将第一预设电感值输入至所述电磁仿真系统后所得；
得到所述量子比特的第一电容CQ的第一自电容值，所述第一自电容值是将第一芯片版图的结构图输入至所述电磁仿真系统后所得，其中，所述第一芯片版图是将所述量子芯片上、当前所模拟的量子比特中去除所述第一电感
Figure FDA0003645638070000034
对应的结构后得到的版图；
得到所述量子比特的本征频率的第二频率值，所述第二频率值是将第二预设电感值输入至所述电磁仿真系统后所得；
其中，所述得到所述第二电感
Figure FDA0003645638070000035
的第一电感修正值，包括：
基于所述第一频率值、第二频率值以及第一自电容值，得到所述第二电感
Figure FDA0003645638070000036
的第一电感修正值。
13.根据权利要求12所述的仿真方法，其中，所述第二预设电感值小于所述第一预设电感值。
14.根据权利要求12或13所述的仿真方法，其中，所述第二预设电感值与所述第一预设电感值的差值大于预设阈值。
15.根据权利要求9至14任一项所述的仿真方法，在所述量子芯片包括两个或两个以上的量子比特的情况下，所述量子芯片中相邻两个量子比特之间通过耦合器连接；所述方法还包括：
对第二电路进行仿真处理，所述第二电路为模拟所述量子芯片中所述耦合器的电路，所述第二电路包括第三子电路以及与所述第三子电路串联的第四子电路；所述第三子电路包括：第三电容CC，用于表示所述耦合器的自电容；第四电容
Figure FDA0003645638070000041
与所述第三电容CC并联，用于对所述第三电容CC进行修正；所述第四子电路包括：第三电感
Figure FDA0003645638070000042
用于表示所述耦合器的自电感；第四电感
Figure FDA0003645638070000043
与所述第三电感
Figure FDA0003645638070000044
串联，用于对所述第三电感
Figure FDA0003645638070000045
进行修正；
得到所述第四电容
Figure FDA0003645638070000046
的第二电容修正值，以及得到所述第四电感
Figure FDA0003645638070000047
的第二电感修正值。
16.根据权利要求15所述的仿真方法，其中，所述对第二电路进行仿真处理，包括：
将第二目标信息输入至电磁仿真系统，其中，所述电磁仿真系统能够基于第二目标信息对所述第二电路进行仿真处理；所述第二目标信息为以下至少之一：预设电感值，所述量子芯片对应的芯片版图。
17.根据权利要求16所述的仿真方法，还包括：
得到所述耦合器的本征频率的第三频率值，所述第三频率值是将第三预设电感值输入至所述电磁仿真系统后所得；
得到所述耦合器的第三电容CC的第二自电容值，其中，所述第二自电容值是将第二芯片版图的结构图输入至所述电磁仿真系统后所得，其中，所述第二芯片版图是将所述量子芯片上、当前所模拟的耦合器中去除所述第三电感
Figure FDA0003645638070000048
对应的结构后得到的版图；
其中，所述得到所述第四电容
Figure FDA0003645638070000049
的第二电容修正值，包括：
基于所述第三频率值和所述第二自电容值，得到所述第四电容
Figure FDA00036456380700000410
的第二电容修正值。
18.根据权利要求16所述的仿真方法，还包括：
得到所述耦合器的本征频率的第三频率值，所述第三频率值是将第三预设电感值输入至所述电磁仿真系统后所得；
得到所述耦合器的第三电容CC的第二自电容值，其中，所述第二自电容值是将第二芯片版图的结构图输入至所述电磁仿真系统后所得，其中，所述第二芯片版图是将所述量子芯片上、当前所模拟的耦合器中去除所述第三电感
Figure FDA0003645638070000051
对应的结构后得到的版图；
得到所述耦合器的本征频率的第四频率值，其中，所述第四频率值是将对第四预设电感值输入至所述电磁仿真系统后所得；
其中，所述得到所述第四电感
Figure FDA0003645638070000052
的第二电感修正值，包括：
基于所述第三频率值、第四频率值以及第二自电容值，得到所述第四电感
Figure FDA0003645638070000053
的第二电感修正值。
19.根据权利要求18所述的仿真方法，其中，所述第四预设电感值小于所述第三预设电感值。
20.根据权利要求18或19所述的仿真方法，其中，所述第四预设电感值与所述第三预设电感值的差值大于预设阈值。
21.一种仿真装置，包括：
第一处理单元，用于对第一电路进行仿真处理，所述第一电路为模拟所述量子芯片中量子比特的电路，所述第一电路包括第一子电路以及与所述第一子电路串联的第二子电路；所述第一子电路包括：第一电容CQ，用于表示所述量子比特的自电容；第二电容
Figure FDA0003645638070000054
与所述第一电容CQ并联，用于对所述第一电容CQ进行修正；所述第二子电路包括：第一电感
Figure FDA0003645638070000055
用于表示所述量子比特的自电感；第二电感
Figure FDA0003645638070000056
与所述第一电感
Figure FDA0003645638070000057
串联，用于对所述第一电感
Figure FDA0003645638070000058
进行修正；
第一结果输出单元，用于得到所述第二电容
Figure FDA0003645638070000059
的第一电容修正值，以及得到所述第二电感
Figure FDA00036456380700000510
的第一电感修正值。
22.根据权利要求21所述的仿真装置，其中，
所述第一处理单元，还用于将第一目标信息输入至电磁仿真系统，其中，所述电磁仿真系统能够基于第一目标信息对所述第一电路进行仿真处理；所述第一目标信息为以下至少之一：预设电感值，所述量子芯片对应的芯片版图。
23.根据权利要求22所述的仿真装置，其中，所述第一结果输出单元，还用于：
得到所述量子比特的本征频率的第一频率值，所述第一频率值是将第一预设电感值输入至所述电磁仿真系统后所得；
得到所述量子比特的第一电容CQ的第一自电容值，所述第一自电容值是将第一芯片版图的结构图输入至所述电磁仿真系统后所得，其中，所述第一芯片版图是将所述量子芯片上、当前所模拟的量子比特中去除所述第一电感
Figure FDA0003645638070000061
对应的结构后得到的版图；
基于所述第一频率值和所述第一自电容值，得到所述第二电容
Figure FDA0003645638070000062
的第一电容修正值。
24.根据权利要求22所述的仿真装置，其中，所述第一结果输出单元，还用于：
得到所述量子比特的本征频率的第一频率值，所述第一频率值是将第一预设电感值输入至所述电磁仿真系统后所得；
得到所述量子比特的第一电容CQ的第一自电容值，所述第一自电容值是将第一芯片版图的结构图输入至所述电磁仿真系统后所得，其中，所述第一芯片版图是将所述量子芯片上、当前所模拟的量子比特中去除所述第一电感
Figure FDA0003645638070000063
对应的结构后得到的版图；
得到所述量子比特的本征频率的第二频率值，所述第二频率值是将第二预设电感值输入至所述电磁仿真系统后所得；
基于所述第一频率值、第二频率值以及第一自电容值，得到所述第二电感
Figure FDA0003645638070000064
的第一电感修正值。
25.根据权利要求24所述的仿真装置，其中，所述第二预设电感值小于所述第一预设电感值。
26.根据权利要求24或25所述的仿真装置，其中，所述第二预设电感值与所述第一预设电感值的差值大于预设阈值。
27.根据权利要求21至26任一项所述的仿真装置，所述量子芯片包括两个或两个以上的量子比特的情况下，所述量子芯片中相邻两个量子比特之间通过耦合器连接；还包括：
第二处理单元，用于对第二电路进行仿真处理，所述第二电路为模拟所述量子芯片中所述耦合器的电路，所述第二电路包括第三子电路以及与所述第三子电路串联的第四子电路；所述第三子电路包括：第三电容CC，用于表示所述耦合器的自电容；第四电容
Figure FDA0003645638070000071
与所述第三电容CC并联，用于对所述第三电容CC进行修正；所述第四子电路包括：第三电感
Figure FDA0003645638070000072
用于表示所述耦合器的自电感；第四电感
Figure FDA0003645638070000073
与所述第三电感
Figure FDA0003645638070000074
串联，用于对所述第三电感
Figure FDA0003645638070000075
进行修正；
第二结果输出单元，用于得到所述第四电容
Figure FDA0003645638070000076
的第二电容修正值，以及得到所述第四电感
Figure FDA0003645638070000077
的第二电感修正值。
28.根据权利要求27所述的仿真装置，其中，所述第二处理单元，还用于将第二目标信息输入至电磁仿真系统，其中，所述电磁仿真系统能够基于第二目标信息对所述第二电路进行仿真处理；所述第二目标信息为以下至少之一：预设电感值，所述量子芯片对应的芯片版图。
29.根据权利要求28所述的仿真装置，其中，所述第二结果输出单元，还用于：
得到所述耦合器的本征频率的第三频率值，所述第三频率值是将第三预设电感值输入至所述电磁仿真系统后所得；
得到所述耦合器的第三电容CC的第二自电容值，其中，所述第二自电容值是将第二芯片版图的结构图输入至所述电磁仿真系统后所得，其中，所述第二芯片版图是将所述量子芯片上、当前所模拟的耦合器中去除所述第三电感
Figure FDA0003645638070000081
对应的结构后得到的版图；
基于所述第三频率值和所述第二自电容值，得到所述第四电容
Figure FDA0003645638070000082
的第二电容修正值。
30.根据权利要求28所述的仿真装置，其中，所述第二结果输出单元，还用于：
得到所述耦合器的本征频率的第三频率值，所述第三频率值是将第三预设电感值输入至所述电磁仿真系统后所得；
得到所述耦合器的第三电容CC的第二自电容值，其中，所述第二自电容值是将第二芯片版图的结构图输入至所述电磁仿真系统后所得，其中，所述第二芯片版图是将所述量子芯片上、当前所模拟的耦合器中去除所述第三电感
Figure FDA0003645638070000083
对应的结构后得到的版图；
得到所述耦合器的本征频率的第四频率值，其中，所述第四频率值是将对第四预设电感值输入至所述电磁仿真系统后所得；
基于所述第三频率值、第四频率值以及第二自电容值，得到所述第四电感
Figure FDA0003645638070000084
的第二电感修正值。
31.根据权利要求30所述的仿真装置，其中，所述第四预设电感值小于所述第三预设电感值。
32.根据权利要求30或31所述的仿真装置，其中，所述第四预设电感值与所述第三预设电感值的差值大于预设阈值。
33.一种电子设备，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求9-32中任一项所述的方法。
34.一种存储有计算机指令的非瞬时计算机可读存储介质，其中，所述计算机指令用于使所述计算机执行根据权利要求9-32中任一项所述的方法。
35.一种计算机程序产品，包括计算机程序，所述计算机程序在被处理器执行时实现根据权利要求9-32中任一项所述的方法。
CN202210529593.5A 2022-05-16 2022-05-16 量子电路、仿真方法、装置、设备及存储介质 Pending CN115018079A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210529593.5A CN115018079A (zh) 2022-05-16 2022-05-16 量子电路、仿真方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210529593.5A CN115018079A (zh) 2022-05-16 2022-05-16 量子电路、仿真方法、装置、设备及存储介质

Publications (1)

Publication Number Publication Date
CN115018079A true CN115018079A (zh) 2022-09-06

Family

ID=83068493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210529593.5A Pending CN115018079A (zh) 2022-05-16 2022-05-16 量子电路、仿真方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN115018079A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115577778A (zh) * 2022-10-24 2023-01-06 北京百度网讯科技有限公司 超导量子芯片版图中量子器件间的等效耦合强度确定方法及装置
CN115660094A (zh) * 2022-10-17 2023-01-31 北京百度网讯科技有限公司 含耦合器超导量子比特结构的特征参数确定方法及装置
CN115965087A (zh) * 2022-10-21 2023-04-14 中国人民解放军战略支援部队信息工程大学 超导量子比特自电容小型化设计方法及超导量子比特自电容

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115660094A (zh) * 2022-10-17 2023-01-31 北京百度网讯科技有限公司 含耦合器超导量子比特结构的特征参数确定方法及装置
CN115660094B (zh) * 2022-10-17 2023-06-23 北京百度网讯科技有限公司 含耦合器超导量子比特结构的特征参数确定方法及装置
CN115965087A (zh) * 2022-10-21 2023-04-14 中国人民解放军战略支援部队信息工程大学 超导量子比特自电容小型化设计方法及超导量子比特自电容
CN115965087B (zh) * 2022-10-21 2024-05-28 中国人民解放军战略支援部队信息工程大学 超导量子比特自电容小型化设计方法及超导量子比特自电容
CN115577778A (zh) * 2022-10-24 2023-01-06 北京百度网讯科技有限公司 超导量子芯片版图中量子器件间的等效耦合强度确定方法及装置

Similar Documents

Publication Publication Date Title
CN115018079A (zh) 量子电路、仿真方法、装置、设备及存储介质
CN114861576B (zh) 超导量子芯片版图的仿真方法及装置、电子设备和介质
US7506294B2 (en) Incremental solver for modeling an integrated circuit
CN114492810B (zh) 超导量子芯片设计方法及装置、电子设备和介质
CN114065939B (zh) 量子芯片设计模型的训练方法、装置、设备及存储介质
JP2009098891A (ja) シミュレーション装置、シミュレーションプログラム、シミュレーションプログラムが格納された記録媒体およびシミュレーション方法
CN116187258B (zh) 量子芯片版图的仿真方法、装置、计算设备及存储介质
US7539961B2 (en) Library-based solver for modeling an integrated circuit
CN115329973B (zh) 仿真方法、装置、设备及存储介质
CN115577777B (zh) 超导量子芯片版图中器件电感能量占比的确定方法及装置
CN115577779B (zh) 超导量子芯片版图中多体系统的裸态信息确定方法及装置
JP4233513B2 (ja) 解析装置、解析プログラム、および解析プログラムを記録したコンピュータ読取可能な記録媒体
CN115577778B (zh) 超导量子芯片版图中量子器件间的等效耦合强度确定方法及装置
AU2023203387A1 (en) Method and apparatus for determining degree of quantum entanglement, device and storage medium
CN116306849A (zh) 逆向神经网络模型的训练、光学处理器的确定方法及装置
CN115659905B (zh) 超导量子芯片版图中量子器件间的耦合强度确定方法及装置
Liu et al. Integrating alternating direction method of multipliers and bush for solving the traffic assignment problem
CN116796688A (zh) 寄生模式的度量方法、装置、设备及存储介质
US11568117B2 (en) Generating simulation-friendly compact physical models for passive structures
CN116070705A (zh) 超导量子比特耦合方法和装置、电子设备、计算机介质
Koziel Multi-fidelity optimization of microwave structures using response surface approximation and space mapping
CN115329976A (zh) 仿真方法、装置、设备及存储介质
Mareddy et al. Gradient based reverse ANN modeling approach for RF/microwave computer aided design
Koziel et al. Efficient knowledge-based optimization of expensive computational models using adaptive response correction
CN116757142A (zh) 量子芯片版图的仿真方法、装置、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination